WO2003077307A1 - Electronic circuit device and porduction method therefor - Google Patents

Electronic circuit device and porduction method therefor Download PDF

Info

Publication number
WO2003077307A1
WO2003077307A1 PCT/JP2003/002784 JP0302784W WO03077307A1 WO 2003077307 A1 WO2003077307 A1 WO 2003077307A1 JP 0302784 W JP0302784 W JP 0302784W WO 03077307 A1 WO03077307 A1 WO 03077307A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
surface wiring
interposer
wiring portion
substrate
Prior art date
Application number
PCT/JP2003/002784
Other languages
English (en)
French (fr)
Inventor
Kinji Saijo
Kazuo Yoshida
Shinji Ohsawa
Original Assignee
Toyo Kohan Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Kohan Co., Ltd. filed Critical Toyo Kohan Co., Ltd.
Priority to US10/504,426 priority Critical patent/US20050082669A1/en
Priority to AU2003211879A priority patent/AU2003211879A1/en
Priority to EP03744037A priority patent/EP1484793A1/en
Priority to JP2003575417A priority patent/JPWO2003077307A1/ja
Priority to KR10-2004-7013113A priority patent/KR20040086429A/ko
Publication of WO2003077307A1 publication Critical patent/WO2003077307A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to an electronic circuit device, and more particularly to an electronic circuit device that is miniaturized with high density and a method of manufacturing the electronic circuit device.
  • An interposer having a surface wiring portion electrically connected to the substrate, a second electronic component, and a second electronic component chip including a bump formed on an electrode of the second electronic component.
  • the method for manufacturing an electronic circuit device further includes a first electronic component chip, a surface wiring portion electrically connected to the substrate, and a pump formed on the surface wiring portion.
  • the electronic circuit device of the present invention directly and metallurgically joins an electronic component chip and a multilayer board for connection or electronic component chips to each other with or without an interposer.
  • a stable electrical connection is obtained.
  • the shape of the bump is a truncated cone or truncated pyramid whose top diameter or diagonal length of the top is 10% or more of the bump height.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

電子回路装置およびその製造方法
技術分野
本発明は、 電子回路装置に関し、 特に高密度に小型化してなる電子回路装置お よびその製造方法に関する。
明 背景技術 田 近年、 携帯電話、 デジタルビデオカメラ、 ノートパソコンなどにおいては、 携 帯性をさらに向上させることを目的として、 小型化、 薄型化、 軽量化および低廉 化に一層の努力が傾注されている。 そのため、 これらの装置に用いられる I cな どの半導体、 キャパシタ （コンデンサ） 、 抵抗体、 インダクタなどの電子部品の チップを多層基板上に実装した電子回路装置においては、 電子部品チップのさら なる小型化に加えて、 実装する半導体チップなどの電子部品チップを如何に高密 度化して多層基板に接続する方法の開発研究が進められている。
その結果、 高密度化を実現させる実装方法として、 多層基板上に電子部品チッ プをフェースダゥンで直接接続して実装するフリップチップ実装法が行われてい る。 フリップチップ実装においては、 電子部品チップに付設した接続用電極と多 層基板上に設けられた配線部とをハンダゃ金などの電気接続部材を介して一括し て接続する。
図 3に従来の電子回路装置におけるフリップチップ実装法による接続方式の一 例の模式断面図を示す。 図 1に示すように、 電子部品チップ 1は電子部品 1 0と その片面に設けた電極 1 1、 および電極 1 1上に形成させた接続用の金やハンダ などからなるバンプ 1 2からなる。 図 2に示すように、 接続用多層基板 2は、 多 層金属板 3に表面配線部 2 1と内部回路部 2 2とを設けたものからなっている。 そして電子部品チップ 1のバンプ 1 2と接続用多層基板 2の表面配線部 2 1をハ ンダポール 1 4を介して当接し、 ハンダ 1 4が溶融する温度に加熱しつつ加圧す ることにより、 電極 1 1、 バンプ 1 2、 ハンダボール 1 4および接続用多層基板 の表面配線部 2 1を介して電子部品チップ 1と接続用多層基板 2が電気的に接続 する。 次いでハンダポール 1 4の間に熱硬化性の封止樹脂 5を注入し、 加熱硬化 させる。 このようにして図 3に示すようなフリップチップ実装法による電子回路 装置 4 0を得ることができる。
しかし、 このようにしてフリップチップ実装した電子回路装置においては、 硬 化樹脂とハンダボールからなるバンプとの熱膨張の差が大きく、 樹脂を硬化させ るために加熱すると部品に反りを生じたり、 急激な温度変化や機械的衝撃を受け た際にクラックを生じて接合破壊が生じやすく、 電子部品チップと接続用多層基 板との安定した電気的接続を得ることができない、 という欠点を有している。 本発明においては、 半導体チップなどの電子部品チップと多層基板との安定し た電気的接続が得られる高密度に小型化してなる電子回路装置およびその製造方 法を提供することを目的とする。 発明の開示
本発明の請求項 1の電子回路装置は、 電子部品と電子部品の電極上に形成され たバンプとからなる電子部品チップと、
多層基板と多層基板に形成され互いに電気的に接合された内部回路部と表面配 線部とからなる接続用多層基板とを、
電子部品の電極上に形成されたバンプと表面配線部を直接接合して一体化して なる電子回路装置である。
また請求項の 2電子回路装置は、 電子部品チップと、
多層基板と多層基板に形成され互 、に電気的に接合された内部回路部と表面配 線部と表面配線部上に形成されたバンプとからなる接続用多層基板とを、 電子部品の電極と表面配線部上に形成されたバンプとを直接接合して一体化し てなる'電子回路装置である。
さらに請求項 3の電子回路装置は、 電子部品と電子部品の電極上に形成された バンプとからなる電子部品チップと、 基板に互いに電気的に接合された表面配線 部を有するィンターポーザとを、 ィンターポーザの基板の片面の表面配線部と電 子部品の電極上に形成されたバンプを直接接合してなるインターポーザ付き電子 部品チップを、
多層基板と、 多層基板に形成され互 、に電気的に接合された内部回路部と表面 配線部とからなる接続用多層基板に、 ィンターポーザの表面配線部と多層基板の 表面配線部をハンダボールを介して接合して一体化してなる電子回路装置である さらに請求項 4の電子回路装置は、 電子部品チップと、
基板に互レ、に電気的に接合された表面配線部と表面配線部上に形成されたパン プを有するインターポーザとを、 ィンターポーザの基板の片面の表面配線部上に 形成されたバンプと電子部品の電極を直接接合してなるインターポーザ付き電子 部品チップを、
多層基板と、 多層基板に形成され互いに電気的に接合された内部回路部と表面 配線部とからなる接続用多層基板に、 ィンターポーザの表面配線部と多層基板の 表面配線部をハンダボールを介して接合して一体化してなる電子回路装置である さらに請求項 5の電子回路装置は、 第 1の電子部品と、 第 1の電子部品の電極 上に形成されたバンプとからなる第 1の電子部品チップと、
基板に互いに電気的に接合された表面配線部を有するインターポーザと、 第 2の電子部品と、 第 2の電子部品の電極上に形成されたバンプとからなる第 2の電子部品チップとを、
第 1の電子部品の電極上のバンプとインターポーザの片面側の表面配線部、 お ょぴィンターポーザの他面側の表面配線部と第 2の電子部品の電極上のバンプを 、 それぞれ直接接合して一体化してなる電子回路装置である。
さらに請求項 6の電子回路装置は、 第 1の電子部品チップと、
基板に互 ヽに電気的に接合された表面配線部と表面配線部上に形成されたバン プと有するィンターポーザと、
第 2の電子部品と、 第 2の電子部品の電極上に形成されたバンプとからなる第 2の電子部品チップとを、
第 1の電子部品の電極とインターポーザの片面側の表面配線部上のバンプ、 お ょぴィンターポーザの他面側の表面配線部と第 2の電子部品の電極上のバンプを 、 それぞれ直接接合して一体化してなる電子回路装置である。
さらに請求項 7の電子回路装置は、 第 1の電子部品チップと、
基板に互いに電気的に接合された表面配線部と表面配線部上に形成されたバン プと有するインターポーザと、
第 2の電子部品チップとを、
第 1の電子部品の電極とインターポーザの片面側の表面配線部上のバンプ、 お よびィンターポーザの他面側の表面配線部上のバンプと第 2の電子部品の電極を 、 それぞれ直接接合して一体ィヒしてなる電子回路装置である。
そして、 請求項 1〜 7のいずれか記載の電子回路装置において、 電子部品が 半導体、 キャパシタ、 抵抗体、 インダクタのいずれかであることを特徴とし、 さらに、 これら請求項 1〜 7のいずれか記載の電子回路装置においても、 バン プの形状が円錐台または角錐台であり、 その頂の径または頂の対角線の長さがパ ンプ高さの 1 0 %以上であることを特徴とする。
本発明の請求項 1 0の電子回路装置の製造方法は、 電子部品と電子部品の電極上 に形成されたバンプとからなる電子部品チップと、
多層基板と多層基板に形成され互いに電気的に接合された内部回路部と表面配 線部とからなる接続用多層基板とを、 電子部品の電極上に形成されたバンプと表面配線部を直接接合して一体化する ことを特徴とする電子回路装置の製造方法である。
また請求項 1 1の電子回路装置の製造方法は、 電子部品チップと、 多層基板と 多層基板に形成され互いに電気的に接合された内部回路部と表面配線部と表面配 線部上に形成されたバンプと力 らなる接続用多層基板とを、
電子部品の電極と表面配線部上に形成されたバンプを直接接合して一体化する ことを特徴とする電子回路装置の製造方法である。
さらに請求項 1 2の電子回路装置の製造方法は、 電子部品と電子部品の電極上 に形成されたバンプとからなる電子部品チップと、 基板に互いに電気的に接合さ れた表面配線部を有するィンターポーザとを、 ィンターポーザの基板の片面の表 面配線部と電子部品の電極上に形成されたバンプを直接接合してなるインターポ 一ザ付き電子部品チップを、
多層基板と、 多層基板に形成され互いに電気的に接合された内部回路部と表面 配線部とからなる接続用多層基板に、 ィンターポーザの表面配線部をハンダボ一 ルを介して接合して一体化することを特徴とする電子回路装置の製造方法である さらに請求項 1 3の電子回路装置の製造方法は、 電子部品チップと、 基板に互 レ、に電気的に接合された表面配線部と表面配線部上に形成されたパンプを有する ィンターポーザとを、 ィンターポーザの基板の片面の表面配線部上に形成された バンプと電子部品の電極を直接接合してなるインターポーザ付き電子部品チップ を、
多層基板と、 多層基板に形成され互いに電気的に接合された内部回路部と表面 配線部とからなる接続用多層基板に、 インターポーザの表面配線部をハンダボ一 ルを介して接合して一体化することを特徴とする電子回路装置の製造方法である さらに請求項 1 4の電子回路装置の製造方法は、 第 1の電子部品と、 第 1の電 子部品の電極上に形成されたバンプとからなる第 1の電子部品チップと、 基板の両面に互いに電気的に接合された表面配線部を有するインターポーザと 第 2の電子部品と、 第 2の電子部品の電極上に形成されたバンプとからなる第 2の電子部品チップとを、
第 1の電子部品の電極上のバンプとインターポーザの片面側の表面配線部、 お よびィンターポーザの他面側の表面配線部と第 2の電子部品の電極上のバンプを 、 それぞれ直接接合して一体化することを特徴とする電子回路装置の製造方法で あ 。
さらに請求項 1 5の電子回路装置の製造方法は、 第 1の電子部品チップと、 基板に互レ、に電気的に接合された表面配線部と表面配線部上に形成されたパン プを有するインターポーザと、
第 2の電子部品と、 第 2の電子部品の電極上に形成されたバンプとからなる第 2の電子部品チップとを、
第 1の電子部品の電極とインターポーザの片面側の表面配線部上のバンプ、 お よびィンターポーザの他面側の表面配線部と第 2の電子部品の電極上のバンプを 、 それぞれ直接接合して一体化することを特徴とする電子回路装置の製造方法で あ 。
さらに請求項 1 6の電子回路装置の製造方法は、 第 1の電子部品チップと、 基板に互レ、に電気的に接合された表面配線部と表面配線部上に形成されたパン プを有するインターポーザと、
第 2の電子部品チップとを、
第 1の電子部品の電極とィンターポーザの片面側の表面配線部上のバンプ、 お ょぴィンターポーザの他面側の表面配線部上のバンプと第 2の電子部品の電極を 、 それぞれ直接接合して一体化することを特徴とする電子回路装置の製造方法で ある。 そして、 これら請求項 1 0〜1 6のいずれか記載の電子回路装置の製造方法に おいて、 前記直接接合を、 不活性雰囲気中にまたは還元雰囲気中において 2 0 0 〜3 0 0 °Cに加熱して圧接して行う （請求項 1 7 ) 、 または
前記接合面を予め活性化処理した後常温で冷間圧延して行う （請求項 1 8 ) こ とを特徴とし、 請求項 1 8の電子回路装置の製造方法においては、 活性化処理を 、 真空槽中でプラズマ、 イオン、 原子のいずれかを照射して行うことを特徴とし 、 また
圧接を、 常温圧接または加熱圧接のいずれかで行うことを特徴とする。 図面の簡単な説明
図 1は、 従来のバンプを形成した電子部品チップの例を示す模式断面図である 。 図 2は、 接続用多層基板の例を示す模式断面図である。 図 3は、 従来の電子回 路装置の接続方式の例を示す模式断面図である。 図 4は、 本発明の電子部品チッ プの製造過程の一段階における状態の一例を示す模式断面図である。 図 5は、 本 発明の電子部品チップの例を示す模式断面図である。 図 6は、 本発明の電子部品 チップの他の製造過程の一段階における状態例を示す模式断面図である。 図 7は 、 本発明の電子部品チップの他の製造過程の他の一段階における状態例を示す模 式断面図である。 図 8は、 発明の電子部品チップの他の例を示す模式断面図であ る。 図 9は、 本発明の電子回路装置の接続方式の一例を示す模式断面図である。 図 1 0は、 本発明の電子回路装置の接続方式の他の一例を示す模式断面図である 。 図 1 1は、 本発明の電子回路装置の接続方式の他の一例を示す模式断面図であ る。 図 1 2は、 本発明の電子回路装置のバンプの断面形状を示す模式断面図であ る。 発明を実施するための最良の形態
以下、 図面を参照しながら本発明を詳細に説明する。 (実施例 1 )
図 9は本発明の請求項 1の電子回路装置の模式断面図である。 本図において、 半導体、 キャパシタ、 抵抗体、 インダクタのいずれかのチップである電子部品チ ップ 1 (例えば半導体チップ） は、 半導体、 キャパシタ、 抵抗体、 インダクタの いずれかである電子部品 1 0 (例えば半導体、 または半導体以外の他の上記の電 子部品のいずれか） とその片面に設けた電極 1 1、 および電極 1 1上に形成させ たバンプ 1 3からなり、 これを接続用多層基板 2の表面配線部 2 1と直接接合す ることにより電子回路装置 4 0が構成される。 接続用多層基板 2の表面配線部 2 1と直接接合する電子部品チップ 1のバンプ 1 3は、 電極 1 1の部分のみを露出 するようにレジストでパターニングし、 電極めつき法により電極 1 1にバンプ 1 3となる層を盛り上げ、 次いでレジストを除去することにより形成させることが できる。 また図 4およぴ図 5に示すようにしても形成することができる。 すなわ ち、 再公表 WO 9 9 / 5 8 4 7 0号公報に開示された、 接着予定面を活性化処理 した後、 処理面同士を圧接する方法を用い、 電子部品チップ 1の電極 1 1を有す る面、 および導電層 1 0 3となる銅箔の接着予定面を活性化処理した後、 圧接積 層して導電層 1 0 3を形成させ、 次いでエッチング法を用いて電極 1 1上にバン プ 1 3を形成させる。
接続用多層基板 2の表面配線部 2 1と直接接合する電子部品チップ 1のバンプ は、 図 6〜図 8に示すようにして形成することもできる。 すなわち、 蒸着法など を用いて電子部品チップ 1の電極 1 1を有する面に銅からなる導電層 1 0 3 aを 形成させ、 次いでその上に公知のめっき法、 蒸着法などを用いて、 ニッケルから なるエッチングストップ層 1 0 3 bを形成させる。 そしてさらにその上に銅から なる導電層 1 0 3 cをニッケルからなるエッチングストップ層 1 0 3 bと同様に して形成させる。 または、 電子部品チップ 1の電極 1 1を有する面に銅からなる 導電層 1 0 3 aを形成させた後、 再公表 WO 0 0 / 1 9 5 3 3号公報に開示され た金属箔の接合技術を用いて、 エッチングストップ層 1 0 3 bを形成するニッケ ル箔材と導電層 1 0 3 cを形成する銅箔材の接合面を真空槽内で予め活性化処理 した後、 銅箔とニッケル箔を積層して冷間圧接して、 クラッド板を形成し、 この クラッド板のニッケル面と上記の電子部品チップ 1に設けた導電層 1 0 3 a面を 真空槽内で活性化処理した後、 クラッド板と電子部品チップ 1を積層して冷間圧 接することにより、 銅からなる導電層 1 0 3 a、 ニッケルからなるエッチングス トップ層 1 0 3 b、 銅からなる導電層 1 0 3 cからなる 3層を形成させる。 また は、 再公表 WO 0 0 / 1 9 5 3 3号公報に開示された金属箔の接合技術を用いて 、 導電層 1 0 3 a、 エッチングストップ層 1 0 3 b、 導電層 1 0 3 cからなる 3 層のクラッド材を作成レ、 このクラッド材を再公表 WO 9 9 / 5 8 4 7 0号公報 に開示された圧接方法を用い、 電子部品チップ 1の電極 1 1を有する面に圧接積 このようにして得られた 3層を選択エッチングすることにより、 電子部品チッ プ 1に、 電極 1 1から表面配線部 1 0 3 a、 ニッケル部 1 0 3 bを介して電気的 に接合されたバンプ 1 0 3 cを、 電極 1 1からはずれた位置に形成させることも できる。
一方、 接続用多層基板 2は従来のビルドアップ法を用いてベースを形成させて もよいし、 電子部品チップ 1の場合と同様に、 再公表 WO 0 0 0 5 9 3 4号公 報に記載の金属箔の接合技術および選択ェッチング法を用いてベースを形成させ 、 ベース表面に絶縁層おょぴ表面配線部 2 1を設け、 表面配線部 2 1と内部回路 部 2 2を電気的に接続して構成してもよい。 次いで、 図 9に示すように、 接続用 多層基板 2の表面配線部 2 1に電子部品チップ 1のバンプ 1 3を直接当接して接 合することにより、 電子回路装置 4 0が得られる。
接合方法としては
1 ) アルゴンなどの不活性雰囲気中、 または水素などの還元性雰囲気中において 2 0 0〜3 0 0 °Cに加熱して圧接する、
2 ) 接合面に原子を照射して予め活性化処理した後、 常温圧接または 2 0 0〜3 0 o °cで加熱圧接する、 これらのいずれかの方法を用いて冶金的に直接接合する ことができる。 活性化処理はプラズマまたはイオンの照射でも可能であるが、 プ ラズマまたはイオンを照射した場合、 部材が帯電して破壊する恐れがあるので、 原子照射することが好ましい。 次いで封止樹脂 5をバンプ 1 3の周囲に充填する 。 なお、 上記の構成においては電子部品チップ 1の電極 1 1にバンプ 1 3を設け たが、 接続用多層基板 2の表面配線部 2 1にバンプを設けてもよいし、 電子部品 チップ 1の電極 1 1と接続用多層基板 2の表面配線部 2 1の両方にバンプを設け てもよい。
(実施例 2 )
図 1 0は本発明の請求項 3の電子回路装置の模式断面図である。 本図において はまず、 実施例 1と同様にしてバンプ 1 3を形成させた電子部品チップ 1にイン ターポーザ 6を直接接合する。 すなわち、 インターポーザ 6は、 耐熱性の樹脂か らなる基板 6 1に、 それぞれが電気的に接続された表面配線部 6 2が形成されて おり、 インターポーザ 6の片面側の表面配線部 6 2と電子部品チップ 1のバンプ 1 3を当接し、 実施例 1と同様にして直接接合してインターポーザ付き電子部品 チップ 7を構成する。
一方、 図 9と同様にして接続用多層基板 2を構成する。 この接続用多層基板 2 の表面配線部 2 1と、 上記のように構成したィンターポーザ付き半導体チップ 7 のィンターポーザ 6の接続用多層基板 2と接合する面側の表面配線部 6 2をハン ダポール 1 4を介して当接し、 ハンダ 1 4が溶融する温度に加熱しつつ加圧する ことにより、 ィンターポーザの表面配線部 6 2と接続用多層基板の表面配線部 2 1がハンダポール 1 4介して電気的に接続する。 このようにして電子回路装置 4 0を得ることができる。 なお、 上記の構成においては電子部品チップ 1の電極 1 1にバンプ 1 3を設けたが、 インタポーザ 6の表面配線部 6 2にバンプを設けて もよいし、 電極 1 1とインタポーザ 6の表面配線部 6 2の両方にバンプを設けて あよい。 上記の例では接続用多層基板に直接、 またはィンターポーザを介して電子部品 チップを接合してなる電子回路装置の例を示したが、 場合によっては電子部品チ ップ同士 （例えば半導体チップと他の半導体チップ、 半導体チップと抵抗体チッ プなど） を接合してなる電子回路装置もある。 以下、 電子部品チップ同士を接合 してなる電子回路装置の例を説明する。
(実施例 3 )
図 1 1は本発明の請求項 5の電子回路装置の模式断面図である。 本図はインタ 一ポーザを介して電子部品チップ同士を接合する場合を示す。 本図においてはま ず、 一方の電子部品チップとなる第 1電子部品チップ 1 aの電極 1 1 aのバンプ 2 3 aと、 ィンターポーザ 6の片面に設けた表面配線部 6 2 aを当接し、 実施例 1と同様にして直接接合する。 次いで他方の電子部品チップとなる第 2電子部品 チップ 1 bの電極 1 1 bのバンプ 2 3 bと、 インターポーザ 6の他の片面に設け た表面配線部 6 2 bを当接し、 実施例 1と同様にして直接接合する。 このように してインターポーザを介してその両側に電子部品チップ同士を電気的に接続させ ることができる。 そして図 1 1に示すように、 インタポーザ 6の片面の表面配線 部 6 2 bに接続用多層基板 1 5の片面に設けたバンプ 2 4を当接して接合し、 接 続用多層基板 1 5と電気的に接続する。 次いで接続用多層基板 1 5と第 2電子部 品チップ 1 bの間に封止樹脂 1 6を注入して加熱硬化させる。 接続用多層基板 1 5の他の片面に設けた図示しない表面配線部にはバンプ 1 7が設けられており、 図示しない他の多層基板や電子部品チップなどと接続することができる。 このよ うにして電子部品チップ同士を接合してなる電子回路装置 4 0が得られる。 なお、 第 1電子部品チップ 1 aの電極 1 1 aに接合用バンプ 2 3 aを設けたが 、 インターポーザ 6の表面配線部 6 2 aに設けてもよいし、 第 1電子部品チップ 1 aとインターポーザ 6の両方にバンプを設けてもよい。 また、 第 2電子部品チ ップ 1 bの電極 1 1 bに接合用バンプ 2 3 bを設けたが、 インターポーザ 6の表 面配線部 6 2 bに設けてもよいし、 第 2電子部品チップ 1 bとインターポーザ 6 の両方にバンプを設けてもよい。 さらに接続用多層基板 1 5に接合用バンプ 2 4 を設けたが、 第 2電子部品チップ 1 bの電極 1 1 bに設けてもよいし、 接続用多 層基板 1 5と第 2電子部品チップ 1 bの両方にバンプを設けてもよい。
また、 本発明において、 上記の実施例 1〜3において形成されるバンプの形状 は、 図 1 2に示すように円錐台または角錐台であり、 その頂の径または頂 Aの対 角線の長さがバンプ高さ Hの 1 0 %以上であることが好ましい。 このようにパン プ頂部を小面積化することにより、 単位面積当たりに接合時に負荷される圧力が 大きくなり、 接合の安定性が向上する。 本発明においては高密度に小型化してな る電子回路装置を目的としており、 バンプの高さはせいぜい 2 0 0 μ πιであるた め、 パンプ頂部の径または頂の対角線の長さを極端に小さくすることは困難であ り、 バンプ高さの 1 0 %を下限とする。 産業上の利用可能性
本発明の電子回路装置は実施例 1〜 3に示すように、 電子部品チップと接続用 多層基板、 または電子部品チップ同士を、 インターポーザを介してまたは介さず に直接冶金的に接合しているため、 安定した電気的接続が得られる。 また、 バン プの形状は、 その頂の径または頂の対角線の長さがバンプ高さの 1 0 %以上であ る円錐台または角錐台であり、 このようにバンプ頂部を小面積化することにより 、 単位面積当たりに接合時に負荷される圧力が大きくなり、 接合の安定性が向上 する。 そのため本発明の電子回路装置は作動の信頼性が特に優れている。

Claims

請求 の 範 囲
1 . 電子部品と電子部品の電極上に形成されたバンプとからなる電子部品チッ プと、 多層基板と多層基板に形成され互いに電気的に接合された内部回路部と表 面配線部とからなる接続用多層基板とを、 電子部品の電極上に形成されたバンプ と表面配線部を直接接合して一体化してなる電子回路装置。
2 . 電子部品チップと、 多層基板と多層基板に形成され互いに電気的に接合さ れた内部回路部と表面配線部と表面配線部上に形成されたバンプとからなる接続 用多層基板とを、 電子部品の電極と表面配線部上に形成されたバンプとを直接接 合して一体化してなる電子回路装置。
3 . 電子部品と電子部品の電極上に形成されたバンプとからなる電子部品チッ プと、 基板に互いに電気的に接合された表面配線部を有するィンターポーザとを 、 ィンターポーザの基板の片面の表面配線部と電子部品の電極上に形成されたパ ンプを直接接合してなるインターポーザ付き電子部品チップを、 多層基板と、 多 層基板に形成され互いに電気的に接合された内部回路部と表面配線部とからなる 接続用多層基板に、 ィンターポーザの表面配線部と多層基板の表面配線部をハン ダボールを介して接合して一体化してなる電子回路装置。
4 . 電子部品チップと、 基板に互いに電気的に接合された表面配線部と表面配 線部上に形成されたバンプを有するインターポーザとを、 インターポーザの基板 の片面の表面配線部上に形成されたバンプと電子部品の電極を直接接合してなる インターポーザ付き電子部品チップを、 多層基板と、 多層基板に形成され互いに 電気的に接合された内部回路部と表面配線部とからなる接続用多層基板に、 ィン タ一ポーザの表面配線部と多層基板の表面配線部をハンダボールを介して接合し て一体化してなる電子回路装置。
5 . 第 1の電子部品と、 第 1の電子部品の電極上に形成されたバンプとからな る第 1の電子部品チップと、 基板に互いに電気的に接合された表面配線部を有す るインターポーザと、 第 2の電子部品と、 第 2の電子部品の電極上に形成された バンプとからなる第 2の電子部品チップとを、 第 1の電子部品の電極上のバンプ とインターポーザの片面側の表面配線部、 およびィンターポーザの他面側の表面 配線部と第 2の電子部品の電極上のバンプを、 それぞれ直接接合して一体化して なる電子回路装置。
6 . 第 1の電子部品チップと、 板に互いに電気的に接合された表面配線部と表 面配線部上に形成されたバンプとを有するインターポーザと、 第 2の電子部品と 、 第 2の電子部品の電極上に形成されたバンプとからなる第 2の電子部品チップ とを、 第 1の電子部品の電極とインターポーザの片面側の表面配線部上のバンプ 、 およびィンターポーザの他面側の表面配線部と第 2の電子部品の電極上のパン プを、 それぞれ直接接合して一体化してなる電子回路装置。
7 . 第 1の電子部品チップと、 基板に互いに電気的に接合された表面配線部と 表面配線部上に形成されたバンプとを有するィンターポーザと、 第 2の電子部品 チップとを、 第 1の電子部品の電極とインターポーザの片面側の表面配線部上の バンプ、 およびィンターポーザの他面側の表面配線部上のバンプと第 2の電子部 品の電極を、 それぞれ直接接合して一体ィヒしてなる電子回路装置。
8 . 電子部品が半導体、 キャパシタ、 抵抗体、 インダクタのいずれかである、 請求項 1〜 7のいずれか記載の電子回路装置。
9 . バンプの形状が円錐台または角錐台であり、 その頂の径または頂の対角線 の長さがバンプ高さの 1 0 %以上であることを特徴とする、 請求項 1〜 7のいず れか記載の電子回路装置。
1 0 . 電子部品と電子部品の電極上に形成されたバンプとからなる電子部品チ ップと、 多層基板と多層基板に形成され互いに電気的に接合された内部回路部と 表面配線部とからなる接続用多層基板とを、 電子部品の電極上に形成されたバン プと表面配線部を直接接合して一体化することを特徴とする電子回路装置の製造 方法。
1 1 . 電子部品チップと、 多層基板と多層基板に形成され互いに電気的に接合 された内部回路部と表面配線部と表面配線部上に形成されたバンプと力 らなる接 続用多層基板とを、 電子部品の電極と表面配線部上に形成されたバンプを直接接 合して一体化することを特徴とする電子回路装置の製造方法。
1 2 . 電子部品と電子部品の電極上に形成されたバンプとからなる電子部品チ ップと、 基板に互いに電気的に接合された表面配線部を有するィンターポーザと を、 ィンターポーザの基板の片面の表面配線部と半導体の電極上に形成されたパ ンプを直接接合してなるインターポーザ付き電子部品チップを、 多層基板と、 多 層基板に形成され互いに電気的に接合された内部回路部と表面配線部とからなる 接続用多層基板に、 ィンターポーザの表面配線部をハンダボールを介して接合し て一体化することを特徴とする電子回路装置の製造方法。
1 3 . 電子部品チップと、 基板に互いに電気的に接合された表面配線部と表面 配線部上に形成されたバンプを有するィンターポーザとを、 ィンターポーザの基 板の片面の表面配線部上に形成されたバンプと電子部品の電極を直接接合してな るインターポーザ付き電子部品チップを、 多層基板と、 多層基板に形成され互い に電気的に接合された内部回路部と表面配線部とからなる接続用多層基板に、 ィ ンターポーザの表面配線部をハンダボールを介して接合して一体化することを特 徴とする電子回路装置の製造方法。
1 4 . 第 1の電子部品と、 第 1の電子部品の電極上に形成されたバンプとから なる第 1の電子部品チップと、 基板に互いに電気的に接合された表面配線部を有 するインターポーザと、 第 2の電子部品と、 第 2の電子部品の電極上に形成され たバンプとからなる第 2の電子部品チップとを、 第 1の電子部品の電極上のバン プとィンターポーザの片面側の表面配線部、 およぴィンターポーザの他面側の表 面配線部と第 2の電子部品の電極上のバンプを、 それぞれ直接接合して一体化す ることを特徴とする電子回路装置の製造方法。
1 5 . 第 1の電子部品チップと、 基板に互いに電気的に接合された表面配線部 と表面配線部上に形成されたバンプを有するィンターポーザと、 第 2の電子部品 と、 第 2の電子部品の電極上に形成されたバンプとからなる第 2の電子部品チッ プとを、 第 1の電子部品の電極とインターポーザの片面側の表面配線部上のバン プ、 およぴィンターポーザの他面側の表面配線部と第 2の電子部品の電極上のパ ンプを、 それぞれ直接接合して一体化することを特徴とする電子回路装置の製造 方法。
1 6 . 第 1の電子部品チップと、 基板に互いに電気的に接合された表面配線部 と表面配線部上に形成されたバンプを有するインターポーザと、 第 2の電子部品 チップとを、 第 1の電子部品の電極とインターポーザの片面側の表面配線部上の バンプ、 およびィンターポーザの他面側の表面配線部上のバンプと第 2の電子部 品の電極を、 それぞれ直接接合して一体化することを特徴とする電子回路装置の 製造方法。
1 7 . 前記直接接合を、 不活性雰囲気中または還元雰囲気中において、 2 0 0 〜3 0 0 °Cに加熱して圧接して行うことを特徴とする、 請求項 1 0〜1 6のいず れか記載の電子回路装置の製造方法。
1 8 . 前記直接接合を、 接合面を予め活性化処理した後圧接して行うことを特 徴とする、 請求項 1 0〜1 6のいずれか記載の電子回路装置の製造方法。
1 9 . 活性化処理を、 真空槽中でプラズマ、 イオン、 原子のいずれかを照射し て行うことを特徴とする、 請求項 1 8記載の電子回路装置の製造方法。
2 0 . 前記圧接を、 常温圧接または加熱圧接のいずれかで行うことを特徴とす る、 請求項 1 8記載の電子回路装置の製造方法。
PCT/JP2003/002784 2002-03-11 2003-03-10 Electronic circuit device and porduction method therefor WO2003077307A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US10/504,426 US20050082669A1 (en) 2002-03-11 2003-03-10 Electronic circuit device and porduction method therefor
AU2003211879A AU2003211879A1 (en) 2002-03-11 2003-03-10 Electronic circuit device and porduction method therefor
EP03744037A EP1484793A1 (en) 2002-03-11 2003-03-10 Electronic circuit device and porduction method therefor
JP2003575417A JPWO2003077307A1 (ja) 2002-03-11 2003-03-10 電子回路装置およびその製造方法
KR10-2004-7013113A KR20040086429A (ko) 2002-03-11 2003-03-10 전자 회로 장치 및 그 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002064632 2002-03-11
JP2002-64632 2002-03-11
JP2002064666 2002-03-11
JP2002-64666 2002-03-11

Publications (1)

Publication Number Publication Date
WO2003077307A1 true WO2003077307A1 (en) 2003-09-18

Family

ID=27806955

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/002784 WO2003077307A1 (en) 2002-03-11 2003-03-10 Electronic circuit device and porduction method therefor

Country Status (7)

Country Link
US (1) US20050082669A1 (ja)
EP (1) EP1484793A1 (ja)
JP (1) JPWO2003077307A1 (ja)
KR (1) KR20040086429A (ja)
CN (1) CN1639853A (ja)
AU (1) AU2003211879A1 (ja)
WO (1) WO2003077307A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013445A1 (ja) * 2005-07-25 2007-02-01 Tokyo Electron Limited 金属部材の処理方法及び金属部材の処理装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265446B2 (en) * 2003-10-06 2007-09-04 Elpida Memory, Inc. Mounting structure for semiconductor parts and semiconductor device
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4697066B2 (ja) * 2006-06-22 2011-06-08 パナソニック株式会社 電極接合方法及び部品実装装置
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
US7927919B1 (en) * 2009-12-03 2011-04-19 Powertech Technology Inc. Semiconductor packaging method to save interposer
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9554468B2 (en) 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US10062494B2 (en) 2014-11-03 2018-08-28 Qorvo Us, Inc. Apparatus with 3D inductors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181119A (ja) * 1995-12-27 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JPH1012668A (ja) * 1996-06-26 1998-01-16 Casio Comput Co Ltd 半導体装置及びその製造方法
JPH10135217A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
JP2001060602A (ja) * 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造及びその製造方法
US6200830B1 (en) * 1998-06-16 2001-03-13 Nitto Denko Corporation Fabrication process of a semiconductor device
WO2002017378A1 (fr) * 2000-08-18 2002-02-28 Toray Engineering Co., Ltd. Procédé et dispositif de montage

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181119A (ja) * 1995-12-27 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JPH1012668A (ja) * 1996-06-26 1998-01-16 Casio Comput Co Ltd 半導体装置及びその製造方法
JPH10135217A (ja) * 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
US6200830B1 (en) * 1998-06-16 2001-03-13 Nitto Denko Corporation Fabrication process of a semiconductor device
JP2001060602A (ja) * 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造及びその製造方法
WO2002017378A1 (fr) * 2000-08-18 2002-02-28 Toray Engineering Co., Ltd. Procédé et dispositif de montage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013445A1 (ja) * 2005-07-25 2007-02-01 Tokyo Electron Limited 金属部材の処理方法及び金属部材の処理装置
JPWO2007013445A1 (ja) * 2005-07-25 2009-02-05 東京エレクトロン株式会社 金属部材の処理方法及び金属部材の処理装置

Also Published As

Publication number Publication date
KR20040086429A (ko) 2004-10-08
CN1639853A (zh) 2005-07-13
JPWO2003077307A1 (ja) 2005-07-07
US20050082669A1 (en) 2005-04-21
EP1484793A1 (en) 2004-12-08
AU2003211879A1 (en) 2003-09-22

Similar Documents

Publication Publication Date Title
JP3709882B2 (ja) 回路モジュールとその製造方法
US6331679B1 (en) Multi-layer circuit board using anisotropic electro-conductive adhesive layer
JP5526276B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
JPH1126902A (ja) 突起電極付きプリント配線基板とその製造方法
WO2007036994A1 (ja) 半導体装置およびその製造方法並びにフィルムの製造方法
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
WO2003077307A1 (en) Electronic circuit device and porduction method therefor
JP5110163B2 (ja) 部品内蔵モジュールの製造方法
US5303862A (en) Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
JP3930222B2 (ja) 半導体装置の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP4718890B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体
JP2002151853A (ja) 多層配線基板とその製造方法
US20130140067A1 (en) Wafer or circuit board and joining structure of wafer or circuit board
JP2004311786A (ja) 配線基板、多層配線基板、配線基板の製造方法及び多層配線基板の製造方法
JP2005135995A (ja) 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JP2007306021A (ja) 電子回路装置およびその製造方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP2004006705A (ja) 半導体装置の実装構造および回路基板
JP2003037210A (ja) 半導体装置およびその製造方法
JP2004119464A (ja) 半田バンプ付き配線基板およびその製造方法
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2003575417

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003744037

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10504426

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020047013113

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038056089

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020047013113

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003744037

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2003744037

Country of ref document: EP