WO2003056610A1 - Procede de traitement de substrat et dispositif de traitement de substrat - Google Patents

Procede de traitement de substrat et dispositif de traitement de substrat Download PDF

Info

Publication number
WO2003056610A1
WO2003056610A1 PCT/JP2002/013320 JP0213320W WO03056610A1 WO 2003056610 A1 WO2003056610 A1 WO 2003056610A1 JP 0213320 W JP0213320 W JP 0213320W WO 03056610 A1 WO03056610 A1 WO 03056610A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate processing
substrate
resist film
processing apparatus
resist
Prior art date
Application number
PCT/JP2002/013320
Other languages
English (en)
French (fr)
Inventor
Shuji Iwanaga
Kyoshige Katayama
Masahide Tadokoro
Michio Tanaka
Ryouichi Uemura
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to AU2002357620A priority Critical patent/AU2002357620A1/en
Publication of WO2003056610A1 publication Critical patent/WO2003056610A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Definitions

  • the present invention relates to a substrate processing method and a substrate processing apparatus for forming a desired resist pattern on a semiconductor substrate in the manufacture of a semiconductor device, particularly in a photolithography process.
  • a resist film is formed on the surface of a semiconductor wafer (hereinafter, referred to as a “wafer”), and then exposed to a predetermined pattern, and then subjected to a development process.
  • a wafer a semiconductor wafer
  • such a photolithographic process is performed by a resist coating unit for applying a resist solution by centrifugal force by rotating a wafer, a developing unit for supplying a developing solution to a wafer, and performing a developing process.
  • the coating is performed by a coating image processing apparatus having an image forming apparatus, and an exposure apparatus provided integrally with the apparatus.
  • a coating and developing apparatus includes a heating unit and a cooling unit for performing a thermal process such as a heating process or a cooling process on a wafer after, for example, forming a resist film or before and after the developing process. And a transport robot for transporting wafers between the processing units.
  • Control of the line width of the resist pattern is an exposure condition in an exposure apparatus, for example, the intensity of exposure light.
  • the feedback control is performed on the basis of the focus value, the focus value, etc.
  • the resist film thickness is controlled in consideration of the large influence of the wafer rotation speed in the resist coating unit. Feedback control is performed based on this rotation speed.
  • the line width of the resist pattern and the resist film thickness are determined by the environment around the wafer in the coating and developing processing apparatus, for example, the transport time until the wafer is carried into each processing unit, the temperature or humidity in the apparatus, or the Since it is also affected by the flow of airflow, it is not possible to perform more precise control of line width, etc. with conventional management that does not consider these environments.
  • an object of the present invention is to completely control the environment around these substrates. It is an object of the present invention to provide a substrate processing method and a substrate processing apparatus capable of performing more precise line width control and resist film thickness control by performing a physical analysis.
  • a substrate processing method is directed to a substrate processing method for forming a desired resist pattern by forming a resist film on a substrate and performing an exposure process and a development process. Extracting a plurality of parameters involved in forming the resist pattern, and collecting a normal data value contributing to the formation of the desired resist pattern among the parameters. Obtaining at least two principal components based on the normal data value and creating a normal region that serves as an index when forming a desired resist pattern.
  • the present invention first extracts parameters such as temperature, air pressure, humidity in the apparatus, and transport time in the apparatus as environmental conditions around the substrate that affect the formation of the resist pattern.
  • parameters such as temperature, air pressure, humidity in the apparatus, and transport time in the apparatus as environmental conditions around the substrate that affect the formation of the resist pattern.
  • the extracted parameters only the normal data values for forming the desired resist pattern are collected.
  • a normal region is created by obtaining at least two principal components (which can be represented by two orthogonal straight lines) of these normal data values using principal component analysis technology.
  • the created normal area as an index when actually forming a resist pattern on a substrate as a product, it is possible to easily determine whether the resist pattern is normal or not.
  • the plurality of parameters relate to the film thickness of the resist or the line width of the resist pattern, and are parameters of these fluctuation factors.
  • a resist pattern can be formed under more precise management, and a desired resist pattern having a precise shape can be formed. To do Can be.
  • At least the step of forming and developing the resist film is performed in a single apparatus, and after the exposure processing and before the development processing, performing a first thermal processing on the substrate; Performing a second thermal process on the substrate after the resist film is formed and before the exposure process, wherein the line width variation factor parameter is at least after the end of the exposure process.
  • the time includes the time until the first thermal processing is started, the standby time of the substrate after the second thermal processing, the temperature in the apparatus, and the air pressure in the apparatus. Since it is considered that these parameters affect particularly the line width variation of the resist pattern line width and the resist film thickness, the line width can be easily and accurately controlled. .
  • the plurality of parameters may further include the line width variation factor parameter, and the development time or the first thermal processing temperature. Since both the development time and the temperature of the first thermal processing are parameters that greatly affect the control of the line width—evening, by adopting these data, the line width can be easily and precisely adjusted. Can manage.
  • the resist film is formed by rotating a substrate in a container, and the parameter of the film thickness variation is at least a resist film.
  • the pressure includes the pressure at the time of formation, the temperature of the container, and the humidity. Since these parameters are considered to affect particularly the fluctuation of the resist film thickness of the resist pattern line width and the resist film thickness, the resist film thickness can be easily and accurately controlled. ⁇
  • the parameter of the variation factor of the film thickness further includes a rotation speed of the substrate or a temperature of a second thermal process. Since the number of rotations of the substrate and the temperature of the second thermal processing are both parameters that greatly affect the control of the film thickness, it is easy and highly accurate to incorporate these data. The film thickness can be controlled at the same time.
  • the method further comprises the step of, when the number of data not in the normal area is larger than a predetermined number, assuming that the formation state of the resist pattern is abnormal.
  • a warning can be issued using, for example, a warning buzzer or a warning light, or a warning display on the operation display.
  • the processing can be stopped to reduce the number of defective substrates.
  • the method further includes a step of obtaining a relative positional relationship with respect to the normal area, which is not within the normal area, and a step of pursuing a cause of the abnormality based on the relative positional relation. I do. As described above, by determining the relative positional relationship between the normal area and the normal area within the normal area, it is possible to easily understand the parameters and the degree of dependence, etc., which may cause the substrate failure. Swift action can be taken.
  • the line width variation factor parameter includes an exposure amount at the time of the exposure processing. Since the amount of exposure is a parameter that greatly affects the control of the line width, the line width can be easily and accurately controlled by adopting this parameter.
  • the substrate processing method of the present invention comprises: (a) performing a multivariate analysis based on a plurality of parameters involved in forming a desired resist pattern on a substrate; and (b) analyzing by the multivariate analysis. Determining whether or not the resist pattern actually formed on the substrate is normal based on the data.
  • multivariate analysis is performed based on parameters such as the temperature, pressure, humidity, and transport time in the apparatus as environmental conditions around the substrate that affect the formation of the resist pattern. There may be some correlation between the processing conditions that were conventionally controlled independently for each unit.
  • a resist pattern is formed under high-precision control by comprehensively compressing and managing various parameters affecting the formation of a desired resist pattern.
  • a desired resist pattern having a precise shape can be formed.
  • the plurality of parameters is a parameter of a variation factor of a film thickness of a resist film formed on a substrate or a line width of a resist pattern.
  • the step (a) includes a step (c) of performing a principal component analysis.
  • the method further includes a step of collecting a normal data value that contributes to formation of a desired resist pattern among the plurality of parameters, and the step (c) includes at least two main data values based on the normal data value.
  • the step (b) includes the step of forming a resist pattern formed on a substrate based on the normal region.
  • the resist pattern is a resist pattern finally formed after the development processing, and forming a resist film to a desired value is also included in forming a desired resist pattern. Shall be.
  • One embodiment of the present invention includes (d) a step of performing discriminant analysis.
  • the method further includes a step of collecting a normal data value that contributes to formation of a desired resist pattern among the plurality of parameters, and the step (d) includes the step of:
  • the step (b) includes a step of judging whether or not the resist pattern formed on the substrate is normal based on the reference space of the Mahalanobis.
  • the calculated Mahalanobis reference space is By using this as an index when forming a resist pattern on a substrate as a product, it is possible to easily determine whether or not the resist pattern is normal.
  • the substrate processing method of the present invention includes: (a) a step of performing a multivariate analysis based on a plurality of parameters involved in forming a desired resist film on a substrate; and (b) analysis data by the multivariate analysis. And judging whether or not the thickness of the resist actually formed on the substrate is normal on the basis of the above.
  • a resist film can be formed under high-precision management, and a desired resist film having a precise shape can be formed.
  • a substrate processing apparatus forms a resist film on a substrate, passes the substrate to an exposure apparatus, and performs development processing on the substrate received from the exposure apparatus, thereby forming a desired resist pattern on the substrate.
  • a plurality of parameters involved in forming the resist pattern are extracted, and a normal data value contributing to the formation of the desired resist pattern is collected from the parameters.
  • a substrate processing apparatus includes a multivariate analysis means for performing a multivariate analysis based on a plurality of parameters involved in forming a desired resist pattern on a substrate; and And determining means for determining whether or not the resist pattern actually formed on the substrate is normal.
  • the substrate processing apparatus of the present invention relates to forming a desired resist film on a substrate.
  • Multivariate analysis means for performing multivariate analysis based on multiple parameters to be given, and whether the thickness of the resist actually formed on the substrate is normal based on the analysis data obtained by the multivariate analysis.
  • Determination means for determining whether or not the determination is made.
  • a substrate processing apparatus of the present invention includes a substrate processing apparatus that forms a desired resist pattern by forming a resist film on at least a substrate and performing a developing process.
  • a plurality of environmental conditions around the substrate that affect the formation of a resist pattern are extracted, and a function model is created with these parameters as parameters. Based on the function model, a resist film is formed. Control at least one of the conditions and development processing conditions.
  • feedforward control can be performed by predicting the line width of a resist pattern, which cannot be precisely controlled only by exposure conditions in an exposure apparatus, using the function model.
  • the above function model predicts the resist film thickness that cannot be precisely controlled only by monitoring the number of rotations of the substrate. This enables feedforward control. This makes it possible to more precisely control the line width of the pattern and the resist film thickness in response to the demand for finer patterns.
  • the line width and the film thickness can be predicted using a function model from the monitored information, so that the response of the control is speeded up and product defects are reduced as much as possible.
  • the resist pattern is a concept including not only the line width but also the pattern line pitch, the side wall (the angle of the side surface to the substrate surface, etc.), and the aspect ratio.
  • the control unit controls a development time among the development processing conditions. As described above, by controlling the development time which is considered to most affect the fluctuation of the line width among the development processing conditions, the line width can be easily and precisely controlled.
  • the resist film is formed by rotating a substrate to form a resist film
  • the control unit includes: a rotation speed of the substrate in the resist film formation conditions; Control.
  • the line width can be quickly and precisely controlled by controlling the number of rotations of the substrate, which is considered to most affect the fluctuation of the resist film thickness among the resist film forming conditions.
  • the function model is created for each type of the resist.
  • the function model can be created according to the difference in the concentration and viscosity of the resist, the conditions for forming the resist film and the conditions for the development processing can be controlled according to the type of the resist.
  • the substrate processing apparatus of the present invention forms a resist film on a substrate, passes the substrate to an exposure apparatus, performs a first thermal process on the substrate received from the exposure apparatus, and then performs a development process.
  • a plurality of environmental conditions around the substrate that affect the formation of a resist pattern are extracted, and a function model is created with the extracted parameters as parameters.
  • Control at least one of the thermal processing conditions As a result, for example, precise control cannot be performed only by the exposure conditions in the exposure apparatus.
  • the above function model predicts the resist film thickness that cannot be precisely controlled only by monitoring the rotational speed of the substrate. By doing so, feedforward control becomes possible. This makes it possible to more precisely control the pattern line width and the resist film thickness in response to the demand for finer patterns.
  • the apparatus further comprises means for performing a second thermal process after the formation of the resist film, wherein the function model relates to a line width of the resist pattern, and at least the exposure process
  • the function model relates to a line width of the resist pattern, and at least the exposure process
  • time from the end of the exposure processing to the start of the first thermal processing and “standby time of the substrate after the second thermal processing” are:
  • the parameter of “time” is, for example, when there are a plurality of processing units in the substrate processing apparatus and the processing is single-wafer processing, the parameter of “time” is different for each substrate. Since it is overnight, it is preferable to control the line width for each substrate.
  • the control unit controls a development time among the development processing conditions. It has been found that the relationship between the development time and the line width is almost inversely proportional, and by controlling this, the line width can be easily and precisely controlled. In one embodiment of the present invention, the control unit further controls any one of the concentration of the developing solution and the temperature of the developing solution used in the developing process among the developing process conditions. As described above, it is possible to control the temperature, time, and temperature rising / falling rate of the first thermal treatment in addition to the development time, and to perform more accurate line width management.
  • the control means controls at least one of the temperature, the time, and the temperature rise / fall rate of the first thermal processing among the first thermal processing conditions.
  • the first thermal treatment is a heat treatment
  • the relationship between the heat treatment temperature and the line width is almost inversely proportional, and by controlling this, it is easy to control the line width.
  • the line width can be precisely controlled.
  • the resist film is formed by rotating a substrate in a container, and the function model is related to a resist film thickness.
  • the pressure at the time of film formation, the temperature of the container, and the humidity are defined as the parameters. Since these parameters have a significant effect on the variation of the resist film thickness, particularly of the line width and the resist film thickness of the resist pattern, a function model is created with these parameters as parameters. As a result, it is possible to precisely control the resist film thickness by controlling the processing conditions and the like as described above.
  • control means controls the number of rotations of the substrate among the conditions for forming the resist film. It has been found that there is a correlation between the substrate rotation speed and the resist film thickness, and by controlling this, the resist film thickness can be easily and precisely controlled.
  • control unit further controls one of the temperature of the resist and the discharge speed of the resist. As described above, in addition to the substrate rotation speed, either the resist temperature or the resist discharge speed is controlled, and a higher Accurate line width management can be performed.
  • the apparatus further comprises means for performing a second thermal treatment after the formation of the resist film, wherein the control means comprises at least the second thermal treatment among the second thermal treatment conditions. Control the temperature, time, and temperature rise / fall rate of thermal treatment. Since these conditions also affect the variation of the resist film thickness, more precise line width control can be performed.
  • a resist film forming part for forming the resist film, a heat treatment part for performing the first and second thermal treatments, a development treatment part for performing the development treatment, and at least the resist film A transfer mechanism for transferring the substrate between the forming unit, the heat treatment unit, and the development processing unit; and the function model further sets a transfer time of the substrate by the transfer mechanism as a parameter.
  • the transfer time of the substrate between the resist film forming section, the heat treatment section, and the development processing section by the transfer mechanism is considered to be one of the factors affecting the fluctuation of the line width and the resist film thickness.
  • the substrate processing apparatus of the present invention performs a thermal process after forming a resist film on a substrate, so that a plurality of substrates involved in forming the resist film are formed in a substrate processing apparatus that forms a desired resist film.
  • a plurality of environmental conditions around the substrate that affect the formation of a desired resist film are extracted, and a function model is created with the extracted parameters as parameters. Control at least one of the formation conditions and thermal processing conditions.
  • feedforward control can be performed by predicting the resist film thickness that cannot be precisely controlled only by monitoring the rotation speed of the substrate using the above-described function model. It will be possible. This makes it possible to more precisely control the pattern line width and the resist film thickness in response to the demand for finer patterns.
  • the function model is to form the resist film by rotating the substrate in the container in the formation of the resist film, and at least the pressure at the time of forming the resist film, the temperature of the container, and the humidity. Is the parameter overnight.
  • the apparatus further comprises a film thickness inspection means for inspecting a resist film thickness formed under the resist film formation conditions controlled by the control means, wherein the control means comprises: A resist film forming condition correcting means for correcting the resist film forming condition based on the inspected resist film thickness; For example, with feedforward control alone, the film thickness fluctuates due to the effects of parameters that are not actually monitored, among the above parameters involved in the formation of the resist film, resulting in inaccurate predicted values. There are cases.
  • a film thickness inspection is performed and the resist film formation conditions are adaptively corrected, that is, by adding feedback control, a highly accurate film thickness control can be performed. A resist film can be formed.
  • the resist film forming condition correcting means may correct the number of rotations of the substrate.
  • the apparatus further comprises pattern inspection means for inspecting a resist pattern formed under the development processing conditions controlled by the control means, wherein the control means is inspected by the pattern inspection means.
  • a developing condition correcting means for correcting the developing condition based on the resist pattern.
  • the line width may fluctuate due to the influence of parameters that are not actually monitored among the plurality of parameters related to the above, and the predicted value may be inaccurate.
  • the line width can be controlled with high accuracy, and a desired resist pattern can be formed.
  • the developing condition correction means may correct the developing time.
  • the substrate processing apparatus of the present invention forms a desired resist pattern by forming a resist film on at least a substrate, transferring the substrate on which the resist film is formed to an exposure device, receiving the exposed substrate, and performing a development process.
  • a plurality of environmental conditions around the substrate that affect the formation of a resist pattern are extracted, and a function model is created with these parameters as parameters. Based on the function model, a resist film is formed. Control at least one of the conditions, development processing conditions, and exposure processing conditions. As described above, according to the present invention, since the exposure processing conditions are also controlled in addition to the control of the formation conditions and the development processing conditions of the resist film, the line width of the pattern and the resist film thickness can be controlled more precisely.
  • control unit controls a development time among the development processing conditions.
  • the resist film is formed by rotating a substrate to form a resist film
  • the control unit includes: a rotation speed of the substrate in the resist film formation conditions; Control.
  • the control unit controls the exposure amount among the exposure processing conditions. Since it is known that the relationship between the exposure amount and the line width is almost proportional, the line width can be easily and precisely controlled by controlling this.
  • the apparatus further comprises a film thickness inspection means for inspecting a resist film thickness formed under the resist film formation conditions controlled by the control means, wherein the control means comprises: A resist film forming condition correcting means for correcting the resist film forming condition based on the inspected resist film thickness;
  • the resist film is formed by rotating a substrate to form a resist film, and the resist film forming condition correcting means corrects the number of rotations of the substrate. .
  • the apparatus further comprises pattern inspection means for inspecting a resist pattern formed under the development processing conditions controlled by the control means, wherein the control means is inspected by the pattern inspection means. And a developing condition correcting means for correcting the developing condition based on the resist pattern. For example, the developing condition correction means corrects the developing time.
  • the apparatus further comprises pattern inspection means for inspecting a resist pattern formed under the exposure processing conditions controlled by the control means, wherein the control means is inspected by the pattern inspection means.
  • An exposure processing condition correcting means for correcting the exposure processing condition based on the resist pattern is provided.
  • the line width fluctuates due to the influence of the parameter that is not actually monitored among the parameters related to the formation of the resist pattern, and the predicted value is incorrect. It may be.
  • the exposure processing condition correcting means corrects the exposure amount.
  • the substrate processing method of the present invention is a substrate processing method for forming a desired resist pattern by forming a resist film on a substrate and performing a development process, wherein a plurality of parameters involved in forming the resist pattern are formed. And a step of controlling at least one of a resist film formation condition and a development processing condition based on the function model.
  • the substrate processing method of the present invention comprises forming a resist film on at least a substrate, transferring the substrate on which the resist film is formed to an exposure apparatus, receiving the exposed substrate, and performing a development process, thereby forming a desired resist pattern.
  • a step of creating a function model created based on a plurality of parameters related to forming the resist pattern (b) a resist model based on the function model. Controlling at least one of film formation conditions, development processing conditions, and exposure processing conditions.
  • FIG. 1 is a plan view of a coating and developing apparatus according to an embodiment of the present invention.
  • FIG. 2 is a front view of the coating and developing apparatus shown in FIG.
  • FIG. 3 is a rear view of the coating and developing apparatus shown in FIG.
  • FIG. 4 is a perspective view showing a main wafer transfer device according to one embodiment.
  • FIG. 5 is a front view for explaining the flow of clean air in the coating and developing apparatus shown in FIG.
  • FIG. 6 is a plan view showing a resist coating unit according to one embodiment.o
  • FIG. 7 is a sectional view showing the resist coating unit shown in FIG.
  • FIG. 8 is a cross-sectional view illustrating a developing unit according to one embodiment.
  • FIG. 9 is a plan view showing a pre-vetting unit or a boss vest unit according to one embodiment.
  • FIG. 10 is a sectional view of the unit shown in FIG.
  • FIG. 11 is a configuration diagram showing a control system for controlling the coating and developing treatment apparatus according to the present invention.
  • FIG. 12 is a flowchart showing a series of processing steps of the coating and developing processing apparatus according to the present invention.
  • Fig. 13 is a graph showing the lapse of time of the heating temperature in the heating system processing unit.
  • FIG. 14 is a graph showing the time course of the atmospheric pressure in the coating and developing apparatus.
  • FIG. 15 is a graph showing the lapse of time of the resist temperature.
  • FIG. 16 is a diagram showing a line width model stored in the line width model storage unit.
  • FIG. 17 is a diagram showing a film thickness model stored in the film thickness model storage unit.
  • FIG. 18 is a diagram showing a database based on principal component analysis.
  • FIG. 19 is a diagram showing the fluctuation of the data value in the data night of FIG.
  • FIG. 20 is a graph showing the correlation between the development time and the line width.
  • FIG. 21 is a graph showing the correlation between the wafer rotation speed and the film thickness.
  • FIG. 22 is a graph showing the correlation between the heating temperature and the line width in the Bost Exposure Baking Unit.
  • FIG. 23 is a graph showing the correlation between the heating temperature and the film thickness in the pre-baking unit.
  • FIG. 24 is a table showing each sensor data value for each wafer where the resist film thickness is a normal value, each sensor data value for each wafer, and whether or not the resist film thickness is a normal value.
  • FIG. 25 is a table showing the average values and the standard deviations of the variables X 1 to X 5 for the wafers W 1 to W 2 18 shown in FIG.
  • FIG. 26 is a block diagram of a control system used in another embodiment of the present invention.
  • Figure 27 shows the calculation formula for calculating the Mahabales distance.
  • Figure 28 is a graph showing the distance of the Mahalavis of a wafer for which it is unknown whether it is normal or not.
  • FIG. 29 is a configuration diagram showing a control system according to another embodiment.
  • FIG. 30 is a flowchart showing a series of processing steps according to another embodiment.
  • FIG. 31 is a diagram showing the correlation between the development time and the line width.
  • FIG. 32 is a block diagram showing a control system according to still another embodiment.
  • FIG. 33 is a block diagram showing a controller of the control system shown in FIG.
  • FIG. 34 is a control flow diagram for controlling the resist film thickness.
  • FIG. 35 is a control flow diagram for controlling the line width of the resist pattern.
  • FIGS. 36 (a) and (b) show the relationship between the exposure amount and the line width
  • FIG. 36 (c) shows the expression of the exposure amount
  • FIG. 37 is a diagram for explaining the operation of correcting the operation amount when the film thickness is to be controlled.
  • FIG. 1 to 3 are views showing the overall configuration of a coating and developing treatment apparatus according to an embodiment of the present invention.
  • FIG. 1 is a plan view
  • FIGS. 2 and 3 are front and rear views.
  • the coating / developing apparatus 1 includes a semiconductor wafer W as a substrate to be processed, which is loaded into the apparatus 1 from the outside in units of a plurality of wafer cassettes CR, for example, in units of 25 sheets, or unloaded from the apparatus 1, or the wafer cassette CR. And a cassette station 10 for loading and unloading wafers W in the coating and developing process.
  • a processing station 12 in which various single-wafer processing units for performing predetermined processing on wafers W one by one are arranged in multiple stages at predetermined positions;
  • It has a configuration in which an interface 14 for transferring a wafer W between the exposure apparatus 100 and the exposure apparatus 100 provided adjacent thereto is integrally connected.
  • a plurality of, for example, five wafer cassettes CR are arranged at the positions of the projections 20 a on the cassette mounting table 20, and the respective wafer entrances and exits are connected to the processing station 12 side.
  • the wafer carrier 22 that is placed in a row in the X direction and is movable in the cassette arrangement direction (X direction) and the wafer arrangement direction (Z direction) of the wafers stored in the wafer cassette CR is selected for each wafer cassette CR. It is designed to be accessed.
  • the wafer transfer body 22 is configured to be rotatable in the 6> direction, and as shown in FIG. 3, a heat treatment system belonging to a third processing unit G3 having a multi-stage configuration described later. You can also access the unit.
  • the processing station 12 is located on the rear side of the apparatus (upper side in the figure), from the cassette station 10 side to the third processing unit G 3, the fourth processing unit G 4, and the like.
  • Fifth processing unit sections G5 are arranged, and between the third processing unit section G3 and the fourth processing unit section G4, the first main wafer transfer section according to one embodiment is provided.
  • Apparatus A1 is provided.
  • the first main wafer transfer device A 1 includes the first main wafer transfer body 16 having a first processing unit G 1, a third processing unit G 3, and a third processing unit G 3.
  • the fourth processing unit is installed so that it can selectively access G4 etc. Have been.
  • a second main wafer transfer device A2 is provided between the fourth processing unit G4 and the fifth processing unit G5, and the second main wafer transfer device A2 is similar to the first.
  • the second main transport unit 17 is installed so as to be capable of selectively accessing the second processing unit G2, the fourth processing unit G4, the fifth processing unit G5, and the like. I have.
  • a heat treatment unit is installed on the back side of the first main wafer transfer device A 1, for example, an adhering unit (AD) 110 for hydrophobizing the wafer W and heating the wafer W As shown in Fig. 3, heating units (HP) 113 are stacked two by two in order from the bottom.
  • the adhesion unit (AD) may be configured to further include a mechanism for controlling the temperature of the wafer W.
  • WEE peripheral exposure device
  • WEE peripheral exposure device
  • An inspection apparatus 119 and a line width inspection apparatus 118 for inspecting the line width of the resist pattern are provided in multiple stages.
  • the film thickness inspection device 119 and the line width inspection device 118 may not be provided inside the coating and developing treatment device 1 but may be provided outside the device.
  • the heat treatment unit (HP) 113 may be arranged on the back side of the second main wafer transfer unit A2 similarly to the back side of the first main wafer transfer unit A1. As shown in FIG.
  • an oven-type processing unit that places a wafer W on a mounting table and performs a predetermined process, for example, a high-temperature heating process that performs a predetermined heating process on the wafer W Unit (BAKE), cooling unit (CPL) that performs cooling processing with high-precision temperature control on wafer W, serves as a transfer unit for wafer W from wafer carrier 22 to main wafer carrier 16
  • the transition unit (TRS) is divided into a transfer section and a cooling section in two stages, a transfer and cooling unit (TCP). Note that the third processing unit In G3, in the present embodiment, the third row from the bottom is provided as a spare space.
  • the fourth processing unit G4 also includes, for example, a post-baking unit (POST), a transition unit (TRS) serving as a wafer transfer unit, and a second thermal processing after forming the resist film.
  • POST post-baking unit
  • TRS transition unit
  • C A pre-baking unit (PAB) that performs heat treatment on W and a cooling unit (CPL) that is also a second thermal treatment are stacked in order from the top, for example, in 10 stages.
  • a post-exposure beaker unit (PEB) for performing a heating processing on the exposed wafer W, and also in the first thermal processing. Cooling processing unit as
  • CPL transition units
  • TRS transition units
  • the processing station 12 has a
  • the first processing unit G1 and the second processing unit G2 are provided side by side in the Y direction. Between the first processing unit G1 and the cassette station 10 and between the second processing unit G2 and the interface unit 14, each processing unit G1 and G1 Liquid temperature control pumps 24 and 25 used for controlling the temperature of the processing liquid supplied in G2 are provided respectively. Further, cleaning is performed from an air conditioner (not shown) provided outside the coating image processing apparatus 1. Ducts 31 and 32 are provided for supplying fresh air into each of the processing unit sections G1 to G5.
  • the first processing unit G1 five spinner-type processing units for performing predetermined processing by mounting the wafer W on a spin chuck in the force pump CP, for example, a resist
  • resist coating unit (C0T) as a film forming part
  • BARC bottom coating unit
  • a spinner-type processing unit for example, a development processing unit (DEV) as a development processing unit is stacked in five stages.
  • DEV development processing unit
  • the resist coating unit since the drainage of the resist solution is troublesome both mechanically and in terms of maintenance, it is preferable to dispose the resist solution at the lower stage. However, they can be placed in the upper row if necessary.
  • the processing station 12 is provided with, for example, four temperature sensors “A”, “Sb”, “Sc”, and “Sd” for measuring the temperature and the pressure in the processing station 12.
  • four temperature sensors “A”, “Sb”, “Sc”, and “Sd” for measuring the temperature and the pressure in the processing station 12.
  • a portable pick-up cassette CR and a stationary buffer cassette BR are arranged in two stages at the front part of the air inlet face part 14, and a wafer carrier 27 is provided at the center. Have been.
  • the carrier 27 moves in the X and Z directions to access both cassettes CR and BR.
  • the wafer carrier 27 is configured to be rotatable in the ⁇ direction, so that it can also access the fifth processing unit G5.
  • a plurality of high-precision cooling units (CPLs) are provided on the back surface of the interface-face portion 14, for example, two stages above and below.
  • the wafer carrier 27 is also accessible to this cooling processing unit (CPL).
  • FIG. 4 is a perspective view showing a first main wafer transfer device A1 according to one embodiment of the present invention.
  • the second main transport unit A2 is the same as the first main transport unit A1, and a description thereof will be omitted.
  • the main wafer transfer device A 1 is surrounded by a housing 41, Prevents particles from entering.
  • a housing 41 Prevents particles from entering.
  • illustration of the housing 41 is omitted for easy understanding.
  • poles 33 are suspended from both ends of the main wafer transfer device A1, and the main wafer transfer body 16 (17) is vertically moved along the pole 33 (Z Direction).
  • the transfer base 55 in the main wafer transfer body 16 is provided with three pin sets 7 a to 7 c for holding the wafer W, and these tweezers 7 a to 7 c are attached to the transfer base 55. It is configured to be movable in the horizontal direction by a built-in drive mechanism (not shown).
  • a support 45 holding the transfer base 55 is connected to a lower portion of the transfer base 55 via a rotating member 46 rotatable in the vertical direction.
  • the wafer carrier 16 is rotatable in the 6> direction.
  • FIG. 5 shows the flow of clean air in the coating and developing apparatus 1.
  • air supply chambers 10a, 12a, and 14a are provided above the cassette station 10, the processing station 12, and the interface section 14, respectively.
  • a filter with a dust-proof function such as a ULPA filter, 101, 102, and 103, is attached.
  • Cleaner air from the ULPA fills 101, 102, and 103 in each air supply chamber is supplied to the sections 10, 12, and 14 by downflow, and the air is supplied from these air supply chambers to the processing unit. It is supplied in a flow. This downflow air flows from the ducts 31 and 32 described above in the direction of the arrow (upward). Supplied).
  • a fan / fill unit F is attached above each unit, and a barometric pressure sensor S1 for measuring the pressure is provided.
  • the fan filter unit F has, for example, an ULPA filter and a small fan (not shown).
  • the same sensors are provided in the respective units in the third to fifth processing unit sections G3 to G5, and also in the first and second main wafer transfer devices A1 and A2. .
  • FIGS. 6 and 7 are a plan view and a sectional view showing a resist coating unit (COT) as a resist film forming unit according to one embodiment of the present invention.
  • the fan's fill unit F is mounted above the housing 41, and below the unit bottom plate 151, the width of which is smaller than the width of the housing 4 15 in the Y direction.
  • An annular cup CP is arranged near the center, and a spin chuck 142 is arranged inside it.
  • the spin chuck 1442 is configured to rotate with the rotational driving force of the driving motor 144 while the wafer W is fixedly held by vacuum suction.
  • the number of rotations of the drive motor 144 is controlled by the control of the rotation controller 34.
  • pins 148 for transferring the wafer W are provided so as to be able to move up and down by a driving device 147. As a result, the wafer can be transferred to and from the tweezers 7a through the opening 41'a while the openable shirt 43 is open.
  • a drain port 145 for waste liquid is provided at the bottom of the cup CP. The drain port 1 4 5 waste liquid pipe 1 4 1 is connected, waste this waste liquid tube 1 4 1 are not shown below by using the space N between the Yunitto bottom plate 1 5 1 and the housing 4 1 5 Open to the mouth.
  • Nozzle for supplying resist to the surface of wafer W as shown in M6 135 is connected to a liquid supply mechanism (not shown) in a chemical chamber (CHM) 26 (FIG. 2) via a supply pipe 134.
  • the nozzle 135 is detachably attached to the tip of the nozzle scan arm 136 at a nozzle standby portion 146 disposed outside the cup CP, and is provided at a predetermined position set above the spin chuck 146. It is transferred to a resist discharge position.
  • the nozzle scan arm 1 36 is attached to the upper end of a vertical support member 144 that can move horizontally on a guide rail 144 that is laid in one direction (Y direction) on the unit bottom plate 151.
  • a Y-direction drive mechanism (not shown) moves in the Y direction integrally with the vertical support member 149.
  • the nozzle scan arm 1336 can also be moved in the X direction, which is perpendicular to the Y direction, in order to selectively install the nozzle 1335 in the nozzle standby section 144 according to the type of resist. It also moves in the X direction by the directional drive mechanism.
  • the type of the resist differs depending on, for example, the concentration and viscosity of the resist.
  • a drain cap 138 is provided between the cap CP and the nozzle standby section 146, and at this position, the nozzle 135 is cleaned before the resist is supplied to the wafer W. I have.
  • the rinsing nozzle scan arm 139 and the rinsing nozzle 140 are set on the side of the cup CP by a Y-direction drive mechanism (not shown), and are mounted on the spin chuck 144.
  • the wafer W is moved to and from a rinse liquid discharge position set immediately above the peripheral portion of the wafer W.
  • Power This is a resist coating process Yunidzuto (CO T) within which measures the pressure sensor S 1 for measuring the pressure y JHP a] is provided as described above and the temperature y 2 cup [° C]
  • a temperature sensor S 2 for measuring the humidity in the unit and a humidity sensor ⁇ 3 [%] are provided (see Fig. 17).
  • FIG. 8 is a cross-sectional view showing a development processing unit (DEV) according to one embodiment of the present invention. Since this development processing unit (DEV) has a configuration similar to that of the resist coating unit (COT), FIG. 8 shows the same configuration as that of the above-described resist coating unit (COT). The same components are denoted by the same reference numerals, and description thereof is omitted.
  • DEV development processing unit
  • the nozzle 153 for supplying the developer to the surface of the wafer W has substantially the same length as the diameter of the wafer W, and has a plurality of holes (not shown) for discharging the developer.
  • a nozzle having a slit-shaped discharge port may be used.
  • a rinsing nozzle (not shown) is also provided so as to be movable on the wafer W.
  • FIGS. 9 and 10 are plan views of a pre-baking unit (PAB) and a post-exposure baking unit (PEB) for performing thermal processing on a wafer W according to an embodiment of the present invention. It is sectional drawing. Each of these base units differs only in processing temperature.
  • PAB pre-baking unit
  • PEB post-exposure baking unit
  • these units are surrounded by a housing 75, and a wafer W is placed on the rear side in the processing room 30 under the control of the temperature controller 1332.
  • a heating plate 86 for performing heat treatment at around 100 ° C. is provided, and on the front side, a temperature control plate ⁇ 1 for mounting the wafer W and controlling the temperature is provided. .
  • the heating plate 86 is supported by a support 88, and elevating pins 85 for supporting the wafer W from below the support 88 are provided so as to be able to move up and down by a lifting cylinder 82.
  • the upper part of the heating plate 86 A cover member (not shown) that covers the heating plate 86 is provided.
  • the heating plate 86 is provided with a temperature sensor S4 for measuring the temperature of the heating plate 86, and this measurement data is used for the parameters involved in forming a desired resist pattern. One of these is that it is accumulated on an overnight basis, as described later.
  • the temperature of the wafer W is adjusted to a predetermined temperature, for example, about 40 ° C. by using cooling water, a Peltier element, or the like, so that the temperature is controlled. ing.
  • the temperature control plate 71 has a notch 71 a as shown in FIG. 9, and the lift pins 84 buried below the temperature control plate 71 are moved by the lift cylinder 81. It can emerge from the surface of the temperature control plate.
  • the temperature control plate 71 can be moved along a rail 77 by, for example, a motor 79a, so that the wafer can be moved with respect to the heating plate 86 while controlling the temperature of the wafer. Is to be delivered.
  • the pre-baking unit (PAB) and the post-exposure-baking unit (PEB) have an air flow path 75c for controlling the air pressure.
  • the flow path 75c Is supplied to the processing chamber 3 ° via the fan 87a.
  • the air in the processing chamber 30 is exhausted from an exhaust port 75d by fans 87b provided on both wall surfaces.
  • the wafer W is transferred between the first processing unit A1 and the first main wafer transfer device A1.
  • An opening 75a is provided for transfer, and an opening 75b is provided on the other side surface so as to face the opening on the second main wafer transfer device A2 side. ing.
  • These openings 75 a and 75 b have shutters 76 a and 76, respectively, which can be freely opened and closed by a drive unit (not shown). b is provided.
  • FIG. 11 is a configuration diagram showing a control system for controlling the coating and developing treatment apparatus 1.
  • the coating / developing apparatus 1 includes the resist coating unit (COT), the developing unit (DEV), the pre-baking unit (PAB), the post-exposure jar unit (PEB), and the sensor S described above. a to S are connected to path 5.
  • all other units such as a post-baking unit (POST) and a cooling unit (CPL) are connected to the bus 5 in the same manner.
  • POST post-baking unit
  • CPL cooling unit
  • control unit 35 is connected to the bus 5, and the control unit 35 includes, for example, a storage unit 61 for each sensor measurement data, a storage unit 62 for a wafer data, a storage unit for a process recipe data 63, a line width model.
  • a storage unit 64 and a film thickness model storage unit 65 are connected to each other.
  • Each sensor measurement data storage unit 61 stores the measurement results by the sensors S1 to S3 and the sensors Sa to Sd in the resist coating unit (COT).
  • the wafer data storage unit 62 stores, for example, an identifier assigned to each wafer, and determines in which unit these wafers are located in the coating and developing processing apparatus 1 and how much processing is performed. The time performed is stored for each wafer. This identifier can be assigned, for example, in the order of wafers stored in multiple stages in the wafer cassette CR, for example, in order from the top in the cassette CR.
  • the process receiver storage unit 63 stores a processing process, a recipe, and the like requested by the host, such as a heat treatment temperature and the number of rotations of the substrate at the time of resist application.
  • the line width model storage unit 64 stores a plurality of data (parameters) collected in order to obtain a desired resist line width. Evening) is stored as a mathematical formula.
  • the film thickness model storage unit 65 stores a plurality of data collected in order to obtain a desired resist film thickness as mathematical expressions.
  • the control unit 35 mainly performs a principal component analysis on the line width or the film thickness based on the sensor data in each sensor measurement data storage 61 and the data in the process recipe data storage 63. I do. Details of these will be described later. Next, the operation of the present embodiment will be described. In the present embodiment, a case where a normal data area is created in the above-described principal component analysis will be described with reference to a flow chart shown in FIG.
  • the wafer carrier 22 accesses the cassette CR containing the unprocessed wafers W on the cassette mounting table 20, and takes out one wafer W from the cassette CR. . Then, the wafer W is transferred to the first main transfer unit A1 via the transfer / cooling unit (TCP), and transferred to the bottom coating unit (BARC). Then, here, an anti-reflection film is formed to prevent the exposure light from being reflected from the wafer during the exposure (Step 1). Next, the wafer W is transported to a baking processing unit in the third processing unit G3, where a predetermined heating process is performed at, for example, 120 ° C. (Step 2), and a cooling unit (CPL) After the predetermined cooling process is performed in (3) (Step 3), the wafer W forms a desired resist film in a resist coating unit (COT) (Step 4).
  • a predetermined heating process is performed at, for example, 120 ° C.
  • CPL cooling unit
  • the resist coating unit when the wafer W is transported to a position immediately above the cup CP, first, the pins 148 rise, receive the wafer W, and then descend, and the wafer W is moved to the spin chuck 142. It is placed on top and vacuum-adsorbed. Then, the nozzle 135 waiting in the nozzle standby section moves to above the center position of the wafer W. Then, after a predetermined resist solution is discharged to the center of the wafer W, the driving mode 143 outputs, for example, 100 rp. By rotating the resist at m to 4000 rpm, the resist solution is diffused over the entire surface of the wafer W by the centrifugal force to complete the application of the resist film.
  • the wafer W is transferred to the pre-printing unit (PAB) by the first main transfer device A1.
  • the wafer W is placed on the temperature control plate 71 shown in FIG. 9, and the wafer W is moved to the heating plate 86 side while controlling the temperature.
  • the wafer W is placed on the heating plate 86, and a predetermined heating process is performed at, for example, about 100 ° C.
  • the temperature control plate 71 accesses the heating plate 86 again, and the wafer W is transferred to the temperature control plate 71, and the temperature control plate ⁇ 1 returns to the original state as shown in FIG.
  • the wafer W moves to the position and waits until it is taken out by the first main transfer device A1 (Step 5).
  • the time from the completion of the heating process by the heating plate 86 to the removal by the first main transfer device A1 is defined as the standby time in the pre-baking unit (PAB) x 2 [seconds].
  • the waiting time x 2 in the bottom of the sheet processing of the coating and developing apparatus 1 according to this embodiment, since a different value for each ⁇ Koha W, each wafer on which it it the identifier attached, Wehade It is sequentially stored in the overnight storage section 62.
  • W is cooled at a predetermined temperature in a cooling unit (CPL) (step 6). Thereafter, the wafer W is taken out by the second main transfer device A2, transferred to the film thickness inspection device 119, and a predetermined resist film thickness may be measured. Then, the wafer W is transferred to the exposure apparatus 100 via the transition unit (TRS) in the fifth processing unit G5 and the interface unit 14 and subjected to exposure processing there ( Step 7). Next, the wafer W is transferred to the second main transfer unit A2 via the transition unit (TR S) in the in-face unit 14 and the fifth processing unit G5, and then post-exposed. It is transported to one jarring unit (P EB).
  • CPL cooling unit
  • predetermined heat treatment and temperature control are performed by the same operation as the operation in the pre-baking unit (PAB) (step 8).
  • the time from the end of the exposure processing to the time when the heating processing is started after being carried into the vest Exposure beaker unit (PEB) is defined as X i [seconds].
  • This time X i has a different value for each wafer W under the single wafer processing of the coating and developing processing apparatus 1 according to the present embodiment. It is sequentially stored in the overnight storage section 62. Thereafter, a predetermined cooling process is performed in the cooling process unit (CPL) (step 9).
  • Step 10 W is transported to the development processing unit (DEV) to be developed (Step 10).
  • DEV development processing unit
  • the pins 148 rise, receive the wafer W, and then descend, and the wafer W is placed on the spin chuck 142. It is placed and vacuum-adsorbed.
  • the nozzle 135 waiting in the nozzle standby section moves to a position above the peripheral position of the wafer W.
  • the wafer W is set to, for example, 10 r ⁇ !
  • the nozzle 135 rotates at a speed of about 100 rpm, and the nozzle 135 moves in the Y direction from the periphery of the wafer W, and a predetermined developing solution is applied by the centrifugal force of the rotation. Let it. Thereafter, a rinsing liquid is supplied onto the wafer to wash away the developing solution, and the wafer is rotated to perform a shaking-off drying process.
  • FIG. 13 shows the relationship between the lapse of time and the heating temperature when processing one wafer in the pre-baking unit (P AB) or the botexpo-king unit (PEB). As shown in the figure, the heating temperature shows a slight variation of, for example, soil 1-2 ° C over time.
  • the heating temperature at an arbitrary time is plotted (for example, point A), and this temperature data is stored in the sensor measurement data storage unit 61. I will do it.
  • the temperature data is also stored, for example, for each wafer for units that perform various processing.
  • FIG. 14 shows, for example, the relationship between the passage of time and the air pressure in the coating and developing treatment apparatus 1.
  • the atmospheric pressure in the device 1 is obtained by plotting ( ⁇ ⁇ , C, D) atmospheric pressure data at predetermined time intervals, for example, and storing the data in the sensor measurement data storage unit 61. The same applies to the temperature inside the device 1.
  • FIG. 15 shows, for example, the relationship between the passage of time and the temperature of the resist applied to the wafer.
  • the temperature of the resist is, for example, a temperature of a resist stored in a resist tank in a chemical chamber (CHM) 26 measured by a temperature sensor (not shown).
  • CHM chemical chamber
  • For the measurement of the resist temperature as in the case of the heat treatment unit described above, for example, the temperature at an arbitrary time is plotted (point ⁇ ) for each wafer, and this is stored in the sensor measurement data storage section. 6
  • point ⁇ the temperature at an arbitrary time
  • the parameters shown in FIGS. 13, 14, and 15 are only a part of the plurality of parameters existing in the apparatus 1, and the formation of a resist pattern is also performed. In this case, it is preferable to extract parameters that affect the pattern shape as much as possible. For example, as described above, after the exposure process Time until the heat treatment is started Waiting time x 2 at the pre-baking unit (PAB) is also an important parameter.
  • PAB pre-baking unit
  • FIG. 16 shows the data stored in the line width model storage unit 64 shown in FIG.
  • This line width model CD has the above-mentioned time X i and x 2 , temperature x 3 [° C] in coating and developing apparatus 1 and atmospheric pressure x 4 [hPa] in coating and developing apparatus 1 (temperature x 3 and atmospheric pressure x 4 is obtained by the sensors S a to S d shown in FIG. 1 as described above.)
  • the spring width ⁇ modenole CD [nm] a iX i + a iX 2 + a 3 x 3 + a 4 x 4 + a 5
  • 65 x 4 - can be represented by the model formula of 466.608. This model formula was created by experiments.
  • the line width that will be actually formed is obtained by such a model formula. Then, only data values for which the desired line width is calculated from a large number of data values in each of these parameters x l 3 x 2 , x 3 , x 4 , that is, only normal data values are collected. 17 is stored in the film thickness model storage unit 65 shown in FIG. De Shows overnight.
  • the thickness model, and the pressure, and the cup temperature y 2, by using the humidity y 3, similarly to the line width model, film thickness model T b 1 y 1 + b 2 y 2 + b 3 y 3 + b 4
  • the film thickness that will actually be formed is determined using such a model formula. Then, the data value desired film thickness from a number of de Isseki values in each of these parameters Isseki y 13 y 25 y 3 are calculated only, i.e. only collects normal data values.
  • FIG. 18 is a diagram showing a normal region obtained by obtaining a principal component.
  • the X-axis and Y-axis shown show the main components, respectively.
  • X and Y are weight functions for each parameter.
  • X 2 3 y 1 5 y 2 are normal data values in which a desired film thickness is calculated from a large number of data values in each parameter as described above.
  • a normal region R is created based on this principal component (step 13).
  • the normal region R can be used as an index when a resist pattern is actually formed at the stage of manufacturing the product layer 8. That is, the data value of each wafer in the region R is an integration of wafers whose line width and film thickness are normal and which is expected to obtain a desired resist pattern.
  • the distance r from the origin of the X-axis and the Y-axis may be defined, and if the data of each wafer is within this range, the wafer may be regarded as normal.
  • a warning can be issued using a warning buzzer, a warning light, a warning display on the operation display, or the like.
  • the defective wafer can be reduced by stopping the coating and developing processing apparatus 1 or the like. Can be.
  • the heat treatment temperature, the atmospheric pressure, and the temperature in the apparatus have been conventionally determined for each unit such as a heat treatment unit, a resist coating unit, and a development unit, and for each sensor (S1 to S4) in the apparatus. Since the temperature of the cup CP, the temperature of the resist, etc. were controlled independently, if there was any correlation between the heat treatment temperature, the resist temperature, etc., a resist pattern of a desired shape could be obtained. Did not.
  • FIG. 19 shows a state in which the data has moved from the normal region R to the region indicated by the broken line as a whole in the direction of the arrow.
  • FIG. 20 shows the relationship between the development time and the line width in the development processing. It is clear that the longer the time, the clearer the correlation, the smaller the line width. Therefore, by adopting this development time as one of the parameters, it is possible to easily and precisely control and manage the line width.
  • the line width and the film thickness are different from the heating temperature in the Boss Exposure Baking Unit (PEB) and the heating temperature in the Pre-Baking Unit (PAB), respectively. It is known that the heating temperature has a proportional relationship, so that these heating temperatures may be adopted as parameters.
  • PEB Boss Exposure Baking Unit
  • PAB Pre-Baking Unit
  • the present invention is not limited to this.
  • the resist pattern has a sidewall, an aspect ratio, a pitch between patterns, and the like.
  • a function model may be created to more precisely manage the resist pattern.
  • the parameters described in the above embodiment not only the heating temperature and the development time, but also the concentration and temperature of the developer, the temperature of the resist, the discharge speed of the resist from the nozzle, and the like may be adopted. Further, the exposure amount (Dose) in the case of performing the exposure processing by the exposure apparatus 100 as a parameter can be adopted.
  • the relationship between the exposure amount (m J) and the line width (nm) is approximately proportional.
  • the exposure focus value may be adopted.
  • two main components are used as shown in FIG. 18. However, it is possible to manage data in a multidimensional manner by increasing the number of main components.
  • the transfer time of the wafer by the first main transfer device A1 and the second main transfer device A2 is also considered to be one of the factors affecting the variation of the line width and the resist film thickness. May be adopted as an overnight param.
  • a Mahalanobis reference space is obtained from a group of data at the time when the film thickness is normal, and a Mahalanobis distance from the reference space is calculated for a wafer having an unknown film thickness. This is to determine whether the film thickness of the unknown data is normal.
  • Figure 24 shows, for example, the values of each sensor for each wafer where the resist film thickness is normal, and the values of each sensor for each wafer where the resist film thickness is unknown or not. It is a table. Whether or not the film thickness is a normal value can be calculated from the film thickness model T as described above.
  • wafers W 1 to W 218 are wafers having normal film thicknesses
  • wafers W 219 to 430 indicate wafers having unknown film thicknesses
  • X I to X 5 indicate each sensor data overnight value, and in the above-mentioned embodiment, are parameters such as atmospheric pressure and force gap temperature.
  • FIG. 26 is a block diagram of a control system used in the present embodiment.
  • This control system is included in the control unit 35 shown in FIG. 11 described above.
  • This control system has a Mahalanobis distance calculation program storage unit 94, a judgment program storage unit 95, and a Mahalanobis reference space storage unit 92, and further has a CPU 90 and a RAM 91.
  • Mahalanobis Reference Space Storage 9 2 The reference space calculated by the program for calculating the Novice distance only for wafers having normal data (for example, wafers W1 to W218) is stored.
  • the judgment program storage unit 95 grasps the Mahalanobis distance calculated only for unknown wafers (for example, wafers W219 to 430), and determines that the film thickness on those wafers is normal. It stores a program for determining whether or not this is the case.
  • the CPU 90 performs a predetermined calculation process.
  • the RAM 91 temporarily stores the data for a predetermined process.
  • the following describes the Mahalanobis reference space and the Mahalanobis distance.
  • FIG. 25 shows the average value and the standard deviation of the variables X:! To X5 for the wafers W1 to W218 shown in FIG.
  • the Mahalanobis reference space is calculated from these mean values, standard deviations, and correlation coefficients.
  • the correlation coefficient is expressed, for example, assuming that there are variables X and y, by dividing the covariance of X and y by the product of the standard deviation of X and the standard deviation of y.
  • the Maharabis reference space is actually a normal space that can be grasped by obtaining the Mahalanobis distance for the wafers W1 to W218 having a normal film thickness as described below.
  • the average Mahalanobis distance in the reference space obtained in this way is 1.
  • X 1 is obtained by subtracting the average of X 1 from the variable X 1 and dividing by the standard deviation of X 1 (this is generally called “Normalization”). In other words, it is expressed by equation (2). If such calculations are similarly performed for X2 to x5, the vector ⁇ is expressed by equation (3).
  • the correlation coefficient matrix R and its inverse matrix are expressed by equation (4). If the vector ⁇ ⁇ (or vector ⁇ ) and the correlation coefficient matrix R are obtained in this way, the Mahalanobis distance can be obtained from equation (1). For example The distance of the screw is 0.64.
  • FIG. 28 shows the result obtained by calculating the Mahalanobis distance for wafers W220 to W430.
  • the horizontal axis is the number of wafer W, and the vertical axis is the distance of the maharabis. Since the average of the distance of the Mahalavis in the reference space is 1, it can be determined that there is a tendency that the closer to 1, the better product and the farther than 1, the poor product. This determination is made by the above determination program.
  • a threshold value for determining whether or not the product is good is determined. For example, assuming that the Mahalanobis distance is MD, it is normal if MD is less than 2.0, and the processing is continued as it is. If 2.0 ⁇ MD ⁇ 20, the line width model is explained as described in the above embodiment. Correct the imaging time and the number of rotations of the wafer based on the CD and the film thickness model T. If 20 ⁇ MD, it is apparently abnormal, so stop the operation of the device 1 and take other measures. Can be The threshold value of the distance of Mahalavis is not limited to 2.0, but can be changed as appropriate.
  • a product wafer is manufactured while predicting the film thickness and the line width using each parameter such as the sensor data described above, and actually performing feedforward control.
  • FIG. 29 is a configuration diagram showing a control system for controlling the coating and developing treatment apparatus 1.
  • the coating / developing apparatus 1 includes the above-described resist coating unit (COT), developing unit (DEV), pre-baking unit (PAB), post-exposure unit (P EB), and sensor Sa.
  • ⁇ S d are connected to bus 5.
  • all other units such as the post-baking unit (POST) and cooling unit (CPL) are the same. Connected to bus 5.
  • control unit 35 is connected to the bus 5.
  • the control unit 35 includes, for example, a storage unit 61 for each sensor measurement data, a storage unit for a wafer data 62, and a storage unit for a process recipe data.
  • the line width model storage unit 64, the film thickness model storage unit 65, the development time / line width model storage unit 28, and the rotation speed-film thickness model storage unit 29 are connected to each other.
  • Each sensor measurement data storage section 61 stores the measurement results by the sensors S1 to S3 and the sensors Sa to Sd in the resist coating unit (C • T).
  • the wafer storage unit 62 stores, for example, an identifier assigned to each wafer, which unit is located in the coating and developing apparatus 1, and what kind of processing is performed. Is performed for each wafer. This identifier can be assigned, for example, in the order of wafers stored in multiple stages in the wafer cassette CR, for example, in order from the top in the cassette CR.
  • the process receiver storage section 63 stores the processing process requested by the host.
  • the line width model storage unit 64 stores a plurality of data collected in order to obtain the line width of a desired resist pattern as a mathematical expression.
  • the film thickness model storage unit 65 stores a plurality of data collected in order to obtain a desired resist film thickness as mathematical expressions.
  • Developing Time / Line Width The model storage unit 28 stores the correlation between the developing time and the line width of the pattern in the form of, for example, a mathematical expression.
  • the rotation speed-thickness model storage unit 29 stores the correlation between the rotation speed of the wafer and the resist film thickness at the time of forming the resist film, for example, as a mathematical expression.
  • FIG. 1 a series of processing steps of the coating and developing processing apparatus 1 described above, FIG. 1
  • the wafer carrier 22 is charged to the cassette CR containing the wafer W before processing on the cassette mounting table 20. And remove one wafer W from the cassette CR. Then, the wafer W is transferred to the first main transfer device A1 via the transfer / cooling unit (TCP), and transferred to the bottom coating unit (BARC). Then, here, an anti-reflection film is formed to prevent reflection of the exposure light from the wafer at the time of exposure (Step 301).
  • the wafer W is transported to the baking processing unit in the third processing unit G3, where a predetermined heating process is performed at, for example, 120 ° C. (Step 302), and a predetermined process is performed in the cooling processing unit (CPL). After the cooling process (Step 303), a desired resist film is formed on the wafer W in a resist coating unit (COT) (Step 304).
  • this resist coating unit when the wafer W is transported to a position immediately above the cap CP, the pins 148 first rise, receive the wafer C, and then descend, and the wafer W is moved by the spin chuck 142. It is placed on top and vacuum-adsorbed. Then, the nozzle 135 waiting in the nozzle standby section moves to above the center position of the wafer W. Then, after a predetermined resist solution is discharged to the center of W, the resist solution is diffused over the entire surface of the wafer W by the centrifugal force by rotating the resist solution at, for example, 1 ° rpm to 4000 rpm by the driving mode 143. This completes the application of the resist film.
  • the wafer W is transferred to the pre-forming unit (PAB) by the first main transfer device A1.
  • the wafer W is placed on the temperature control plate 71 shown in FIG. 9, and the wafer W is moved to the heating plate 86 side while controlling the temperature.
  • the wafer W is placed on the heating plate 86, and a predetermined heating process is performed, for example, at around 100 ° C. This heating process ends
  • the temperature control plate 71 accesses the heating plate 86 again to transfer the wafer W to the temperature control plate 71, and the temperature control plate ⁇ 1 moves to the original position as shown in FIG.
  • the wafer W waits until it is taken out by the first main transfer device A1 (step 305).
  • the time from completion of the heating process by the heating plate 86 to removal by the first main transfer device A1 is defined as a standby time in the pre-baking unit (PAB) x 2 [seconds].
  • the waiting time X 2 in the bottom of the sheet processing of the coating and developing apparatus 1 according to this embodiment, since a different value for each the wafer W, it it identifier assigned wafers your capital, Uwehadeta stores The information is sequentially stored in the unit 62.
  • the W is cooled at a predetermined temperature in a cooling processing unit (CPL) (step 303).
  • the wafer W is taken out by the second main transfer device A2, transferred to the film thickness inspection device 119, and the predetermined resist film thickness may be measured.
  • the wafer W is transferred to the exposure apparatus 100 via the transition unit (TRS) in the fifth processing unit G5 and the interface unit 14 and exposed there (step 3). 07).
  • TRS transition unit
  • the wafer W is transferred to the second main transfer unit A2 via the transition unit (TRS) in the in-face unit 14 and the fifth processing unit G5. Transported to the post-exposure beaking unit (PE B). After the exposure processing, the wafer W may be temporarily stored in the buffer cassette BR at the in-face portion 14 in some cases.
  • TRS transition unit
  • PE B post-exposure beaking unit
  • predetermined heat treatment and temperature control are performed by the same operation as that in the pre-baking unit (PAB) (step 308).
  • X i [seconds] be the time from the end of the exposure processing to the time when the heating processing is started after being carried into the boss exposure sponge unit (PEB). This time X i
  • the value is different for each wafer W, it is sequentially stored in the wafer data storage unit 62 for each wafer with an identifier.
  • the wafer W is transported to the development processing unit (DEV), where the development processing is performed (step 309).
  • the development processing unit (DEV) when the wafer W is transported to a position directly above the cup CP, the pins 148 first rise, receive the wafer W, and then descend. It is placed on 14 2 and vacuum-adsorbed. Then, the nozzle 135 that has been waiting in the nozzle waiting section moves to a position above the peripheral position of the wafer W. Subsequently, the driving mode 1 4 3 changes the wafer W to, for example, 10 r ⁇ ⁇ !
  • the nozzle 135 rotates at around 100 rpm, and the nozzle 135 moves in the Y direction from the periphery of the wafer W, while applying a predetermined developing solution by the centrifugal force of the rotation.
  • the image processing proceeds.
  • a rinsing liquid is supplied onto the wafer to wash away the developing solution, and the wafer is rotated to perform a shaking-off drying process.
  • the wafer W is taken out by the second main transfer device A2, the transition unit (TRS) in the fourth processing unit G4, the first main transfer device A1, and the third
  • the wafer is returned to the cassette cassette CR in the cassette station 10 via the transition unit (TRS) in the processing unit and the wafer carrier 22.
  • a predetermined heating process may be performed by a post-baking unit (POST).
  • POST post-baking unit
  • the line width may be inspected by the line width inspection apparatus 118 in some cases.
  • the line width after the development processing can be predicted before the wafer development processing from the line width model CD shown in FIG. That is, the relationship between the development time t and the line width is obtained in advance by an experiment, and is represented by, for example, a relationship as shown in FIG. Thereby, a desired development time can be obtained.
  • the line width can be easily controlled by controlling the most easily controllable development time among a plurality of development processing conditions, for example, the development time, the concentration of the developer or the temperature of the developer.
  • X i and x 2 of these parameters Isseki are parameters Isseki respect to time, be controlled in such a line width for each wafer, the present embodiment This is effective for the single-wafer processing apparatus according to the first embodiment. That is, the time may be different for each wafer.
  • a line width model can be created according to, for example, differences in the concentration and viscosity of the resist. Development processing conditions can be controlled according to the type. This is the same in the case of the film thickness control described below.
  • the film thickness after the film formation can be predicted from the film thickness model shown in FIG. FIG. 17 shows data stored in the film thickness model storage unit 65 shown in FIG.
  • the relationship between the wafer rotation speed and the film thickness during the formation of the resist film has been determined in advance by an experiment (see FIG. 21), so that the desired wafer rotation speed can be obtained.
  • T 4050A (405 nm) and the target film thickness is 400 OA (400 nm), for example, 3
  • the target film thickness of 4000 A (400 nm) can be achieved by setting the wafer rotation speed from 500 rpm to 3700 rpm.
  • a film thickness model was created with parameters “temperature y 2 of force pump CP” and “humidity y 3 in the unit” as parameters. Based on this film thickness model, the resist film formation conditions were determined. By controlling the number of rotations of one wafer, feedforward control becomes possible. That is, conventionally, data such as atmospheric pressure, temperature and humidity of the cup CP have not been used for controlling the film thickness, but in the present embodiment, the film thickness is predicted using these parameters. This enables precise control of the film thickness.
  • FIG. 22 shows the relationship between the heating temperature in the post-exposure baking unit (PEB) and the line width of the resist pattern. This shows that the line width tends to be narrower as the heating temperature is higher.
  • PEB post-exposure baking unit
  • the line width is controlled by controlling the heating temperature in the post-exposure baker unit (PEB) using the line width model. It can be controlled precisely by feed feed. In addition, by controlling both the heating temperature and the development time, the line width can be controlled with higher accuracy.
  • FIG. 23 shows the relationship between the heating temperature in the pre-baking unit (PAB) and the resist film thickness. This indicates that the higher the heating temperature, the smaller the film thickness tends to be.
  • PAB pre-baking unit
  • Thickness can be precisely controlled by feed forward.
  • the line width can be controlled with higher accuracy.
  • the relationship between the line width and the film thickness is not described, but if this relationship is known, the line width and the film thickness can be controlled more precisely based on this relationship. it can.
  • the present invention is not limited to the embodiments described above, and various modifications are possible.
  • at least one of the development time and the heating temperature is controlled in the line width control, and at least one of the wafer rotation speed and the heating temperature is controlled in the film thickness control.
  • BAKE baking unit
  • HP heating unit
  • CPL cooling temperature in the cooling unit
  • TCP cooling unit
  • the line width is controlled, not only the development time is controlled as the development processing condition, but also the concentration and temperature of the developer may be controlled.
  • the film thickness not only the rotation speed of the wafer may be controlled as the resist film forming condition, but also the temperature of the resist, the discharge speed of the resist from the nozzle, and the like may be controlled.
  • the transfer time of the wafer by the first main transfer device A1 and the second main transfer device A2 is also considered to be one of the factors affecting the variation of the line width and the resist film thickness.
  • the above-described line width model and film thickness model can also be created as a parameter, whereby the processing conditions and the like can be controlled and the line width and the like can be precisely managed as described above.
  • FIG. 32 is a conceptual control block diagram for describing the present embodiment.
  • This control system is, for example, a combination of a feedforward control system FF and a feedback control system FB.
  • the feedforward controller 51 operates based on a target value 53 of the control target 58, disturbance information by the disturbance detection means 52, and a mathematical model 50.
  • the manipulated variable information is output to means 57.
  • the feedforward control system FF is the control system described above.
  • the control target 58 is a resist film thickness, a line width, or the like.
  • the function model 50 includes the line width model, the film thickness model, and the like.
  • the disturbance detection means 52 includes the sensors S1 to S3 and Sa to Sd for detecting each parameter value. memory or the like (not shown) for storing parameters Isseki values such as x 1 3 x 2 including.
  • the operation means 57 includes a development time, the number of rotations of the wafer during the coating process of the resist, and the like, or an exposure amount in the exposure apparatus 100 (not described above).
  • FIG. 36 (a) shows the relationship between the dose (Dose) (mJ) and the line width (nm). Since it is known that the exposure amount and the line width are almost proportional to each other, the line width can be easily controlled by the exposure amount.
  • the exposure-line width model may be stored in advance by a storage unit (not shown).
  • the control amount detection means 56 includes, for example, a film thickness inspection device 119 and a line width inspection device 118 (see FIG. 3).
  • the film thickness inspection apparatus 119 include, but are not limited to, an optical interferometer and a spectrophotometer.
  • Examples of the line width inspection device 118 include, but are not limited to, a scanning electron microscope and an inspection device using pattern matching. As shown in FIG.
  • control system 66 is included in, for example, the control unit 35 shown in FIG.
  • the feedforward controller 51 and the feedback controller 54 have a storage device and a processor for storing a program for performing a predetermined process, not shown.
  • FIG. 34 shows a control flow in which the resist film thickness is controlled, for example.
  • data collection of the above parameters is performed (step 211).
  • the feedforward controller 51 was stored in the film thickness model (film thickness model T, rotation speed-film thickness model storage unit 29 (see Figs. 29 and 21)).
  • the prediction is made by calculating the number of rotations of the wafer using the model (steps 2 1 2 1 and 2 1 2 2).
  • the number of rotations is input to the apparatus 1 (step 2 13), and a resist film is actually formed on the wafer according to the recipe (step 2 14).
  • the input of the recipe may be performed manually by an operator.
  • the resist film thickness is measured by the film thickness inspection device 119 (step 215).
  • the number of rotations of the rotor, which becomes the target film thickness is calculated from the measured value of the film thickness (step 2 16).
  • This rotation speed can be calculated, for example, from a rotation speed-thickness model.
  • the pressure y have Kadzupu temperature y 2 is the respective parameter Isseki value when performing the formation of the resist film at a rotational speed (e.g. Sensade Isseki, It is preferable to add humidity y 3 ) to the data base of the film thickness model. If recalculation is performed with the added contents, the database can be enriched and more precise control becomes possible.
  • FIG. 37 shows the rotation speed-film thickness model stored in the rotation speed—film thickness model storage unit 29.
  • the steps 218-1 and 218-2 will be specifically described. Now, suppose that the target film thickness is 400 (nm), the rotation speed during actual processing (predicted rotation speed) is 3700 rpm, and the measured film thickness is 405 nm. That is, when the measured film thickness deviates from the target value, the rotation speed is corrected from 3700 rpm to, for example, 3950 rpm, and the wafer is processed. It is also preferable to add or update the corrected rotational speed-thickness model shown by the broken line in the database.
  • FIG. 35 shows a control flow in which the line width of the resist pattern is to be controlled, for example.
  • the line width is controlled by the exposure amount (Dose).
  • the parameter as Isseki does not but include for example, time x 2 as described above is not limited thereto.
  • the line width can be controlled by manipulating the exposure amount by preparing the exposure-line width models shown in FIGS. 36 (a) and 36 (b) in advance. .
  • the feedforward controller 51 uses the line width model (line width model CD, exposure-line width model) to calculate the amount of exposure for prediction (step 2 2 2— 1, 2 2 2— 2).
  • the rotation number recipe is input to the exposure apparatus 100 (step 222), and the wafer is exposed according to the recipe (step 222).
  • the input of the recipe may be performed manually by an operator.
  • a predetermined process such as a development process is performed to form a resist pattern.
  • the line width is measured by the line width inspection device 118 (step 225).
  • an exposure amount serving as a target line width is calculated from the measured value of the line width (step 222).
  • This exposure amount can be calculated, for example, from an exposure amount line width model. It is preferable that, together with the calculation result of the exposure amount, each parameter at the time of performing the exposure processing with this exposure amount be added to the data base of the line width model. If recalculation is performed with the added content, the data can be enriched overnight and more precise control becomes possible.
  • the amount of exposure depends on the intensity of the lamp as a light source, the time when the shirt to open and close the light from the lamp is open.
  • the product of The time during which the shirt is open is the time during which the exposure light passes and irradiates the substrate. Therefore, it is possible to control the line width by controlling the exposure amount depending on the lamp intensity or the time when the shutter is open.
  • step 222 After calculating the exposure amount in step 222, the exposure light amount (exposure amount predicted in step 222) and the exposure amount calculated in step 222, when actually performing the exposure processing, A judgment is made as to whether or not they have been performed (steps 222). one If so, the processing of the wafer is continued (step 2 28-1). If they do not match, change (correct) the exposure value calculated in step 2 16 (step 2 28-2), and then continue processing the wafer.
  • the film thickness and the line width are measured for the wafer processed by the feedforward control, and the rotation speed, the exposure amount, and the developing time of the wafer are adaptively corrected.
  • Line width can be controlled. Therefore, a desired resist film and resist pattern can be formed.
  • the present invention it is possible to analyze the environment around the substrate as a whole and manage the resist pattern with high accuracy. In addition, this can improve the yield.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

明 細 書 基板処理方法及ぴ基板処理装置 技術分野
本発明は、 半導体デバイスの製造において、 特にフォトリソグラフイエ 程において半導体基板上に所望のレジストパターンを形成する基板処理 方法及び基板処理装置に関する。 背景技術
半導体デバイスの製造におけるフォトリソグラフイエ程においては、半 導体ウェハ(以下、 「ウェハ」という。)の表面にレジスト膜を形成した後、 これを所定のパターンに露光し、 さらに現像処理することにより所望のレ ジストパ夕一ンを形成している。
このようなフォトリソグラフイエ程は、 従来から、 ウェハを回転させて 遠心力によりレジスト液の塗布を行うレジスト塗布処理ュニットゃ、 ゥェ ハに現像液を供給して現像処理する現像処理ュニヅ ト等を有する塗布現 像処理装置と、 この装置に連続して一体に設けられた露光装置とにより行 われている。 また、 このような塗布現像処理装置は、 例えばレジスト膜を 形成した後、 あるいは現像処理の前後に、 ウェハに対し加熱処理や冷却処 理等の熱的処理を行う加熱処理ュニッ トゃ冷却処理ュニッ トを有してお り、 更に、 これら各処理ュニット間でウェハの搬送を行う搬送ロボット等 を有している。
ところで、 近年、 レジストパターンの微細化はよりいっそう進行してお り、例えばレジストパターンの線幅についてはより精密な管理を行うこと が要求されている。 また、 レジスト膜厚はレジストパターンの形状に大き な影響を与えるため、 このレジスト膜厚の管理も精密に行うことが要求さ れている。 従って、 上記塗布現像処理装置においては、 例えば線幅や膜厚 の変動に影響を及ぼすおそれがある上記加熱処理ュニッ卜における温度、 現像処理における現像時間等を、 各ュニッ トごとに厳しく管理している
(例えば、 特開平 1 0— 2 7 5 7 5 5号公報 (段落 [ 0 0 8 1 ]等参照)。 レジストパターンの線幅の制御は、露光装置における露光条件である例 えば露光光の強度やフォーカス値等を基にしてフィ一ドバック制御によ り行っている。 また、 レジスト膜厚の制御は、 上記レジスト塗布処理ュニ ットにおけるウェハの回転数の影響が大きいことを考慮し、 この回転数を 基にしてフィ一ドバック制御により行っている。
しかしながら、 このような各ユニットの厳しい管理の下であっても、 当 該各ュニットごとの処理条件に相関がある場合には、上記各ュニヅトごと のそれぞれ独立した管理は有効でない。
また、 レジストパターンの線幅やレジスト膜厚は、 塗布現像処理装置内 においてウェハ周囲の環境、 例えば、 各処理ュニッ トに搬入されるまでの 搬送時間、 装置内の温度若しくは湿度、 あるいは装置内の気流の流れ等に よっても影響を受けるため、 これらの環境を考慮してないこれまでの管理 では、 より精密な線幅等の制御を行うことはできない。
上記のように露光光の強度やフォーカス値等を変えても微細化の傾向 にある線幅を一定に制御することは困難になりつつある。 また、 レジスト 膜厚についても同様に、 レジスト塗布処理ュニッ ト外における搬送時間や 温湿度等、 ウェハ周囲の環境がもたらす悪影響によって、 精密な制御が困 難となってきている。 発明の開示
以上のような事情に鑑み、 本発明の目的は、 これら基板周囲の環境を全 体的に分析し、 より精密な線幅制御及びレジスト膜厚制御を行うことがで きる基板処理方法及び基板処理装置を提供することにある。
上記目的を達成するため、 本発明に係る基板処理方法は、 基板上にレジ スト膜を形成して露光処理及び現像処理を行うことにより、所望のレジス トパ夕一ンを形成する基板処理方法において、前記レジストパターンを形 成する際に関与する複数のパラメ一夕を抽出し、 これらパラメ一夕のうち、 前記所望のレジストパターンの形成に寄与する正常デ一夕値を収集する 工程と、 前記正常デ一夕値に基づき少なくとも 2つの主成分を求め、 所望 のレジストパターンを形成する際の指標となる正常領域を作成する工程 とを具備する。
本発明は、先ずレジストパ夕一ンを形成する際に影響を及ぼす基板周囲 の環境条件として例えば、 装置内の温度や気圧、 湿度あるいは装置内の搬 送時間等のパラメ一夕を抽出し、 これら抽出された複数のパラメ一夕のう ち、所望のレジストパターンを形成するときの正常データ値のみを収集す る。そしてこれら正常データ値に対して主成分分析技術を用いて少なくと も 2つの主成分(直行する 2つの直線で表すことができる) を求めること により正常領域を作成する。 この作成された正常領域を、 実際に製品とし て基板上にレジストパ夕一ンを形成する際の指標として用いることによ り、 レジストパターンが正常であるか否かを容易に判断することができる。 ここで、 前記複数のパラメ一夕は、 レジストの膜厚、 又はレジストパ夕一 ンの線幅に関するものであり、 これらの変動要因パラメ一夕である。
また、 これまで各ュニットごとに独立的に制御していた処理条件に何ら かの相関がある場合であっても、 本発明のように、 所望のレジストパ夕一 ンの形成の際に影響を与える様々なパラメ一夕を総合的に圧縮して管理 することにより、 より高精度な管理の下でレジストパ夕一ンを形成するこ とができ、精密な形状を有する所望のレジストパ夕一ンの形成を行うこと ができる。
本発明の一の形態では、 少なくとも前記レジスト膜の形成及び現像処理 を 1つの装置内で行い、 前記露光処理終了後現像処理前に、 基板に対し第 1の熱的処理を行う工程と、 前記レジスト膜の形成後露光処理前に、 基板 に対し第 2の熱的処理を行う工程とを更に具備し、前記線幅の変動要因パ ラメ一夕は、 少なくとも、 前記露光処理終了後から前記第 1の熱的処理が 開始されるまでの時間と、 前記第 2の熱的処理後の基板の待機時間と、 前 記装置内の温度と、 装置内の気圧とを含む。 これらのパラメ一夕は、 レジ ストパターンの線幅及びレジスト膜厚のうち、特に線幅の変動に影響を及 ぼすと考えられるため、容易かつ高精度に線幅の管理を行うことができる。 また、 前記複数のパラメ一夕は、 前記線幅の変動要因パラメ一夕は、 前 記現像の時間、 又は、 第 1の熱的処理の温度を更に含む。 この現像時間、 第 1の熱的処理の温度は、 ともに線幅の制御に大きな影響を及ぼすパラメ —夕であるので、 これらのデ一夕を採り入れることにより、 容易かつ高精 度に線幅の管理を行うことができる。
本発明の一の形態では、 前記レジスト膜の形成は、 基板を容器内で回転 させることによりレジスト膜を形成するものであって、前記膜厚の変動要 因パラメ一夕は、 少なくとも、 レジスト膜形成時における気圧と、 前記容 器の温度と、 湿度とを含む。 これらのパラメ一夕は、 レジストパターンの 線幅及びレジスト膜厚のうち、特にレジスト膜厚の変動に影響を及ぼすと 考えられるため、容易かつ高精度にレジスト膜厚の管理を行うことができ る ο
本発明の一の形態では、 前記膜厚の変動要因パラメ一夕は、 前記基板の 回転数、 又は、 第 2の熱的処理の温度を更に含む。 この基板の回転数、 第 2の熱的処理の温度は、 ともに膜厚の制御に大きな影響を及ぼすパラメ一 夕であるので、 これらのデータを取り入れることにより、 容易かつ高精度 に膜厚の管理を行うことができる。
本発明の一の形態では、前記正常領域内にないデータの個数が所定数よ り多いとき、 レジストパターンの形成状況が異常であるものとみなす工程 を更に具備する。 このようにレジストパ夕一ンの形成状況が異常であるも のとみなされた場合、 例えば、 警告ブザーや警告灯、 あるいは操作ディス プレイ上の警告表示等を用いて警告することができ、 またこのように警告 する場合には、 処理を停止する等して不良基板を削減することができる。 本発明の一の形態では、 前記正常領域内にないデ一夕の、 当該正常領域 に対する相対位置関係を求める工程と、前記相対位置関係に基づき前記異 常の原因を追求する工程とを更に具備する。 このように、 正常領域内にな ぃデ一夕と正常領域との相対位置関係を求めることにより、基板不良の原 因となるパラメ一夕や依存度等を容易に把握することができ、 問題に対す る迅速な対処が可能となる。
本発明の一の形態では、 前記線幅の変動要因パラメ一夕は、 前記露光処 理時における露光量を含む。露光量は線幅の制御に大きな影響を及ぼすパ ラメ一夕であるので、 このデ一夕を採り入れることにより、 容易かつ高精 度に線幅の管理を行うことができる。
本発明の基板処理方法は、 (a ) 基板上に所望のレジストパターンを形 成する際に関与する複数のパラメ一夕に基づき多変量解析を行う工程と、 ( b )前記多変量解析による解析データに基づき、 実際に基板上に形成さ れたレジストパターンが正常であるか否かの判断を行う工程とを具備す ο
本発明では、 レジストパターンを形成する際に影響を及ぼす基板周囲の 環境条件として例えば、 装置内の温度や気圧、 湿度あるいは装置内の搬送 時間等のパラメ一夕に基づき多変量解析を行う。従来において各ュニット ごとに独立的に制御していた処理条件に何らかの相関がある場合があつ たが、本発明では所望のレジストパターンの形成の際に影響を与える様々 なパラメ一夕を総合的に圧縮して管理することにより、高精度な管理の下 でレジストパ夕一ンを形成することができ、精密な形状を有する所望のレ ジストパターンの形成を行うことができる。
本発明において、 前記複数のパラメ一夕は、 基板上に形成されたレジス ト膜の膜厚、 又はレジストパ夕一ンの線幅の変動要因パラメ一夕である。 本発明において、 前記工程 (a ) は、 ( c ) 主成分分析を行う工程を具 備する。例えば、 前記複数のパラメ一夕のうち所望のレジストパターンの 形成に寄与する正常データ値を収集する工程を更に具備し、前記工程(c ) は、 前記正常デ一夕値に基づき少なくとも 2つの主成分を求め、 所望のレ ジストパターンを形成する際の指標となる正常領域を作成する工程を具 備するとともに、 前記工程 (b ) は、 前記正常領域に基づき基板上に形成 されたレジストパターンが正常であるか否かの判断を行う工程と具備す る。 本発明では、 作成された正常領域を、 例えば実際に製品として基板上 にレジストパ夕一ンを形成する際の指標として用いることで、 レジストパ 夕一ンが正常であるか否かを容易に判断することができる。 ここでいぅレ ジストパターンとは現像処理後に最終的に形成されるレジストのパター ンであり、 レジスト膜厚を所望の値に形成することも所望のレジストパ夕 —ンを形成することに含まれるものとする。
本発明の一の形態では、 ( d )判別分析を行う工程を具備する。例えば、 前記複数のパラメ一夕のうち所望のレジストパターンの形成に寄与する 正常データ値を収集する工程を更に具備し、 前記工程 (d ) は、 前記正常 デ一夕値に基づきマハラノビスの基準空間を作成する工程を具備すると ともに、 前記工程 (b ) は、 前記マハラノビスの基準空間に基づき基板上 に形成されたレジス トパターンが正常であるか否かの判断を行う工程と 具備する。 本発明では、 算出されたマハラノビスの基準空間を、 例えば実 際に製品として基板上にレジストパターンを形成する際の指標として用 いることで、 レジストパターンが正常であるか否かを容易に判断すること ができる。
本発明の基板処理方法は、 (a ) 基板上に所望のレジスト膜を形成する 際に関与する複数のパラメ一夕に基づき多変量解析を行う工程と、 (b ) 前記多変量解析による解析データに基づき、実際に基板上に形成されたレ ジストの膜厚が正常であるか否かの判断を行う工程とを具備する。
本発明では、各ュニットごとに独立的に制御していた処理条件に何らか の相関がある場合があっても、所望のレジスト膜の形成の際に影響を与え る様々なパラメ一夕を総合的に圧縮して管理することにより、高精度な管 理の下でレジスト膜を形成することができ、精密な形状を有する所望のレ ジスト膜の形成を行うことができる。
本発明に係る基板処理装置は、基板上にレジスト膜を形成して該基板を 露光装置に渡し、該露光装置から受け取った基板に現像処理を行うことに より、 所望のレジストパターンを形成する基板処理装置において、 前記レ ジストパターンを形成する際に関与する複数のパラメ一夕を抽出し、 これ らパラメ一夕のうち、前記所望のレジストパターンの形成に寄与する正常 デ一夕値を収集する手段と、前記正常デ一夕値に基づき少なくとも 2つの 主成分を求め、所望のレジストパターンを形成する際の指標となる正常領 域を作成する手段とを具備する。
本発明の基板処理装置は、基板上に所望のレジストパターンを形成する 際に関与する複数のパラメ一夕に基づき多変量解析を行う多変量解析手 段と、 前記多変量解析による解析データに基づき、 実際に基板上に形成さ れたレジストパターンが正常であるか否かの判断を行う判断手段とを具 備する。
本発明の基板処理装置は、基板上に所望のレジスト膜を形成する際に関 与する複数のパラメ一夕に基づき多変量解析を行う多変量解析手段と、前 記多変量解析による解析データに基づき、実際に基板上に形成されたレジ ス卜の膜厚が正常であるか否かの判断を行う判断手段とを具備する。
上記目的を達成するため、 本発明の基板処理装置は、 少なくとも基板上 にレジスト膜を形成し現像処理を行うことにより、所望のレジストパター ンを形成する基板処理装置において、前記レジストパ夕一ンを形成する際 に関与する複数のパラメ一夕に基づき作成された関数モデルを記憶する 手段と、 前記関数モデルに基づき、 レジスト膜形成条件及び現像処理条件 のうち少なくとも 1つを制御する手段とを具備する。
本発明では、 レジストパターンを形成する際に影響を及ぼす基板周囲の 環境条件を複数抽出し、 これらをパラメ一夕とする関数モデルの作成を行 い、 この関数モデルに基づいて、 レジスト膜の形成条件及び現像処理条件 のうち少なくとも 1つを制御する。 これにより、 例えば露光装置における 露光条件だけでは精密な制御を行うことができないレジストパターンの 線幅を、上記関数モデルによって予測することによりフィードフォヮ一ド 制御が可能となる。 また、 レジスト膜形成時においてレジスト液を基板の 回転により塗布する場合に、 この基板の回転数をモニタ一しただけでは精 密な制御を行うことができないレジスト膜厚を、上記関数モデルによって 予測することによりフィードフォヮ一ド制御が可能となる。 これによつて、 パターン微細化の要求に対応して、 より精密にパターンの線幅やレジスト 膜厚を制御できる。 さらに、 例えば上記環境条件を常にモニタ一していれ ば、 そのモニターした情報から関数モデルを用い線幅や膜厚を予測できる ので、制御の応答が迅速化され、製品不良を極力低減させることができる。 ここで、 レジストパターンとは線幅だけでなくパターンラインのピヅチ、 サイ ドウオール (側面の基板面に対する角度等)、 アスペクト比も含む概 念である。 本発明の一の形態では、 前記制御手段は、 前記現像処理条件のうち現像 時間を制御する。 このように現像処理条件のうち最も線幅の変動に影響を 及ぼすと考えられる現像時間を制御することにより、容易かつ精密に線幅 を制御することができる。
本発明の一の形態では、 前記レジスト膜の形成は、 基板を回転させるこ とによりレジスト膜を形成するものであって、 前記制御手段は、 前記レジ スト膜形成条件のうち前記基板の回転数を制御する。このようにレジスト 膜形成条件のうち、最もレジスト膜厚の変動に影響を及ぼすと考えられる 基板の回転数を制御することにより、迅速かつ精密に線幅を制御すること ができる。
本発明の一の形態では、前記関数モデルは前記レジストの種類ごとに作 成する。例えばレジストの濃度や粘度等の違いに応じて前記関数モデルを 作成することができるので、 これらレジス卜の種類に応じてレジスト膜の 形成条件、 現像処理条件を制御することができる。
本発明の基板処理装置は、基板上にレジスト膜を形成して該基板を露光 装置に渡し、該露光装置から受け取った基板に第 1の熱的処理を行った後 現像処理を行うことにより、所望のレジストパターンを形成する基板処理 装置において、前記レジストパターンを形成する際に関与する複数のパラ メータに基づき作成された関数モデルを記憶する手段と、前記関数モデル に基づき、 レジスト膜形成条件、 現像処理条件及び第 1の熱的処理条件の うち少なくとも 1つを制御する手段とを具備する。
本発明では、 レジストパターンを形成する際に影響を及ぼす基板周囲の 環境条件を複数抽出し、 これをパラメ一夕とする関数モデルの作成を行い、 この関数モデルに基づいて、 レジスト膜の形成条件、 現像処理条件及び第
1の熱的処理条件のうち少なくとも 1つを制御する。 これにより、 例えば 露光装置における露光条件だけでは精密な制御を行うことができないレ ジストパターンの線幅を、上記関数モデルによって予測することによりフ イードフォワード制御が可能となる。 また、 レジスト膜形成時においてレ ジスト液を基板の回転により塗布する場合に、 この基板の回転数をモニタ —しただけでは精密な制御を行うことができないレジスト膜厚を、上記関 数モデルによって予測することによりフィードフォヮ一ド制御が可能と なる。 これによつて、 パターン微細化の要求に対応して、 より精密にパ夕 —ンの線幅やレジスト膜厚を制御できる。
本発明の一の形態では、前記レジスト膜形成後に第 2の熱的処理を行う 手段を更に具備し、 前記関数モデルは、 前記レジストパターンの線幅に関 するものであり、 少なくとも、 前記露光処理終了後から前記第 1の熱的処 理が開始されるまでの時間と、前記第 2の熱的処理後の基板の待機時間と、 基板処理装置内の温度と、 当該基板処理装置内の気圧とを前記パラメ一夕 としている。 これらのパラメ一夕は、 レジストパターンの線幅及びレジス ト膜厚のうち、 特に線幅の変動に大きな影響を及ぼすものであるため、 こ れらをパラメ一夕とする関数モデルを作成することにより、上記のように 各処理条件等を制御し精密に線幅の管理を行うことができる。
また、 これらのパラメ一夕のうち、 「前記露光処理終了後から前記第 1 の熱的処理が開始されるまでの時間」及び「前記第 2の熱的処理後の基板 の待機時間」 は、 「時間」 のパラメ一夕であり、 例えば、 本基板処理装置 内の各処理ユニットが複数あって枚葉処理である場合には、 当該 「時間」 のパラメ一夕は基板 1枚ごとに異なるパラメ一夕であるため、 この線幅の 制御は基板ごとに行うことが好ましい。
本発明の一の形態では、 前記制御手段は、 前記現像処理条件のうち現像 時間を制御する。現像時間と線幅との関係はほぼ逆比例関係にあることが 分かっており、 これを制御することにより、 容易かつ精密に線幅を制御す ることができる。 本発明の一の形態では、 前記制御手段は、 前記現像処理条件のうち当該 現像処理に用いる現像液の濃度及び現像液の温度のいずれかを更に制御 する。 このように、 現像時間の他にも第 1の熱的処理の温度、 時間及び昇 降温速度のいずれかを制御し、 より高精度な線幅の管理を行うことができ る。
本発明の一の形態では、 前記制御手段は、 前記第 1の熱的処理条件のう ち少なくとも当該第 1の熱的処理の温度、時間及び昇降温速度のいずれか を制御する。これにより、例えば第 1の熱的処理が加熱処理である場合に、 この加熱処理温度と線幅との関係はほぼ逆比例関係にあることが分かつ ているので、 これを制御することにより、 容易かつ精密に線幅を制御する ことができる。
本発明の一の形態では、 前記レジスト膜の形成は、 基板を容器内で回転 させることによりレジスト膜を形成するものであって、前記関数モデルは、 レジスト膜厚に関するものであり、 少なくとも、 レジスト膜形成時におけ · る気圧と、 前記容器の温度と、 湿度とを前記パラメ一夕としている。 これ らのパラメ一夕は、 レジストパターンの線幅及びレジスト膜厚のうち、 特 にレジスト膜厚の変動に大きな影響を及ぼすものであるため、 これらをパ ラメ一夕とする関数モデルを作成することにより、上記のように各処理条 件等を制御し精密にレジスト膜厚の管理を行うことができる。
本発明の一の形態では、 前記制御手段は、 前記レジスト膜形成条件のう ち前記基板の回転数を制御する。基板回転数とレジスト膜厚との関係に相 関があることが分かっており、 これを制御することにより、 容易かつ精密 にレジスト膜厚を制御することができる。
本発明の一の形態では、 前記制御手段は、 前記レジストの温度及びレジ ス卜の吐出速度のいずれかを更に制御する。 このように、 基板回転数の他 にもレジストの温度及びレジストの吐出速度のいずれかを制御し、 より高 精度な線幅の管理を行うことができる。
本発明の一の形態では、前記レジスト膜形成後に第 2の熱的処理を行う 手段を更に具備し、 前記制御手段は、 前記第 2の熱的処理条件のうち少な くとも当該第 2の熱的処理の温度、時間及び昇降温速度のいずれかを制御 する。 これらの条件もレジスト膜厚の変動に影響を及ぼすため、 より高精 度な線幅の管理を行うことができる。
本発明の一の形態では、前記レジスト膜を形成するレジスト膜形成部と、 前記第 1及び第 2の熱的処理を行う熱処理部と、前記現像処理を行う現像 処理部と、 少なくとも前記レジスト膜形成部、 熱処理部及び現像処理部の 間で基板の受け渡しを行う搬送機構とを有し、 前記関数モデルは、 前記搬 送機構による基板の搬送時間を更にパラメ一夕としている。 この搬送機構 によるレジスト膜形成部、熱処理部及び現像処理部間における基板の搬送 時間が、線幅やレジスト膜厚の変動に影響を及ぼす要因の 1つと考えられ るため、 この搬送時間をもパラメ一夕として関数モデルを作成する。 これ により、上記のように各処理条件等を制御し精密に線幅等の管理を行うこ とができる。
本発明の基板処理装置は、基板上にレジスト膜を形成した後熱的処理を 行うことにより、 所望のレジスト膜を形成する基板処理装置において、 前 記レジスト膜を形成する際に関与する複数のパラメ一夕に基づき作成さ れた関数モデルを記憶する手段と、 前記関数モデルに基づき、 レジスト膜 形成条件及び熱的処理条件のうち少なくとも 1つを制御する手段とを具 備!"る o
本発明では、所望レジスト膜を形成する際に影響を及ぼす基板周囲の環 境条件を複数抽出し、 これをパラメ一夕とする関数モデルの作成を行い、 この関数モデルに基づいて、 レジスト膜の形成条件及び熱的処理条件のう ち少なくとも 1つを制御する。 これにより、 レジスト膜形成時においてレ ジスト液を基板の回転により塗布する場合に、 この基板の回転数をモニタ 一しただけでは精密な制御を行うことができないレジスト膜厚を、上記関 数モデルによって予測することによりフィードフォヮ一ド制御が可能と なる。 これによつて、 パターン微細化の要求に対応して、 より精密にパ夕 —ンの線幅やレジスト膜厚を制御できる。 ここで前記関数モデルは、 前記 レジスト膜の形成が基板を容器内で回転させることによりレジスト膜を 形成するものであって、 少なくとも、 レジスト膜形成時における気圧と、 前記容器の温度と、 湿度とを前記パラメ一夕としている。
本発明の一の形態では、前記制御手段により制御された前記レジスト膜 形成条件で形成されたレジスト膜厚を検査する膜厚検査手段を更に具備 し、 前記制御手段は、 前記膜厚検査手段により検査されたレジスト膜厚に 基づき前記レジスト膜形成条件を補正するレジスト膜形成条件補正手段 を具備する。例えばフィードフォワード制御のみでは、 レジスト膜の形成 に関与する上記複数パラメ一夕のうち、実際にはモニタ一していないパラ メ一夕の影響により膜厚が変動し、 予測値が不正確になる場合がある。 こ れに対し本発明では、膜厚検査を行ってレジスト膜形成条件を適応的に補 正することにより、 すなわちフィードバック制御を加えることにより高精 度な膜厚の制御を行うことができ所望のレジスト膜を形成することがで きる。
本発明の一の形態では、例えばレジスト膜の形成を回転塗布で行う場合 にはレジスト膜形成条件補正手段は基板の回転数を補正すればよい。 本発明の一の形態では、前記制御手段により制御された前記現像処理条 件で形成されたレジストパターンを検査するパターン検査手段を更に具 備し、 前記制御手段は、 パターン検査手段により検査された前記レジスト パターンに基づき現像処理条件を補正する現像処理条件補正手段を具備 する。例えばフィードフォヮ一ド制御のみでは、 レジストパ夕一ンの形成 に関与する上記複数パラメ一夕のうち、実際にはモニタ一していないパラ メ一夕の影響により例えば線幅が変動し、予測値が不正確になる場合があ る。 これに対し本発明では、 レジストパターンの検査を行って現像処理条 件を適応的に補正することにより、高精度な線幅の制御を行うことができ 所望のレジストパターンを形成することができる。
本発明の一の形態では、例えば現像処理条件補正手段は現像時間を補正 すればよい。
本発明の基板処理装置は、 少なくとも基板上にレジスト膜を形成し、 該 レジスト膜が形成された基板を露光装置に渡すとともに露光された基板 を受け取り現像処理を行うことにより、所望のレジストパターンを形成す る基板処理装置において、前記レジストパターンを形成する際に関与する 複数のパラメ一夕に基づき作成された関数モデルを記憶する手段と、前記 関数モデルに基づき、 レジスト膜形成条件、 現像処理条件及び露光処理条 件のうち少なくとも 1つを制御する手段とを具備する。
本発明では、 レジストパターンを形成する際に影響を及ぼす基板周囲の 環境条件を複数抽出し、 これらをパラメ一夕とする関数モデルの作成を行 い、 この関数モデルに基づいて、 レジスト膜の形成条件、 現像処理条件及 び露光処理条件のうち少なくとも 1つを制御する。 このように、 本発明で は上記レジス卜膜の形成条件、現像処理条件の制御に加え露光処理条件を も制御しているので、 より精密にパターンの線幅やレジスト膜厚を制御で ぎる。
本発明の一の形態では、 前記制御手段は、 前記現像処理条件のうち現像 時間を制御する。
本発明の一の形態では、 前記レジスト膜の形成は、 基板を回転させるこ とによりレジスト膜を形成するものであって、 前記制御手段は、 前記レジ スト膜形成条件のうち前記基板の回転数を制御する。 本発明の一の形態では、 前記制御手段は、 前記露光処理条件のうち前記 露光量を制御する。露光量と線幅との関係はほぼ比例関係にあることが分 かっているため、 これを制御することにより、 容易かつ精密に線幅を制御 することができる。
本発明の一の形態では、前記制御手段により制御された前記レジスト腠 形成条件で形成されたレジスト膜厚を検査する膜厚検査手段を更に具備 し、 前記制御手段は、 前記膜厚検査手段により検査されたレジスト膜厚に 基づき前記レジスト膜形成条件を補正するレジスト膜形成条件補正手段 を具備する。 例えば、 本発明の一の形態では、 前記レジスト膜の形成は、 基板を回転させることによりレジスト膜を形成するものであって、前記レ ジスト膜形成条件補正手段は前記基板の回転数を補正する。
本発明の一の形態では、前記制御手段により制御された前記現像処理条 件で形成されたレジストパターンを検査するパターン検査手段を更に具 備し、 前記制御手段は、 パターン検査手段により検査された前記レジスト パターンに基づき現像処理条件を補正する現像処理条件補正手段を具備 する。 例えば、 前記現像処理条件補正手段は、 現像時間を補正する。 本発明の一の形態では、前記制御手段により制御された前記露光処理条 件で形成されたレジストパターンを検査するパターン検査手段を更に具 備し、 前記制御手段は、 パターン検査手段により検査された前記レジスト パターンに基づき前記露光処理条件を補正する露光処理条件補正手段を 具備する。例えばフィードフォヮ一ド制御のみでは、 レジストパターンの 形成に関与する上記複数パラメ一夕のうち、実際にはモニ夕一していない パラメ一夕の影響により例えば線幅が変動し、予測値が不正確になる場合 がある。 これに対し本発明では、 レジストパターンの検査を行って露光処 理条件を適応的に補正することにより、高精度な線幅の制御を行うことが でき所望のレジストパターンを形成することができる。本発明の一形態と して、 例えば、 前記露光処理条件補正手段は前記露光量を補正する。
本発明の基板処理方法は、基板上にレジスト膜を形成し現像処理を行う ことにより、 所望のレジストパターンを形成する基板処理方法において、 前記レジストパターンを形成する際に関与する複数のパラメ一夕に基づ き関数モデルを作成する工程と、 前記関数モデルに基づき、 レジスト膜形 成条件及び現像処理条件のうち少なくとも 1つを制御する工程とを具備 する。
本発明の基板処理方法は、 少なくとも基板上にレジスト膜を形成し、 該 レジスト膜が形成された基板を露光装置に渡すとともに露光された基板 を受け取り現像処理を行うことにより、所望のレジストパターンを形成す る基板処理方法において、 (a ) 前記レジストパターンを形成する際に関 与する複数のパラメ一夕に基づき作成された関数モデルを作成する工程 と、 (b ) 前記関数モデルに基づき、 レジスト膜形成条件、 現像処理条件 及び露光処理条件のうち少なくとも 1つを制御する工程とを具備する。 図面の簡単な説明
図 1は本発明の一実施形態に係る塗布現像処理装置の平面図である。 図 2は図 1に示す塗布現像処理装置の正面図である。
図 3は図 1に示す塗布現像処理装置の背面図である。
図 4は一実施形態に係る主ウェハ搬送装置を示す斜視図である。
図 5は図 1に示す塗布現像処理装置の清浄空気の流れを説明するため の正面図である。
図 6は一実施形態に係るレジスト塗布処理ュニッ トを示す平面図であ る o
図 7は図 6に示すレジスト塗布処理ュニットを示す断面図である。 図 8は一実施形態に係る現像処理ユニットを示す断面図である。 図 9は一実施形態に係るプリべ一キングュニッ ト又はボストェクスポ 一ジャ一ベ一キングュニットを示す平面図である。
図 1 0は図 9に示すュニットの断面図である。
図 1 1は本発明に係る塗布現像処理装置を制御する制御系を示す構成 図である
図 1 2は本発明に係る塗布現像処理装置の一連の処理工程を示すフロ —図である。
図 1 3は加熱系処理ュニッ トにおける加熱温度の時間経過を示すグラ フである。
図 1 4は塗布現像処理装置内における気圧の時間経過を示すグラフで ある。
図 1 5はレジスト温度の時間経過を示すグラフである。
図 1 6は線幅モデル格納部に格納される線幅モデルを示す図である。 図 1 7は膜厚モデル格納部に格納される膜厚モデルを示す図である。 図 1 8は主成分分析によるデータベースを示す図である。
図 1 9は図 1 8のデ一夕べ一スにおけるデ一夕値の変動を示す図であ る。
図 2 0は現像時間と線幅との相関関係を示すグラフである。
図 2 1はウェハの回転数と膜厚との相関関係を示すグラフである。 図 2 2はボストェクスポ一ジャ一ベーキングュニヅ トにおける加熱温 度と、 線幅との相関関係を示すグラフである。
図 2 3はプリべ一キングュニットにおける加熱温度と、膜厚との相関関 係を示すグラフである。
図 2 4はレジストの膜厚が正常値である、 ウェハごとの各センサデ一夕 値及びレジスト膜厚が正常値か否か未知の、 ゥヱハごとの各センサデ一夕 値を示す表である。 図 2 5は図 2 4に示したウェハ W 1 ~W 2 1 8についての変数 X 1〜 X 5の平均値及び標準偏差を示す表である。
図 2 6は本発明の別の実施の形態に用いられる制御系のプロック図で め 。
図 2 7はマハラビスの距離を求めるための計算式である。
図 2 8は正常か否かの未知のウェハのマハラビスの距離を示すグラフ である。
図 2 9は他の実施の形態に係る制御系を示す構成図である
図 3 0は他の実施の形態に係る一連の処理工程を示すフロー図である。 図 3 1は現像時間と線幅との相関関係を示す図である。
図 3 2は更に他の実施形態に係る制御系を示すプロック図である。
図 3 3は図 3 2に示す制御系のコントロ一ラ部を示すブロック図であ る。
図 3 4はレジスト膜厚を制御対象とする制御フロー図である。
図 3 5はレジストパターンの線幅を制御対象とする制御フロー図であ る。
図 3 6は (a )、 ( b ) は露光量と線幅との関係を示し、 (c ) は露光量 の式を示す図である。
図 3 7は膜厚を制御対象とする場合の操作量の補正動作を説明するた めの図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を図面に基づき説明する。
図 1〜図 3は本発明の一実施形態に係る塗布現像処理装置の全体構成 を示す図であって、 図 1は平面図、 図 2及び図 3は正面図及ぴ背面図であ る ο この塗布現像処理装置 1は、被処理基板として半導体ゥェハ Wをゥェハ カセッ ト C Rで複数枚たとえば 2 5枚単位で外部から装置 1に搬入し又 は装置 1から搬出したり、 ウェハカセヅ ト C Rに対してウェハ Wを搬入 ' 搬出したりするためのカセヅ トステーション 1 0と、塗布現像工程の中で
1枚ずつウェハ Wに所定の処理を施す枚葉式の各種処理ュニットを所定 位置に多段配置してなる処理ステ一シヨン 1 2と、 この処理ステーション
1 2と隣接して設けられる露光装置 1 0 0との間でウェハ Wを受け渡し するためのイン夕一フェース部 1 4とを一体に接続した構成を有してい る。
カセヅトステーション 1 0では、 図 1に示すように、 カセヅト載置台 2 0上の突起 2 0 aの位置に複数、例えば 5個のウェハカセヅ ト C Rがそれ それのウェハ出入口を処理ステーション 1 2側に向けて X方向一列に載 置され、 カセヅト配列方向 (X方向) およびウェハカセヅト C R内に収納 されたウェハのウェハ配列方向 (Z方向) に移動可能なウェハ搬送体 2 2 が各ウェハカセヅト C Rに選択的にアクセスするようになっている。 さら に、 このウェハ搬送体 2 2は、 6> 方向に回転可能に構成されており、 図 3 に示すように後述する多段構成とされた第 3の処理ュニッ ト部 G 3に属 する熱処理系ュニヅ トにもアクセスできるようになつている。
図 1に示すように処理ステーション 1 2は、 装置背面側 (図中上方) に おいて、 カセヅトステーション 1 0側から第 3の処理ュニヅト部 G 3、 第 4の処理ュニット部 G 4及び第 5の処理ュニッ ト部 G 5がそれそれ配置 され、 これら第 3の処理ュニット部 G 3と第 4の処理ュニヅト部 G 4との 間には、一実施形態に係る第 1の主ウェハ搬送装置 A 1が設けられている。 この第 1の主ウェハ搬送装置 A 1は、 後述するように、 この第 1の主ゥェ ハ搬送体 1 6が第 1の処理ュニヅ ト部 G 1、第 3の処理ュニット部 G 3及 ぴ第 4の処理ユニッ ト部 G 4等に選択的にアクセスできるように設置さ れている。 また、 第 4の処理ュニヅト部 G4と第 5の処理ュニヅト部 G5 との間には第 2の主ウェハ搬送装置 A 2が設けられ、第 2の主ウェハ搬送 装置 A 2は、 第 1と同様に、 第 2の主ゥヱハ搬送体 17が第 2の処理ュニ ヅト部 G2、第 4の処理ュニット部 G 4及び第 5の処理ュニット部 G5等 に選択的にアクセスできるように設置されている。
また、第 1の主ゥヱハ搬送装置 A 1の背面側には熱処理ュニットが設置 されており、例えばウェハ Wを疎水化処理するためのァドヒ一ジョンュニ ヅト (AD) 1 10、 ウェハ Wを加熱する加熱ュニヅト (HP) 1 13が 図 3に示すように下方から順に 2段ずつ重ねられている。 なお、 アドヒー ジョンュニヅト (AD)はウェハ Wを温調する機構を更に有する構成とし てもよい。 第 2の主ウェハ搬送装置 A 2の背面側には、 ウェハ Wのエッジ 部のみを選択的に露光する周辺露光装置 (WEE) 120、 ゥヱハ Wに塗 布されたレジスト膜厚を検査する膜厚検査装置 1 19及びレジストパ夕 —ンの線幅を検査する線幅検査装置 1 18が多段に設けられている。 これ ら膜厚検査装置 1 19及び線幅検査装置 1 18は、 このように塗布現像処 理装置 1内に設けなくても装置外に設けるようにしてよい。 また、 第 2の 主ウェハ搬送装置 A 2の背面側は、第 1の主ウェハ搬送装置 A 1の背面側 と同様に熱処理ユニット (HP) 1 13が配置構成される場合もある。 図 3に示すように、 第 3の処理ュニット部 G 3では、 ウェハ Wを載置台 に載せて所定の処理を行うオーブン型の処理ュニット、例えばウェハ Wに 所定の加熱処理を施す高温度加熱処理ユニッ ト (BAKE)、 ゥヱハ Wに 精度の良い温度管理化で冷却処理を施す冷却処理ユニッ ト (CPL)、 ゥ ェハ搬送体 22から主ウェハ搬送体 16へのウェハ Wの受け渡し部とな るトランジシヨンユニット (TRS)、 上下 2段にそれそれ受け渡し部と 冷却部とに分かれて配設された受け渡し ·冷却処理ユニット (TCP) が 上から順に例えば 10段に重ねられている。 なお、 第 3の処理ュニッ ト部 G 3において、本実施形態では下から 3段目はスペアの空間として設けら れている。 第 4の処理ュニヅ ト部 G 4でも、 例えばボストべ一キングュニ ヅ ト (POST)、 ウェハ受け渡し部となるトランジシヨンュニヅト(TR S )、 第 2の熱的処理としてレジスト膜形成後のゥヱハ Wに加熱処理を施 すプリべ一キングユニット (PAB)、 同じく第 2の熱的処理としての冷 却処理ユニット (CPL) が上から順に例えば 10段に重ねられている。 更に第 5の処理ュニット部 G 5でも、 例えば、 第 1の熱的処理として露光 後のウェハ Wに加熱処理を施すためのボストェクスポ一ジャーべ一キン グユニット (PEB)、 同じく第 1の熱的処理としての冷却処理ユニット
(CPL)、 ウェハ Wの受け渡し部となるトランジシヨンュニヅト(TR S)が例えば上から順に 10段に重ねられている。
図 1において処理ステーション 12の装置正面側 (図中下方) には、 第
1の処理ュニッ ト部 G 1と第 2の処理ュニッ ト部 G2とが Y方向に併設 されている。この第 1の処理ュニット部 G 1とカセヅトステーション 10 との間及び第 2の処理ュニヅ ト部 G2とィン夕一フ ェース部 14との間 には、各処理ュニッ ト部 G 1及び G 2で供給する処理液の温調に使用され る液温調ポンプ 24, 25がそれそれ設けられており、 更に、 この塗布現 像処理装置 1外に設けられた図示しない空調器からの清浄な空気を各処 理ュニヅ ト部 G 1〜G 5内部に供給するためのダクト 3 1、 32が設けら れている。
図 2に示すように、 第 1の処理ュニッ ト部 G 1では、 力ヅプ CP内でゥ ェハ Wをスピンチヤックに載せて所定の処理を行う 5台のスピナ型処理 ュニヅト、 例えば、 レジスト膜形成部としてのレジスト塗布処理ュニヅト ( C 0 T )が 3段及び露光時の光の反射を防止するために反射防止膜を形 成するボトムコーティングュニヅト (BARC) が 2段、 下方から順に 5 段に重ねられている。 また第 2の処理ュニヅト部 G 2でも同様に、 5台の スピナ型処理ュニッ ト、 例えば現像処理部としての現像処理ュニッ ト (D E V) が 5段に重ねられている。 レジスト塗布処理ュニヅト (COT) で はレジスト液の排液が機構的にもメンテナンスの上でも面倒であること から、 このように下段に配置するのが好ましい。 しかし、 必要に応じて上 段に配置することも可能である。
また、 第 1及び第 2の処理ュニット部 G 1及び G 2の最下段には、 各処 理ュニット部 G 1及び G 2に上述した所定の処理液を供給するケミカル 室 (CHM) 26 , 2 7がそれそれ設けられている。
更に、 処理ステーション 1 2には、 この処理ステーション 12内の温度 及び気圧を測定する例えば 4つの温度 '気圧センサ S a, S b, S c, S dが備えられている。 この 4つの温度 '気圧センサ S a, S b , S c , S dによる測定結果の例えば平均値を採ることにより、 より高精度な温度及 び気圧の管理を行うことができる。
ィン夕一フエース部 1 4の正面部には可搬性のピックァヅプカセヅ ト CRと定置型のバッファカセット BRが 2段に配置され、 中央部にはゥェ ハ搬送体 27が設けられている。 このゥヱハ搬送体 2 7は、 X, Z方向に 移動して両カセット CR, B Rにアクセスするようになっている。 また、 ウェハ搬送体 27は、 Θ方向に回転可能に構成され、第 5の処理ュニット 部 G 5にもアクセスできるようになつている。 更に、 図 3に示すようにィ ン夕—フェース部 14の背面部には、 高精度冷却処理ユニット (CPL) が複数設けられ、 例えば上下 2段とされている。 ウェハ搬送体 27はこの 冷却処理ユニット (CPL) にもアクセス可能になっている。
図 4は本発明の一実施形態に係る第 1の主ウェハ搬送装置 A 1を示す 斜視図である。 なお、 第 2の主ゥヱハ搬送装置 A 2は第 1の主ゥヱハ搬送 装置 A 1と同一であるのでその説明を省略する。
図 1に示すように、主ウェハ搬送装置 A 1は筐体 4 1に囲繞されており、 パーティクルの侵入を防止している。図 4において説明をわかりやすくす るため、 筐体 4 1の図示を省略している。
図 4に示すように、 この主ウェハ搬送装置 A 1の両端にはポール 3 3が 垂設されており、 主ウェハ搬送体 1 6 ( 1 7 ) がこのポール 3 3に沿って 垂直方向 (Z方向) に移動可能に配置されている。 主ウェハ搬送体 1 6に おける搬送基台 5 5にはウェハ Wを保持する 3つのピンセヅ ト 7 a〜7 cが備えられており、 これらピンセッ ト 7 a〜 7 cは搬送基台 5 5に内蔵 された図示しない駆動機構により、水平方向に移動可能に構成されている。 搬送基台 5 5の下部には、 この搬送基台 5 5をま持する支持体 4 5が、 Θ 方向に回転可能な回転部材 4 6を介して接続されている。 これにより、 ゥ ェハ搬送体 1 6は 6>方向に回転可能となっている。支持体 4 5にはフラン ジ部 4 5 aが形成され、 このフランジ部 4 5 aがポール 3 3に設けられた 溝 3 3 aに摺動可能に係合しており、 このポール 3 3に内蔵されたベルト 駆動機構によりスライ ド可能に設けられている。 これにより、 主ウェハ搬 送体 1 6がこのポール 3 3に沿って垂直方向に移動可能となっている。 なお、 主ウェハ搬送装置 A 1の底部には、 この搬送装置 A 1内部の気圧 及び温湿度をコントロ一ルするファン 3 6が例えば 4つ設けられている。 図 5は、 この塗布現像処理装置 1の清浄空気の流れを示している。 図 5 において、 カセヅトステ一ション 1 0, 処理ステーション 1 2およびィン 夕一フェース部 1 4の上方にはエア供給室 1 0 a, 1 2 a , 1 4 aが設け られており、 エア供給室 1 0 a, 1 2 a , 1 4 aの下面に防麈機能付きフ ィル夕例えば U L P Aフィル夕 1 0 1 , 1 0 2, 1 0 3が取り付けられて いる。 各エア供給室の U L P Aフィル夕 1 0 1 , 1 0 2 , 1 0 3より清浄 な空気がダウンフローで各部 1 0, 1 2, 1 4に供給され、 これらエア供 給室から処理ュニヅトへダウンフローで供給されるようになっている。 こ のダウンフローの空気は上述したダクト 3 1及ぴ 3 2から矢印方向(上向 き) に供給される。
また、 液供給系ュニヅト部 (G 1、 G 2 ) のそれぞれ各ュニット全てに おいてこれらの上方にそれぞれファン ·フィル夕ュニット Fが取り付けら れ、 それそれ気圧を計測する気圧センサ S 1が設けられている。 このファ ン ·フィルタュニッ ト Fは、 例えば U L P Aフィル夕と図示しない小型の ファンとを有している。一方、 第 3〜第 5の処理ュニヅト部 G 3〜G 5に おける各ュニヅト、 第 1、 第 2の主ウェハ搬送装置 A 1 , A 2にも図示し ないが同様のセンサが設けられている。
図 6及び図 7は、本発明の一実施形態に係るレジスト膜形成部としての レジス卜塗布処理ユニット (C O T ) を示す平面図及び断面図である。 このュニヅトでは、 前述したように筐体 4 1, の上方にファン ' フィル 夕ュニット Fが取り付けられており、 下方においては筐体 4 1 5 の Y方向 の幅より小さいュニッ ト底板 1 5 1の中央付近に環状のカツプ C Pが配 設され、 その内側にスピンチヤック 1 4 2が配置されている。 このスピン チャック 1 4 2は真空吸着によってウェハ Wを固定保持した状態で、駆動 モー夕 1 4 3の回転駆動力で回転するように構成されている。駆動モー夕 1 4 3は回転数コントロ一ラ 3 4の制御によりその回転数が制御される ようになつている。
カヅプ C Pの中には、 ウェハ Wを受け渡しする際のピン 1 4 8が駆動装 置 1 4 7により昇降可能に設けられている。 これにより、 開閉可能に設け られたシャツ夕 4 3が開いている間に、 開口部 4 1 ' aを介してピンセッ ト 7 aとの間でウェハの受け渡しが可能となる。 またカツプ C P底部には、 廃液用のドレイン口 1 4 5が設けられている。 このドレイン口 1 4 5に廃 液管 1 4 1が接続され、 この廃液管 1 4 1はュニット底板 1 5 1と筐体 4 1 5 との間の空間 Nを利用して下方の図示しない廃液口へ通じている。
M 6に示すように、 ウェハ Wの表面にレジストを供給するためのノズル 1 3 5は、 供給管 1 3 4を介してケミカル室 (C H M ) 2 6 (図 2 ) 内の 液供給機構 (図示せず) に接続されている。 ノズル 1 3 5は、 カップ C P の外側に配設されたノズル待機部 1 4 6でノズルスキャンアーム 1 3 6 の先端部に着脱可能に取り付けられ、 スピンチヤヅク 1 4 2の上方に設定 された所定のレジスト吐出位置まで移送されるようになっている。 ノズル スキヤンアーム 1 3 6は、 ュニヅト底板 1 5 1の上に一方向 (Y方向) に 敷設されたガイ ドレール 1 4 4上で水平移動可能な垂直支持部材 1 4 9 の上端部に取り付けられており、 図示しない Y方向駆動機構によって垂直 支持部材 1 4 9と一体に Y方向で移動するようになっている。
ノズルスキャンアーム 1 3 6は、 ノズル待機部 1 4 6でノズル 1 3 5を レジストの種類に応じて選択的に取り付けるために Y方向と直角な X方 向にも移動可能であり、 図示しない X方向駆動機構にょフて X方向にも移 動するようになっている。 ここで、 レジストの種類については、 例えばレ ジストの濃度や粘度等の相違により種類が異なる。
更にカヅプ C Pとノズル待機部 1 4 6との間には、 ドレインカヅプ 1 3 8が設けられており、 この位置においてウェハ Wに対するレジストの供給 に先立ちノズル 1 3 5の洗浄が行われるようになつている。
ガイ ドレール 1 4 4上には、上記したノズルスキャンアーム 1 3 6を支 持する垂直支持部材 1 4 9だけでなく、 リンスノズルスキャンアーム 1 3 9を支持し Y方向に移動可能な垂直支持部材も設けられている。 リンスノ ズルスキャンアーム 1 3 9の先端部にはサイ ドリンス用のリンスノズル
1 4 0が取り付けられている。 Y方向駆動機構 (図示せず) によってリン スノズルスキャンアーム 1 3 9及びリンスノズル 1 4 0は、 カップ C Pの 側方に設定されたノズル待機位置と、 スピンチヤヅク 1 4 2に載置されて いるウェハ Wの周縁部真上に設定されたリンス液吐出位置との間で移動 するようになつている。 このレジスト塗布処理ュニヅト (CO T) 内には、 前述したように気圧 y JhP a]を計測する気圧センサ S 1が設けられており、 また、 カップ の温度 y 2 [°C]を計測する力ップ温度センサ S 2及ぴュニッ ト内の湿度 γ 3[%]を計測する湿度センサ S 3が設けられている(図 1 7参照)。
図 8は、 本発明の一実施形態に係る現像処理ユニット (D EV) を示す 断面図である。 この現像処理ユニット (DEV) は、 上記レジスト塗布処 理ュニヅト (CO T) と類似の構成を有しているので、 図 8において、 上 記レジスト塗布処理ュニッ ト (CO T) における構成と同一のものについ ては同一の符号を付すものとし、 その説明を省略する。
ウェハ Wの表面に現像液を供給するためのノズル 1 5 3は、 ウェハ Wの 直径とほぼ同一長さを有しており、 図示しないが現像液を吐出する孔が複 数形成されている。あるいはスリヅ ト状の吐出口が形成されているものノ ズルでもよい。 また、 図示しないリンスノズルもウェハ W上へ移動可能に 設けられている。
図 9及び図 1 0は、 本発明の一実施形態に係り、 ウェハ Wに熱的処理を 施すためのプリべ一キングユニッ ト (PAB)、 ポストェクスポ一ジャー ベ一キングユニット (PEB) の平面図及び断面図である。 これら各べ一 キングュニットは処理温度が相違するだけである。
図 9に示すように、 これらのュニッ トは筐体 7 5に囲繞されており、 処 理室 3 0内において背面側には、温度コントロ一ラ 1 3 2による制御の下、 ウェハ Wを載置させて例えば 1 0 0°C前後で加熱処理するための加熱板 8 6が設けられ、 正面側には、 ウェハ Wを載置させて温調する温調プレー ト Ί 1が設けられている。
加熱板 8 6は支持体 88に支持されており、 この支持体 8 8の下方部か らウェハ Wを支持するための昇降ピン 8 5が昇降シリンダ 8 2により昇 降可能に設けられている。 また、 加熱板 8 6の上部には、 加熱処理の際に 加熱板 8 6を覆う図示しないカバ一部材が配置されている。 更に、 この加 熱板 8 6には加熱板 8 6の温度を計測する温度センサ S 4が設けられて おり、 この計測データは、 所望のレジストパターンを形成する際に関与す るパラメ一夕の 1つとして、後述するようにデ一夕ベースに蓄積されるよ うになつている。
温調プレート 7 1の温度調整機構としては例えば冷却水やペルチェ素 子等を使用してウェハ Wの温度を所定の温度、例えば 4 0 °C前後に調整し て温度制御が行われるようになつている。 この温調プレート 7 1は、 図 9 に示すように切欠き 7 1 aが形成されており、 この温調プレート 7 1の下 方に埋没している昇降ピン 8 4が、昇降シリンダ 8 1によって温調プレー ト表面から出没可能になっている。 また、 この温調プレート 7 1には、 例 えばモー夕 7 9 aによりレール 7 7に沿って移動可能となっており、 これ により、 ウェハの温調を行いながら加熱板 8 6に対してウェハの受け渡し が行われるようになつている。
また、 このプリべ一キングユニッ ト (P A B )、 ポストェクスポ一ジャ —ベ一キングュニヅ ト (P E B ) には、 気圧コントロールのためのエアの 流路 7 5 cが形成されており、 この流路 7 5 cからのエアはファン 8 7 a を介して処理室 3 ◦に流入されるようになっている。 また、 処理室 3 0内 のエアは両壁面に設けられたファン 8 7 bにより排気口 7 5 dから排気 されるようになっている。
更にこの筐体 7 5の温調プレート側 7 1の一方の側面部分には、例えば 第 4の処理ュニヅ ト部 G 4に関しては、第 1の主ウェハ搬送装置 A 1との 間でウェハ Wの受け渡しを行うために、 開口部 7 5 aが設けられており、 他方の側面部分には、第 2の主ウェハ搬送装置 A 2側の開口部に対向する ように開口部 7 5 bが設けられている。 これら開口部 7 5 a、 7 5 bには それそれ図示しない駆動部により開閉自在とされたシャッ夕 7 6 a、 7 6 bが設けられている。
なお、 冷却処理ユニット (CPL) は、 図示しないが例えばウェハ Wを 載置させ、各加熱処理が施されたウェハに対し 23 °C前後で冷却処理を施 す冷却板を有している。 冷却機構としてはペルチェ素子等を用いている。 図 1 1は、 塗布現像処理装置 1を制御する制御系を示す構成図である。 塗布現像処理装置 1には、 既述のレジスト塗布処理ユニット (COT)、 現像処理ユニット (DEV)ヽ プリべ一キングユニッ ト (PAB)、 ポスト ェクスポ一ジャーべ一キングュニ ヅト (PEB)及びセンサ S a〜S が パス 5に接続されている。 図示は省略するが、 ポストべ一キングュニ ヅト (POST)や冷却処理ュニ ヅト (CPL)等の他のュニ ヅト全て同様に バス 5に接続されている。
またバス 5には制御部 35が接続され、 この制御部 35には、 例えば各 センサ計測デ一夕格納部 6 1、 ウェハデ一夕格納部 62、 プロセスレシピ デ一夕格納部 63、 線幅モデル格納部 64、 膜厚モデル格納部 65がそれ それそれぞれ接続されている。
各センサ計測デ一夕格納部 6 1は、 上記レジスト塗布処理ュニヅ ト (C OT) 内におけるセンサ S 1〜S 3、 またセンサ Sa〜S dによる計測結 果を記憶する。 ウェハデ一夕格納部 62は、 例えばウェハ 1枚ごとに付与 された識別子を記憶し、 これらウェハが塗布現像処理装置 1内においてい ずれのユニットにあるか、 また、 どのような処理がどれだけの時間で行わ れたかをウェハごとに記憶する。 この識別子は、 例えばウェハカセット C Rに多段に収容されたウェハ順、例えばカセット CR内の上から順に付す ようにすることができる。プロセスレシビデ一夕格納部 63はホストが要 求した処理プロセス及びレシピ等、例えば加熱処理温度やレジスト塗布時 における基板の回転数等を記憶する。 線幅モデル格納部 64は、 所望のレ ジス トパ夕一ンの線幅を得るために収集された複数のデ一夕 (パラメ一 夕) を数式にして記憶している。膜厚モデル格納部 65も同様に所望のレ ジスト膜厚を得るために収集された複数のデータを数式にして記憶して いる。 制御部 35では、 主に、 各センサ計測デ一夕格納部 6 1内のセンサ データ、 プロセスレシピデ一夕格納部 63内のデ一夕等に基づき、 線幅又 は膜厚に関する主成分分析を行う。 これらの詳細については後述する。 次に、 本実施形態の作用を説明する。 本実施形態において、 実際の製品 ウェハを製造する前段階として、上記主成分分析における正常データ領域 を作成する場合について図 12に示すフローを参照しながら説明する。 先ず、 カセットステーション 10において、 ウェハ搬送体 22がカセヅ ト載置台 20上の処理前のウェハ Wを収容しているカセヅ ト CRにァク セスして、 そのカセット CRから 1枚のウェハ Wを取り出す。 そして、 次 にウェハ Wは、 受け渡し ·冷却処理ュニヅト (TCP) を介して第 1の主 搬送装置 A 1に受け渡され、 ボトムコ一ティングュニット (B AR C)へ 搬送される。 そしてここで、 露光時においてウェハからの露光光の反射を 防止するために反射防止膜が形成される (ステップ 1)。 次に、 ウェハ W は、第 3の処理ュニット部 G 3におけるべ一キング処理ュニヅ卜に搬送さ れ、 例えば 120°Cで所定の加熱処理が行われ (ステップ 2)、 冷却処理 ユニッ ト (CPL) で所定の冷却処理が行われた後 (ステップ 3)、 ゥェ ハ Wは、 レジスト塗布処理ユニッ ト (COT) において、 所望のレジスト 膜が形成される (ステップ 4)。
このレジスト塗布処理ユニッ ト (COT) では、 ウェハ Wがカップ CP の直上位置まで搬送されてくると、 先ず、 ピン 148が上昇してウェハ W を受け取った後下降して、 ウェハ Wはスピンチャック 142上に載置され て真空吸着される。そしてノズル待機部に待機していたノズル 135がゥ ェハ Wの中心位置の上方まで移動する。そしてウェハ W中心に所定のレジ スト液の吐出が行われた後に、駆動モー夕 143により例えば 100 r p m〜4000 r pmで回転させて、 その遠心力でレジスト液をウェハ W全 面に拡散させることによりレジスト膜の塗布が完了する。
レジスト膜が形成されると、第 1の主搬送装置 A 1によりウェハ Wはプ リベ一キングュニヅ ト (PAB) に搬送される。 ここでは先ず、 図 9に示 した温調プレート 7 1にウェハ Wが載置され、 ウェハ Wは温調されながら 加熱板 86側へ移動される。 そしてウェハ Wは加熱板 86に載置され、 例 えば 1 00°C前後で所定の加熱処理が行われる。 この加熱処理が終了する と、再び温調プレート 7 1が加熱板 86側にアクセスしてゥェハ Wが温調 プレート 7 1に受け渡され、温調プレート Ί 1は図 9に示すような元の位 置まで移動し、第 1の主搬送装置 A 1により取り出されるまでウェハ Wは 待機する (ステップ 5)。 この加熱板 8 6による加熱処理が終了してから 第 1の主搬送装置 A 1により取り出されるまでの時間を、 プリべ一キング ユニッ ト (PAB) における待機時間 x2 [秒]とする。 この待機時間 x2 は、 本実施形態に係る塗布現像処理装置 1の枚葉処理の下においては、 ゥ 工ハ Wごとに異なる値となるため、 それそれ識別子が付されたウェハごと に、 ウェハデ一夕格納部 62に逐次記憶される。
次に、 ゥヱハ Wは冷却処理ユニット (CPL) で所定の温度で冷却処理 される (ステップ 6)。 この後、 ウェハ Wは第 2の主搬送装置 A2により 取り出され、 膜厚検査装置 1 1 9へ搬送され、 所定のレジスト膜厚の測定 が行われる場合もある。 そしてゥヱハ Wは、 第 5の処理ュニヅト部 G 5に おけるトランジションュニヅ ト( T R S )及びィン夕一フェース部 1 4を 介して露光装置 1 00に受け渡されここで露光処理される (ステップ 7)。 次に、 ウェハ Wはィン夕一フェース部 14及び第 5の処理ュニヅ ト部 G 5におけるトランジシヨンユニット(TR S )を介して第 2の主搬送装置 A 2に受け渡された後、 ポストェクスポ一ジャーべ一キングユニット (P EB) に搬送される。 ポストェクスポ一ジャーべ—キングュニヅト (p EB) では、 上記プリ ベ一キングユニット (PAB) における動作と同一の動作により所定の加 熱処理及び温調処理が行われる (ステップ 8)。 ここで、 露光処理終了後 からボストェクスポ—ジャーべ一キングュニッ 卜 (PEB) に搬入されて 加熱処理が開始されるまでの時間を X i [秒]とする。この時間 X iは、本実 施形態に係る塗布現像処理装置 1の枚葉処理の下においては、 ウェハ Wご とに異なる値となるため、 それぞれ識別子が付されたゥヱハごとに、 ゥェ ハデ一夕格納部 62に逐次記憶される。 この後、 冷却処理ユニット (CP L) で所定の冷却処理が行われる (ステップ 9)。
次に、 ゥヱハ Wは現像処理ユニット (DEV) に搬送され現像処理が行 われる(ステップ 10 )。 この現像処理ユニット (DEV) では、 ウェハ W がカップ CPの直上位置まで搬送されてくると、 まず、 ピン 148が上昇 してウェハ Wを受け取った後下降して、 ウェハ Wはスピンチャック 142 上に載置されて真空吸着される。そしてノズル待機部に待機していたノズ ル 135がウェハ Wの周辺位置の上方まで移動する。続いて駆動モ一夕 1 43によりウェハ Wが例えば 10 r ρπ!〜 100 r pmで回転し、 そして ノズル 135はウェハ W周辺から Y方向に移動しながら、 回転の遠心力に より所定の現像液の塗布が行われ、所定時間だけ放置することにより現像 処理を進行させる。 その後、 ウェハ上にリンス液を供給し現像液を洗い流 し、 ウェハを回転させることにより振り切り乾燥処理を行う。
次に、 ウェハ Wは第 2の主搬送装置 A2により取り出され、 第 4の処理 ュニヅト部 G 4におけるトランジシヨンュニヅト(TRS)、第 1の主搬送 装置 A 1、 第 3の処理ュニヅ ト部におけるトランジシヨンュニヅ ト(TR S)及びウェハ搬送体 22を介してカセヅ トステーション 10におけるゥ ェハカセッ ト C Rに戻される。以上のような工程は複数のウェハに対して 行われる。 図 1 3は、 上記プリべ一キングュニヅト (P AB) 又はボストェクスポ —ジャーべ一キングュニヅ ト (PEB) において 1枚のウェハを処理する 際の時間経過と加熱温度との関係を示している。 図示するように、 加熱温 度には、 時間経過に伴い例えば土 1〜 2°Cの多少のばらつきが見られる。 本実施形態では、 例えばウェハ 1枚加熱処理するごとに、 任意の時間にお ける加熱温度をプロッ ト (例えば A点) し、 この温度デ一夕をセンサ計測 デ一夕格納部 6 1に記憶していく。 これと同様に、 冷却処理ユニット (C P L), 加熱処理ュニヅ ト (B AKE)、 受け渡し ·冷却処理ュニット (T CP), ボストべ一キングュニット (P〇 S T)、 温調プレート Ί 1等の熱 的な処理を行うュニッ トについても温度デ一夕を例えばウェハごとに記 憶していく。
図 1 4は、例えば時間経過と塗布現像処理装置 1内の気圧との関係を示 している。 この装置 1内の気圧は、 例えば所定の時間間隔で気圧データを プロヅ ト (Β , C, D) していき、 センサ計測デ一夕格納部 6 1に記憶し ていく。 装置 1内の温度についても同様である。
図 1 5は、例えば時間経過とウェハに塗布されるレジス卜の温度との関 係を示している。 このレジス トの温度は、 例えば、 ケミカル室 (CHM) 2 6において、 レジストタンクに貯留されたレジストの温度を図示しない 温度センサにより計測したものである。 このレジスト温度の計測デ一夕に ついても、 上記熱処理系ュニットの場合と同様に、 例えばウェハごとに任 意の時間における温度をプロット (Ε点) し、 これをセンサ計測デ一夕格 納部 6 1に記憶していく。
このように図 1 3、 図 1 4及び図 1 5に示したパラメ一夕は装置 1内に 存在する複数のパラメ一夕中のほんの一部であり、 他にも、 レジストパ夕 ーンの形成の際にパターン形状に影響を与えるパラメ一夕を可能な限り 抽出することが好ましい。 例えば、 上記したように、 露光処理終了後から 加熱処理が開始されるまでの時間 プリべ一キングュニヅ ト (PAB) における待機時間 x2等も重要なパラメ一夕である。
以上のようにして抽出されたパラメ一夕のうち、所望の線幅又は膜厚の 形成に寄与する正常デ一夕値を収集する (ステップ 1 1)。 この正常デ一 夕値であることを知るために、上記抽出された各パラメ一夕に基づき関数 モデルを作成する。例えば図 16は、 図 1 1に示した線幅モデル格納部 6 4に格納されるデ一夕を示している。 この線幅モデル CDは、 上記時間 X i及び x2、 塗布現像処理装置 1内の温度 x3[°C]及び塗布現像処理装置 1 内の気圧 x4[hPa] (温度 x3及び気圧 x4は、 上述したように、 図 1に 示す各センサ S a〜Sdにより得られる。) の各パラメ一夕を用いて、 泉巾畐モデノレ CD[nm] = a iX i + a iX 2 + a 3x3 + a4x4+ a 5
( a! , a 2 , a 3 , a 4 , a5は定数) と表され、 例えば、 線幅モデル CD[nm]= 0. 02 x! + 0. 03 x2+ 0. 54 x 3
+ 0. 65 x4- 466. 608 というモデル式で表すことができる。 このモデル式は実験により作成した ものである。
このようなモデル式で実際に形成されるであろう線幅を求める。そして、 これら各パラメ一夕 xl 3 x2, x3, x4における多数のデ一夕値から所 望の線幅が算出されるデータ値のみ、 すなわち正常デ一夕値のみを収集す 同様に、 図 17は、 図 1 1に示した膜厚モデル格納部 65に格納される デ一夕を示している。 この膜厚モデルは、 上記気圧 と、 カップ温度 y2 と、 湿度 y3とを用いて、 上記線幅モデルと同様に、 膜厚モデル T = b1y1 + b2y2 + b3y3 + b4
(bい b2, b3, b4は定数) と表すことができる。 このようなモデル式で実際に形成されるであろう膜 厚を求める。 そして、 これら各パラメ一夕 y13 y 25 y3における多数の デ一夕値から所望の膜厚が算出されるデータ値のみ、 すなわち正常データ 値のみを収集する。
このようにして収集された正常デ一夕値に基づき、主成分分析技術を用 いて主成分を少なくとも 2つ求める (ステップ 12)。 主成分分析の目的 は、 一般に、 可能な限り少ない合成変数 (主成分) で、 可能な限り多くの 情報を把握することである。 図 18は、 主成分を求めることにより得られ る正常領域を示す図である。 図示する X軸及び Y軸は、 それそれ主成分を 示しており、 例えば、
X=c 1 1-c2 X 2 + c3yi-c4y2
( c 1, c 2 , c 3, c 4ίま定数)
Y = -d1x1-t-d2x2-d3yi + d4y2
(dい d2, d3, d4は定数) と定義される。この主成分 X, Yの式は、各パラメ一夕の重み関数である。 ここで、 !, X 2 3 y 1 5 y 2は、 それそれ上記したように各パラメ一夕 おける多数のデ一夕値から所望の膜厚が算出される正常デ一夕値である。 そしてこの主成分に基づいて、 正常領域 Rを作成する (ステップ 13)。 このように正常領域 Rを作成することにより、 この正常領域 Rを、 実際 に製品ゥェ八の製造段階でレジストパターンを形成するときの指標とす ることができる。 すなわち、 領域 R内にある各ウェハのデータ値は線幅及 び膜厚が正常であり、所望のレジストパターンが得られると予測されるゥ ェハを集積したものである。 そして、 実際の製造段階において、 例えば正 常領域 R外の領域 Uにあるデ一夕値 Pい P 2等は不良ウェハとすることが できる。従って、 本実施形態では、 より高精度な管理の下でレジストパ夕 —ンを形成することができ、精密な形状を有する所望のレジストパターン の形成を行うことができる。
また、正常領域 Rに代えて X軸及び Y軸の原点からの距離 rを定義して、 この の範囲内に各ウェハのデ一夕値があれば正常とするようにしても よい。
また、 正常領域 R外にあるデ一夕の個数が所定の数を超えたときに、 塗 布現像処理装置 1におけるレジストパターンの形成状況が異常とみなす ようにすることも可能である。 この場合、 例えば、 警告ブザーや警告灯、 あるいは操作ディスプレイ上の警告表示等を用いて警告することができ、 またこの場合、塗布現像処理装置 1を停止する等して不良ウェハを削減す ることができる。
更に、従来においては、熱処理系ュニット、レジスト塗布処理ュニット、 現像処理ュニヅ ト等の各ュニヅ トごと及び装置内の各センサ (S 1 ~ S 4 ) ごとに加熱処理温度、 装置内の気圧、 温度、 カップ C Pの温度、 レジ スト温度等を独立して制御していたため、 これら加熱処理温度、 レジスト 温度等に何らかの相関関係がある場合には、所望の形状のレジストパ夕一 ンを得ることができなかった。
すなわち、 図 1 3、 図 1 4及び図 1 5に示すように、 例えば、 各ュニッ トごと及び各センサごとに、 任意の時間経過の加熱温度 X、 気圧 Y、 レジ スト温度 Zをプロットし、 これらの点 X , Υ, Ζそれぞれが、 従来まで所 望のレジストパターンを得るための許容範囲と考えられていた加熱温度 許容範囲セ 〜セ 気圧許容範囲 h i h ^ レジスト温度許容範囲 ~ k 2にある場合であっても、 実際には所望の形状のレジストパターンが 得られておらず、 不良ウェハが続出していた。 その原因は、 各図に示す点 X, Y , Z全てがそれそれ、たまたま許容範囲の上限すれすれの値にあり、 これによつて所望のレジストパ夕一ンが得られたものとしていたことに よるものと考えられる。 これに対し本実施形態では、 既述のように各ュニ ット及び各センサからの様々なデータを総合的 ·全体的に判断しているた め、 このような問題が生じることはない。
また、逆に、 図 1 3に示すように従来の加熱温度許容範囲 t i〜t 2を超 えた加熱温度(Q点)で加熱処理されたウェハは不良ウェハとしていたが、 このようにたまたま加熱処理温度のみが許容範囲を超えても、他のパラメ —夕が許容範囲内であれば、所望のレジストパターンが得られる場合もあ る。 従って、 本実施形態によれば様々なデータを総合的 ·全体的に判断し ているため、 Q点で示すように許容範囲 t i〜t 2を超えた場合であっても 良品のウェハが製造される場合があり、 これにより、 より高精度なレジス トパターンの管理を行うことができる。
更に、 例えば図 1 9に示すように、 正常領域 R内にないデ一夕の、 当該 正常領域 Rに対する相対位置関係を求め、 この相対位置関係に基づき異常 の原因を追求することができる。 図 1 9では、 デ一夕が全体的に正常領域 Rから破線で示す領域に矢印の方向に移動した状態を示している。 このよ うに、正常領域内にないデータと正常領域 Rとの相対位置関係を求めるこ とにより、基板不良の原因となるパラメ一夕や依存度等を容易に把握する ことができ、 問題に対する迅速な対処が可能となる。
図 2 0は現像処理における現像時間と線幅との関係を示しており、現像 時間が長いほど線幅は小さくなる明らかな相関関係を有することがわか つている。従って、 この現像時間もパラメ一夕の 1つして採り入れること により、 容易かつ精密に線幅の制御及び管理を行うことができる。
また、 レジスト膜形成時におけるウェハ Wの回転数とレジスト膜厚とに ついても、 図 2 1に示すように、 回転数が大きいほど膜厚が小さくなるよ うな明らかな相関関係があることがわかっているので、 このウェハの回転 数もパラメ一夕の 1つして採り入れることにより、容易かつ精密にレジス ト膜の制御及び管理を行うことができる。
更に、 図 2 2及び図 2 3に示すように、 線幅及び膜厚は、 それぞれボス トェクスポ一ジャーべ一キングユニット (P E B ) における加熱温度及び プリべ一キングユニット (P A B ) における加熱温度に対して比例的な関 係を有していることがわかっているので、 これら加熱温度をパラメ一夕と して採り入れるようにしてもよい。
本発明は以上説明した実施形態には限定されるものではなく、種々の変 形が可能である。
例えば、 上記実施形態では、 レジストパターンの形状のうち線幅及び膜 厚のみを関数モデルとしたが、 これに限らず、 更にレジストパターンのサ ィ ドウオール、 ァスぺクト比、 パターン間のピッチ等についても関数モデ ルを作成し、 より精密なレジストパターンの管理を行うようにしてもよい。 また、 上記実施形態で説明したパラメ一夕として、 加熱温度や現像時間 だけでなく、 現像液の濃度及び温度、 レジストの温度やノズルからのレジ ストの吐出速度等を採り入れるようにしてもよい。 更に、 パラメ一夕とし て露光装置 1 0 0で露光処理する場合の露光量 (D o s e ) をも採り入れ ることができる。 例えば露光量 (m J ) と線幅 (n m) との関係はほぼ比 例する関係にあることが分かっているからである。 また、 露光フォーカス 値も採り入れるようにしてもよい。 また、 上記実施形態では、 図 1 8に示すように主成分を 2つとしたが、 これより多くして多次元的にデータ管理することも可能である。
更には、第 1の主搬送装置 A 1及び第 2の主搬送装置 A 2によるウェハ の搬送時間についても線幅やレジスト膜厚の変動に影響を及ぼす要因の 1つと考えられるため、 この搬送時間をもパラメ一夕として採り入れるよ うにしてもよい。
本発明の別の実施の形態について説明する。 上記の実施の形態では、 多 変量解析のうち主成分分析を用いたが、本実施の形態では多変量解析のう ち判別分析を用いてデータの分析を行う。 より具体的には、 例えば膜厚正 常値の時のデ一夕群からマハラノビス(Mahalanobis)の基準空間を求め、 膜厚が未知のウェハについて基準空間からのマハラノビスの距離を算出 することで、未知のデ一夕に係るウェハの膜厚が正常であるかを判断する ものである。
図 2 4は、 例えばレジス卜の膜厚が正常値である、 ウェハごとの各セン サデ一夕値及びレジスト膜厚が正常値か否か未知の、 ウェハごとの各セン サデ一夕値を示す表である。膜厚が正常値であるか否かは、 上記したよう に膜厚モデル Tから算出することができる。
この表では、 ウェハ W 1〜W 2 1 8は膜厚が正常値であるウェハであり、 ウェハ W 2 1 9〜4 3 0は膜厚が未知のウェハを示している。 また、 X I 〜X 5は各センサデ一夕値を示しており、上記実施の形態では例えば気圧 や力ヅプ温度等のパラメ一夕値である。
図 2 6は、 本実施の形態に用いられる制御系のブロック図であり、 この 制御系は上記図 1 1で示した制御部 3 5に含まれるものである。この制御 系は、 マハラノビスの距離の算出プログラム格納部 9 4と、 判断プログラ ム格納部 9 5と、 マハラノビス基準空間格納部 9 2とを有し、 更に C P U 9 0、 R A M 9 1を有する。 マハラノビス基準空間格納部 9 2は、 マハラ ノビスの距離の算出プログラムにより正常時のデ一夕を有するウェハ(例 えばウェハ W 1〜W 2 1 8 ) に対してのみ算出された基準空間を格納する。 判断プログラム格納部 9 5は、 未知のウェハ (例えばウェハ W 2 1 9〜4 3 0 ) に対してのみ算出されたマハラノビスの距離を把握してそれらのゥ ェハ上の膜厚が正常であるか否かの判断を行うプログラムを格納する。 C P U 9 0は所定の演算処理を行う。 R A M 9 1は所定の処理のために一時 的にデ一夕を記憶する。
以下、 マハラノビスの基準空間及びマハラノビスの距離について説明す る。
図 2 5は、図 2 4に示したウェハ W 1〜W 2 1 8についての変数 X:!〜 X 5の平均値及び標準偏差を示している。マハラノビスの基準空間はこれ ら平均値、 標準偏差、 相関係数により求められる。 相関係数は、 例えば変 数 X , yがあるとすると、 X , yの共分散を Xの標準偏差と yの標準偏差 との積で割った値で表される。 マハラビスの基準空間は、 実際には、 正常 膜厚を有するゥェハ W 1〜W 2 1 8についての下記のようにマハラノビ スの距離を求めることで把握される正常時の空間である。 このように求め た基準空間でのマハラノビスの距離の平均は 1となる。
マハラビスの距離は、 図 2 7に示す式 ( 1 ) で表される。 Rは相関係数 行列、 : R 1はその逆行列、 Tはベクトルの転置、 kは変数の個数 (今、 例 えば k = 5 ) を表している。 X 1は、 変数 X 1から X 1の平均を引き、 更 に X 1の標準偏差で割ったものであ り (これを一般に 「規準化」 (Normalization) という。)、 例えば x 1を例に挙げると、 式 (2 ) で表 される。 このような計算を X 2〜x 5について同様に行うと、 べクトルソ τは式 (3 ) で表される。 また、 相関係数行列 Rとその逆行列は式 (4 ) で示される。 このようにベクトル ^ τ (またはベクトルレ) と相関係数行 列 Rが求まれば、 式 ( 1 ) よりマハラノビスの距離が求められる。 例えば ビスの距離は 0. 64となる。
このようなマハラノビスの距離の算出をウェハ W 220〜W430に 対して行うことにより得られた結果を図 28に示す。横軸はウェハ Wのナ ンバ一であり、 縦軸はマハラビスの距離である。 基準空間でのマハラビス の距離の平均は 1となるので、 1に近いほど良品となり、 1より距離が遠 いほど不良品のとなる傾向があると判断することができる。 この判断は、 上記判断プログラムで行う。
より具体的な方法として、例えば良品か否かの判断するための閾値を定 める。 例えば、 マハラノビスの距離を MDとすると、 MDく 2. 0の場合 は正常とし、 そのまま処理を続行し、 2. 0<MD<20の場合は、 上記 実施の形態で説明したように線幅モデル C Dや膜厚モデル Tに基づき現 像時間やウェハの回転数等の補正を行い、 20<MDの場合は、 明らかに 異常と思われるため装置 1の運転を停止する、等の対処方法が考えられる。 マハラビスの距離の閾値は 2. 0に限られず適宜変更することももちろん 可能である。
本実施の形態では、膜厚だけに限らず線幅等についても同様に正常であ るかを判断することができる。
次に、 本発明の他の実施の形態について説明する。 本実施の形態は、 上 記センサデ一夕等の各パラメ一夕を用いて膜厚や線幅を予測し、実際にフ イードフォヮ一ド制御を行いつつ製品ウェハを製造するものである。
図 29は、 塗布現像処理装置 1を制御する制御系を示す構成図である。 塗布現像処理装置 1には、 既述のレジスト塗布処理ユニット (COT)、 現像処理ュニヅ ト (DEV)、 プリべ一キングュニヅト (PAB)ヽ ポスト ェクスポ一ジャーべ一キングュニヅト (P EB)及びセンサ S a〜S dが バス 5に接続されている。 図示は省略するが、 ポストべ一キングユニッ ト (POST) や冷却処理ュニット (CPL)等の他のュニット全て同様に バス 5に接続されている。
またバス 5には制御部 3 5が接続され、 この制御部 3 5には、 例えば各 センサ計測デ一夕格納部 6 1、 ウェハデ一夕格納部 6 2、 プロセスレシピ デ一夕格納部 6 3、 線幅モデル格納部 6 4、 膜厚モデル格納部 6 5、 現像 時間一線幅モデル格納部 2 8、 回転数—膜厚モデル格納部 2 9がそれそれ 接続されている。
各センサ計測デ一夕格納部 6 1は、 上記レジスト塗布処理ュニッ ト (C ◦ T ) 内におけるセンサ S 1〜S 3、 またセンサ S a ~ S dによる計測結 果を記憶する。 ウェハデ一夕格納部 6 2は、 例えばウェハ 1枚ごとに付与 された識別子を記憶し、 これらウェハが塗布現像処理装置 1内においてい ずれのユニットにあるか、 また、 どのような処理がどれだけの時間で行わ れたかをウェハごとに記憶する。 この識別子は、 例えばウェハカセット C Rに多段に収容されたウェハ順、例えばカセット C R内の上から順に付す ようにすることができる。プロセスレシビデ一夕格納部 6 3はホス卜が要 求した処理プロセスを記憶する。線幅モデル格納部 6 4は、 所望のレジス トパターンの線幅を得るために収集された複数のデ一夕を数式にして記 憶している。膜厚モデル格納部 6 5も同様に所望のレジスト膜厚を得るた めに収集された複数のデ一夕を数式にして記憶している。現像時間一線幅 モデル格納部 2 8は、現像時間とパターンの線幅との相関関係を例えば数 式にして記憶している。 回転数一膜厚モデル格納部 2 9も同様に、 レジス ト膜形成時におけるウェハの回転数とレジスト膜厚との相関関係を例え ば数式にして記憶している。
次に、 以上説明した塗布現像処理装置 1の一連の処理工程について、 図
3 0に示すフローを参照しながら説明する。
先ず、 カセヅ トステーション 1 0において、 ウェハ搬送体 2 2がカセヅ ト載置台 2 0上の処理前のゥヱハ Wを収容しているカセヅ ト C Rにァク セスして、 そのカセット CRから 1枚のウェハ Wを取り出す。 そして、 次 にウェハ Wは、 受け渡し '冷却処理ユニット (TCP) を介して第 1の主 搬送装置 A 1に受け渡され、 ボトムコ一ティングュニヅト (B AR C) へ 搬送される。 そしてここで、 露光時においてウェハからの露光光の反射を 防止するために反射防止膜が形成される (ステップ 30 1)。 次に、 ゥェ ハ Wは、第 3の処理ュニット部 G3におけるベーキング処理ュニットに搬 送され、 例えば 120°Cで所定の加熱処理が行われ (ステップ 302 )、 冷却処理ユニット (CPL) で所定の冷却処理が行われた後 (ステップ 3 03)、 ウェハ Wは、 レジスト塗布処理ュニヅト (COT) において、 所 望のレジスト膜が形成される (ステップ 304)。
このレジスト塗布処理ユニッ ト (COT) では、 ウェハ Wがカヅプ CP の直上位置まで搬送されてくると、 先ず、 ピン 148が上昇してゥヱハ W を受け取った後下降して、 ウェハ Wはスピンチヤック 142上に載置され て真空吸着される。そしてノズル待機部に待機していたノズル 135がゥ ェハ Wの中心位置の上方まで移動する。そしてゥヱハ W中心に所定のレジ スト液の吐出が行われた後に、駆動モー夕 143により例えば 1◦ 0 r p m〜4000 r pmで回転させて、 その遠心力でレジスト液をウェハ W全 面に拡散させることによりレジスト膜の塗布が完了する。
このレジスト膜形成時におけるウェハ Wの回転数とレジスト膜厚との 関係には相関があり、 例えば図 2 1に示すように、 回転数が大きいほど膜 厚が小さくなるような関係にある。
レジスト膜が形成されると、第 1の主搬送装置 A 1によりウェハ Wはプ リベ一キングユニット (PAB) に搬送される。 ここでは先ず、 図 9に示 した温調プレート 71にゥヱハ Wが載置され、 ウェハ Wは温調されながら 加熱板 86側へ移動される。 そしてウェハ Wは加熱板 86に載置され、 例 えば 100°C前後で所定の加熱処理が行われる。 この加熱処理が終了する と、再び温調プレート 7 1が加熱板 86側にアクセスしてウェハ Wが温調 プレート 7 1に受け渡され、温調プレート Ί 1は図 9に示すような元の位 置まで移動し、第 1の主搬送装置 A 1により取り出されるまでウェハ Wは 待機する (ステップ 305 )。 この加熱板 86による加熱処理が終了して から第 1の主搬送装置 A 1により取り出されるまでの時間を、 プリべ一キ ングユニッ ト (PAB) における待機時間 x 2 [秒]とする。 この待機時間 X 2は、本実施形態に係る塗布現像処理装置 1の枚葉処理の下においては、 ウェハ Wごとに異なる値となるため、 それそれ識別子が付されたウェハご とに、 ゥヱハデータ格納部 62に逐次記憶される。
次に、 ゥヱハ Wは冷却処理ユニット (CPL) で所定の温度で冷却処理 される (ステップ 3 06 )。 この後、 ウェハ Wは第 2の主搬送装置 A 2に より取り出され、 膜厚検査装置 1 1 9へ搬送され、 所定のレジスト膜厚の 測定が行われる場合もある。 そしてウェハ Wは、 第 5の処理ュニッ ト部 G 5におけるトランジシヨンュニット(TRS)及びィン夕一フェース部 14 を介して露光装置 1 00に受け渡されここで露光処理される (ステップ 3 07)。
次に、 ウェハ Wはィン夕一フェース部 14及び第 5の処理ュニヅ ト部 G 5におけるトランジシヨンュニヅト(TRS)を介して第 2の主搬送装置 A 2に受け渡された後、 ポストェクスポ一ジャーべ一キングユニット (PE B) に搬送される。 露光処理終了後、 ウェハ Wはイン夕一フェース部 14 において一旦バヅファカセット B Rに収容される場合もある。
ポストェクスポ一ジャーべ一キングュニヅト (PEB) では、 上記プリ ベ一キングユニット (PAB) における動作と同一の動作により所定の加 熱処理及び温調処理が行われる (ステップ 308 )。 ここで、 露光処理終 了後からボストェクスポージャーべ一キングュニヅト (P E B) に搬入さ れて加熱処理が開始されるまでの時間を X i [秒]とする。 この時間 X iは、 本実施形態に係る塗布現像処理装置 1の枚葉処理の下においては、 ウェハ Wごとに異なる値となるため、 それぞれ識別子が付されたウェハごとに、 ウェハデ一夕格納部 6 2に逐次記憶される。
次に、 ゥヱハ Wは現像処理ユニット (D E V ) に搬送され現像処理が行 われる(ステップ 3 0 9 )。 この現像処理ユニット (D E V ) では、 ウェハ Wがカップ C Pの直上位置まで搬送されてくると、 まず、 ピン 1 4 8が上 昇してウェハ Wを受け取った後下降して、 ウェハ Wはスピンチャック 1 4 2上に載置されて真空吸着される。そしてノズル待機部に待機していたノ ズル 1 3 5がウェハ Wの周辺位置の上方まで移動する。続いて駆動モー夕 1 4 3によりウェハ Wが例えば 1 0 r ρ π!〜 1 0 0 r p mで回転し、 そし てノズル 1 3 5はウェハ W周辺から Y方向に移動しながら、 回転の遠心力 により所定の現像液の塗布が行われ、所定時間だけ放置することにより現 像処理を進行させる。 この現像処理における現像時間 tと線幅との関係に は相関があり、 例えば図 2 0に示すように、 現像時間が長いほど線幅が小 さくなるような関係にある。 その後、 ウェハ上にリンス液を供給し現像液 を洗い流し、 ウェハを回転させることにより振り切り乾燥処理を行う。 次に、 ウェハ Wは第 2の主搬送装置 A 2により取り出され、 第 4の処理 ュニヅ ト部 G 4におけるトランジシヨンュニヅト(T R S)、 第 1の主搬送 装置 A 1、 第 3の処理ュニヅ ト部におけるトランジシヨンュニヅト(T R S )及びウェハ搬送体 2 2を介してカセヅトステ一ション 1 0におけるゥ ェハカセヅト C Rに戻される。
なお、 現像処理の後、 ボストべ一キングュニッ ト (P O S T ) により所 定の加熱処理が行われる場合もある。 また、 現像処理の後、 線幅検査装置 1 1 8において線幅の検査を行う場合もある。
本実施の形態では、 図 1 6で示した線幅モデル C Dより、 ウェハの現像 処理前に、 当該現像処理後の線幅を予測することができる。 すなわち、現像時間 tと線幅との関係は予め実験により求められており、 例えば図 3 1に示すような関係で表される。これにより所望の現像時間が 得られる。
実際には、 このように得られる線幅 (C D ) とは別に、 目標となる線幅 (所望の線幅) を入力し、 図で表された式 補正現像時間 [秒] = ( C D—目標線幅) ÷定数 A に C D値を代入することにより補正現像時間が決定される。 このように求 められた現像時間で上記のように現像処理することにより、所望の線幅の レジストパ夕一ンを現像することができる。
このように、 レジストパターンを形成する際に影響を及ぼす、 「露光処 理終了後からポストェクスポ一ジャーべ一キングユニット (P E B ) にお ける加熱処理が開始されるまでの時間 と、 「プリべ一キングュニッ ト ( P A B ) における待機時間 x 2」 と、 「塗布現像処理装置内の温度 X 3」 と、 「塗布現像処理装置内の気圧 x 4」とをパラメ一夕とする線幅モデルの 作成を行い、 この線幅モデルに基づいて、 現像処理条件の 1つである現像 時間 tを制御することにより、露光装置 1 0 0における露光条件だけでは 精密な制御を行うことができない線幅を予測することができフィードフ ォヮ一ド制御が可能となる。 これにより精密な線幅の制御を行うことがで き、 歩留まりの向上にも寄与する。
また、 複数ある現像処理条件、 例えば現像時間、 現像液の濃度又は現像 液の温度等のうち最も制御しやすい現像時間を制御することにより、容易 に線幅を制御できる。
また、これらパラメ一夕のうち X i及び x 2は時間に関するパラメ一夕で あるため、 このような線幅の制御をウェハごとに行うことは、 本実施形態 に係る枚葉処理の装置にとっては効果的である。 すなわち、 ウェハごとに 当該時間が異なる場合があるからである。
更に、 上記線幅モデルは、 レジストの種類に応じて作成することにこと により、 より、 例えばレジストの濃度や粘度等の違いに応じて線幅モデル を作成することができるので、 これらレジス卜の種類に応じて現像処理条 件を制御することができる。 これは、 次に説明する膜厚制御の場合も同様 である。
すなわち、 本実施の形態では、 図 17で示した膜厚モデル丁より、 レジ スト膜の形成前に、 当該膜形成後の膜厚を予測することができる。 図 17 は、 図 29に示した膜厚モデル格納部 65に格納されるデータを示してい る。
上述のように、 レジスト膜形成時におけるウェハの回転数と膜厚との関 係は予め実験により求められているので (図 2 1参照)、 これにより所望. のウェハの回転数が得られる。一例として、 T = 4050A (405 nm) であって、 目標膜厚が 400 OA (400 nm) である場合に、 例えば 3
500 r p mであったウェハの回転数を 3700 rpmとすることによ り目標膜厚 4000 A (400 nm) を達成できる。
このように、 レジスト膜を形成する際に影響を及ぼす、 「気圧 と、
「力ヅプ CPの温度 y2」 と、 「ユニッ ト内の湿度 y3」 とをパラメ一夕と する膜厚モデルの作成を行い、 この膜厚モデルに基づいて、 レジスト膜形 成条件の 1つであるウェハの回転数を制御することにより、 フィードフォ ワード制御が可能となる。 すなわち、 従来においては、 気圧、 カップ CP の温度及び湿度等のデ一夕は膜厚制御には用いられていなかつたが、本実 施形態ではこれらのパラメ一夕を用いて膜厚を予測することにより、精密 な膜厚の制御を行うことができる。 これにより歩留まりの向上にも寄与す o また、 複数あるレジスト膜形成条件、 例えばウェハ回転数、 レジスト液 の温度、 レジスト液の供給量又はレジストの吐出速度等のうち最も制御し やすいウェハの回転数を制御することにより、 容易に膜厚を制御できる。 また、 これらのパラメ一夕 y 1 3 y 2 5 y 3には時間に関するものはない ので、ウェハごとに膜厚を管理する必要はなく、例えば口ット単位でよい。 図 2 2は、 ポストェクスポ一ジャーべ一キングユニッ ト (P E B ) にお ける加熱温度と、 レジストパターンの線幅との関係を示している。 これに より、 加熱温度が高いほど線幅が細くなる傾向にあることがわかる。 これ によって、図 3 1に示す場合と同様に、現像処理条件を制御する代わりに、 上記線幅モデルを用いてポストェクスポ一ジャーべ一キングュニット (P E B ) における加熱温度を制御することにより、 線幅をフィードフォヮ一 ドで精密に制御できる。 また、 このような加熱温度の制御と現像時間の制 御とを両方行うことにより、 更に高精度に線幅を制御することができる。 図 2 3も同様に、 プリべ一キングユニット (P A B ) における加熱温度 と、 レジスト膜厚との関係を示している。 これにより、 加熱温度が高いほ ど膜厚が小さくなる傾向にあることがわかる。 これによつて、 図 2 1に示 す場合と同様に、 ウェハの回転数を制御する代わりに、 上記膜厚モデルを 用いプリべ一キングユニット (P A B ) における加熱温度を制御すること により、 膜厚をフィードフォワードで精密に制御できる。 また、 このよう な加熱温度の制御とウェハ回転数の制御とを両方行うことにより、更に高 精度に線幅を制御することができる。
更に本実施形態においては、線幅と膜厚との関連性については述べなか つたが、 この関連性が分かれば、 更にこの関連性に基づいて線幅及び膜厚 の制御を精密に行うことができる。
本発明は以上説明した実施形態には限定されるものではなく、種々の変 形が可能である。 例えば、 上記実施形態では、 線幅制御では現像時間及び加熱温度のうち 少なくとも一方を制御するようにし、膜厚制御ではウェハ回転数及び加熱 温度のうち少なくとも一方を制御するようにしたが、 これに限らず、 ベ一 キングユニット (BAKE)、 加熱ユニット (HP) 1 13等における加 熱処理温度、 あるいは冷却処理ユニッ ト (CPL)、 受け渡し '冷却処理 ユニット (TCP) における冷却温度等をも制御することにより更に高精 度な線幅制御を行うことができる。
また、線幅を制御する場合に現像処理条件として現像時間を制御するだ けでなく、 現像液の濃度及び温度等を制御するようにしてもよい。 あるい は、膜厚を制御する場合にレジスト膜形成条件としてウェハの回転数を制 御するだけでなく、 レジストの温度やノズルからのレジストの吐出速度等 を制御するようにしてもよい。
更には、第 1の主搬送装置 A 1及び第 2の主搬送装置 A 2によるウェハ の搬送時間についても線幅やレジスト膜厚の変動に影響を及ぼす要因の 1つと考えられるため、 この搬送時間をもパラメ一夕として上記線幅モデ ル及び膜厚モデルを作成することもでき、 これにより、 上記のように各処 理条件等を制御し精密に線幅等の管理を行うことができる。
また、図 22及び図 23に示したボストェクスポ一ジャ一ベーキングュ ニット (PEB) 及びプリべ一キングュニヅト (PAB) における加熱温 度の制御のみに限らず、加熱時間や昇温速度等をも制御することも可能で あり、 また冷却処理ユニッ ト (CPL) における冷却温度や冷却時間、 あ るいは降温速度等を制御することも可能である。
更に、上記実施形態では半導体ウェハを用いた場合について説明したが、 これに限らず液晶デイスプレイ等に使用されるガラス基板についても本 発明は適用可能である。
次に、 更に他の実施の形態について説明する。 図 3 2は、本実施の形態を説明するための概念的な制御ブロック図であ る。 この制御系は、 例えばフィードフォヮ一ド制御系 F Fとフィードバヅ ク制御系 F Bとが結合したものである。
このフィードフォワード制御系 F Fは、 フィードフォワードコント口一 ラ 5 1が、 制御対象 5 8の目標値 5 3と、 外乱検出手段 5 2による外乱情 報と、 闋数モデル 5 0とに基づいて操作手段 5 7に操作量情報を出力する。 このフィードフォヮ一ド制御系 F Fは、 これまで説明した制御系であり、 例えば制御対象 5 8はレジスト膜厚や線幅等である。関数モデル 5 0は上 記線幅モデル、 膜厚モデル等を含み、 外乱検出手段 5 2は各パラメ一夕値 を検出する上記センサ S 1〜S 3、 S a〜S dを含み、 さらに時間 x 1 3 x 2等のパラメ一夕値を記憶する図示しないメモリ等も含む。 また、 操作 手段 5 7は現像時間やレジス卜の塗布処理時のウェハ回転数等を含み、 あ るいは、 上述してないが露光装置 1 0 0における露光量を含む。 図 3 6 ( a ) は、 露光量 (D o s e ) ( m J ) と線幅 (n m) との関係を示して いる。 このように露光量と線幅とはほぼ比例関係にあることが分かってい るので、 露光量により線幅を容易に制御することが可能となる。 なお、 こ の露光量—線幅モデルは予め図示しない記憶手段により記憶させておけ ばよい。
フィードバック制御系 F Bは、制御対象 5 8を制御量検出手段 5 6が検 出し、 制御量情報を比較手段 5 9で目標値 5 3と比較し、 この比較結果に 基づいてフィードバヅクコントローラ 5 4が、操作手段 5 7に操作量情報 を出力する。 制御量検出手段 5 6は、 例えば膜厚検査装置 1 1 9や線幅検 査装置 1 1 8 (図 3参照) を含む。 膜厚検査装置 1 1 9は、 例えば光干渉 計や分光光度計等が挙げられるがこれらに限られるものではない。 また線 幅検査装置 1 1 8は、例えば走査型電子顕微鏡やパターンマッチングによ る検査装置等が挙げられるがこれらに限られるものではない。 図 3 3に示すように、 フィ一ドフォヮ一ドコントローラ 5 1及びフィ一 ドバックコントローラ 5 4は、 メインコントローラ 6 0に接続され、 それ それメインコント口一ラ 6 0の命令の基で動作するようになっている。本 実施の形態では、 この制御系 6 6は例えば図 2 9に示す制御部 3 5に含ま れるものである。
なお、 フィードフォワードコントローラ 5 1やフィードバックコント口 —ラ 5 4は、 図示するまでもなく、 所定の処理を行うためのプログラムを 格納する記憶装置やプロセッサ等を有している。
次に、 図 3 4及び図 3 5に示すフロ一を参照して本実施の形態について より具体的に説明する。
図 3 4は例えばレジスト膜厚を制御対象とする制御フロ一を示す。 この 例では、 まず塗布現像処理装置 1での処理前 (ロヅト開始の前) に上記各 パラメ一夕のデ一夕収集を行う (ステップ 2 1 1 )。 デ一夕収集を行った 後、 フィードフォワードコントロ一ラ 5 1は膜厚モデル (膜厚モデル T、 回転数—膜厚モデル格納部 2 9 (図 2 9及び図 2 1参照) に格納されたモ デル) を用い、 ウェハの回転数を算出することにより予測する (ステップ 2 1 2— 1、 2 1 2— 2 )。 ウェハの回転数を予測した後、 その回転数レ シピを装置 1に入力し (ステヅプ 2 1 3 )、 そのレシピに従ってウェハ上 に実際にレジスト膜を形成する (ステップ 2 1 4 )。 レシピの入力は作業 員の手動により行われるようにしてもよい。
レジスト膜を形成した後、膜厚検査装置 1 1 9によりレジスト膜厚を測 定する (ステップ 2 1 5 )。 膜厚を測定した後、 この膜厚の測定値から目 標膜厚となるゥヱハの回転数を算出する (ステップ 2 1 6 )。 この回転数 は、 例えば回転数一膜厚モデルより算出することができる。 なお、 この回 転数の算出結果とともに、 この回転数でレジスト膜の形成を行った時の各 パラメ一夕値 (例えばセンサデ一夕である上記気圧 yい カヅプ温度 y 2、 湿度 y 3等)を膜厚モデルのデ一夕ベースに追加しておくことが好ましい。 追加した内容で再計算を行えば、 データベースを豊富化することができ、 より精密な制御が可能となるからである。
ステップ 2 1 6で回転数を算出した後、実際にレジスト膜の形成を行つ た時のウェハの回転数 (ステップ 2 12一 2で予測した回転数) と、 ステ ヅプ 2 1 6で算出した回転数とがー致しているか否かの判断を行う (ステ ヅプ 2 1 7)。 一致していればその回転数でウェハの処理を続行する (ス テヅプ 2 1 8— 1)。 一致していなければ、 ステップ 2 1 6で算出した回 転数に変更 (補正) した後 (ステップ 2 1 8— 2)、 ウェハの処理を続行 する。 図 3 7は、 回転数—膜厚モデル格納部 2 9に格納された回転数一膜 厚モデルを示している。
この図 3 7を参照してステツプ 2 1 8— 1、 2 1 8— 2について具体的 に説明する。 今、 目標膜厚を 400 (nm) とし、 実際の処理時の回転数 (予測回転数) が 3 700 r pmであったとし、 測定膜厚が 405 nmで あつたとする。 すなわち、 測定膜厚が目標値とずれていた場合、 回転数を 3700 r pmから例えば 3 9 50 r p mに補正しウェハの処理を行う。 また、 このように破線で示す補正された後の回転数一膜厚モデルをもデー 夕ベースに追加または更新することが好ましい。
図 3 5は例えばレジストパターンの線幅を制御対象とする制御フロー を示す。 この制御フローでは、 線幅を露光量 (D o s e) で操作する例を 挙げている。 この例では、 まず塗布現像処理装置 1での処理前 (ロット開 始の前) に、 線幅の変動に関与するパラメ一夕のデ一夕収集を行う (ステ ヅプ 22 1)。 このパラメ一夕としては、 上述したように例えば時間 x2 が挙げられるがこれに限られるものではない。 ここで、 上述したように図 3 6 (a) 及び図 3 6 (b) で示す露光量—線幅モデルを予め用意してお くことにより、 露光量を操作することで線幅を制御できる。 なお、 今回で 3320
52 は時間 X iについては露光処理を終えた後の時間であるため、 このパラメ
—夕を用いることはできない。
デ一夕収集を行った後、 フィードフォワードコントローラ 5 1は線幅モ デル (線幅モデル C D、 露光量—線幅モデル) を用い、 露光量を算出する ことにより予測する (ステップ 2 2 2— 1、 2 2 2— 2 )。 露光量を予測 した後、その回転数レシピを露光装置 1 0 0に入力し(ステップ 2 2 3 )、 そのレシピに従ってウェハに対して露光処理を行う (ステヅプ 2 2 4 )。 レシピの入力は作業員の手動により行われるようにしてもよい。
露光処理を終えた後、現像処理等の所定の処理を行うことでレジストパ 夕一ンを形成する。その後、線幅検査装置 1 1 8により線幅を測定する(ス テツプ 2 2 5 )。 線幅を測定した後、 この線幅の測定値から目標線幅とな る露光量を算出する (ステップ 2 2 6 )。 この露光量は、 例えば露光量一 線幅モデルより算出することができる。 なお、 この露光量の算出結果とと もに、 この露光量で露光処理を行った時の各パラメ一夕を線幅モデルのデ 一夕ベースに追加しておくことが好ましい。追加した内容で再計算を行え ば、 デ一夕べ一スを豊富化することができ、 より精密な制御が可能となる からである。
ここで、 図 3 6 ( c ) に示すように、 露光量 (D o s e ) は、 光源とし てのランプの強度と、 ランプからの光を通過及び遮蔽するためのシャツ夕 が開いている時間との積で求められる。 シャツ夕が開いている時間とは、 つまり露光光が通過し基板に照射されている時間である。従って、 ランプ の強度またはシャッ夕が開いている時間で露光量を操作し、線幅を制御す ることができる。
ステップ 2 2 6で露光量を算出した後、実際に露光処理を行った時の露 光量 (ステップ 2 2 2— 2で予測した露光量) と、 ステップ 2 2 6で算出 した露光量とがー致しているか否かの判断を行う (ステップ 2 2 7 )。 一 致していればウェハの処理を続行する (ステップ 2 2 8— 1 )。 一致して いなければ、 ステップ 2 1 6で算出した露光量に変更 (補正) した後 (ス テヅプ 2 2 8— 2 )、 ウェハの処理を続行する。
このような線幅のフィ一ドフォヮ一ド制御及びフィ一ドバック制御を、 現像処理における現像時間を操作することにより行うことは、説明するま でもなくもちろん可能である。
本実施形態では、 フィードフォワード制御で処理したウェハに対し、 膜 厚、 線幅測定を行ってウェハの回転数、 露光量、 現像時間を適応的に補正 しているので、 高精度な膜厚、 線幅の制御を行うことができる。従って所 望のレジスト膜、 レジストパターンを形成することができる。 産業上の利用可能性
以上説明したように、 本発明によれば、 基板周囲の環境を全体的に分析 し、 高精度なレジストパターンの管理を行うことができる。 またこれによ り、 歩留まりの向上を図ることができる。
本発明によれば、容易かつ精密にレジストパターンの線幅の制御及びレ ジスト膜厚の制御を行うことができる。

Claims

請 求 の 範 囲
1 . 基板上にレジスト膜を形成して露光処理及び現像処理を行うことに より、 所望のレジストパ夕一ンを形成する基板処理方法において、
前記レジストパ夕一ンを形成する際に関与する複数のパラメ一夕を抽 出し、 これらパラメ一夕のうち、 前記所望のレジストパターンの形成に寄 与する正常データ値を収集する工程と、
前記正常デ一夕値に基づき少なくとも 2つの主成分を求め、所望のレジ ストパ夕一ンを形成する際の指標となる正常領域を作成する工程と を具備することを特徴とする基板処理方法。
2 . 請求項 1に記載の基板処理方法において、
前記複数のパラメ一夕は、 レジストの膜厚、 又はレジストパターンの線 幅の変動要因パラメ一夕であることを特徴とする基板処理方法。
3 . 請求項 2に記載の基板処理方法において、
少なくとも前記レジスト膜の形成及び現像処理を 1つの装置内で行い、 前記露光処理終了後現像処理前に、基板に対し第 1の熱的処理を行うェ 程と、 前記レジスト膜の形成後露光処理前に、 基板に対し第 2の熱的処理 を行う工程とを更に具備し、
前記線幅の変動要因パラメ一夕は、 少なくとも、 前記露光処理終了後か ら前記第 1の熱的処理が開始されるまでの時間と、前記第 2の熱的処理後 の基板の待機時間と、 前記装置内の温度と、 装置内の気圧とを含むことを 特徴とする基板処理方法。
. 請求項 3に記載の基板処理方法において、
前記線幅の変動要因パラメ一夕は、 前記現像の時間、 又は、 第 1の熱的 処理の温度を更に含むことを特徴とする基板処理方法。
5 . 請求項 2に記載の基板処理方法において、 前記レジスト膜の形成は、基板を容器内で回転させることによりレジス ト膜を形成するものであって、
前記膜厚の変動要因パラメ一夕は、 少なくとも、 レジスト膜形成時にお ける気圧と、 前記容器の温度と、 湿度とを含むことを特徴とする基板処理 方法。
6 . 請求項 5に記載の基板処理方法において、
前記膜厚の変動要因パラメ一夕は、 前記基板の回転数、 又は、 第 2の熱 的処理の温度を更に含むことを特徴とする基板処理方法。
7 . 請求項 1から請求項 6のうちいずれか 1項に記載の基板処理方法に おいて、
前記正常領域内にないデータの個数が所定数より多いとき、 レジストパ ターンの形成状況が異常であるものとみなす工程を更に具備することを 特徴とする基板処理方法。
8 . 請求項 7に記載の基板処理方法において、
前記正常領域内にないデ一夕の、 当該正常領域に対する相対位置関係を 求める工程と、
前記相対位置関係に基づき前記異常の原因を追求する工程と
を更に具備することを特徴とする基板処理方法。
9 . 請求項 2に記載の基板処理方法において、
前記線幅の変動要因パラメ一夕は、前記露光処理時における露光量を含 むことを特徴とする基板処理方法。
1 0 . ( a ) 基板上に所望のレジストパターンを形成する際に関与する 複数のパラメ一夕に基づき多変量解析を行う工程と、
( b ) 前記多変量解析による解析デ一夕に基づき、 実際に基板上に形成 されたレジストパターンが正常であるか否かの判断を行う工程と
を具備することを特徴とする基板処理方法。
1 1 . 請求項 1 0に記載の基板処理方法において、
前記複数のパラメ一夕は、 基板上に形成されたレジスト膜の膜厚、 又は レジストパターンの線幅の変動要因パラメ一夕であることを特徴とする 基板処理方法。
1 2 . 請求項 1 0に記載の基板処理方法において、
前記工程 (a ) は、
( c )主成分分析を行う工程を具備することを特徴とする基板処理方法。 1 3 . 請求項 1 2に記載の基板処理方法において、
前記複数のパラメ一夕のうち所望のレジストパターンの形成に寄与す る正常データ値を収集する工程を更に具備し、
前記工程 (c ) は、 前記正常デ一夕値に基づき少なくとも 2つの主成分 を求め、所望のレジストパ夕一ンを形成する際の指標となる正常領域を作 成する工程を具備するとともに、
前記工程 (b ) は、 前記正常領域に基づき基板上に形成されたレジスト パターンが正常であるか否かの判断を行う工程と具備することを特徴と する基板処理方法。
1 4 . 請求項 1 0に記載の基板処理方法において、
前記工程 (a ) は、
( d ) 判別分析を行う工程を具備することを特徴とする基板処理方法。
1 5 . 請求項 1 4に記載の基板処理方法において、
前記複数のパラメ一夕のうち所望のレジストパターンの形成に寄与す る正常データ値を収集する工程を更に具備し、
前記工程 (d ) は、 前記正常デ一夕値に基づきマハラノ ビスの基準空間 を作成する工程を具備するとともに、
前記工程 (b ) は、 前記マハラノビスの基準空間に基づき基板上に形成 されたレジストパターンが正常であるか否かの判断を行う工程と具備す ることを特徴とする基板処理方法。
1 6 . ( a ) 基板上に所望のレジスト膜を形成する際に関与する複数の パラメ一夕に基づき多変量解析を行う工程と、
( b ) 前記多変量解析による解析デ一夕に基づき、 実際に基板上に形成 されたレジストの膜厚が正常であるか否かの判断を行う工程と
を具備することを特徴とする基板処理方法。
1 7 . 基板上にレジスト膜を形成して該基板を露光装置に渡し、 該露光 装置から受け取った基板に現像処理を行うことにより、所望のレジストパ ターンを形成する基板処理装置において、
前記レジストパターンを形成する際に関与する複数のパラメ一夕を抽 出し、 これらパラメ一夕のうち、 前記所望のレジストパターンの形成に寄 与する正常データ値を収集する手段と、
前記正常データ値に基づき少なくとも 2つの主成分を求め、所望のレジ ストパターンを形成する際の指標となる正常領域を作成する手段と を具備することを特徴とする基板処理装置。
1 8 . 請求項 1 7に記載の基板処理装置において、
前記複数のパラメ一夕は、 レジストの膜厚、 又はレジストパターンの線 幅の変動要因パラメ一夕であることを特徴とする基板処理装置。
1 9 · 請求項 1 8に記載の基板処理装置において、
前記露光処理終了後現像処理前に、基板に対し第 1の熱的処理を行う手 段と、 前記レジスト膜の形成後露光処理前に、 基板に対し第 2の熱的処理 を行う手段とを更に具備し、
前記線幅の変動要因パラメ一夕は、
少なくとも、前記露光処理終了後から前記第 1の熱的処理が開始される までの時間と、 前記第 2の熱的処理後の基板の待機時間と、 当該基板処理 装置内の温度と、基板処理装置内の気圧とを含むことを特徴とする基板処
2 0 . 請求項 1 9に記載の基板処理装置において、
前記線幅の変動要因パラメ一夕は、
前記現像の時間、 又は、 第 1の熱的処理の温度を更に含むことを特徴と する基板処理装置。
2 1 . 請求項 1 8に記載の基板処理装置において、
前記レジスト膜の形成は、基板を容器内で回転させることによりレジス ト膜を形成するものであって、
前記膜厚の変動要因パラメ一夕は、
少なくとも、 レジスト膜形成時における気圧と、 前記容器の温度と、 湿 度とを含むことを特徴とする基板処理装置。
2 2 . 請求項 2 1に記載の基板処理装置において、
前記膜厚の変動要因パラメ一夕は、
前記基板の回転数、 又は、 第 2の熱的処理の温度を更に含むことを特徴 とする基板処理装置。
2 3 . 請求項 1 9に記載の基板処理装置において、
前記レジスト膜を形成するレジスト膜形成部と、前記第 1及び第 2の熱 的処理を行う熱処理部と、 前記現像処理を行う現像処理部と、 少なくとも 前記レジスト膜形成部、熱処理部及び現像処理部の間で基板の受け渡しを 行う搬送機構とを有し、
前記線幅又は膜厚の変動要因パラメ一夕は、
前記搬送機構による基板の搬送時間を更に含むことを特徴とする基板
2 4 . 請求項 1 7から請求項 2 3のうちいずれか 1項に記載の基板処理 装置において、
前記正常領域内にないデ一夕の個数が所定数より多いとき、 レジストパ ターンの形成状況が異常であるものとみなす手段を更に具備することを 特徴とする基板処理装置。
2 5 . 請求項 1 8に記載の基板処理装置において、
前記線幅の変動要因パラメ一夕は、前記露光処理時における露光量を含 むことを特徴とする基板処理装置。
2 6 . 基板上に所望のレジストパターンを形成する際に関与する複数の パラメ一夕に基づき多変量解析を行う多変量解析手段と、
前記多変量解析による解析データに基づき、実際に基板上に形成された レジストパターンが正常であるか否かの判断を行う判断手段と
を具備することを特徴とする基板処理装置。
2 7 . 請求項 2 6に記載の基板処理装置において、
前記複数のパラメ一夕は、 基板上に形成されたレジスト膜の膜厚、 又は レジストパターンの線幅の変動要因パラメ一夕であることを特徴とする
2 8 . 請求項 2 6に記載の基板処理装置において、
前記多変量解析手段は、主成分分析を行う主成分分析手段を具備するこ とを特徴とする基板処理装置。
2 9 . 請求項 2 8に記載の基板処理装置において、
前記複数のパラメ一夕のうち所望のレジストパ夕一ンの形成に寄与す る正常データ値を収集する手段を更に具備し、
前記主成分分析手段は、前記正常デ一夕値に基づき少なくとも 2つの主 成分を求め、所望のレジストパ夕一ンを形成する際の指標となる正常領域 を作成する手段を具備するとともに、
前記判断手段は、前記正常領域に基づき基板上に形成されたレジストパ 夕一ンが正常であるか否かの判断を行う手段を具備することを特徴とす る基板処理装置。
3 0 . 請求項 2 6に記載の基板処理装置において、
前記多変量解析手段は、判別分析を行う判別分析手段を具備することを 特徴とする基板処理装置。
3 1 . 請求項 3 0に記載の基板処理装置において、
前記複数のパラメ一夕のうち所望のレジストパターンの形成に寄与す る正常デ一夕値を収集する手段を更に具備し、
前記判別分析手段は、前記正常デ一夕値に基づきマハラノビスの基準空 間を作成する手段を具備するとともに、
前記判断手段は、前記マハラノビスの基準空間に基づき基板上に形成さ れたレジストパターンが正常であるか否かの判断を行う手段を具備する ことを特徴とする基板処理装置。
3 2 . 基板上に所望のレジスト膜を形成する際に関与する複数のパラメ —夕に基づき多変量解析を行う多変量解析手段と、
前記多変量解析による解析データに基づき、実際に基板上に形成された レジス卜の膜厚が正常であるか否かの判断を行う判断手段と
を具備することを特徴とする基板処理装置。
3 3 . 少なくとも基板上にレジスト膜を形成し現像処理を行うことによ り、 所望のレジストパターンを形成する基板処理装置において、
前記レジストパ夕一ンを形成する際に関与する複数のパラメ一夕に基 づき作成された関数モデルを記憶する手段と、
前記関数モデルに基づき、 レジスト膜形成条件及び現像処理条件のうち 少なくとも 1つを制御する手段と
を具備することを特徴とする基板処理装置。
3 4 . 請求項 3 3に記載の基板処理装置において、
前記制御手段は、前記現像処理条件のうち現像時間を制御することを特 徴とする基板処理装置。
3 5 . 請求項 3 3に記載の基板処理装置において、
前記レジスト膜の形成は、基板を回転させることによりレジスト膜を形 成するものであって、
前記制御手段は、前記レジスト膜形成条件のうち前記基板の回転数を制 御することを特徴とする基板処理装置。
3 6 . 請求項 3 3から請求項 3 5のうちいずれか 1項に記載の基板処理 装置において、
前記関数モデルは前記レジス卜の種類ごとに作成することを特徴とす る基板処理装置。
3 7 . 基板上にレジスト膜を形成して該基板を露光装置に渡し、 該露光 装置から受け取った基板に第 1の熱的処理を行った後現像処理を行うこ とにより、 所望のレジストパ夕一ンを形成する基板処理装置において、 前記レジストパターンを形成する際に関与する複数のパラメ一夕に基 づき作成された関数モデルを記憶する手段と、
前記関数モデルに基づき、 レジスト膜形成条件、 現像処理条件及び第 1 の熱的処理条件のうち少なくとも 1つを制御する手段と
を具備することを特徴とする基板処理装置。
3 8 . 請求項 3 7に記載の基板処理装置において、
前記レジスト膜形成後に第 2の熱的処理を行う手段を更に具備し、 前記関数モデルは、
前記レジストパターンの線幅に関するものであり、 少なくとも、 前記露 光処理終了後から前記第 1の熱的処理が開始されるまでの時間と、前記第 2の熱的処理後の基板の待機時間と、 基板処理装置内の温度と、 当該基板 処理装置内の気圧とを前記パラメ一夕としていることを特徴とする基板 処理装置。
3 9 . 請求項 3 8に記載の基板処理装置において、 前記制御手段は、前記現像処理条件のうち現像時間を制御することを特 徴とする基板処理装置。
4 0 . 請求項 3 9に記載の基板処理装置において、
前記制御手段は、前記現像処理条件のうち当該現像処理に用いる現像液 の濃度及び現像液の温度のいずれかを更に制御することを特徴とする基 板処理装置。
4 1 . 請求項 3 8に記載の基板処理装置において、
前記制御手段は、前記第 1の熱的処理条件のうち少なくとも当該第 1の 熱的処理の温度、時間及び昇降温速度のいずれかを制御することを特徴と する基板処理装置。
4 2 . 請求項 3 8に記載の基板処理装置において、
前記制御手段は基板ごとに当該制御を行うことを特徴とする基板処理
4 3 . 請求項 3 7に記載の基板処理装置において、
前記レジスト膜の形成は、基板を容器内で回転させることによりレジス ト膜を形成するものであって、
前記関数モデルは、 レジスト膜厚に関するものであり、 少なくとも、 レ ジスト膜形成時における気圧と、 前記容器の温度と、 湿度とを前記パラメ —夕としていることを特徴とする基板処理装置。
4 4 . 請求項 4 3に記載の基板処理装置において、
前記制御手段は、前記レジスト膜形成条件のうち前記基板の回転数を制 御することを特徴とする基板処理装置。
4 5 . 請求項 4 4に記載の基板処理装置において、
前記制御手段は、
前記レジストの温度及びレジストの吐出速度のいずれかを更に制御す ることを特徴とする基板処理装置。
4 6 . 請求項 4 3に記載の基板処理装置において、
前記レジスト膜形成後に第 2の熱的処理を行う手段を更に具備し、 前記制御手段は、前記第 2の熱的処理条件のうち少なくとも当該第 2の 熱的処理の温度、 時間及び昇降温速度のいずれかを制御することを特徴と する基板処理装置。
4 7 . 請求項 3 7から請求項 4 6のうちいずれか 1項に記載の基板処理 装置において、
前記関数モデルは前記レジストの種類ごとに作成することを特徴とす る基板処理装置。
4 8 . 請求項 3 8又は請求項 4 3に記載の基板処理装置において、 前記レジスト膜を形成するレジスト膜形成部と、前記第 1及び第 2の熱 的処理を行う熱処理部と、 前記現像処理を行う現像処理部と、 少なくとも 前記レジスト膜形成部、熱処理部及び現像処理部の間で基板の受け渡しを 行う搬送機構とを有し、
前記関数モデルは、前記搬送機構による基板の搬送時間を更にパラメ一 夕としていることを特徴とする基板処理装置。
4 9 . 基板上にレジスト膜を形成した後熱的処理を行うことにより、 所 望のレジスト膜を形成する基板処理装置において、
前記レジスト膜を形成する際に関与する複数のパラメ一夕に基づき作 成された関数モデルを記憶する手段と、
前記関数モデルに基づき、 レジスト膜形成条件及び熱的処理条件のうち 少なくとも 1つを制御する手段と
を具備することを特徴とする基板処理装置。
5 0 . 請求項 4 9に記載の基板処理装置において、
前記レジスト膜の形成は、基板を容器内で回転させることによりレジス ト膜を形成するものであって、 前記関数モデルは、 少なくとも、 レジスト膜形成時における気圧と、 前 記容器の温度と、湿度とを前記パラメ一夕としていることを特徴とする基 板処理装置。
5 1 . 請求項 4 9に記載の基板処理装置において、
前記制御手段は、前記レジスト膜形成条件のうち前記基板の回転数を制 御することを特徴とする基板処理装置。
5 2 . 請求項 5 1に記載の基板処理装置において、
前記制御手段は、前記レジストの温度及びレジストの吐出速度のいずれ かを更に制御することを特徴とする基板処理装置。
5 3 . 請求項 4 9に記載の基板処理装置において、
前記制御手段は、前記熱的処理条件のうち少なくとも当該熱的処理の温 度、 時間及び昇降温速度のいずれかを制御することを特徴とする基板処理
5 4 . 請求項 4 9から請求項 5 3のうちいずれか 1項に記載の基板処理 装置において、
前記関数モデルは前記レジストの種類ごとに作成することを特徴とす る基板処理装置。
5 5 . 請求項 3 3に記載の基板処理装置において、
前記制御手段により制御された前記レジスト膜形成条件で形成された レジスト膜厚を検査する膜厚検査手段を更に具備し、
前記制御手段は、前記膜厚検査手段により検査されたレジスト膜厚に基 づき前記レジスト膜形成条件を補償するレジスト膜形成条件補正手段を 具備することを特徴とする基板処理装置。
5 6 . 請求項 5 5に記載の基板処理装置において、
前記レジスト膜の形成は、基板を回転させることによりレジスト膜を形 成するものであって、 前記レジスト膜形成条件補正手段は、前記レジスト膜形成条件のうち前 記基板の回転数を補正することを特徴とする基板処理装置。
5 7 . 請求項 3 3に記載の基板処理装置において、
前記制御手段により制御された前記現像処理条件で形成されたレジス トパ夕一ンを検査するパターン検査手段を更に具備し、
前記制御手段は、パターン検査手段により検査された前記レジストパ夕 ーンに基づき現像処理条件を補正する現像処理条件補正手段を具備する ことを特徴とする基板処理装置。
5 8 . 請求項 5 7に記載の基板処理装置において、
前記現像処理条件補正手段は、前記現像処理条件のうち現像時間を補正 することを特徴とする基板処理装置。
5 9 . 少なくとも基板上にレジスト膜を形成し、 該レジスト膜が形成さ れた基板を露光装置に渡すとともに露光された基板を受け取り現像処理 を行うことにより、所望のレジストパターンを形成する基板処理装置にお いて、
前記レジストパターンを形成する際に関与する複数のパラメ一夕に基 づき作成された関数モデルを記憶する手段と、
前記関数モデルに基づき、 レジスト膜形成条件、 現像処理条件及び露光 処理条件のうち少なくとも 1つを制御する手段と
を具備することを特徴とする基板処理装置。
6 0 . 請求項 5 9に記載 基板処理装置において、
前記制御手段は、前記現像処理条件のうち現像時間を制御することを特 徴とする基板処理装置。
6 1 . 請求項 5 9に記載の基板処理装置において、
前記レジスト膜の形成は、基板を回転させることによりレジスト膜を形 成するものであって、 前記制御手段は、前記レジスト膜形成条件のうち前記基板の回転数を制 御することを特徴とする基板処理装置。
6 2 . 請求項 5 9に記載の基板処理装置において、
前記制御手段は、前記露光処理条件のうち前記露光量を制御することを 特徴とする基板処理装置。
6 3 . 請求項 5 9に記載の基板処理装置において、
前記制御手段により制御された前記レジスト膜形成条件で形成された レジスト膜厚を検査する膜厚検査手段を更に具備し、
前記制御手段は、前記膜厚検査手段により検査されたレジスト膜厚に基 づき前記レジスト膜形成条件を補正するレジスト膜形成条件補正手段を 具備することを特徴とする基板処理装置。
6 4 . 請求項 6 3に記載の基板処理装置において、
前記レジスト膜の形成は、基板を回転させることによりレジスト膜を形 成するものであって、
前記レジスト膜形成条件補正手段は前記基板の回転数を補正すること を特徴とする基板処理装置。
6 5 . 請求項 5 9に記載の基板処理装置において、
前記制御手段により制御された前記現像処理条件で形成されたレジス トパターンを検査するパターン検査手段を更に具備し、
前記制御手段は、パターン検査手段により検査された前記レジストパ夕 —ンに基づき現像処理条件を補正する現像処理条件補正手段を具備する ことを特徴とする基板処理装置。
6 6 . 請求項 6 5に記載の基板処理装置において、
前記現像処理条件補正手段は、前記現像処理条件のうち現像時間を補正 することを特徴とする基板処理装置。
6 7 . 請求項 5 9に記載の基板処理装置において、 前記制御手段により制御された前記露光処理条件で形成されたレジス トパターンを検査するパ夕一ン検査手段を更に具備し、
前記制御手段は、 パターン検査手段により検査された前記レジストパ夕 —ンに基づき前記露光処理条件を補正する露光処理条件補正手段を具備 することを特徴とする基板処理装置。
6 8 . 請求項 6 7に記載の基板処理装置において、
前記露光処理条件補正手段は、前記露光処理条件のうち露光量を補正す ることを特徴とする基板処理装置。
6 9 . 基板上にレジスト膜を形成し現像処理を行うことにより、 所望の レジストパターンを形成する基板処理方法において、
( a )前記レジストパ夕ーンを形成する際に関与する複数のパラメ一夕 に基づき関数モデルを作成する工程と、
( b ) 前記関数モデルに基づき、 レジスト膜形成条件及び現像処理条件 のうち少なくとも 1つを制御する工程と
を具備することを特徴とする基板処理方法。
7 0 . 請求項 6 9に記載の基板処理方法において、
前記工程 (b ) は、 前記現像処理条件のうち現像時間を制御する工程を 具備することを特徴とする基板処理方法。
7 1 . 請求項 6 9に記載の基板処理方法において、
前記レジスト膜の形成は、基板を回転させることによりレジスト膜を形 成するものであって、
前記工程 (b ) は、 前記レジスト膜形成条件のうち前記基板の回転数を 制御する工程を具備することを特徴とする基板処理方法。
7 2 . 請求項 6 9に記載の基板処理方法において、
( c ) 前記工程 (b ) で制御された前記レジスト膜形成条件により形成 されたレジスト膜厚を検査する工程と、 ( d ) 前記工程 ( c ) で検査されたレジスト膜厚に基づき前記レジスト 膜形成条件を補正する工程と
を更に具備することを特徴とする基板処理方法。
7 3 . 請求項 7 に記載の基板処理方法において、
前記レジスト膜の形成は、基板を回転させることによりレジスト膜を形 成するものであって、
前記工程 (d ) は前記レジス卜膜形成条件のうち基板の回転数を補正す ることを特徴とする基板処理方法。
7 4 . 請求項 6 9に記載の基板処理方法において、
( Θ ) 前記工程 (b ) で制御された前記現像処理条件により形成された レジストパターンを検査する工程と、
( f ) 前記工程 (e ) で検査された前記レジストパターンに基づき現像 処理条件を補正する工程を更に具備することを特徴とする基板処理方法。 7 5 . 請求項 Ί 4に記載の基板処理方法において、
前記工程 (f ) は前記現像処理条件のうち現像時間を補正することを特 徴とする基板処理方法。
7 6 . 請求項 6 9から請求項 7 5のうちいずれか 1項に記載の基板処理 方法において、
• 前記関数モデルは、 前記レジストパターンの線幅、 又は、 レジスト膜厚 に関するものであることを特徴とする基板処理方法。
7 7 . 請求項 6 9から請求項 7 5のうちいずれか 1項に記載の基板処理 方法において、
前記関数モデルを前記レジス卜の種類ごとに作成する工程を更に具備 することを特徴とする基板処理方法。
7 8 . 少なくとも基板上にレジスト膜を形成し、 該レジスト膜が形成さ れた基板を露光装置に渡すとともに露光された基板を受け取り現像処理 を行うことにより、所望のレジストパターンを形成する基板処理方法にお いて、
(a)前記レジストパターンを形成する際に関与する複数のパラメ一夕 に基づき作成された関数モデルを作成する工程と、
(b) 前記関数モデルに基づき、 レジスト膜形成条件、 現像処理条件及 び露光処理条件のうち少なくとも 1つを制御する工程と
を具備することを特徴とする基板処理方法。
79. 請求項 78に記載の基板処理方法において、
(c) 前記工程 (b) で制御された前記レジスト膜形成条件により形成 されたレジスト膜厚を検査する工程と、
(d) 前記工程 (c) で検査されたレジスト膜厚に基づき前記レジスト 膜形成条件を補正する工程と
を更に具備することを特徴とする基板処理方法。
80. 請求項 78に記載の基板処理方法において、
(e) 前記工程 (b) で制御された前記現像処理条件により形成された レジストパ夕一ンを検査する工程と、
(f ) 前記工程 (e) で検査された前記レジストパターンに基づき現像 処理条件を補正する工程を更に具備することを特徴とする基板処理方法。 8 1. 請求項 78に記載の基板処理方法において、
( g) 前記工程 (b) で制御された前記露光処理条件により形成された レジストパターンを検査する工程と、
(h) 前記工程 (c) で検査された前記レジストパターンに基づき前記 露光処理条件を補正する工程と
を具備することを特徴とする基板処理方法。
PCT/JP2002/013320 2001-12-25 2002-12-19 Procede de traitement de substrat et dispositif de traitement de substrat WO2003056610A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2002357620A AU2002357620A1 (en) 2001-12-25 2002-12-19 Substrate treatment method and substrate treatment apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001-391286 2001-12-25
JP2001391286 2001-12-25
JP2002-001394 2002-01-08
JP2002001394 2002-01-08

Publications (1)

Publication Number Publication Date
WO2003056610A1 true WO2003056610A1 (fr) 2003-07-10

Family

ID=26625241

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/013320 WO2003056610A1 (fr) 2001-12-25 2002-12-19 Procede de traitement de substrat et dispositif de traitement de substrat

Country Status (3)

Country Link
AU (1) AU2002357620A1 (ja)
TW (1) TWI258059B (ja)
WO (1) WO2003056610A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210262781A1 (en) * 2020-02-21 2021-08-26 Tokyo Electron Limited Information processing apparatus, information processing method and computer-readable recording medium

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5757721B2 (ja) * 2009-12-28 2015-07-29 株式会社日立国際電気 基板処理装置、基板処理装置の異常表示方法、搬送制御方法およびデータ収集プログラム
JP6611652B2 (ja) * 2016-03-30 2019-11-27 東京エレクトロン株式会社 基板処理装置の管理方法、及び基板処理システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0315849A (ja) * 1989-06-14 1991-01-24 Hitachi Ltd パターン形成方法
US5626782A (en) * 1994-10-12 1997-05-06 Mitsubishi Denki Kabushiki Kaisha Postexposure baking apparatus for forming fine resist pattern
JP2000252179A (ja) * 1999-03-04 2000-09-14 Hitachi Ltd 半導体製造プロセス安定化支援システム
EP1089146A2 (en) * 1999-07-07 2001-04-04 Applied Materials, Inc. Method and apparatus for monitoring a process by employing principal component analysis
US6221787B1 (en) * 1998-04-20 2001-04-24 Tokyo Electron Limited Apparatus and method of forming resist film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0315849A (ja) * 1989-06-14 1991-01-24 Hitachi Ltd パターン形成方法
US5626782A (en) * 1994-10-12 1997-05-06 Mitsubishi Denki Kabushiki Kaisha Postexposure baking apparatus for forming fine resist pattern
US6221787B1 (en) * 1998-04-20 2001-04-24 Tokyo Electron Limited Apparatus and method of forming resist film
JP2000252179A (ja) * 1999-03-04 2000-09-14 Hitachi Ltd 半導体製造プロセス安定化支援システム
EP1089146A2 (en) * 1999-07-07 2001-04-04 Applied Materials, Inc. Method and apparatus for monitoring a process by employing principal component analysis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210262781A1 (en) * 2020-02-21 2021-08-26 Tokyo Electron Limited Information processing apparatus, information processing method and computer-readable recording medium

Also Published As

Publication number Publication date
AU2002357620A1 (en) 2003-07-15
TWI258059B (en) 2006-07-11
TW200301849A (en) 2003-07-16

Similar Documents

Publication Publication Date Title
WO2012099106A1 (ja) 処理装置の異常判定システム及びその異常判定方法
JP3516195B2 (ja) 塗布膜形成方法及びその装置
EP1308783B1 (en) Resist coating-developing apparatus
JP4494332B2 (ja) リンス処理方法、現像処理装置、および制御プログラム
JP4448082B2 (ja) 基板処理装置
US20100154826A1 (en) System and Method For Rinse Optimization
WO2006107523A1 (en) Wafer curvature estimation, monitoring, and compensation
US7563043B2 (en) Coating/developing apparatus and substrate transfer method
JP2007088485A (ja) 基板処理装置及び基板処理方法
US6399518B1 (en) Resist coating and developing processing apparatus
US20080204675A1 (en) Coating/developing apparatus and pattern forming method
US7128481B2 (en) Substrate processing apparatus for inspecting processing history data
JP4261107B2 (ja) 基板処理装置
US20050061242A1 (en) Substrate processing apparatus for performing photolithography
JP2003273009A (ja) 基板処理方法及び基板処理装置
JP3878907B2 (ja) 基板処理装置及び基板処理方法
JP2003203837A (ja) 基板処理方法及び基板処理装置
JP3599330B2 (ja) 基板処理方法及び基板処理装置
JP3481499B2 (ja) レジスト処理方法及びレジスト処理装置
US20120045721A1 (en) Method for forming a self-aligned double pattern
WO2003056610A1 (fr) Procede de traitement de substrat et dispositif de traitement de substrat
US8341819B2 (en) Thermal processing system and method of using
JP2004207703A (ja) プロセス制御システム及びプロセス制御方法
JP2004214385A (ja) 塗布膜形成装置及びその方法
JP4202220B2 (ja) 検査装置、基板処理装置および基板処理方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP