WO2003028214A1

WO2003028214A1 - Circuit multistable

Info

Publication number: WO2003028214A1
Application number: PCT/JP2001/008121
Authority: WO
Inventors: Toshiyasu Suzuki
Original assignee: Toshiyasu Suzuki
Priority date: 2001-09-19
Filing date: 2001-09-19
Publication date: 2003-04-03
Also published as: JPWO2003028214A1

Description

明多安定回路技術分野

この発明は、その安定状態の数が 3又は 3以上で、その安定状態に応じた電圧もしくは電位を出力できる多安定回路に関する。この多安定回路は多値のメモリ一 .セル、多値メモリー又は多値記憶手段として利用できるので、多値論理回路、多値コンピュータ又は多値の制御手段などにも利用できる。背景技術

従来の多安定回路として本発明者の先行技術である特許第 2853041 号の第 14図〜第 15図ゃ特開 2000-83369号の図 27〜図 36に開示された多安定回路のうち、 10安定回路の 1例を第 4図に示す。

第 4図で V 1〜V 10は 10本の電源線で、電源線 V 1から電源線 V 10 の方へ行くに従々にその電位は高くなつて行く。各電源線と入出力端子 T i oとの間に 1つずつ接続される「P、 Nチャネルの接合型 FET2つの接続体」は第 5図の通り構成され、その両 FETがノ一マリィ ·オンであるためその接続体は「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を持つ負性抵抗手段である。但し、第 5図の負性抵抗手段は逆方向（図の下から上の方向）の電圧、電流に対して阻止能力が無い逆導通型の負性抵抗手段である。（参考：特開昭 51 - 2921号の第 1図）そして、「電源線 V 10に接続される負性抵抗手段」だけがアル ·ァップ手段として機能し、「電源線 V9〜V1それぞれに 1つずつ接続される負性抵抗手段」はアル'ダウン手段として機能するので、第 4図の多安定回路は 10の安定状態を持つことができる。これら負性抵抗手段は逆導通型である為「電源線 V9〜V 2に接続される各負性抵抗手段」に逆阻止用ダイオードが 1つずつ直列接続され、 1方向性の負性抵抗手段が 8つ構成されている。その接続理由は、例えば入出力端子 T i oが電源線 V 1の電位または電圧を出力するとき「電源線 V 9〜V 2に接続される各負性抵抗手段から逆方向電流が電源線 V 1へ流れ込んで、その逆方向電流が電源線 V 1に接続される負性抵抗手段のアル ·ダウン動作を妨げる」のを防ぐ為である。

尚、第 4図の多安定回路において「各電源線間の電位差の大きさ」と「各 FETの完全オフ駆動電圧の大きさ」の関係に関して、その 10の負性抵抗手段のうち 1つはオンで、残り 9つはオフであるが、各オフが完全なオフであれば、どの安定状態の時でも「少なくとも 2つ以上の負性抵抗手段を同時に流れる漏洩電流」が無く、消費電流ゼロで、都合が良い。そのためには「各電源線間の電位差の大きさ」は「オフである 9つの負性抵抗手段それぞれの各 F E Tの完全オフ駆動電圧の大きさ」以上の大きさのゲ一ト逆バイァス電圧をその FETに供袷できる大きさでなければならない。

また、第ら図〜第 8図に他の負性抵抗手段の例を 3つ示す。但し、一般的な I GBTはノ一マリィ .オフの MOSFET構造を内蔵しているが、その MOSFETをノ一マリィ 'オンにすれば、当然その I GBTはノ一マリィ -オンになる。もちろん、第 4図の回路において各負性抵抗手段の代わりに第 6図〜第 8図の負性抵抗手段のうちどれかを 1つずつ使うことができる。 (参考：特開 2 0 0 0— 8 3 3 6 9号の図 8 1〜図 1 0 0の各負性抵抗手段と、ノーマリイ ·オンの S Iサイリスタを用いた図 3 5〜図 3 6。）さらに、第 4図の回路において第 8図の負性抵抗手段を 1 0個用いる回路の場合、「電源線 V 9〜V 2に接続される I G B T」が全て逆阻止型ならば、「第 4図に示される 8つの逆阻止用ダイオード」は必要無く、その全ての負性抵抗手段を入出力端子 T i oに直結することができる。この事は逆阻止型のノ一マリィ .オンの S Iサイリスタを使う場合も同じである。しかしながら、「電源線 V 9〜V 2に接続される負性抵抗手段」それぞれはその安定状態に応じてアル ·ダウン機能を持つ一方、プル · アップ機能を持たないために、『読み出し不能になったり、又は、読み出しが遅かったり、あるいは、読み出しの際にその安定状態が変わり（すなわち、記憶内容が書き換えられ）、誤った安定状態の電位または電圧（すなわち、誤った記憶内容）が読み出されてしまう』という第 1の問題点が有る。

(第 1の問題点）例えば、選択スィツチでデータ線を入出力端子 T i oに接続して、入出力端子 T i oからその安定状態の電位（又は電圧）を読み出す時そのデータ線の電位が「その読み出す時の安定状態の電位」よりも低い場合、「電源線 V 1 0に接続される負性抵抗手段」ならアル ·アップできるが、「電源線 V 9 〜V 2に接続される各負性抵抗手段」ではプル ·アップすることができない。この事が読み出し不能または遅い読み出しとなる。又は、逆にそのデータ線が入出力端子 T i oの電位をアル ·ダウンしてその安定状態を変化させ、誤った安定状態の電位が読み出されてしまう。つまり、記憶内容が書き換えられ、誤った記憶内容が読み出されてしまう。

その問題を解決するために「電源線 V I 0に接続される負性抵抗手段」の代わりに例えばアル■アップ抵抗などのプル■アップ手段を接続する方法が考えられるが、今度は『安定状態のときの消費電流が増えてしまう』という第 2の問題点が新たに生じる。（第 2の問題点）尚、「第 4図の回路に対して電圧極性もしくは電圧方向に関して対称的な関係に有る回路」すなわち「第 4図の回路において各トランジスタを『それと相補関係に有るトランジスタ（例： Nチャネル F E Tに対する Pチャネル F E T。）』で 1つずつ置き換え、電圧極性もしくは電圧方向の有る各構成要素（例：直流電源、ダイオード。）の向きを逆にした多安定回路」では、電源線 V 1 0〜V 1の電位の高低が正反対にひつくり返り、 8つの逆阻止用ダイオードの向きが逆になるので、前述したプル ·アップ機能の補足、強化ではなくアル ·ダウン機能の補足、強化が必要になる。

この場合も、プル ·ダウン抵抗などのプル ·ダウン手段が接続されるため、大きなシンク電流（吸い込み電流〉を供給する必要が有り、やはり『安定状態の時の消費電流が増えてしまう』という第 2の問題点が新たに生じる。そこで、本発明は、『安定状態のときの消費電流を増やさずに、読み出し不能も、読み出し時の安定状態の変化も、誤った安定状態の電位または電圧 (もしくは誤った記憶内容）の読み出しも無く、かつ、読み出し時間が早い』多安定回路を提供することを目的としている。発明の開示即ち、本発明は請求の範囲第 1項に記載された通りの多安定回路である。本発明は、少なくとも「最高電位の電位供給線手段（例えば電源線など。）と最低電位の電位供給線手段の間に有る電位供給線手段」のそれぞれに接続される各負性抵抗手段に「その雨端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を双方向に対して持つ双方向性プル手段を 1つずつ用いている。ただし、その電位供給線手段の数は 3又は 3以上の所定数であるから、本発明の多安定回路は 3安定回路もしくはそれ以上の安定回路である。

このことによって、その双方向性プル手段それぞれはアル ·アツフ。とフ。ル · ダウンの両機能を持っている。このため、外部データ線がこの多安定回路の入出力端子に接続されて、その入出力端子からその安定状態の電位を読み出す時、たとえその外部データ線の電位が「その読み出す時の安定状態」の電位より高かろうが低かろうが、その外部データ線はその安定状態に応じてプル .アップされたり、あるいは、アル .ダウンされたりするので、『読み出し不能も、読み出し時の安定状態の変化も、誤った安定状態の電位または電圧（もしくは誤った記憶内容）の読み出しも無く、読み出し時間が早い』という第 1の効果が本発明の多安定回路に有る。（第 1の効果）それから、前述した様なアル -アップ抵抗などのアル■アップ手段またはプル ·ダウン抵抗などのプル ·ダウン手段が必要無いので、『安定状態の時の消費電流が増えない』という第 2の効果が本発明の多安定回路に有る。

(第 2の効果）尚、「その最高電位の電位供給線手段に接続される、負性抵抗特性を持つフ°ル -アップ手段」が前述した様な双方向性アル手段でももちろん構わないし、「最低電位の電位供給線手段に接続される、負性抵抗特性を持つプル - ダウン手段」が前述した様な双方向性アル手段でももちろん構わない。両方とも双方向性アル手段である多安定回路は、請求の範囲第 2項記載の多安定回路に対応する。図面の筒単な説明

第 1図〜第 3図それぞれは本発明の実施例の回路を 1つずつ示す回路図であり、第 4図は従来の多安定回路の 1例を示す回路図であり、第 5図〜第 8 図それぞれは負性抵抗手段の例を 1つずつ示す回路図である。発明を実施するための最良の形態

本発明をより詳細に説明するために、添付図面に従ってこれを説明する。第 1図に示す 1実施例は「請求の範囲第 1項に記載中の所定数 N」が 1 0である 1 0安定回路で、電源線 V 1から電源線 V 1 0の方へ行くに従い順々にその電位は高くなつて行く。第 1図の実施例の各構成手段は次の通り請求の範囲第 1項に記載中の各構成手段に相当する。

a )電源線 V 1〜V 1 0それぞれが同項記載中の第 1電位供給線手段から第 1 0電位供給線手段までのそれぞれにこの順序で。

b ) 出力端子 T o u tが請求項 1記載中の出力端子に。

c ) 「電源線 V Iと出力端子 T o u tの間に接続される P、 Nチャネルの接合型 F E T計 2つの接合体」が請求項 1記载中のアル ·ダウン手段に。

d ) 「電源線 V 2〜V それぞれと出力端子 T o u tの間に.1つずつ接続される P、 Nチャネルの接合型 FET計 4つの接合体」が請求項 1記載中の双方向性プル手段に。

e ) 「電源線 VI 0と出力端子 Toutの間に接続される P、 Nチャネルの接合型 FET計 2つの接合体」が請求項 1記载中のアル■アップ手段に。

当然の事ながら、それぞれの電源線間には直流電源手段（図示せず。）が 1つずつ存在する。電源線 VI 0、 VIそれぞれと入出力端子 Ti ₀の間に従来と同じ様に「P、 Nチャネルの接合型 FET2つの接続体」が 1つずつ接続され、各接続体はアル ·アップ手段とアル ·ダウン手段として機能する一方、電源線 V9〜V2それぞれと入出力端子 Ti oの間には双方向性の負性抵抗手段が 1つずつ接続され、それらの負性抵抗手段は「アル'アップ機能とアル ·ダウン機能を持つ双方向性アル手段」として機能する。それら双方向性の負性抵抗手段は「第 5図に示される負性抵抗手段 2つが直列接続されたもの」であるが、両方の逆導通方向は互いに正反対であるため、その双方向性の負性抵抗手段は「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を双方向に持つことができる。

このため、「電源線 V 10〜V 2に接続される負性抵抗手段」それぞれはアル -アップ手段として機能できるので、例えばデータ読み出しの際に選択スィツチが外部データ線を入出力端子 T i oに接続した時その外部データ線の電位が「その読み出す時の安定状態の電位」より低くても、容易に「電源線 VI 0〜V 2に接続される負性抵抗手段」それぞれはその外部データ線の電位をプル■アップすることができる。そして、「電源線 V 9〜V 1に接続される負性抵抗手段」それぞれはアル ·ダウン手段として機能できるので、例えばデータ読み出し時に選択スィツチが外部データ線を入出力端子 T i o に接続した時その外部データ線の電位が「その読み出す時の安定状態の電位」より高くても、「電源線 V 9〜V 1に接続される負性抵抗手段」それぞれは容易にその外部データ線の電位をアル ·ダウンすることができる。

その結果、前述通り『読み出し不能も、読み出し時の安定状態の変化も、誤った安定状態の電位または電圧（もしくは誤った記憶内容）の読み出しも無く、読み出し時間が早くなる』という第 1効果が、第 1図の実施例を含め、本発明の多安定回路に有る。（第 1効果）読み出し時間が早くなるのはその外部データ線の電荷の充放電がすべての安定状態において速やかに行われる様になるからである。

それから、前述した様な「アル■アップ抵抗などのアル■アップ手段」や「プル ·ダウン抵抗などのプル■ダウン手段」が必要無いので、『安定状態のときの消費電流が増えない』という第 2効果が、第 1図の実施例を舍め、本発明の多安定回路に有る。（第 2効果）尚、「電源線 V 1 0、 V 1それぞれに接続される負性抵抗手段」が「電源線 V 9〜V 2それぞれに接続される双方向性の負性抵抗手段」と同じ双方向性の負性抵抗手段であっても、回路動作上で全く問題無い。その部品点数の増加が問題にならないのなら、むしろその方が『全ての負性抵抗手段が同じ構成になるため、 I C化の際に都合が良い』という利点が有るし、『電源の接続を間違えて電源線 V 1 0から電源線 V 1の方へ行くに従って順々にその電位が高くなつて行っても全く問題が無いし、又は、積極的に電源線の電位の高低を入れ換える使い方もできる』という利点も有る。これらの事は後述する第 2図〜第 3図の各実施例につても言うことができる。第 2図〜第 3図に示す各実施例も、「請求の範囲第 1項に記載中の所定数 N」が 10である 10安定回路である。「電源線 V9〜V2それぞれに接続される双方向性の負性抵抗手段」として第 2図に示す実施例では「第 5図の負性抵抗手段とダイオード ·ブリッジ接続型整流回路を組み合わせた双方向性の負性抵抗手段」を 1つずつ使用し、第 3図に示す実施例では「第 5図の負性抵抗手段と逆阻止用ダイ才一ドを直列接続した 1方向性の負性抵抗手段を 2つ逆並列接続した双方向性の負性抵抗手段」を 1つずつ使用している。最後に補足する事として第 1図〜第 3図の各実施例は「請求の範囲第 1項に記載中の所定数 N」が 10である 10安定回路であるが、所定数 Nは当然 10に限定されず、 3又はそれ以上ならいくつでも構わない。例えば 4、 5 、 8、 12、 15、 16、 20、 25、 30、 32、 45、 60、 64等。また、第 1図〜第 3図の各実施例において「電源線 VI 0、 VIそれぞれに接続される負性抵抗手段」の代わりに「第 5図の負性抵抗手段と逆阻止用のダイォードを直列接続した 1方向性の負性抵抗手段」を 1つずつ用いても良い。この事は接合型 FETを使わない負性抵抗手段の場合でも言える。さらに、「第 1図〜第 3図の各実施例」又は「それから派生する各実施例」において Pチャネルの接合型 FETの代わりに「駆動用の逆バイアス電圧極性がアラスで、. ノーマリィ ■オンのスィツチング手段」なら何でも使うことができ、 Nチャネルの接合型 FETの代わりに「駆動用の逆バイアス電圧極性がマイナスで、ノーマリィ ·オンのスィツチング手段」なら何でも使うことができる。

それから、第 3図の実施例で各接合型 F E Tの代わりに逆阻止型 I G B T の様にノーマリィ ·オンの逆阻止型スィツチング手段を 1つずつ使う場合、逆阻止用ダイォードは 1つも要らない。

そして、「第 1図〜第 3図の各実施例」又は「それから派生する各実施例」において「それぞれの電源線間の電位差の大きさ」と「各負性抵抗手段を構成するノーマリイ ·オンの各スィツチング手段の完全オフ駆動電圧の大きさ」の関係に関して、そのすベての負性抵抗手段のうち 1つはオンで、その残りはオフであるが、各オフが完全なオフであれば、どの安定状態の時でも「少なくとも 2つ以上の負性抵抗手段を同時に流れる漏洩電流」が全く無く、 C M O Sメモリ一の様に安定状態での消費電流はゼロで、都合良い。そのためには「それぞれの電源線間の電位差の大きさ」は「オフであるその残りの負性抵抗手段それぞれの各スィツチング手段の完全オフ駆動電圧の大きさ」以上の大きさの駆動逆バイァス電圧をそのスィチング手段に供給できる大きさでなければならない。産業上の利用可能性

半導体の高集積化による高機能化もそろそろ限界に達していると言われており、別の手段、方法が模索されている。その 1つの答えが多値化であるが、本発明にかかる多安定回路は多値メモリー■セル、多値メモリーもしくは多値記憶手段として有用であり、多値論理回路、多値コンピュータもしくは多値制御手段などに用いるのに適している。

Claims

請求の範囲

1 - 3又は 3以上の所定数を Nとしたときに、

第 1電位から第 N電位まで番号順に電位が高くなつて行く N個の電位を供給する第 1電位供給線手段〜第 N電位供給線手段と：

信号の入出力を行う入出力端子と、

前記第 1電位供給線手段と前記入出力端子の間に接続され、「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を持つアル ·ダウン手段と前記第 2電位供給線手段から前記第（N— 1 )電位供給線手段までの各電位供給線手段と前記入出力端子の間に 1つずつ接続され、「その雨端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を双方向に対して持つ（N— 2 )個の双方向性プル手段と、

前記第 N電位供給線手段と前記入出力端子の間に接続され、「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を持つアル ·アップ手段、を有することを特徴とする多安定回路。

2 · 前記プル ·ダウン手段が「その負性抵抗特性を双方向に持つ双方向性のアル手段」として機能し、前記プル■アップ手段が「その負性抵抗特性を双方向に持つ双方向性のフレ手段」として機能することを特徴とする請求の範囲第 1項に記載の多安定回路。