JPWO2003028214A1 - 多安定回路 - Google Patents
多安定回路 Download PDFInfo
- Publication number
- JPWO2003028214A1 JPWO2003028214A1 JP2003531610A JP2003531610A JPWO2003028214A1 JP WO2003028214 A1 JPWO2003028214 A1 JP WO2003028214A1 JP 2003531610 A JP2003531610 A JP 2003531610A JP 2003531610 A JP2003531610 A JP 2003531610A JP WO2003028214 A1 JPWO2003028214 A1 JP WO2003028214A1
- Authority
- JP
- Japan
- Prior art keywords
- negative resistance
- pull
- power supply
- supply line
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/038—Multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/3568—Multistable circuits
Landscapes
- Logic Circuits (AREA)
Abstract
その安定状態に応じた電圧もしくは電位を出力できる多安定回路で、用途は多値メモリー・セル、多値メモリー、多値記憶手段、多値論理回路、多値コンピュータ、多値制御手段などである。例えば、10安定回路の場合、電源線(V1)から電源線(V10)の方へ行くのに従って順々にその電位は高くなり、電源線(V1)と入出力端子(Tio)の間に「負性抵抗特性を持つプル・ダウン手段」を接続し、電源線(V2)から電源線(V9)までの各電源線と入出力端子(Tio)の間に「その負性抵抗特性を双方向に持つ双方向性プル手段」を1つずつ接続し、電源線(V10)と入出力端子(Tio)の間に「その負性抵抗特性を持つプル・アップ手段」を接続している。その負性抵抗特性は「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」である。前記双方向性プル手段を8つ用いたので、読み出し不能も、読み出し時の安定状態の変化も、誤った読み出しも無くなり、読み出し時間が早くなる。
Description
技術分野
この発明は、その安定状態の数が3又は3以上で、その安定状態に応じた電圧もしくは電位を出力できる多安定回路に関する。この多安定回路は多値のメモリー・セル、多値メモリー又は多値記憶手段として利用できるので、多値論理回路、多値コンピュータ又は多値の制御手段などにも利用できる。
背景技術
従来の多安定回路として本発明者の先行技術である特許第2853041号の第14図〜第15図や特開2000−83369号の図27〜図36に開示された多安定回路のうち、10安定回路の1例を第4図に示す。
第4図でV1〜V10は10本の電源線で、電源線V1から電源線V10の方へ行くに従い順々にその電位は高くなって行く。各電源線と入出力端子Tioとの間に1つずつ接続される「P、Nチャネルの接合型FET2つの接続体」は第5図の通り構成され、その両FETがノーマリィ・オンであるためその接続体は「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を持つ負性抵抗手段である。但し、第5図の負性抵抗手段は逆方向(図の下から上の方向)の電圧、電流に対して阻止能力が無い逆導通型の負性抵抗手段である。 (参考:特開昭51−2921号の第1図)
そして、「電源線V10に接続される負性抵抗手段」だけがプル・アップ手段として機能し、「電源線V9〜V1それぞれに1つずつ接続される負性抵抗手段」はプル・ダウン手段として機能するので、第4図の多安定回路は10の安定状態を持つことができる。これら負性抵抗手段は逆導通型である為「電源線V9〜V2に接続される各負性抵抗手段」に逆阻止用ダイオードが1つずつ直列接続され、1方向性の負性抵抗手段が8つ構成されている。
その接続理由は、例えば入出力端子Tioが電源線V1の電位または電圧を出力するとき「電源線V9〜V2に接続される各負性抵抗手段から逆方向電流が電源線V1へ流れ込んで、その逆方向電流が電源線V1に接続される負性抵抗手段のプル・ダウン動作を妨げる」のを防ぐ為である。
尚、第4図の多安定回路において「各電源線間の電位差の大きさ」と「各FETの完全オフ駆動電圧の大きさ」の関係に関して、その10の負性抵抗手段のうち1つはオンで、残り9つはオフであるが、各オフが完全なオフであれば、どの安定状態の時でも「少なくとも2つ以上の負性抵抗手段を同時に流れる漏洩電流」が無く、消費電流ゼロで、都合が良い。そのためには「各電源線間の電位差の大きさ」は「オフである9つの負性抵抗手段それぞれの各FETの完全オフ駆動電圧の大きさ」以上の大きさのゲート逆バイアス電圧をそのFETに供給できる大きさでなければならない。
また、第6図〜第8図に他の負性抵抗手段の例を3つ示す。但し、一般的なIGBTはノーマリィ・オフのMOSFET構造を内蔵しているが、そのMOSFETをノーマリィ・オンにすれば、当然そのIGBTはノーマリィ・オンになる。もちろん、第4図の回路において各負性抵抗手段の代わりに第6図〜第8図の負性抵抗手段のうちどれかを1つずつ使うことができる。
(参考:特開2000−83369号の図81〜図100の各負性抵抗手段と、ノーマリィ・オンのSIサイリスタを用いた図35〜図36。)
さらに、第4図の回路において第8図の負性抵抗手段を10個用いる回路の場合、「電源線V9〜V2に接続されるIGBT」が全て逆阻止型ならば、「第4図に示される8つの逆阻止用ダイオード」は必要無く、その全ての負性抵抗手段を入出力端子Tioに直結することができる。この事は逆阻止型のノーマリィ・オンのSIサイリスタを使う場合も同じである。
しかしながら、「電源線V9〜V2に接続される負性抵抗手段」それぞれはその安定状態に応じてプル・ダウン機能を持つ一方、プル・アップ機能を持たないために、『読み出し不能になったり、又は、読み出しが遅かったり、あるいは、読み出しの際にその安定状態が変わり(すなわち、記憶内容が書き換えられ)、誤った安定状態の電位または電圧(すなわち、誤った記憶内容)が読み出されてしまう』という第1の問題点が有る。
(第1の問題点)
例えば、選択スイッチでデータ線を入出力端子Tioに接続して、入出力端子Tioからその安定状態の電位(又は電圧)を読み出す時そのデータ線の電位が「その読み出す時の安定状態の電位」よりも低い場合、「電源線V10に接続される負性抵抗手段」ならプル・アップできるが、「電源線V9〜V2に接続される各負性抵抗手段」ではプル・アップすることができない。この事が読み出し不能または遅い読み出しとなる。又は、逆にそのデータ線が入出力端子Tioの電位をプル・ダウンしてその安定状態を変化させ、誤った安定状態の電位が読み出されてしまう。つまり、記憶内容が書き換えられ、誤った記憶内容が読み出されてしまう。
その問題を解決するために「電源線V10に接続される負性抵抗手段」の代わりに例えばプル・アップ抵抗などのプル・アップ手段を接続する方法が考えられるが、今度は『安定状態のときの消費電流が増えてしまう』という第2の問題点が新たに生じる。 (第2の問題点)
尚、「第4図の回路に対して電圧極性もしくは電圧方向に関して対称的な関係に有る回路」すなわち「第4図の回路において各トランジスタを『それと相補関係に有るトランジスタ(例:NチャネルFETに対するPチャネルFET。)』で1つずつ置き換え、電圧極性もしくは電圧方向の有る各構成要素(例: 直流電源、ダイオード。)の向きを逆にした多安定回路」では、電源線V10〜V1の電位の高低が正反対にひっくり返り、8つの逆阻止用ダイオードの向きが逆になるので、前述したプル・アップ機能の補足、強化ではなくプル・ダウン機能の補足、強化が必要になる。
この場合も、プル・ダウン抵抗などのプル・ダウン手段が接続されるため、大きなシンク電流(吸い込み電流)を供給する必要が有り、やはり『安定状態の時の消費電流が増えてしまう』という第2の問題点が新たに生じる。
そこで、本発明は、『安定状態のときの消費電流を増やさずに、読み出し不能も、読み出し時の安定状態の変化も、誤った安定状態の電位または電圧(もしくは誤った記憶内容)の読み出しも無く、かつ、読み出し時間が早い』多安定回路を提供することを目的としている。
発明の開示
即ち、本発明は請求の範囲第1項に記載された通りの多安定回路である。本発明は、少なくとも「最高電位の電位供給線手段(例えば電源線など。)と最低電位の電位供給線手段の間に有る電位供給線手段」のそれぞれに接続される各負性抵抗手段に「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を双方向に対して持つ双方向性プル手段を1つずつ用いている。ただし、その電位供給線手段の数は3又は3以上の所定数であるから、本発明の多安定回路は3安定回路もしくはそれ以上の安定回路である。
このことによって、その双方向性プル手段それぞれはプル・アップとプル・ダウンの両機能を持っている。このため、外部データ線がこの多安定回路の入出力端子に接続されて、その入出力端子からその安定状態の電位を読み出す時、たとえその外部データ線の電位が「その読み出す時の安定状態」の電位より高かろうが低かろうが、その外部データ線はその安定状態に応じてプル・アップされたり、あるいは、プル・ダウンされたりするので、『読み出し不能も、読み出し時の安定状態の変化も、誤った安定状態の電位または電圧(もしくは誤った記憶内容)の読み出しも無く、読み出し時間が早い』という第1の効果が本発明の多安定回路に有る。 (第1の効果)
それから、前述した様なプル・アップ抵抗などのプル・アップ手段またはプル・ダウン抵抗などのプル・ダウン手段が必要無いので、『安定状態の時の消費電流が増えない』という第2の効果が本発明の多安定回路に有る。
(第2の効果)
尚、「その最高電位の電位供給線手段に接続される、負性抵抗特性を持つプル・アップ手段」が前述した様な双方向性プル手段でももちろん構わないし、「最低電位の電位供給線手段に接続される、負性抵抗特性を持つプル・ダウン手段」が前述した様な双方向性プル手段でももちろん構わない。両方とも双方向性プル手段である多安定回路は、請求の範囲第2項記載の多安定回路に対応する。
発明を実施するための最良の形態
本発明をより詳細に説明するために、添付図面に従ってこれを説明する。第1図に示す1実施例は「請求の範囲第1項に記載中の所定数N」が10である10安定回路で、電源線V1から電源線V10の方へ行くに従い順々にその電位は高くなって行く。第1図の実施例の各構成手段は次の通り請求の範囲第1項に記載中の各構成手段に相当する。
a)電源線V1〜V10それぞれが同項記載中の第1電位供給線手段から第10電位供給線手段までのそれぞれにこの順序で。
b)出力端子Toutが請求項1記載中の出力端子に。
c)「電源線V1と出力端子Toutの間に接続されるP、Nチャネルの接合型FET計2つの接合体」が請求項1記載中のプル・ダウン手段に。
d)「電源線V2〜V9それぞれと出力端子Toutの間に1つずつ接続されるP、Nチャネルの接合型FET計4つの接合体」が請求項1記載中の双方向性プル手段に。
e)「電源線V10と出力端子Toutの間に接続されるP、Nチャネルの接合型FET計2つの接合体」が請求項1記載中のプル・アップ手段に。
当然の事ながら、それぞれの電源線間には直流電源手段(図示せず。)が1つずつ存在する。電源線V10、V1それぞれと入出力端子Tioの間に従来と同じ様に「P、Nチャネルの接合型FET2つの接続体」が1つずつ接続され、各接続体はプル・アップ手段とプル・ダウン手段として機能する。
一方、電源線V9〜V2それぞれと入出力端子Tioの間には双方向性の負性抵抗手段が1つずつ接続され、それらの負性抵抗手段は「プル・アップ機能とプル・ダウン機能を持つ双方向性プル手段」として機能する。それら双方向性の負性抵抗手段は「第5図に示される負性抵抗手段2つが直列接続されたもの」であるが、両方の逆導通方向は互いに正反対であるため、その双方向性の負性抵抗手段は「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を双方向に持つことができる。
このため、「電源線V10〜V2に接続される負性抵抗手段」それぞれはプル・アップ手段として機能できるので、例えばデータ読み出しの際に選択スイッチが外部データ線を入出力端子Tioに接続した時その外部データ線の電位が「その読み出す時の安定状態の電位」より低くても、容易に「電源線V10〜V2に接続される負性抵抗手段」それぞれはその外部データ線の電位をプル・アップすることができる。そして、「電源線V9〜V1に接続される負性抵抗手段」それぞれはプル・ダウン手段として機能できるので、例えばデータ読み出し時に選択スイッチが外部データ線を入出力端子Tioに接続した時その外部データ線の電位が「その読み出す時の安定状態の電位」より高くても、「電源線V9〜V1に接続される負性抵抗手段」それぞれは容易にその外部データ線の電位をプル・ダウンすることができる。
その結果、前述通り『読み出し不能も、読み出し時の安定状態の変化も、誤った安定状態の電位または電圧(もしくは誤った記憶内容)の読み出しも無く、読み出し時間が早くなる』という第1効果が、第1図の実施例を含め、本発明の多安定回路に有る。 (第1効果)
読み出し時間が早くなるのはその外部データ線の電荷の充放電がすべての安定状態において速やかに行われる様になるからである。
それから、前述した様な「プル・アップ抵抗などのプル・アップ手段」や「プル・ダウン抵抗などのプル・ダウン手段」が必要無いので、『安定状態のときの消費電流が増えない』という第2効果が、第1図の実施例を含め、本発明の多安定回路に有る。 (第2効果)
尚、「電源線V10、V1それぞれに接続される負性抵抗手段」が「電源線V9〜V2それぞれに接続される双方向性の負性抵抗手段」と同じ双方向性の負性抵抗手段であっても、回路動作上で全く問題無い。その部品点数の増加が問題にならないのなら、むしろその方が『全ての負性抵抗手段が同じ構成になるため、IC化の際に都合が良い』という利点が有るし、『電源の接続を間違えて電源線V10から電源線V1の方へ行くに従って順々にその電位が高くなって行っても全く問題が無いし、又は、積極的に電源線の電位の高低を入れ換える使い方もできる』という利点も有る。これらの事は後述する第2図〜第3図の各実施例についても言うことができる。
第2図〜第3図に示す各実施例も、「請求の範囲第1項に記載中の所定数N」が10である10安定回路である。「電源線V9〜V2それぞれに接続される双方向性の負性抵抗手段」として第2図に示す実施例では「第5図の負性抵抗手段とダイオード・ブリッジ接続型整流回路を組み合わせた双方向性の負性抵抗手段」を1つずつ使用し、第3図に示す実施例では「第5図の負性抵抗手段と逆阻止用ダイオードを直列接続した1方向性の負性抵抗手段を2つ逆並列接続した双方向性の負性抵抗手段」を1つずつ使用している。
最後に補足する事として第1図〜第3図の各実施例は「請求の範囲第1項に記載中の所定数N」が10である10安定回路であるが、所定数Nは当然10に限定されず、3又はそれ以上ならいくつでも構わない。例えば4、5、8、12、15、16、20、25、30、32、45、60、64等。
また、第1図〜第3図の各実施例において「電源線V10、V1それぞれに接続される負性抵抗手段」の代わりに「第5図の負性抵抗手段と逆阻止用のダイオードを直列接続した1方向性の負性抵抗手段」を1つずつ用いても良い。この事は接合型FETを使わない負性抵抗手段の場合でも言える。
さらに、「第1図〜第3図の各実施例」又は「それから派生する各実施例」においてPチャネルの接合型FETの代わりに「駆動用の逆バイアス電圧極性がプラスで、ノーマリィ・オンのスイッチング手段」なら何でも使うことができ、Nチャネルの接合型FETの代わりに「駆動用の逆バイアス電圧極性がマイナスで、ノーマリィ・オンのスイッチング手段」なら何でも使うことができる。
それから、第3図の実施例で各接合型FETの代わりに逆阻止型IGBTの様にノーマリィ・オンの逆阻止型スイッチング手段を1つずつ使う場合、逆阻止用ダイオードは1つも要らない。
そして、「第1図〜第3図の各実施例」又は「それから派生する各実施例」において「それぞれの電源線間の電位差の大きさ」と「各負性抵抗手段を構成するノーマリィ・オンの各スイッチング手段の完全オフ駆動電圧の大きさ」の関係に関して、そのすべての負性抵抗手段のうち1つはオンで、その残りはオフであるが、各オフが完全なオフであれば、どの安定状態の時でも「少なくとも2つ以上の負性抵抗手段を同時に流れる漏洩電流」が全く無く、CMOSメモリーの様に安定状態での消費電流はゼロで、都合良い。そのためには「それぞれの電源線間の電位差の大きさ」は「オフであるその残りの負性抵抗手段それぞれの各スイッチング手段の完全オフ駆動電圧の大きさ」以上の大きさの駆動逆バイアス電圧をそのスイッチング手段に供給できる大きさでなければならない。
産業上の利用可能性
半導体の高集積化による高機能化もそろそろ限界に達していると言われており、別の手段、方法が模索されている。その1つの答えが多値化であるが、本発明にかかる多安定回路は多値メモリー・セル、多値メモリーもしくは多値記憶手段として有用であり、多値論理回路、多値コンピュータもしくは多値制御手段などに用いるのに適している。
【図面の簡単な説明】
第1図〜第3図それぞれは本発明の実施例の回路を1つずつ示す回路図であり、第4図は従来の多安定回路の1例を示す回路図であり、第5図〜第8図それぞれは負性抵抗手段の例を1つずつ示す回路図である。
この発明は、その安定状態の数が3又は3以上で、その安定状態に応じた電圧もしくは電位を出力できる多安定回路に関する。この多安定回路は多値のメモリー・セル、多値メモリー又は多値記憶手段として利用できるので、多値論理回路、多値コンピュータ又は多値の制御手段などにも利用できる。
背景技術
従来の多安定回路として本発明者の先行技術である特許第2853041号の第14図〜第15図や特開2000−83369号の図27〜図36に開示された多安定回路のうち、10安定回路の1例を第4図に示す。
第4図でV1〜V10は10本の電源線で、電源線V1から電源線V10の方へ行くに従い順々にその電位は高くなって行く。各電源線と入出力端子Tioとの間に1つずつ接続される「P、Nチャネルの接合型FET2つの接続体」は第5図の通り構成され、その両FETがノーマリィ・オンであるためその接続体は「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を持つ負性抵抗手段である。但し、第5図の負性抵抗手段は逆方向(図の下から上の方向)の電圧、電流に対して阻止能力が無い逆導通型の負性抵抗手段である。 (参考:特開昭51−2921号の第1図)
そして、「電源線V10に接続される負性抵抗手段」だけがプル・アップ手段として機能し、「電源線V9〜V1それぞれに1つずつ接続される負性抵抗手段」はプル・ダウン手段として機能するので、第4図の多安定回路は10の安定状態を持つことができる。これら負性抵抗手段は逆導通型である為「電源線V9〜V2に接続される各負性抵抗手段」に逆阻止用ダイオードが1つずつ直列接続され、1方向性の負性抵抗手段が8つ構成されている。
その接続理由は、例えば入出力端子Tioが電源線V1の電位または電圧を出力するとき「電源線V9〜V2に接続される各負性抵抗手段から逆方向電流が電源線V1へ流れ込んで、その逆方向電流が電源線V1に接続される負性抵抗手段のプル・ダウン動作を妨げる」のを防ぐ為である。
尚、第4図の多安定回路において「各電源線間の電位差の大きさ」と「各FETの完全オフ駆動電圧の大きさ」の関係に関して、その10の負性抵抗手段のうち1つはオンで、残り9つはオフであるが、各オフが完全なオフであれば、どの安定状態の時でも「少なくとも2つ以上の負性抵抗手段を同時に流れる漏洩電流」が無く、消費電流ゼロで、都合が良い。そのためには「各電源線間の電位差の大きさ」は「オフである9つの負性抵抗手段それぞれの各FETの完全オフ駆動電圧の大きさ」以上の大きさのゲート逆バイアス電圧をそのFETに供給できる大きさでなければならない。
また、第6図〜第8図に他の負性抵抗手段の例を3つ示す。但し、一般的なIGBTはノーマリィ・オフのMOSFET構造を内蔵しているが、そのMOSFETをノーマリィ・オンにすれば、当然そのIGBTはノーマリィ・オンになる。もちろん、第4図の回路において各負性抵抗手段の代わりに第6図〜第8図の負性抵抗手段のうちどれかを1つずつ使うことができる。
(参考:特開2000−83369号の図81〜図100の各負性抵抗手段と、ノーマリィ・オンのSIサイリスタを用いた図35〜図36。)
さらに、第4図の回路において第8図の負性抵抗手段を10個用いる回路の場合、「電源線V9〜V2に接続されるIGBT」が全て逆阻止型ならば、「第4図に示される8つの逆阻止用ダイオード」は必要無く、その全ての負性抵抗手段を入出力端子Tioに直結することができる。この事は逆阻止型のノーマリィ・オンのSIサイリスタを使う場合も同じである。
しかしながら、「電源線V9〜V2に接続される負性抵抗手段」それぞれはその安定状態に応じてプル・ダウン機能を持つ一方、プル・アップ機能を持たないために、『読み出し不能になったり、又は、読み出しが遅かったり、あるいは、読み出しの際にその安定状態が変わり(すなわち、記憶内容が書き換えられ)、誤った安定状態の電位または電圧(すなわち、誤った記憶内容)が読み出されてしまう』という第1の問題点が有る。
(第1の問題点)
例えば、選択スイッチでデータ線を入出力端子Tioに接続して、入出力端子Tioからその安定状態の電位(又は電圧)を読み出す時そのデータ線の電位が「その読み出す時の安定状態の電位」よりも低い場合、「電源線V10に接続される負性抵抗手段」ならプル・アップできるが、「電源線V9〜V2に接続される各負性抵抗手段」ではプル・アップすることができない。この事が読み出し不能または遅い読み出しとなる。又は、逆にそのデータ線が入出力端子Tioの電位をプル・ダウンしてその安定状態を変化させ、誤った安定状態の電位が読み出されてしまう。つまり、記憶内容が書き換えられ、誤った記憶内容が読み出されてしまう。
その問題を解決するために「電源線V10に接続される負性抵抗手段」の代わりに例えばプル・アップ抵抗などのプル・アップ手段を接続する方法が考えられるが、今度は『安定状態のときの消費電流が増えてしまう』という第2の問題点が新たに生じる。 (第2の問題点)
尚、「第4図の回路に対して電圧極性もしくは電圧方向に関して対称的な関係に有る回路」すなわち「第4図の回路において各トランジスタを『それと相補関係に有るトランジスタ(例:NチャネルFETに対するPチャネルFET。)』で1つずつ置き換え、電圧極性もしくは電圧方向の有る各構成要素(例: 直流電源、ダイオード。)の向きを逆にした多安定回路」では、電源線V10〜V1の電位の高低が正反対にひっくり返り、8つの逆阻止用ダイオードの向きが逆になるので、前述したプル・アップ機能の補足、強化ではなくプル・ダウン機能の補足、強化が必要になる。
この場合も、プル・ダウン抵抗などのプル・ダウン手段が接続されるため、大きなシンク電流(吸い込み電流)を供給する必要が有り、やはり『安定状態の時の消費電流が増えてしまう』という第2の問題点が新たに生じる。
そこで、本発明は、『安定状態のときの消費電流を増やさずに、読み出し不能も、読み出し時の安定状態の変化も、誤った安定状態の電位または電圧(もしくは誤った記憶内容)の読み出しも無く、かつ、読み出し時間が早い』多安定回路を提供することを目的としている。
発明の開示
即ち、本発明は請求の範囲第1項に記載された通りの多安定回路である。本発明は、少なくとも「最高電位の電位供給線手段(例えば電源線など。)と最低電位の電位供給線手段の間に有る電位供給線手段」のそれぞれに接続される各負性抵抗手段に「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を双方向に対して持つ双方向性プル手段を1つずつ用いている。ただし、その電位供給線手段の数は3又は3以上の所定数であるから、本発明の多安定回路は3安定回路もしくはそれ以上の安定回路である。
このことによって、その双方向性プル手段それぞれはプル・アップとプル・ダウンの両機能を持っている。このため、外部データ線がこの多安定回路の入出力端子に接続されて、その入出力端子からその安定状態の電位を読み出す時、たとえその外部データ線の電位が「その読み出す時の安定状態」の電位より高かろうが低かろうが、その外部データ線はその安定状態に応じてプル・アップされたり、あるいは、プル・ダウンされたりするので、『読み出し不能も、読み出し時の安定状態の変化も、誤った安定状態の電位または電圧(もしくは誤った記憶内容)の読み出しも無く、読み出し時間が早い』という第1の効果が本発明の多安定回路に有る。 (第1の効果)
それから、前述した様なプル・アップ抵抗などのプル・アップ手段またはプル・ダウン抵抗などのプル・ダウン手段が必要無いので、『安定状態の時の消費電流が増えない』という第2の効果が本発明の多安定回路に有る。
(第2の効果)
尚、「その最高電位の電位供給線手段に接続される、負性抵抗特性を持つプル・アップ手段」が前述した様な双方向性プル手段でももちろん構わないし、「最低電位の電位供給線手段に接続される、負性抵抗特性を持つプル・ダウン手段」が前述した様な双方向性プル手段でももちろん構わない。両方とも双方向性プル手段である多安定回路は、請求の範囲第2項記載の多安定回路に対応する。
発明を実施するための最良の形態
本発明をより詳細に説明するために、添付図面に従ってこれを説明する。第1図に示す1実施例は「請求の範囲第1項に記載中の所定数N」が10である10安定回路で、電源線V1から電源線V10の方へ行くに従い順々にその電位は高くなって行く。第1図の実施例の各構成手段は次の通り請求の範囲第1項に記載中の各構成手段に相当する。
a)電源線V1〜V10それぞれが同項記載中の第1電位供給線手段から第10電位供給線手段までのそれぞれにこの順序で。
b)出力端子Toutが請求項1記載中の出力端子に。
c)「電源線V1と出力端子Toutの間に接続されるP、Nチャネルの接合型FET計2つの接合体」が請求項1記載中のプル・ダウン手段に。
d)「電源線V2〜V9それぞれと出力端子Toutの間に1つずつ接続されるP、Nチャネルの接合型FET計4つの接合体」が請求項1記載中の双方向性プル手段に。
e)「電源線V10と出力端子Toutの間に接続されるP、Nチャネルの接合型FET計2つの接合体」が請求項1記載中のプル・アップ手段に。
当然の事ながら、それぞれの電源線間には直流電源手段(図示せず。)が1つずつ存在する。電源線V10、V1それぞれと入出力端子Tioの間に従来と同じ様に「P、Nチャネルの接合型FET2つの接続体」が1つずつ接続され、各接続体はプル・アップ手段とプル・ダウン手段として機能する。
一方、電源線V9〜V2それぞれと入出力端子Tioの間には双方向性の負性抵抗手段が1つずつ接続され、それらの負性抵抗手段は「プル・アップ機能とプル・ダウン機能を持つ双方向性プル手段」として機能する。それら双方向性の負性抵抗手段は「第5図に示される負性抵抗手段2つが直列接続されたもの」であるが、両方の逆導通方向は互いに正反対であるため、その双方向性の負性抵抗手段は「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を双方向に持つことができる。
このため、「電源線V10〜V2に接続される負性抵抗手段」それぞれはプル・アップ手段として機能できるので、例えばデータ読み出しの際に選択スイッチが外部データ線を入出力端子Tioに接続した時その外部データ線の電位が「その読み出す時の安定状態の電位」より低くても、容易に「電源線V10〜V2に接続される負性抵抗手段」それぞれはその外部データ線の電位をプル・アップすることができる。そして、「電源線V9〜V1に接続される負性抵抗手段」それぞれはプル・ダウン手段として機能できるので、例えばデータ読み出し時に選択スイッチが外部データ線を入出力端子Tioに接続した時その外部データ線の電位が「その読み出す時の安定状態の電位」より高くても、「電源線V9〜V1に接続される負性抵抗手段」それぞれは容易にその外部データ線の電位をプル・ダウンすることができる。
その結果、前述通り『読み出し不能も、読み出し時の安定状態の変化も、誤った安定状態の電位または電圧(もしくは誤った記憶内容)の読み出しも無く、読み出し時間が早くなる』という第1効果が、第1図の実施例を含め、本発明の多安定回路に有る。 (第1効果)
読み出し時間が早くなるのはその外部データ線の電荷の充放電がすべての安定状態において速やかに行われる様になるからである。
それから、前述した様な「プル・アップ抵抗などのプル・アップ手段」や「プル・ダウン抵抗などのプル・ダウン手段」が必要無いので、『安定状態のときの消費電流が増えない』という第2効果が、第1図の実施例を含め、本発明の多安定回路に有る。 (第2効果)
尚、「電源線V10、V1それぞれに接続される負性抵抗手段」が「電源線V9〜V2それぞれに接続される双方向性の負性抵抗手段」と同じ双方向性の負性抵抗手段であっても、回路動作上で全く問題無い。その部品点数の増加が問題にならないのなら、むしろその方が『全ての負性抵抗手段が同じ構成になるため、IC化の際に都合が良い』という利点が有るし、『電源の接続を間違えて電源線V10から電源線V1の方へ行くに従って順々にその電位が高くなって行っても全く問題が無いし、又は、積極的に電源線の電位の高低を入れ換える使い方もできる』という利点も有る。これらの事は後述する第2図〜第3図の各実施例についても言うことができる。
第2図〜第3図に示す各実施例も、「請求の範囲第1項に記載中の所定数N」が10である10安定回路である。「電源線V9〜V2それぞれに接続される双方向性の負性抵抗手段」として第2図に示す実施例では「第5図の負性抵抗手段とダイオード・ブリッジ接続型整流回路を組み合わせた双方向性の負性抵抗手段」を1つずつ使用し、第3図に示す実施例では「第5図の負性抵抗手段と逆阻止用ダイオードを直列接続した1方向性の負性抵抗手段を2つ逆並列接続した双方向性の負性抵抗手段」を1つずつ使用している。
最後に補足する事として第1図〜第3図の各実施例は「請求の範囲第1項に記載中の所定数N」が10である10安定回路であるが、所定数Nは当然10に限定されず、3又はそれ以上ならいくつでも構わない。例えば4、5、8、12、15、16、20、25、30、32、45、60、64等。
また、第1図〜第3図の各実施例において「電源線V10、V1それぞれに接続される負性抵抗手段」の代わりに「第5図の負性抵抗手段と逆阻止用のダイオードを直列接続した1方向性の負性抵抗手段」を1つずつ用いても良い。この事は接合型FETを使わない負性抵抗手段の場合でも言える。
さらに、「第1図〜第3図の各実施例」又は「それから派生する各実施例」においてPチャネルの接合型FETの代わりに「駆動用の逆バイアス電圧極性がプラスで、ノーマリィ・オンのスイッチング手段」なら何でも使うことができ、Nチャネルの接合型FETの代わりに「駆動用の逆バイアス電圧極性がマイナスで、ノーマリィ・オンのスイッチング手段」なら何でも使うことができる。
それから、第3図の実施例で各接合型FETの代わりに逆阻止型IGBTの様にノーマリィ・オンの逆阻止型スイッチング手段を1つずつ使う場合、逆阻止用ダイオードは1つも要らない。
そして、「第1図〜第3図の各実施例」又は「それから派生する各実施例」において「それぞれの電源線間の電位差の大きさ」と「各負性抵抗手段を構成するノーマリィ・オンの各スイッチング手段の完全オフ駆動電圧の大きさ」の関係に関して、そのすべての負性抵抗手段のうち1つはオンで、その残りはオフであるが、各オフが完全なオフであれば、どの安定状態の時でも「少なくとも2つ以上の負性抵抗手段を同時に流れる漏洩電流」が全く無く、CMOSメモリーの様に安定状態での消費電流はゼロで、都合良い。そのためには「それぞれの電源線間の電位差の大きさ」は「オフであるその残りの負性抵抗手段それぞれの各スイッチング手段の完全オフ駆動電圧の大きさ」以上の大きさの駆動逆バイアス電圧をそのスイッチング手段に供給できる大きさでなければならない。
産業上の利用可能性
半導体の高集積化による高機能化もそろそろ限界に達していると言われており、別の手段、方法が模索されている。その1つの答えが多値化であるが、本発明にかかる多安定回路は多値メモリー・セル、多値メモリーもしくは多値記憶手段として有用であり、多値論理回路、多値コンピュータもしくは多値制御手段などに用いるのに適している。
【図面の簡単な説明】
第1図〜第3図それぞれは本発明の実施例の回路を1つずつ示す回路図であり、第4図は従来の多安定回路の1例を示す回路図であり、第5図〜第8図それぞれは負性抵抗手段の例を1つずつ示す回路図である。
Claims (2)
- 3又は3以上の所定数をNとしたときに、
第1電位から第N電位まで番号順に電位が高くなって行くN個の電位を供給する第1電位供給線手段〜第N電位供給線手段と、
信号の入出力を行う入出力端子と、
前記第1電位供給線手段と前記入出力端子の間に接続され、「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を持つプル・ダウン手段と、
前記第2電位供給線手段から前記第(N−1)電位供給線手段までの各電位供給線手段と前記入出力端子の間に1つずつ接続され、「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を双方向に対して持つ(N−2)個の双方向性プル手段と、
前記第N電位供給線手段と前記入出力端子の間に接続され、「その両端電圧の大きさが小さくなるとその抵抗が小さくなり、その両端電圧の大きさが大きくなるとその抵抗が大きくなる負性抵抗特性」を持つプル・アップ手段、を有することを特徴とする多安定回路。 - 前記プル・ダウン手段が「その負性抵抗特性を双方向に持つ双方向性のプル手段」として機能し、前記プル・アップ手段が「その負性抵抗特性を双方向に持つ双方向性のプル手段」として機能することを特徴とする請求の範囲第1項に記載の多安定回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2001/008121 WO2003028214A1 (fr) | 2001-09-19 | 2001-09-19 | Circuit multistable |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2003028214A1 true JPWO2003028214A1 (ja) | 2005-01-13 |
Family
ID=11737737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003531610A Pending JPWO2003028214A1 (ja) | 2001-09-19 | 2001-09-19 | 多安定回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2003028214A1 (ja) |
WO (1) | WO2003028214A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116168A (ja) * | 2003-09-16 | 2005-04-28 | Toshiyasu Suzuki | 多値記憶手段 |
JP4800642B2 (ja) * | 2005-02-17 | 2011-10-26 | 利康 鈴木 | 多値記憶手段と多安定回路 |
JP4800657B2 (ja) * | 2005-03-08 | 2011-10-26 | 利康 鈴木 | 多値記憶手段と多安定回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000083369A (ja) * | 1998-06-24 | 2000-03-21 | Toshiyasu Suzuki | 切換えスイッチング手段、論理回路、双安定回路、多安定回路、切換えスイッチング手段および論理回路 |
-
2001
- 2001-09-19 JP JP2003531610A patent/JPWO2003028214A1/ja active Pending
- 2001-09-19 WO PCT/JP2001/008121 patent/WO2003028214A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2003028214A1 (fr) | 2003-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4709162A (en) | Off-chip driver circuits | |
JPH11214962A (ja) | 半導体集積回路装置 | |
US4943740A (en) | Ultra fast logic | |
US4489417A (en) | Multi-level communication circuitry for communicating digital signals between integrated circuits | |
US6717456B2 (en) | Level conversion circuit | |
US20140152352A1 (en) | Voltage level shifter | |
EP0399226A2 (en) | Voltage clamping circuit | |
JPWO2003028214A1 (ja) | 多安定回路 | |
US9407242B2 (en) | Voltage level shifter for high voltage applications | |
JPH0197013A (ja) | 半導体回路装置 | |
JP2003188706A (ja) | 入出力バッファ回路 | |
US7319359B2 (en) | High current charge pump for intelligent power switch drive | |
EP0459457A2 (en) | Output driver | |
JP2001257570A (ja) | 切換えスイッチング手段、双安定回路および多安定回路 | |
JP2003188696A (ja) | 双安定回路 | |
CN216672587U (zh) | 高压保护电路及芯片、装置 | |
JP4900758B2 (ja) | 多値論理回路 | |
US4868903A (en) | Safe logic zero and one supply for CMOS integrated circuits | |
JPH05890B2 (ja) | ||
JP3292114B2 (ja) | 電圧駆動型トランジスタの駆動装置 | |
JPS5856531A (ja) | 論理回路 | |
JP2004088763A (ja) | 多安定回路 | |
US20240007089A1 (en) | Programmable trimming bit implementation circuit and driving circuit | |
EP0729232A1 (en) | A high voltage analog switch | |
JP2976497B2 (ja) | 半導体集積回路 |