WO2001001555A1

WO2001001555A1 - Convertisseur de courant

Info

Publication number: WO2001001555A1
Application number: PCT/JP1999/003456
Authority: WO
Inventors: Ken Takanashi; Shinji Hatae; Kazuaki Hiyama; Hassan Hussein Khalid; Fumitaka Tametani
Original assignee: Mitsubishi Denki Kabushiki Kaisha
Priority date: 1999-06-29
Filing date: 1999-06-29
Publication date: 2001-01-04
Also published as: JP3421020B2; EP1143604A1; DE69937203D1; EP1143604B1; US20010028572A1; DE69937203T2; US6351399B2; EP1143604A4

Description

明細書

電力変換装置技術分野

本発明は、直列に接続された半導体素子の少なくとも一方がスィッチング半導体素子である半導体素子列を複数列、並列に接続して備えた電力変換装置に関し、特に前記スィツチング半導体素子の駆動制御回路の改良に関するものである。背景技術

直流電源を用いて誘導電動機、 DCブラシレスモー夕や S R (スイツチド，リラクタンス）モー夕等を駆動制御する駆動装置として、スイツチング半導体素子を備える主回路と、該主回路における前記スィッチング半導体素子を駆動制御する駆動制御回路とをパッケージに収めた電力変換装置としての半導体パヮーモジユールが近年多用されている。図 1 1は、従来の電力変換装置としての三相交流負荷である誘導電動機を駆動するインバー夕装置の回路ブロック図である。図において、 1 u、 I V、 1Wはそれぞれ、直列接続された一対のスイッチング半導体素子からなる半導体素子列におけるハイサイドスィッチング半導体素子としての絶縁ゲート ·バイポーラ · 卜ランジス夕（以下、 I GBTと略記する）、 2U、 2V、 2\¥は108丁 111、 I V、 1Wとそれぞれ直列接続された口一サイドのスイッチング半導体素子としての I GBTである。 3U、 3V、 3\¥は108丁 111、 IV、 1Wのそれぞれに並列に接続されたフライホイールダイオード、 4U、 4V、 4\^iI GBT 2 U、 2V、 2 Wのそれぞれに並列に接続されたフライホイールダイォードである。そして、 I GBT 1 U、 2 Uおよびフライホイールダイォード 3U、 4Uにより U相の半導体素子列を、 I GBT 1V、 2Vおよびフライホイールダイオード 3 V、 4 Vにより V相の半導体素子列を、 I GBT 1W、 2 Wおよびフライホイールダイオード 3 W、 4Wにより W相の半導体素子列を構成し、これらの半導体素子列の両端をそれぞれ接続することにより、前記 U相〜 W相の半導体素子列が並列に接続されたインバー夕プリッジを構成する。

そして、並列接続された前記 U相〜 W相の半導体素子列における I G BT 1 U、 IV、 1Wのコレクタ Cの接続点を高電位側の入力端子 Pとし、 I GBT2U、 2V、 2Wのェミツ夕 Eの接続点を低電位側の入力端子 Nとし、 I GBT 1 Uと I GBT 2 U、 I GBT 1 Vと I GBT2 V、 I GBT 1 Wと I GBT 2 Wの直列接続点をそれぞれ出力端子 U、 V、 Wとする主回路 5を構成する。

6は平滑コンデンサ 7が並列に接続されている直流主電源であり、その正極側が主回路 5の入力端子 Pと、負極側が入力端子 Nと接続されている。 8は主回路 5の負荷として、出力端子 U、 V、 Wに接続された三相誘導電動機である。なお、 Lu、 Lv、 Lwは、それぞれ I GBT 2 U、 2V、 2 Wのェミツ夕 Eと入力端子 N間を接続する配線の寄生インダク夕ンスを示す。

9は I GBT2U、 2V、 2 Wのそれぞれに対応させて設けられた駆動制御回路 10 U、 10V、 10Wの入力回路側へそれぞれ給電する直流制御電源である。 1 1は駆動制御回路 10Uの入力回路側を構成し、入力端子 I Nuから入力された制御信号を増幅して出力する増幅器、 1 2は発光ダイォ一ド LEDとフォトトランジスタ PTにて構成され、増幅器 1 1から出力され、保護抵抗 1 3を介して発光ダイオード LEDに入力された入力信号を絶縁してフォ卜トランジスタ PTから絶縁信号を出力する、即ち、負荷抵抗 14が接続されたフォトトランジスタ PTのコレクタ Cを前記絶縁信号の出力端子とするフォトカブラである。

1 5は駆動制御回路 10Uの出力回路側を構成し、フォ卜力ブラ 12 が出力する前記絶縁信号を入力して増幅し、ゲート抵抗 16を介して I GBT 2 Uのゲート Gへ駆動電圧信号を出力する I GBT 2 Uの駆動回路である。 1 7 Uは駆動制御回路 10Uの出力回路側へそれぞれ給電する直流駆動電源であり、フォトトランジスタ PTへ負荷抵抗 14を介して給電すると共に駆動回路 1 5へ給電する。

上記のごとく、入力端子 I Nuからの制御信号の入力により I GBT 2 Uを駆動制御する駆動制御回路 10Uは、増幅器 1 1、フォト力ブラ 12、保護抵抗 1 3、負荷抵抗 14、駆動回路 1 5、ゲート抵抗 16により構成されている。入力端子 I Nvからの制御信号の入力により I G ΒΤ 2 Vを駆動制御する駆動制御回路 10V、および入力端子 I N wからの制御信号の入力により I GBT 2Wを駆動制御する駆動制御回路 1 0Wも、駆動制御回路 10Uと同様な構成を為す。そして、駆動制御回路 10U、 10V、 10Wの入力回路側の駆動電源として、共通する単一の直流制御電源 9が存在するが、駆動制御回路 1 0 U、 10 V、 10 Wの出力回路側は、これらの駆動電源としての直流駆動電源 17 U、 1 7V、 17Wがそれぞれに挿入されている。

次に、図 1 1に示した従来のインバー夕装置の動作について説明する。先ず、負荷である三相誘導電動機 8を可変速制御するための PWM信号を出力する PWM制御回路（図示せず）の前記 PWM信号、即ち、制御信号は駆動制御回路 1 0U、 1 0V、 10\¥の入カ端子1 ^ 11、 I Nv、 I Nwからそれぞれ入力され、駆動制御回路 10Uに入力された前記制御信号は増幅器 1 1で増幅され、保護抵抗 13を介してフォトカブラ 1 2の発光ダイオード LEDに入力され、フォトトランジスタ PTから信号絶縁された絶縁信号として出力される。前記絶縁信号は、負荷抵抗 1 4が接続されたフォ卜トランジスタ PTのコレクタ Cから出力され、駆動回路 15で増幅され、ゲート抵抗 16を介して駆動電圧信号として口一サイドの I GBT 2 Uのゲート Gに入力され、 I GBT 2 Uをオンォフ駆動する。駆動制御回路 10V、 10Wも同様に動作してそれぞれ I GBT2V、 2Wをオンオフ駆動する。同様に、ハイサイドの I GBT 1 U、 I V、 1Wもそれぞれに対応する駆動制御回路（図示せず）によりオンオフ駆動することにより、三相誘導電動機 8を PWM制御による可変速制御を行う。

図 1 1に示した従来のインバー夕装置は、以上のように構成され、動作するが、駆動制御回路 10U、 10V、 10Wの出力回路側の負極側は、本来、同電圧となり、単電源で動作可能であるが、主回路 5における主電源線の寄生インダクタンス、特に、 I GBT2U、 2V、 2Wの各エミッ夕 Eと入力端子 N間を接続するそれぞれの配線の寄生ィンダク夕ンス Lu、 Lv、 Lwに起因する I GBT 2 U、 2 V、 2Wの開閉に伴うサージ電圧等の誘導電圧の発生により、 I GBT 2U、 2V、 2W の基準電位が変動し、回路誤動作を生じたり、破壊されることがある。上記回路の誤動作防止のために、前記 PWM制御回路の基準電位に対して前記駆動電圧信号の基準電位のレベルを I GBT 2 U、 2V、 2W の基準電位に追従してシフト可能とするレベルシフト回路を設け、前記 PWM制御回路から出力される前記制御信号（PWM信号）をフローテイング状態の駆動電圧信号に変換して I GBT 2 U、 2V、 2Wのゲート Gに入力する必要がある。上記従来例においては、前記レベルシフト回路として駆動制御回路 10 U、 10V、 10Wにそれぞれフォトカブラ 12を挿入すると共に、その出力回路側には各相に独立した直流駆動電源 1 7U、 17V、 17Wが用いられている。

発光ダイォード LEDとフォトトランジスタ PTの組合せからなるフオト力ブラ 1 2は、その入出力間が完全に絶縁され、前記レベルシフト回路としての機能は極めて良好であるが、その寿命に限界があり、しかも、他の半導体素子等に比較して容積が大きく、かつ高価であるなどの問題点があった。

また、各相に独立した絶縁電源として直流駆動電源 1 7 U、 1 7 V、 1 7 Wを必要とするために、装置が高価なものになると共に、その小形化を阻害する等の問題点があった。

さらに、上記回路を構成する各 I G B Tの破壊防止のために、外部から供給される電源電圧等の異常を検出する機能を有する保護回路（図示せず）を備えたものも存在するが、前記 I G B Tそのものの劣化を自己診断により保護する機能を備えたものは存在しなかった。

また、上記回路を構成する各 I 0 8丁のゲー卜0 ·エミッ夕 E間のサ —ジ電圧による破壊防止のために、従来は、逆向きに直列接続された一対のツエナーダイオードを前記ゲート G ·エミッ夕 E間に挿入した自己保護回路（図示せず）を備えていた。即ち、ゲート G *エミッ夕 E間に発生したサージ電圧がコレクタ C ·ゲート G間、前記ゲート G ·ェミツ夕 E間の寄生容量によって前記ゲート G ·エミッ夕 E間に分圧されて印加され、この印加電圧が前記ゲ一卜 Gの耐電圧を超えると I G B T 2 U が破壊するので、前記サージ電圧に対する保護のために、逆向きに直列接続された一対の前記ツエナーダイオードを前記ゲート G 'エミッ夕 E 間に挿入し、前記ゲート G ·ェミッタ E間の発生電圧を前記ツエナ一ダィオードの降伏電圧以下に押える方法が用いられていた。しかし、前記ツエナーダイオードの動作抵抗が大きいために、前記サージ電圧の発生時には、そのツエナー電圧がその定格値よりも過渡的に大きくなり、ゲ —卜 G ·エミッ夕 E間に発生する前記サージ電圧に起因する過電圧を充分には抑制できなかった。なお、前記スィツチング半導体素子に組込まれた従来の電流検出装置 (図示せず）は、出力ラインから絶縁された信号を得るために、ホール素子やカレント · トランス等の非接触型の電流検出素子（図示せず）力 S 一般的に使用されているが、上記のごとき非接触型の電流検出素子を使用した場合には、該電流検出素子を物理的に小型化するのが困難であると共に非接触型であるために検出精度が劣る等の問題点があった。

本発明は、以上のような従来の実情に鑑みてなされたもので、主回路を構成するスィツチング半導体素子やその駆動回路が誤動作したり、破壊されることのない、高信頼性の電力変換装置を提供することを目的とする。発明の開示

第 1の発明は、互いに直列接続され、少なくとも一方がスイッチング半導体素子である半導体素子列を複数列有し、該複数列の半導体素子列を並列にその両端を互いに接続し、その接続点間に直流主電源を接続すると共に、前記半導体素子列における半導体素子の直列接続点の各々に負荷を接続した主回路と、前記スィツチング半導体素子対応に設けられ、制御信号を入力する入力側の基準電位に対して出力側の基準電位を前記スィツチング半導体素子の基準電位の変動に追従可能にレベルシフトするレベルシフト回路、および前記レベルシフト回路からの信号入力により前記スィツチング半導体素子へ駆動信号を出力する駆動回路と、前記レベルシフ卜回路の入力側に給電する直流制御電源とを備え、前記制御信号の入力により前記直流主電源から供給された電力を交流若しくはォンオフ流に変換して前記負荷に供給する電力変換装置において、前記レベルシフト回路は、前記直流制御電源の負極に接続されて前記入力側の基準電位となる負側電極と、前記制御信号が入力されるゲートと、該ゲ —卜に入力された前記制御信号をその基準電位のレベルをシフトして前記駆動回路へ出力する正側電極とを有するトランジスタを備え、かつ、

( 1 ) 前記主回路における前記直流主電源の負極側との接続点と前記直流制御電源の負極との間にインダク夕および抵抗の少なくとも一方を挿入したもの、

( 2 ) 前記直流制御電源の負極と前記レベルシフ卜回路の出力側の基準電位点との間にキャパシ夕を挿入したもの、

( 3 ) 前記レベルシフト回路の出力側の基準電位点と前記レベルシフト回路に対応する前記スイッチング半導体素子の負側主電極との間に抵抗およびィンダクタの少なくとも一方を挿入したもの、

( 4 ) 前記主回路における前記直流主電源の負極側との接続点と前記直流制御電源の負極との間にインダクタおよび抵抗の少なくとも一方を揷入すると共に、前記直流制御電源の負極と前記レベルシフ卜回路の出力側の基準電位点との間にキャパシ夕を挿入したもの、

( 5 ) 前記主回路における前記直流主電源の負極側との接続点と前記直流制御電源の負極との間にインダクタおよび抵抗の少なくとも一方を揷入すると共に、前記レベルシフト回路の出力側の基準電位点と前記レべルシフト回路に対応する前記スィツチング半導体素子の負側主電極との間に抵抗およびィンダク夕の少なくとも一方を挿入したもの、

( 6 ) 前記直流制御電源の負極と前記レベルシフト回路の出力側の基準電位点との間にキャパシ夕を挿入すると共に、前記レベルシフ卜回路の出力側の基準電位点と前記レベルシフト回路に対応する前記スィッチング半導体素子の負側主電極との間に抵抗およびインダク夕の少なくとも一方を挿入したもの、

( 7 ) 前記主回路における前記直流主電源の負極側との接続点と前記直流制御電源の負極との間にインダク夕および抵抗の少なくとも一方を挿入すると共に、前記直流制御電源の負極と前記レベルシフト回路の出力側の基準電位点との間にキャパシ夕を挿入し、かつ、前記レベルシフト回路の出力側の基準電位点と前記レベルシフ卜回路に対応する前記スィッチング半導体素子の負側主電極との間に抵抗およびィンダク夕の少なくとも一方を挿入したもの、

の何れかである。

上記のごとく、レベルシフト回路にトランジスタを用いることにより、フォトカブラを用いた従来のレベルシフト回路と比較して、長寿命化を図ると共に小型化および低消費電力化を可能にし、かつ、前記レベルシフト回路や前記駆動回路に前記インダク夕、前記抵抗若しくは前記キヤパシ夕を挿入して前記主回路の配線の寄生ィンダクタンスに起因するサージ電圧、特に、電位が逆転して負極側が高電位となるマイナスサージ電圧をキャンセル若しくは抑制することにより、前記トランジスタが破壊したり、または、前記スイッチング半導体素子が誤動作するのを防止できるものが得られる。

また、第 2の発明は、互いに直列接続され、少なくとも一方がスイツチング半導体素子である半導体素子列を複数列有し、該複数列の半導体素子列を並列にその両端を互いに接続し、その接続点間に直流主電源を接続すると共に、前記半導体素子列における半導体素子の直列接続点の各々に負荷を接続した主回路と、前記スイッチング半導体素子対応に設けられ、制御信号を入力する入力側の基準電位に対して出力側の基準電位を前記スィツチング半導体素子の基準電位の変動に追従可能にレベルシフ卜するレベルシフト回路、および前記レベルシフト回路からの信号入力により前記スイッチング半導体素子へ駆動信号を出力する駆動回路と、前記レベルシフト回路の入力側に給電する直流制御電源とを備え、前記制御信号の入力により前記直流主電源から供給された電力を交流若しくはオンオフ流に変換して前記負荷に供給する電力変換装置において、前記半導体素子列におけるローサイドのスィツチング半導体素子に対応する前記レベルシフト回路の出力側および前記駆動回路に共通する正極側給電点と負極側給電点との間に挿入されたキャパシ夕と、前記直流制御電源の正極と前記正極側給電点との間に、力ソードが前記キャパシタと接続される向きに挿入されたダイオードとを備え、かつ、前記主回路における前記直流主電源の負極側との接続点と前記直流制御電源の負極との間にィンダク夕および抵抗の少なくとも一方を挿入したものである。上記のごとく、前記レベルシフト回路における入力回路側に対してフローティング状態にある出力回路側および駆動回路の駆動制御電源として、ダイオードとキャパシ夕とからなる充電回路を採用し、前記直流制御電源から給電することにより、単一電源にもかかわらず各相に絶縁された直流駆動電源を備えた場合と同様に、主電源ラインに発生するサージ電圧の影響を受けに難く、ノイズ耐量を向上させたものが得られ、かつ、小型化を可能とする。

また、第 3の発明は、第 1の発明において、レベルシフト回路の出力側および駆動回路に共通する正極側給電点と負極側給電点との間に挿入されたキャパシ夕と、前記直流制御電源の正極と前記正極側給電点との間に、カソードが前記キャパシ夕と接続される向きに挿入されたダイォ —ドとを備え、かつ、少なくとも、主回路における直流主電源の負極側との接続点と前記直流制御電源の負極との間にインダク夕および抵抗の少なくとも一方を挿入したものである。

上記のごとく、レベルシフト回路に絶縁ゲートを有するトランジスタを備えたものを用いることにより、フォトカブラを用いた従来のレベルシフト回路と比較して、長寿命化を図ると共に小型化および低消費電力化を可能にし、かつ、前記レベルシフト回路や前記駆動回路に前記インダク夕、前記抵抗若しくは前記キャパシ夕を挿入して前記主回路の配線の寄生インダク夕ンスに起因するサージ電圧、特に、マイナスサージ電圧をキャンセル若しくは抑制することにより、前記トランジスタが破壊したり、または、前記スイッチング半導体素子が誤動作するのを防止できるものが得られ、かつ、前記レベルシフト回路における入力回路側からフローティングしている出力回路側および駆動回路の駆動制御電源としてダイオードとキャパシ夕からなる充電回路を採用し、前記直流制御電源から給電することにより、単一電源にもかかわらず各相に絶縁された直流駆動電源を備えた場合と同様に、主電源ラインに発生するサージ電圧の影響を受けに難く、ノイズ耐量を向上させたものが得られ、かつ、さらなる小型化を可能とする。

また、第 4の発明は、第 2または第 3の発明において、直流制御電 ¾ の正極と正極側給電点との間に挿入されたダイオードのアノードと前記直流制御電源の正極との間に、ィンダ夕および抵抗の少なくとも一方を、前記ダイオードと直列回路を形成するように挿入すると共に、主回路における直流主電源の負極側との接続点と前記ダイォードのアノードとの間にキャパシ夕を挿入したものであり、主回路に発生したサ一ジ電圧が、前記インダク夕および抵抗の少なくとも一方と、前記主回路における直流主電源の負極側との接続点と前記直流制御電源の負極との間に挿入されたインダク夕および抵抗の少なくとも一方とにより、レベルシフ卜回路における入力回路側への侵入を抑制すると共に、前記キャパシ夕と、前記ダイオードと、前記レベルシフト回路の出力側および駆動回路に並列に挿入されているキャパシ夕とを介してバイパスされるので、前記レベルシフト回路および前記駆動回路からなる駆動制御回路が前記サージ電圧の影響をほとんど受けないものが得られる。

また、第 5の発明は、第 1乃至第 4の発明のうちのいずれかの発明において、スィツチング半導体素子が絶縁ゲートタイプのトランジスタであり、前記トランジスタにおける正常時のゲート電圧よりも低く、異常時のゲート電圧よりも高い比較電圧を出力する比較電圧源と、絶縁ゲー卜の電圧と前記比較電圧とを比較して、前記絶縁ゲートの電圧が前記比較電圧よりも低い場合に異常信号を出力する比較器とを有するゲー卜電圧検出回路を備えたものであり、前記トランジスタ若しくはその駆動回路等の故障、劣化の自己診断を可能とする。即ち、前記駆動信号を出力した状態における絶縁ゲート電圧値が前記比較電圧よりも低い状態は、 ( 1 )前記トランジス夕における絶縁ゲートと負側主電極間の短絡、 ( 2 ) 前記駆動回路の故障、（3 ) 前記駆動回路へ給電する直流駆動電源の出力電圧の低下等のトラブル発生を示し、これらのトラブルの何れかの発生により故障検出信号 F oを出力するものであり、前記トランジスタおよび前記駆動回路の異常を容易に検出できる高信頼性のものが得られる。さらに、第 6の発明は、第 5の発明において、御制信号が駆動回路に入力されてからゲート電圧検出回路が正常信号を出力するのに要する時間遅れ以上の所定時間が経過する間、前記ゲート電圧検出回路が出力する異常信号を無効化し、代りに正常信号を出力する異常信号無効化回路を備えたものであり、絶縁ゲートと負側主電極間の寄生容量により、ゲ ―ト電圧の立上がりに時間遅れを生じ、前記トランジス夕若しくは前記駆動回路が正常であっても前記ゲート電圧検出回路が出力する故障検出信号 F oを無効とし、誤った自動保護操作を行うことの無い高信頼性のものが得られる。

また、第 7の発明は、第 1乃至第 6の発明のうちのいずれかの発明において、スィツチング半導体素子が絶縁ゲートタイプの卜ランジス夕であり、該トランジスタの駆動回路に並列に挿入されると共に負極側が前記卜ランジス夕の負側主電極と接続されたされたキヤパシ夕と、前記駆動回路の正極側給電点と前記キャパシ夕との接続点と絶縁ゲー卜との間に、アノードが前記絶縁ゲー卜と接続される向きに挿入された第 1のダィオードと、前記絶縁ゲートと前記負側主電極との間に、力ソードが前記絶縁ゲートと接続される向きに挿入された第 2のダイオードとを備えたものであり、前記トランジスタの正側主電極と負側主電極との間に印加されるサージ電圧、特に電位が逆転して負極側が高電位となるマイナスサージ電圧に起因する前記絶縁ゲートおよび前記駆動回路の破壊を確実に防止できる高信頼正のものが安価に得られる。

また、第 8の発明は、第 1乃至第 6の発明のうちのいずれかの発明において、スイッチング半導体素子がェミッタと並列に電流センス端子を有する電流センス端子付絶縁ゲート ·バイポーラトランジスタであり、前記電流センス端子と前記エミッ夕間に挿入されたシャント抵抗と、一対の入力端子の一方が前記シャント抵抗と前記電流センス端子との接続点に接続され、他方の入力端子に前記エミッ夕の電位を基準とする直流比較電圧源が接続され、前記シャント抵抗の電位差と前記直流比較電圧源の電圧とを比較して前記電流センス端子付絶縁ゲート ·バイポーラトランジス夕の過電流検出信号を出力する比較器とを備え、かつ、前記電流センス端子付絶縁ゲー卜 ·バイポーラトランジスタの駆動回路に並列にその正極側給電点と前記ェミッタに接続された負極側給電点との間に挿入されたキャパシ夕と、前記正極側給電点と絶縁ゲートとの間にァノ ―ドが前記絶縁ゲートと接続される向きに挿入された第 1のダイォードと、前記絶縁ゲートと前記電流センス端子との間にカソードが前記絶縁ゲートと接続される向きに挿入された第 2のダイォードと、前記電流センス端子と前記ェミッタとの間に、力ソードが前記第 2のダイオードのアノードと接続される向きに挿入された第 3のダイォードとを備えたものであり、前記電流センス端子付絶縁ゲート ·バイポーラトランジスタの過電流検出を可能とすると共に、そのコレクタ ·ェミッタ間に印加されるサージ電圧、特に電位が逆転して負極側が高電位となるマイナスサージ電圧に起因する前記絶縁ゲート、前記駆動回路および過電流検出用の前記比較器等の破壊を確実に防止できる高信頼性のものが安価に得られる。

また、第 9の発明は、第 1乃至第 8の発明のうちのいずれかの発明において、主回路と負荷とを接続する出力線に挿入されたシャント抵抗と、該シャン卜抵抗の電圧降下を増幅する増幅器と、該増幅器の出力信号を入力し、 P WM変調したパルス信号として出力するパルス化回路と、前記パルス信号を入力し、出力側の基準電位に対して入力側の基準電位が相対的にフローティングする前記入力側から出力側に前記パルス信号を伝達すべく前記パルス信号の基準電位のレベルをシフ卜するレベルシフト回路とを有し、該レベルシフト回路の出力信号に基づき負荷電流を検出するものである。即ち、前記レベルシフト回路を用いて相対的にフロ —ティングしている出力側に検出信号を伝達し、また、前記レベルシフト回路の前段にアナログ信号である検出値を、単位時間のパルス数が最小になるように最適化したデジタル信号、即ち、 P WM変調したパルス信号に変換するパルス化回路を設け、前記検出信号が前記レベルシフト回路を効率良く伝達可能とし、負荷電流の検出に非接触型の電流検出素子の使用を必要とせず、小型、高精度、低消費電力型の検出装置が得られ、パッケージに内蔵可能とする。図面の簡単な説明

図 1は本発明の実施の形態 1としてのインバー夕装置のブロック回路図である。

図 2は図 1に示したレベルシフト回路の詳細を示す図である。図 3は本発明の実施の形態 2としてのィンバ一夕装置のプロック回路図である。

図 4は本発明の実施の形態 3としてのィンバ一夕装置のプロック回路図である。

図 5は本発明の実施の形態 4としてのインバー夕装置のブロック回路図である。

図 6は本発明の実施の形態 5としてのィンバ一夕装置のブロック回路図である。

図 7は本発明の実施の形態 6としてのスィツチング半導体素子の自己診断回路を示す図である。

図 8は本発明の実施の形態 8としてのインバー夕装置の I G B T保護回路を示す図である。

図 9は本発明の実施の形態 9としてのィンバ一夕装置の電流センス端子付 I G B Tの保護回路を示す図である。

図 1 0は本発明の実施の形態 7としてのィンバ一夕装置の出力電流検出回路のプロック回路図である。

図 1 1は従来のィンバ一夕装置のブロック回路図である。発明を実施するための最良の形態

本発明をより詳細に説明するために、添付の図面に従ってこれを説明する。

図 1は本発明の実施の形態 1としての電力変換装置として、三相誘導電動機を駆動制御するィンバ一夕装置のプロック回路を示す図、図 2は図 1に示したィンバ一夕装置のブロック回路におけるレベルシフ卜回路の詳細を示す回路図である。図中、従来例と同じ符号で示されたものは従来例のそれと同一若しくは同等なものを示す。図 1において、 1 8は主回路 5における直流主電源 6の負極との接続点である負極側の入力端子 Nと、直流制御電源 9の負極と駆動制御回路 1 0U、 1 0V、 1 0Wのそれぞれの入力回路側の負極との接続点である負極端子 V ssとの間に挿入されたインダク夕、 1 9は入力側の基準電位に対して基準電位がフローティングする出力側に信号伝達すべくその基準電位のレベルをシフトして出力するレベルシフ卜回路である。レベルシフト回路 1 9は、図 2に示すごとく、入力側増幅器 1 9 a、 MOS FET 1 9 bおよび出力側増幅器 1 9 dが縦続接続されており、入力側増幅器 1 9 aが入力側の電源端子である正極端子 V cc、負極端子 V ssから給電され、出力側増幅器 1 9 dが出力側の電源端子である正極端子 Vb、負極端子 V sから給電され、 MO S FET 1 9 bのソースが入力側の負極端子 V ssと接続され、ドレイン Dが負荷抵抗 1 9 cを介して正極端子 V bと接続された構成を為す。

20はレベルシフト回路 1 9における入力側の負極端子 V ss と出力側の負極端子 V s間に挿入されたキャパシ夕、 2 1は負極端子 V sと I GBT 2 Uのェミツ夕 Eとの間に挿入された抵抗である。そして、ゲ一卜抵抗 1 6と抵抗 2 1の抵抗値の合計が、ゲート抵抗 1 6が本来必要とする抵抗値となるように、ゲート抵抗 1 6の本来の抵抗値を 2分割してそれぞれをゲート抵抗 1 6と抵抗 2 1の抵抗値として設定する。なお、図 1、図 2において、その他の符号は図 1 1の符号と同一、または相当部につき説明を省略する。

次に、図 1、図 2に示したインバー夕装置の動作について説明する。先ず、負荷である三相誘導電動機 8を可変速制御するために P WM制御回路（図示せず）が出力する PWM信号である制御信号は駆動制御回路 1 0U、 1 0V、 1 0Wの入力端子 I Nu、 I Nv、 I Nwからそれぞれ入力される。そして、入力端子 I Nuから入力された前記制御信号は増幅器 1 1で増幅され、レベルシフ卜回路 1 9へその入力端子 I nから入力され、フローティング状態にある後段の駆動回路 1 5に信号伝達可能にその基準電位をレベルシフ卜されて出力端子〇u tから出力される。即ち、レベルシフト回路 1 9の出力側は入力側に対してフローテイング状態にあり、 MOS FET 1 9 bのソースが入力側の負極端子 V ss と接続され、ドレイン Dが負荷抵抗 1 9 cを介して正極端子 Vbと接続されており、入力端子 I nから入力された制御信号が入力側増幅器 1 9 aで増幅されて MOS FET 1 9 bの絶縁ゲート Gに入力されると、 M OS FET 1 9 bは、制御信号の基準電位である負極端子 V ssの電位レベルを、出力側の基準電位である負極端子 V sの電位レベルにシフトしてドレイン Dから出力し、出力側増幅器 1 9 dにて増幅して出力端子 O u tから出力する。そして、レベルシフト回路 1 9の出力信号は駆動回路 1 5で増幅され、ゲート抵抗 1 6を介して I GBT 2 Uの絶縁ゲート Gに駆動電圧信号として入力され、 I GBT 2 Uをオンオフ駆動する。同様に、他のローサイドの I GBT 2 V、 2W、およびハイサイドの I GBT 1 U、 I V、 1Wをオンオフ駆動することにより、三相誘導電動機 8を PWM制御による可変速制御する。

端子 I N uから入力された前記制御信号をフローテイング状態にある駆動回路 1 5へ信号伝達するために、レベルシフト回路 1 9を用いる場合には、図 1 1に示した従来例におけるフォト力ブラ 1 2を用いる場合に不要であった駆動制御回路 1 0 Uの入力回路側の負極端子 V ss と主回路 5の入力端子 Nとの接続が回路動作上必要となる。しかし、負極端子 V ssと入力端子 Nとを接続しただけでは、 I GBT 2 Uのエミッ夕 E と入力端子 Nとを接続する配線の寄生ィンダク夕ンス L uにサージ電圧、特に、電位が逆転して入力端子 Nがェミツ夕 Eの電位よりも高電位となるマイナスサージ電圧が誘導されると、レベルシフト回路 1 9における、入力端子 Nと接続されている入力回路側の負極端子 V ss とェミツ夕 E と接続されている出力回路側の負極端子 V s間に、負極端子 V sの電圧が負極端子 V ssの電圧よりも低くなるように印加される。その結果として、 MOSFET 19 bのドレイン Dの電圧がソース Sの電圧よりも低くなることがあり、 MOS FET 1 9 bは正常に動作できず、損傷する恐れがある。

しかし、入力端子 Nと負極端子 Vssとの間にインダク夕 18を挿入したので、寄生ィンダク夕ンス L uに誘導されるサージ電圧をキャンセル若しくは抑制でき、また、レベルシフト回路 19における入力回路側の負極端子 V ss と出力回路側の負極端子 V s間にキャパシ夕 20を挿入したので、前記サージ電圧をバイパスさせることにより、前記サージ電圧に起因する負極端子 V ssと負極端子 V s間の電位差を低下させ、さらに負極端子 Vsと GBT2Uのェミッタ E間に抵抗 21を挿入したので負極端子 V sの電圧がエミッ夕端子 Eの電圧に追従し難くなり、その結果として、負極端子 V SSの基準電位と負極端子 V sの基準電位とがほぼ同じ電位となり、 MOS FET 19 bは常に、正常に動作でき、損傷する恐れがない。

即ち、寄生インダク夕ンス Luの誘導電圧により I GBT2Uのエミッ夕 Eの電圧が入力端子 Nの電圧より負側に大きく低下しても、インダクタ 18、キャパシ夕 20および抵抗 2 1の挿入により、負極端子 Vs の電圧が負極端子 V ssよりも負側に大きく低下するのを防ぎ、レベルシフト回路 19の破損や I GBT 2 Uの誤動作が起こり難くなる。

以上のように、フロ一ティングしている後段の回路への信号伝達のために、 MOS FET 19 bを用いたレベルシフ卜回路 19の採用により、従来から多用されているフォト力ブラよりも長寿命が期待でき、しかも、小型で安価に構成できる。なお、図示されていないが、他のローサイドの I GBT 2 V、 2Wの駆動制御回路 10 V、 10Wに関しても、また、ハイサイドの I GBT 1U、 IV、 1Wの駆動制御回路（図示せず）も同様に作用し、同様な効果が得られる。

また、図 2に示したレベルシフト回路において、伝達信号のレベルシフ卜を行うトランジスタとして MOS FETを用いたが、前記トランジス夕は MOS FETに限定されるものではなく、 I GBTや非絶縁ゲー卜タイプのバイポーラトランジスタ等であってもよく、同様な効果が得られる。

図 3は本発明の実施の形態 2としての電力変換装置であるィンバ一夕装置のブロック回路を示す図である。図において、 22は直流制御電源 9の正極と、駆動制御回路 10 Uの出力回路側を構成するフォト力ブラ 12のフォトトランジスタ PTと負荷抵抗 14との直列回路と、駆動回路 15との正極側接続点である正極端子 Vbとの間に挿入されたダイォ —ドであり、その力ソードが正極端子 Vbと接続される向きに挿入されている。 23は正極端子 Vbとこれと対をなす負極端子 Vsとの間に挿入されたキャパシ夕である。なお、主回路 5の入力端子 Nと直流制御電源 9の負極との間がインダク夕 18を介して接続されており、直流制御電源 9の正極からダイォ一ド 22を介して駆動制御回路 10 Uの出力回路側に流れる電流の帰還回路を形成している。

なお、他のローサイドの I GBT 2 V、 2Wの駆動制御回路 10 V、 10Wも、また、ハイサイドの I GBT 1 U、 I V、 1Wの駆動制御回路（図示せず）も同様な構成を為し、直流制御電源 9の正極 V ccはハイサイドの I GBT 1U、 IV、 1Wの駆動制御回路（図示せず）にも供給される。その他の符号は図 1、図 2および図 1 1と同一、または相当部につき説明を省略する。次に、図 3に示したインバー夕装置の動作について説明する。直流制御電源 9は、駆動制御回路 1 0 Uの入力回路側の正極端子 V ccと負極端子 V ssとを介して増幅器 1 1にその制御電源として給電し、さらに、ダィオード 2 2を介して駆動制御回路 1 0 Uの出力回路側、即ち、フォトトランジスタ P Tと負荷抵抗 1 4との直列回路と、駆動回路 1 5とにその駆動電源として給電すると共にキャパシタ 2 3を充電する。そして、駆動制御回路 1 0 Uの入力回路側に対してフローティング状態にある出力回路側の電位が入力回路側の電位よりも一時的に高くなり、直流制御電源 9から給電できなくなったときにはキャパシ夕 2 3から供給する。そして、直流制御電源 9からダイオード 2 2を介して駆動制御回路 1 0 Uの出力回路側に流入した電流は、負極端子 V s、 I G B T 2 Uのェミツ夕 E、主回路 5の入力端子 N、インダク夕 1 8を介して帰還する。なお、負荷である三相誘導電動機 8を可変速制御するインバ一タ装置の動作は図 1 0に示した従来のものと同様であり、その動作説明を省略する。

このように構成されたものにおいては、ダイオード 2 2およびキャパシ夕 2 3からなる充電回路が、図 1 1に示した従来例の回路における直流駆動電源 1 7 Uと同じ役割をするので、前記充電回路をローサイド側の V相、 W相にも採用することにより、同様に、ハイサイドの I G B T 1 U、 I V、 1 Wに対応す駆動制御回路（図示せず）にも採用すれば、ダイォ一ド 2 2およびキャパシタ 2 3からなる回路がブ一トストラップ回路として機能するので、上記 6個の駆動制御回路の入力回路側および出力回路側を単一の直流制御電源 9だけで駆動でき、小型かつ安価で安定に動作するィンバ一夕装置が得られる。

図 4は本発明の実施の形態 3としてのインバー夕装置のブロック回路を示す図である。図 4は図 3に示した実施の形態 2としてのインバー夕装置のブロック回路におけるフォ卜力ブラ 1 2およびその保護抵抗 13 や負荷抵抗 14の代わりにレベルシフト回路 19を配設したものであり、レベルシフト回路 19の入力回路側の正極端子 V cc と出力回路側の正極端子 Vbとの間にダイオード 22をその力ソードが正極端子 Vbと接続される向きに挿入し、出力回路側の正極端子 Vbと負極端子 V との間にキャパシ夕 23を挿入している。なお、他の口一サイドの I GBT 2V、 2 Wの駆動制御回路 10 V、 10 W、およびハイサイドの I GB T 1 U、 I V、 1Wの駆動制御回路（図示せず）も同様な構成を為す。なお、図中のその他の符号は図 1乃至図 3と同一、または相当部につき説明を省略する。

次に、図 4に示したインバー夕装置の動作について説明する。直流制御電源 9は、駆動制御回路 10 Uの入力回路側を構成する増幅器 1 1およびレベルシフト回路 19の入力回路側の正極端子 V cc と負極端子 V ssとの間にその制御電源として給電し、さらに、ダイオード 22を介して駆動制御回路 10Uの出力回路側を構成するレベルシフト回路 19の出力回路側および駆動回路 15にその駆動電源として給電すると共にキャパシ夕 23を充電する。そして、駆動制御回路 10Uの入力回路側に対してフローテイング状態にあるその出力回路側の電圧が一時的に高電圧となり、直流制御電源 9からの給電できなくなつたときにはキャパシ夕 23から供給する。

そして、直流制御電源 9からダイオード 22を介して駆動制御回路 1 0 Uの出力回路側に流入した電流は、その負極端子 Vs、 I GBT2U のェミツ夕 E、主回路 5の入力端子 N、インダクタ 18を介して直流制御電源 9へ帰還する。なお、負荷である三相誘導電動機 8を可変速制御するインバー夕装置の動作は図 10に示した従来のものと同様であり、その動作説明を省略する。このように構成されたものにおいては、駆動制御回路 1 0 U、 1 0 V、 1 0 Wにおける入力回路側からフローティング状態にある出力回路側への信号伝達のために、 M〇S F E Tを用いたレベルシフト回路 1 9を採用することにより長寿命が期待でき、しかも、小型で安価な構成のものが得られると共に、インダクタ 1 8、キャパシ夕 2 0および抵抗 2 1を挿入することにより、主回路 5の配線の寄生インダクタンス L u、 L v、 L w等に起因するサージ電圧の影響を防止し、レベルシフト回路 1 9の破損や I G B T 2 Uの誤動作が起こり難い高信頼性のものが得られ、かつ、ダイオード 2 2およびキャパシ夕 2 3からなる充電回路を採用することにより、単一の直流制御電源 9だけでローサイドおよびハイサイドの各 U、 V、 W相の、合計 6個の駆動制御回路の入力回路側および出力回路側を単一の直流制御電源 9だけで駆動でき、さらに小型かつ安価で、安定に動作するィンバ一夕装置が得られる。

図 5は本発明の実施の形態 4としてのインバー夕装置のブロック回路を示す図である。図において、 2 4は一端が直流制御電源 9の正極（正極端子 V cc) と接続され、他端がダイオード 2 2を介して駆動制御回路 1 0 Uの出力回路側と接続されたインダクタ、 2 5は主回路 5の入力端子 Nとダイオード 2 2との間に接続された、即ち、インダク夕 1 8、直流制御電源 9およびィンダク夕 2 4からなる直列回路に並列に挿入されたキャパシ夕であり、インダク夕 2 4およびキャパシ夕 2 5はそれぞれの一端がダイォード 2 2のアノードと接続されている。その他の回路構成は図 3に示したものと同じであるので説明を省略する。

次に、図 5に示したインバー夕装置の動作について説明する。直流制御電源 9は、駆動制御回路 1 0 Uの入力回路側の正極端子 V cc、負極端子 V ssを介して増幅器 1 1に給電すると共に、インダク夕 2 4およびダィオード 2 2を介して駆動制御回路 1 0 Uの出力回路側に、即ち、フォ卜トランジスタ P Tおよび負荷抵抗 1 4の直列回路と駆動回路 1 5とに給電し、かつ、キャパシ夕 2 3を充電する。そして、駆動制御回路 1 0 Uの入力回路側から絶縁され、フローティング状態にある出力回路側の電圧が一時的に高電圧となり、直流制御電源 9からの給電できないときにはキャパシ夕 2 3から代わりに供給する。

そして、直流制御電源 9からィンダク夕 2 4およびダイォード 2 2を介して駆動制御回路 1 0 Uの出力回路側に流入した電流は、その負極端子 V s、 I G B T 2 Uのェミッタ E、主回路 5の入力端子 N、インダク夕 1 8を介して帰還する。なお、負荷である三相誘導電動機 8を可変速制御するインバータ装置の動作は図 1 0に示した従来のものと同様であり、その動作説明を省略する。

このように構成されたものにおいては、通常は、図 3に示した実施の形態 2としてのインバー夕回路と同様に動作するが、主回路 5にサージ電圧が発生して駆動制御回路 1 0 Uに侵入した場合において、このサージ電圧はインダクタ 1 8およびインダク夕 2 4により、駆動制御回路 1 0 Uの入力回路側への侵入を抑制されると共に、キャパシタ 2 5によりバイパスされるので、例えば、寄生インダク夕ンス L uにより誘導されたサージ電圧は、主回路 5の入力端子 N、キャパシ夕 2 5、ダイオード 2 2、キャパシ夕 2 3および I G B T 2 Uのエミッ夕 Eを介して逃すので、駆動制御回路 1 0 Uは前記サージ電圧の影響をほとんど受けない。駆動制御回路 1 0 V、 1 0 Wに関しても同様であり、理想的なサージ電圧対策の回路が得られる。

図 6は本発明の実施の形態 5としてのィンバ一夕装置のブロック回路を示す図である。図 6は図 5に示した実施の形態 4としてのィンバ一夕装置のブロック回路におけるフォ卜力ブラ 1 2およびその保護抵抗 1 3 や負荷抵抗 1 4の代わりにレベルシフト回路 1 9を配設したものであり、その他の回路構成は図 5に示したものと同じであるので説明を省略する。図 6に示したインバー夕装置の動作は、図 4に示した実施の形態 3としてのインバー夕装置の動作と略同様であり、また、主回路 5にサージ電圧が発生して駆動制御回路 1 0 Uに侵入した場合においても、図 5に示した実施の形態 4としてのインバー夕装置のブロック回路の場合とほぼ同様に動作する。即ち、図 6に示した実施の形態 5としてのインバー夕装置のブロック回路は、図 4に示した実施の形態 3としてのィンバ一夕装置と図 5に示した実施の形態 4としてのィンバ一夕装置の両方の特徴を合せ持つ理想的なインバー夕装置が得られる。

なお、図示されていないが、他のローサイドの I G B T 2 V、 2 Wの駆動制御回路 1 0 V、 1 0 Wに関しても、また、ハイサイドの I G B T 1 U、 I V、 1 Wの駆動制御回路（図示せず）も同様に作用し、同様な効果が得られる。

なお、図 1、図 4および図 6に示した実施の形態 1、実施の形態 3および実施の形態 5としてのインバー夕装置において、寄生インダクタンス L uに誘導されるサージ電圧、特に、マイナスサージ電圧による M O S F E T 1 9 bへの悪影響を除去すべく、インダク夕 1 8、キャパシ夕 2 0および抵抗 2 1を挿入した例を示したが、これらの全てを必ずしも揷入する必要はなく、インダク夕 1 8、キャパシ夕 2 0および抵抗 2 1 のうちの少なくとも何れかを挿入することにより、実用上充分な効果が得られる。

また、図 1、図 3乃至図 6に示した実施の形態 1乃至実施の形態 5としてのインバー夕装置において、インダク夕 1 8の代わりに抵抗（図示せず）を揷入してもよく、インダク夕と抵抗の直列回路を挿入してもよく、寄生インダク夕ンス L uの誘導電圧の影響を抑制できる。

さらに、図 1、図 4および図 6に示した実施の形態 1、実施の形態 3 および実施の形態 5としてのインバー夕装置において、抵抗 2 1の代わりにインダク夕（図示せず）を挿入してもよく、インダク夕と抵抗の直列回路を挿入してもよく、この場合にも寄生インダク夕ンス Luの誘導電圧の影響を抑制できる。

また、図 5および図 6に示した実施の形態 4および実施の形態 5としてのインバー夕装置において、インダク夕 24の代わりに抵抗（図示せず）を挿入してもよく、インダクタと抵抗の直列回路を揷入してもよく、寄生ィンダク夕ンス L uの誘導電圧の侵入を抑制できる。

さらに、図 1、図 3乃至図 6に示した実施の形態 1乃至実施の形態 5 としてのインバー夕装置において、スイッチング半導体素子として I G BTを用いた例を示したが、スイッチング半導体素子は I GBTに限定されるものではなく、パワー MOS FET等であってもよく、同様な効果が得られる。

図 7は本発明の実施の形態 6としてのスィツチング半導体素子である I GBTの故障の有無を自己診断する自己診断回路を示す回路図であり、図 1乃至図 6に示した実施の形態 1乃至実施の形態 5としてのィンバ一夕回路に組込まれるものである。

図 7において、 26は I GBT 2 Uのゲ一ト電圧を検出するゲート電圧検出回路であり、比較器 26 aと、 I GBT 2 Uのェミツ夕 Eを基準電圧とし、出力電圧が I GBT 2 Uの正常時のゲート電圧の約 2Z3の電圧である直流比較電源 26 bとにより構成され、比較器 26 aの一方の入力端子が I 08丁 211のゲート0に、他方の入力端子が直流比較電源 26 bに接続されている。

27はゲート電圧の検出に若干の時間遅れを生じさせ、その間、正常信号を出力する異常信号無効化回路であり、比較器 2 7 aと、抵抗 2 7 bおよびキャパシタ 2 7 cの直列回路と、エミッ夕 Eを基準電圧とし、出力電圧が I GBT 2 Uの正常時のゲー卜電圧の約 2 3の電圧である直流比較電源 27 dと、〇R回路 27 eとにより構成され、抵抗 27 b とキャパシ夕 27 cとの直列回路における抵抗 27 bの一端が I GBT 2 Uの駆動回路 15の入力側端子 I nと接続され、キャパシ夕 27 cの一端が I GBT 2 Uのェミツ夕 Eと接続されている。そして、比較器 2 7 aの一方の入力端子に抵抗 27 bとキャパシ夕 27 cとの接続点が接続され、他方の入力端子に直流比較電源 27 dの電圧が印加される。 O R回路 27 eには比較器 26 aおよび比較器 27 aの出力信号がそれぞれ入力される。

28は I GBT2Uの駆動回路 15の入力側に挿入された AND回路であり、その一方の入力端子に入力端子 I nから入力された制御信号が入力され、他方の入力端子に OR回路 27 eの出力信号が入力され、その出力信号が駆動回路 15に入力されている。そして、ゲート電圧検出回路 26、異常信号無効化回路 27および AND回路 28により、 I G BT 2 Uのゲート電圧を監視し、そのゲート G ·ェミツ夕 E間の短絡等の異常時に I GBT 2 Uの駆動を停止させると共に、警報信号を出力する I GBTの自己診断回路を構成している。この I GBTの自己診断回路は、主回路 5を構成する全ての I GBTにそれぞれ備えている。その他の符号は図 1乃至図 6と同一、または相当部につき説明を省略する。次に、図 7に示した I GBTの自己診断回路の動作について説明する。先ず、入力端子 I nから制御信号が入力され、この制御信号が駆動回路 1 5にて増幅されて駆動電圧信号としてゲート抵抗 16を介して I GB T 2 Uのゲート Gに入力される。ゲート Gが絶縁ゲ一卜であるので、ゲート G ·ェミッタ E間が正常であれば、印加されたゲート電圧、ゲート抵抗 16およびゲート G ·ェミツ夕 E間の寄生容量に応じた充電電流が流入してゲート Gの電圧が次第に上昇して飽和し、所定時間後には印加電圧値とほぼ等しくなるが、前記ゲート G ·エミッ夕 E間が短絡していれば、このゲート G ·エミッ夕 E間に電流が流れるのでゲート Gの電圧が上昇しない。一方、比較器 2 6 aは、入力された前記ゲート電圧と直流比較電源 2 6 bの電圧とを比較し、前記ゲート電圧の方が高い場合にハイレベルの信号を出力する。即ち、直流比較電源 2 6 bの電圧が、ゲ一ト Gへの正常時の印加電圧の 2 3程度の所定の比率の電圧に設定されているので、ゲート G ·エミッ夕 E間が正常であれば、入力端子 I n から制御信号が入力された時刻 t 0よりも所定時間遅れた時刻 t 1に、比較器 2 6 aに入力されるゲート Gの電圧と直流比較電源 2 6 bの電圧との大小が反転し、即ち、ゲート Gの電圧が直流比較電源 2 6 bの電圧よりも高くなり、比較器 2 6 aから、ゲート G ·ェミツ夕 E間が正常であることを示すハイレベルの信号を出力するが、ゲート G ·ェミツ夕 E 間が短絡していれば、時刻 t 1を過ぎても比較器 2 6 aに入力されるゲート Gの電圧と直流比較 2 6 bの電圧との大小が反転せず、比較器 2 6 aから、ゲート G ·ェミッタ E間が異常であることを示すローレベルの信号の出力を続ける。

上記のごとく、ゲート電圧検出回路 2 6は、入力端子 I nから制御信号が入力された時刻 t 0から比較器 2 6 aの出力が反転する時刻 t 1間は、ゲート G ·エミッ夕 E間が正常であっても、ゲ一卜 G -ェミツ夕 E 間の異常を示すローレベルの信号を出力するので、この間の出力信号を無効とする必要がある。さもないと、ゲート G ·ェミツ夕 E間が正常であるにもかかわらず、異常信号の出力により保護回路（図示せず）が作動して装置を停止させてしまう等の不都合が生じる。

異常信号無効化回路 2 7において、比較器 2 7 aが、入力されたキヤパシ夕 2 7 cの電圧と直流比較電源 2 7 dの電圧とを比較し、キャパシ夕 2 7 cの電圧の方が低い間はハイレベルの信号を出力し、比較電圧が反転し、キャパシ夕 27 cの電圧が直流比較電源 27 dの電圧よりも高くなると口一レベルの信号を出力する。即ち、入力端子 I nから制御信号が入力された時刻 t 0から、抵抗 27 bを介して充電されるキャパシ夕 27 cの電圧が上昇し、直流比較電源 27 dの電圧を超えると比較器 27 aの出力がハイレベルから口一レベルへ反転するが、この、ハイレベルからローレベルへ反転する時刻 t 2を、比較器 26 aの出力がローレベルからハイレベルへ反転する時刻 t 1よりも長く（ t 2〉 t 1) 設定しておき、比較器 26 aおよび比較器 27 aの出力信号を OR回路 2 7 eに入力する。

OR回路 27 eは、比較器 26 aおよび比較器 27 aの出力信号の入力により、ゲート G ·エミッ夕 E間が正常であれば、時刻 t 0から時刻 t 2の間は連続してハイレベル信号を出力し、ゲート G *エミッ夕 E間が異常であれば、時刻 t 2にてハイレベルから口一レベルに反転し、以後はローレベルの信号を出力する。 OR回路 27 eの出力信号は I GB T 2 Uのゲート G ·エミッ夕 E間の故障を示す故障検出信号 F oとして PWM制御回路（図示せず）へ出力されると共に、 AND回路 28に入力され、入力端子 I nから入力された制御信号が駆動回路 15へ出力されるのをロックし、駆動回路 15カゝら I GBT 2 Uへ駆動電圧信号が出力されるのを停止させる。

このように構成された I GBTの自己診断回路は、 I GBT2Uのゲ一卜 G ·ェミツ夕 E間の短絡を検出するほか、駆動回路 1 5自身の故障により、その出力信号である駆動電圧信号が出力されない場合や、直流駆動電源 17 Uの異常により、駆動回路 1 5への供給電圧が低下した場合にも、これらの異常を前記ゲート電圧の低下として検出し、故障検出信号 Foを出力すると共に、駆動回路 1 5の動作を停止させる。上記、 I GBTの自己診断回路は、インバー夕装置の運転中において常時動作するが、運転中だけでなく、主回路 5への電源投入前に動作させることにより前記 I GBTの劣化を検出し、アーム短絡による他の I GBTへの破壊の拡大を未然に確実に防止することができる。

なお、図 7に示した実施の形態 6としての I GBTの自己診断回路において、異常信号無効化回路 27は、抵抗 27 bおよびキャパシ夕 2 7 cの直列回路における時定数を利用して遅延時間を得るものであつたが、異常信号無効化回路 2 7は前記時定数を利用する方式に限定されるものではなく、例えば、パルスカウン夕による検出等の方式であってもよレ^ また、図 7に示した実施の形態 6として、スイッチング半導体素子である I GBTの故障の有無を自己診断する自己診断回路を例示したが、この自己診断回路による故障の自己診断の対象は I GBTに限定されるものではなく、パワー MOS FET等であってもよく、同様な効果が得られる。

図 8は本発明の実施の形態 7としてのスィッチング半導体素子である I GBTのサージ電圧に対する保護回路を示す図であり、図 1乃至図 7 に示した実施の形態 1乃至実施の形態 6としてのインバー夕回路に組込まれるものである。

図 8において、 2 9は I。8丁21；の駆動回路1 5および駆動回路 1 5へ給電する直流駆動電源 1 7 Uに並列に挿入され、その負極側接続点である負極端子 V sに I GBT 2 Uのエミッタ Eが接続されているキヤパシ夕、 30は駆動回路 1 5、直流駆動電源 1 7 Uおよびキャパシ夕 2 9の正極側接続点である正極端子 Vbと I 08丁211のゲ一ト0との間に挿入されたダイォ一ドであり、そのアノードがゲート Gと接続されている。 3 1はゲート Gと負極端子 V sとの間に挿入されたダイオードであり、その力ソードがゲート Gと接続されている。この I GBTのサ一ジ電圧に対する保護回路は、主回路 5を構成する全ての I GBTにそれぞれ備えている。その他の符号は図 1乃至図 6と同一、または相当部につき説明を省略する。

次に、図 8に示したサージ電圧保護回路の動作について説明する。 I G B T 2 Uのコレク夕 C 'エミッ夕 E間に印加されるサージ電圧が、コレク夕 C ·ゲート G間およびゲート G ·エミッ夕 E間の寄生容量 C cg、 C geによって分圧され、ゲート G 'エミッ夕 E間に比較的高電圧のサ一ジが印加されるが、ゲート Gの電位がエミッ夕 Eの電位よりも高いサージ電圧が印加された場合には、キャパシ夕 2 9の容量を寄生容量 C ge よりも充分大きく設定することにより、前記サージ電圧はダイォード 3 0、キャパシ夕 2 9を介して逃す。また、ゲート Gの電位がエミッ夕 E の電位よりも低いマイナスサージ電圧が印加された場合には、前記マイナスサージ電圧はダイオード 3 1を介して逃す。この結果として、前記サージ電圧の印加によるゲート G ·ェミッタ E間の異常な電圧上昇若しくはマイナス方向への異常な電圧降下を抑制し、特に、前記マイナスサージ電圧が印加された場合におけるゲート G ·エミッ夕 E間の逆電圧がダイオード 3 1の順方向電圧降下分程度に低く押えられるので、 I G B T 2 Uや駆動回路 1 5の破壊を確実に防止でき、かつ、その回路構成に高価なツエナーダイオードを不要とするので安価な保護回路が得られる。なお、図 8に示した実施の形態 7として、スイッチング半導体素子である I G B Tのサージ電圧保護回路を例示したが、このサージ電圧保護回路による保護対象は I G B Tに限定されるものではなく、パワー M O S F E T等であってもよく、同様な効果が得られる。

図 9は本発明の実施の形態 8としてのスィツチング半導体素子である電流センス端子付 I G B Tのサージ電圧に対する保護回路のプロック回路図であり、図 1乃至図 8に示した実施の形態 1乃至実施の形態 7としてのィンバ一夕回路に組込まれるものである。図 9において、 2 Uはェミツ夕 Eと並列に電流センス端子 SE (以下、電流センス SEと記す）を有する電流センス端子付 I GBT、 32は電流センス SEとェミッタ E間に挿入されたシャント抵抗、 33は比較器 33 aと直流比較電圧源 33 bとにより構成され、シャン卜抵抗 32に並列に、電流センス SEとェミツ夕 E間に挿入された I GBT2Uの過電流検出回路であり、比較器 33 aの一対の入力端子の一方がシャント抵抗 32と電流センス SEとの接続点に接続され、他方の入力端子にェミツ夕 Eを基準電位とする直流比較電圧源 33 bが接続されている。 3 4、 35は直列接続されたダイオードであり、ダイオード 34のカソードがゲート Gと、ダイオード 35のアノードがエミッ夕 Eと接続され、ダイオード 34とダイオード 35との接続点が電流センス SEとシャント抵抗 32との接続点と接続されている。この電流センス端子付 I GB Tのサージ電圧に対する保護回路は、主回路 5を構成する全ての電流センス端子付 I GBTにそれぞれ備えている。その他の符号は図 8と同一、または相当部につき説明を省略する。

次に、図 9に示したサージ電圧保護回路の動作について説明する。 I GBT2Uの電流センス SEにはコレクタ C ·エミッ夕 Eを流れる負荷電流に比例した微小電流が分流するのでシャント抵抗 32の両端には、前記負荷電流に比例した電位差が生じる。比較器 33 aは前記電位差に基づく電流センス S Eとシャント抵抗 32との接続点の電圧と直流比較電圧源 33 bの電圧とを比較して、通常は前者の電圧よりも後者の電圧を高く設定されているが、これらの電圧の大きさが反転し、前者の電圧、即ち、電流センス S Eとシャン卜抵抗 32との接続点の電圧の方が高くなった場合に、その出力端子〇u tから前記負荷電流が過電流であることを示す検出信号を出力する。

一方、 I GBT2Uのコレクタ（： ·エミッ夕 E間に印加されるサージ電圧が、コレクタ C ·ゲート G間の寄生容量 C egと、ゲート G *エミッ夕 E間の寄生容量 C geおよびゲート G '電流センス S E間の寄生容量 C gsを加算した容量 C ge + C gsとによって分圧され、ゲート G ·エミッ夕 E間およびゲート G ·電流センス S E間に比較的高電圧のサージが印加されるが、ゲート Gの電位がエミッ夕 Eや電流センス S Eの電位よりも高いサージ電圧が印加された場合には、キャパシ夕 2 9の容量を寄生容量 C egよりも充分大きく設定することにより、前記サージ電圧はダイオード 3 0、キャパシタ 2 9を介して逃し、また、ゲート Gの電位がェミッ夕 Eの電位よりも低いマイナスサージ電圧が印加された場合にも、前記マイナスサージ電圧はダイォード 3 5およびダイォード 3 4を介して逃す。

この結果として、前記サージ電圧の印加によるゲート G ·ェミツ夕 E 間およびゲート G ·電流センス S E間の異常な電圧上昇若しくはマイナス方向への異常な電圧降下を抑制し、特に、前記マイナスサージ電圧が印加された場合におけるゲート G ·エミッ夕 E間の逆電圧がダイオード 3 4、 3 5の順方向電圧降下分の加算値程度に低く押えられると共に、ゲート G ·電流センス S E間の逆電圧がダイオード 3 4の順方向電圧降下分程度に低く押えられ、かつ、比較器 3 3 aの入力端子が接続されたシャント抵抗 3 2の端子間の逆電圧もダイオード 3 5の順方向電圧降下分程度に低く押えられるので、 I G B T 2 U、駆動回路 1 5や過電流検出回路 3 3等の破壊を確実に防止でき、かつ、その回路構成に高価なッェナーダイオードを不要とするので、安価な保護回路が得られる。なお、図 8に示した実施の形態 7および図 9に示した実施の形態 8の回路において、キャパシ夕 3 5は、図 3乃至図 6に示したキャパシ夕 2 3と兼用できる。

図 1 0は本発明の実施の形態 9としてのインバー夕装置における出力電流を検出する出力電流検出装置のプロック回路図であり、図 1乃至図 9に示した本発明の実施の形態 1乃至実施の形態 8としてのィンバ一夕回路に組込まれるものである。

図 1 0において、 3 6 U、 3 6 V、 3 6 Wはそれぞれ主回路 5の U相、 V相、 W相の出力線に挿入され、出力電流を電圧に変換するシャント抵抗、 3 7 U、 3 7 V、 3 7 Wはそれぞれシャント抵抗 3 6 U、 3 6 V、 3 6 Wが出力する電圧信号を入力することにより、相対的にフローティングしている出力側へ、各相の負荷電流の検出信号を出力する電流検出装置である。 3 8はシャント抵抗 3 6 Uが出力する電圧信号を入力して増幅する増幅器、 3 9は比較器 3 9 aおよび三角波発振回路 3 9 bにて構成され、増幅器 3 8から出力されるアナログ信号を P WM変調したパルス信号に変換するパルス化回路、 4 0は、出力側の基準電位に対して入力側の基準電位がフローティングしている前記入力側から前記出力側に前記パルス信号を伝達すべく、入力されたパルス信号の基準電位のレベルをシフトして出力するレベルシフト回路であり、図 1に示したレべルシフト回路 1 9とほぼ同様の回路構成（図示せず）を為すが、出力回路側を接地し、入力回路側をフローティングさせて用いる点において、レベルシフト回路 1 9と相違する。 4 1はレベルシフト回路 4 0から入力された P WM信号をアナログ信号に復調するローパスフィル夕（L P F ) からなる復調回路である。その他の符号は図 1乃至図 7と同一、または相当部につき説明を省略する。

次に、図 1 0に示した出力電流検出装置の動作について説明する。負荷である三相誘導電動機 8の各相ごとの負荷電流をシャント抵抗 3 6 U、 3 6 V、 3 6 Wにより前記負荷電流に応じたアナログ電圧信号に変換し、増幅器 3 8で増幅してパルス化回路 3 9に入力し、パルス化回路 3 9より P WM変調したパルス信号に変換し、レベルシフト回路 4 0にて、出力側の基準電位に対して入力側の基準電位がフローティングしている前記入力側から前記出力側に前記パルス信号を伝達し、ローパスフィルタ ( L P F ) からなる復調回路 4 1を通過させることにより、高調波成分を除去して負荷電流の電流値を示すアナログ信号として出力する。上記構成において、レベルシフト回路 4 0を用いて検出信号を相対的にフローティングして出力側へ伝達するが、レベルシフト回路 4 0ではアナログ信号を伝達できないので、その前段にパルス化回路 3 9を設けることにより、アナログ信号である検出値を、単位時間のパルス数が最小になるように最適化したデジタル信号、即ち、 P WM変調したパルス信号に変換することにより信号を効率良く伝達可能とし、負荷電流の検出に非接触型の電流検出素子（図示せず）の使用を必要とせず、また、寿命の実用上の長さに問題があるフォト力ブラ（図示せず）の使用を不要とし、長寿命、高精度、高信頼性であると共に、小型で低消費電力型の検出装置が得られ、パッケージに内蔵可能とする。なお、従来の非接触型電流検出素子としてのホール素子、カレントトランスを用いた電流検出回路との比較のために、最終段にてアナログ信号に復調する復調回路 4 1を示したが、 P WM制御装置としてのマイクロコンピュー夕（図示せず）へデジタル信号として取込む場合には、復調回路 4 1は不要である。

なお、図 1から図 1 0に示した本発明の実施の形態 1乃至実施の形態 9において、電力変換装置として誘導電動機等を駆動制御するインバー夕装置を例示したが、本発明の電力変換装置は、前記インバー夕装置に限定されるものではなく、 D Cブラシレスモー夕や S Rモー夕の駆動制御装置に適用しても同様な効果が得られる。例えば、 S Rモータ（図示せず）は、固定子各相のコイルに順番に一方向の電流を流すもので、前記固定子各相のコイルへの通電をオンオフすべく I G B Tが用いられ、例えば、 4相モー夕の場合には 4個の相切換用 I GBT (図示せず）と、該 I GBTのそれぞれに対応する駆動制御回路（図示せず）が存在するので、これらの駆動制御回路に本願発明を適用することにより、その性能を長期間、安定に保持できる安価な SRモー夕用の電力変換装置が得られる。産業上の利用の可能性

以上のように、本発明にかかる電力変換装置は、例えば、産業用機器、エアコン、冷蔵庫等の家電製品、自動車等の駆動制御装置に用いる誘導電動機、 DCブラシレスモー夕や SRモー夕等の可変速制御用のパワーモジュールとして適している。

Claims

請求の範囲

1 . 互いに直列接続され、少なくとも一方がスイッチング半導体素子である半導体素子列を複数列有し、該複数列の半導体素子列を並列にその両端を互いに接続し、その接続点間に直流主電源を接続すると共に、前記半導体素子列における半導体素子の直列接続点の各々に負荷を接続した主回路と、前記スイッチング半導体素子対応に設けられ、制御信号を入力する入力側の基準電位に対して出力側の基準電位を前記スィッチング半導体素子の基準電位の変動に追従可能にレベルシフ卜するレベルシフ卜回路、および前記レベルシフト回路からの信号入力により前記スィツチング半導体素子へ駆動信号を出力する駆動回路と、前記レベルシフト回路の入力側に給電する直流制御電源とを備え、前記制御信号の入力により前記直流主電源から供給された電力を交流若しくはオンオフ流に変換して前記負荷に供給する電力変換装置において、前記レベルシフト回路は、前記直流制御電源の負極に接続されて前記入力側の基準電位となる負側電極と、前記制御信号が入力されるゲートと、該ゲートに入力された前記制御信号をその基準電位のレベルをシフトして前記駆動回路へ出力する正側電極とを有するトランジスタを備え、かつ、前記主回路における前記直流主電源の負極側との接続点と、前記直流制御電源の負極との間にインダク夕および抵抗の少なくとも一方を挿入したことを特徴とする電力変換装置。

2 . 互いに直列接続され、少なくとも一方がスイッチング半導体素子である半導体素子列を複数列有し、該複数列の半導体素子列を並列にその両端を互いに接続し、その接続点間に直流主電源を接続すると共に、前記半導体素子列における半導体素子の直列接続点の各々に負荷を接続した主回路と、前記スイッチング半導体素子対応に設けられ、制御信号を入力する入力側の基準電位に対して出力側の基準電位を前記スィッチング半導体素子の基準電位の変動に追従可能にレベルシフトするレベルシフト回路、および前記レベルシフ卜回路からの信号入力により前記スィツチング半導体素子へ駆動信号を出力する駆動回路と、前記レベルシフト回路の入力側に給電する直流制御電源とを備え、前記制御信号の入力により前記直流主電源から供給された電力を交流若しくはオンオフ流に変換して前記負荷に供給する電力変換装置において、前記レベルシフト回路は、前記直流制御電源の負極に接続されて前記入力側の基準電位となる負側電極と、前記制御信号が入力されるゲートと、該ゲートに入力された前記制御信号をその基準電位のレベルをシフトして前記駆動回路へ出力する正側電極とを有するトランジスタを備え、かつ、前記直流制御電源の負極と前記レベルシフト回路の出力側の基準電位点との間にキャパシ夕を挿入したことを特徴とする電力変換装置。

3 . 互いに直列接続され、少なくとも一方がスイッチング半導体素子である半導体素子列を複数列有し、該複数列の半導体素子列を並列にその両端を互いに接続し、その接続点間に直流主電源を接続すると共に、前記半導体素子列における半導体素子の直列接続点の各々に負荷を接続した主回路と、前記スイッチング半導体素子対応に設けられ、制御信号を入力する入力側の基準電位に対して出力側の基準電位を前記スィッチング半導体素子の基準電位の変動に追従可能にレベルシフ卜するレベルシフ卜回路、および前記レベルシフト回路からの信号入力により前記スィツチング半導体素子へ駆動信号を出力する駆動回路と、前記レベルシフ卜回路の入力側に給電する直流制御電源とを備え、前記制御信号の入力により前記直流主電源から供給された電力を交流若しくはオンオフ流に変換して前記負荷に供給する電力変換装置において、前記レベルシフト回路は、前記直流制御電源の負極に接続されて前記入力側の基準電位となる負側電極と、前記制御信号が入力されるゲートと、該ゲートに入力された前記制御信号をその基準電位のレベルをシフトして前記駆動回路へ出力する正側電極とを有するトランジスタを備え、かつ、前記レベルシフ卜回路の出力側の基準電位点と前記レベルシフ卜回路に対応するスィツチング半導体素子の負側主電極との間に抵抗およびィンダク夕の少なくとも一方を挿入したことを特徴とする電力変換装置。

4 . 直流制御電源の負極とレベルシフト回路の出力側の基準電位点との間にキャパシ夕を挿入したことを特徴とする請求項 1に記載の電力変換

5 . レベルシフト回路の出力側の基準電位点と前記レベルシフ卜回路に対応するスィツチング半導体素子の負側主電極との間に抵抗およびィンダク夕の少なくとも一方を挿入したことを特徴とする請求項 2に記載の電力変換装置。

6 . レベルシフト回路の出力側の基準電位点と前記レベルシフ卜回路に対応するスィツチング半導体素子の負側主電極との間に抵抗およびィンダク夕の少なくとも一方を挿入したことを特徴とする請求項 1に記載の電力変換装置。

7 . 互いに直列接続され、少なくとも一方がスイッチング半導体素子である半導体素子列を複数列有し、該複数列の半導体素子列を並列にその両端を互いに接続し、その接続点間に直流主電源を接続すると共に、前記半導体素子列における半導体素子の直列接続点の各々に負荷を接続した主回路と、前記スイッチング半導体素子対応に設けられ、制御信号を入力する入力側の基準電位に対して出力側の基準電位を前記スィッチング半導体素子の基準電位の変動に追従可能にレベルシフ卜するレベルシフト回路、および前記レベルシフ卜回路からの信号入力により前記スィツチング半導体素子へ駆動信号を出力する駆動回路と、前記レベルシフ卜回路の入力側に給電する直流制御電源とを備え、前記制御信号の入力により前記直流主電源から供給された電力を交流若しくはオンオフ流に変換して前記負荷に供給する電力変換装置において、前記半導体素子列におけるローサイドのスィツチング半導体素子に対応する前記レベルシフ卜回路の出力側および前記駆動回路に共通する正極側給電点と負極側給電点との間に挿入されたキャパシ夕と、前記直流制御電源の正極と前記正極側給電点との間に、力ソードが前記キャパシ夕と接続される向きに挿入されたダイオードとを備え、かつ、前記主回路における前記直流主電源の負極側との接続点と前記直流制御電源の負極との間にインダク夕および抵抗の少なくとも一方を挿入したことを特徴とする電力変換装置。

8 . レベルシフト回路の出力側および駆動回路に共通する正極側給電点と負極側給電点との間に挿入されたキャパシ夕と、直流制御電源の正極と前記正極側給電点との間に、カソードが前記キャパシ夕と接続される向きに挿入されたダイォードとを備えたことを特徴とする請求項 1に記載の電力変換装置。

9 . レベルシフト回路の出力側および駆動回路に共通する正極側給電点と負極側給電点との間に挿入されたキャパシ夕と、直流制御電源の正極と前記正極側給電点との間に、カソードが前記キヤパシ夕と接続される向きに挿入されたダイオードとを備え、かつ、主回路における直流主電源の負極側との接続点と前記直流制御電源の負極との間にインダク夕および抵抗の少なくとも一方を挿入したことを特徴とする請求項 2に記載の電力変換装置。

1 0 . 直流制御電源の正極と正極側給電点との間に挿入されたダイォードのアノードと前記直流制御電源の正極との間に、インダクタおよび抵杭の少なくとも一方を、前記ダイオードと直列回路を形成するように挿入すると共に、主回路における直流主電源の負極側との接続点と前記ダィォードのアノードとの間にキャパシ夕を挿入したとを特徴とする請求項 7に記載の電力変換装置。

1 1 . スイッチング半導体素子が絶縁ゲートタイプのトランジスタであり、前記トランジスタにおける正常時のゲート電圧よりも低く、異常時のゲ一卜電圧よりも高い比較電圧を出力する比較電圧源と、絶縁ゲートの電圧と前記比較電圧とを比較して、前記絶縁ゲートの電圧が前記比較電圧よりも低い場合に、異常信号を出力する比較器とを有するゲー卜電圧検出回路を備えたことを特徴とする請求項 1に記載の電力変換装置。

1 2 . 御制信号が駆動回路に入力されてからゲート電圧検出回路が正常信号を出力するのに要する時間遅れ以上の所定時間が経過する間、前記ゲ一ト電圧検出回路が出力する異常信号を無効化し、代りに正常信号を出力する異常信号無効化回路を備えたとを特徴とする請求項 1 1に記載の電力変換装置。

1 3 . スイッチング半導体素子が絶縁ゲートタイプのトランジスタであり、該トランジスタの駆動回路に並列に挿入されると共に負極側が前記トランジスタの負側主電極と接続されたされたキヤパシ夕と、前記駆動回路の正極側給電点と前記キャパシ夕との接続点と絶縁ゲー卜との間に、アノードが前記絶縁ゲートと接続される向きに挿入された第 1のダイォ —ドと、前記絶縁ゲートと前記負側主電極との間に、力ソードが前記絶縁ゲートと接続される向きに挿入された第 2のダイォードとを備えたことを特徴とする請求項 1に記載の電力変換装置。

1 4 . スイッチング半導体素子がェミツ夕と並列に電流センス端子を有する電流センス端子付絶縁ゲート ·バイポーラトランジスタであり、前記電流センス端子と前記エミッ夕間に挿入されたシャント抵抗と、一対の入力端子の一方が前記シャント抵抗と前記電流センス端子との接続点に接続され、他方の入力端子に前記ェミッタの電位を基準とする直流比較電圧源が接続され、前記シャント抵抗の電位差と前記直流比較電圧源の電圧とを比較して前記電流センス端子付絶縁ゲート ·バイポーラトランジス夕の過電流検出信号を出力する比較器とを備え、かつ、前記電流センス端子付絶縁ゲート ·バイポーラトランジスタの駆動回路に並列にその正極側給電点と前記エミッ夕に接続された負極側給電点との間に揷入されたキャパシ夕と、前記正極側給電点と絶縁ゲ一卜との間にァノードが前記絶縁ゲートと接続される向きに挿入された第 1のダイオードと、前記絶縁ゲートと前記電流センス端子との間にカソードが前記絶縁ゲー卜と接続される向きに挿入された第 2のダイオードと、前記電流センス端子と前記ェミツ夕との間に、力ソードが前記第 2のダイオードのァノ一ドと接続される向きに挿入された第 3のダイオードとを備えたことを特徴とする請求項 1に記載の電力変換装置。

1 5 . 主回路と負荷とを接続する出力線に挿入されたシャン卜抵抗と、該シャント抵抗の電圧降下を増幅する増幅器と、該増幅器の出力信号を入力し、 P WM変調したパルス信号として出力するパルス化回路と、前記パルス信号を入力し、出力側の基準電位に対して入力側の基準電位が相対的にフローティングする前記入力側から前記出力側に前記パルス信号を伝達すべく前記パルス信号の基準電位のレベルをシフ卜するレベルシフ卜回路とを有し、該レベルシフト回路の出力信号に基づき負荷電流を検出することを特徴とする請求項 1に記載の電力変換装置。