WO1998000860A1 - Procede et dispositif de traitement thermique d'une plaquette en silicium monocristallin, plaquette en silicium monocristallin et procede de production d'une plaquette en silicium monocristallin - Google Patents

Procede et dispositif de traitement thermique d'une plaquette en silicium monocristallin, plaquette en silicium monocristallin et procede de production d'une plaquette en silicium monocristallin Download PDF

Info

Publication number
WO1998000860A1
WO1998000860A1 PCT/JP1997/002232 JP9702232W WO9800860A1 WO 1998000860 A1 WO1998000860 A1 WO 1998000860A1 JP 9702232 W JP9702232 W JP 9702232W WO 9800860 A1 WO9800860 A1 WO 9800860A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat treatment
wafers
single crystal
wafer
silicon single
Prior art date
Application number
PCT/JP1997/002232
Other languages
English (en)
French (fr)
Inventor
Naoshi Adachi
Takehiro Hisatomi
Masakazu Sano
Original Assignee
Sumitomo Sitix Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Sitix Corporation filed Critical Sumitomo Sitix Corporation
Priority to KR1019980701481A priority Critical patent/KR100296365B1/ko
Priority to EP97928496A priority patent/EP0889510B1/en
Priority to US09/029,398 priority patent/US5931662A/en
Priority to DE69738020T priority patent/DE69738020T2/de
Publication of WO1998000860A1 publication Critical patent/WO1998000860A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S206/00—Special receptacle or package
    • Y10S206/832—Semiconductor wafer boat
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S206/00—Special receptacle or package
    • Y10S206/832—Semiconductor wafer boat
    • Y10S206/833—Apertured side walls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1016—Apparatus with means for treating single-crystal [e.g., heat treating]

Definitions

  • the present invention relates to a heat treatment method and a production method for heat treating a large number of silicon single crystal wafers simultaneously and evenly. For example, about 10 wafers are stacked to form a group, and a plurality of wafers are formed. By stacking vertically in a slightly inclined position from the horizontal and performing the required heat treatment in the same furnace, various heat treatments, for example,
  • the present invention relates to a heat treatment method for a silicon single crystal wafer and a manufacturing method using the heat treatment method.
  • CZ method Most silicon wafers used for semiconductor devices are grown by the pull-up method (Chiyoklarsky method, CZ method).
  • the silicon single crystal grown by this CZ method usually contains oxygen impurities of about 101S / cm 3 , and if used as it is in the device manufacturing process, supersaturated oxygen will precipitate during the process. I do.
  • the crystal growth rate is reduced at a low speed of 0.8 mm / min or less to greatly improve the oxide film breakdown voltage characteristics of the silicon single crystal substrate.
  • the silicon single crystal ingot pulled up by the CZ method is heat-treated at a temperature of 1150 ° C or more and 1400'C or less to reduce and eliminate the grown-in defects introduced during crystal growth, JP-A-5-319988 and JP-A-5-319987 disclose that the reliability of the oxide film can be improved.
  • Examples of the wafer heat treatment include those disclosed in JP-A-60-231365, JP-A-61-193456, JP-A-61-193458, and the like.
  • DZ-IG processing power has been widely used so far, and as described above, this method treats wafers at a high temperature of about 1100 ° C to 1200 ° C. By doing so, oxygen near the surface of the wafer is diffused outward to reduce interstitial oxygen, which is the nucleus of micro defects, and a defect-free DZ (Denuded Zone) layer is formed in the device active region.
  • low-temperature heat treatment at 600 ° C to 900 ° C is performed in two steps of high-temperature and low-temperature heat treatment to form oxygen precipitation nuclei in bulk.
  • the above-described method of growing a crystal at a low crystal growth rate of 0.8 mm / min or less requires a lower pulling rate to improve productivity. Will be greatly reduced.
  • this method also has a problem that dislocation loops are generated due to an excess of interstitial silicon atoms that forms an interstitial silicon atom-rich crystal.
  • the method of directly heat-treating silicon ingots at a temperature of 1150 ° C to 1400 ° C cannot be used as a product because dislocations and slips occur in the entire ingot.
  • the method of heat-treating a silicon substrate in a hydrogen atmosphere or a hydrogen-containing atmosphere at a temperature of 900 ° C to 1200 ° C does not eliminate grown-in defects at the surface or near the surface to a depth of about 2 ⁇ . However, during the heat treatment process, it adheres to the wafer surface If the wafer surface is mirror-polished again to remove particles and surface scratches due to wafer transfer, the effect will be significantly reduced.
  • a device made of this silicon substrate has an adverse effect such as an increase in leakage current from the slip dislocation portion and cannot be put to practical use.
  • a silicon single crystal wafer 1 superposed laterally on a silicon boat 2 is placed, and a side end portion of the silicon single crystal wafer 1 comes into contact with the silicon boat 2. From that The problem of dislocations and slips occurring during the heat treatment at all the contact sites of all the combined silicon single crystal wafers 1 has not been applied to actual production.
  • the epitaxial growth film has very good oxide breakdown voltage characteristics, it uses SiHCl 3 , SiH 2 Cl 2 as a silicon source source, and HC1 gas for wafer cleaning. This promotes corrosion of heavy metals, and the problem of heavy metal contamination is likely to occur. In addition, the production cost is high and the disadvantages are large.
  • the present invention improves the device characteristics by eliminating oxygen out-diffusion heat treatment for forming the DZ layer, heat treatment to generate and control BMD for imparting IG capability, and eliminating surface COP and rown-in defects inside the wafer.
  • various heat treatments applied to silicon single crystal wafers such as heat treatment to increase the number of silicon single crystal wafers to be processed in a single heat treatment step, dislocations and slips in a high-temperature heat treatment atmosphere are reduced.
  • An object of the present invention is to provide a method for heat treatment of silicon single crystal wafers which can be suppressed.
  • the inventor for example, simultaneously loads about 10 wafers into the same furnace or simultaneously loads a large number of wafers exceeding 100 wafers in the same furnace during the heat treatment of the silicon single crystal wafer, and
  • the results were as follows. Or 0.5 ⁇ 5.
  • At a slight angle and place it on a boat that contacts and supports several points around the periphery of the wafer, for example, to promote oxygen out-diffusion.
  • the inventor has proposed that when a large number of stacked sheets are grouped as a group and a plurality of groups are vertically stacked in multiple stages within the range of the soaking area of the loaded heat treatment furnace and heat-treated, dislocation and slip are prevented.
  • the same heat treatment effect can be uniformly applied to each wafer, and that a large amount of wafers can be heat treated.
  • the same heat treatment can be simultaneously performed on three or more wafers in a conventional heat treatment furnace by using a conventional heat treatment furnace, which may occur in the conventional so-called ingot annealing heat treatment process. It has been found that high productivity and high yield can be achieved without any significant overall dislocation or slip expansion.
  • One plate (layer) of buffer and the lowermost layer of the wafer which is a group consisting of a large number of wafers, are provided on the back column of the inclined boat, and materials with excellent high-temperature strength such as Si, SiC, ceramics, alumina, etc. By disposing a disk or ring, dislocation or slip does not occur, 2) Heat treatment in oxygen alone or in an atmosphere containing oxygen prevents adhesion between wafers.
  • the inventor has proposed that in the above-described heat treatment according to the present invention, a large amount of heat treatment is performed by heating at 1100 ° C. or more, for example, at 1100 ° C. to 1350 ° C. for 5 minutes to 6 hours at the time of raising or lowering the temperature. It was found that it was possible to form defect-free regions (DZ layers) on the surface layer of each wafer.
  • DZ layers defect-free regions
  • the present inventors have conducted studies with the aim of optimizing the heat treatment conditions for forming a defect-free region (DZ layer).
  • BMD is formed when heat treatment such as holding at a constant temperature within a range of 500 ° C to 900 ° C for 10 minutes or more and 16 hours or more than one constant temperature is performed.
  • the heat treatment at 1250 ° C. or more, for example, 1280 ° C. to 1380 ° C. for 5 minutes to 6 hours, thereby simultaneously processing a large number of wafers. It is possible to reduce or eliminate grown-in defects that are the source of COP in the surface of each wafer and internal COP.
  • the heat treatment for forming the defect-free region (DZ layer) described above or the heat treatment for imparting IG capability can be used together with the above heat treatment to produce a high-quality silicon single crystal wafer.
  • FIG. 1A is an explanatory top view of a heat treatment boat used in the heat treatment method according to the present invention.
  • FIG. 2 is a graph showing the relationship between the heat treatment temperature and the yield rate, showing the results of evaluating the oxide film breakdown voltage characteristics of wafers by the heat treatment method of the present invention.
  • FIG. 3 is a perspective explanatory view showing another embodiment of the heat treatment boat used in the heat treatment method according to the present invention.
  • FIG. 4 is a vertical sectional view of the heat treatment boat shown in FIG.
  • FIG. 5 is an explanatory perspective view showing another embodiment of the heat treatment boat used in the heat treatment method according to the present invention.
  • FIG. 6 is an explanatory view showing the configuration of a conventional wafer transfer robot for single wafer type wafer transfer, wherein A shows a suction type and B shows a scoop-up type configuration.
  • FIG. 7 is an explanatory top view showing the structure of a wafer transfer robot used in the present invention.
  • FIG. 8A is a front view showing another configuration of the wafer transfer robot used in the present invention
  • B is a top view
  • C is a top view showing another embodiment.
  • FIG. 9A is an explanatory view showing an example of a usage state of the heat treatment boat used in the present invention, and B is an explanatory top view thereof.
  • FIG. 10A is an explanatory diagram showing an example of the configuration of a heat treatment boat used in the present invention, and B is an explanatory top view thereof.
  • FIG. 11 is a graph showing the relationship between the surface depth of the wafer and the oxygen concentration.
  • FIG. 12 is a graph showing the relationship between the surface depth of the wafer and the oxygen concentration.
  • 13A and 13B are heat pattern diagrams illustrating an example of heat treatment conditions.
  • FIG. 14 shows the difference in oxygen concentration between wafers subjected to the heat treatment method according to the present invention.
  • A is the initial oxygen concentration
  • FIG. 15 shows the difference in oxygen concentration between wafers subjected to the heat treatment method according to the present invention.
  • FIG. 16 is a graph showing the relationship between the number of times of repeated washing and the number of LPDs.
  • Figure 17A is a perspective view showing an AFM image of a COP defect on the wafer surface.
  • Figure 17B (a perspective view of a defect consisting of a polyhedron with an internal cavity and an octahedral basic structure estimated from the iA figure) It is.
  • FIG. 18 is a partially exploded perspective view showing a schematic configuration of a conventional heat treatment apparatus for silicon single crystal wafers.
  • FIG. 1 shows an example of a heat treatment apparatus used in the heat treatment method according to the present invention. Although this heat treatment apparatus is not shown, it is a cylindrical heat treatment furnace. In the figure, ten silicon single crystal wafers 1 are stacked to form a group, and a silicon single crystal wafer is formed.
  • a heat treatment boat 10 made of a material having excellent high-temperature strength, such as porous SiC or Si-impregnated SiC, capable of supporting a plurality of groups 1 each, and each silicon single crystal ⁇ wafer group supported by the heat treatment boat 10
  • a material having excellent high-temperature strength such as porous SiC or Si-impregnated SiC
  • DZ-IG treatment after heating at l ° C / min up to 1000'C for 2 hours at 1280 ° C, cooling at l ° C / mm from 1000 ° C In the temperature range of 1150 ° C or more and 1380 ° C or less for heat treatment and DZ treatment
  • Various heat treatments such as heat treatment within the range of 5 minutes to 6 hours.
  • This heat treatment boat 10 is composed of a disc-shaped lower plate 11 and an upper plate 12 and three support plates 13, 14, and 15, and forms a cylindrical space between the lower plate 11 and the upper plate 12.
  • a pair of strut plates are attached to both ends of the disk substantially in the diametric direction and one end in the diametric direction perpendicular to the pair is fixed to both ends between the lower plate 11 and the upper plate 12, respectively, and the front strut plates 13, 14 are fixed.
  • rear support plates 15 are arranged, and rear support holders 15a, 15b, which protrude from the rear support plate 15 at a plurality of predetermined heights, and the front support plates 13, 14 Side support holder 1 Front support holder projecting slightly higher than 15a
  • an opening 16 is formed between the pair of front supports 13a, 13b, 14a, 14b ..., and a group of silicon single crystal wafers stacked from the opening 16 is inserted. It is a configuration to do.
  • the rear support holders 15a, 15b,... are formed so as to protrude from the rear support plate 13 such that the upper surface thereof rises forward toward the opening 16 side, and the front support holders 13a, 13b '", 14a, 14b ..., the upper surface of which is the rear support holder
  • one group of stacked silicon single crystal wafers is placed on each of the front and rear support holders 13a, 14a, 15a, 13b, 14b, and 15b. Slip occurs only in the silicon single crystal wafer 1 in the lowermost layer of the group, but the silicon single crystal wafers 1 stacked on top of it only contact the wafers and do not touch anything else. It is a configuration that can realize slip-free.
  • the silicon single crystal wafer 1 laminated on each support holder can be directly mounted, but furthermore, a material having excellent high-temperature strength, such as SiC, ceramics, etc., is placed on each support holder.
  • a plate or ring is installed and a group of silicon single crystal wafers stacked thereon is mounted, or It is possible to adopt a configuration in which a silicon single crystal wafer is laminated on a ring, and the silicon single crystal wafers are grouped and placed on each support holder.
  • slip occurs due to the influence of the accuracy of the disk or ring on which only the lowest silicon single crystal layer 1 of each group is placed, but the silicon single crystal layer 1 stacked on top of it.
  • the configuration is such that slip-free can be realized without contacting anything else, just contacting each other.
  • the thickness 17 of the support holder of the heat treatment boat 10 is preferably about 4 mm to 6 mm.
  • the heat treatment apparatus used in the heat treatment method according to the present invention shown in FIGS. 3 and 4 is an example in which a heat treatment boat 20 for horizontally mounting a group of stacked silicon single crystals 1 is provided, and the heat treatment boat 20 is a cylindrical body. , Ring-shaped support holders 21 22 23... Are arranged at predetermined intervals on the inner peripheral surface, and a plurality of required silicon single crystal wafers are grouped on one side of the outer peripheral surface. An opening 24 and a vertical insertion groove 25 for inserting the jig (not shown) on which the plate is placed into the cylindrical body are formed. It is configured to be placed on holders 21, 22, 23 respectively.
  • a group of wafers is placed in the uppermost support holder 23 by using the upper opening of the boat 20 and the insertion groove 25.
  • a disk or ring made of a material having excellent high-temperature strength, for example, SiC, ceramics or the like, is placed on each support holder, and a silicon single crystal wafer 1 group is laminated thereon.
  • a structure in which a silicon single crystal wafer is laminated on the disk or ring and the silicon single crystal wafers are grouped and placed on each support holder.
  • the heat treatment boat 30 used in the heat treatment method according to the present invention shown in FIG. 5 includes a low-body cylindrical boat unit 31 and a boat unit 31 with an inner peripheral surface. Ring-shaped support holders 32 are arranged around the periphery, and a vertical insertion groove 33 is formed on one side of the outer peripheral surface, and a group of required silicon single crystal wafers is stacked. A set of jigs (not shown) can be inserted and loaded using the upper opening of the boat unit 31 and the insertion groove 33, and this group of silicon single crystal wafers is stored and loaded. A plurality of single-crystal silicon wafers are stored and mounted in a vertical manner in the same manner as the heat treatment boat 20 shown in FIGS. 3 and 4 by stacking a plurality of stacked boat units 31 in a vertical direction. Heat treatment can be performed.
  • the support holders 32 may be formed of a disk, and a disk or ring made of a material having excellent high-temperature strength, such as SiC or ceramic, may be formed on each support holder.
  • a silicon single crystal wafer that is installed and stacked thereon is mounted, or a silicon single crystal wafer is stacked on the disk or ring, and the silicon single crystal wafers are stacked as a group to support each holder.
  • a configuration in which it is placed on a table can be adopted.
  • a step having an inner diameter dimension such that the silicon single crystal and the wafer 1 are placed around the outer periphery of the wafer 1 may be formed on the mounting surface of the wafer 1. It can.
  • the step allows easy positioning of the silicon single crystal wafer 1 placed on the support holder 1 and the outer peripheral portion of the second and subsequent silicon single crystal wafers 1 from the lowermost layer. Can be prevented from contacting the heat treatment boat body.
  • one wafer is installed for one groove of a boat, but a large number of wafers are stacked,
  • the conventional silicon wafer transfer method is a suction type transfer robot with a suction plate 41 provided on the arm 40, and a scooping up with the mounting plate 42 on the arm 40 as shown in Fig. 6B. All wafer transfer robots of this type are single-wafer robots.However, with conventional single-wafer wafer transfer robots, wafers cannot be stacked on one groove of a heat treatment boat. However, the equipment itself becomes complicated and very expensive.
  • the configuration example shown in FIG. 7 is a heat treatment boat 10 shown in FIG. 1, that is, a scooping type wafer for a three-point support boat.
  • a jig that is a transfer robot, with small arc-shaped support walls provided at both ends of a curved strip-shaped bottom plate so that a wafer 1 can be horizontally stacked and stored between a pair of small arc-shaped support walls 43
  • the arm 40 is provided on the other side, and the small arc-shaped support wall is provided with a cutout 44 for clearing the support boat (illustrated by imaginary lines) at the time of loading.
  • the wafers can be transferred as a group of wafers in which a large number of wafers are laminated on a heat treatment boat.
  • the configuration example shown in Figs. 8A and 8B is a port bot for scooping wafers of a four-point support boat.
  • a jig 45 is provided with small arc-shaped support walls at both ends of a curved strip-shaped bottom plate so that the wafer 1 can be horizontally stacked and stored between a pair of small arc-shaped support walls. It has a configuration provided with a system 40.
  • the wafers After stacking a plurality of wafers on the jig 43, the wafers can be transferred as a wafer group in which a large number of wafers are stacked on a heat treatment boat. Further, as shown in FIG. 8C, a configuration using a pair of small-diameter support columns and a jig 46 provided with a pair may be used instead of the pair of small arc-shaped support walls. Furthermore, in order to simplify the transfer of wafers, a silicon single crystal wafer is stacked on the disk or ring, and a group of the silicon single crystal wafers is picked up. Can be transferred at The heat treatment boat 50 used in the heat treatment method according to the present invention shown in FIG.
  • FIG. 9 has a structure having three front and rear support plates 13, 14, and 15 having the same structure as the heat treatment boat 10 shown in FIG.
  • the illustration of a plurality of stacked wafers is omitted, and only one silicon single crystal wafer 1 is shown.
  • a large number of stacked wafers are placed on top of each other. For example, if a slip occurs on the support holder and comes into contact with the rear support plate 15, the contact part will A local temperature difference occurs between the end face and the boat, and a slip occurs.
  • a strip-shaped buffer material 51 is installed on the rear support plate 15 of the inclined starting end of the heat treatment boat 50 made of a material having excellent high-temperature strength, such as SiC, Si, or alumina.
  • a material having excellent high-temperature strength such as SiC, Si, or alumina.
  • a wafer group having a large number of layers is placed on the heat treatment boat while being inclined, and the inclination angle is preferably 45 ° or less, more preferably about 0.5 to 5 ° from the horizontal. 0.5.
  • the inclination angle is larger than 45 °, it is difficult to transfer the wafer.
  • the silicon single crystal wafer to be subjected to the heat treatment includes any wafer which has been subjected to an etching treatment, a wafer which has been subjected to various mirror polishing and finish mirror polishing, and an unpolished wafer.
  • Unpolished wafers are advantageous because they can prevent adhesion between wafers. Also, considering metal contamination during wafer heat treatment, it is common to wafers before heat treatment. It is preferable to perform pre-loading cleaning such as RCA cleaning, for example, SC-l + SC-2 cleaning.
  • the processing allowance of the wafer surface polishing after the heat treatment is small, and it is desirable that the processing allowance is about from about 0.1 ⁇ to about 20 ⁇ . If the processing allowance is less than ⁇ . ⁇ , it is difficult to improve the surface accuracy. If the processing allowance exceeds 20 ⁇ , the processing loss is large, and the productivity is reduced due to problems such as mirror polishing time. Therefore, the processing allowance is about ⁇ . ⁇ to about 20 ⁇ . More preferably, it is about ⁇ to about 5 ⁇ .
  • the heat treatment method of this invention is laminated with each other Ueha, for example, non-oxidizing gas atmosphere (Ar, Eta 2 gas) heat treatment, the natural oxide film grown ⁇ E one tooth surface Is etched off (sublimated) in the range of 950 ° C to 1000 ° C, making it easier to adhere firmly to the adjacent etched off wafer. Since the bond between wafers is strong, peeling after heat treatment becomes difficult. Therefore, in the present invention, if the heat treatment atmosphere is a heat treatment in an oxygen gas or diluted oxygen atmosphere, for example, in 0 2 / Ar or 0 2 / N 2 , the wafers are easily separated from each other after the heat treatment and cracks occur. Not convenient.
  • a preferable heat treatment condition for forming a defect-free region is a heat treatment in the range of 500 ° C to 900 ° C for 10 minutes or more and 4 hours or less in a temperature rise process of 1100 ° C or more.
  • BMD When the temperature is raised at a rate of 0.5 ° C / min to 5 ° C / min in a temperature range of 500 ° C to 900 ° C, BMD can be formed and IG capability can be imparted. Particularly preferred conditions are about 600 to 800 ° C. Heat treatment for more than one minute to less than one hour, or a heating rate in the range of 600 to 800 ° C
  • the above-mentioned condition is the time of temperature rise, but the inventors hold the constant temperature within the range of 500 ° C to 900 ° C for 10 minutes or more and 4 hours or less in the temperature decreasing process after heating and holding at 1100 ° C or more. By doing so, BMD can be formed and IG capability can be imparted. Similarly, when the temperature is lowered at a rate of 0.5 ° C / min to 5 ° C / min in the range of 500 ° C to 900 ° C, BMD is formed. It was confirmed that IG function could be provided. Particularly preferred conditions are
  • the heat treatment for lamination and stacking according to the present invention is performed at 1250 ° C or higher, for example,
  • a large amount of wafers can be treated at the same time by heat treatment at 1280 ° C to 1380 ° C for 5 minutes to 6 hours, and the COP of the surface layer of each wafer and the green In defects can be reduced or eliminated.
  • the heat treatment at 1280 ° C for 2 hours significantly eliminates COP, and especially at 1280 ° C for 4 hours and 130CTC for 2 hours. It was confirmed that the COP had completely disappeared.
  • Particularly preferred conditions are:
  • various heat treatment conditions for forming the defect-free region (DZ layer) described above or BMDs are used.
  • DZ layer defect-free region
  • various heat treatment conditions for forming and imparting IG capability at the time of raising or lowering the temperature to 1250 ° C or higher, COP on the surface layer of ewa can be reduced and eliminated, and DZ-IG capability can be reduced.
  • a high-quality silicon single crystal wafer having the above characteristics can be easily mass-produced. It was confirmed that the combination of heat treatment conditions can be arbitrarily combined within the above range.
  • Example 1 A silicon ingot grown by CZ method with a diameter of 200 mm and an oxygen concentration of 13 to 15 X 1017 a toms / cm3 [old ASTM] is rounded, sliced, and then mixed with a mixed solution of hydrofluoric acid / nitric acid or KOH solution
  • a mixed solution of hydrofluoric acid / nitric acid or KOH solution For silicon single crystal wafers whose surface has been etched by using the heat treatment boat shown in Fig. 1, 30 silicon single crystal wafers are grouped vertically and 30 groups are sequentially stacked vertically. As a result, the number of cards to be mounted was set to 300.
  • the charging temperature of this heat treatment boat into the cylindrical heat treatment furnace was 700 ° C, and the temperature was raised at a rate of 8 ° C / min up to 1000 ° C and 1 ° C / min up to 1300 ° C.
  • the temperature was kept at 2 ° C for 2 hours, then the temperature was lowered to 1OOiTC at 1 ° C / min, and up to 700 ° C at 2.5 ° C / min, and the heat treatment boat was taken out of the heat treatment furnace.
  • the atmosphere in the furnace was a 20% O 2 -80% N 2 atmosphere.
  • the state of slip and dislocation generation was confirmed by X-ray tomography (XRT) with respect to the silicon single crystal wafer subjected to the heat treatment in this manner.
  • the wafer is etched with an HF solution to etch the oxide film grown during the heat treatment, and then the surface is polished to a mirror finish of about ⁇ , and then a gate oxide film is formed (thickness) in an atmosphere of dry oxygen gas. 25 nm), a polycrystalline silicon film was deposited, and the polycrystalline silicon was subjected to rinsing and used as an electrode, and a MOS Cap structure device having an electrode area of 8 mm 2 was formed by lithography. An evaluation test of oxide film breakdown voltage characteristics was performed on the silicon single crystal wafer on which the MOS Cap structure device was fabricated. The evaluation conditions were such that a chip having an electric field strength of 8 MV / cm or more was regarded as a good chip.
  • the same sample (wafer) was subjected to a heat treatment at 1150 ° C, 1250 ° C, 1300t; and 1350 ° C for 2 hours. Also not heat treated for comparison
  • the surface of the silicon single crystal wafer 1 including the same sample (a wafer) was mirror-finished to produce the MOS Cap structure device described above.
  • FIG. 2 shows the evaluation results in the evaluation test.
  • the sample without heat treatment had a good product rate of 60%
  • the sample with 115CTC heat treatment had a good product rate of 70%
  • the heat treatment at 1200 ° C or more had a good product rate of 90% or more.
  • Example 1 As in Example 1, ten silicon single crystal wafers each having an outer diameter of 8 inches were stacked and placed on a heat treatment boat, and the temperature was raised from 1000 ° C to 1280 ° C at a rate of rc / min of 1280 ° C. After holding for 2 hours, a heat treatment for cooling at a temperature lowering rate rC / min up to 1000 ° C was performed.
  • the silicon single crystal wafer had an initial oxygen concentration of 15 ⁇ 10 17 atoms / cc (old ASTM).
  • FIGS. 11 and 12 are graphs showing the relationship between the surface depth and the oxygen concentration.
  • the heat treatment according to the present invention in which a plurality of wafers are stacked and placed on a heat treatment boat to stack a plurality of groups, oxygen out-diffusion is uniformly generated in all simultaneously processed wafers. It can be seen that the progress of oxygen outward diffusion depends on the heat treatment temperature and time.
  • the Ueha was Borondo flop outer diameter 8 Inchi oxygen concentration 14 ⁇ 15.5Xl01 7 atoms / cm 3 (oldASTM) superimposed by 10 sheets, heat treatment shown to heat pattern in FIG. 13A with the same heat treatment furnace as in Example 1 was given. In addition, heat treatment of the heat pattern shown in FIG. 13B was also performed. In the heat pattern shown in Fig.13A, the temperature rises to 700 ° C at a rate of 5 ⁇ ) ° C / inin
  • the temperature rises to 1000 ° C at a rate of 10 ° C / min, and then rises to 1280 ° C at a rate of rC / min, and after holding at 1280 ° C for 2 hours, It indicates a heat treatment in which the temperature is decreased to 1000 : C at a rate of rc / min and further reduced to 700 ° C at a rate of 2.5 ° C / min.
  • the temperature rises from room temperature to 1000 ° C at a rate of 10 ° C / min, then rises to 1280 ° C at a rate of rC / min, and is held at 1280 ° C for 2 hours. After that, it shows a heat treatment in which the temperature is lowered to 1000 ° C at a rate of l ° C / min, and then to 700 ° C at a rate of 2.5 ° C / min.
  • the two types of heat treatment both were subjected to an evaluation heat treatment at 1000 ° C for 16 hours. Thereafter, the wafer was cleaved and subjected to selective etching. The etching allowance at this time was about 2 ⁇ . Next, the oxygen precipitate density on the wafer cross section was measured using an optical microscope.
  • the heat treatment was carried out under the respective atmosphere conditions of 100% N 2 atmosphere and 3% O 2 / N 2 atmosphere, and the heat treatment was similarly carried out under the above respective atmosphere conditions using a mirror-polished silicon single crystal wafer.
  • the Argon gas atmosphere In the Argon gas atmosphere, the outer periphery of the wafer was locally bonded, but in other atmospheres, no adhesion of the laminated wafer was observed at all.
  • a silicon ingot with an oxygen concentration of 12.5 to 15 X 1017 a toms / cm3 [old ASTM] grown by the CZ method is rounded, then sliced, and further mixed with an aqueous mixed solution of hydrofluoric acid and sodium sulfate or an aqueous solution of KOH.
  • the silicon single crystal wafers whose surfaces were etched by SC and then cleaned by SC-1 and SC-2 were subjected to the heat treatment boat shown in FIG. As a group of c, 30 groups were sequentially stacked in the vertical direction, so that the number of mounted units was 300.
  • the temperature at which this heat treatment bottle was introduced into the cylindrical heat treatment furnace was 700 ° C, and the temperature was raised up to 1000 ° C at a rate of 8 ° C / min and up to 128CTC at a rate of 1 ° C / min. After that, the temperature was lowered to 1000 ° C at a rate of C / min, and further lowered to 700 ° C at a rate of 2.5 ° C / min, and the heat treatment boat was taken out of the heat treatment furnace.
  • Furnace atmosphere was 5% 0 2 -95% Ar Kiri ⁇ air.
  • the sample wafer subjected to the above heat treatment was subjected to a precipitation heat treatment at 600 ° C for 4 hours or 700 ° C for 4 hours, and then an evaluation heat treatment at 1000 ° C for 16 hours. Thereafter, the wafer was cleaved and subjected to selective etching. The etching allowance at this time was about 2 ⁇ . Next, the oxygen precipitate density (BMD density) of the cross section of the wafer was measured by an optical microscope.
  • BMD density oxygen precipitate density
  • the heat treatment at 600 ° C had a higher precipitate density than the heat treatment at 700 ° C. Therefore, although the oxygen precipitation treatment temperature depends on the initial oxygen concentration of the wafer, it can be determined that the oxygen precipitation treatment is applicable within the range of 500 ° C to 900 ° C.
  • a silicon ingot with an oxygen concentration of 12.5 to 15 X 10i7atoms / cm3 [old ASTM] grown by the CZ method was rounded, sliced, and the surface was etched with a mixed solution of hydrofluoric acid and nitric acid.
  • the heat treatment boat shown in Fig. 1 described above was used to stack 30 silicon single crystal wafers into a group, and 30 groups were stacked vertically in order. did.
  • the temperature at which this heat treatment boat was introduced into the cylindrical heat treatment furnace was 700 ° C, and the temperature was raised up to 1000 ° C at a rate of 10 ° C / min and up to 1280 ° C at a rate of 1 ° C / min.
  • the temperature was kept at C for 2 hours, and then the temperature was lowered at a rate of C / min up to 1000 ° C and at a rate of 2.5 / min up to 700 ° C, and the heat treatment bottle was taken out of the heat treatment furnace.
  • Furnace atmosphere been filed with 5% 0 2 -95% N 2 atmosphere.
  • each wafer surface is mirror-polished with a polishing allowance of about ⁇ , and LPD (Light point deffect) measurement with a particle size of 0.12 ⁇ or more after repeated SC-1 cleaning of RCA cleaning is performed.
  • the test was performed with a laser one-side inspection machine (Tencor Surfscan 6200).
  • AFM observation of LPD was performed on some of the wafers. Cleaning and measurement were also performed on wafers not subjected to the heat treatment according to the present invention.
  • 13.5X l0natoms / oxygen concentration Ueha Among cm 3 is ⁇ mark, the initial oxygen concentration A wafer having a high oxygen concentration of 14.5 ⁇ 10 7 atoms / cm 3 is indicated by a mark B.
  • wafers not subjected to the heat treatment according to the present invention are indicated by a black mark, a black mark, and a black mark, respectively.
  • a wafer not subjected to the heat treatment according to the present invention about 300 LPDs existed in the wafer surface even with one cleaning, and a significant increase in the number of LPDs was confirmed by repeated SC-1 cleaning.
  • a significant decrease in the number of LPDs was confirmed, and it was found that the number of increases in the LPDs was small even after repeated SC-1 cleaning.
  • Example 6 the heat treatment at 1280 ° C for 2 hours was performed at 1280 ° C for 4 hours and
  • the heat treatment method according to the present invention about 10 wafers are stacked and this group is taken as a unit, horizontally or 0.5 to 5 times. It is placed on a boat that contacts and supports a plurality of locations on the outer periphery of the wafer with a slight inclination, and then a plurality of groups are stacked and arranged in multiple stages and heat-treated. As shown in the example, silicon single crystal Various heat treatments applied to wafers can be applied, and dislocations and slips can be prevented to uniformly apply the same heat treatment effect to each wafer. According to the present invention, a large number of wafers are stacked and heat-treated.
  • the lowest wafer of the stacked wafers By disposing the lowest wafer of the stacked wafers as a dummy wafer, dislocation and slip can be completely prevented from occurring, and the target wafer can be completely prevented.
  • heat treatment of the non-finished mirror-finished wafer or in an atmosphere where a protective film is formed on the surface, and the manufacturing process can be devised so that mirror polishing is performed after the heat treatment. Bonding does not reduce yield strength.
  • the heat treatment method according to the present invention enables the same heat treatment to be performed simultaneously on all the wafers that have been converted into a wafer from the same silicon single crystal ingot. There is no such general dislocation / slip expansion, and the yield of silicon single crystal wafers can be improved.
  • the heat treatment method according to the present invention is a heat treatment in which the temperature is kept at 1100 ° C. or higher, and the constant temperature is kept in the range of 500 to 900 ° C. in the temperature rising process, or the temperature is raised at a predetermined rate.
  • 110 The ability to maintain the above-mentioned constant temperature during the cooling process after heating and holding at TC or more.By performing the cooling process, a large number of wafers can be simultaneously formed with BMD to provide IG capability and have no defect. This makes it possible to form a region (DZ layer), and heat treatment of a large number of wafers is completed efficiently and in a short time.
  • the heat treatment method according to the present invention can, for example, simultaneously hold a large amount of wafers at 1280 ° C to 1380 ° C.
  • This heat treatment reduces or eliminates the COP in the wafer surface and inside.
  • the advantage is that high quality wafers can be supplied stably.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Description

明細書
シリコン単結晶ゥェ一ハの熱処理方法とその熱処理^置 並びにシリコン単結晶ゥェ一ハとその製造方法 技術分野
この発明は、 大量のシリコン単結晶ゥエーハを同時にかつ均等に熱処理する 熱処理方法並びに製造方法に係り、 例えば 10枚程度のゥェ一ハを積層して 1群 となして、 これを複数群、 各々水平より僅かに傾斜させて垂直方向にスタック 配置し、 同一炉で所要の熱処理を行うことにより、 種々の熱処理、 例えば、
DZ(Denuded Zone)層形成のための酸素外方拡散熱処理、 IG(Intrinsic gettering)能を付与するための酸素析出物による BMD(Bulk Micro Defect)を生 成制御する熱処理、 表面 COP(Crystal Originated Particle)や基板内部の COP 源となる Grown-in欠陥を消失させてデバイス特性の向上を図る熱処理等、 、 ずれの熱処理においても同時に処理する多数のゥエーハに均等にかつ効果的に 熱処理を施すことが可能なシリコン単結晶ゥェ一ハの熱処理方法並びにこの熱 処理方法を用いた製造方法に関する。 背景技術
半導体デバイスに用いられるシリコンゥェ一ハは、 ほとんどが引上げ法 (チヨクラルスキー法、 CZ法)で育成されたものである。 この CZ法で育成され るシリコン単結晶には、 通常、 101S個/ cm3程度の酸素不純物が含まれてお リ、 そのままの状態でデバイス製造工程に使用すると、 工程中に過飽和な酸素 カ析出する。
また、 この酸素析出物の体積膨張による歪みで二次的に転位、 積層欠陥等が 発生する。 これらの酸素析出物 (BMD)及びその二次欠陥は半導体デバイスの 特性に大きな影響を及ぼすもので、 ゥエーハ表面及びデバイス活性層に欠陥が ある場合、 リーク電流の増大、 酸化膜耐圧不良等を引き起す。 また、 MOS LSIデバイスの高集積化、 微細化に伴い 16M DRAMまでは問題 視されなかった CZ法シリコン単結晶引上げ時に導入された Grown-in欠陥力 \ MOSキャパシタの酸化膜耐圧特性を著しく劣化させることから、 64M DRAM 以降ではシリコン単結晶基板の表面近傍における結晶性の適否がデバイスの信 頼性及び歩留リを大きく左右することになる。
そこで、 CZ法による単結晶育成時に酸化膜耐圧特性を改善する方法とし て、 結晶成長速度が 0.8mm/min以下の低速で結晶育成することにより、 シリ コン単結晶基板の酸化膜耐圧特性を大幅に改善できることが提案 (特開平 2- 267195号）されている。
また、 シリコン単結晶中の Grown-in欠陥の低減方法として、
1150°C ~ 1000°Cまでの温度範囲における冷却速度を 2.0°C/min以下として結晶 成長を行わせることが提案 (特開平 8-12493号)されている。
別手法として、 CZ法によって引上げられたシリコン単結晶インゴットに直 接、 1150°C以上 1400'C以下の温度で熱処理をして結晶育成時に導入された Grown-in欠陥を縮小-消滅させ、 ゲート酸化膜の信頼性を向上させることがで きると特開平 5-319988号及び特開平 5-319987号公報に開示されている。
また、 ゥェ一ハ熱処理としては、 特開昭 60-231365号公報、 特開昭 61- 193456号公報、 特開昭 61-193458号公報等に開示されるものがあり、 シリコ ン基板を水素雰囲気下、 又は水素含有雰囲気中で 950°Cから 1200°Cの温度で 5 分間以上加熱してシリコンゥエーハ表層部に酸素外方拡散促進による DZ層を 形成する方法がある。
一方、 ULSIデバイス工程では、 高温での熱処理プロセス等で、 Fe，Ni，Cuに 代表される重金属汚染があり、 これら重金属汚染により、 ゥエーハ表面近傍に 欠陥や電気的な準位が形成されると、 デバイスの特性が劣化するため、 この重 金属汚染をゥエーハ表面近傍から取リ除く必要から、 IGや各種の
EGCExtrinsic ge ering)のゲッタリング手法が従来から用いられている。 今後のデバイスプロセスは、 更なる高集積化と高エネルギー 'イオン注入を 用いたプロセスの低温化が進むことが明らかで、 その場合、 プロ'セスにおける
BMDの形成が、 プロセス低温化のために困難になることが予測される。 従つ て、 低温プロセスでは、 高温プロセスに比べ十分な IG効果を得ることが困難 である。 また、 プロセスが低温化しても、 高エネルギー ·イオン注入等での重 金属汚染は避け難く、 ゲッタリング技術は必須と考えられる。
通常の CZ法によるシリコンゥェ一ハの高品質化については、 これまで DZ- IG処理力広く用いられており、 この方法は前述のごとく、 ゥエーハを 1100°C から 1200°C程度の温度で高温処理をすることにより、 ゥエーハ表面近傍の酸 素を外方に拡散させて微小欠陥の核となる格子間酸素を減少させ、 デバイス活 性領域に欠陥の無い DZ(Denuded Zone)層を形成させる。 その後、 600°Cから 900°Cの低温熱処理で、 ゥェ一ハバルク (Bulk)中に酸素析出核を形成するとい う高温 +低温の二段の熱処理が行われている。
しかしながら、 CZ法による単結晶育成時に酸化膜耐圧特性を改善する方法 として、 前述した結晶成長速度が 0.8mm/min以下の低速で結晶育成する方法 は、 引上げ速度を遅くすることによリ生産性を大幅に低下させることになる。 また、 この方法では格子間シリコン原子リッチの結晶となリ過剰の格子間シリ コン原子に起因した転位ループ発生の問題もある。 一方、 シリコン単結晶引上 げ時に 1150~ 1000°Cまでの温度範囲における冷却速度を 2.0°C/min以下とする 手法も rown-in欠陥を完全に無くすことは不可能である。
シリコンィンゴッ卜に直接 1150°C以上 1400°C以下の温度で熱処理する方法 は、 インゴット全体に転位やスリップが発生し製品として利用できない。 一 方、 シリコン基板を水素雰囲気下又は水素含有雰囲気中で 900'Cから 1200°Cの 温度で熱処理する方法は、 確かに表面もしくは表面近傍 2μπι深さ程度までは grown-in欠陥は消滅しているものの、 熱処理過程でゥエーハ表面上に付着し たパーティクルや、 ゥエーハ移載に起因する表面キズの除去のため、 再度 ゥェ一ハ表面を鏡面研磨するとその効果が著しく低減する。
また、 トレンチキャパシタのようにゥエーハ表面下に 8~10μηι程度の穴を掘 る構造では rown-in欠陥は消滅していないので、 rown-in欠陥の存在による リーク電流が生じ、 デバイス特性の向上は望めない。
さらに、 ゥェ一ハの熱処理の場合、 一般的に横型もしくは縦型炉を使用して おリ、 熱処理を受けるゥエーノ、は SiCもしくは石英材質等のボートにより 1つ のボート支持溝に対してゥエーハを 1枚搭載する構造になっており、 大量の ゥェ一ハを同時に処理することは容易でなかった。
そこで、 シリコン単結晶ゥェ一ハを大量に熱処理する方法及びその装置とし て、 特開昭 57-97622号公報及び特開昭 53-25351号公報に開示されるものがあ リ、 これを図 18に示す。
これは、 シリコン単結晶ゥェ一ハ 1を垂直に立てた状態で横方向に複数枚重 ね合わせてシリコンボート 2上に載置し、 この重ね合わされたシリコン単結晶 ゥェ一ノ、 1の両側に押え板 3を押圧して支持し、 このシリコンボート 2上で押圧 支持されたシリコン単結晶ゥェ一ハ 1を熱処理炉 4内で加熱処理する構成であ る。 このように横方向に複数枚重ね合わせたシリコン単結晶ゥェ一ハ 1を押え 板 3で両側から全面に直って均等に加圧保持しているので、 高濃度の深い不純 物拡散において反りが小さく且つ拡散深さ、 表面濃度等のバラツキを少なくす ることができる。
一般に、 シリコンゥェ一ハにスリップ転位が発生すると、 このシリコン基板 で作成したデバイスはスリップ転位部よリリ一ク電流の増加等の悪影響があり 実用に耐えられない。 図 18に示す熱処理装置においては、 シリコンボート 2上 に横方向に重ね合わされたシリコン単結晶ゥェ一ハ 1が載置され、 シリコン単 結晶ゥエーハ 1の側端部分がシリコンボート 2に接触していることから、 重ね 合わされた全てのシリコン単結晶ゥエーハ 1の各接触部位に熱処理中に転位、 及びスリップが生じる問題がぁリ、 現在まで、 実生産に適用されていない。 上述したように、 CZ引上げ時に育成した grown-in欠陥を完全に消滅させる 手法はなく、 その対策として CZシリコン基板表面にシリコンェピタキシャル 成長を施す動きが活発になっている。 ェピタキシャル成長膜は酸化膜耐圧特性 は非常に良好であるが、 シリコンソース源として SiHCl3、 SiH2Cl2、 さらに ゥエーハクリーニングのために HC1ガスを使用しており、 この塩素原子が配管 等の腐食を促進し、 重金属汚染の問題が生じ易く、 また、 その製造コストも高 くデメリット部分も大きい。
また、 酸化膜耐圧特性に影響を及ぼす as grown欠陥の形状は結晶内部に存 在する場合には、 図 17Bに示すごとく、 内部が空洞で八面体を基本構造とした 多面体であること、 及びゥエーハの状態に加工した後に表面に露出した場合に は、 図 17Aに示すごとく、 四角錐形状の凹形状のピットであり、 直径が
0.1~0.2μπιであること、 ゥエーハへ切り出した後、 鏡面研磨、 ゥエーハ洗浄 を施して表面に現れる欠陥ピット（COP(Crystal Originated Particle))が酸化 膜耐圧特性に影響を及ぼしていたことが報告されている。 しかし、 従来のいず れの熱処理にてもゥエーハの表層の COP並びに内部の COPの元となる Grown- in欠陥を低減することはできなかった。 発明の開示
この発明は、 DZ層形成のための酸素外方拡散熱処理、 IG能を付与するため の BMDを生成制御する熱処理、 表面 COPやゥエーハ内部の rown-in欠陥を消 失させてデバイス特性の改善向上を図る熱処理等、 シリコン単結晶ゥェ一ハに 施される多様な熱処理に際して、 単一の熱処理工程でシリコン単結晶ゥェーハ の処理枚数を増大させるとともに、 高温熱処理雰囲気内で転位及びスリッブを 抑制することができるシリコン単結晶ゥエーハの熱処理方法の提供を目的とし ている。
発明者は、 シリコン単結晶ゥェ一ハの熱処理に際して、 例えば、 同一炉内に 10枚程度を同時に装入、 あるいは 100枚を越える大量枚数のゥエーハを同時に 装入して、 いずれのゥエーハにも高温熱処理雰囲気内での転位及びスリップを 防止して、 均一に同じ熱処理効果を及ぼすことが可能な熱処理方法を目的に 種々検討した結果、 ゥエーハを 10枚程度積層してこの一群を単位として、 水 にあるいは 0.5~5。程度、 僅かに傾斜させてゥエーハの外周の複数箇所を接 触支持するボートに載置し、 例えば、 酸素外方拡散を促進させるための
1100'C以上の熱処理を行うと、 ボートに載置する一番下のゥエーハに転位又 はスリップが生じたとしても、 これに隣接するゥェ一ハへの伝搬を阻止でき、 同時にいずれのゥェ一ハにも DZ層を形成することが可能であることを知見し た。
また、 発明者は、 積層した多数枚を一群としてゥエーハを垂直方向に多段に 複数群を、 装填した熱処理炉の均熱域の範囲内でスタック配置して熱処理する と、 転位及びスリップを防止して各ゥエーハに均 -に同じ熱処理効果を及ぼす ことが可能であリ、 大量のゥェ一ハの熱処理が可能であることを知見した。 すなわち、 従来の熱処理炉を用レ、て従来の 3倍以上の数量のゥェ一ハを同時 に同一の熱処理を施すことが可能であり、 従来の所謂インゴットァニールの熱 処理工程で生じるような全体的な転位やスリップの拡大がなく、 高生産性、 高 歩留を達成できることを知見した。
発明者は、 さらに種々検討を加えた結果、
1) 前記の傾斜付きボートの奥支柱部にバッファ一板 (層)及び多数枚を一群と するゥェ一ハ最下層に高温強度に優れた材質、 例えば Si、 SiC、 セラミツ クス、 アルミナ等の円板もしくはリングを設置することにより、 転位又は スリップを発生させることがないこと、 2) 酸素単独、 もしくは酸素含有雰囲気で熱処理するとゥエーハ同士の接着が 防止されること、
3) 必要に応じて熱処理するゥエーハカ s研磨処理されていない、 あるいは仕上 げ研磨処理されていないものを用いた場合は、 特にゥエーハ同士の接着が 防止されることを知見した。
さらに、 発明者は、 上述のこの発明による熱処理において、 1100°C以上に 加熱処理する、 例えば、 昇温時または降温時に 1100°C~1350°Cで 5分〜 6時間 処理することにより、 大量のゥエーハの表層に各々無欠陥領域 (DZ層）を形成さ せることが可能であることを知見した。
発明者は、 無欠陥領域 (DZ層）を形成させる熱処理条件の最適化を目的に検討 を加えたところ、
1) 1100°C以上までの昇温過程で 500°C~900°Cの範囲で 10分以上 4時間以内の 定温保持または複数の定温保持等の熱処理を行うと BMDを形成させて IG 能を付与できること、
2) 500°C~900°Cの範囲の昇温速度を 0.5°C/min~5t;/minとして昇温すると BMDを形成させて IG能を付与できること、
3) 1100°C以上に加熱保持した後の降温過程で、 500°C~900°Cの範囲で 10分以 上 16時間以内の定温保持または複数の定温保持等の熱処理を行うと BMDを 形成させて IG能を付与できること、
4) 1100°C以上に加熱保持した後の降温過程で、 500°C~900°Cの範囲の降温速 度を 0.5°C/min~5'C/minとして降温すると BMDを形成させて IG能を付与 できること、 を知見した。
さらに、 発明者は、 上述のこの発明による熱処理において、 1250°C以上、 例えば、 1280°C~1380°Cで 5分〜 6時間、 加熱処理することにより、 大量の ゥェ一ハを同時に処理でき、 各々のゥェ一ハの表層 COP並びに内部の COP源 となる grown-in欠陥を低減または消滅できること、 また、 上記の 1250°C以上 の熱処理を施す際に、 上述の無欠陥領域 (DZ層）を形成させる熱処理、 あるいは さらに IG能を付与するための熱処理を併用して、 高品質のシリコン単結晶 ゥェ一ハを製造できることを知見し、 この発明を完成した。 図面の説明
図 1Aはこの発明による熱処理方法に使用する熱処理ボートの上面説明図、 図 1Bは Aの矢印線における縦断説明図である。
図 2は、 この発明の熱処理方法によるゥエーハの酸化膜耐圧特性の評価を 行つた結果を示す熱処理温度と良品率との関係を示すグラフである。
図 3は、 この発明による熱処理方法に使用する熱処理ボートの他の実施例を 示す斜視説明図である。
図 4は、 図 3に示す熱処理ボートの縦断説明図である。
図 5は、 この発明による熱処理方法に使用する熱処理ボートの他の実施例を 示す斜視説明図である。
図 6は、 従来のゥェ一ハの枚葉式ゥエーハ移載用のロボットの構成を示す説 明図であり、 Aは吸着式、 Bはすくい上げ方式の構成を示す。
図 7は、 この発明に使用するゥェ一ハ移載用のロボッ卜の構成を示す上面説 明図である。
図 8Aは、 この発明に使用するゥェ一ハ移載用のロボットの他の構成を示す 正面説明図であり、 Bはその上面説明図であり、 Cは他の実施例を示す上面説 明図である。
図 9Aは、 この発明に使用する熱処理ボートの使用状況の一例を示す説明図 であり、 Bはその上面説明図である。
図 10Aは、 この発明に使用する熱処理ボートの構成の一例を示す説明図であ リ、 Bはその上面説明図である。
図 11は、 ゥエーハの表面深さと酸素濃度との関係を示すグラフである。 図 12は、 ゥエーハの表面深さと酸素濃度との関係を示すグラフである。 図 13Aと Bは熱処理条件の一例を示すヒートパターン図である。
図 14は、 この発明による熱処理方法を施したゥェ一ハの酸素濃度の違いと
BMD密度との関係を示すグラフである。 図中、 Aは初期酸素濃度
12.5~13X l017atoms/cni3の低酸素濃度ゥェ一ハ、 Bは初期酸素濃度
13.5~14X l017atoms/cm3の中酸素濃度ゥエーハ、 Cは初期酸素濃度
14.5~15X l017atoms/cm3の高酸素濃度ゥエーハを示す。
図 15は、 この発明による熱処理方法を施したゥェ一ハの酸素濃度の違いと
DZ層幅との関係を示すグラフである。
図 16は、 繰り返し洗浄回数と LPD数との関係を示すグラフである。
図 17Aは、 ゥエーハ表面の COP欠陥の AFM像よリ図示した斜視図であり、 図 17B(iA図よリ推定した内部が空洞で八面体を基本構造とした多面体形状か らなる欠陥の斜視図である。
図 18は、 従来のシリコン単結晶ゥエーハの熱処理装置の概略構成を示す一 部破断斜視説明図である。 発明を実施するための最良の形態
図 1にこの発明による熱処理方法に使用する熱処理装置の一例を示す。 この 熱処理装置は図示しないが、 円筒状の熱処理炉であって、 図では 10枚のシリ コン単結晶ゥェ一ハ 1を積層してこれを一群となし、 シリコン単結晶ゥェ一ハ
1の複数群を各々支持可能にした多孔質 SiC、 Si含侵 SiC等の高温強度に優れた 材質からなる熱処理ボート 10を備え、 この熱処理ボート 10で支持された各シ リコン単結晶ゥエーハ 1群を、 例えば、 DZ-IG処理のために、 1000'Cまでの昇 温速度 l°C/min、 1280°Cで 2時間保持後、 1000°Cからの降温速度 l°C/mmで冷 却する熱処理、 また、 DZ処理のために、 1150°C以上 1380°C以下の温度範囲内 で 5分以上 6時間以下の範囲内で熱処理するなど、 種々の熱処理を行なう構成 である。
この熱処理ボート 10は、 円盤状の下板 11及び上板 12と 3本の支柱板 13,14,15 とで構成され、 下板 11及び上板 12の間に円筒状の空間を形成するための 3本の 支柱板が円盤の略直径方向の両端に一対とこれに直行する直径方向の一方端 に、 それぞれ下板 11及び上板 12の間に両端を固着して前側支柱板 13，14と後側 支柱板 15とが配置され、 この後側支柱板 15の所定の高さの複数箇所に突設す る後側支持ホルダー 15a，15b…と、 前側支柱板 13,14にも前記後側支持ホル ダ一 15aよリ僅かに高い位置に突設する前側支持ホルダー
13a，13b〜，14a，14b…とを備え、 前記一対の前側支持 13a,13b ，14a，14b…間で 開口部 16を形成し、 この開口部 16から積層したシリコン単結晶ゥエーハ 1群を 挿入する構成である。
前記後側支持ホルダー 15a，15b…は、 その上面が前記開口部 16側に向かって 前上がりとなるように後側支柱板 13面から突出して形成され、 前記前側支持 ホルダー 13a，13b' "，14a,14b…は、 その上面が前記後側支持ホルダー
13a,13b…の上面に延長線上に一致する傾斜面として形成されている。
このように前側及び後側の各支持ホルダー 13a，14a，15a、 13b，14b，15b上 に、 それぞれ積層したシリコン単結晶ゥェ一ハ 1群を載置するようにしている ため、 各ゥエーハ 1群の最下層のシリコン単結晶ゥェ一ハ 1のみにスリップが 発生するが、 その上に積層されるシリコン単結晶ゥェ一ハ 1はゥエーハ相互が 接触するのみで他には一切接触することがなく、 スリップフリーを実現できる 構成である。
上述のごとく、 - 各支持ホルダーに積層したシリコン単結晶ゥエーハ 1を直接 載置することもできるが、 さらに、 各支持ホルダ一の上に高温強度の優れた材 質、 例えば SiC、 セラミックス等で円板もしくはリングを設置してその上に積 層したシリコン単結晶ゥエーハ 1群を搭載するか、 あるいは前記円板もしくは リングの上にシリコン単結晶ゥェ一ハを積層してこれを一群として各支持ホル ダ一の上に載置する構成が採用できる。
すなわち、 各ゥ ハ 1群の最下層のシリコン単結晶ゥ ハ 1のみが設置 された円板もしくはリング精度の影響でスリップが発生するが、 その上に積層 されるシリコン単結晶ゥェ一ハ 1はゥ ハ相互が接触するのみで他には一切 接触することがなく、 スリップフリーを実現できる構成である。 ここで、 シリ コン単結晶ゥ ハ 1群の下に設置する円板もしくはリング厚みは、
2mm~7mm程度の厚みをもったものが好ましい。 また熱処理ボート 10の支持 ホルダ一の厚み 17は 4mm~6mm程度が好ましい。
図 3、 図 4に示すこの発明による熱処理方法に使用する熱処理装置は、 積層 したシリコン単結晶ゥ 1群を水平に載置する熱処理ボート 20を備えた一 例であり、 熱処理ボート 20は円筒体からなり、 内周面に所定間隔でリング状 の支持ホルダ一 21 22 23…を周設配置し、 外周面の一方面側には所要の複数枚 を積層したシリコン単結晶ゥェ一ハ 1群を載置した治具 (図示せず)ごと円筒体 内に揷入するための開口部 24と垂直方向の揷入溝 25が形成してあり、 ゥェ一 1群は前記のリング状の支持ホルダ一 21,22,23上にそれぞれ載置される構成 からなる。
また、 最上段の支持ホルダー 23にはボート 20の上面開口部と挿入溝 25を使 用してゥェ一ハ 1群を揷入載置する。 なお、 上記熱処理ボート 20においても、 各支持ホルダーの上に高温強度の優れた材質、 例えば SiC、 セラミックス等で 円板もしくはリングを設置してその上に積層したシリコン単結晶ゥェ一ハ 1群 を搭載する力 あるいは前記円板もしくはリングの上にシリコン単結晶ゥェ一 ハを積層してこれを一群として各支持ホルダ一の上に載置する構成が採用でき る。
図 5に示すこの発明による熱処理方法に使用する熱処理ボート 30は、 高さの 低い円筒体のボートュニット 31からなリ、 ボ一トュニット 31には内周面にリ ング状の支持ホルダー 32を周設配置し、 外周面の一方面側に垂直方向の挿入 溝 33を形成してあり、 所要の複数枚を積層したシリコン単結晶ゥ'ェ一ハ 1群を 載置した治具 (図示せず)ごと、 ボートュニット 31の上面開口部と挿入溝 33を使 用して揷入載置可能に構成してあり、 このシリコン単結晶ゥェ一ハ 1群を収納 載置したボートユニット 31を垂直方向に複数段、 段積みすることよって、 図 3、 図 4の熱処理ボート 20と同様に複数のシリコン単結晶ゥエーハ 1群を収納載 置して、 同時に大量のゥエーハに熱処理を施すことができる。
図 5の熱処理ボート 30においても、 支持ホルダ一 32を円板で形成してもよ く、 さらに各支持ホルダーの上に高温強度の優れた材質、 例えば SiC、 セラ ミックス等で円板もしくはリングを設置してその上に積層したシリコン単結晶 ゥェ一ハ 1群を搭載するか、 あるいは前記円板もしくはりングの上にシリコン 単結晶ゥェ一ハを積層してこれを一群として各支持ホルダーの上に載置する構 成が採用できる。
上述した各熱処理ボート 10，20，30における支持ホルダ一において、 そのシリ コン単結晶ゥエーハ 1の載置面にゥエーハ 1の外周辺に周接する程度の内径寸 法とする段差部を形成することもできる。 この段差部によリ支持ホルダ一上に 載置するシリコン単結晶ゥエーハ 1の位置決めが容易に実施でき、 また、 最下 層より二枚目以降のシリコン単結晶ゥェ一ハ 1の外周辺部分が熱処理ボート本 体部分に接触するのを防止することができる。
この発明は、 例えば、 従来の DZ層形成熱処理では、 ボート 1溝に対して ゥェ一ハ 1枚を設置していたのに対して、 多数枚のゥェ一ハを積層して、
1100'C以上の熱処理を施すことで、 隣接するゥエーハ間同士でも表面近傍は 格子間酸素のァゥトディフュージョン力形成でき、 ゥエーハ面内のアウトディ フユ一ジョン分布も良好であることを知見して、 提案するものである。 従つ て、 ゥェ一ハを多数枚積層してこれを 1群として一度に移載することが必要と なる。 従来のシリコンゥエーハの移載方法は、 図 6Aに示すごとく、 アーム 40に吸 引プレート 41を設けた吸着式移載ロボット、 同 Bに示すごとく、 アーム 40に載 置プレート 42を設けたすくい上げ方式のいずれのゥエーハ移載用のロボット も枚葉式であるが、 従来の枚葉式ゥェ一ハ移載用のロボッ卜で熱処理ボートの 1つの溝上にゥェ一ハを積重ねることは、 装置自体が複雑化し非常に高価とな る。
そこで、 複数枚の積重ねゥェ一ハを一度に移載する装置として、 図 7に示す 構成例は、 図 1に示す熱処理ボート 10、 すなわち、 3点支持ボートに対するす くい上げ方式のゥェ一ハ移載用のロボットであり、 湾曲した短冊状の底板部の 両端に小円弧状支持壁を設けて、 一対の小円弧状支持壁間にゥエーハ 1を水平 に積層収納可能にした治具 43にアーム 40を設け、 一方の小円弧状支持壁には 装填時に支持ボー卜 (想像線で図示)をクリァするための切欠部 44を設けた構成 からなる。 この治具 43上に複数枚のゥェ一ハを積層してから (図 7A参照)、 熱 処理ボートに多数枚を積層したゥエーハ群として移載することができる。 次に、 複数枚の積重ねゥェ一ハを一度に移載する装置として、 図 8A，Bに示 す構成例は、 4点支持ボートに対するすくい上げ方式のゥェ一ハ移載用の口 ボットであり、 湾曲した短冊状の底板部の両端に小円弧状支持壁を設けて、 一 対の小円弧状支持壁間にゥェ一ハ 1を水平に積層収納可能にした治具 45にァー ム 40を設けた構成からなる。 この治具 43上に複数枚のゥエーハを積層してか ら、 熱処理ボートに多数枚を積層したゥェ一ハ群として移載することができ る。 また、 図 8Cに示すように先の一対の小円弧状支持壁に換えて小径の支持 柱を 2本 1組、 一対を設けた治具 46を用いた構成とすることもできる。 さら に、 ゥェ一ハの移載を簡略化するために、 前記円板もしくはリングの上にシリ コン単結晶ゥェ一ハを積層してこれを一群としてすくい上げ方式のゥエーハ移 載用のロボットにて移載することができる。 図 9に示すこの発明による熱処理方法に使用する熱処理ボート 50は、 図 1に 示す熱処理ボ一ト 10と同様構成の 3本の前後支柱板 13,14,15を有-した構成を示 し、 図では積層した複数のゥエーハの図示を省略して 1枚のシリコン単結晶 ゥエーハ 1のみを図示している。 この熱処理ボート 50へすくい上げ方式の ゥエーハ移載用のロボットを用いて、 ゥェ一ハの移載を行う際に、 上述の前側 及び後側の各支持ホルダー 13a，14a，15a、 13b,14b,15b、 13c,14c,15c……上に 多数枚を積層したゥエーハ群を載置するが、 例えば、 支持ホルダー上で滑リが 生じて後側支柱板 15に接触すると、 接触部分は高温熱処理時にゥェ一八端面 とボ一ト間で局所的温度差が生じ、 スリッブが発生する。
そこで、 図 10に示すごとく、 例えば、 SiCまたは Si、 アルミナ等の高温強度 に優れた材質からなる熱処理ボ一ト 50の傾斜始端側の後側支柱板 15に短冊状 のバッファ一材 51を設置することにより、 ゥェ一ハ滑りが生じても、 ゥェ一 ハ端面がバッファー材 51に接触することになリ、 バッファー材 51が存在する ことにより、 熱伝導、 熱伝達が変化し、 局所的温度差が低減してスリップ発生 が抑制される。
この発明において、 多数枚を稹層したゥエーハ群を熱処理ボ一トに傾斜させ て載置するが、 この傾斜角度としては、 水平より 45°以下、 好ましくは 0.5~5° 程度が良い。 0.5。以上であれば熱処理中、 もしくはゥエーハ移載時にゥェ一ハ 間滑りによるボートからの落下を防止することが可能である。 また、 45°より 傾斜角度が大きくなるとゥェ一ハ移載が困難になる。
この発明において、 熱処理を施すシリコン単結晶ゥエーハは、 エッチング処 理を行ったゥェーハ、 種々の鏡面研磨や仕上げ鏡面研磨を行ったゥエーハの 他、 未研磨のゥエーハのいずれをもその対象とするが、 未研磨のゥエーハの場 合は、 ゥェ一ハ相互間の接着を未然に防止できるため好都合である。 また、 ゥエーハ熱処理での金属汚染などを考慮すると、 熱処理前のゥェ一ハに一般的 な RCA洗浄、 例えば SC-l + SC-2洗浄などの投入前洗浄を行うことが好まし い。
熱処理後のゥエーハ表面研磨の加工代は少ないほうが好ましく、 Ο.ΐμπιから 20μιη程度とすることが望ましい。 前記加工代が Ο.ΐμιη未満では、 表面精度を 向上させることが困難であり、 また、 加工代が 20μπιを越えると、 加工ロスが 大きく、 鏡面研磨の時間等の問題により生産性が低下する。 従って、 加工代は Ο.ΐμπιから 20μπι程度とする。 さらに好ましくは Ιμιηから 5μιη程度である。 また、 この発明方法はゥエーハ同士を積層して熱処理するため、 例えば、 非 酸化性ガス雰囲気下 (Ar、 Η2ガス等)での熱処理は、 ゥェ一ハ表面上に成長し た自然酸化膜が 950°C ~ 1000°Cの範囲でエッチオフ (昇華)されて、 隣接する エッチオフされたゥエーハと強固に接着しやすくなる。 このゥェ一ハ間の接着 は強固なため、 熱処理後に剥離が困難となる。 従って、 この発明において、 熱 処理雰囲気は、 酸素ガスあるいは希釈酸素雰囲気下， 例えば 02/Arまたは 02/N2での熱処理であれば、 熱処理後にゥエーハ同士の離反が容易でかつ割れ が生じないため好都合である。
また、 水素やアルゴンガス雰囲気下であっても、 予め熱酸化膜を生成させた ゥェ一ハと熱酸化なしのゥェ一ハを交互に 10枚程度重ね合わせておくことに より、 熱処理後のゥエーハ同士の離反が容易になり、 もちろん、 積層する全数 のゥエーハに、 前工程で酸化膜が生成しているゥエーハを用いるか、 あるいは 予め酸化膜を形成したゥェ一ハを用いることができる。
この発明において、 無欠陥領域 (DZ層)を形成させるための好ましい熱処理条 件は、 1100°C以上までの昇温過程で 500°C~900°Cの範囲で 10分以上 4時間以内 の熱処理を行うと、 BMDを形成させて IG能を付与できる。 また、
500°C~900°Cの範囲の昇温速度を 0.5°C/min~5°C/minとして昇温すると BMD を形成させて IG能を付与できる。 特に好ましい条件は、 600~800°C程度で 30 分以上 1時間以内の熱処理、 あるいは 600〜800°Cの範囲の昇温速度を
2~3°C/minとして昇温することである。
上述の条件は、 昇温時であるが、 発明者らは 1100°C以上に加熱保持した後 の降温過程で、 500°C~900°Cの範囲で 10分以上 4時間以内の定温保持を行うこ とにより、 BMDを形成させて IG能を付与できること、 同様に 500°C~900'Cの 範囲の降温速度を 0.5°C/min〜5°C/minとして降温すると BMDを形成させて IG 能を付与できることを確認した。 特に好ましい条件は、 降温過程で
600~ 700°Cで 4~ 8時間定温保持を行うものである。
この発明による積層 ·段積みの熱処理は、 1250°C以上、 例えば、
1280°C~1380°Cで 5分 ~6時間、 熱処理することによリ、 大量のゥエーハを同 時に処理でき、 各々のゥェ一ハの表層の COP並びに内部の COPの元となる Grown-in欠陥を低減あるいは消滅させることができる。 例えば、 実施例に明 らかなように 1280°Cで 2時間の熱処理で COPは大幅に消滅し、 特に 1280°C X4 時間並びに 130CTC X2時間の条件の如く、 1300°C程度の高温保持の熱処理にお いて COPは完全消滅していることを確認した。 特に好ましい条件は、
1300~1350°Cで 2~3時間程度である。
この発明による積層.段積みの熱処理において、 上記のゥエーハの表層の COPを消滅させるための熱処理に際して、 前述の無欠陥領域 (DZ層）を形成さ せるための種々の熱処理条件、 あるいはさらに BMDを形成させて IG能を付与 するための種々の熱処理条件を、 1250°C以上への昇温時または降温過程で併 用することにより、 ゥエーハの表層の COPを低減消滅させるほか、 DZ-IG能を 具備した高品質のシリコン単結晶ゥエーハを容易に量産することができる。 熱 処理条件の併用は、 上述の範囲で任意に組み合せられることを確認した。
実施例
実施例 1 CZ法により育成された直径 200mm、 酸素濃度 13~ 15 X 1017atoms/cm3[old ASTM]のシリコンインゴットを丸目加工し、 その後スライス加工を施し、 さ らに沸酸 ·硝酸混合水溶液もしくは KOH水溶液にて表面をエッチングしたシリ コン単結晶ゥェ一ハを対象に、 前述した図 1の熱処理ボートを用いて、 10枚の シリコン単結晶ゥエーハを一群として 30群を順次縦方向に段積みすることに より搭載枚数を 300枚とした。
この熱処理ボー卜の円筒状の熱処理炉への投入温度は 700°Cとし、 1000°Cま でを 8°C/分、 1300°Cまでを 1°C/分の速度で昇温させ、 1300°Cで 2時間保持しそ の後 lOOiTCまでを 1°C/分、 700°Cまでを 2.5°C/分で降温させて熱処理ボートを 熱処理炉外に取リ出した。 炉内雰囲気は、 20%O2-80%N2雰囲気であつた。 このようにして熱処理が実行されたシリコン単結晶ゥエーハに対してスリッ プ、 転位の発生状況を X線トモグラフィー (XRT)により確認した。 この XRTに よリ重ね合わせた 10枚のシリコン単結晶ゥエーハのうち、 各支持ホルダ一上 の最下部のシリコン単結晶ゥェ一ハのみが支持ホルダーからのスリップの発生 が観察された。 最下層よリ 2枚目以降の積層されたシリコン単結晶ゥエーハに はスリップ、 転位の発生は観察されなかった。 この状況は、 いずれの各ゥエー ハ群においても同じ状況であった。
次に、 このゥェ一ハを HF水溶液で熱処理中に成長した酸化膜をエッチング し、 その後表面に ΙΟμπι程度の鏡面加工研磨を行い、 その後乾燥酸素ガス雰囲 気下でゲート酸化膜形成 (厚み 25nm)を行い、 多結晶シリコン膜を堆積させ、 この多結晶シリコンにリンド一プを行い電極とし、 リソグラフィ一によリ電極 面積 8mm2の MOS Cap構造デバィスを作製した。 この MOS Cap構造デバィス が作製されたシリコン単結晶ゥエーハに対して酸化膜耐圧特性の評価試験を行 なつた。 なお、 評価条件は電界強度 8MV/cm以上のチップを良品とした。 また、 上記と同じ試料 (ゥェ一ハ）を用い 1150°C、 1250°C、 1300t；、 1350°C 各々の条件で 2時間熱処理を施した。 また比較のために熱処理を施していない 同試料 (ゥエーハ)も含めシリコン単結晶ゥェ一ノ、 1の表面に鏡面加工を行い上 述の MOS Cap構造デバィスを作製した。
前記評価試験における評価結果を図 2に示す。 熱処理を施していない試料は 60%の良品率、 115CTC熱処理の試料は 70%の良品率、 1200°C以上の熱処理で は良品率 90%以上であった。
実施例 2
実施例 1と同様に外径 8インチのシリコン単結晶ゥエーハを 10枚積層して熱 処理ボートに載置して、 1000°Cから 1280°Cまでの昇温速度 rc/min、 1280°C で 2時間保持後、 1000°Cまでの降温速度 rC/minで冷却する熱処理を施した。 なお、 シリコン単結晶ゥェ一ハには初期酸素濃度 15X 10l7atoms/cc(old ASTM)を使用した。
熱処理後、 ある 1つのゥエーハ群全数、 他のゥエーハ群の 4枚目と 8枚目を SIMSによりゥエーハ表層から深さ方向の酸素濃度を測定した結果、 どの位置 のゥエーハも DZ層が確保できていた。 あるゥェ一ハ群の上から 4枚目、 及び 8 枚目のゥェ一ハにおける酸素濃度の測定結果を表面深さと酸素濃度との関係を 示すグラフの図 11及び図 12に表す。
複数のゥェ一ハを積層して熱処理ボートに載置して複数群の段積みを行うこ の発明による熱処理は、 同時に処理した全てのゥェ一ハにそれぞれ均等に酸素 外方拡散を発生させることが可能であることが分かる、 また、 この酸素外方拡 散の進行は熱処理温度と時間に依存する。
実施例 3
酸素濃度 14~15.5Xl017atoms/cm3(oldASTM)の外径 8ィンチのボロンドー プしたゥエーハを 10枚ずつ重ねて、 実施例 1と同様の熱処理炉にて図 13Aに示 すヒートパターンの熱処理を施した。 また、 併せて図 13Bに示すヒートパター ンの熱処理を実施した。 図 13Aに示すヒートパターンは、 700°Cまで昇温速度 5{)°C/inin昇温し、
700°Cで 30分保持後に昇温速度 10°C/minで 1000°Cまで昇温し、 さらに 1280°C まで昇温速度 rC/minで昇温し、 1280°Cで 2時間保持後、 1000:Cまで降温速度 rc/minで降温し、 さらに降温速度 2.5°C/minで 700°Cまで降温する熱処理を示 す。
図 13Bに示すヒートパターンは、 室温から昇温速度 10°C/minで 1000°Cまで 昇温し、 さらに 1280°Cまで昇温速度 rC/minで昇温し、 1280°Cで 2時間保持 後、 1000°Cまで降温速度 l°C/minで降温し、 さらに降温速度 2.5°C/minで 700°C まで降温する熱処理を示す。
2種の熱処理後、 どちらも 1000°C X 16時間の評価熱処理を行った。 その後、 ゥェ一ハを劈開して選択エッチングを施した。 この際のエッチング代は約 2μπι であった。 次に、 光学顕微鏡によりゥエーハ断面の酸素析出物密度を測定し た。
光学顕微鏡によるゥエーハ断面観察の結果、 図 13Bに示す熱処理を施したサ ンプルゥエーハは酸素析出物は観察されず、 図 13Aに示す熱処理を施したサン プルゥエーハはゥエーハ表面から 30μπι深さまで DZ層が形成され、 かつそれよ リ深い領域では酸素析出物が 105~106/cm2程度成長していた。 また、 図 13Bに 示すヒートパターンで得られたゥエーハは IG効果が期待できないため、 その 後 Poly Si膜堆積による EG効果を付与させてもよい。
実施例 4
実施例 1と同様にエッチング後の外径 8ィンチのシリコン単結晶ゥエーハを 10枚ずつ積層して熱処理ボートに複数段を載置して、 1280°C X 1時間の熱処理 を施すに際して、. 雰囲気がアルゴンガス雰囲気、 100%dryO2雰囲気、
100%N2雰囲気及び 3%02/N2雰囲気の各雰囲気条件で実施した， また、 鏡面研 磨を施したシリコン単結晶ゥエーハを用いて同様に上記の各雰囲気条件で熱処 理を行った。 ァルゴンガス雰囲気下ではゥェ一ハ外周部が局所的に接着していたが、 他の 雰囲気では積層したゥエーハの接着は全く見られなかった。
実施例 5
CZ法によリ育成された酸素濃度 12.5~15 X 1017atoms/cm3[old ASTM]のシ リコンインゴットを丸目加工し、 その後スライス加工を施し、 さらに沸酸-石肖 酸混合水溶液または KOH水溶液にて表面をエッチングし、 その後 SC-1及び SC-2洗浄を行ったシリコン単結晶ゥェ一ハを対象に、 前述した図 1の熱処理 ボートを用いて、 10枚のシリコン単結晶ゥェ一ハを一群として 30群を順次縦 方向に段積みすることにより搭載枚数を 300枚とした。
この熱処理ボ一卜の円筒状の熱処理炉への投入温度は 700°Cとし、 1000°Cま でを 8°C/分、 128CTCまで 1°C/分の速度で昇温させ、 1280°Cで 2時間保持しその 後 1000°Cまでを C/分で降温させ、 さらに 700°Cまで 2.5°C/分で降温させて、 熱処理ボ一トを熱処理炉外に取リ出した。 炉内雰囲気は、 5%02-95%Ar雰囲 気であった。
上記の熱処理を施したサンプルゥェ一ハを横型炉を用い、 600°C X 4時間ま たは 700°C X 4時間の析出熱処理を実施した後、 1000°C X 16時間の評価熱処理 を行った。 その後、 ゥェ一ハを劈開して選択エッチングを施した。 この際の エッチング代は約 2μιηであった。 次に、 光学顕微鏡によリウェ一ハ断面の酸素 析出物密度 (BMD密度)を測定した。
図 14、 図 15において、 初期酸素濃度 12.5~13X l0natoms/cm3の低酸素濃度 ゥエーハを Aグループ、 初期酸素濃度 13.5~14X l0l7atoms/cm3の中酸素濃度 ゥエーハを Bグループ、 初期酸素濃度 14.5~15X l0l7atoms/cm3の高酸素濃度 ゥエーハを Cグループとし、 積層 ·段積みの熱処理後のものを〇印、 析出熱処理 力 00°C X4時間のものを△印、 析出熱処理が 700°C X4時間のものを口印で示 す。 図 15に示すごとく、 いずれのサンブルゥエーハも DZ層が 30μιη以上存在 しておリ、 図 14に示すごとく、 バルク中には初期酸素濃度と後熱処理温度と の組合せで l X l05cm2以上の BMD密度を確保することが可能である。
また、 低酸素濃度のサンプルゥェ一ハでは、 700°C熱処理より 600°C熱処理 の方が析出物密度は多いことが分かった。 従って、 酸素析出処理温度はゥエー ハの初期酸素濃度に依存するが、 500°C~900°Cの範囲で適用可能と判断でき る。
実施例 6
CZ法によリ育成された酸素濃度 12.5~ 15 X 10i7atoms/cm3[old ASTM]のシ リコンインゴットを丸目加工し、 その後スライス加工を施し、 さらに沸酸-硝 酸混合水溶液にて表面をエッチングしたシリコン単結晶ゥエーハを対象に、 前 述した図 1の熱処理ボートを用いて、 10枚のシリコン単結晶ゥエーハを一群と して 30群を順次縦方向に段積みすることにより搭載枚数を 300枚とした。
この熱処理ボー卜の円筒状の熱処理炉への投入温度は 700°Cとし、 1000°Cま でを 10°C/分、 1280°Cまで 1°C/分の速度で昇温させ、 1280°Cで 2時間保持しそ の後 1000°Cまでを C/分、 700°Cまで 2.5 /分の速度で降温させて熱処理ボ一 トを熱処理炉外に取リ出した。 炉内雰囲気は、 5%02-95%N2雰囲気であつ た。
熱処理後、 各ゥェ一ハ表面に研磨代が約 ΙΟμπι程度の鏡面研磨を施し、 RCA 洗浄の SC-1洗浄を繰リ返した後の粒径 0.12μιη以上の LPD(Light point deffect) 測定をレ一ザ一面検機 (テンコール製サーフスキヤン 6200使用)にて行った。 ま た、 一部のゥエーハに対して LPDの AFM観察も実施した。 上述のこの発明に よる熱処理を施さないゥェ一ハに対しても洗浄並びに測定を行った。
SC-1洗浄を繰.リ返した後の LPD観察結果を図 16に示すが、 初期酸素濃度 12.5X l0l7atoms/cm3の低酸素濃度ゥエーハが〇印、 初期酸素濃度
13.5X l0natoms/cm3の中酸素濃度ゥエーハが△印、 初期酸素濃度 14.5X l0l7atoms/cm3の高酸素濃度ゥェ一ハがロ印であり、 特にこの発明によ る熱処理を施さないゥエーハは、 それぞれ黒〇印、 黒厶印、 黒 ΰ印で示す。 この発明による熱処理を施さないゥエーハは、 洗浄回数 1回でもゥエーハ面 内に 300個程度の LPDが存在、 繰り返し SC-1洗浄で大幅な LPD数の増加が確 認された。 ところがこの発明による熱処理を施したゥェ一ハは、 大幅な LPD 数の減少を確認し、 力つ繰り返し SC-1洗浄後でも LPDの増加数が少ないこと が分かった。
この LPDの正体を解明するために AFMにより形状観察を行ったが、 この発 明による熱処理を施したゥエーハでは、 LPDの全てがパーティクルであり、 COPフリーを確認、した。
実施例 7
実施例 6において、 1280°Cで 2時間の熱処理を 1280°C X4時間並びに
1300 °C X 2時間の条件に変更して、 同様に熱処理を施したサンプルゥェ一ハを 実施例 6と同様方法で COP存在確率を調査した結果、 上記 2種のレ、ずれの熱処 理においても COPは完全消滅していることを確認した。 従って、 この発明に よる積層-段積みの熱処理において、 1280°Cで 2時間以上の高温保持を行うこと により、 大幅な COPの低減効果のあることが確認できた。 産業上の利用可能性
この発明による熱処理方法は、 ゥエーハを 10枚程度積層してこの一群を単 位として、 水平にあるいは 0.5~5。程度、 僅かに傾斜させてゥェ一ハの外周の 複数箇所を接触支持するボートに載置し、 さらに多段に複数群をスタック配置 して熱処理するもので、 実施例に示すごとく、 シリコン単結晶ゥエーハに施さ れる多様な熱処理の適用が可能で、 転位及びスリップを防止して各ゥェ一ハに 均一に同じ熱処理効果を及ぼすことができる。 この発明は、 多数のゥエーハを積層して熱処理するが、 積層したゥエーハの 最下層のゥェ一ハをダミーゥエーハとすることにより、 転位及ぴスリップの発 生が完全に防止できるとともに、 対象ゥェ一ハとして、 仕上げ鏡面研磨を施し ていないものを熱処理するか、 表面に保護膜が形成される雰囲気で行い、 熱処 理後に鏡面研磨を施すように製造工程を工夫できるため、 積層したゥエーハが 接着して歩留リ力低下することがな 、。
特に、 この発明による熱処理方法は、 同一のシリコン単結晶インゴットより ゥエーハ化された全てのゥエーハに同時に同一の熱処理を施すことが可能であ リ、 従来の所謂ィンゴットァニールの熱処理工程で生じるような全体的な転位 ゃスリップの拡大がなく、 シリコン単結晶ゥェ一ハの歩留まりを向上させるこ とができる。
また、 この発明による熱処理方法は、 1100°C以上に加熱保持する熱処理 で、 昇温過程で 500で〜 900°Cの範囲で定温保持を行うか、 所定の昇温速度で 昇温する、 あるいは 110(TC以上に加熱保持した後の降温過程で前記の定温保 持を行う力 降温処理することによリ、 大量のゥェ一ハを同時に BMDを形成 させて IG能を付与できるとともに無欠陥領域 (DZ層）を形成させることが可能 になリ、 大量のゥエーハの熱処理が効率よくかつ短時間で完了する。
さらに、 この発明による熱処理方法は、 例えば、 大量のゥエーハを同時に 1280°C~1380°Cで保持することが可能で、 この熱処理にてゥェ一ハの表層並 びに内部の COPを低減又は消滅できるため、 高品質のゥェ一ハを安定的に供 給できる利点がある。

Claims

請求の範囲
1. シリコン単結晶ゥェ一ハを少なくとも 2枚以上積層して一群となし、 一 群以上のシリコン単結晶ゥェ一ハを垂直方向にスタック配置し、 前記一 群のゥエーハを水平もしくは一方側を水平よリ上方へ傾斜させて、 熱処 理するシリコン単結晶ゥェ一ハの熱処理方法。
2. 請求項 1において、 傾斜角度が 0.5~5。であるシリコン単結晶ゥエー八の 熱処理方法。
3. 請求項 1において、 仕上げ研磨前のゥエーハを対象とするシリコン単結 晶ゥエーハの熱処理方法。
4. 請求項 1において、 酸素ガス、 酸素含有雰囲気または不活性あるいは還 元性ガス雰囲気で熱処理するシリコン単結晶ゥエーハの熱処理方法。
5. 請求項 1において、 高温強度にすぐれた材質からなる円板またはリング 材を介して一群のゥェ一ハを熱処理ボー卜に載置して熱処理するシリコ ン単結晶ゥエーハの熱処理方法。
6. 請求項 1において、 1100°C以上に加熱して、 ゥエーハの表層に無欠陥領 域 (DZ層）を形成させるシリコン単結晶ゥェ一ハの熱処理方法。
7. 請求項 6において、 昇温時または降温時に 1100°C~1380°Cで 5分〜 6時間 熱処理するシリコン単結晶ゥエーハの熱処理方法。
8. 請求項 7において、 昇温過程で 500°C~900°Cの範囲で 10分以上 4時間以 内の熱処理を行い、 酸素析出物を形成させて IG能を付与し、 その後 1100'C以上に加熱処理するシリコン単結晶ゥエーハの熱処理方法。
9. 請求項 7において、 500°C~900°Cの範囲の昇温速度を
0.5°C/min~5°C/minとして昇温し、 酸素析出物を形成させて IG能を付 与し、 その後 1100°C以上に加熱処理するシリコン単結晶ゥェ一ハの熱 処理方法。
10. 請求項 7において、 1100°C以上に加熱処理した後の降温過程で、
500°C~900°Cの範囲で 10分以上 16時間以内の熱処理を行い、 酸素析出 物を形成させて IG能を付与するシリコン単結晶ゥエーハの熱処理方 法。
11. 請求項 7において、 1100°C以上に加熱処理した後の降温過程で、
500°C~900°Cの範囲の降温速度を 0.5°C/mir！〜 5'C/minとし、 酸素析出 物を形成させて IG能を付与するシリコン単結晶ゥェ一ハの熱処理方 法。
12. 請求項 1において、 1250°C以上に加熱処理して、 ゥェ一ハの表層の COP 並びに内部の COPの元となる Grown-in欠陥を低減するシリコン単結晶 ゥエーハの熱処理方法。
13. 請求項 12において、 1280°C~1380°Cで 5分 ~6時間熱処理するシリコン 単結晶ゥェ一ハの熱処理方法。
14. 請求項 13において、 昇温時または降温時に 1100°C~1380°Cで 5分 ~6時 間熱処理してゥェ一ハの表層に無欠陥領域 (DZ層）を形成させるシリコン 単結晶ゥェ一ハの熱処理方法。
15. 請求項 14において、 昇温過程で 500°C~900°Cの範囲で 10分以上 4時間以 内の熱処理、 あるいは 500°C~900°Cの範囲の昇温速度を
0.5°C/min~5°C/minとして昇温して、 酸素析出物を形成させて IG能を 付与するシリコン単結晶ゥェ一ハの熱処理方法。
16. 請求項 14において、 降温過程で、 500°C〜900°Cの範囲で 10分以上 16時 間以内の熱処理、 あるいは 500°C〜900°Cの範囲の降温速度を
0.5°C/min~5°C/minとし、 酸素析出物を形成させて IG能を付与するシ リコン単結晶ゥェ一ハの熱処理方法。
17. 垂直方向の支柱にゥエーハの周縁部と接触可能な突起又は凹部からなる 支持ホルダ一を所定間隔で複数配置した少なくとも 3本の支柱を有し、 所要の水平または傾斜平面上に位置するよう配置された各支柱の支持ホ ルダ一に、 積層した複数のゥェ一ハを一群として載置し、—複数群を載置 可能にした熱処理ボートを収納しこれを加熱可能にした請求項 1の熱処 理方法で使用するシリコン単結晶ゥェ一八の熱処理装置。
18. 請求項 17において、 傾斜の始端側に当たる支柱に高温強度に優れた材 質からなるバッファ一層を配置したシリコン単結晶ゥェ一ハの熱処理装 置。
19. 円筒体の内周面に水平にゥェ一ハの周縁部と接触可能なリング状もしく は円板状からなる支持ホルダーを円筒体の軸方向に所定間隔で複数配置 し、 各支持ホルダーに、 積層した複数のゥエーハを一群として載置し、 複数群を載置可能にした熱処理ボートを収納しこれを加熱可能にした請. 求項 1の熱処理方法で使用するシリコン単結晶ゥエーハの熱処理装置。
20. 円筒体の内周面に水平にゥェ一ハの周縁部と接触可能なリング状もしく は円板状の支持ホルダーを周設配置し、 外周面の一方面側の垂直方向に 積層した複数のゥエーハを一群として載置した治具の挿入溝を有した円 筒体のボートユニットからなり、 ゥェ一ハ群を収納載置したボートュ ニットを垂直方向に複数段、 段積みして円筒体を構成した熱処理ボート を収納し加熱可能にした請求項 1の熱処理方法で使用するシリコン単結 晶ゥェ一ハの熱処理装置。
21. 請求項 1の熱処理方法において、 1280°C~1380°Cで 5分 ~6時間の熱処理 をして、 ゥエーハにスリップの発生がなく、 ゥェ一ハの表層の COP並 びに内部の COPの元となる Grown-in欠陥のなぃゥエーハを得るシリコ ン単結晶ゥエーハの製造方法。
22. X線トモグラフィー (XRT)法によリスリップが観察されず、 ゥエーハの 表層の COPがないシリコン単結晶ゥェ一ハ。
PCT/JP1997/002232 1996-06-28 1997-06-27 Procede et dispositif de traitement thermique d'une plaquette en silicium monocristallin, plaquette en silicium monocristallin et procede de production d'une plaquette en silicium monocristallin WO1998000860A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980701481A KR100296365B1 (ko) 1996-06-28 1997-06-27 실리콘단결정웨이퍼의열처리방법과그열처리장치및실리콘단결정웨이퍼와그제조방법
EP97928496A EP0889510B1 (en) 1996-06-28 1997-06-27 Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
US09/029,398 US5931662A (en) 1996-06-28 1997-06-27 Silicon single crystal wafer annealing method and equipment and silicon single crystal wafer and manufacturing method related thereto
DE69738020T DE69738020T2 (de) 1996-06-28 1997-06-27 Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18821496 1996-06-28
JP8/188214 1996-06-28

Publications (1)

Publication Number Publication Date
WO1998000860A1 true WO1998000860A1 (fr) 1998-01-08

Family

ID=16219774

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/002232 WO1998000860A1 (fr) 1996-06-28 1997-06-27 Procede et dispositif de traitement thermique d'une plaquette en silicium monocristallin, plaquette en silicium monocristallin et procede de production d'une plaquette en silicium monocristallin

Country Status (6)

Country Link
US (2) US5931662A (ja)
EP (1) EP0889510B1 (ja)
KR (1) KR100296365B1 (ja)
DE (1) DE69738020T2 (ja)
TW (1) TW348273B (ja)
WO (1) WO1998000860A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956830B2 (en) 2002-05-29 2005-10-18 Mitel Knowledge Corporation Line echo cancellation system

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0889510B1 (en) * 1996-06-28 2007-08-15 Sumco Corporation Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
SG71903A1 (en) * 1998-01-30 2000-04-18 Canon Kk Process of reclamation of soi substrate and reproduced substrate
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
KR100730806B1 (ko) * 1999-10-14 2007-06-20 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
JP2001148367A (ja) * 1999-11-22 2001-05-29 Nec Corp 半導体装置の製造方法及び半導体装置の製造装置
US6376395B2 (en) 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6455395B1 (en) * 2000-06-30 2002-09-24 Integrated Materials, Inc. Method of fabricating silicon structures including fixtures for supporting wafers
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP2002184779A (ja) 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
JP2002270614A (ja) * 2001-03-12 2002-09-20 Canon Inc Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
US7189293B2 (en) * 2001-06-28 2007-03-13 Shin-Etsu Handotai Co., Ltd. Method of producing annealed wafer and annealed wafer
EP1983562A2 (en) * 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Silicon wafer manufacturing method
JP4633977B2 (ja) * 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ
JP4923361B2 (ja) * 2001-09-04 2012-04-25 東京エレクトロン株式会社 熱処理装置及び熱処理方法
US20040173948A1 (en) * 2002-09-19 2004-09-09 Pandelisev Kiril A. Process and apparatus for silicon boat, silicon tubing and other silicon based member fabrication
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
JP4192530B2 (ja) * 2002-08-27 2008-12-10 株式会社Ｓｕｍｃｏ パーティクルモニター用シリコン単結晶ウェーハの製造方法
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
US6916324B2 (en) * 2003-02-04 2005-07-12 Zimmer Technology, Inc. Provisional orthopedic prosthesis for partially resected bone
DE10344388B4 (de) * 2003-09-25 2006-06-08 Infineon Technologies Ag Verfahren zur Beseitigung der Auswirkungen von Defekten auf Wafern
KR100779341B1 (ko) * 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법
US20060009011A1 (en) * 2004-07-06 2006-01-12 Gary Barrett Method for recycling/reclaiming a monitor wafer
WO2006035894A1 (ja) * 2004-09-29 2006-04-06 Hoya Corporation 薄膜付基板の支持部材、薄膜付基板の収納容器、マスクブランク収納体、転写マスク収納体、及び薄膜付基板の輸送方法
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP2006294691A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体基板及び半導体装置とその製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
EP1739213B1 (de) * 2005-07-01 2011-04-13 Freiberger Compound Materials GmbH Vorrichtung und Verfahren zum Tempern von III-V-Wafern sowie getemperte III-V-Halbleitereinkristallwafer
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2008072049A (ja) 2006-09-15 2008-03-27 Sumco Corp 貼り合わせウェーハの製造方法
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
DE102007027111B4 (de) * 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
KR100818842B1 (ko) * 2006-12-27 2008-04-01 주식회사 실트론 웨이퍼의 열처리시 슬립을 방지할 수 있는 웨이퍼 지지 핀및 웨이퍼의 열처리 방법
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
US7971734B2 (en) * 2008-01-30 2011-07-05 Asm International N.V. Wafer boat
DE102011000973A1 (de) * 2011-02-28 2012-08-30 Schott Solar Ag Verfahren zur flächigen Gasphasenbehandlng von Halbleiterbauelementen
DE102017219255A1 (de) * 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125921A (ja) * 1990-09-17 1992-04-27 Mitsubishi Materials Corp 縦型熱処理炉用ウェーハボート
JPH0845946A (ja) * 1994-08-01 1996-02-16 Hitachi Ltd シリコン半導体単結晶基板の熱処理方法及び熱処理装置、半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102056A (ja) * 1991-10-11 1993-04-23 Rohm Co Ltd ウエハー支持具
US5492229A (en) * 1992-11-27 1996-02-20 Toshiba Ceramics Co., Ltd. Vertical boat and a method for making the same
JP3250628B2 (ja) * 1992-12-17 2002-01-28 東芝セラミックス株式会社 縦型半導体熱処理用治具
JP3245246B2 (ja) * 1993-01-27 2002-01-07 東京エレクトロン株式会社 熱処理装置
JPH06302532A (ja) * 1993-04-13 1994-10-28 Japan Energy Corp 化合物半導体単結晶ウェハの熱処理方法及びそれに用いるウェハ支持具
JP3474261B2 (ja) * 1994-05-17 2003-12-08 東京エレクトロン株式会社 熱処理方法
JP3151118B2 (ja) * 1995-03-01 2001-04-03 東京エレクトロン株式会社 熱処理装置
EP0826233A1 (en) * 1995-05-05 1998-03-04 Saint-Gobain Industrial Ceramics, Inc. Slip free vertical rack design
JPH09139352A (ja) * 1995-11-15 1997-05-27 Nec Corp 縦型炉用ウェーハボート
EP0889510B1 (en) * 1996-06-28 2007-08-15 Sumco Corporation Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
US5746591A (en) * 1996-08-15 1998-05-05 Vanguard International Semiconductor Corporation Semiconductor furnace for reducing particulates in a quartz tube and boat

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125921A (ja) * 1990-09-17 1992-04-27 Mitsubishi Materials Corp 縦型熱処理炉用ウェーハボート
JPH0845946A (ja) * 1994-08-01 1996-02-16 Hitachi Ltd シリコン半導体単結晶基板の熱処理方法及び熱処理装置、半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0889510A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956830B2 (en) 2002-05-29 2005-10-18 Mitel Knowledge Corporation Line echo cancellation system

Also Published As

Publication number Publication date
DE69738020T2 (de) 2008-07-31
US5931662A (en) 1999-08-03
TW348273B (en) 1998-12-21
US6074479A (en) 2000-06-13
DE69738020D1 (de) 2007-09-27
KR19990044245A (ko) 1999-06-25
KR100296365B1 (ko) 2001-11-30
EP0889510B1 (en) 2007-08-15
EP0889510A4 (en) 2006-01-11
EP0889510A1 (en) 1999-01-07

Similar Documents

Publication Publication Date Title
WO1998000860A1 (fr) Procede et dispositif de traitement thermique d'une plaquette en silicium monocristallin, plaquette en silicium monocristallin et procede de production d'une plaquette en silicium monocristallin
US6372609B1 (en) Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
US7763541B2 (en) Process for regenerating layer transferred wafer
EP1158581B1 (en) Method for producing soi wafer
JP3762144B2 (ja) Ｓｏｉ基板の作製方法
JP3223847B2 (ja) シリコン単結晶ウェーハの熱処理方法と製造方法
US7537657B2 (en) Silicon wafer and process for producing it
JP4552856B2 (ja) Ｓｏｉウェーハの作製方法
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
US8003494B2 (en) Method for producing a bonded wafer
TWI609434B (zh) SOS substrate manufacturing method and SOS substrate
JP4720163B2 (ja) Ｓｏｉウェーハの製造方法
JP4720164B2 (ja) Ｓｏｉウェーハの製造方法
US20130023108A1 (en) Method for manufacturing soi substrate
EP0973190A2 (en) Silicon wafer and method for producing it
EP1965413B1 (en) Method for manufacturing soi substrate
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP3262945B2 (ja) Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
JP2010040638A (ja) Ｓｏｉ基板の製造方法
JP2011108860A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN KR MX NO SG US VN

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1997928496

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1019980701481

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09029398

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
CFP Corrected version of a pamphlet front page

Free format text: PUBLISHED FIGURES REPLACED BY CORRECT FIGURES

WWP Wipo information: published in national office

Ref document number: 1997928496

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: CA

WWP Wipo information: published in national office

Ref document number: 1019980701481

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1019980701481

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1997928496

Country of ref document: EP