TWM650153U - 電路板電性測試編輯系統 - Google Patents
電路板電性測試編輯系統 Download PDFInfo
- Publication number
- TWM650153U TWM650153U TW112209717U TW112209717U TWM650153U TW M650153 U TWM650153 U TW M650153U TW 112209717 U TW112209717 U TW 112209717U TW 112209717 U TW112209717 U TW 112209717U TW M650153 U TWM650153 U TW M650153U
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- electrical
- circuit board
- circuit
- editing
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 168
- 238000010586 diagram Methods 0.000 claims abstract description 34
- 238000009434 installation Methods 0.000 claims description 44
- 239000003086 colorant Substances 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 239000000523 sample Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
一種電路板電性測試編輯系統,用以解決習知電路板的電性測試混亂且編輯整理困難的問題。係包含:一影像模組,擷取一待測電路板之一線路圖;及一編輯模組,耦合連接該影像模組,該編輯模組在該線路圖選取數個測試點,並在各該測試點上標記一測試編碼,該編輯模組判定各該測試點的電性狀態,該編輯模組輸出一電性設定表,該電性設定表係包含該數個測試點的測試編碼及電性狀態。
Description
本創作係關於一種電路板的製程改善技術,尤其是一種快速判定電路板上的測試點位置及電性狀態的電路板電性測試編輯系統。
電路板上分布大量且功能不同的金屬線,例如:用於電連接二個以上的電子元件、焊接晶片引腳、填補空白區域等,在電路板製造完成後,會對上述金屬線進行電性測試或稱開路/短路測試(Open/Short Test),例如:測試各該金屬線的連通性(Continuity)及絕緣性(Isolation),以判斷未連接電路板迴路的金屬線是否與其他線路絕緣而為開路,及判斷電性連接的金屬線是否導通而為短路,以檢測電路板用於承載電子元件能否使電性功能正常運作。又,電路板的電性測試方法可以是全面接觸探針測試或利用飛針(Flying Probe)測試,係利用可移動的二至四個探針,在電路板上的數個測試點之間來回移動、接觸、測量,反復多次後完成一塊電路板的測試,雖然能夠測試各種不同電路圖案的電路板,但是測試過程緩慢耗時;或可以利用專用治具(Dedicated Fixture)測試,藉由在治具上安插數個探針及連接測試線,並使探針逐一對應電路板產品的所有測試點位置,係可以透過該治具一次測試整個電路板,但是對應不同產品必須製造專用的治具。
惟,隨著電子產品的微型化且功能提升,電路板上的線路及接點複雜且密集,導致電路板之各測試點的位置及特性(開路/短路)分佈混亂而辨認困難,因此,在執行上述習知電路板的電性測試方法之前,必須確
認各測試點所接受的測試種類,以避免錯誤的測試結果造成誤判,而導致測試製成報廢正常的電路板或使有瑕疵的電路板出貨。
有鑑於此,習知的電路板電性測試確實仍有加以改善之必要。
為解決上述問題,本創作的目的是提供一種電路板電性測試編輯系統,係可以節省判定電路板電性的人力及時間。
本創作的次一目的是提供一種電路板電性測試編輯系統,係可以提升測試製程效率。
本創作的又一目的是提供一種電路板電性測試編輯系統,係可以檢測電路板的迴路功能及安裝品質。
本創作全文所述方向性或其近似用語,例如「左」、「右」、「上(頂)」、「下(底)」、「內」、「側面」等,主要係參考附加圖式的方向,各方向性或其近似用語僅用以輔助說明及理解本創作的各實施例,非用以限制本創作。
本創作全文所記載的元件及構件使用「一」或「一個」之量詞,僅是為了方便使用且提供本創作範圍的通常意義;於本創作中應被解讀為包括一個或至少一個,且單一的概念也包括複數的情況,除非其明顯意指其他意思。
本創作全文所述有關「系統」、「模組」者,各係可包含至少一「處理器(Processor)」,所述處理器係指具備特定功能且以硬體或硬體與軟體實現的各式資料處理裝置,以處理分析資訊或產生對應控制資訊,例如:電子控制器、伺服器、雲端平台、虛擬機器、桌上型電腦、筆記型電腦、平板電腦或智慧型手機等,係本創作所屬技術領域中具有通常知識者可以理解。
本創作所述系統及模組,另可包含對應的資料接收或傳輸單元,以進行所需資料的接收或傳輸。本創作所述系統及模組,另可包含對應的資料庫或儲存單元,以儲存所需資料。特別是,所述處理器可以是基於分散式系統架構中的多個處理器的集合,用於多個處理器間資訊串流處理的過程、機制及結果。
本創作的電路板電性測試編輯系統,包含:一影像模組,擷取一待測電路板之一線路圖;及一編輯模組,耦合連接該影像模組,該編輯模組在該線路圖選取數個測試點,並在各該測試點上標記一測試編碼,該編輯模組判定各該測試點的電性狀態,該編輯模組輸出一電性設定表,該電性設定表係包含該數個測試點的測試編碼及電性狀態。
據此,本創作的電路板電性測試編輯系統,藉由產生待測試電路板之線路圖及電性設定表,係可以判定電路板上的測試點位置及電性狀態,如此,在電路板測試過程中,參照該線路圖及該電性設定表係能夠快速辨別測試探針要接觸的測試點的位置,及判定測試結果是否正常,係具有節省測試作業人力及縮短測試製程時間的功效。
其中,該線路圖係由數條線路排列分布而成,且該數條線路圍繞一安裝區。如此,藉由該線路圖的分布情形,係可以辨識該數條線路形成導電迴路或填補空白區域,係具有供系統判斷線路電性的功效。
其中,該數個測試點係該數條線路分布於該線路圖之相對兩側的端點。如此,該數個測試點的位置係可以讓測試探針容易位移至定位,係具有提升測試效率的功效。
其中,各該線路具有至少一個測試點。如此,透過該數個測試點係可以分別測試該數個線路,係具有檢測電路板品質的功效。
其中,一個該測試點與至少一個其他測試點位於同一個線路上,該測試點的電性狀態為一短路狀態。如此,檢測該短路狀態係可以確認
線路的電連接功能是否正常,係具有檢查電路板之迴路功能的功效。
其中,一個該測試點與至少一個其他測試點位於同一個線路上,且該線路重疊於該安裝區的範圍內,該測試點的電性狀態為一安裝短路狀態。如此,檢測該安裝短路狀態還可以確認所安裝電子元件的使用狀況,係具有確認安裝品質及元件正常的功效。
其中,一個該測試點所在的線路未連接其他測試點,該測試點的電性狀態為一開路狀態。如此,電路板上的空白區域以不導電的支撐線路填補,藉由檢測該開路狀態係可以確認支撐線路不會導電且不會影響迴路,係具有避免支撐線路造成短路的功效。
其中,一個該測試點所在的線路未連接其他測試點,且該線路重疊於該安裝區的範圍內,該測試點的電性狀態為一安裝開路狀態。如此,檢測該安裝開路狀態可以確認電子元件的引腳不會接觸其他迴路,係具有確認元件正常運作的功效。
其中,該編輯模組依據該數個測試點的電性狀態判定結果修改該線路圖,將各種電性狀態之測試點所在的線路轉換為不同顏色、粗細或虛線的框線。如此,透過修改後的線路圖係可以快速辨識個線路的功能及分布情形,係具有節省人工判讀時間及提升檢測效率的功效。
A1:影像模組
A2:編輯模組
G:線路圖
E:電性設定表
C:線路
F:安裝區
T:測試點
M:測試編碼
S1:短路狀態
S2:安裝短路狀態
O1:開路狀態
O2:安裝開路狀態
〔第1圖〕本創作一較佳實施例的系統方塊圖。
〔第2圖〕本創作一較佳實施例未編輯的待測電路板佈線圖案。
〔第3圖〕本創作一較佳實施例擷取待測電路板之線路圖影像的情形圖。
〔第4圖〕本創作一較佳實施例選取測試點及標記測試編碼的情形圖。
〔第5圖〕本創作一較佳實施例判定測試點之電性狀態的情形圖。
為讓本創作之上述及其他目的、特徵及優點能更明顯易懂,下文特舉本創作之較佳實施例,並配合所附圖式作詳細說明;此外,在不同圖式中標示相同符號者視為相同,會省略其說明。
請參照第1圖所示,其係本創作電路板電性測試編輯系統的較佳實施例,係包含一影像模組A1及一編輯模組A2,該編輯模組A2耦合連接該影像模組A1,由該影像模組A1讀取電路板之一線路圖G,並由該編輯模組A2處理該線路圖G並輸出一電性設定表E。
請參照第1及2圖所示,該影像模組A1係可以包含一攝影鏡頭,用於對一電路板半成品之線路圖層或對曝光顯影產生電路板線路之一底片,直接擷取影像以得到該線路圖G,該線路圖G係由數條線路C排列分布而成,且該數條線路C圍繞一安裝區F,該安裝區F係預留安裝電子元件的區域,其中數條該線路C延伸進入該安裝區F,該數條線路排列的方向可以依據電子元件安裝需求呈現橫向、直向或斜方向,本創作不以此為限。
請再參照第3~5圖所示,該編輯模組A2透過該影像模組A1取得該線路圖G後,係可以將該線路圖G上的圖案包括該數條線路C及該安裝區F轉換為框線形式,使該編輯模組A2能夠對轉換後的該線路圖G進行辨識、標記、分類等編輯處理,如第3圖所示,各該線路C及該安裝區F係分別形成封閉框線,且框線內部較佳是無填滿,其中數條該線路C係重疊於該安裝區F而進入該安裝區F的框線範圍內。
又,該編輯模組A2係能夠在多個框線構成的幾何圖案中,辨識出該數條線路C,如第4圖所示,在本實施例中,該編輯模組A2係可以由
該線路圖G的下排左側開始往右側進行圖案選取,再依序往上排右側至左側已挑選出所有的線路C及其測試點T,惟,本創作的選取方向及順序不以此為限。詳言之,各該線路C的端點分布於該線路圖G的相對兩側為該測試點T,各該線路C可以具有數個測試點T,該數個測試點T可以分布於該線路圖G的上、下兩側,也可以是左、右兩側,而位於同一該線路C上的數個測試點T可以分列該線路圖G的兩側,也可以位於同一側,本創作不以此為限。該編輯模組A2還可以依據選取順序,在該數個測試點T的位置分別標記數個測試編碼M,該數個測試編碼M可以是依照被選取順序所給予的由小至大數列,例如在本實施例中係1、2、3、…、18。
接下來,該編輯模組A2依據各該測試點T與其他測試點T、各該線路C、該安裝區F的對應關係,判斷及分類該數個測試點T的電性狀態,如第5圖所示,係可以包括一短路狀態S1、一安裝短路狀態S2、一開路狀態O1及一安裝開路狀態O2,其中,該短路狀態S1及該安裝短路狀態S2之測試點T係與至少一個其他測試點T位於同一個線路C上,該短路狀態S1之測試點T所在的線路C係用於在電路板迴路中導電;而該安裝短路狀態S2之測試點T所在的線路C係重疊於該安裝區F的框線範圍內,還可以用於電連接電子元件;該開路狀態O1及該安裝開路狀態O2之測試點T所在的線路C未連接其他測試點T,該開路狀態O1之測試點T所在的線路C用於支撐電路板佈線的空白區域,未電連接其他迴路;而該安裝開路狀態O2之測試點T所在的線路C係重疊於該安裝區F的框線範圍內,僅用於電連接電子元件。依據判斷及分類的結果,該編輯模組A2還可以將各種電性狀態之測試點T所在的線路C轉換為不同顏色、粗細或虛線的框線,係可以用於快速識別各該線路C的連接功能及電性測試應得的結果。
最後,該編輯模組A2係可以將各該測試點T依據其電性狀
態,以其測試編碼M的順序分類填入表格以產生該電性設定表E。如此,在一電路板進行測試前後,藉由檢視該電路板之該線路圖G並對照其電性設定表E,係可以快速辨別測試探針要接觸的該數個測試點T的位置,及判定各該測試點T的測試結果是否正常,係具有節省人工判斷及測試作業時間的作用。舉例而言,在電子元件安裝於該安裝區F之前,進行電路板測試,對於該短路狀態S1及該安裝短路狀態S2的各該測試點T所測量到的電阻值,能夠小於導通閾值則測試正常,而對於該開路狀態O1及該安裝開路狀態O2的各該測試點T所測量到的電阻值,能夠大於絕緣電阻則測試正常;又,將電子元件安裝於該安裝區F之後,在該安裝短路狀態S2及該安裝開路狀態O2的各該測試點T還能夠測試到該電子元件的電性,係可以對照該電子元件的功能特性判斷電路板的焊接是否有瑕疵或該電子元件的功能是否正常。
請參照第4及5圖所示,其係本創作電路板電性測試編輯系統之編輯結果的較佳實施例,在本實施例中,係在該線路圖G的下排選取數個該線路C末端為數個該測試點T,並由左至右標記1~10的數個測試編碼M,接著在該線路圖G的上排選取數個該線路C末端為數個該測試點T,並由右至左標記11~18的數個測試編碼M;依據該數個測試點T的相對位置進行判斷,其中,該測試編碼M為1、2、18的三個測試點T位於同一個線路C上,因此該三個測試點T為該短路狀態S1,同理,該測試編碼M為3、11、12、17的測試點T亦為該短路狀態S1;又,該測試編碼M為5、7、9、10、14、15的六個測試點T除了短路還連接至該安裝區F,因此該六個測試點T為該安裝短路狀態S2;該測試編碼M為4、6、16的三個測試點T分別位於不同的線路C上,因此該三個測試點T為該開路狀態O1;又,該測試編碼M為8、13的二個測試點T除了短路還連接至該安裝區F,因此該二個測試點T為該安裝開路狀態O2。請參照第1表所示,其係本實施例的上述分類結果
輸出為表格而產生的該電性設定表E。
綜上所述,本創作的電路板電性測試編輯系統,藉由產生待測試電路板之線路圖及電性設定表,係可以判定電路板上的測試點位置及電性狀態,如此,在電路板測試過程中,參照該線路圖及該電性設定表係能夠快速辨別測試探針要接觸的測試點的位置,及判定測試結果是否正常,係具有節省測試作業人力及縮短測試製程時間的功效。
雖然本創作已利用上述較佳實施例揭示,然其並非用以限定本創作,任何熟習此技藝者在不脫離本創作之精神和範圍之內,相對上述實施例進行各種更動與修改仍屬本創作所保護之技術範疇,因此本創作之保護範圍當包含後附之申請專利範圍所記載的文義及均等範圍內之所有變更。
A1:影像模組
A2:編輯模組
G:線路圖
F:電性設定表
Claims (9)
- 一種電路板電性測試編輯系統,包含:一影像模組,擷取一待測電路板之一線路圖;及一編輯模組,耦合連接該影像模組,該編輯模組在該線路圖選取數個測試點,並在各該測試點上標記一測試編碼,該編輯模組判定各該測試點的電性狀態,該編輯模組輸出一電性設定表,該電性設定表係包含該數個測試點的測試編碼及電性狀態。
- 如請求項1之電路板電性測試編輯系統,其中,該線路圖係由數條線路排列分布而成,且該數條線路圍繞一安裝區。
- 如請求項2之電路板電性測試編輯系統,其中,該數個測試點係該數條線路分布於該線路圖之相對兩側的端點。
- 如請求項3之電路板電性測試編輯系統,其中,各該線路具有至少一個測試點。
- 如請求項4之電路板電性測試編輯系統,其中,一個該測試點與至少一個其他測試點位於同一個線路上,該測試點的電性狀態為一短路狀態。
- 如請求項4之電路板電性測試編輯系統,其中,一個該測試點與至少一個其他測試點位於同一個線路上,且該線路重疊於該安裝區的範圍內,該測試點的電性狀態為一安裝短路狀態。
- 如請求項4之電路板電性測試編輯系統,其中,一個該測試點所在的線路未連接其他測試點,該測試點的電性狀態為一開路狀態。
- 如請求項4之電路板電性測試編輯系統,其中,一個該測試點所在的線路未連接其他測試點,且該線路重疊於該安裝區的範圍內,該測試點的電性狀態為一安裝開路狀態。
- 如請求項4之電路板電性測試編輯系統,其中,該編輯模組依據該數個測試點的電性狀態判定結果,將各種電性狀態之測試點所在的線路轉換為不同顏色、粗細或虛線的框線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112209717U TWM650153U (zh) | 2023-09-08 | 2023-09-08 | 電路板電性測試編輯系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112209717U TWM650153U (zh) | 2023-09-08 | 2023-09-08 | 電路板電性測試編輯系統 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM650153U true TWM650153U (zh) | 2024-01-01 |
Family
ID=90455610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112209717U TWM650153U (zh) | 2023-09-08 | 2023-09-08 | 電路板電性測試編輯系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM650153U (zh) |
-
2023
- 2023-09-08 TW TW112209717U patent/TWM650153U/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180136272A1 (en) | Fault detection apparatus | |
US11669957B2 (en) | Semiconductor wafer measurement method and system | |
CN101154609B (zh) | 凸块测试单元、装置及测试方法 | |
KR102252592B1 (ko) | 기판 불량 검사 장치 및 방법 | |
CN103063677A (zh) | 多功能pcb测试*** | |
KR20160029421A (ko) | 반도체 소자의 패턴 분석방법 | |
CN203069520U (zh) | 多功能pcb自动测试*** | |
JP6815251B2 (ja) | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム | |
CN202974890U (zh) | 多功能pcb测试*** | |
CN108181572A (zh) | 飞针测试机测试方法、装置、计算机设备及存储介质 | |
JP2007188968A (ja) | ウエーハマップデータの解析方法および解析プログラム | |
TW201033836A (en) | Method to automatically add power line in channel between macros | |
TWM650153U (zh) | 電路板電性測試編輯系統 | |
Chen et al. | Nondestructive analysis of interconnection in two-die BGA using TDR | |
Malge et al. | A survey: Automated visual pcb inspection algorithm | |
US6136618A (en) | Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof | |
JP2005069864A (ja) | 基板検査装置、基板検査システム、基板検査方法、基板検査プログラム、及び基板検査補助装置 | |
CN115372793B (zh) | 一种用于集成电路的电路检测方法 | |
US20220383473A1 (en) | Method and system for diagnosing a semiconductor wafer | |
US4734980A (en) | Printed circuit board wiring method | |
JP2007322127A (ja) | 基板検査方法及び基板検査装置 | |
TWM583616U (zh) | 印刷電路板檢測系統 | |
TWI783549B (zh) | 提高待測試電路板中腳位測試涵蓋率系統及其方法 | |
RU199432U1 (ru) | Устройство тестирования многокристальной микросхемы | |
JP2008066373A (ja) | 基板、基板検査システム、及び基板検査方法 |