TWM546599U - 晶片型電子元件之端電極構造 - Google Patents

晶片型電子元件之端電極構造 Download PDF

Info

Publication number
TWM546599U
TWM546599U TW106204096U TW106204096U TWM546599U TW M546599 U TWM546599 U TW M546599U TW 106204096 U TW106204096 U TW 106204096U TW 106204096 U TW106204096 U TW 106204096U TW M546599 U TWM546599 U TW M546599U
Authority
TW
Taiwan
Prior art keywords
electronic component
type electronic
wafer
terminal electrode
electrode structure
Prior art date
Application number
TW106204096U
Other languages
English (en)
Inventor
Xiu-Lun Ye
jun-bin Huang
zhu-jun Xu
fu-qiang Shi
Original Assignee
Inpaq Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inpaq Technology Co Ltd filed Critical Inpaq Technology Co Ltd
Priority to TW106204096U priority Critical patent/TWM546599U/zh
Publication of TWM546599U publication Critical patent/TWM546599U/zh

Links

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

晶片型電子元件之端電極構造
本新型是有關一種電子元件之端電極構造,特別是指晶片型電子元件上的至少二個表面設有端電極,使於不同表面形成有端電極的該電子元件,應用於電路板上時,可依實際需求利用元件的各個表面進行打件,安裝彈性高,節省電路板空間,並能降低生產成本。
現今電子元件多採用DFN(DUAL FLAT NO-LEAD,雙平面無導線封裝法)或是CSP(CHIP SCALE PACKAGE,晶片級封裝法)封裝,而不論是DFN(DUAL FLAT NO-LEAD,雙平面無導線封裝法)或CSP(CHIP SCALE PACKAGE,晶片級封裝法),如第1圖所示,主要是以形成於電子元件100之底表面101兩側的底電極102、103對著電路板上的電路佈局,再將底電極102、103固定於電路佈局上。然而,由於電子元件上設置端電極的表面,僅元件六個面中的單一表面,例如為面積較大的面,此種情形應用在電路板上時,會佔用較大的面積空間,而且,若以電子元件的底面端電極進行焊接時,底面端電極能夠 附著焊錫的面積相對狹小,容易發生焊接不良的問題,在PCB SMT(SURFACE MOUNTING TECHNICAL,表面黏著技術)生產時,接合不良的產品不易被發現,以致影響整個電子電路板的生產品質及良率。
本新型創作人有鑑於習見電子元件僅於單一面設置端電極的構造存在有上述缺失,經過不斷的努力與測試,終於開發出本新型之晶片型電子元件之端電極構造。
因此,本新型旨在提供一種晶片型電子元件之端電極構造,係使晶片型電子元件上的端電極不止形成於電子元件之單一表面者。
依本新型之晶片型電子元件之端電極構造,其端電極為沿著該晶片型電子元件之至少二個表面形成,為本新型之次一目的。
依本新型之晶片型電子元件之端電極構造,其形成於晶片型電子元件之至少二個表面上的端電極,可為相互連接或局部中斷,以因應不同電子設施之需要,為本新型之再一目的。
依本新型之晶片型電子元件之端電極構造,其形成於晶片型電子元件之至少二個表面上的端電極,進一步可形成於電子元件的角邊,以增加應用的廣度,為本新型之又一目的。
至於本新型之詳細構造,應用原理,作用與功效,則請參照下列依附圖所作之說明即可得到完全了解。
100‧‧‧電子元件
101‧‧‧底表面
102、103‧‧‧底電極
200‧‧‧晶片型電子元件
21‧‧‧第一表面
22‧‧‧第二表面
23‧‧‧第三表面
24‧‧‧第四表面
25‧‧‧第五表面
26‧‧‧第六表面
300‧‧‧端電極
31、32、33‧‧‧端電極單元
211、221、231‧‧‧凹溝
400‧‧‧凹溝ㄇ形端電極
401‧‧‧底面端電極單元
402‧‧‧中斷部
501、502‧‧‧側面端電極單元
503、504‧‧‧中斷部
61‧‧‧第一角邊
62‧‧‧第二角邊
63‧‧‧第三角邊
71、72、73‧‧‧角邊端電極單元
第1圖為習見電子元件於單一表面形成端電極之立體示意圖。
第2圖為本新型晶片型電子元件之端電極構造的立體示意圖。
第3圖為本新型晶片型電子元件之端電極構造之第二實施例的立體示意圖。
第4圖為本新型晶片型電子元件之端電極構造之第三實施例的立體示意圖。
第5圖為本新型晶片型電子元件之端電極構造之第四實施例的立體示意圖。
第6圖為本新型晶片型電子元件之端電極構造之第五實施例的立體示意圖。
本新型之晶片型電子元件之端電極構造,如第2圖所示,該晶片型電子元件200包括有第一表面21、第二表面22、第三表面23、第四表面24、第五表面25及第六表面26;其表面上係形成有二組端電極300,該端電極300為ㄇ形狀,其包括形成於晶片型電子元件200之第一 表面21、第二表面22及第三表面23上的端電極單元31、32、33,各端電極單元31、32、33得利用PCB雷射鑽孔製程或是端銀製程或其他製程,形成於晶片型電子元件200的表面上。
藉由在晶片型電子元件200的三個表面上形成端電極單元,使該晶片型電子元件200連接至電路板(圖未示)上時,可依實際需求,選用晶片型電子元件200的其中之一形成有端電極單元的表面,進行打件,打破現有電子元件僅能以單一表面電極連接的限制,故本新型之晶片型電子元件之端電極構造,其應用自由度高,且節省電路板空間,進而節省電子設備之空間,並能降低生產成本。
請參照第3圖所示,本新型之晶片型電子元件之端電極構造,其實施時,該晶片型電子元件200上,又可以在預定形成端電極單元31、32、33的表面上各形成一條凹溝211、221、231,再將端電極單元31、32、33形成於該凹溝211、221、231的內面上,藉此構成凹溝ㄇ形端電極400。
如第4圖所示,本新型之晶片型電子元件之端電極構造,其實施時,形成於晶片型電子元件200上的端電極單元,又可以使形成於電子元件表面上的端電極單元401具有中斷部402,以提高應用的彈性。
如第5圖所示,本新型之晶片型電子元件之端 電極構造,其實施時,形成於晶片型電子元件200上的端電極單元,又可以使形成側表面上的二側面端電極單元501、502分別具有中斷部503、504,以提高應用的彈性。
如第6圖所示,本新型之晶片型電子元件之端電極構造,其實施時,又可於晶片型電子元件上之第一角邊61、第二角邊62和第三角邊63,分別形成角邊端電極單元71、72、73,以提高應用的彈性。
因此,本新型之晶片型電子元件之端電極構造,由於其端電極不僅形成在電子元件的底表面上,也可以形成在立面的側面或角邊,故其可為以底表面連接於電路板,或以側表面連接於電路板,應用的自由度,較習見者增加許多,而且能節省電路板的空間,進而節省電子設備之空間,降低生產成本。
綜上所述,本新型之晶片型電子元件之端電極構造,經由端電極形成在電子元件的多個表面上,能確實改善習見端電極僅設置於底面之缺失,而其並未見諸公開使用,合於專利法之規定,懇請賜准專利,實為德便。
以上所述者乃是本新型較佳具體的實施例,若依本新型之構想所作之改變,其產生之功能作用,仍未超出說明書與圖示所涵蓋之精神時,均應在本新型之範圍內,合予陳明。
200‧‧‧晶片型電子元件
21‧‧‧第一表面
22‧‧‧第二表面
23‧‧‧第三表面
24‧‧‧第四表面
25‧‧‧第五表面
26‧‧‧第六表面
300‧‧‧端電極
31、32、33‧‧‧端電極單元

Claims (6)

  1. 一種晶片型電子元件之端電極構造,係於電子元件上設有端電極,其特徵在於:所述端電極係形成於該晶片型電子元件之至少二個表面上者。
  2. 如申請專利範圍第1項所述之晶片型電子元件之端電極構造,其中所述端電極包括有至少兩個連續形成於該晶片型電子元件之至少二個表面的端電極單元。
  3. 如申請專利範圍第2項所述之晶片型電子元件之端電極構造,其中所述端電極由所述端電極單元構成為ㄇ形狀。
  4. 如申請專利範圍第1項所述之晶片型電子元件之端電極構造,其中所述晶片型電子元件,亦可於預定形成端電極單元的各表面上形成一條凹溝,且凹溝內表面上形成該端電極單元,藉此構成凹溝ㄇ形端電極。
  5. 如申請專利範圍第1項所述之晶片型電子元件之端電極構造,其中所述形成於晶片型電子元件之表面上的端電極單元具有中斷部。
  6. 如申請專利範圍第1項所述之晶片型電子元件之端電極構造,其中所述晶片型電子元件之至少二個角邊上分別形成一角邊端電極單元。
TW106204096U 2017-03-23 2017-03-23 晶片型電子元件之端電極構造 TWM546599U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106204096U TWM546599U (zh) 2017-03-23 2017-03-23 晶片型電子元件之端電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106204096U TWM546599U (zh) 2017-03-23 2017-03-23 晶片型電子元件之端電極構造

Publications (1)

Publication Number Publication Date
TWM546599U true TWM546599U (zh) 2017-08-01

Family

ID=60187393

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106204096U TWM546599U (zh) 2017-03-23 2017-03-23 晶片型電子元件之端電極構造

Country Status (1)

Country Link
TW (1) TWM546599U (zh)

Similar Documents

Publication Publication Date Title
CN107275305B (zh) 一种qfn芯片
JP2011187677A (ja) モジュール
US8524531B2 (en) System and method for improving solder joint reliability in an integrated circuit package
JP2016213308A (ja) プリント回路板及びプリント配線板
US20180332715A1 (en) Chip component having groove formed therein
WO2019007034A1 (zh) 一种电路板、电气元件和显示装置
TW201406246A (zh) 印刷電路板及印刷電路板之製造方法
TWM546599U (zh) 晶片型電子元件之端電極構造
US20180332699A1 (en) Printed circuit board
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (pcb)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
US10201086B2 (en) Electronic device
JP4982664B2 (ja) 電子デバイス装置およびその製造方法
US9318423B2 (en) Leadless package type power semiconductor module
JP4083142B2 (ja) 半導体装置
US9048226B2 (en) Chip assembly and chip assembling method
US9860994B2 (en) Circuit board
JP2010004011A (ja) 半導体装置及び半導体装置の製造方法
JP2006173416A (ja) 半導体装置
JP2016039213A (ja) 基板内蔵パッケージ、半導体装置およびモジュール
JP2007116039A (ja) 回路基板
TWI625077B (zh) Chip package structure
KR101119305B1 (ko) 더미영역을 포함하는 반도체 패키지 기판
JP2008053515A (ja) 半導体装置およびその製造方法
US20200113062A1 (en) Pcb panel, pcb, and manufacturing method
JP2024039752A (ja) 半導体装置