TWM449345U - 避免打線造成晶片斷裂之多晶片堆疊封裝構造 - Google Patents

避免打線造成晶片斷裂之多晶片堆疊封裝構造 Download PDF

Info

Publication number
TWM449345U
TWM449345U TW101222051U TW101222051U TWM449345U TW M449345 U TWM449345 U TW M449345U TW 101222051 U TW101222051 U TW 101222051U TW 101222051 U TW101222051 U TW 101222051U TW M449345 U TWM449345 U TW M449345U
Authority
TW
Taiwan
Prior art keywords
wafer
wire
bonding
pads
wire bonding
Prior art date
Application number
TW101222051U
Other languages
English (en)
Inventor
Yung-Hsiang Chen
Original Assignee
Walton Advanced Eng Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Eng Inc filed Critical Walton Advanced Eng Inc
Priority to TW101222051U priority Critical patent/TWM449345U/zh
Publication of TWM449345U publication Critical patent/TWM449345U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

避免打線造成晶片斷裂之多晶片堆疊封裝構造
本創作係有關於半導體封裝構造，特別是有關於一種避免打線造成晶片斷裂之多晶片堆疊封裝構造。
在半導體封裝構造中，取代晶片側對側(side-by-side)的設置方式，晶片堆疊在晶片上的多晶片堆疊封裝構造更能節省封裝尺寸，常見晶片堆疊製程為安裝晶片、打線連接、安裝間隔片、再安裝晶片等重覆步驟，其中各安裝步驟中都需要使膠固化之加熱製程。然而，目前使用打線連接的多晶片堆疊封裝構造會隨著晶片堆疊數量的增加產生重覆製程太多、封裝厚度增加甚至製程良率降低的問題。
第1圖繪示習知打線造成晶片斷裂之多晶片堆疊封裝構造300之截面示意圖，第2圖繪示該多晶片堆疊封裝構造300之製程在打線製程中造成上方晶片斷裂之示意圖。該多晶片堆疊封裝構造300主要包含一具有線路結構之基板310，用以承載一第一晶片320，當該第一晶片320安裝於該基板310之後，打線形成複數個第一銲線351，以電性連接該第一晶片320之第一銲墊323至該基板310之接指311，再安裝一如膠帶、虛晶片等間隔片330於該第一晶片320上，之後安裝一第二晶片340於該間隔片330上，打線形成複數個第二銲線352，以電性連接該第二晶片340之第二銲墊343至該基板310 之接指311。待所有晶片都安裝在該基板310上並且逐次完成個別晶片之打線製程之後，模封形成一封膠體360於該基板310，以密封該些晶片320、340與銲線351、352。最後，在該基板310之下表面設置複數個例如銲球之外接端子370。如第2圖所示，當該第二晶片340安裝之後，利用一可提供第二銲線之打線焊針10進行該第二晶片340之打線作業時，由於該第二晶片340具有橫向突出於該間隔片330之懸空部位且該些第二銲墊343位於該懸空部位，該打線焊針10施加於該些第二銲墊343的下壓焊接力常會造成該第二晶片340之斷裂(如第2圖之晶片斷裂處344)，亦會有第二銲線352焊不牢於該些第二銲墊343的問題。特別是，該第二晶片340越薄(如晶片厚度小於10密爾)時，則上述問題將更為嚴重。
為了解決上述之問題，本創作之主要目的係在於提供一種避免打線造成晶片斷裂之多晶片堆疊封裝構造，可進行多個薄化晶片之打線製程並且不會有晶片斷裂與銲線焊不牢的問題。
本創作之次一目的係在於提供一種避免打線造成晶片斷裂之多晶片堆疊封裝構造，可使基板上排序為單數之晶片與打線支撐膠墊共同承載非完全重疊堆疊且基板上排序為偶數(或奇數)之晶片，並且以排序為偶數之晶片作為排序為單數之晶片之間之間隔物，以達到超薄化 打線晶片堆疊之功效。
本創作的目的及解決其技術問題是採用以下技術方案來實現的。本創作揭示一種避免打線造成晶片斷裂之多晶片堆疊封裝構造，主要包含一基板、一第一晶片、一打線支撐膠墊(wire-bonding supporting adhesive pad)、一第二晶片、複數個第一銲線以及複數個第二銲線。該第一晶片係設置於該基板上，該第一晶片係具有一第一打線側邊與一第一無打線側邊，其中該第一打線側邊係排列有複數個第一銲墊。該打線支撐膠墊係設置於該基板上並鄰近該第一無打線側邊。該第二晶片係設置於該第一晶片與該打線支撐膠墊上而不覆蓋該些第一銲墊並形成有一不重疊於該第一晶片之部位，該第二晶片係具有一第二打線側邊，其中該第二打線側邊係排列有複數個第二銲墊，該些第二銲墊係位於該打線支撐膠墊上。該些第一銲線係電性連接該些第一銲墊至該基板。該些第二銲線係電性連接該些第二銲墊至該基板。其中，該打線支撐膠墊係包含不導電黏膠，當該打線支撐膠墊黏接至該第二晶片之該部位方固化該打線支撐膠墊，而使該打線支撐膠墊具有一與該第一晶片等高之黏著面。
本創作的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述的多晶片堆疊封裝構造中，該第二晶片之背面係可形成有一絕緣層，該打線支撐膠墊係黏接至該絕緣 層。故該第二晶片即使被薄化仍有適當之結構強度並且該打線支撐膠墊在該絕緣層之阻隔下，不會溢膠爬到該第二晶片之側面。
在前述的多晶片堆疊封裝構造中，可另包含有一封膠體，係形成於該基板上，以密封該第一晶片、該第二晶片、該些第一銲線以及該些第二銲線。利用該打線支撐膠墊之設置，可避免在該第一晶片之該第一無打線側邊等難以模封填膠處形成模封氣阱(molding air trap)。
在前述的多晶片堆疊封裝構造中，可另包含複數個外接端子，係設置於該基板之一下表面，以提供為該多晶片堆疊封裝構造之對外接合。
在前述的多晶片堆疊封裝構造中，該第一晶片與該第二晶片係可為十字交錯堆疊，以兩個晶片為一組的方式堆疊更多的晶片。
在前述的多晶片堆疊封裝構造中，該打線支撐膠墊係可配合該第一晶片之形狀修正為條形、團塊形、近正方形、L形與U形之其中之一形狀。
在前述的多晶片堆疊封裝構造中，該打線支撐膠墊係可同時黏接至該第一晶片之該第一無打線側邊與該基板，使得該第一晶片、該第二晶片與該基板成為更強結合力之組合，以抵抗當形成該封膠體時之模流衝擊。
在前述的多晶片堆疊封裝構造中，該第二晶片係可作為間隔件，並且該些第一銲線之弧高係不超過該些第二銲墊至該基板之高度，藉以在有限的堆疊高度設置更多 數量之晶片。
在前述的多晶片堆疊封裝構造中，可另包含有一第三晶片與一第四晶片，該第三晶片係設置於該第二晶片上並具有複數個第三銲墊，該第四晶片係設置於該第三晶片上而不覆蓋該些第三銲墊並具有複數個第四銲墊，一第二打線支撐膠墊係設置於該第二晶片上，以使該些第四銲墊係位於該第二打線支撐膠墊上，該第二打線支撐膠墊亦包含不導電黏膠，該第二打線支撐膠墊係具有一與該第三晶片等高之黏著面。
在前述的多晶片堆疊封裝構造中，可另包含一覆線膠體，係設置於該第一晶片上，以包覆局部之第一銲線並黏接該第三晶片。
以下將配合所附圖示詳細說明本創作之實施例，然應注意的是，該些圖示均為產品之示意圖，所顯示者為實際實施之形狀及尺寸比例，僅作為一種選置性之具體設計，以提供更清楚的描述。在不同應用的等效性實施例中，元件的形狀、尺寸與數量皆可進行縮小、放大或是簡化。
依據本創作之第一具體實施例，一種避免打線造成晶片斷裂之多晶片堆疊封裝構造舉例說明於第3圖之截面示意圖、第4圖在打線製程前之上視示意圖以及第5圖在打線製程時之截面示意圖。該多晶片堆疊封裝構造100係主要包含一基板110、一第一晶片120、一打線支 撐膠墊130(wire-bonding supporting adhesive pad)、一第二晶片140、複數個第一銲線151以及複數個第二銲線152。該基板110係可為一具有單/多層線路結構之小型印刷電路板，該基板110之上表面係設有複數個第一接指111與複數個第二接指112。
該第一晶片120係設置於該基板110上，該第一晶片120係具有一第一打線側邊121與一第一無打線側邊122(如第4圖所示)，其中該第一打線側邊121係排列有複數個第一銲墊123。該第一晶片120具有該些第一銲墊123之表面係可為形成有積體電路之主動表面，可為記憶體、邏輯元件、控制器或是特殊應用積體電路。該打線支撐膠墊130係設置於該基板110上並鄰近該第一無打線側邊122。該打線支撐膠墊130係包含不導電黏膠，例如晶粒貼附材料(DAM,Die Attach Material)、環氧樹脂或是雙面設有相當厚度熱固性黏膠之聚亞醯胺膠帶。該不導電黏膠係可為熱固性為較佳，在不同實施例中，該不導電黏膠係可為熱塑性。較佳地，該打線支撐膠墊130係為B階黏膠體(B-stage adhesive)，當塗施於該基板110上時為A階段液態，當設置該第二晶片140之前，經局部烘烤為半固化B階膠稠態，在打線形成該些第二銲線152之前，則先固化C階固態。
該第二晶片140係設置於該第一晶片120與該打線支撐膠墊130上而不覆蓋該些第一銲墊123並形成有一不重疊於該第一晶片120之部位141，該第二晶片140係 具有一第二打線側邊142，其中該第二打線側邊142係排列有複數個第二銲墊143，該些第二銲墊143係位於該打線支撐膠墊130上而得到在打線時晶片下方之支撐效果。該第二晶片140係可為該第一晶片120實質相同之晶片，或是不相同功能之晶片。較佳地，該第二晶片140之背面係可形成有一絕緣層144，該打線支撐膠墊130係黏接至該絕緣層144。故該第二晶片140即使被薄化仍有適當之結構強度並且該打線支撐膠墊130在該絕緣層144之阻隔下，不會溢膠爬到該第二晶片140之側面。
該些第一銲線151與該些第二銲線152係由打線形成。該些第一銲線151係電性連接該第一晶片120之該些第一銲墊123至該基板110之該些第一接指111。該些第二銲線152係電性連接該第二晶片140之該些第二銲墊143至該基板110之該些第二接指112。
其中，當該打線支撐膠墊130黏接至該第二晶片140之該不重疊部位141方固化該打線支撐膠墊130，而使該打線支撐膠墊130具有一與該第一晶片120等高之黏著面131。
如第5圖所示，在同時打線以形成該些第一銲線151與該些第二銲線152，當一打線焊針10壓焊在其中一第二銲墊143時，該打線支撐膠提供與該第一晶片120共平面的黏晶支撐，不會造成該第二晶片140之斷裂與該些第二銲線152在該些第二銲墊143上焊不牢、空焊、 假焊等問題。因此，本創作提供之避免打線造成晶片斷裂之多晶片堆疊封裝構造100，可進行多個薄化晶片之打線製程並且不會有晶片斷裂與銲線焊不牢的問題。在本實施例中，如第4圖所示，該第一晶片120與該第二晶片140係可為十字交錯堆疊，以兩個晶片為一組的方式堆疊更多的晶片。
更具體地，該多晶片堆疊封裝構造100係可另包含有一封膠體160，係形成於該基板110上，以密封該第一晶片120、該第二晶片140、該些第一銲線151以及該些第二銲線152。利用該打線支撐膠墊130之設置，可避免在該第一晶片120之該第一無打線側邊122等難以模封填膠處形成模封氣阱(molding air trap)。此外，該多晶片堆疊封裝構造100係可另包含複數個外接端子170，例如銲球，係設置於該基板110之一下表面，以提供為該多晶片堆疊封裝構造100之對外接合。
較佳地，該打線支撐膠墊130係可同時黏接至該第一晶片120之該第一無打線側邊122與該基板110，使得該第一晶片120、該第二晶片140與該基板110成為更強結合力之組合，以抵抗當形成該封膠體160時之模流衝擊。
如第6圖所示，該打線支撐膠墊130係可配合該第一晶片120之無打線側邊修正為如第6圖(A)之條形、如第6圖(B)之團塊形、如第6圖(C)之近正方形、如第6圖(D)之L形與如第6圖(E)之U形之其中之一形狀。
依據本創作之第二具體實施例，另一種避免打線造成晶片斷裂之多晶片堆疊封裝構造200舉例說明於第7圖之截面示意圖、第8圖在第二次打線製程前橫切其第一晶片120之截面示意圖以及第9圖在第二次打線製程前橫切其打線支撐膠墊130之截面示意圖。該多晶片堆疊封裝構造200係主要包含一基板110、一第一晶片120、一打線支撐膠墊130、一第二晶片140、複數個第一銲線151以及複數個第二銲線152。與第一具體實施例中相同之元件將沿用相同圖號，且不再贅述其細部結構。
該第一晶片120係設置於該基板110上，該第一晶片120係具有一第一打線側邊與一第一無打線側邊，其中該第一打線側邊係排列有複數個第一銲墊123。該打線支撐膠墊130係設置於該基板110上並鄰近該第一無打線側邊。該第二晶片140係設置於該第一晶片120與該打線支撐膠墊130上而不覆蓋該些第一銲墊123並形成有一不重疊於該第一晶片120之部位(如第7圖中該第二晶片140位於該打線支撐膠墊130上方之部位)，該第二晶片140係具有一第二打線側邊，其中該第二打線側邊係排列有複數個第二銲墊143，該些第二銲墊143係位於該打線支撐膠墊130上。該些第一銲線151係電性連接該第一晶片120之該些第一銲墊123至該基板110之第一接指111。該些第二銲線152係電性連接該第二晶片140之該些第二銲墊143至該基板110之第二接指112。其中，該打線支撐膠墊130係包含熱固性不導電黏 膠，當該打線支撐膠墊130黏接至該第二晶片140之該部位方固化該打線支撐膠墊130，而使該打線支撐膠墊130具有一與該第一晶片120等高之黏著面131。
較佳地，該第二晶片140係可作為間隔件，並且該些第一銲線151之弧高係不超過該些第二銲墊143至該基板110之高度，藉以在有限的堆疊高度設置更多數量之晶片。
在本實施例中，該多晶片堆疊封裝構造200係可另包含有一第三晶片280與一第四晶片290，該第三晶片280係設置於該第二晶片140上並具有複數個第三銲墊281，該第四晶片290係設置於該第三晶片280上而不覆蓋該些第三銲墊281並具有複數個第四銲墊291，一第二打線支撐膠墊232係設置於該第二晶片140上，以使該些第四銲墊291係位於該第二打線支撐膠墊232上，該第二打線支撐膠墊232亦包含熱固性不導電黏膠，該第二打線支撐膠墊232係具有一與該第三晶片280等高之黏著面131。故在第二次打線製程中，可同時打線形成複數個第三銲線253與複數個第四銲線254，該些第三銲線253係電性連接該第三晶片280之該些第三銲墊281至該基板110之第一接指111。該些第四銲線354係電性連接該第四晶片290之該些第四銲墊291至該基板110之第二接指112。
如第8圖所示，在本實施例中，該多晶片堆疊封裝構造200係可另包含一覆線膠體234，係設置於該第一晶 片120上，以包覆局部之第一銲線151並黏接該第三晶片280。
因此，該多晶片堆疊封裝構造可使基板上排序為單數之晶片與打線支撐膠墊共同承載非完全重疊堆疊且基板上排序為偶數之晶片，並且以排序為偶數之晶片作為排序為單數之晶片之間之間隔物，以達到超薄化打線晶片堆疊之功效。
以上所述，僅是本創作的較佳實施例而已，並非對本創作作任何形式上的限制，雖然本創作已以較佳實施例揭露如上，然而並非用以限定本創作，任何熟悉本項技術者，在不脫離本創作之申請專利範圍內，所作的任何簡單修改、等效性變化與修飾，皆涵蓋於本創作的技術範圍內。
10‧‧‧打線焊針
100‧‧‧多晶片堆疊封裝構造
110‧‧‧基板
111‧‧‧第一接指
112‧‧‧第二接指
120‧‧‧第一晶片
121‧‧‧第一打線側邊
122‧‧‧第一無打線側邊
123‧‧‧第一銲墊
130‧‧‧打線支撐膠墊
131‧‧‧黏著面
140‧‧‧第二晶片
141‧‧‧不重疊部位
142‧‧‧第二打線側邊
143‧‧‧第二銲墊
144‧‧‧絕緣層
151‧‧‧第一銲線
152‧‧‧第二銲線
160‧‧‧封膠體
170‧‧‧外接端子
200‧‧‧多晶片堆疊封裝構造
232‧‧‧第二打線支撐膠墊
233‧‧‧黏著面
234‧‧‧覆線膠體
253‧‧‧第三銲線
254‧‧‧第四銲線
280‧‧‧第三晶片
281‧‧‧第三銲墊
290‧‧‧第四晶片
291‧‧‧第四銲墊
300‧‧‧多晶片堆疊封裝構造
310‧‧‧基板
311‧‧‧接指
320‧‧‧第一晶片
323‧‧‧第一銲墊
330‧‧‧間隔片
340‧‧‧第二晶片
343‧‧‧第二銲墊
344‧‧‧晶片斷裂處
351‧‧‧第一銲線
352‧‧‧第二銲線
360‧‧‧封膠體
370‧‧‧外接端子
第1圖：習知打線造成晶片斷裂之多晶片堆疊封裝構造之截面示意圖。
第2圖：習知打線造成晶片斷裂之多晶片堆疊封裝構造在打線製程中之截面示意圖。
第3圖：依據本創作之第一具體實施例的一種避免打線造成晶片斷裂之多晶片堆疊封裝構造之截面示意圖。
第4圖：依據本創作之第一具體實施例的該多晶片堆疊封裝構造在打線製程前之上視示意圖。
第5圖：依據本創作之第一具體實施例的該多晶片堆疊 封裝構造在打線製程時之截面示意圖。
第6圖：依據本創作之第一具體實施例的該多晶片堆疊封裝構造中打線支撐膠墊可變化形狀之上視示意圖。
第7圖：依據本創作之第二具體實施例的另一種避免打線造成晶片斷裂之多晶片堆疊封裝構造之截面示意圖。
第8圖：依據本創作之第二具體實施例的該多晶片堆疊封裝構造在第二次打線製程前橫切其第一晶片之截面示意圖。
第9圖：依據本創作之第二具體實施例的該多晶片堆疊封裝構造在第二次打線製程前橫切其打線支撐膠墊之截面示意圖。
100‧‧‧多晶片堆疊封裝構造
110‧‧‧基板
111‧‧‧第一接指
112‧‧‧第二接指
120‧‧‧第一晶片
123‧‧‧第一銲墊
130‧‧‧打線支撐膠墊
131‧‧‧黏著面
140‧‧‧第二晶片
141‧‧‧不重疊部位
142‧‧‧第二打線側邊
143‧‧‧第二銲墊
144‧‧‧絕緣層
151‧‧‧第一銲線
152‧‧‧第二銲線
160‧‧‧封膠體
170‧‧‧外接端子

Claims (12)

  1. 一種避免打線造成晶片斷裂之多晶片堆疊封裝構造，主要包含：一基板；一第一晶片，係設置於該基板上，該第一晶片係具有一第一打線側邊與一第一無打線側邊，其中該第一打線側邊係排列有複數個第一銲墊；一打線支撐膠墊，係設置於該基板上並鄰近該第一無打線側邊；一第二晶片，係設置於該第一晶片與該打線支撐膠墊上而不覆蓋該些第一銲墊並形成有一不重疊於該第一晶片之部位，該第二晶片係具有一第二打線側邊，其中該第二打線側邊係排列有複數個第二銲墊，該些第二銲墊係位於該打線支撐膠墊上；複數個第一銲線，係電性連接該些第一銲墊至該基板；以及複數個第二銲線，係電性連接該些第二銲墊至該基板；其中，該打線支撐膠墊係包含不導電黏膠，當該打線支撐膠墊黏接至該第二晶片之該部位方固化該打線支撐膠墊，而使該打線支撐膠墊具有一與該第一晶片等高之黏著面。
  2. 根據申請專利範圍第1項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，其中該第二晶片之背面係 形成有一絕緣層，該打線支撐膠墊係黏接至該絕緣層。
  3. 根據申請專利範圍第1項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，另包含有一封膠體，係形成於該基板上，以密封該第一晶片、該第二晶片、該些第一銲線以及該些第二銲線。
  4. 根據申請專利範圍第1項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，另包含複數個外接端子，係設置於該基板之一下表面。
  5. 根據申請專利範圍第1項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，其中該第一晶片與該第二晶片係為十字交錯堆疊。
  6. 根據申請專利範圍第1項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，其中該打線支撐膠墊係配合該第一晶片之形狀修正為條形、團塊形、近正方形、L形與U形之其中之一形狀。
  7. 根據申請專利範圍第1項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，其中該打線支撐膠墊之不導電黏膠係為熱固性。
  8. 根據申請專利範圍第1項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，其中該打線支撐膠墊之不導電黏膠係為熱塑性。
  9. 根據申請專利範圍第1項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，其中該打線支撐膠墊係同 時黏接至該第一晶片之該第一無打線側邊與該基板。
  10. 根據申請專利範圍第1項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，其中該第二晶片係作為間隔件，並且該些第一銲線之弧高係不超過該些第二銲墊至該基板之高度。
  11. 根據申請專利範圍第1項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，另包含有一第三晶片與一第四晶片，該第三晶片係設置於該第二晶片上並具有複數個第三銲墊，該第四晶片係設置於該第三晶片上而不覆蓋該些第三銲墊並具有複數個第四銲墊，一第二打線支撐膠墊係設置於該第二晶片上，以使該些第四銲墊係位於該第二打線支撐膠墊上，該第二打線支撐膠墊亦包含不導電黏膠，該第二打線支撐膠墊係具有一與該第三晶片等高之黏著面。
  12. 根據申請專利範圍第11項之避免打線造成晶片斷裂之多晶片堆疊封裝構造，另包含一覆線膠體，係設置於該第一晶片上，以包覆局部之第一銲線並黏接該第三晶片。
TW101222051U 2012-11-14 2012-11-14 避免打線造成晶片斷裂之多晶片堆疊封裝構造 TWM449345U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101222051U TWM449345U (zh) 2012-11-14 2012-11-14 避免打線造成晶片斷裂之多晶片堆疊封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101222051U TWM449345U (zh) 2012-11-14 2012-11-14 避免打線造成晶片斷裂之多晶片堆疊封裝構造

Publications (1)

Publication Number Publication Date
TWM449345U true TWM449345U (zh) 2013-03-21

Family

ID=48472791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101222051U TWM449345U (zh) 2012-11-14 2012-11-14 避免打線造成晶片斷裂之多晶片堆疊封裝構造

Country Status (1)

Country Link
TW (1) TWM449345U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241240A (zh) * 2013-06-06 2014-12-24 矽品精密工业股份有限公司 半导体封装件及其制法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241240A (zh) * 2013-06-06 2014-12-24 矽品精密工业股份有限公司 半导体封装件及其制法
CN104241240B (zh) * 2013-06-06 2017-03-08 矽品精密工业股份有限公司 半导体封装件的制法

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
JP4998268B2 (ja) 半導体装置及びその製造方法
KR101225622B1 (ko) 칩 유닛 및 이의 제조방법과 이를 갖는 스택 패키지
TWI258823B (en) Semiconductor multi-chip package and fabrication method
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
TWI395316B (zh) 多晶片模組封裝件
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
TWI433271B (zh) 減少晶片間氣泡之多晶片堆疊方法
JP2012216644A (ja) 半導体装置及びその製造方法
TWI406376B (zh) 晶片封裝構造
TWI585940B (zh) 多晶片堆疊封裝結構及其製造方法
TW201112384A (en) Multi-chip stacked device without loop height and its manufacturing method
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2009194189A (ja) 半導体装置およびその製造方法
TWI768552B (zh) 堆疊式半導體封裝結構及其製法
US9252126B2 (en) Multi Chip Package-type semiconductor device
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
KR20110138788A (ko) 적층형 반도체 패키지
TWM449345U (zh) 避免打線造成晶片斷裂之多晶片堆疊封裝構造
TWI321349B (en) Multi-chip stack package
CN102556938B (zh) 芯片叠层封装结构及其制造方法
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
TWI382506B (zh) 中央銲墊型晶片之主動面朝上堆疊方法與構造
JP5234703B2 (ja) 半導体装置の製造方法
TWI394219B (zh) 半導體封裝之電性連接方法及其使用之可撕式黏性軟板

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model