TWI802262B - 半導體裝置及半導體模組 - Google Patents
半導體裝置及半導體模組 Download PDFInfo
- Publication number
- TWI802262B TWI802262B TW111104905A TW111104905A TWI802262B TW I802262 B TWI802262 B TW I802262B TW 111104905 A TW111104905 A TW 111104905A TW 111104905 A TW111104905 A TW 111104905A TW I802262 B TWI802262 B TW I802262B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor device
- aforementioned
- semiconductor
- metal wiring
- semiconductor layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 1848
- 229910052751 metal Inorganic materials 0.000 claims description 605
- 239000002184 metal Substances 0.000 claims description 605
- 239000000758 substrate Substances 0.000 claims description 409
- 239000004020 conductor Substances 0.000 claims description 124
- 239000010410 layer Substances 0.000 description 486
- 229910000679 solder Inorganic materials 0.000 description 90
- 239000000463 material Substances 0.000 description 87
- 210000000746 body region Anatomy 0.000 description 34
- 239000012535 impurity Substances 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 20
- 230000002829 reductive effect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 239000007769 metal material Substances 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 230000000670 limiting effect Effects 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000013461 design Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 9
- 239000004332 silver Substances 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000011835 investigation Methods 0.000 description 8
- 239000000470 constituent Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000005484 gravity Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011573 trace mineral Substances 0.000 description 1
- 235000013619 trace mineral Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
- Noodles (AREA)
- Wire Bonding (AREA)
Abstract
半導體裝置1具備：半導體層40；電晶體10及電晶體20，形成於半導體層40內；1個以上之第1源極墊111及第1閘極墊119，形成於半導體層40之上面之區域S1，前述1個以上之第1源極墊111連接於電晶體10之源極，前述第1閘極墊119連接於電晶體10之閘極；和1個以上之第2源極墊121及第2閘極墊129，形成於半導體層40之上面之區域S2，前述1個以上之第2源極墊121連接於電晶體20之源極，前述第2閘極墊129連接於電晶體20之閘極，前述區域S2在半導體層40的平面視角下鄰接於區域S1，在半導體層40的平面視角下，連結第1閘極墊119的中心與第2閘極墊129的中心之假想直線91通過半導體層40的中心，與半導體層40之各邊所形成之角為45度，區域S1與區域S2之上面邊界線600在半導體層40的長邊延伸之長邊方向及短邊延伸之短邊方向上單調變化。
Description
本揭示是有關於一種半導體裝置及使用該半導體裝置之半導體模組。
背景技術
迄今已知有一種半導體裝置，前述半導體裝置安裝在安裝基板，且用來切換安裝基板中的電流路徑之導通狀態與非導通狀態(例如參考專利文獻1)。
[先行技術文獻]
[專利文獻]
專利文獻1：日本專利特開2019-129308號公報
發明概要
一般來說，在安裝基板之中供主電流流動之電流路徑被設計成讓電流效率地流動(例如：為了使導通電阻降低，或/及，例如：使導通電流所造成的發熱有效地散熱)。因而，對於被安裝在安裝基板且用來切換供主電流流動之電流路徑之導通狀態與非導通狀態之半導體裝置，期望具有可以有效率地讓電流流動在安裝基板中的電流路徑之特徵。這是主電流越大，越會被要求。
在此，本揭示之目的在於提供一種半導體裝置及半導體模組，前述半導體裝置具有可以有效率地讓電流流動在供安裝之安裝基板中的電流路徑之特徵，前述半導體模組具有可以有效率地讓電流流動在安裝基板中的電流路徑之特徵。
本揭示的一個態樣之半導體裝置是可面朝下安裝之晶片尺寸封裝型之半導體裝置，具備：半導體層；金屬層，接觸於前述半導體層的背面而形成；第1垂直型MOS電晶體，形成在前述半導體層之內部之第1半導體層內區域；第2垂直型MOS電晶體，形成在前述內部之第2半導體層內區域，前述第2半導體層內區域在前述半導體層的平面視角下鄰接於前述第1半導體層內區域；1個以上之第1源極墊、以及第1閘極墊，形成在前述半導體層之上面的第1半導體層上面區域，前述1個以上之第1源極墊連接於前述第1垂直型MOS電晶體之源極電極，前述第1閘極墊連接於前述第1垂直型MOS電晶體之閘極電極；及1個以上之第2源極墊、以及第2閘極墊，形成在前述上面的第2半導體層上面區域，前述第2半導體層上面區域在前述半導體層的平面視角下鄰接於前述第1半導體層上面區域，前述1個以上之第2源極墊連接於前述第2垂直型MOS電晶體之源極電極，前述第2閘極墊連接於前述第2垂直型MOS電晶體之閘極電極，前述第1半導體層內區域與前述第2半導體層內區域是在前述半導體層的平面視角下，將前述半導體層以面積二等分之其中一者與另一者，前述第1半導體層上面區域與前述第2半導體層上面區域是在前述半導體層的平面視角下，將前述半導體層以面積二等分之其中一者與另一者，前述半導體層具有半導體基板，前述半導體基板是作為前述第1垂直型MOS電晶體及前述第2垂直型MOS電晶體之共通汲極區域而發揮功能，前述半導體層在前述半導體層的平面視角下為矩形，在前述半導體層的平面視角下，連結前述第1閘極墊的中心與前述
第2閘極墊的中心之第1假想直線通過前述半導體層的中心，且與前述半導體層之各邊所形成之角為45度，前述第1半導體層上面區域與前述第2半導體層上面區域之邊界線即上面邊界線的長度比前述半導體層之長邊的長度更長，前述上面邊界線在前述長邊延伸之長邊方向、及前述半導體層之短邊延伸之短邊方向上單調變化。
本揭示的一個態樣之半導體裝置是可面朝下安裝之晶片尺寸封裝型之半導體裝置，具備：半導體層；金屬層，接觸於前述半導體層的背面而形成；第1垂直型MOS電晶體，形成在前述半導體層之內部之第1半導體層內區域；第2垂直型MOS電晶體，形成在前述內部之第2半導體層內區域，前述第2半導體層內區域在前述半導體層的平面視角下鄰接於前述第1半導體層內區域；1個以上之第1源極墊、以及第1閘極墊，形成在前述半導體層之上面的第1半導體層上面區域，前述1個以上之第1源極墊連接於前述第1垂直型MOS電晶體之源極電極，前述第1閘極墊連接於前述第1垂直型MOS電晶體之閘極電極；及1個以上之第2源極墊、以及第2閘極墊，形成在前述上面的第2半導體層上面區域，前述第2半導體層上面區域在前述半導體層的平面視角下鄰接於前述第1半導體層上面區域，前述1個以上之第2源極墊連接於前述第2垂直型MOS電晶體之源極電極，前述第2閘極墊連接於前述第2垂直型MOS電晶體之閘極電極，前述第1半導體層內區域與前述第2半導體層內區域是在前述半導體層的平面視角下，將前述半導體層以面積二等分之其中一者與另一者，前述第1半導體層上面區域與前述第2半導體層上面區域是在前述半導體層的平面視角下，將前述半導體層以面積二等分之其中一者與另一者，前述半導體層具有半導體基板，前述半導體基板是作為前述第1垂直型MOS電晶體及前述第2垂直型MOS電晶體之共通汲極區域而發揮功能，前述半導體層在前述半導體層的平面視角下為矩形，在前述半導體層的平面視角下，前述第1半導體層內區域與前述第2
半導體層內區域之邊界線即內部邊界線在前述半導體層之長邊延伸之長邊方向、及前述半導體層之短邊延伸之短邊方向上單調變化，連結前述內部邊界線之其中一個第1終端及前述內部邊界線之另一個第2終端之假想直線、和前述半導體層之邊之中不具前述第1終端或前述第2終端之邊所形成之角為16度以上。
本揭示的一個態樣之半導體模組具備：上述之第1半導體裝置；及前述第1半導體裝置面朝下安裝於其上的安裝基板，前述安裝基板具有：第1貫孔，供第1導體通過，前述第1導體電連接於前述第1半導體裝置之前述第1閘極墊；及第2貫孔，供第2導體通過，前述第2導體電連接於前述第1半導體裝置之前述第2閘極墊。
本揭示的一個態樣之半導體模組具備：上述之第1半導體裝置；上述之第2半導體裝置；及前述第1半導體裝置與前述第2半導體裝置面朝下安裝在第1表面的安裝基板，在前述安裝基板的平面視角下，前述安裝基板是在至少安裝前述半導體裝置的部位上，具固定的寬度朝長邊方向延伸的形狀，前述第2半導體裝置是在相對於前述第1半導體裝置而往前述長邊方向延伸之朝向平行移動後之位置上，以與前述第1半導體裝置相同之朝向，面朝下安裝在前述第1表面，前述安裝基板具有在前述安裝基板之第1表面沿前述長邊方向延伸之方向依序排列之第1金屬配線、第2金屬配線及第3金屬配線，前述第1金屬配線與前述第1半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線與前述第1半導體裝置之前述1個以上之第2源極墊全部以及前述第2半導體裝置之前述1個以上之第1源極墊全部接合，前述第3金屬配線與前述第2半導體裝置之前述1個以上之第2源極墊全部接合。
本揭示的一個態樣之半導體模組具備：上述之第1半導體裝置；上述之第2半導體裝置；及前述第1半導體裝置與前述第2半導體裝置面朝下安裝在第1表面的安裝基板，在前述安裝基板的平面視角下，前述第2半導體裝置
是在相對於前述第1半導體裝置而往前述假想直線延伸之朝向略平行移動後之位置上，以與前述第1半導體裝置相同之朝向，面朝下安裝在前述第1表面，前述安裝基板是在至少安裝前述半導體裝置的部位上，具固定的寬度朝長邊方向延伸的形狀，在前述安裝基板的第1表面具有排列在前述長邊方向延伸之方向之第1金屬配線及第2金屬配線，前述第1金屬配線與前述第1半導體裝置之前述1個以上之第1源極墊全部以及前述第2半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線與前述第1半導體裝置之前述1個以上之第2源極墊全部以及前述第2半導體裝置之前述1個以上之第2源極墊全部接合。
依據本揭示的一個態樣之半導體裝置，可以提供一種具有可以有效率地讓電流流動在供安裝之安裝基板中的電流路徑之特徵之半導體裝置。又，依據本揭示的一個態樣之半導體模組，可以提供一種具有可以有效率地讓電流流動在安裝基板中的電流路徑之特徵之半導體模組。
1、1a、1ab、1ad、1aea、1aeb、1aec、1aed、1afa、1afb、1afc、1afd、1aga、1agb、1c、1cea、1ceb、1cfa、1cfb、1d、1dea、1deb、1dfa、1dfb、1e、1ea、1eb、1ec、1ed、1efa、1efb、1eha、1ehb、1ehc、1ehd、1ehe、1ehf、1ehg、1ehh、1fa、1fb、1fc、1fd、1ga、1gb:半導體裝置
5、5a、5b、5c、5d、5ea、5eb、5ec、5ed、5ee、5fa、5fb、5fc、5fd、5fe、5ff、5ga、5gb、5ha、5hb、5ia、5ib:半導體模組
10:電晶體(第1垂直型MOS電晶體)
11:第1源極電極
12、13、13a、13c、13d、17、27、22、23、23a、23c、23d、68、69、78、79:部分
14:第1源極區域
15:第1閘極導體
16:第1閘極絕緣膜
18、18e:第1本體區域
20:電晶體(第2垂直型MOS電晶體)
21:第2源極電極
24:第2源極區域
25:第2閘極導體
26:第2閘極絕緣膜
28、28e:第2本體區域
30:金屬層
32:半導體基板
33:低濃度雜質層
34:氧化膜
35:保護層
36:絕緣膜
40:半導體層
50、50a、50b、50c、50d、50ea、50eb、50ec、50ed、50ee、50fa、50fb、50fc、50fd、50fe、50ff、50ga、50gb:安裝基板
51、51a、51b、51c、51d、51ea、51eb、51ec、51ed、51ee、51fa、51fb、51fc、51fd、51fe、51ff、51ga、51gb、51gc、51gd:第1金屬配線
52、52a、52b、52c、52d、52ea、52eb、52ec、52ed、52ee、52fa、52fb、52fc、52fd、52fe、52ff、52ga、52gb、52gc、52gd:第2金屬配線
53ea、53eb、53ec、53ed、53ee:第3金屬配線
54、54a、54b、54c、54d、54ea、54eb、54ec、54ed、54ee、54ef、54eg、54eh、54ei、54ej、54fa、54fb、54fc、54fd、54fe、54ff、54ga、54gb、54gc、54gd:餘隙
55、55b、55c、55ea、55ec、55ed、55fa、55fb、55fd、55fe、55ga、55gb、56、56b、56c、56ea、56ec、56ed、56fa、56fb、56fd、56fe、56ga、56gb、57ea、57ec、57ed、57fa、57fb、57fd、57fe、58ea、58ec、58ed、58fb、58fd、58fe:金屬配線
61、61b、61c、61ea、61ec、61ed、61fa、61fb、61fd、61fe、61ga:第1貫孔
62、62b、62c、62ea、62ec、62ed、62fa、62fb、62fd、62fe、62ga:第2貫孔
63ea、63ec、63ed、63fa、63fb、63fd、63fe:第3貫孔
64ea、64ec、64ed、64fb、64fd、64fe:第4貫孔
71:第1控制區域
72:第2控制區域
91:第1假想直線
92、92d:第2假想直線
93:對向線段
94:線段
95:第3假想直線
111、111a、111b、111c、111d、111e、111f、111g、111h、111i、111j、111k、111l、111m、111n、111o、111p、111q、111r、111s、1111、1111a、1111b、1111c、1111d、1111e、1111f、1111g、1111h、1111i、2111、2111a、2111b、2111c、2111d、2111e、2111f、2111g、2111h、2111i、2111j、2111k、2111l、2111m、2111n、2111o、2111p、2111q、3111、3111a、3111b、3111c、3111d、3111e、3111f、3111g、3111h:第1源極墊
119:第1閘極墊
121、121a、121b、121c、121d、121e、121f、121g、121h、121i、121j、121k、121l、121m、121n、121o、121p、121q、121r、121s、1121、1121a、1121b、1121c、1121d、1121e、1121f、1121g、1121h、1121i、2121、2121a、2121b、2121c、2121d、2121e、2121f、2121g、2121h、2121i、2121j、2121k、2121l、2121m、2121n、2121o、2121p、2121q、3121、3121a、3121b、3121c、3112d、3121e、3121f、3121g、3121h:第2源極墊
129:第2閘極墊
201:第1邊
202:第2邊
203:第3邊
204:第4邊
400、400e:內部邊界線
401:第1終端
402:第2終端
501:第1頂點
502:第2頂點
503:第3頂點
504:第4頂點
600、600a、600c、600d:上面邊界線
601、601d:第1交點
602、602d:第2交點
611、612、613:第1貫孔
621、622、623:第2貫孔
A1、A1e:第1半導體層內區域
A2、A2e:第2半導體層內區域
S1、S1a、S1c、S1d:第1半導體層上面區域
S2、S2a、S2c、S2d:第2半導體層上面區域
X、Y、Z、Lx、Ly、T:長度
x、y、z:軸
θ、θ1~θ4:角
圖1是顯示實施形態1之半導體裝置的構造之一例之剖面圖。
圖2是顯示實施形態1之半導體裝置的構造之一例之俯視圖。
圖3是顯示實施形態1之半導體裝置的構造之一例之俯視圖。
圖4是顯示實施形態1之半導體裝置的構造之一例之俯視圖。
圖5是顯示實施形態1之半導體模組的構造之一例之俯視圖。
圖6是顯示實施形態1之半導體裝置面朝下安裝在實施形態1之安裝基板之表面的樣子之示意圖。
圖7是顯示實施形態1之第1貫孔及第2貫孔之配置位置的變化之一例之俯視圖。
圖8是顯示比較實施形態1之半導體裝置和比較例之半導體裝置
之比較結果的一覽圖。
圖9是顯示比較實施形態1之半導體裝置和比較例之半導體裝置之比較結果的一覽圖。
圖10A是例示實施形態1之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖10B是例示實施形態1之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖10C是例示實施形態1之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖10D是例示實施形態1之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖11是顯示實施形態1之半導體裝置面朝下安裝在實施形態1之安裝基板之表面的樣子之示意圖。
圖12是顯示實施形態2之半導體裝置的構造之一例之俯視圖。
圖13是顯示實施形態2之半導體裝置的構造之一例之俯視圖。
圖14是顯示實施形態2之半導體模組的構造之一例之俯視圖。
圖15是顯示實施形態2之半導體裝置面朝下安裝在實施形態2之安裝基板之表面的樣子之示意圖。
圖16是顯示實施形態2之半導體模組的構造之一例之俯視圖。
圖17是顯示實施形態2之半導體裝置面朝下安裝在實施形態2之安裝基板之表面的樣子之示意圖。
圖18是顯示實施形態2之整合度與習知比整合度改善率之關係之圖表。
圖19A是例示實施形態2之第1源極墊與第2源極墊之其他配置
例之俯視圖。
圖19B是例示實施形態2之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖20是顯示實施形態3之半導體裝置的構造之一例之俯視圖。
圖21是顯示實施形態3之半導體裝置的構造之一例之俯視圖。
圖22是顯示實施形態3之半導體模組的構造之一例之俯視圖。
圖23A是例示實施形態3之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖23B是例示實施形態3之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖23C是例示實施形態3之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖23D是例示實施形態3之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖23E是例示實施形態3之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖24是顯示實施形態4之半導體裝置的構造之一例之俯視圖。
圖25是顯示實施形態4之半導體裝置的構造之一例之俯視圖。
圖26是顯示實施形態4之半導體模組的構造之一例之俯視圖。
圖27是顯示實施形態4之半導體裝置之俯視圖。
圖28是顯示比率Z/X與角θ2及角θ3之關係之圖表。
圖29A是例示實施形態4之第1源極墊與第2源極墊之其他配置例之俯視圖。
圖29B是例示實施形態4之第1源極墊與第2源極墊之其他配置例
之俯視圖。
圖30A是顯示實施形態5之半導體模組的構造之一例之俯視圖。
圖30B是顯示實施形態5之半導體模組的構造之一例之俯視圖。
圖30C是顯示實施形態5之半導體模組的構造之一例之俯視圖。
圖30D是顯示實施形態5之半導體模組的構造之一例之俯視圖。
圖30E是顯示實施形態5之半導體模組的構造之一例之俯視圖。
圖31A是顯示實施形態6之半導體模組的構造之一例之俯視圖。
圖31B是顯示實施形態6之半導體模組的構造之一例之俯視圖。
圖31C是顯示實施形態6之半導體模組的構造之一例之俯視圖。
圖31D是顯示實施形態6之半導體模組的構造之一例之俯視圖。
圖31E是顯示實施形態6之半導體模組的構造之一例之俯視圖。
圖31F是顯示實施形態6之半導體模組的構造之一例之俯視圖。
圖32A是顯示實施形態7之半導體模組的構造之一例之俯視圖。
圖32B是顯示實施形態7之半導體模組的構造之一例之俯視圖。
圖33是顯示實施形態8之半導體裝置的構造之一例之俯視圖。
圖34A是顯示實施形態8之半導體模組的構造之一例之俯視圖。
圖34B是顯示實施形態8之半導體模組的構造之一例之俯視圖。
圖35A是顯示實施形態8之半導體模組的構造之一例之俯視圖。
圖35B是顯示實施形態8之半導體模組的構造之一例之俯視圖。
圖36是顯示實施形態8之角θ4與金屬層電阻成分比率之關係之圖表。
圖37是顯示實施形態8之角θ4與金屬層電阻成分比率之關係之圖表。
圖38是顯示實施形態8之半導體裝置之尺寸及半導體裝置間之
偏離量與角之關係之示意圖。
圖39是顯示發明人等考量較佳之實施形態8之半導體裝置的尺寸及半導體裝置間之偏離量與角之關係之一例之圖。
用以實施發明的形態
(迄至得到本揭示的一個態樣之過程)
近年來，例如：在智慧手機等之攜帶型機器中，充電時間的短時間化處於競爭軸，期望充電對於二次電池之大電流化。
發明人等獲得以下的知識見解，即：為了實現對於二次電池之大電流充電，半導體裝置必須具有可以有效率地，亦即，盡可能地抑制藉由通電所造成之發熱，來讓電流流動在其電流路徑之特徵，前述半導體裝置是用來切換大電流充電時所流動之大電流的電流路徑之導通狀態與非導通狀態。
發明人等基於這個知識見解，而精心地重複進行實驗、檢討。其結果，發明人等想到下述本揭示之半導體裝置等。
本揭示的一個態樣之半導體裝置是可面朝下安裝之晶片尺寸封裝型之半導體裝置，具備：半導體層；金屬層，接觸於前述半導體層的背面而形成；第1垂直型MOS電晶體，形成在前述半導體層之內部之第1半導體層內區域；第2垂直型MOS電晶體，形成在前述內部之第2半導體層內區域，前述第2半導體層內區域在前述半導體層的平面視角下鄰接於前述第1半導體層內區域；1個以上之第1源極墊、以及第1閘極墊，形成在前述半導體層之上面的第1半導體層上面區域，前述1個以上之第1源極墊連接於前述第1垂直型MOS電晶體之源極電極，前述第1閘極墊連接於前述第1垂直型MOS電晶體之閘極電極；及1個以上之第2源極墊、以及第2閘極墊，形成在前述上面的第2半導體層上面區域，前述第2半導體層上面區域在前述半導體層的平面視角下鄰接於前述第1
半導體層上面區域，前述1個以上之第2源極墊連接於前述第2垂直型MOS電晶體之源極電極，前述第2閘極墊連接於前述第2垂直型MOS電晶體之閘極電極，前述第1半導體層內區域與前述第2半導體層內區域是在前述半導體層的平面視角下，將前述半導體層以面積二等分之其中一者與另一者，前述第1半導體層上面區域與前述第2半導體層上面區域是在前述半導體層的平面視角下，將前述半導體層以面積二等分之其中一者與另一者，前述半導體層具有半導體基板，前述半導體基板是作為前述第1垂直型MOS電晶體及前述第2垂直型MOS電晶體之共通汲極區域而發揮功能，前述半導體層在前述半導體層的平面視角下為矩形，在前述半導體層的平面視角下，連結前述第1閘極墊的中心與前述第2閘極墊的中心之第1假想直線通過前述半導體層的中心，且與前述半導體層之各邊所形成之角為45度，前述第1半導體層上面區域與前述第2半導體層上面區域之邊界線即上面邊界線的長度比前述半導體層之長邊的長度更長，前述上面邊界線在前述長邊延伸之長邊方向、及前述半導體層之短邊延伸之短邊方向上單調變化。
依據上述構成之半導體裝置，在上述構成之2個同型的半導體裝置分別面朝下安裝在安裝基板之表面與背面，並採用同時驅動開啟及關閉(ONOFF)的使用方式，在這情況下，在安裝基板的平面視角下，2個半導體裝置的中心重疊，且，以將相對於其中一個半導體裝置之另一個半導體裝置之朝向以通過半導體裝置的中心且垂直於安裝基板的平面之旋轉軸為中心旋轉90度後之朝向安裝，藉此，便可以使其中一個半導體裝置之第1閘極墊的位置與另一個半導體裝置之第1閘極墊的位置對齊，以及使其中一個半導體裝置之第2閘極墊的位置與另一個半導體裝置之第2閘極墊的位置對齊。
藉此，可以在供該等2個同型的半導體裝置分別安裝在表面與背面之安裝基板中，將控制其中一個半導體裝置之第1閘極墊與另一個半導體裝
置之第1閘極墊兩者電位之配線、以及控制其中一個半導體裝置之第2閘極墊與另一個半導體裝置之第2閘極墊兩者電位之配線分別共通化，可以減少迄今不得不個別設置之配線(貫孔)數。進而，可以在不妨礙主電流的流動之狀態下，將已共通化之各自的配線(貫孔)往安裝基板之端部拉出。
因而，可以設計成確保在安裝基板中供主電流流動之電流路徑為寬廣，導通電阻降低。
像這樣，依據上述構成之半導體裝置，可以提供一種半導體裝置，其具有將安裝基板之常變得複雜之配線簡潔化來提高基板設計之容易度，有效率地讓電流流動在供安裝之安裝基板中之電流路徑之特徵。
又，前述半導體層在前述半導體層的平面視角下，亦可為正方形。
又，亦可構成為：前述第1閘極墊配置成：在前述半導體層的平面視角下，前述1個以上之第1源極墊連一部分都不被包夾於前述第1閘極墊、與前述半導體層之4個邊之中最相近的第1邊及第2邊之間，前述第2閘極墊配置成：在前述半導體層的平面視角下，前述1個以上之第2源極墊連一部分都不被包夾於前述第2閘極墊、與前述半導體層之4個邊之中最相近的第3邊及第4邊之間。
又，亦可構成為：將前述上面邊界線與前述第1邊或者前述第2邊之交點設為第1交點，且將前述上面邊界線與前述第3邊或者前述第4邊之交點設為第2交點，在這情況下，連結前述第1交點與前述第2交點之第2假想直線和前述第1假想直線在前述半導體層的平面視角下所形成之角比45度大且為90度以下。
又，前述角亦可為60度以上且90度以下。
又，亦可構成為：將前述上面邊界線與前述第1邊或者前述第2
邊之交點設為第1交點，且將前述上面邊界線與前述第3邊或者前述第4邊之交點設為第2交點，在這情況下，連結前述第1交點與前述第2交點之第2假想直線和前述第1假想直線在前述半導體層的平面視角下所形成之角為0度以上且小於45度。
又，前述角亦可為0度以上且小於22度。
又，亦可構成為：在前述半導體層的平面視角下，前述半導體層之4個邊之中，將為與前述第1閘極墊最相近的邊，且具有與前述上面邊界線之交點的邊設為第1邊；將為與前述第1閘極墊最相近的邊，且不具與前述上面邊界線之交點的邊設為第2邊；將為與前述第2閘極墊最相近的邊，且具有與前述上面邊界線之交點的邊設為第3邊；將為與前述第2閘極墊最相近的邊，且不具與前述上面邊界線之交點的邊設為第4邊；將前述第1邊與前述第4邊所形成之頂點設為第1頂點；將前述第2邊與前述第3邊所形成之頂點設為第2頂點；將前述上面邊界線與前述第1邊之交點設為第1交點；將前述上面邊界線與前述第3邊之交點設為第2交點，在這情況下，前述第1頂點與前述第1交點之距離是前述半導體層之邊的長度之1/N(N為3以上的整數)以上，且，比前述第2閘極墊之最大直徑更長，前述第2頂點與前述第2交點之距離為前述半導體層之邊的長度之1/N以上，且，比前述第1閘極墊的最大直徑更長，前述上面邊界線是平行於前述第2邊之N-1條線段、和平行於前述第1邊之N-2條線段交替連接而形成。
又，N亦可為3、4、或5之任一者。
又，亦可構成為：前述1個以上之第1源極墊是複數個，前述1個以上之第1源極墊各自為：在前述半導體層的平面視角下平行於前述第1邊之方向上具有長邊方向之長方形或者長圓形，並且平行於前述第1邊而形成為帶狀，前述1個以上之第2源極墊是複數個，前述1個以上之第2源極墊各自為：在前述半導體層的平面視角下平行於前述第1邊之方向上具有長邊方向之長方形
或者長圓形，並且平行於前述第1邊而形成為帶狀。
又，亦可構成為：前述1個以上之第1源極墊是1個，配置於除前述第1閘極墊之區域以外之前述第1半導體層上面區域的略全面，前述1個以上之第2源極墊是1個，配置於除前述第2閘極墊之區域以外之前述第2半導體層上面區域的略全面。
又，亦可構成為：前述1個以上之第1源極墊是複數個，前述1個以上之第1源極墊各自為：與其他第1源極墊之相向的邊分別為成為與前述上面邊界線正交或者平行的形狀，前述1個以上之第2源極墊是複數個，前述1個以上之第2源極墊各自為：與其他第2源極墊之相向的邊分別為成為與前述上面邊界線正交或者平行的形狀。
本揭示的一個態樣之半導體裝置是可面朝下安裝之晶片尺寸封裝型之半導體裝置，具備：半導體層；金屬層，接觸於前述半導體層的背面而形成；第1垂直型MOS電晶體，形成在前述半導體層之內部之第1半導體層內區域；第2垂直型MOS電晶體，形成在前述內部之第2半導體層內區域，前述第2半導體層內區域在前述半導體層的平面視角下鄰接於前述第1半導體層內區域；1個以上之第1源極墊、以及第1閘極墊，形成在前述半導體層之上面的第1半導體層上面區域，前述1個以上之第1源極墊連接於前述第1垂直型MOS電晶體之源極電極，前述第1閘極墊連接於前述第1垂直型MOS電晶體之閘極電極；及1個以上之第2源極墊、以及第2閘極墊，形成在前述上面的第2半導體層上面區域，前述第2半導體層上面區域在前述半導體層的平面視角下鄰接於前述第1半導體層上面區域，前述1個以上之第2源極墊連接於前述第2垂直型MOS電晶體之源極電極，前述第2閘極墊連接於前述第2垂直型MOS電晶體之閘極電極，前述第1半導體層內區域與前述第2半導體層內區域是在前述半導體層的平面視角下，將前述半導體層以面積二等分之其中一者與另一者，前述第1半導體
層上面區域與前述第2半導體層上面區域是在前述半導體層的平面視角下，將前述半導體層以面積二等分之其中一者與另一者，前述半導體層具有半導體基板，前述半導體基板是作為前述第1垂直型MOS電晶體及前述第2垂直型MOS電晶體之共通汲極區域而發揮功能，前述半導體層在前述半導體層的平面視角下為矩形，在前述半導體層的平面視角下，前述第1半導體層內區域與前述第2半導體層內區域之邊界線即內部邊界線在前述半導體層之長邊延伸之長邊方向、及前述半導體層之短邊延伸之短邊方向上單調變化，連結前述內部邊界線之其中一個第1終端及前述內部邊界線之另一個第2終端之假想直線、和前述半導體層之邊之中不具前述第1終端或者前述第2終端之邊所形成之角為16度以上。
依據上述構成之半導體裝置，在半導體層的平面視角下，內部邊界線的長度變成比習知之半導體裝置長，前述習知之半導體裝置是由內部邊界線對於半導體層之長邊方向往正交方向或者平行方向呈一直線延伸之構成所構成。因而，在電流從第1源極墊往第2源極墊，或，從第2源極墊往第1源極墊流動的情況下，沿水平方向流經金屬層之電流的通電截面積會變大。
藉此，可以比習知更能降低在電流從第1源極墊往第2源極墊，或，從第2源極墊往第1源極墊流動的情況下之半導體裝置的電阻值。
像這樣，依據上述構成之半導體裝置，可以提供一種半導體裝置，其具有有效率地讓電流流動在供安裝之安裝基板中之電流路徑之特徵。
又，亦可構成為：在前述半導體層的平面視角下，前述內部邊界線之其中一個第1終端位於前述半導體層之其中一個第1長邊上，前述內部邊界線之另一個第2終端位於前述半導體層之另一個第2長邊上。
又，前述角亦可為26度以上。
又，亦可構成為：在前述半導體層的平面視角下，前述內部邊
界線之其中一個第1終端位於前述半導體層之其中一個第1短邊上，前述內部邊界線之另一個第2終端位於前述半導體層之另一個第2短邊上。
又，前述角亦可為26度以上。
又，亦可構成為：在前述半導體層的平面視角下，前述半導體層為正方形，前述內部邊界線之其中一個第1終端、及與前述第1終端最相近之前述半導體層的頂點即第1頂點之距離是前述半導體層之邊的長度之1/N(N為3以上的整數)以上，前述內部邊界線之另一個第2終端、及與前述第2終端最相近之前述半導體層的頂點即第2頂點之距離，是前述半導體層之邊的長度之1/N以上，前述內部邊界線是與前述第1終端所在之前述半導體層之邊正交之N-1條線段、和與前述第1終端所在之前述半導體層之邊平行之N-2條線段交替連接而構成。
又，亦可構成為：在前述半導體層的平面視角下，前述第1半導體層上面區域與前述第2半導體層上面區域之邊界線即上面邊界線與前述內部邊界線一致。
本揭示的一個態樣之半導體模組具備：上述之第1半導體裝置、及前述第1半導體裝置面朝下安裝於其上之安裝基板，前述安裝基板具有：第1貫孔，供第1導體通過，前述第1導體電連接於前述第1半導體裝置之前述第1閘極墊；及第2貫孔，供第2導體通過，前述第2導體電連接於前述第1半導體裝置之前述第2閘極墊。
依據上述構成之半導體模組，可以將安裝基板中之控制第1閘極墊的電位之配線、和控制第2閘極墊的電位之配線配置在已將半導體裝置面朝下安裝之面以外之區域。尤其是將該配線靠向安裝基板之端部來配置。
因而，可以設計成確保在安裝基板中供主電流流動之電流路徑比習知更寬廣，使導通電阻降低。
像這樣，依據上述構成之半導體模組，可以提供一種半導體模組，其具有可以有效率地讓電流流動在安裝基板中之電流路徑之特徵。
又，亦可構成為：在前述安裝基板的平面視角下，前述第1貫孔的中心與前述第2貫孔的中心位於前述第1半導體裝置之前述第1假想直線上。
又，亦可構成為：前述第1半導體裝置是上述之導體裝置，在前述安裝基板的平面視角下，前述第1貫孔的中心位於前述第1半導體裝置之後述位置之任一者：(1)前述第1假想直線上；(2)於前述第1邊延伸之方向上超過前述第2邊之前述第1半導體裝置的外側，且，在前述第2邊延伸之方向上前述第1閘極墊的中心與前述第1邊之間，或，(3)於前述第2邊延伸之方向上超過前述第1邊之前述第1半導體裝置的外側，且，在前述第1邊延伸之方向上前述第1閘極墊的中心與前述第2邊之間，前述第2貫孔的中心位於前述第1半導體裝置之後述位置之任一者：(1)前述第1假想直線上；(2)於前述第3邊延伸之方向上超過前述第4邊之前述第1半導體裝置的外側，且，在前述第4邊延伸之方向上前述第2閘極墊的中心與前述第3邊之間，或，(3)於前述第4邊延伸之方向上超過前述第3邊之前述第1半導體裝置的外側，且，在前述第3邊延伸之方向上前述第2閘極墊的中心與前述第4邊之間。
又，亦可構成為：前述第1半導體裝置為上述之半導體裝置，在前述安裝基板的平面視角下，前述安裝基板為在至少安裝前述半導體裝置之部位上，具固定的寬度朝長邊方向延伸的形狀，在前述安裝基板的第1表面具有：排列在前述長邊方向延伸之方向之第1金屬配線及第2金屬配線，前述第1金屬配線與前述第1半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線與前述第1半導體裝置之前述1個以上之第2源極墊全部接合，前述第1半導體裝置是以前述第2假想直線與前述長邊方向延伸之方向所形成之角成為15度以上且75度以下之朝向，安裝在前述第1表面。
又，亦可構成為：更具備上述之第2半導體裝置，在前述安裝基板的平面視角下，前述第1半導體裝置是進而以前述第1半導體裝置之前述第1閘極墊的位置位於前述長邊方向延伸之方向之中的第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第2半導體裝置是在相對於前述第1半導體裝置而往前述長邊方向延伸之方向之中與前述第1延伸方向相反之第2延伸方向平行移動後的位置上，以前述第1半導體裝置之前述第2假想直線和前述第2半導體裝置之前述第2假想直線成為平行之朝向，且為前述第2半導體裝置之前述第1閘極墊的位置位於前述第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述安裝基板進而在前述第1表面具有第3金屬配線，前述第3金屬配線相對於前述第2金屬配線而排列在前述第2延伸方向與前述第2半導體裝置之前述1個以上之第2源極墊全部接合，前述第2金屬配線進而與前述第2半導體裝置之前述1個以上之第1源極墊全部接合。
又，亦可構成為：更具備上述之第2半導體裝置，在前述安裝基板的平面視角下，前述第1半導體裝置進而以前述第1半導體裝置之前述第1閘極墊的位置位於前述長邊方向延伸之方向之中的第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第2半導體裝置是在相對於前述第1半導體裝置而往與前述長邊方向延伸之方向正交之方向平行移動後的位置上，以前述第1半導體裝置之前述第2假想直線和前述第2半導體裝置之前述第2假想直線成為直角之朝向，且為前述第2半導體裝置之前述第1閘極墊的位置位於前述第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第1金屬配線進而與前述第2半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線進而與前述第2半導體裝置之前述1個以上之第2源極墊全部接合，前述第2半導體裝置之前述第2閘極墊電連接於前述第2導體。
又，亦可構成為：更具備上述之第2半導體裝置，在前述安裝基板
的平面視角下，前述第1半導體裝置是進而以前述第1半導體裝置之前述第1閘極墊的位置位於前述長邊方向延伸之方向之中的第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第2半導體裝置是在相對於前述第1半導體裝置而往與前述第1半導體裝置之前述第2假想直線延伸之方向略平行移動後的位置上，以前述第1半導體裝置之前述第2假想直線與前述第2半導體裝置之前述第2假想直線成為一直線上或者平行之朝向，且為前述第2半導體裝置之前述第1閘極墊的位置位於前述第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第1金屬配線進而與前述第2半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線進而與前述第2半導體裝置之前述1個以上之第2源極墊全部接合。
又，亦可構成為：進而具備上述之第2半導體裝置，在前述安裝基板的平面視角下，前述第1半導體裝置是進而以前述第1半導體裝置之前述第1閘極墊的位置位於前述長邊方向延伸之方向之中的第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第2半導體裝置在前述半導體基板的平面視角下，是在前述第1半導體裝置之前述第1半導體層上面區域與前述第2半導體裝置之前述第1半導體層上面區域重疊超過50%，且前述第1半導體裝置之前述第2半導體層上面區域與前述第2半導體裝置之前述第2半導體層上面區域重疊超過50%的位置上，以前述第2半導體裝置之前述第1閘極墊的位置位於前述第1延伸方向側之朝向，面朝下安裝在前述安裝基板之與前述第1表面相向的第2表面，前述第2半導體裝置之前述第1閘極墊電連接於前述第1導體，前述第2半導體裝置之前述第2閘極墊電連接於前述第2導體。
又，亦可構成為：前述第1半導體裝置是上述之半導體裝置，在前述安裝基板的平面視角下，前述安裝基板是在至少安裝前述半導體裝置的部位中，具固定的寬度而朝長邊方向延伸的形狀，在前述安裝基板的第1表面具有排列在前述長邊方向延伸之方向之第1金屬配線及第2金屬配線，前述第1金屬配線
與前述第1半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線與前述第1半導體裝置之前述1個以上之第2源極墊全部接合，前述第1半導體裝置以前述第1半導體裝置之各邊與前述長邊方向延伸之方向所形成之角成為45度之朝向，面朝下安裝在前述安裝基板。
又，亦可構成為：進而具備上述之第2半導體裝置，在前述安裝基板的平面視角下，前述第1半導體裝置是進而以前述第1半導體裝置之前述第1閘極墊的位置位於前述長邊方向延伸之方向之中之第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第2半導體裝置是在相對於前述第1半導體裝置而往與前述長邊方向延伸之方向正交之方向平行移動後之位置上，以前述第1半導體裝置之前述第2假想直線和前述第2半導體裝置之前述第2假想直線成為平行之朝向，面朝下安裝在前述第1表面，前述第1金屬配線進而與前述第2半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線進而與前述第2半導體裝置之前述1個以上之第2源極墊全部接合，前述半導體基板進而具有：第3貫孔，供第3導體通過，前述第3導體電連接於前述第2半導體裝置之前述第1閘極墊；及第4貫孔，供第4導體通過，前述第4導體電連接於前述第2半導體裝置之前述第2閘極墊，前述第1貫孔、前述第2貫孔、前述第3貫孔和前述第4貫孔位於前述安裝基板之前述長邊方向延伸之方向上前述第1金屬配線與前述第2金屬配線之間。
本揭示的一個態樣之半導體模組具備：上述之第1半導體裝置；上述之第2半導體裝置；及前述第1半導體裝置與前述第2半導體裝置面朝下安裝在第1表面的安裝基板，在前述安裝基板的平面視角下，前述安裝基板是在至少安裝前述半導體裝置的部位上，具固定的寬度朝長邊方向延伸的形狀，前述第2半導體裝置是在相對於前述第1半導體裝置而往前述長邊方向延伸之方向平行移動後之位置上，以與前述第1半導體裝置相同之朝向，面朝下安裝在前述第1表
面，前述安裝基板在前述安裝基板之第1表面具有依序排列在前述長邊方向延伸之方向之第1金屬配線、第2金屬配線及第3金屬配線，前述第1金屬配線與前述第1半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線與前述第1半導體裝置之前述1個以上之第2源極墊全部、以及前述第2半導體裝置之前述1個以上之第1源極墊全部接合，前述第3金屬配線與前述第2半導體裝置之前述1個以上之第2源極墊全部接合。
依據上述構成之半導體模組，可以將從第1金屬配線通過第2金屬配線而流向第3金屬配線之電流的電流路徑做成直線狀。
因而，能將安裝基板中供主電流流動之電流路徑設計成使導通電阻降低。
像這樣，依據上述構成之半導體模組，可以提供一種半導體模組，其具有有效率地將電流流動在安裝基板中之電流路徑之特徵。
本揭示的一個態樣之半導體模組具備：上述之第1半導體裝置；上述第2半導體裝置；及前述第1半導體裝置與前述第2半導體裝置面朝下安裝在第1表面的安裝基板，在前述安裝基板的平面視角下，前述第2半導體裝置是在相對於前述第1半導體裝置而往前述假想直線延伸之朝向略平行移動後之位置上，以與前述第1半導體裝置相同之朝向，面朝下安裝在前述第1表面，前述安裝基板是在至少安裝前述半導體裝置的部位上，具固定的寬度朝長邊方向延伸的形狀，在前述安裝基板的第1表面具有排列在前述長邊方向延伸之方向之第1金屬配線及第2金屬配線，前述第1金屬配線與前述第1半導體裝置之前述1個以上之第1源極墊全部以及前述第2半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線與前述第1半導體裝置之前述1個以上之第2源極墊全部以及前述第2半導體裝置之前述1個以上之第2源極墊全部接合。
依據上述構成之半導體模組，第1半導體裝置與第2半導體裝置是
配置成相對於第1半導體裝置之各邊、及第2半導體裝置之各邊傾斜的位置關係。
藉此，可以減少因第1半導體裝置之發熱對於第2半導體裝置之影響、及因第2半導體裝置之發熱對於第1半導體裝置之影響。
因而，得使導通電流所造成之發熱有效地散熱。
像這樣，依據上述構成之半導體模組，可以提供一種半導體模組，其具有可以有效率地將電流流動在安裝基板中之電流路徑之特徵。
以下，一邊參考圖式，一邊說明本揭示的一個態樣之半導體裝置之具體例。在此所示之實施形態皆是顯示本揭示的一個具體例。因此，在以下的實施型態所示之數值、形狀、構成要素、構成要素之配置及連接形態、以及步驟(程序)及步驟的順序等只是一個例子，其主旨並不在於限定本揭示。又，各圖是示意圖，不是必定嚴密圖示之圖。在各圖中，對於實質上相同的構成，附上相同的符號，並省略或簡化重複說明。
(實施形態1)
[1-1.半導體裝置的構造]
以下，針對實施形態1之半導體裝置的構造來說明。實施形態1之半導體裝置是形成有2個垂直型MOS(Metal Oxide Semiconductor(金屬氧化物半導體))電晶體之可面朝下安裝之晶片尺寸封裝(Chip Size Package：CSP)型半導體元件。上述2個垂直型MOS電晶體為功率電晶體，也就是所謂的溝槽型MOSFET(Field Effect Transistor(場效電晶體))。
圖1是顯示實施形態1之半導體裝置1的構造之一例之剖面圖。圖2是顯示半導體裝置1的構造之一例之俯視圖。圖1是顯示圖2、圖3、圖4之I-I線處之切斷面。圖3是顯示半導體裝置1的構造之一例之俯視圖，這是從半導體裝置1的上面移除比後述之部分13和後述之部分23更上面側之構造物，使部分13和部分23成為虛擬地裸露的狀態下之俯視圖。圖4是顯示半導體裝置1的構造之一例
之俯視圖，這是從半導體裝置1的上面移除比後述之部分17、後述之部分68、後述之部分27和後述之部分78更上面側之構造物，使部分17、部分68、部分27和部分78成為虛擬地裸露的狀態下之俯視圖。
如圖1及圖4所示，半導體裝置1具備：半導體層40、金屬層30、保護層35、形成在半導體層40內之第1半導體層內區域A1之第1垂直型MOS電晶體10(以下亦稱為「電晶體10」。)、形成在半導體層40內之第2半導體層內區域A2之第2垂直型MOS電晶體20(以下亦稱為「電晶體20」。)。
在此，如圖4所示，第1半導體層內區域A1與第2半導體層內區域A2是指在半導體層40的平面視角下互相鄰接，將半導體層40以面積二等分之其中一者與另一者。在本說明書中，在半導體層內區域中，將構成第1垂直型MOS電晶體10之部分所具備的範圍設為第1半導體層內區域A1，將構成第2垂直型MOS電晶體20之部分所具備的範圍設為第2半導體層內區域A2。
如圖1~圖4所示，在半導體層40的平面視角下，半導體裝置1及半導體層40為矩形。
以下，在半導體層40的平面視角下，半導體裝置1及半導體層40是作為正方形來說明。惟，如後述，半導體裝置1及半導體層40亦可為矩形，不必要限定在作為正方形之構成。
以下，在半導體層40的平面視角下，第1半導體層內區域A1與第2半導體層內區域A2之邊界線即內部邊界線400是以作為將半導體層40的第1邊201的中點、及半導體層40之與第1邊201相向的第3邊203的中點連結的線段來說明，亦即，第1半導體層內區域A1與第2半導體層內區域A2是藉由連結第1邊201的中點及第3邊203的中點之直線，來將半導體層40以面積二等分之其中一者與另一者來說明。惟，第1半導體層內區域A1與第2半導體層內區域A2只要是在半導體層40的平面視角下相互鄰接，將半導體層40以面積二等分之其中一者與另
一者即可，未必要限定在藉由連結第1邊201的中點及第3邊203的中點的直線，來將半導體層40以面積二等分之其中一者與另一者之構成。內部邊界線400亦可和後述之上面邊界線600在半導體層40的平面視角下一致。
半導體層40是將半導體基板32、低濃度雜質層33及氧化膜34積層來構成。
半導體基板32配置在半導體層40之下面側，由包含第1導電型雜質之矽所構成。
低濃度雜質層33配置在半導體層40之上面側，接觸於半導體基板32而形成，包含濃度比半導體基板32之第1導電型雜質的濃度低之第1導電型雜質。低濃度雜質層33，亦可藉由例如磊晶成長來形成在半導體基板32上。
氧化膜34配置在半導體層40的上面，均處於低濃度雜質層33來形成。
絕緣膜36是用來將後述之第1源極電極11之部分17與後述之第2源極電極21之部分23絕緣、以及將第2源極電極21之部分27與第1源極電極11之部分13絕緣之絕緣膜，並且形成為：在半導體層40的平面視角下，在於第1源極電極11之部分17與第2源極電極21之部分23產生重疊之區域全面、在於第2源極電極21之部分27與第1源極電極11之部分13產生重疊之區域全面，被部分17與部分23包夾，以及，被部分27與部分13包夾。另，顯示在圖1之剖視圖是成為在半導體層40的平面視角下部分17與部分23未重疊之處的剖視圖，因此並未圖示絕緣膜36被包夾在部分17與部分23之狀態、及被包夾在部分27與部分13之狀態。
保護層35形成在半導體層40之上面，被覆半導體層40之上面之至少一部分。
金屬層30接觸於半導體基板32之下面來形成，由銀、銅、鎳、或者該等之合金所構成。另，在金屬層30中亦可包含微量的元素，前述元素是指
在金屬材料的製程中作為雜質混入之金屬以外之元素。金屬層30，亦可為例如接觸於半導體基板32之下面全面來形成。
又，如圖1及圖2所示，半導體裝置1在半導體層40之上面的第1半導體層上面區域S1具有1個以上(在此為7個)之第1源極墊111(在此，為第1源極墊111a、111b、111c、111d、111e、111f及111g)、及第1閘極墊119，前述1個以上之第1源極墊111及第1閘極墊119在面朝下安裝時透過接合材料而接合於安裝基板。又，半導體裝置1在半導體層40之上面的第2半導體層上面區域S2具有1個以上(在此為7個)之第2源極墊121(在此，為第2源極墊121a、121b、121c、121d、121e、121f、及121g)、及第2閘極墊129，前述1個以上之第2源極墊121及第2閘極墊129在面朝下安裝時透過接合材料而接合於安裝基板。
各個第1源極墊111、及各個第2源極墊121在半導體層40的平面視角下，各為長方形、長圓形、或者真圓形。第1閘極墊119及第2閘極墊129在半導體層40的平面視角下為真圓形。另，在本說明書中，長方形、長圓形之端部形狀未限定在角型(對應於長方形)、半圓形(對應於長圓形)，亦可為多角形型。
在此，如圖2所示，第1半導體層上面區域S1與第2半導體層上面區域S2在半導體層40的平面視角下互相鄰接，將半導體層40以面積二等分之其中一者與另一者。在本說明書中，在上面區域中，將構成第1垂直型MOS電晶體10之部分所具備的範圍設為第1半導體層上面區域S1，將構成第2垂直型MOS電晶體20之部分所具備的範圍設為第2半導體層上面區域S2。
如圖2所示，在半導體層40的平面視角下，第1半導體層上面區域S1與第2半導體層上面區域S2之邊界線即上面邊界線600是連結半導體層40之第1邊201與半導體層40之第4邊204形成的第1頂點501、及半導體層40之第2邊202與半導體層40之第3邊203形成的第2頂點502之線段。亦即，在半導體層40的平面視角下，第1半導體層上面區域S1與第2半導體層上面區域S2是藉由連結第1頂
點501及第2頂點502之直線，將半導體層40以面積二等分之其中一者與另一者。內部邊界線400和上面邊界線600在半導體層40的平面視角下亦可一致，亦可不一致。
如圖2所示，在半導體層40的平面視角下，第1閘極墊119和第2閘極墊129配置在連結第1閘極墊119的中心與第2閘極墊129的中心之第1假想直線91通過半導體層40的中心而與半導體層40之各邊形成之角成為45度之位置。並且，如圖2所示，在半導體層40的平面視角下，第1閘極墊119配置成：第1源極墊111連一部分都不被包夾於第1閘極墊119與第1邊201及第2邊202之間，第2閘極墊129配置成：第2源極墊121連一部分都不被包夾於第2閘極墊129與第3邊203及第4邊204之間，。
另，在本說明書中，「角」意指2條直線形成之角度之中較小的角度(包括90度)。
在此，在半導體層的平面視角下之閘極墊的中心，意指半導體層的平面視角下之閘極墊的形狀中之重心。例如：在閘極墊為真圓形的情況下，閘極墊的中心為該真圓形之中心，例如：在閘極墊為長方形的情況下，閘極墊的中心為該長方形中的2條對角線之交點，例如：在閘極墊為長圓形的情形下，為該長圓形中之長邊方向一分為二之線段、與該長圓形中之寬度方向一分為二之線段之交點。
在此，在半導體層的平面視角下之半導體層的中心，意指半導體層的平面視角下之半導體層的形狀中之重心。例如：在半導體層為長方形的情況下，半導體層的中心為該長方形中的2條對角線之交點。
另，如上述，在此，在半導體層40的平面視角下，半導體裝置1及半導體層40是作為正方形來說明，如圖2所示，第1假想直線91是成為在半導體層40的平面視角下連結第3頂點503與第4頂點504之直線。
另，1個以上之第1源極墊111的數目及1個以上之第2源極墊121的數目各自未必要限定在圖2例示之7個，7個以外的1個以上之數目亦無妨。
如圖1~圖4所示，在低濃度雜質層33之第1半導體層內區域A1形成有包含與第1導電型不同的第2導電型之雜質之第1本體區域18。在第1本體區域18形成有包含第1導電型之雜質之第1源極區域14、第1閘極導體15及第1閘極絕緣膜16。
第1源極電極11有一部分是由形成在半導體層40內區域之部分17、形成在比半導體層40更上面之上面區域之部分12及部分13所構成，且部分12透過部分13與部分17來連接於第1源極區域14及第1本體區域18。
第1源極電極11之部分12是在於面朝下安裝當中之回焊時與焊料接合之層，作為未被限定之一例，亦可以包含鎳、鈦、鎢、鈀之中之任1種以上之金屬材料所構成。在部分12的上面亦可施行金等之鍍敷。
第1源極電極11之部分13是連接部分12與部分17之層，作為未被限定的一例，亦可以包含鋁、銅、金、銀之中的任1種以上之金屬材料所構成。
第1源極電極11之部分17是連接部分13與半導體層40之層，作為未被限定的一例，亦可以包含鋁、銅、金、銀之中的任1種以上的金屬材料所構成。
第1閘極電極有一部分由形成在半導體層40內之部分68、形成在上面區域之部分A(未圖示)及部分69所構成，部分A隔著部分69和部分68來連接於第1閘極導體15。
第1閘極電極之部分A是在於面朝下安裝當中之回焊時與焊料接合之層，作為未被限定之一例，亦可以包含鎳、鈦、鎢、鈀之中之任1種以上的金屬材料所構成。在部分A之上面亦可施行金等之鍍敷。
第1閘極電極之部分69是連接部分A與部分68之層，作為未被限定的一例，亦可以包含鋁、銅、金、銀之中的任1種以上的金屬材料所構成。
第1閘極電極之部分68是連接部分69與第1閘極導體15之層，作為未被限定的一例，亦可以包含鋁、銅、金、銀之中的任1種以上的金屬材料所構成，亦可為多晶矽。
在低濃度雜質層33之第2半導體層內區域A2形成有包含第2導電型雜質之第2本體區域28。在第2本體區域28形成有：包含第1導電型雜質之第2源極區域24、第2閘極導體25、及第2閘極絕緣膜26。
第2源極電極21有一部分是由形成在半導體層40內區域之部分27、形成在上面區域之部分22及部分23所構成，部分22是透過部分23和部分27，而連接於第2源極區域24及第2本體區域28。
第2源極電極21之部分22是在於面朝下安裝當中之回焊時與焊料接合之層，作為未被限定之一例，亦可以包含鎳、鈦、鎢、鈀之中之任1種以上之金屬材料所構成。在部分22的上面亦可施行金等之鍍敷。
第2源極電極21之部分23是連接部分22與部分27之層，作為未被限定的一例，亦可以包含鋁、銅、金、銀之中的任1種以上之金屬材料所構成。
第2源極電極21之部分27是連接部分23與半導體層40之層，作為未被限定的一例，亦可以包含鋁、銅、金、銀之中的任1種以上之金屬材料所構成。
第2閘極電極有一部分是由形成在半導體層40內之部分78、形成在上面區域之部分B(未圖示)及部分79所構成，部分B是隔著部分79和部分78來連接於第2閘極導體25。
第2閘極電極之部分B是在於面朝下安裝當中之回焊時與焊料接合之層，作為未被限定之一例，亦可以包含鎳、鈦、鎢、鈀之中之任1種以上的金屬材料所構成。在部分B之上面亦可施行金等之鍍敷。
第2閘極電極之部分79是連接部分B和部分78之層，作為未被限定的一例，亦可以包含鋁、銅、金、銀之中的任1種以上的金屬材料所構成。
第2閘極電極之部分78是連接部分79和第2閘極導體25之層，作為未被限定的一例，亦可以包含鋁、銅、金、銀之中的任1種以上的金屬材料所構成，亦可為多晶矽。
藉由電晶體10及電晶體20之上述構成，低濃度雜質層33和半導體基板32是作為電晶體10之第1汲極區域及電晶體20之第2汲極區域共通化之共通汲極區域而發揮功能。
如圖1所示，第1本體區域18是以具有開口之氧化膜34覆蓋，設有第1源極電極11之部分13，前述部分13透過氧化膜34的開口而連接於第1源極區域14。氧化膜34及第1源極電極11之部分13是以具有開口之保護層35覆蓋，設有部分12，前述部分12透過保護層35的開口而連接於第1源極電極11之部分13。
第2本體區域28是以具有開口之氧化膜34覆蓋，設有第2源極電極21之部分23，前述部分23透過氧化膜34的開口而連接於第2源極區域24。氧化膜34及第2源極電極21之部分23是以具有開口之保護層35覆蓋，設有部分22，前述部分22透過保護層35的開口而連接於第2源極電極21之部分23。
因此，1個以上之第1源極墊111及1個以上之第2源極墊121各自是指第1源極電極11及第2源極電極21部分地顯露於半導體裝置1的上面之區域，也就是所謂的端子的部分。同樣地，第1閘極墊119及第2閘極墊129各自是指第1閘極電極及第2閘極電極部分地顯露於半導體裝置1的上面之區域，也就是所謂的端子的部分。在本說明書中，將源極墊與閘極墊統稱為「電極墊」。
附帶一提，上面邊界線600亦可理解為行經第1半導體層上面區域S1中之第1源極電極11之部分13、與第2半導體層上面區域S2中之第2源極電極21之部分23之間隔的中央位置之假想直線；亦可理解為被稱為有時設在該中央位置之EQR(EQui potential Ring(等電位環))且不具通電的功能之金屬配線；又，雖成為有限的寬度但亦可理解為該間隔。若為該間隔時，以肉眼或者低倍率之外
觀，亦能夠作為線條來辨識。
同樣地，內部邊界線400亦可理解為行經第1半導體層內區域A1中之第1源極電極11之部分17、與第2半導體層內區域A2中之第2源極電極21之部分27之間隔的中央位置之假想直線；亦可理解為有時設在該中央位置之EQR；又，雖成為有限的寬度但亦可理解為該間隔。若為該間隔時，以肉眼或者低倍率之外觀，亦能夠作為線條來辨識。
[1-2.半導體裝置的動作]
在半導體裝置1中，亦可為，例如：將第1導電型作為N型，第2導電型作為P型，第1源極區域14、第2源極區域24、半導體基板32及低濃度雜質層33為N型半導體，且，第1本體區域18及第2本體區域28為P型半導體。
又，在半導體裝置1中，亦可為，例如：將第1導電型作為P型，第2導電型作為N型，第1源極區域14、第2源極區域24、半導體基板32及低濃度雜質層33為P型半導體，且，第1本體區域18及第2本體區域28為N型半導體。
在以下的說明中，針對半導體裝置1的導通動作，電晶體10和電晶體20是將第1導電型作為N型、第2導電型作為P型即所謂N通道型的型態來說明。
在半導體裝置1中，對第1源極電極11施加高電壓，以及對第2源極電極21施加低電壓，將第2源極電極21作為基準而對第2閘極電極(第2閘極導體25)施加閾值以上的電壓，此時在第2本體區域28中之第2閘極絕緣膜26附近形成有導通通道。其結果，主電流會在所謂第1源極電極11-第1本體區域18-低濃度雜質層33-半導體基板32-金屬層30-半導體基板32-低濃度雜質層33-在第2本體區域28所形成之導通通道-第2源極區域24-第2源極電極21之路徑流動，使半導體裝置1成為導通狀態。另，在這個主電流路徑當中之第1本體區域18與低濃度雜質層33之接觸面有PN接面，其作為本體二極體而發揮功能。又，這個主電流主要沿水平方向流經金屬層30，因此將金屬層30加厚，使主電流路徑的截面積擴大，
能夠降低半導體裝置1的導通電阻。
同樣地，在半導體裝置1中，對第2源極電極21施加高電壓，以及對第1源極電極11施加低電壓，將第1源極電極11作為基準而對第1閘極電極(第1閘極導體15)施加閾值以上的電壓，此時在第1本體區域18中之第1閘極絕緣膜16附近形成有導通通道。其結果，主電流會在所謂第2源極電極21-第2本體區域28-低濃度雜質層33-半導體基板32-金屬層30-半導體基板32-低濃度雜質層33-在第1本體區域18所形成之導通通道-第1源極區域14-第1源極電極11之路徑流動，使半導體裝置1成為導通狀態。另，在這個主電流路徑當中之第2本體區域28與低濃度雜質層33之接觸面有PN接面，其作為本體二極體而發揮功能。
[1-3.半導體模組的構造]
以下，針對實施形態1之半導體模組的構造來說明。
圖5是顯示實施形態1之半導體模組5的構造之一例之俯視圖。
如圖5所示，半導體模組5具備：上述之半導體裝置1、及半導體裝置1面朝下安裝在表面的安裝基板50。安裝基板50為在至少安裝半導體裝置1之部位上，具固定的寬度朝長邊方向延伸的形狀。在圖5中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1之上面的構造及安裝基板50之表面的構造，半導體裝置1以虛線來顯示，看起來好像透明的樣子。
如圖5所示，半導體裝置1在安裝基板50之表面向著z軸正之朝向的狀態下，且將其上面向著z軸負之朝向，來安裝在安裝基板50。
圖6是顯示半導體裝置1面朝下安裝在安裝基板50之表面的樣子之示意圖。在此，使用圖6，針對面朝下安裝之一例來說明，但在此之說明只是一個例子，就算是使用圖6來說明之安裝例以外的方法，亦於安裝基板50之表面向著z軸正之朝向的狀態下，將半導體裝置1之上面向著z軸負之朝向來安裝，以此就可以面朝下安裝。
如圖6所示，將圖2所圖示之朝向的狀態，亦即，如圖6之(a)所圖示，將上面向著z軸正之朝向的狀態之半導體裝置1相對於z軸翻面，作為圖6之(b)所圖示的狀態，進而將z軸作為旋轉軸的方向，往左旋轉90度，作為圖6之(c)所圖示的狀態，來安裝在安裝基板50之表面。
此時，半導體裝置1是以第2邊202與第4邊204平行於安裝基板50之長邊方向延伸之方向(圖6中的x軸方向)，且第1閘極墊119位於安裝基板50之長邊方向延伸之方向之中的第1延伸方向側(圖6之x軸之負的方向)之朝向，面朝下安裝在安裝基板50之表面。
再回到圖5，繼續半導體模組5的說明。
如圖5所示，安裝基板50為在安裝基板50的平面視角下在至少安裝半導體裝置1之部位上，具固定的寬度朝長邊方向延伸的形狀。安裝基板50具備：第1貫孔61，供電連接於第1閘極墊119之第1導體(在此，後述之電連接於第1閘極墊119之金屬配線55，或，連接於金屬配線55之導體)通過；及，第2貫孔62，供電連接於第2閘極墊129之第2導體(在此，後述之電連接於第2閘極墊129之金屬配線56，或，連接於金屬配線56之導體)通過。
安裝基板50進而在其表面具有第1金屬配線51、第2金屬配線52、金屬配線55、及金屬配線56。
第1金屬配線51與第2金屬配線52間隔著餘隙(分離)54，而排列在安裝基板50之長邊方向延伸之方向(圖5中的x軸方向)來配置。
第1金屬配線51接合於1個以上之第1源極墊111全部。第1金屬配線51透過例如：焊料等之導電性接合材料，來接合於1個以上之第1源極墊111全部。
第2金屬配線52接合於1個以上之第2源極墊121全部。第2金屬配線52透過例如：焊料等之導電性接合材料，來接合於1個以上之第2源極墊121全部。
因而，如圖5所示，半導體裝置1便構成為：間隔著餘隙54，面朝
下安裝在橋接第1金屬配線51與第2金屬配線52的位置。
金屬配線55接合於第1閘極墊119。金屬配線55透過例如：焊料等之導電性接合材料，來接合於第1閘極墊119全部。
金屬配線56接合於第2閘極墊129。金屬配線56透過例如：焊料等之導電性接合材料，來接合於第2閘極墊129全部。
透過通過第2貫孔62之第2導體而對第2閘極墊129施加閾值電壓以上的電壓，此時第2電晶體20成為導通狀態。因而，在第1金屬配線51側之電壓比第2金屬配線52側之電壓高的情況下，對第2閘極墊129施加閾值電壓以上的電壓，藉此，如圖5的箭頭符號所示，主電流會從第1金屬配線51側往第2金屬配線52側流動。在此，主電流是指：流經包含半導體裝置1之安裝基板50之電力線(power line)之電流。
透過通過第1貫孔61之第1導體而對第1閘極墊119施加閾值電壓以上的電壓，此時第1電晶體10成為導通狀態。因而，在第2金屬配線52側之電壓比第1金屬配線51側之電壓高的情況下，對第1閘極墊119施加閾值電壓以上的電壓，藉此，主電流會以與圖5的箭頭相反的方向而從第2金屬配線52側往第1金屬配線51側流動。
圖7是圖示第1貫孔61及第2貫孔62之配置位置的變化之一例的俯視圖。
如圖7所示，在安裝基板50的平面視角下，第1貫孔61的中心宜位於後述位置之任一者：(1)第1假想直線91上的位置(例如：圖7中的第1貫孔613之中心位置)；(2)於第1邊201延伸之方向(圖7中之y軸方向)上超過第2邊202之第1半導體裝置1的外側，且，第2邊202延伸之方向(圖7中之x軸方向)上第1閘極墊119的中心與第1邊201之間(例如：圖7中之第1貫孔612的中心)，或，(3)在第2邊202延伸之方向上超過第1邊201之第1半導體裝置1的外側，且，在第1邊201延伸之
方向上第1閘極墊119的中心與第2邊202之間(例如：圖7中的第1貫孔611的中心)。
藉由使第1貫孔61的中心配置在如此之位置，可將金屬配線55的長度較短。進而，在藉由兩面安裝來將閘極墊的位置對齊時，可以將配線(貫孔)在表背共通化，可以將基板配線簡潔化。又，在(1)的配置時，會得到：半導體裝置1的形狀在半導體層40的平面視角下亦可為正方形亦可為長方形皆可通用之通用性的高度。又，在(2)的配置時，貫孔不妨礙流經安裝基板和半導體裝置之主電流，因此可以降低導通電阻。又，在(3)的配置時，就不用增加安裝基板40的寬度，因此可以實現半導體模組5之節省空間。
在此，在安裝基板的平面視角下之貫孔的中心是指：在安裝基板的平面視角下之貫孔的形狀中之重心。例如：在貫孔為真圓形時，貫孔的中心是該真圓形的中心。
如圖7所示，在安裝基板50的平面視角下，第2貫孔62的中心宜位於後述位置之任一者：(1)第1假想直線91上的位置(例如：圖7中的第2貫孔623之中心位置)；(2)於第3邊203延伸之方向(圖7中之y軸方向)上超過第4邊204之第1半導體裝置1的外側，且，在第4邊204延伸之方向(圖7中之x軸方向)上第2閘極墊129的中心與第3邊203之間(例如：圖7中之第2貫孔622的中心)，或，(3)在第4邊204延伸之方向上超過第3邊203之第1半導體裝置1的外側，且，在第3邊203延伸之方向上第2閘極墊129的中心與第4邊204之間(例如：圖7中的第2貫孔621的中心)。
藉由使第2貫孔62的中心配置在如此之位置，可將金屬配線56的長度較短。進而，在藉由兩面安裝來將閘極墊的位置對齊時，可以將配線(貫孔)在表背共通化，可以將基板配線簡潔化。又，在(1)的配置時，會得到：半導體裝置1的形狀在半導體層40的平面視角下亦可為正方形亦可為長方形皆可通用之通用性的高度。又，在(2)的配置時，貫孔不妨礙流經安裝基板和半導體裝置之主電流，因此可以降低導通電阻。又，在(3)的配置時，就不用增加安裝基板
40的寬度，因此可以實現半導體模組5之節省空間。
在此，在安裝基板的平面視角下之貫孔的中心是指：在安裝基板的平面視角下之貫孔的形狀中之重心。例如：在貫孔為真圓形時，貫孔的中心是該真圓形的中心。
[1-4.考察]
依據上述構成之半導體裝置1，2個同型的半導體裝置1分別面朝下安裝在安裝基板之表面與背面，並採用同時驅動開啟及關閉(ONOFF)的使用方式，在這情況下，在安裝基板的平面視角下，2個半導體裝置1的中心重疊，且，以將另一個半導體裝置1相對於其中一個半導體裝置1之朝向以通過半導體裝置1的中心且垂直於安裝基板的平面之旋轉軸為中心旋轉90度後之朝向安裝，亦即，將其中一個半導體裝置1以圖6中的(c)之朝向安裝，且將另一個半導體裝置1以圖6中之(a)之朝向安裝，藉此，便可以將其中一個半導體裝置1之第1閘極墊119的位置與另一個半導體裝置1之第1閘極墊119的位置對齊，以及將其中一個半導體裝置1之第2閘極墊129的位置與另一個半導體裝置1之第2閘極墊129的位置對齊。
藉此，在安裝基板中，其中該等2個同型的半導體裝置1分別安裝在安裝基板之表面與背面，便可以將控制其中一個半導體裝置1之第1閘極墊119與另一個半導體裝置1之第1閘極墊119兩者電位之配線、以及控制其中一個半導體裝置1之第2閘極墊129與另一個半導體裝置1之第2閘極墊129兩者電位之配線分別共通化，因此與個別設置的情況相比，配線(貫孔)數得以減半。
因而，可以設計成確保在安裝基板中供主電流流動之電流路徑為寬廣，導通電阻降低。
像這樣，依據上述構成之半導體裝置1，可以提供一種半導體裝置，其具有有效率地將電流流動在供安裝之安裝基板中之電流路徑之特徵。
又，從圖6中之(a)及圖6中之(c)可知，在將2個同型的半導體裝置1分別面朝下安裝在安裝基板之表面與背面的情況下，在安裝基板的平面視角下，2個半導體裝置1的中心重疊，且，以使相對於其中一個半導體裝置1之另一個半導體裝置1之朝向以通過半導體裝置1的中心且垂直於安裝基板的平面之旋轉軸為中心旋轉90度後之朝向安裝，藉此，便可以在安裝基板的平面視角下，將2個半導體裝置1之第1半導體層上面區域S1及2個半導體裝置1之第2半導體層上面區域S2以包夾安裝基板之表背的方式完全疊合。
藉此，在安裝該等2個半導體裝置1之安裝基板中，可以將電流路徑之導通截面積擴大到最大限度，能得到減少導通電阻的效果。又，第1半導體層上面區域S1彼此、第2半導體層上面區域S2彼此的重疊愈多，雖未圖示，但是與源極有關之貫孔亦可以共通設置，因此對導通電阻的減少有效。
另，半導體裝置1之中心是指在半導體層40的平面視角下，半導體裝置1之對角線的交點。
圖8是顯示半導體裝置1和比較例之習知型半導體裝置中，將半導體裝置安裝在安裝基板的情況下安裝基板之寬度的狹小度、包含安裝基板之配線的導通電阻、貫孔之共通化、閘極配線設計容易性、安裝基板之彎曲強度作為對象來比較之比較結果之一覽圖。
在此，比較例1是習知型半導體裝置，其中將配置1個以上之第1源極墊之區域與配置1個以上之第2源極墊之區域的邊界，和半導體裝置的第1邊及與其相向的第3邊之朝向正交，第1閘極墊和第2閘極墊配置在半導體裝置的角落。比較例2是習知型半導體裝置，其中將配置1個以上之第1源極墊之區域與配置1個以上之第2源極墊之區域的邊界，和半導體裝置的第1邊及與其相向的第3邊之朝向正交，第1閘極墊和第2閘極墊配置在半導體裝置之縱向中央。比較例3是習知型半導體裝置，其中將配置1個以上之第1源極墊之區域與配置1個以上之
第2源極墊之區域的邊界和半導體裝置的第1邊及與其相向的第3邊之朝向正交，第1閘極墊和第2閘極墊配置在半導體裝置之縱向中央。
如圖8所示，半導體裝置1相對於比較例1、比較例2及比較例3，分別在於將半導體裝置安裝在安裝基板的情況下其中朝y軸方向之配線拉出、閘極配線之設計容易性、朝x軸方向之配線拉出等觀點上乃具有至少1個以上優異的性能。
不過在比較例2中，雖然和本揭示相同，具有在兩面安裝時可以將配線簡潔化之特徵，但是在本揭示中，可以讓在表背共通化之配線(貫孔)在不成為主電流之障礙的狀態下靠向安裝基板的端部(關於圖8之朝y軸方向之配線拉出，乃具有優異的性能)。
圖9是顯示針對半導體裝置1、比較例1、比較例2和比較例3，將半導體裝置安裝在各種構成之安裝基板的情況下其中主電流流動的寬度、貫孔的數目、貫孔的配置位置、安裝基板的寬度之狹小化作為對象來比較之比較結果之一覽圖。圖9中的L1、L2、L3是以虛擬穿透的方式圖示從表面側俯視時之各層的配線設置。
如圖9所示，半導體裝置1相對於比較例1、比較例2及比較例3，就算是安裝在各種構成之安裝基板的情況下，在主電流流動的寬度、貫孔的數目、貫孔的配置位置、安裝基板的寬度之狹小化的觀點上，尤其是在大電流充電中，乃具有多數優異的性能。
又，半導體裝置1因為安裝基板的餘隙相對於長邊方向傾斜，因此針對安裝基板的彎曲強度亦具有較優異的特徵。
另，在實施形態1中，1個以上之第1源極墊111及1個以上之第2源極墊121，作為一例，配置成如圖2所圖示來說明，但只要1個以上之第1源極墊111配置在第1半導體層上面區域S1，1個以上之第2源極墊121配置在第2半導體
層上面區域S2時，並未必要配置成圖2所圖示者。
圖10A、10B、10C、10D是例示1個以上之第1源極墊111與1個以上之第2源極墊121的其他配置例之俯視圖。
如圖10A所示，亦可將1個第1源極墊111h配置在除第1閘極墊119之區域以外之第1半導體層上面區域S1之略全面，1個第2源極墊121h配置在除第2閘極墊129之區域以外之第2半導體層上面區域S2之略全面，如圖10B所示，亦可將複數個第1源極墊111i~111k平行於上面邊界線600來配置在第1半導體層上面區域S1，複數個第2源極墊121i~121k平行於上面邊界線600來配置在第2半導體層上面區域S2，如圖10C所示，亦可將複數個第1源極墊111l~111q平行於上面邊界線600被二分割，來配置在第1半導體層上面區域S1，複數個第2源極墊121l~121q平行於上面邊界線600被二分割，來配置在第2半導體層上面區域S2，如圖10D所示，亦可將2個第1源極墊111r、111s以相向的邊分別與上面邊界線600正交的方式被二分割，來配置在除第1閘極墊119之區域以外之第1半導體層上面區域S1的略全面，2個第2源極墊121r、121s以相向的邊分別與上面邊界線600正交的方式被二分割，來配置在除第2閘極墊129之區域以外之第2半導體層上面區域S2的略全面。
另，在實施形態1中，半導體裝置1及半導體層40是作為在半導體層40的平面視角下為正方形來說明。惟，未必要限定在正方形之構成。半導體裝置1及半導體層40只要在連結第1閘極墊119的中心與第2閘極墊129的中心之第1假想直線91通過半導體層40的中心而和半導體層40之各邊所形成之角成為45度的位置上，在半導體層40的平面視角下配置第1閘極墊119和第2閘極墊129時，亦可為不是正方形之長方形。
圖11是顯示非上述正方形之長方形的半導體裝置1(以下亦稱為「長方形型半導體裝置」)面朝下安裝在安裝基板50的表面的樣子之示意圖。在
此，使用圖11來說明面朝下安裝之一個例子，但在此的說明只不過是一個例子，就算是使用圖11來說明之安裝例以外的方法，在安裝基板50的表面向著z軸正之朝向的狀態下，將半導體裝置1的上面向著z軸負之朝向來安裝，藉此就可以進行面朝下安裝。
如圖11所示，長方形型半導體裝置，如圖11之(a)所圖示，將上面向著z軸正之朝向的狀態之長方形型半導體裝置相對於z軸翻面，作為圖11之(b)所圖示的狀態，進而，將z軸作為旋轉軸的方向，朝左旋轉90度，作為圖11之(c)所圖示的狀態，來安裝在安裝基板50的表面。
因而，依據長方形型半導體裝置，在將2個同型的長方形型半導體裝置分別面朝下安裝在安裝基板之表面與背面的情況下，在安裝基板的平面視角下，2個長方形型半導體裝置的中心重疊，且以將另一個長方形型半導體裝置相對於其中一個長方形型半導體裝置之朝向以通過長方形型半導體裝置的中心且垂直於安裝基板的平面之旋轉軸為中心旋轉90度後之朝向安裝，亦即，將其中一個長方形型半導體裝置以圖11中的(c)之朝向安裝，且將另一個長方形型半導體裝置以圖11中之(a)之朝向安裝，藉此，便可以將其中一個長方形型半導體裝置之第1閘極墊119的位置與另一個長方形型半導體裝置之第1閘極墊119的位置對齊，以及將其中一個長方形型半導體裝置之第2閘極墊129的位置與另一個長方形型半導體裝置之第2閘極墊129的位置對齊。
藉此，在安裝該等2個長方形型半導體裝置之安裝基板中，可以將控制其中一個長方形型半導體裝置之第1閘極墊119與其中另一個長方形型半導體裝置之第1閘極墊119兩者電位之配線、及，控制其中一個長方形型半導體裝置之第2閘極墊129與另一個長方形型半導體裝置之第2閘極墊129兩者電位之配線做成比較簡潔的構成。
此時，安裝基板50的平面視角下，第1貫孔61的中心及第2貫孔62
的中心宜位於第1假想直線91上的位置。藉此，可以將金屬配線55的長度及金屬配線56的長度較短。
(實施形態2)
[2-1.半導體裝置的構造]
以下，針對實施形態2之半導體裝置來說明。實施形態2之半導體裝置是從實施形態1之半導體裝置1變更一部分的構成來構成。因而，在此，有關實施形態2之半導體裝置，針對半導體裝置1同樣的構成要素，當做為已經說明完畢，附上相同符號，並省略其詳細說明，以與半導體裝置1之不同點為主進行說明。
圖12是顯示實施形態2之半導體裝置1a的構造之一例之俯視圖。圖13是顯示半導體裝置1a的構造之一例之俯視圖，且是虛擬地從半導體裝置1a之上面移除比後述之部分13a與後述之部分23a更上面側之構造物，讓部分13a與部分23a虛擬地顯露之狀態下的俯視圖。
如圖12及圖13所示，半導體裝置1a是從實施形態1之半導體裝置1，第1半導體層上面區域S1變更為第1半導體層上面區域S1a，第2半導體層上面區域S2變更為第2半導體層上面區域S2a，上面邊界線600變更為上面邊界線600a，1個以上之第1源極墊111變更為1個以上之第1源極墊1111(在此，第1源極墊1111a、1111b、1111c、1111d、1111e及1111f)，1個以上之第2源極墊121變更為1個以上之第2源極墊1121(在此，第2源極墊1121a、1121b、1121c、1121d、1121e及1121f)，部分13變更為部分13a，部分23變更為部分23a來構成。
如圖12所示，在半導體層40的平面視角下，第1半導體層上面區域S1a與第2半導體層上面區域S2a之邊界線即上面邊界線600a是交替地連接平行於第2邊202之N-1(N為3以上的整數。在此，N為4)條線段和平行於第1邊201之N-2條線段而形成，且，在第2邊202延伸之方向及第1邊201延伸之方向上單調變化。
在本說明書中，單調變化，意指廣義的單調增加之函數或是廣義的單調減少之函數。亦即，廣義的單調增加之函數是指在x1<x2時，成為f(x1)≦f(x2)之函數f(x)，廣義的單調減少之函數是指在x1<x2時，成為f(x1)≧f(x2)之函數f(x)。
若考量了本發明之主旨(以兩面安裝來對齊閘極墊的位置，擴大第1半導體層上面區域S1a彼此、第2半導體層上面區域S2a彼此的重複)，希望上面區域中之墊布局及上面邊界線600a具有使半導體裝置1a的中心作為對稱的中心之點對稱性。在上面邊界線600c為階梯狀的情況下，不能具有嚴密的點對稱性，但是就算只有些許，抑制那背離的程度在本發明中亦是有用的。像半導體裝置1a的中心碰到階梯的邊角般之邊界形狀，無法讓這對稱性成立。為了要在階梯狀的上面邊界線600a提高點對稱性，通過半導體裝置1a的中心之部分(線段)，必須使其中心與半導體裝置1a的中心一致，進而必須在該線段延伸之方向，並且從中心向兩側的方向上具備相等數目的部分(線段)。亦即，希望是成為如下之階梯狀，在通過半導體裝置1a的中心之線段延伸的方向上，由奇數個線段所構成，在與其正交的方向上，由偶數個線段所構成。因而，由N-1條與N-2條的線段所構成之階梯狀的邊界線在線段成為奇數個之方向上，通過半導體裝置1a的中心為佳。
第1頂點501與第1交點601之距離為第1邊201的長度之1/N以上，且，比第2閘極墊129的最大直徑更長，前述第1交點601為上面邊界線600a與第1邊201之交點。
第2頂點502與第2交點602之距離為第3邊203的長度之1/N以上，且，比第1閘極墊119的最大直徑更長，前述第2交點602為上面邊界線600a與第3邊203之交點。
在此，如圖12所示，第1半導體層上面區域S1a與第2半導體層上面區域S2a在半導體層40的平面視角下互相鄰接，將半導體層40以面積二等分之其
中一者與另一者。
又，在半導體層40的平面視角下，連結第1交點601與第2交點602之第2假想直線92和第1假想直線91所形成之角θ1比45度大，且為90度以下。
如圖12所示，1個以上之第1源極墊1111為複數個，第1源極墊1111各自是在半導體層40的平面視角下，在平行於第1邊201之方向上具有長邊方向之長方形或者長圓形，並且平行於第1邊201而形成為帶狀。又，1個以上之第2源極墊1121為複數個，第2源極墊1121各自是在半導體層40的平面視角下，在平行於第3邊203之方向上具有長邊方向之長方形或者長圓形，並且平行於第3邊203而形成為帶狀。
又，隨著第1半導體層上面區域S1a的形狀從實施形態1之第1半導體層上面區域S1的形狀變更，以及第2半導體層上面區域S2a的形狀從實施形態1之第2半導體層上面區域S2的形狀變更，如圖13所示，部分13a的形狀是從實施形態1之部分13的形狀變更，部分23a的形狀是從實施形態1之部分23的形狀變更。
[2-2.半導體模組的構造]
以下，針對實施形態2之半導體模組來說明。實施形態2之半導體模組是從實施形態1之半導體模組5變更一部分的構成而所構成。因而，在此，有關實施形態2之半導體模組，針對半導體模組5同樣的構成要素，當做為已經說明完畢，附上相同符號，並省略其詳細說明，以與半導體模組5之不同點為主進行說明。
圖14是顯示實施形態2之半導體模組5a的構造之一例之俯視圖。
如圖14所示，半導體模組5a是從實施形態1之半導體模組5將半導體裝置1變更為半導體裝置1a，安裝基板50變更為安裝基板50a而所構成。在圖14中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1a之上面的構
造及安裝基板50a之表面的構造，半導體裝置1a以虛線來顯示，看起來好像透明的樣子。
安裝基板50a從安裝基板50，將第1金屬配線51變更為第1金屬配線51a，將第2金屬配線52變更為第2金屬配線52a而所構成。
圖15是顯示半導體裝置1a面朝下安裝在安裝基板50a之表面的樣子之示意圖。如圖15之(a)所圖示，將上面向著z軸正之朝向的狀態之半導體裝置1a相對於z軸翻面，作為圖15之(b)所圖示的狀態，進而將z軸作為旋轉軸的方向，往左旋轉90度，作為圖15之(c)所圖示的狀態，來安裝在安裝基板50a之表面。
此時，半導體裝置1a是以第2邊202與第4邊204平行於安裝基板50a之長邊方向延伸之方向(圖15中的x軸方向)，且第1閘極墊119位於安裝基板50a之長邊方向延伸之方向之中的第1延伸方向側(圖15之x軸之負的方向)之朝向，面朝下安裝在安裝基板50a之表面。
再回到圖14，繼續半導體模組5a的說明。
如圖14所示，第1金屬配線51a與第2金屬配線52a間隔著餘隙54a，而排列在安裝基板50a之長邊方向延伸之方向(圖14中的x軸方向)來配置。
第1金屬配線51a接合於複數個第1源極墊1111全部。第1金屬配線51a透過例如：焊料等之導電性接合材料，來接合於複數個第1源極墊1111全部。
第2金屬配線52a接合於複數個第2源極墊1121全部。第2金屬配線52a透過例如：焊料等之導電性接合材料，來接合於複數個第2源極墊1121全部。
因而，如圖14所示，半導體裝置1a便構成為：間隔著餘隙54a，面朝下安裝在橋接第1金屬配線51a與第2金屬配線52a的位置。
圖16是顯示實施形態2之半導體模組5b的構造之一例之俯視圖。
如圖16所示，半導體模組5b是從實施形態1之半導體模組5將半導體裝置1變更為半導體裝置1a，安裝基板50變更為安裝基板50b而所構成。在圖
16中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1a之上面的構造及安裝基板50b之表面的構造，半導體裝置1a以虛線來顯示，看起來好像透明的樣子。
安裝基板50b從安裝基板50，將第1金屬配線51變更為第1金屬配線51b，將第2金屬配線52變更為第2金屬配線52b，將第1貫孔61變更為第1貫孔61b，將第2貫孔62變更為第2貫孔62b，將金屬配線55變更為金屬配線55b，將金屬配線56變更為金屬配線56b而所構成。
圖17是顯示半導體裝置1a面朝下安裝在安裝基板50b之表面的樣子之示意圖。如圖17所示，如圖17之(a)所圖示，將上面向著z軸正之朝向的狀態之半導體裝置1a相對於z軸翻面，作為圖17之(b)所圖示的狀態，進而將z軸作為旋轉軸的方向，往左旋轉90度，作為圖17之(c)所圖示的狀態，來安裝在安裝基板50b之表面。
此時，半導體裝置1a是以第1邊201與第3邊203平行於安裝基板50b之長邊方向延伸之方向(圖17中的x軸方向)，且第1閘極墊119位於安裝基板50b之長邊方向延伸之方向之中的第1延伸方向側(圖17之x軸之負的方向)之朝向，面朝下安裝在安裝基板50b之表面。
再回到圖16，繼續半導體模組5b的說明。
如圖16所示，安裝基板50b具備：第1貫孔61b，供電連接於第1閘極墊119之第1導體(在此，後述之電連接於第1閘極墊119之金屬配線55b，或，連接於金屬配線55b之導體)通過；及，第2貫孔62b，供電連接於第2閘極墊129之第2導體(在此，後述之電連接於第2閘極墊129之金屬配線56b，或，連接於金屬配線56b之導體)通過。
如圖16所示，第1金屬配線51b與第2金屬配線52b間隔著餘隙54b，而排列在安裝基板50b之長邊方向延伸之方向(圖16中的x軸方向)來配置。
第1金屬配線51b接合於複數個第1源極墊1111全部。第1金屬配線51b透過例如：焊料等之導電性接合材料，來接合於複數個第1源極墊1111全部。
第2金屬配線52b接合於複數個第2源極墊1121全部。第2金屬配線52b透過例如：焊料等之導電性接合材料，來接合於複數個第2源極墊1121全部。
金屬配線55b接合於第1閘極墊119。金屬配線55b透過例如：焊料等之導電性接合材料，來接合於第1閘極墊119全部。
金屬配線56b接合於第2閘極墊129。金屬配線56b透過例如：焊料等之導電性接合材料，來接合於第2閘極墊129全部。
因而，如圖16所示，半導體裝置1a便構成為：間隔著餘隙54b，面朝下安裝在橋接第1金屬配線51b與第2金屬配線52b的位置。
[2-3.考察]
依據上述構成之半導體裝置1a，在將2個同型的半導體裝置1a分別面朝下安裝在安裝基板之表面與背面，採用同時驅動開啟及關閉(ONOFF)的使用方式的情況下，在安裝基板的平面視角下，2個半導體裝置1a的中心重疊，且以將另一個半導體裝置1a相對於其中一個半導體裝置1a之朝向以通過半導體裝置1a的中心且垂直於安裝基板的平面之旋轉軸為中心旋轉90度後之朝向，亦即，將其中一個半導體裝置1a以圖15中的(c)之朝向安裝，且將另一個半導體裝置1a以圖15中之(a)之朝向安裝，或是，將其中一個半導體裝置1a以圖17中的(c)之朝向安裝，且將另一個半導體裝置1a以圖17中之(a)之朝向安裝，藉此，便可以將其中一個半導體裝置1a之第1閘極墊119的位置與另一個半導體裝置1a之第1閘極墊119的位置對齊，以及將其中一個半導體裝置1a之第2閘極墊129的位置與另一個半導體裝置1a之第2閘極墊129的位置對齊。
藉此，可以在安裝該等2個半導體裝置1a之安裝基板中，將控制其中一個半導體裝置1a之第1閘極墊119與另一個半導體裝置1a之第1閘極墊119兩
者電位之配線、以及控制其中一個半導體裝置1a之第2閘極墊129與另一個半導體裝置1a之第2閘極墊129兩者電位之配線分別共通化，因此與個別設置的情況相比，配線(貫孔)數得以減半。
因而，可以設計成確保在安裝基板中供主電流流動之電流路徑為寬廣，導通電阻降低。
又，將控制第1閘極墊119與第2閘極墊129兩者電位之配線分別共通化，可以減少迄今不得不個別設置之配線(貫孔)數。因此，可以將安裝基板50a、安裝基板50b之常變得複雜之配線簡潔化，來提高基板設計之容易度。
因而，可以設計成確保在安裝基板中供主電流流動之電流路徑為寬廣，導通電阻降低。
像這樣，依據上述構成之半導體裝置1a，可以提供一種半導體裝置，其具有可以有效率地讓電流流動在供安裝之安裝基板中之電流路徑之特徵。
又，從圖15中之(a)及圖15中之(c)、以及圖17中之(a)及圖17中之(c)可知，在將2個半導體裝置1a分別面朝下安裝在安裝基板之表面與背面的情況下，在安裝基板的平面視角下，2個半導體裝置1a的中心重疊，且，以將另一個半導體裝置1a相對於其中一個半導體裝置1a之朝向以通過半導體裝置1a的中心且垂直於安裝基板的平面之旋轉軸為中心旋轉90度後之朝向安裝，藉此，便可以在安裝基板的平面視角下，將2個半導體裝置1a之第1半導體層上面區域S1a與2個半導體裝置1a之第2半導體層上面區域S2a疊合。
藉此，在安裝該等2個半導體裝置1a之安裝基板中，可以將電流路徑之導通截面積做成較為寬廣。
圖18是顯示(1)在半導體層40的平面視角下之其中一個半導體裝置1a之第1半導體層上面區域S1a與另一個半導體裝置1a之第1半導體層上面區域S1a之面積重複的程度(亦即，其中一個半導體裝置1a之第2半導體層上面區域S2a
與另一個半導體裝置1a之第2半導體層上面區域S2a之面積重複的程度)即整合度(以下亦只稱為「整合度」)、(2)以圖8的比較例1作為習知的基準時，與基準比較時之整合度的改善率(以下亦稱為「習知比整合度改善率」)之關係的圖表。
在圖18中，橫軸是將圖8的比較例1中之上面邊界線之位置作為習知的基準，半導體裝置1a的第2假想直線92從基準傾斜時之角度θ，左邊的縱軸是整合度，右邊的縱軸是習知比整合度改善率。
在圖18中，就算是作為習知基準(圖8的比較例1)之上面邊界線之配置的方式(θ=0°)，整合度也只有50%。將θ逐漸加大，整合度會從50%慢慢地增加，在θ=45°，成為最大的100%。習知比整合度改善率是以θ=0°的時候作為基準(1.0)，但在θ=45°時當然會成為2.0。另，習知比整合度改善率宜為1.1倍以上。因而，如圖18所示，希望上面邊界線從基準傾斜，以使角θ成為11.3度以上。進而，若考慮了餘裕(margin)，希望上面邊界線從基準傾斜，以使角θ成為15度以上。將θ對θ1賦予關係，θ1=45度+θ，因此作為θ1，便成為希望為60度以上，θ1宜為60度以上且90度以下。
在將角θ1為60度以上且90度以下之半導體裝置1a利用於半導體模組5a之安裝的情況下，第2假想直線92與安裝基板50a之長邊方向延伸之方向(圖15中之x軸方向)所形成之角便成為45度以上且75度以下。又，在將角θ1為60度以上且90度以下之半導體裝置1a利用於半導體模組5b之安裝的情況下，第2假想直線92與安裝基板50b之長邊方向延伸之方向(圖15中之x軸方向)所形成之角便成為15度以上且45度以下。像這樣，在將角θ1作為較佳的角度即60度以上且90度以下之半導體裝置1a利用於半導體模組5a或者半導體模組5b的情況下，第2假想直線92與安裝基板50a或者安裝基板50b之長邊方向延伸之方向所形成之角便成為15度以上且75度以下。
另，在實施形態2中，1個以上之第1源極墊1111及1個以上之第2
源極墊1121，作為一例，配置成如圖12所圖示來說明，但是若只要1個以上之第1源極墊1111配置在第1半導體層上面區域S1a，1個以上之第2源極墊1121配置在第2半導體層上面區域S2a，未必一定要配置成圖12所圖示的形態。
圖19A、19B是例示1個以上之第1源極墊1111與1個以上之第2源極墊1121之其他配置例之俯視圖。
如圖19A所示，亦可構成為：1個第1源極墊1111g配置於除第1閘極墊119之區域以外之第1半導體層上面區域S1a之略全面，1個第2源極墊1121g配置於除第2閘極墊129之區域以外之第2半導體層上面區域S2a之略全面，如圖19B所示，亦可構成為：2個第1源極墊1111h、1111i以相向的邊互相成為平行的方式被二分割，來配置於除第1閘極墊119之領域以外的第1半導體層上面區域S1a的略全面，2個第2源極墊1121h、1121i以使相向的邊互相成為平行的方式被二分割，來配置於除第2閘極墊129之區域以外的第2半導體層上面區域S2a的略全面。
(實施形態3)
[3-1.半導體裝置的構造]
以下，針對實施形態3之半導體裝置來說明。實施形態3之半導體裝置是從實施形態1之半導體裝置1變更一部分的構成來構成。因而，在此，有關實施形態3之半導體裝置，針對半導體裝置1同樣的構成要素，當做為已經說明完畢，附上相同符號，並省略其詳細說明，以與半導體裝置1之不同點為主進行說明。
圖20是顯示實施形態3之半導體裝置1c的構造之一例之俯視圖。圖21是顯示半導體裝置1c的構造之一例之俯視圖，且是虛擬地從半導體裝置1c之上面移除比後述之部分13c與後述之部分23c更上面側之構造物，讓部分13c與部分23c虛擬地顯露之狀態下的俯視圖。
如圖20及圖21所示，半導體裝置1c是從實施形態1之半導體裝置1，使第1半導體層上面區域S1變更為第1半導體層上面區域S1c，第2半導體層上面區域S2變更為第2半導體層上面區域S2c，上面邊界線600變更為上面邊界線600c，1個以上之第1源極墊111變更為1個以上之第1源極墊2111(在此，第1源極墊2111a、2111b、2111c、2111d及2111e)，1個以上之第2源極墊121變更為1個以上之第2源極墊2121(在此，第2源極墊2121a、2121b、2121c、2121d及2121e)，部分13變更為部分13c，部分23變更為部分23c來構成。
如圖20所示，在半導體層40的平面視角下，第1半導體層上面區域S1c與第2半導體層上面區域S2c之邊界線即上面邊界線600c是連結第3頂點503與第4頂點504之線段。亦即，在半導體層40的平面視角下，第1半導體層上面區域S1c和第2半導體層上面區域S2c藉由連結第3頂點503與第4頂點504之線段，來將半導體層40以面積二等分之其中一者與另一者。
又，隨著第1半導體層上面區域S1c的形狀從實施形態1之第1半導體層上面區域S1的形狀變更，以及第2半導體層上面區域S2c的形狀從實施形態1之第2半導體層上面區域S2的形狀變更，如圖21所示，部分13c的形狀是從實施形態1之部分13的形狀變更，部分23c的形狀是從實施形態1之部分23的形狀變更。
[3-2.半導體模組的構造]
以下，針對實施形態3之半導體模組來說明。實施形態3之半導體模組是從實施形態1之半導體模組5變更一部分的構成而所構成。因而，在此，有關實施形態3之半導體模組，針對半導體模組5同樣的構成要素，當做為已經說明完畢，附上相同符號，並省略其詳細說明，以與半導體模組5之不同點為主進行說明。
圖22是顯示實施形態3之半導體模組5c的構造之一例之俯視圖。
如圖22所示，半導體模組5c是從實施形態1之半導體模組5將半導體裝置1變更為半導體裝置1c，安裝基板50變更為安裝基板50c而所構成。在圖22中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1c之上面的構造及安裝基板50c之表面的構造，半導體裝置1c以虛線來顯示，看起來好像透明的樣子。
安裝基板50c從安裝基板50，將第1金屬配線51變更為第1金屬配線51c，第2金屬配線52變更為第2金屬配線52c，第1貫孔61變更為第1貫孔61c，第2貫孔62變更為第2貫孔62c，金屬配線55變更為金屬配線55c，金屬配線56變更為金屬配線56c而所構成。
如圖22所示，半導體裝置1c在半導體層40的平面視角下，是以半導體裝置1c之各邊與安裝基板50c之長邊方向延伸之方向所形成之角成為45度之朝向，面朝下安裝在安裝基板50c之表面。
如圖22所示，安裝基板50c具備：第1貫孔61c，供電連接於第1閘極墊119之第1導體(在此，後述之電連接於第1閘極墊119之金屬配線55c，或，連接於金屬配線55c之導體)通過；及，第2貫孔62c，供電連接於第2閘極墊129之第2導體(在此，後述之電連接於第2閘極墊129之金屬配線56c，或，連接於金屬配線56c之導體)通過。
如圖22所示，第1金屬配線51c與第2金屬配線52c間隔著餘隙54c，而排列在安裝基板50c之長邊方向延伸之方向(圖22中的x軸方向)來配置。
第1金屬配線51c接合於複數個第1源極墊2111全部。第1金屬配線51c透過例如：焊料等之導電性接合材料，來接合於複數個第1源極墊2111全部。
第2金屬配線52c接合於複數個第2源極墊2121全部。第2金屬配線52c透過例如：焊料等之導電性接合材料，來接合於複數個第2源極墊2121全部。
金屬配線55c接合於第1閘極墊119。金屬配線55c透過例如：焊料
等之導電性接合材料，來接合於第1閘極墊119全部。
第1貫孔61c配置於餘隙54c內。又，第1閘極墊119也配置於餘隙54c內。因而，金屬配線55c也配置於餘隙54c內。
金屬配線56c接合於第2閘極墊129。金屬配線56c透過例如：焊料等之導電性接合材料，來接合於第2閘極墊129全部。
第2貫孔62c配置於餘隙54c內。又，第2閘極墊129也配置於餘隙54c內。因而，金屬配線56c也配置於餘隙54c內。
因而，如圖22所示，半導體裝置1c便構成為：間隔著餘隙54c，面朝下安裝在橋接第1金屬配線51c與第2金屬配線52c的位置。
[3-3.考察]
依據上述構成之半導體裝置1c，如圖22所例示，在半導體層40的平面視角下，是以上面邊界線600c、亦即第1假想直線91與安裝基板50c之長邊方向延伸之方向正交之朝向，將半導體裝置1c面朝下安裝在安裝基板的表面，藉此，就可以將安裝基板的寬度有效靈活運用到最大限度，使安裝基板的金屬配線與半導體裝置1c之源極墊接合。又，在內部邊界線400與上面邊界線600c在半導體層20的平面視角下一致的情況下，在半導體裝置1c中，具有如下特徵：即使是和實施形態1或者實施形態2相同形狀、相同面積的正方形，也會因為上面邊界線600c的形狀與半導體裝置1c之閘極墊的位置，而可以將其內部以最大限度的寬度來使用作為導通路徑。也就是說，實施形態3適於讓大電流流動，可以將包含基板配線與半導體裝置1c之導通電阻呈低電阻化。進而言之，在如圖22般地使用半導體裝置1c的情況下，從第1金屬配線51c流入之電流可以從半導體裝置1c的兩邊流入，又，朝第2金屬配線52c流出之電流可以從半導體裝置1c的兩邊流出，因此對於大電流的流動非常適合。
因而，可以便能將安裝基板中供大電流流動之電流路徑設計成導
通電阻降低。
像這樣，依據上述構成之半導體裝置1c，可以提供一種半導體裝置，其具有可以有效率地讓電流流動在供安裝之安裝基板中之電流路徑之特徵。
另，在實施形態3中，1個以上之第1源極墊2111及1個以上之第2源極墊2121，作為一例，配置成如圖20所圖示來說明，但是若只要1個以上之第1源極墊2111配置在第1半導體層上面區域S1c，1個以上之第2源極墊2121配置在第2半導體層上面區域S2c，未必一定要配置成圖20所圖示的形態。
圖23A、23B、23C、23D、23E是例示1個以上之第1源極墊2111與1個以上之第2源極墊2121之其他配置例之俯視圖。
如圖23A所示，亦可構成為：1個第1源極墊2111f配置在除第1閘極墊119之區域以外之第1半導體層上面區域S1c之略全面，1個第2源極墊2121f配置於除第2閘極墊129之區域以外之第2半導體層上面區域S2c之略全面，如圖23B所示，亦可構成為：複數個第1源極墊2111g~2111h配置於第1半導體層上面區域S1c，且平行於上面邊界線600c，複數個第2源極墊2121g~2121h配置於第2半導體層上面區域S2c，且平行於上面邊界線600c，如圖23C所示，亦可構成為：複數個第1源極墊2111i~2111l配置在第1半導體層上面區域S1c，且平行於上面邊界線600c而被二分割，複數個第2源極墊2121i~2121l配置在第2半導體層上面區域S2c，且平行於上面邊界線600c而被二分割，如圖23D所示，亦可構成為：2個第1源極墊2111m、2111n配置在除第1閘極墊119之區域以外之第1半導體層上面區域S1c的略全面，且相向的邊分別以與上面邊界線600c正交之方式被二分割，2個第2源極墊2121m、2121n配置在除第2閘極墊129之區域以外之第2半導體層上面區域S2c的略全面，且相向的邊分別以與上面邊界線600c正交之方式而被二分割，如圖23E所示，亦可構成為：每次將半導體裝置1c在半導體層40的平面視角下以半導體裝置1c的中心作為旋轉軸旋轉90度時，將複數個第1源極墊
2111o~2111q配置在第1半導體層上面區域S1c，且複數個第2源極墊2121o~2121q配置在第2半導體層上面區域S2c，而形成為第1源極墊2111p、第1源極墊2111q、第2源極墊2121q和第2源極墊2121p重疊，且，第1閘極墊119、第1源極墊2111o、第2閘極墊129和第2源極墊2121o重疊的形狀。
(實施形態4)
[4-1.半導體裝置的構造]
以下，針對實施形態4之半導體裝置來說明。實施形態4之半導體裝置是從實施形態1之半導體裝置1變更一部分的構成來構成。因而，在此，有關實施形態4之半導體裝置，針對半導體裝置1同樣的構成要素，當做為已經說明完畢，附上相同符號，並省略其詳細說明，以與半導體裝置1之不同點為主進行說明。
圖24是顯示實施形態4之半導體裝置1d的構造之一例之俯視圖。圖25是顯示半導體裝置1d的構造之一例之俯視圖，且是虛擬地從半導體裝置1d之上面移除比後述之部分13d與後述之部分23d更上面側之構造物，讓部分13d與部分23d虛擬地顯露之狀態下的俯視圖。
如圖24及圖25所示，半導體裝置1d是從實施形態1之半導體裝置1，第1半導體層上面區域S1變更為第1半導體層上面區域S1d，第2半導體層上面區域S2變更為第2半導體層上面區域S2d，上面邊界線600變更為上面邊界線600d，1個以上之第1源極墊111變更為1個以上之第1源極墊3111(在此，第1源極墊3111a、3111b、3111c、3111d及3111e)，1個以上之第2源極墊121變更為1個以上之第2源極墊3121(在此，第2源極墊3121a、3121b、3121c、3121d及3121e)，部分13變更為部分13d，部分23變更為部分23d來構成。
如圖24所示，在半導體層40的平面視角下，第1半導體層上面區域S1d與第2半導體層上面區域S2d之邊界線即上面邊界線600d是交替連接平行於
第1邊201之N-1(N為3以上的整數。在此，N為4)條線段和平行於第2邊202之N-2條線段而形成，且，在第2邊202延伸之方向及第1邊201延伸之方向單調變化。
第3頂點503與第1交點601d之距離為第2邊202的長度之1/N以上，且，比第1閘極墊119的最大直徑更長，前述第1交點601d為上面邊界線600d與第2邊202之交點。
第4頂點504與第2交點602d之距離為第4邊204的長度之1/N以上，且，比第2閘極墊129的最大直徑更長，前述第2交點602d為上面邊界線600d與第4邊204之交點。
在此，如圖24所示，第1半導體層上面區域S1d與第2半導體層上面區域S2d在半導體層40的平面視角下互相鄰接，將半導體層40以面積二等分之其中一者與另一者。
又，在半導體層40的平面視角下，連結第1交點601d與第2交點602d之第2假想直線92d和第1假想直線91所形成之角θ2是0度以上，且小於45度。
如圖24所示，1個以上之第1源極墊3111為複數個，第1源極墊3111各自是在半導體層40的平面視角下，在平行於第2邊202之方向上具有長邊方向之長方形或者長圓形，並且平行於第2邊202而形成為帶狀。又，1個以上之第2源極墊3121為複數個，第2源極墊3121各自是在半導體層40的平面視角下，在平行於第4邊204之方向上具有長邊方向之長方形或者長圓形，並且平行於第4邊204而形成為帶狀。
又，隨著第1半導體層上面區域S1d的形狀從實施形態1之第1半導體層上面區域S1的形狀變更，以及第2半導體層上面區域S2d的形狀從實施形態1之第2半導體層上面區域S2的形狀變更，如圖25所示，部分13d的形狀是從實施形態1之部分13的形狀變更，部分23d的形狀是從實施形態1之部分23的形狀變更。
[4-2.半導體模組的構造]
以下，針對實施形態4之半導體模組來說明。實施形態4之半導體模組是從實施形態3之半導體模組5c變更一部分的構成而所構成。因而，在此，有關實施形態4之半導體模組，針對半導體模組5c同樣的構成要素，當做為已經說明完畢，附上相同符號，並省略其詳細說明，以與半導體模組5c之不同點為主進行說明。
圖26是顯示實施形態4之半導體模組5d的構造之一例之俯視圖。
如圖26所示，半導體模組5d是從實施形態3之半導體模組5c將半導體裝置1c變更為半導體裝置1d，安裝基板50c變更為安裝基板50d而所構成。在圖26中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1d之上面的構造及安裝基板50d之表面的構造，半導體裝置1d以虛線來顯示，看起來好像透明的樣子。
安裝基板50d從安裝基板50，將第1金屬配線51變更為第1金屬配線51d，第2金屬配線52變更為第2金屬配線52d而所構成。
如圖26所示，第1金屬配線51d與第2金屬配線52d間隔著餘隙54d，而排列在安裝基板50d之長邊方向延伸之方向(圖26中的x軸方向)來配置。
第1金屬配線51d接合於複數個第1源極墊3111全部。第1金屬配線51d透過例如：焊料等之導電性接合材料，來接合於複數個第1源極墊3111全部。
第2金屬配線52d接合於複數個第2源極墊3121全部。第2金屬配線52d透過例如：焊料等之導電性接合材料，來接合於複數個第2源極墊3121全部。
因而，如圖26所示，半導體裝置1d便構成為：間隔著餘隙54d，來面朝下安裝在橋接第1金屬配線51d與第2金屬配線52d的位置。
[4-3.考察]
依據上述構成之半導體裝置1d，如圖26所例示，在半導體層40的
平面視角下，以第1假想直線91與安裝基板50d之長邊方向延伸之方向正交之朝向，將半導體裝置1d面朝下安裝在安裝基板的表面，藉此，就可以將安裝基板的寬度有效靈活運用，使安裝基板的金屬配線與半導體裝置1d之源極墊接合。又，在內部邊界線400與上面邊界線600d在半導體層20的平面視角下一致的情況下，在半導體裝置1d中，具有如下特徵：即使是和實施形態1或者2相同的形狀、相同面積的正方形，也因為上面邊界線600d的形狀及半導體裝置1d之閘極墊的位置，而可以將其內部以最大限度的寬度來使用作為導通路徑。也就是說，實施形態4適於讓大電流流動，可以將包含基板配線與半導體裝置1d之導通電阻呈低電阻化。進而言之，在如圖26般地使用半導體裝置1d的情況下，從第1金屬配線51d流入之電流可以從半導體裝置1d的兩邊流入，又，朝第2金屬配線52d流出之電流可以從半導體裝置1d的兩邊流出，因此對於大電流的流動非常適合。
因而，便能將安裝基板中供大電流流動之電流路徑設計成導通電阻降低。
像這樣，依據上述構成之半導體裝置1d，可以提供一種半導體裝置，其具有可以有效率地讓電流流動在供安裝之安裝基板中之電流路徑之特徵。
以下，針對角θ2之較佳的範圍進行考察。在此，針對半導體裝置1d在半導體層40的平面視角下呈正方形，上面邊界線600d與內部邊界線400一致的情況下進行考察。
圖27是半導體裝置1d的俯視圖。
在圖27中，第1控制區域71是配置有第1閘極墊119，且各邊的長度成為Z之正方形的區域，第2控制區域72是配置有第2閘極墊129，且各邊的長度成為Z之正方形的區域。
在半導體模組5d中，為了盡可能將半導體裝置1d的導通電阻降低，而希望構成為：在半導體裝置1d的上面中的第2假想直線92之中除第1控制
區域71及第2控制區域72以外之部分的線段即對向線段93比半導體層40的各邊之長度X更長。
圖27中之線段94是連結第1控制區域71的邊界與第2控制區域72的邊界且長度成為X之假想的線段。
如圖27所示，為了讓對向線段93形成比線段94更長，就必須讓角θ2大於線段94與第1假想直線91所形成之角θ3更大。
圖28是顯示半導體裝置1d之各邊的長度X、與控制區域(第1控制區域71及第2控制區域72)之各邊的長度Z之比率Z/X(以下亦稱為「比率Z/X」)、和角θ2及角θ3之關係的圖表。
在圖28中，橫軸為Z/X，第1縱軸是角θ2及角θ3的角度(傾斜角度)，第2縱軸是角θ2與角θ3之差的絕對值|θ2-θ3|之縱軸為角度(傾斜角度之差)。
如圖28所示，比率Z/X變大，角θ2與角θ3之差會縮小，同時角θ2也是，角θ3也是，絕對值會變大，而使得有效靈活運用安裝基板的寬度來將安裝基板的金屬配線與半導體裝置1d之源極墊接合之效果變得不明顯。
發明人等反覆實驗、檢討後，結果得到以下的知識見解，即，若只要在圖28中的比率Z/X比0.29小的區域時，在展現上述效果的觀點來說，是較佳的。這是指圖28當中成為|θ2-θ3|小於2度的區域。原本對向線段93是指上面邊界線600，上面邊界線600有時為實質上在平面視角下具有有限的寬度。從半導體裝置1d的中心至半導體裝置1d之外周與上面邊界線600之交點之間虛擬地描繪線段時，相當於上面邊界線600之有限寬度的部分，在該假想線段上有2度左右的偏差。因此，若|θ2-θ3|小於2度的話，實質上很難做出對向線段93與線段94之區別，故|θ2-θ3|宜為2度以上。如圖28所示，在成為比率Z/X比0.29小的區域是指θ2為0度以上且22度以下的區域。
因而，角θ2宜為0度以上且22度以下。
另，在實施形態4中，1個以上之第1源極墊3111及1個以上之第2源極墊3121，作為一例，配置成如圖24所圖示來說明，但是若只要1個以上之第1源極墊3111配置在第1半導體層上面區域S1d，1個以上之第2源極墊3121配置在第2半導體層上面區域S2d，未必一定要配置成圖24所圖示的形態。
圖29A、29B是例示1個以上之第1源極墊3111與1個以上之第2源極墊3121之其他配置例之俯視圖。
如圖29A所示，亦可將1個第1源極墊3111f配置在除第1閘極墊119之區域以外之第1半導體層上面區域S1d之略全面，1個第2源極墊3121f配置在除第2閘極墊129之區域以外之第2半導體層上面區域S2d之略全面，如圖29B所示，亦可將2個第1源極墊3111g、3111h以相向的邊成為互相平行的方式被二分割，來配置在除第1閘極墊119之區域以外之第1半導體層上面區域S1d的略全面，2個第2源極墊3121g、3121h以相向的邊成為互相平行的方式被二分割，配置在除第2閘極墊129之區域以外之第2半導體層上面區域S2d的略全面。
(實施形態5)
[5-1.半導體模組的構造]
以下，針對實施形態5之半導體模組之構造來說明。
圖30A是顯示實施形態5之半導體模組5ea的構造之一例之俯視圖。
如圖30A所示，半導體模組5ea具備：2個半導體裝置1(以下，為了將兩者區別，將其中一者稱為半導體裝置1ea，將另一者稱為半導體裝置1eb)；及半導體裝置1ea及半導體裝置1eb面朝下安裝在表面的安裝基板50ea。在圖30A中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1ea之上面的構造、半導體裝置1eb之上面的構造及安裝基板50ea之表面的構造，半導體裝置1ea及半導體裝置1eb以虛線來顯示，看起來好像透明的樣子。
如圖30A所示，半導體裝置1ea在安裝基板50ea的平面視角下，是
以第1閘極墊119的位置位於安裝基板50ea之長邊方向延伸之方向(圖30A中之x軸方向)之中的第1延伸方向側之朝向，面朝下安裝在安裝基板50ea的表面。接著，半導體裝置1eb在相對於半導體裝置1ea而往安裝基板50ea之長邊方向延伸之方向之中與第1延伸方向相反之第2延伸方向平行移動後之位置上，以半導體裝置1ea的上面邊界線600與半導體裝置1eb的上面邊界線600成為平行之朝向，且為第1閘極墊119的位置位於第1延伸方向側之朝向，面朝下安裝在安裝基板50ea的表面。
如圖30A所示，安裝基板50ea為在安裝基板50ea的平面視角下在至少安裝半導體裝置1之部位上，具固定的寬度朝長邊方向延伸的形狀。安裝基板50ea具備：第1貫孔61ea，供電連接於半導體裝置1ea之第1閘極墊119之第1導體(在此，後述之電連接於半導體裝置1ea之第1閘極墊119之金屬配線55ea，或，連接於金屬配線55ea之導體)通過；第2貫孔62ea，供電連接於半導體裝置1ea之第2閘極墊129之第2導體(在此，後述之電連接於半導體裝置1ea之第2閘極墊129之金屬配線56ea，或，連接於金屬配線56ea之導體)通過；第3貫孔63ea，供電連接於半導體裝置1eb之第1閘極墊119之第3導體(在此，後述之電連接於半導體裝置1eb之第1閘極墊119之金屬配線57ea，或，連接於金屬配線57ea之導體)通過；及第4貫孔64ea，供電連接於半導體裝置1eb之第2閘極墊129之第4導體(在此，後述之電連接於半導體裝置1eb之第2閘極墊129之金屬配線58ea，或，連接於金屬配線58ea之導體)通過。
安裝基板50ea進而在其表面具有第1金屬配線51ea、第2金屬配線52ea、第3金屬配線53ea、金屬配線55ea、金屬配線56ea、金屬配線57ea及金屬配線58ea。
第1金屬配線51ea與第2金屬配線52ea間隔著餘隙54ea，而排列在安裝基板50ea之長邊方向延伸之方向(圖30A中的x軸方向)來配置。
第2金屬配線52ea與第3金屬配線53ea間隔著餘隙54eb，而排列在安裝基板50ea之長邊方向延伸之方向來配置。
第1金屬配線51ea接合於半導體裝置1ea之1個以上之第1源極墊111全部。第1金屬配線51ea透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ea之1個以上之第1源極墊111全部。
第2金屬配線52ea接合於半導體裝置1ea之1個以上之第2源極墊121全部、及半導體裝置1eb之1個以上之第1源極墊111全部。第2金屬配線52ea透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ea之1個以上之第2源極墊121全部、及半導體裝置1eb之1個以上之第1源極墊111全部。
第3金屬配線53ea接合於半導體裝置1eb之1個以上之第2源極墊121全部。第3金屬配線53ea透過例如：焊料等之導電性接合材料，來接合於半導體裝置1eb之1個以上之第2源極墊121全部。
因而，如圖30A所示，半導體裝置1ea便構成為：間隔著餘隙54ea，來面朝下安裝在橋接第1金屬配線51ea與第2金屬配線52ea的位置，半導體裝置1eb便構成為：間隔著餘隙54eb，來面朝下安裝在橋接第2金屬配線52ea與第3金屬配線53ea的位置。
金屬配線55ea接合於半導體裝置1ea之第1閘極墊119。金屬配線55ea透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ea之第1閘極墊119。
金屬配線56ea接合於半導體裝置1ea之第2閘極墊129。金屬配線56ea透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ea之第2閘極墊129。
金屬配線57ea接合於半導體裝置1eb之第1閘極墊119。金屬配線57ea透過例如：焊料等之導電性接合材料，來接合於半導體裝置1eb之第1閘極墊
119。
金屬配線58ea接合於半導體裝置1eb之第2閘極墊129。金屬配線58ea透過例如：焊料等之導電性接合材料，來接合於半導體裝置1eb之第2閘極墊129。
圖30B是顯示實施形態5之半導體模組5eb的構造之一例之俯視圖。
如圖30B所示，半導體模組5eb是從半導體模組5ea將2個半導體裝置1(半導體裝置1ea及半導體裝置1eb)變更為2個半導體裝置1a(以下為了將兩者區別，將其中一個稱為半導體裝置1aea，另一個稱為半導體裝置1aeb)，安裝基板50ea變更為安裝基板50eb而所構成。在圖30B中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1aea之上面的構造、半導體裝置1aeb之上面的構造及安裝基板50eb之表面的構造，半導體裝置1aea及半導體裝置1aeb以虛線來顯示，看起來好像透明的樣子。
如圖30B所示，半導體裝置1aea在安裝基板50eb的平面視角下，是以第1閘極墊119的位置位於安裝基板50eb之長邊方向延伸之方向(圖30B中之x軸方向)之中的第1延伸方向側之朝向，面朝下安裝在安裝基板50eb的表面。接著，半導體裝置1aeb是在相對於半導體裝置1aea而往安裝基板50eb之長邊方向延伸之方向之中與第1延伸方向相反之第2延伸方向平行移動後之位置上，以半導體裝置1aea之第2假想直線92與半導體裝置1aeb之第2假想直線92成為平行之朝向，且為第1閘極墊119的位置位於第1延伸方向側之朝向，面朝下安裝在安裝基板50eb的表面。
安裝基板50eb從安裝基板50ea，將第1金屬配線51ea變更為第1金屬配線51eb，第2金屬配線52ea變更為第2金屬配線52eb，第3金屬配線53ea變更為第3金屬配線53eb而所構成。
第1金屬配線51eb與第2金屬配線52eb間隔著餘隙54ec，而排列在
安裝基板50eb之長邊方向延伸之方向(圖30B中的x軸方向)來配置。
第2金屬配線52eb與第3金屬配線53eb間隔著餘隙54ed，而排列在安裝基板50eb之長邊方向延伸之方向來配置。
第1金屬配線51eb接合於半導體裝置1aea之1個以上之第1源極墊1111全部。第1金屬配線51eb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aea之1個以上之第1源極墊1111全部。
第2金屬配線52eb接合於半導體裝置1aea之1個以上之第2源極墊1121全部、及半導體裝置1aeb之1個以上之第1源極墊1111全部。第2金屬配線52eb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aea之1個以上之第2源極墊1121全部、及半導體裝置1aeb之1個以上之第1源極墊1111全部。
第3金屬配線53eb接合於半導體裝置1aeb之1個以上之第2源極墊1121全部。第3金屬配線53eb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aeb之1個以上之第2源極墊1121全部。
因而，如圖30B所示，半導體裝置1aea便構成為：間隔著餘隙54ec，來面朝下安裝在橋接第1金屬配線51eb與第2金屬配線52eb的位置，半導體裝置1aeb是構成為：間隔著餘隙54ed，來面朝下安裝在橋接第2金屬配線52eb與第3金屬配線53eb的位置。
圖30C是顯示實施形態5之半導體模組5ec的構造之一例之俯視圖。
如圖30C所示，半導體模組5ec具備：2個半導體裝置1a(以下為了將兩者區別，將其中一個稱為半導體裝置1aec，將另一個稱為半導體裝置1aed)；及半導體裝置1aec及半導體裝置1aed面朝下安裝在表面的安裝基板50ec。在圖30C中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1aec之上面的構造、半導體裝置1aed之上面的構造及安裝基板50ec之表面的構造，半導體裝置1aec及半導體裝置1aed以虛線來顯示，看起來好像透明的樣子。
如圖30C所示，安裝基板50ec為在安裝基板50ec的平面視角下在至少安裝半導體裝置1a之部位上，具固定的寬度朝長邊方向延伸的形狀。安裝基板50ec具備：第1貫孔61ec，供電連接於半導體裝置1aec之第1閘極墊119之第1導體(在此，後述之電連接於半導體裝置1aec之第1閘極墊119之金屬配線55ec，或，連接於金屬配線55ec之導體)通過；第2貫孔62ec，供電連接於半導體裝置1aec之第2閘極墊129之第2導體(在此，後述之電連接於半導體裝置1aec之第2閘極墊129之金屬配線56ec，或，連接於金屬配線56ec之導體)通過；第3貫孔63ec，供電連接於半導體裝置1aed之第1閘極墊119之第3導體(在此，後述之電連接於半導體裝置1aed之第1閘極墊119之金屬配線57ec，或，連接於金屬配線57ec之導體)通過；及第4貫孔64ec，供電連接於半導體裝置1aed之第2閘極墊129之第4導體(在此，後述之電連接於半導體裝置1aed之第2閘極墊129之金屬配線58ec，或，連接於金屬配線58ec之導體)通過。
安裝基板50ec進而在其表面具有第1金屬配線51ec、第2金屬配線52ec、第3金屬配線53ec、金屬配線55ec、金屬配線56ec、金屬配線57ec、及金屬配線58ec。
如圖30C所示，第1金屬配線51ec與第2金屬配線52ec間隔著餘隙54ee，而排列在安裝基板50ec之長邊方向延伸之方向(圖30C中的x軸方向)來配置。
第2金屬配線52ec與第3金屬配線53ec間隔著餘隙54ef，而排列在安裝基板50ec之長邊方向延伸之方向來配置。
第1金屬配線51ec接合於半導體裝置1aec之1個以上之第1源極墊1111全部。第1金屬配線51ec透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aec之1個以上之第1源極墊1111全部。
第2金屬配線52ec接合於半導體裝置1aec之1個以上之第2源極墊
1121全部、及半導體裝置1aed之1個以上之第1源極墊1111全部。第2金屬配線52ec透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aec之1個以上之第2源極墊1121全部、及半導體裝置1aed之1個以上之第1源極墊1111全部。
第3金屬配線53ec接合於半導體裝置1aed之1個以上之第2源極墊1121全部。第3金屬配線53ec透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aed之1個以上之第2源極墊1121全部。
因而，如圖30C所示，半導體裝置1aec便構成為：間隔著餘隙54ee，來面朝下安裝在橋接第1金屬配線51ec與第2金屬配線52ec的位置，半導體裝置1aed便構成為：間隔著餘隙54ef，來面朝下安裝在橋接第2金屬配線52ec與第3金屬配線53ec的位置。
金屬配線55ec接合於半導體裝置1aec之第1閘極墊119。金屬配線55ec透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aec之第1閘極墊119。
金屬配線56ec接合於半導體裝置1aec之第2閘極墊129。金屬配線56ec透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aec之第2閘極墊129。
金屬配線57ec接合於半導體裝置1aed之第1閘極墊119。金屬配線57ec透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aed之第1閘極墊119。
金屬配線58ec接合於半導體裝置1aed之第2閘極墊129。金屬配線58ec透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aed之第2閘極墊129。
圖30D是顯示實施形態5之半導體模組5ed的構造之一例之俯視圖。
如圖30D所示，半導體模組5ed具備：2個半導體裝置1c(以下為了將兩者區別，將其中一個稱為半導體裝置1cea，將另一個稱為半導體裝置1ceb)；及半導體裝置1cea及半導體裝置1ceb面朝下安裝在表面的安裝基板50ed。在圖30D中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1cea之上面的構造、半導體裝置1ceb之上面的構造及安裝基板50ed之表面的構造，半導體裝置1cea及半導體裝置1ceb以虛線來顯示，看起來好像透明的樣子。
如圖30D所示，安裝基板50ed為在安裝基板50ed的平面視角下在至少安裝半導體裝置1c之部位上，具固定的寬度朝長邊方向延伸的形狀。安裝基板50ed具備：第1貫孔61ed，供電連接於半導體裝置1cea之第1閘極墊119之第1導體(在此，後述之電連接於半導體裝置1cea之第1閘極墊119之金屬配線55ed，或，連接於金屬配線55ed之導體)通過；第2貫孔62ed，供電連接於半導體裝置1cea之第2閘極墊129之第2導體(在此，後述之電連接於半導體裝置1cea之第2閘極墊129之金屬配線56ed，或，連接於金屬配線56ed之導體)通過；第3貫孔63ed，供電連接於半導體裝置1ceb之第1閘極墊119之第3導體(在此，後述之電連接於半導體裝置1ceb之第1閘極墊119之金屬配線57ed，或，連接於金屬配線57ed之導體)通過；及第4貫孔64ed，供電連接於半導體裝置1ceb之第2閘極墊129之第4導體(在此，後述之電連接於半導體裝置1ceb之第2閘極墊129之金屬配線58ed，或，連接於金屬配線58ed之導體)通過。
安裝基板50ed進而在其表面具有第1金屬配線51ed、第2金屬配線52ed、第3金屬配線53ed、金屬配線55ed、金屬配線56ed、金屬配線57ed、及金屬配線58ed。
如圖30D所示，第1金屬配線51ed與第2金屬配線52ed間隔著餘隙54eg，而排列在安裝基板50ed之長邊方向延伸之方向(圖30D中的x軸方向)來配置。
第2金屬配線52ed與第3金屬配線53ed間隔著餘隙54eh，而排列在安裝基板50ed之長邊方向延伸之方向來配置。
第1金屬配線51ed接合於半導體裝置1cea之1個以上之第1源極墊2111全部。第1金屬配線51ed透過例如：焊料等之導電性接合材料，來接合於半導體裝置1cea之1個以上之第1源極墊2111全部。
第2金屬配線52ed接合於半導體裝置1cea之1個以上之第2源極墊2121全部、及半導體裝置1ceb之1個以上之第1源極墊2111全部。第2金屬配線52ed透過例如：焊料等之導電性接合材料，來接合於半導體裝置1cea之1個以上之第2源極墊2121全部、及半導體裝置1ceb之1個以上之第1源極墊2111全部。
第3金屬配線53ed接合於半導體裝置1ceb之1個以上之第2源極墊2121全部。第3金屬配線53ed透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ceb之1個以上之第2源極墊2121全部。
因而，如圖30D所示，半導體裝置1cea便構成為：間隔著餘隙54eg，來面朝下安裝在橋接第1金屬配線51ed與第2金屬配線52ed的位置，半導體裝置1ceb便構成為：間隔著餘隙54eh，來面朝下安裝在橋接第2金屬配線52ed與第3金屬配線53ed的位置。
金屬配線55ed接合於半導體裝置1cea之第1閘極墊119。金屬配線55ed透過例如：焊料等之導電性接合材料，來接合於半導體裝置1cea之第1閘極墊119。
第1貫孔61ed是配置於餘隙54eg內。又，半導體裝置1cea之第1閘極墊119亦配置於餘隙54eg內。因而，金屬配線55ed亦配置於餘隙54eg內。
金屬配線56ed接合於半導體裝置1cea之第2閘極墊129。金屬配線56ed透過例如：焊料等之導電性接合材料，來接合於半導體裝置1cea之第2閘極墊129。
第2貫孔62ed是配置於餘隙54eg內。又，半導體裝置1cea之第2閘極墊129亦配置於餘隙54eg內。因而，金屬配線56ed亦配置於餘隙54eg內。
金屬配線57ed接合於半導體裝置1ceb之第1閘極墊119。金屬配線57ed透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ceb之第1閘極墊119。
第3貫孔63ed是配置於餘隙54eh內。又，半導體裝置1ceb之第1閘極墊119亦配置於餘隙54eh內。因而，金屬配線57ed亦配置於餘隙54eh內。
金屬配線58ed接合於半導體裝置1ceb之第2閘極墊129。金屬配線58ed透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ceb之第2閘極墊129。
第4貫孔64ed是配置於餘隙54eh內。又，半導體裝置1ceb之第2閘極墊129亦配置於餘隙54eh內。因而，金屬配線58ed亦配置於餘隙54eh內。
圖30E是顯示實施形態5之半導體模組5ee的構造之一例之俯視圖。
如圖30E所示，半導體模組5ee是從半導體模組5ed將2個半導體裝置1c(半導體裝置1cea及半導體裝置1ceb)變更為2個半導體裝置1d(以下為了將兩者區別，將其中一個稱為半導體裝置1dea，將另一個稱為半導體裝置1deb)，安裝基板50ed變更為安裝基板50ee而所構成。在圖30E中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1dea之上面的構造、半導體裝置1deb之上面的構造及安裝基板50ee之表面的構造，半導體裝置1dea及半導體裝置1deb以虛線來顯示，看起來好像透明的樣子。
安裝基板50ee從安裝基板50ed，將第1金屬配線51ed變更為第1金屬配線51ee，第2金屬配線52ed變更為第2金屬配線52ee，第3金屬配線53ed變更為第3金屬配線53ee而所構成。
第1金屬配線51ee與第2金屬配線52ee間隔著餘隙54ei，而排列在安
裝基板50ee之長邊方向延伸之方向(圖30E中的x軸方向)來配置。
第2金屬配線52ee與第3金屬配線53ee間隔著餘隙54ej，而排列在安裝基板50ee之長邊方向延伸之方向來配置。
第1金屬配線51ee接合於半導體裝置1dea之1個以上之第1源極墊3111全部。第1金屬配線51ee透過例如：焊料等之導電性接合材料，來接合於半導體裝置1dea之1個以上之第1源極墊3111全部。
第2金屬配線52ee接合於半導體裝置1dea之1個以上之第2源極墊3121全部、及半導體裝置1deb之1個以上之第1源極墊3111全部。第2金屬配線52ee透過例如：焊料等之導電性接合材料，來接合於半導體裝置1dea之1個以上之第2源極墊3121全部、及半導體裝置1deb之1個以上之第1源極墊3111全部。
第3金屬配線53ee接合於半導體裝置1deb之1個以上之第2源極墊3121全部。第3金屬配線53ee透過例如：焊料等之導電性接合材料，來接合於半導體裝置1deb之1個以上之第2源極墊3121全部。
因而，如圖30E所示，半導體裝置1dea便構成為：間隔著餘隙54ei，來面朝下安裝在橋接第1金屬配線51ee與第2金屬配線52ee的位置，半導體裝置1deb是構成為：間隔著餘隙54ej，來面朝下安裝在橋接第2金屬配線52ee與第3金屬配線53ee的位置。
[5-2.考察]
依據上述構成之半導體模組5ea~半導體模組5ee，可以將從第1金屬配線(第1金屬配線51ea~第1金屬配線51ee)通過第2金屬配線(第2金屬配線52ea~第2金屬配線52ee)而流向第3金屬配線(第3金屬配線53ea~第3金屬配線53ee)之電流的電流路徑構成為直線狀。又，可以將第1貫孔61ea、61ec、61ed、第2貫孔62ea、62ec、62ed、第3貫孔63ea、63ec、63ed、第4貫孔64ea、64ec、64ed靠向安裝基板之端部來設置，因此不會妨礙流經安裝基板與半導體裝置之主電
流的電流路徑。
因而，可以將在安裝基板中供主電流流動之電流路徑設計成導通電阻降低。
像這樣，依據上述構成之半導體模組5ea~半導體模組5ee，可以提供一種半導體模組，其具有可以有效率地讓電流流動在安裝基板中之電流路徑之特徵。
(實施形態6)
[6-1.半導體模組的構造]
以下，針對實施形態6之半導體模組之構造來說明。
圖31A是顯示實施形態6之半導體模組5fa的構造之一例之俯視圖。
如圖31A所示，半導體模組5fa具備：2個半導體裝置1(以下，為了將兩者區別，將其中一者稱為半導體裝置1fa，將另一者稱為半導體裝置1fb)；及半導體裝置1fa及半導體裝置1fb面朝下安裝在表面的安裝基板50fa。在圖31A中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1fa之上面的構造、半導體裝置1fb之上面的構造及安裝基板50fa之表面的構造，半導體裝置1fa及半導體裝置1fb以虛線來顯示，看起來好像透明的樣子。
如圖31A所示，半導體裝置1fa在安裝基板50fa的平面視角下，是以第1閘極墊119的位置位於安裝基板50fa之長邊方向延伸之方向(圖31A中之x軸方向)之中的第1延伸方向側之朝向，面朝下安裝在安裝基板50fa的表面。接著，半導體裝置1fb是在相對於半導體裝置1fa而往與安裝基板50fa之長邊方向延伸之方向正交之方向平行移動後之位置，以半導體裝置1fa的上面邊界線600與半導體裝置1fb的上面邊界線600成為直角之朝向，且為第1閘極墊119的位置位於第1延伸方向側之朝向，面朝下安裝在安裝基板50fa的表面。
如圖31A所示，安裝基板50fa為在安裝基板50fa的平面視角下在至
少安裝半導體裝置1之部位上，具固定的寬度朝長邊方向延伸的形狀。安裝基板50fa具備：第1貫孔61fa，供電連接於半導體裝置1fa之第1閘極墊119之第1導體(在此，後述之電連接於半導體裝置1fa之第1閘極墊119之金屬配線55fa，或，連接於金屬配線55fa之導體)通過；第2貫孔62fa，供電連接於半導體裝置1fa之第2閘極墊129及電連接於半導體裝置1fb之第2閘極墊129之第2導體(在此，後述之電連接於半導體裝置1fa之第2閘極墊129及半導體裝置1fb之第2閘極墊129之金屬配線56fa，或，連接於金屬配線56fa之導體)通過；第3貫孔63fa，供電連接於半導體裝置1fb之第1閘極墊119之第3導體(在此，後述之電連接於半導體裝置1fb之第1閘極墊119之金屬配線57fa，或，連接於金屬配線57fa之導體)通過。
安裝基板50fa進而在其表面具有第1金屬配線51fa、第2金屬配線52fa、金屬配線55fa、金屬配線56fa、及金屬配線57fa。
第1金屬配線51fa與第2金屬配線52fa間隔著餘隙54fa，而排列在安裝基板50fa之長邊方向延伸之方向(圖31A中的x軸方向)來配置。
第1金屬配線51fa接合於半導體裝置1fa之1個以上之第1源極墊111全部、及半導體裝置1fb之1個以上之第1源極墊111全部。第1金屬配線51fa透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fa之1個以上之第1源極墊111全部、及半導體裝置1fb之1個以上之第1源極墊111全部。
第2金屬配線52fa接合於半導體裝置1fa之1個以上之第2源極墊121全部、及半導體裝置1fb之1個以上之第2源極墊121全部。第2金屬配線52fa透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fa之1個以上之第2源極墊121全部、及半導體裝置1fb之1個以上之第2源極墊121全部。
因而，如圖31A所示，半導體裝置1fa及半導體裝置1fb便構成為：間隔著餘隙54fa，來面朝下安裝在橋接第1金屬配線51fa與第2金屬配線52fa的位置。
金屬配線55fa接合於半導體裝置1fa之第1閘極墊119。金屬配線55fa透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fa之第1閘極墊119。
金屬配線56fa接合於半導體裝置1fa之第2閘極墊129、及半導體裝置1fb之第2閘極墊129。金屬配線56fa透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fa之第2閘極墊129、及半導體裝置1fb之第2閘極墊129。
金屬配線57fa接合於半導體裝置1fb之第1閘極墊119。金屬配線57fa透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fb之第1閘極墊119。
圖31B是顯示實施形態6之半導體模組5fb的構造之一例之俯視圖。
如圖31B所示，半導體模組5fb具備：2個半導體裝置1(以下，為了將兩者區別，將其中一者稱為半導體裝置1fc，將另一者稱為半導體裝置1fd)；及半導體裝置1fc及半導體裝置1fd面朝下安裝在表面上的安裝基板50fb。在圖31B中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1fc之上面的構造、半導體裝置1fd之上面的構造及安裝基板50fb之表面的構造，半導體裝置1fc及半導體裝置1fd以虛線來顯示，看起來好像透明的樣子。
如圖31B所示，半導體裝置1fc在安裝基板50fb的平面視角下，是以第1閘極墊119的位置位於安裝基板50fb之長邊方向延伸之方向(圖31B中之x軸方向)之中的第1延伸方向側之朝向，面朝下安裝在安裝基板50fb的表面。接著，半導體裝置1fd是在相對於半導體裝置1fc而往半導體裝置1fc之上面邊界線600延伸之方向略平行移動後之位置上，以半導體裝置1fc之上面邊界線600與半導體裝置1fd之上面邊界線600在同一直線上，且第1閘極墊119的位置位於第1延伸方向側之朝向，面朝下安裝在安裝基板50fb的表面。
如圖31B所示，安裝基板50fb為在安裝基板50fb的平面視角下在至
少安裝半導體裝置1之部位上，具固定的寬度朝長邊方向延伸的形狀。安裝基板50fb具備：第1貫孔61fb，供電連接於半導體裝置1fc之第1閘極墊119之第1導體(在此，後述之電連接於半導體裝置1fc之第1閘極墊119之金屬配線55fb，或，連接於金屬配線55fb之導體)通過；第2貫孔62fb，供電連接於半導體裝置1fc之第2閘極墊129之第2導體(在此，後述之電連接於半導體裝置1fc之第2閘極墊129之金屬配線56fb，或，連接於金屬配線56fb之導體)通過；第3貫孔63fb，供電連接於半導體裝置1fd之第1閘極墊119之第3導體(在此，後述之電連接於半導體裝置1fd之第1閘極墊119之金屬配線57fb，或，連接於金屬配線57fb之導體)通過；及第4貫孔64fb，供電連接於半導體裝置1fd之第2閘極墊129之第4導體(在此，後述之電連接於半導體裝置1fd之第2閘極墊129之金屬配線58fb，或，連接於金屬配線58fb之導體)通過。
安裝基板50fb進而在其表面具有第1金屬配線51fb、第2金屬配線52fb、金屬配線55fb、金屬配線56fb、金屬配線57fb、及金屬配線58fb。
第1金屬配線51fb與第2金屬配線52fb間隔著餘隙54fb，而排列在安裝基板50fb之長邊方向延伸之方向(圖31B中的x軸方向)來配置。
第1金屬配線51fb接合於半導體裝置1fc之1個以上之第1源極墊111全部、及半導體裝置1fd之1個以上之第1源極墊111全部。第1金屬配線51fb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fc之1個以上之第1源極墊111全部、及半導體裝置1fd之1個以上之第1源極墊111全部。
第2金屬配線52fb接合於半導體裝置1fc之1個以上之第2源極墊121全部、及半導體裝置1fd之1個以上之第2源極墊121全部。第2金屬配線52fb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fc之1個以上之第2源極墊121全部、及半導體裝置1fd之1個以上之第2源極墊121全部。
因而，如圖31B所示，半導體裝置1fc及半導體裝置1fd便構成為：
間隔著餘隙54fb，來面朝下安裝在橋接第1金屬配線51fb與第2金屬配線52fb的位置。
金屬配線55fb接合於半導體裝置1fc之第1閘極墊119。金屬配線55fb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fc之第1閘極墊119。
金屬配線56fb接合於半導體裝置1fc之第2閘極墊129。金屬配線56fb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fc之第2閘極墊129。
金屬配線57fb接合於半導體裝置1fd之第1閘極墊119。金屬配線57fb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fd之第1閘極墊119。
金屬配線58fb接合於半導體裝置1fd之第2閘極墊129。金屬配線58fb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1fd之第2閘極墊129。
圖31C是顯示實施形態6之半導體模組5fc的構造之一例之俯視圖。
如圖31C所示，半導體模組5fc是從半導體模組5fa將2個半導體裝置1(半導體裝置1fa及半導體裝置1fb)變更為2個半導體裝置1a(以下為了將兩者區別，將其中一個稱為半導體裝置1afa，將另一個稱為半導體裝置1afb)，安裝基板50fa變更為安裝基板50fc而所構成。在圖31C中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1afa之上面的構造、半導體裝置1afb之上面的構造及安裝基板50fc之表面的構造，半導體裝置1afa及半導體裝置1afb以虛線來顯示，看起來好像透明的樣子。
如圖31C所示，半導體裝置1afa在安裝基板50fc的平面視角下，是以第1閘極墊119的位置位於安裝基板50fc之長邊方向延伸之方向(圖31C中之x軸
方向)之中的第1延伸方向側之朝向，面朝下安裝在安裝基板50fc的表面。接著，半導體裝置1afb是在相對於半導體裝置1afa而往與安裝基板50fc之長邊方向延伸之方向正交之方向平行移動後之位置，以半導體裝置1afa之第2假想直線92與半導體裝置1afb之第2假想直線92成為直角之朝向，且為第1閘極墊119的位置位於第1延伸方向側之朝向，面朝下安裝在安裝基板50fc的表面。
安裝基板50fc從安裝基板50fa，將第1金屬配線51fa變更為第1金屬配線51fc，第2金屬配線52fa變更為第2金屬配線52fc而所構成。
第1金屬配線51fc與第2金屬配線52fc間隔著餘隙54fc，而排列在安裝基板50fc之長邊方向延伸之方向(圖30B中的x軸方向)來配置。
第1金屬配線51fc接合於半導體裝置1afa之1個以上之第1源極墊1111全部、及半導體裝置1afb之1個以上之第1源極墊1111全部。第1金屬配線51fc透過例如：焊料等之導電性接合材料，來接合於半導體裝置1afa之1個以上之第1源極墊1111全部、及半導體裝置1afb之1個以上之源極墊1111全部。
第2金屬配線52fc接合於半導體裝置1afa之1個以上之第2源極墊1121全部、及半導體裝置1afb之1個以上之第2源極墊1121全部。第2金屬配線52fc透過例如：焊料等之導電性接合材料，來接合於半導體裝置1afa之1個以上之第2源極墊1121全部、及半導體裝置1afb之1個以上之第2源極墊1121全部。
因而，如圖31C所示，半導體裝置1afa及半導體裝置1afb便構成為：間隔著餘隙54fc，來面朝下安裝在橋接第1金屬配線51fc與第2金屬配線52fc的位置。
圖31D是顯示實施形態6之半導體模組5fd的構造之一例之俯視圖。
如圖31D所示，半導體模組5fd具備：2個半導體裝置1a(以下，為了將兩者區別，將其中一個稱為半導體裝置1afc，將另一個稱為半導體裝置1afd)；及半導體裝置1afc及半導體裝置1afd面朝下安裝在表面上的安裝基板
50fd。在圖31D中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1afc之上面的構造、半導體裝置1afd之上面的構造及安裝基板50fd之表面的構造，半導體裝置1afc及半導體裝置1afd以虛線來顯示，看起來好像透明的樣子。
如圖31D所示，半導體裝置1afc在安裝基板50fd的平面視角下，以第1閘極墊119的位置位於安裝基板50fd之長邊方向延伸之方向(圖31D中之x軸方向)之中的第1延伸方向側之朝向，面朝下安裝在安裝基板50fd的表面。接著，半導體裝置1afd在相對於半導體裝置1afc而往半導體裝置1afc之第2假想直線92延伸之方向略平行移動後之位置上，以半導體裝置1afc之第2假想直線92與半導體裝置1afd之第2假想直線92成為平行之朝向，且為第1閘極墊119的位置位於第1延伸方向側之朝向，面朝下安裝在安裝基板50fd的表面。
如圖31D所示，安裝基板50fd為在安裝基板50fd的平面視角下在至少安裝半導體裝置1a之部位上，具固定的寬度朝長邊方向延伸的形狀。安裝基板50fd具備：第1貫孔61fd，供電連接於半導體裝置1afc之第1閘極墊119之第1導體(在此，後述之電連接於半導體裝置1afc之第1閘極墊119之金屬配線55fd，或，連接於金屬配線55fd之導體)通過；第2貫孔62fd，供電連接於半導體裝置1afc之第2閘極墊129之第2導體(在此，後述之電連接於半導體裝置1afc之第2閘極墊129之金屬配線56fd，或，連接於金屬配線56fd之導體)通過；第3貫孔63fd，供電連接於半導體裝置1afd之第1閘極墊119之第3導體(在此，後述之電連接於半導體裝置1afd之第1閘極墊119之金屬配線57fd，或，連接於金屬配線57fd之導體)通過；及第4貫孔64fd，供電連接於半導體裝置1afd之第2閘極墊129之第4導體(在此，後述之電連接於半導體裝置1afd之第2閘極墊129之金屬配線58fd，或，連接於金屬配線58fd之導體)通過。
安裝基板50fd進而在其表面具有第1金屬配線51fd、第2金屬配線52fd、金屬配線55fd、金屬配線56fd、金屬配線57fd、及金屬配線58fd。
第1金屬配線51fd與第2金屬配線52fd間隔著餘隙54fd，而排列在安裝基板50fd之長邊方向延伸之方向(圖31D中的x軸方向)來配置。
第1金屬配線51fd接合於半導體裝置1afc之1個以上之第1源極墊1111全部、及半導體裝置1afd之1個以上之第1源極墊1111全部。第1金屬配線51fd透過例如：焊料等之導電性接合材料，來接合於半導體裝置1afc之1個以上之第1源極墊1111全部、及半導體裝置1afd之1個以上之第1源極墊1111全部。
第2金屬配線52fd接合於半導體裝置1afc之1個以上之第2源極墊1121全部、及半導體裝置1afd之1個以上之第2源極墊1121全部。第2金屬配線52fd透過例如：焊料等之導電性接合材料，來接合於半導體裝置1afc之1個以上之第2源極墊1121全部、及半導體裝置1afd之1個以上之第2源極墊1121全部。
因而，如圖31D所示，半導體裝置1afc及半導體裝置1afd便構成為：間隔著餘隙54fd，來面朝下安裝在橋接第1金屬配線51fd與第2金屬配線52fd的位置。
金屬配線55fd接合於半導體裝置1afc之第1閘極墊119。金屬配線55fd透過例如：焊料等之導電性接合材料，來接合於半導體裝置1afc之第1閘極墊119。
金屬配線56fd接合於半導體裝置1afc之第2閘極墊129。金屬配線56fd透過例如：焊料等之導電性接合材料，來接合於半導體裝置1afc之第2閘極墊129。
金屬配線57fd接合於半導體裝置1afd之第1閘極墊119。金屬配線57fd透過例如：焊料等之導電性接合材料，來接合於半導體裝置1afd之第1閘極墊119。
金屬配線58fd接合於半導體裝置1afd之第2閘極墊129。金屬配線58fd透過例如：焊料等之導電性接合材料，來接合於半導體裝置1afd之第2閘極
墊129。
圖31E是顯示實施形態6之半導體模組5fe的構造之一例之俯視圖。
如圖31E所示，半導體模組5fe具備：2個半導體裝置1c(以下，為了將兩者區別，將其中一個稱為半導體裝置1cfa，將另一個稱為半導體裝置1cfb)；及半導體裝置1cfa和半導體裝置1cfb面朝下安裝在表面上的安裝基板50fe。在圖31E中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1cfa之上面的構造、半導體裝置1cfb之上面的構造及安裝基板50fe之表面的構造，半導體裝置1cfa及半導體裝置1cfb以虛線來顯示，看起來好像透明的樣子。
如圖31E所示，安裝基板50fe為在安裝基板50fe的平面視角下在至少安裝半導體裝置1c之部位上，具固定的寬度朝長邊方向延伸的形狀。安裝基板50fe具備：第1貫孔61fe，供電連接於半導體裝置1cfa之第1閘極墊119之第1導體(在此，後述之電連接於半導體裝置1cfa之第1閘極墊119之金屬配線55fe，或，連接於金屬配線55fe之導體)通過；第2貫孔62fe，供電連接於半導體裝置1cfa之第2閘極墊129之第2導體(在此，後述之電連接於半導體裝置1cfa之第2閘極墊129之金屬配線56fe，或，連接於金屬配線56fe之導體)通過；第3貫孔63fe，供電連接於半導體裝置1cfb之第1閘極墊119之第3導體(在此，後述之電連接於半導體裝置1cfb之第1閘極墊119之金屬配線57fe，或，連接於金屬配線57fe之導體)通過；及第4貫孔64fe，供電連接於半導體裝置1cfb之第2閘極墊129之第4導體(在此，後述之電連接於半導體裝置1cfb之第2閘極墊129之金屬配線58fe，或，連接於金屬配線58fe之導體)通過。
安裝基板50fe進而在其表面具有第1金屬配線51fe、第2金屬配線52fe、金屬配線55fe、金屬配線56fe、金屬配線57fe、及金屬配線58fe。
第1金屬配線51fe與第2金屬配線52fe間隔著餘隙54fe，而排列在安裝基板50fe之長邊方向延伸之方向(圖31E中的x軸方向)來配置。
第1金屬配線51fe接合於半導體裝置1cfa之1個以上之第1源極墊2111全部、及半導體裝置1cfb之1個以上之第1源極墊2111全部。第1金屬配線51fe透過例如：焊料等之導電性接合材料，來接合於半導體裝置1cfa之1個以上之第1源極墊2111全部、及半導體裝置1cfb之1個以上之第1源極墊2111全部。
第2金屬配線52fe接合於半導體裝置1cfa之1個以上之第2源極墊2121全部、及半導體裝置1cfb之1個以上之第2源極墊2121全部。第2金屬配線52fe透過例如：焊料等之導電性接合材料，來接合於半導體裝置1cfa之1個以上之第2源極墊2121全部、及半導體裝置1cfb之1個以上之第2源極墊2121全部。
因而，如圖31E所示，半導體裝置1cfa及半導體裝置1cfb便構成為：間隔著餘隙54fe，來面朝下安裝在橋接第1金屬配線51fe與第2金屬配線52fe的位置。
金屬配線55fe接合於半導體裝置1cfa之第1閘極墊119。金屬配線55fe透過例如：焊料等之導電性接合材料，來接合於半導體裝置1cfa之第1閘極墊119。
第1貫孔61fe是配置於餘隙54fe內。又，半導體裝置1cfa之第1閘極墊119亦配置於餘隙54fe內。因而，金屬配線55fe亦配置於餘隙54fe內。
金屬配線56fe接合於半導體裝置1cfa之第2閘極墊129。金屬配線56fe透過例如：焊料等之導電性接合材料，來接合於半導體裝置1cfa之第2閘極墊129。
第2貫孔62fe是配置於餘隙54fe內。又，半導體裝置1cfa之第2閘極墊129亦配置於餘隙54fe內。因而，金屬配線56fe亦配置於餘隙54fe內。
金屬配線57fe接合於半導體裝置1cfb之第1閘極墊119。金屬配線57fe透過例如：焊料等之導電性接合材料，來接合於半導體裝置1cfb之第1閘極墊119。
第3貫孔63fe是配置於餘隙54fe內。又，半導體裝置1cfb之第1閘極墊119亦配置於餘隙54fe內。因而，金屬配線57fe亦配置於餘隙54fe內。
金屬配線58fe接合於半導體裝置1cfb之第2閘極墊129。金屬配線58fe透過例如：焊料等之導電性接合材料，來接合於半導體裝置1cfb之第2閘極墊129。
第4貫孔64fe是配置於餘隙54fe內。又，半導體裝置1cfb之第2閘極墊129亦配置於餘隙54fe內。因而，金屬配線58fe亦配置於餘隙54fe內。
圖31F是顯示實施形態6之半導體模組5ff的構造之一例之俯視圖。
如圖31F所示，半導體模組5ff是從半導體模組5fe將2個半導體裝置1c(半導體裝置1cfa及半導體裝置1cfb)變更為2個半導體裝置1d(以下為了將兩者區別，將其中一個稱為半導體裝置1dfa，將另一個稱為半導體裝置1dfb)，安裝基板50fe變更為安裝基板50ff而所構成。在圖31F中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1dfa之上面的構造、半導體裝置1dfb之上面的構造及安裝基板50ff之表面的構造，半導體裝置1dfa及半導體裝置1dfb以虛線來顯示，看起來好像透明的樣子。
安裝基板50ff從安裝基板50fe，將第1金屬配線51fe變更為第1金屬配線51ff，第2金屬配線52fe變更為第2金屬配線52ff而所構成。
第1金屬配線51ff與第2金屬配線52ff間隔著餘隙54ff，而排列在安裝基板50ff之長邊方向延伸之方向(圖31F中的x軸方向)來配置。
第1金屬配線51ff接合於半導體裝置1dfa之1個以上之第1源極墊3111全部、及半導體裝置1dfb之1個以上之第1源極墊3111全部。第1金屬配線51ff透過例如：焊料等之導電性接合材料，來接合於半導體裝置1dfa之1個以上之第1源極墊3111全部、及半導體裝置1dfb之1個以上之第1源極墊3111全部。
第2金屬配線52ff接合於半導體裝置1dfa之1個以上之第2源極墊
3121全部、及半導體裝置1dfb之1個以上之第2源極墊3121全部。第2金屬配線52ff透過例如：焊料等之導電性接合材料，來接合於半導體裝置1dfa之1個以上之第2源極墊3121全部、及半導體裝置1dfb之1個以上之第2源極墊3121全部。
因而，如圖31F所示，半導體裝置1dfa及半導體裝置1dfb便構成為：間隔著餘隙54ff，來面朝下安裝在橋接第1金屬配線51ff與第2金屬配線52ff的位置。
金屬配線55fe接合於半導體裝置1dfa之第1閘極墊119。金屬配線55fe透過例如：焊料等之導電性接合材料，來接合於半導體裝置1dfa之第1閘極墊119。
金屬配線56fe接合於半導體裝置1dfa之第2閘極墊129。金屬配線56fe透過例如：焊料等之導電性接合材料，來接合於半導體裝置1dfa之第2閘極墊129。
金屬配線57fe接合於半導體裝置1dfb之第1閘極墊119。金屬配線57fe透過例如：焊料等之導電性接合材料，來接合於半導體裝置1dfb之第1閘極墊119。
金屬配線58fe接合於半導體裝置1dfb之第2閘極墊129。金屬配線58fe透過例如：焊料等之導電性接合材料，來接合於半導體裝置1dfb之第2閘極墊129。
[6-2.考察]
依據上述構成之半導體模組5fa，可以只要1個第2貫孔62fa，就能實現用以供對於半導體裝置1fa之第2閘極墊129施加電壓之導體通過之貫孔、與用以供對於半導體裝置1fb之第2閘極墊129施加電壓之導體通過之貫孔。
因而，能將安裝基板50fa中供主電流流動之電流路徑設計成使導通電阻降低。
同樣地，依據上述構成之半導體模組5fc，可以只要1個第2貫孔62fa，就能實現用以供對於半導體裝置1afa之第2閘極墊129施加電壓之導體通過之貫孔、與用以供對於半導體裝置1afb之第2閘極墊129施加電壓之導體通過之貫孔。又，可以將已共通化之各自的貫孔靠向安裝基板之端部來配置，因此不會妨礙流經安裝基板與半導體裝置之主電流的電流路徑。
因而，可以將在安裝基板50fc中供主電流流動之電流路徑設計成導通電阻降低。
像這樣，依據上述構成之半導體模組5fa及半導體模組5fc，可以提供一種半導體模組，其具有可以有效率地讓電流流動在安裝基板中之電流路徑之特徵。
上述構成之半導體模組5fa~半導體模組5fd可以將貫孔配置在不妨礙流經安裝基板與半導體裝置之主電流之位置。又，在半導體模組5fa與半導體模組5fc中，也可以將一部分貫孔共通化。因而，可以做到降低安裝基板之導通電阻之設計。
同樣地，上述構成之半導體模組5fe和半導體模組5ff，可以將貫孔配置在餘隙上不妨礙流經安裝基板與半導體裝置之主電流之位置。因而，可以做到降低安裝基板之導通電阻之設計。
(實施形態7)
[7-1.半導體模組的構造]
以下，針對實施形態7之半導體模組之構造來說明。
圖32A是顯示實施形態7之半導體模組5ga的構造之一例之俯視圖。
如圖32A所示，半導體模組5ga具備：2個半導體裝置1(以下，為了將兩者區別，將其中一個稱為半導體裝置1ga，將另一個稱為半導體裝置1gb)；
及半導體裝置1ga面朝下安裝在表面(以下亦稱為「第1表面」)且半導體裝置1gb面朝下安裝在背面(以下亦稱為「第2表面」)的安裝基板50ga。在圖32A中，對於圖32A之(a)的部分中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1ga之上面的構造及安裝基板50ga之第1表面的構造，半導體裝置1ga以虛線來顯示，看起來好像透明的樣子。又，對於圖32A之(b)的部分中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1gb之上面的構造，半導體裝置1gb以外的構成要素以虛線來顯示，看起來好像透明的樣子，半導體裝置1gb則以實線來顯示。
如圖32A所示，半導體裝置1ga在安裝基板50ga的平面視角下，是以第1閘極墊119的位置位於安裝基板50ga之長邊方向延伸之方向(圖32A中之x軸方向)之中的第1延伸方向側之朝向，面朝下安裝在安裝基板50ga的第1表面。接著，半導體裝置1gb在安裝基板50ga的平面視角下，是以半導體裝置1ga與半導體裝置1gb重疊，且半導體裝置1ga之第1閘極墊119與半導體裝置1gb之第1閘極墊119的位置重疊之朝向，面朝下安裝在安裝基板50ga的第2表面。
因而，在安裝基板50ga的平面視角下，半導體裝置1ga之第1半導體層上面區域S1、與半導體裝置1gb之第1半導體層上面區域S1會重疊100%，且，半導體裝置1ga之第2半導體層上面區域S2、與半導體裝置1gb之第2半導體層上面區域S2會重疊100%。
如圖32A所示，安裝基板50ga為在安裝基板50ga的平面視角下在至少安裝半導體裝置1之部位上，具固定的寬度朝長邊方向延伸的形狀。安裝基板50ga具備：第1貫孔61ga，供電連接於半導體裝置1ga之第1閘極墊119及半導體裝置1gb之第1閘極墊119之第1導體(在此，後述之電連接於半導體裝置1ga之第1閘極墊119之金屬配線55ga，或，連接於金屬配線55ga之導體；和電連接於半導體裝置1gb之第1閘極墊119之金屬配線55gb，或，連接於金屬配線55gb之導體)通
過；及第2貫孔62ga，供電連接於半導體裝置1ga之第2閘極墊129及半導體裝置1gb之第2閘極墊129之第2導體(在此，後述之電連接於半導體裝置1ga之第2閘極墊129之金屬配線56ga，或，連接於金屬配線56ga之導體；和電連接於半導體裝置1gb之第2閘極墊129之金屬配線56gb，或，連接於金屬配線56gb之導體)通過。
安裝基板50ga進而在其第1表面具有第1金屬配線51ga、第2金屬配線52ga、金屬配線55ga、及金屬配線56ga。
第1金屬配線51ga與第2金屬配線52ga間隔著餘隙54ga，而排列在安裝基板50ga之長邊方向延伸之方向(圖32A中的x軸方向)來配置。
第1金屬配線51ga接合於半導體裝置1ga之1個以上之第1源極墊111全部。第1金屬配線51ga透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ga之1個以上之第1源極墊111全部。
第2金屬配線52ga接合於半導體裝置1ga之1個以上之第2源極墊121全部。第2金屬配線52ga透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ga之1個以上之第2源極墊121全部。
因而，如圖32A所示，半導體裝置1ga便構成為：間隔著餘隙54ga，來面朝下安裝在橋接第1金屬配線51ga與第2金屬配線52ga的位置。
金屬配線55ga接合於半導體裝置1ga之第1閘極墊119。金屬配線55ga透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ga之第1閘極墊119。
金屬配線56ga接合於半導體裝置1ga之第2閘極墊129。金屬配線56ga透過例如：焊料等之導電性接合材料，來接合於半導體裝置1ga之第2閘極墊129。
安裝基板50ga進而在其第2表面具有第1金屬配線51gb、第2金屬配線52gb、金屬配線55gb、金屬配線56gb。
第1金屬配線51gb與第2金屬配線52gb間隔著餘隙54gb，而排列在安裝基板50ga之長邊方向延伸之方向(圖32A中的x軸方向)來配置。
第1金屬配線51gb接合於半導體裝置1gb之1個以上之第1源極墊111全部。第1金屬配線51gb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1gb之1個以上之第1源極墊111全部。
第2金屬配線52gb接合於半導體裝置1gb之1個以上之第2源極墊121全部。第2金屬配線52gb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1gb之1個以上之第2源極墊121全部。
因而，如圖32A所示，半導體裝置1gb便構成為：間隔著餘隙54gb，來面朝下安裝在橋接第1金屬配線51gb與第2金屬配線52gb的位置。
金屬配線55gb接合於半導體裝置1gb之第1閘極墊119。金屬配線55gb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1gb之第1閘極墊119。
金屬配線56gb接合於半導體裝置1gb之第2閘極墊129。金屬配線56gb透過例如：焊料等之導電性接合材料，來接合於半導體裝置1gb之第2閘極墊129。
圖32B是顯示實施形態7之半導體模組5gb的構造之一例之俯視圖。
如圖32B所示，半導體模組5gb是從半導體模組5ga將半導體裝置1ga變更為半導體裝置1aga，半導體裝置1gb變更為半導體裝置1agb，安裝基板50ga變更為安裝基板50gb而所構成。在圖32B中，對於圖32B之(a)的部分中，為了可以容易了解且圖示實際上無法目視辨認之半導體裝置1aga之上面的構造及安裝基板50gb之第1表面的構造，半導體裝置1aga以虛線來顯示，看起來好像透明的樣子。又，對於圖32B之(b)的部分中，為了可以容易了解半導體裝置1agb
之上面的構造，半導體裝置1agb以外之構成要素以虛線來顯示，看起來好像透明的樣子，半導體裝置1agb以實線顯示。
如圖32B所示，半導體裝置1aga在安裝基板50gb的平面視角下，是以第1閘極墊119的位置位於安裝基板50gb之長邊方向延伸之方向(圖32B中之x軸方向)之中的第1延伸方向側之朝向，面朝下安裝在安裝基板50gb的第1表面。接著，半導體裝置1agb在安裝基板50gb的平面視角下，是以半導體裝置1aga與半導體裝置1agb重疊，且半導體裝置1aga之第1閘極墊119與半導體裝置1agb之第1閘極墊119的位置重疊之朝向，面朝下安裝在安裝基板50gb的第2表面。
如前述，在半導體裝置1aga及半導體裝置1agb中，第2假想直線92與第1假想直線所形成之角θ1比45度大且為90度以下。因而，在安裝基板50gb的平面視角下，半導體裝置1agb之第1半導體層上面區域S1a和半導體裝置1aga之第1半導體層上面區域S1a重疊超過50%，且，半導體裝置1aga之第2半導體層上面區域S2a與半導體裝置1agb之第2半導體層上面區域S2a重疊超過50%。
安裝基板50gb從安裝基板50ga，將第1金屬配線51ga變更為第1金屬配線51gc，第2金屬配線52ga變更為第2金屬配線52gc，第1金屬配線51gb變更為第1金屬配線51gd，第2金屬配線52gb變更為第2金屬配線52gd而所構成。
第1金屬配線51gc與第2金屬配線52gc間隔著餘隙54gc，而排列在安裝基板50gb之長邊方向延伸之方向(圖32B中的x軸方向)來配置。
第1金屬配線51gc接合於半導體裝置1aga之1個以上之第1源極墊1111全部。第1金屬配線51gc透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aga之1個以上之第1源極墊1111全部。
第2金屬配線52gc接合於半導體裝置1aga之1個以上之第2源極墊1121全部。第2金屬配線52gc透過例如：焊料等之導電性接合材料，來接合於半導體裝置1aga之1個以上之第2源極墊1121全部。
因而，如圖32B所示，半導體裝置1aga便構成為：間隔著餘隙54gc，來面朝下安裝在橋接第1金屬配線51gc與第2金屬配線52gc的位置。
第1金屬配線51gd與第2金屬配線52gd間隔著餘隙54gd，而排列在安裝基板50gb之長邊方向延伸之方向(圖32B中的x軸方向)來配置。
第1金屬配線51gd接合於半導體裝置1agb之1個以上之第1源極墊1111全部。第1金屬配線51gd透過例如：焊料等之導電性接合材料，來接合於半導體裝置1agb之1個以上之第1源極墊1111全部。
第2金屬配線52gd接合於半導體裝置1agb之1個以上之第2源極墊1121全部。第2金屬配線52gd透過例如：焊料等之導電性接合材料，來接合於半導體裝置1agb之1個以上之第2源極墊1121全部。
因而，如圖32B所示，半導體裝置1agb便構成為：間隔著餘隙54gd，來面朝下安裝在橋接第1金屬配線51gd與第2金屬配線52gd的位置。
[7-2.考察]
依據上述構成之半導體模組5ga，可以只要1個第1貫孔61ga，就能實現用以供對於半導體裝置1ga之第1閘極墊119施加電壓之導體通過之貫孔、與用以供對於半導體裝置1gb之第1閘極墊119施加電壓之導體通過之貫孔，並且可以只要1個第2貫孔62ga，就能實現用以供對於半導體裝置1ga之第2閘極墊129施加電壓之導體通過之貫孔、與用以供對於半導體裝置1gb之第2閘極墊129施加電壓之導體通過之貫孔。
又，可以將第1貫孔61ga及第2貫孔62ga靠向安裝基板之端部來設置，因此不會妨礙流經安裝基板與半導體裝置之主電流的電流路徑。
像這樣，可以在供該等2個同型的半導體裝置分別安裝在表面與背面之安裝基板中，將控制其中一個半導體裝置之第1閘極墊與另一個半導體裝置之第1閘極墊兩者電位之配線(貫孔)、以及控制其中一個半導體裝置之第2閘極墊
與另一個半導體裝置之第2閘極墊兩者電位之配線(貫孔)分別共通化，可以減少迄今不得不個別設置之配線(貫孔)數，因此能將安裝基板之常變得複雜之配線簡潔化來提高基板設計之容易度。
進而，如圖32A、圖32B所示，由於本揭示之半導體裝置之閘極墊設置在半導體裝置的角落部附近，可以在不妨礙主電流的流動之狀態下，將已共通化之各自的配線(貫孔)往安裝基板的端部拉出。因而，適於來確保在安裝基板中供主電流流動之電流路徑寬廣，能安裝成降低導通電阻。
因而，可以將安裝基板50ga中供主電流流動之電流路徑設計成導通電阻降低。
又，依據上述構成之半導體模組5ga，可以在安裝基板50ga的平面視角下，將半導體裝置1ga之第1半導體層上面區域S1與半導體裝置1gb之第1半導體層上面區域S1、及半導體裝置1ga之第2半導體層上面區域S2與半導體裝置1gb之第2半導體層上面區域S2以包夾安裝基板50ga的方式完全重合。
藉此，可以在安裝基板50ga中，將電流路徑中之導通截面積擴大到最大限度。
因而，便能將安裝基板50ga中供主電流流動之電流路徑設計成導通電阻降低。
同樣地，依據上述構成之半導體模組5gb，可以只要1個第1貫孔61ga，就能實現用以供對於半導體裝置1aga之第1閘極墊119施加電壓之導體通過之貫孔、與用以供對於半導體裝置1agb之第1閘極墊119施加電壓之導體通過之貫孔，並且可以只要1個第2貫孔62ga，就能實現用以供對於半導體裝置1aga之第2閘極墊129施加電壓之導體通過之貫孔、與用以供對於半導體裝置1agb之第2閘極墊129施加電壓之導體通過之貫孔。
又，可以將第1貫孔61ga及第2貫孔62ga靠向安裝基板之端部來設
置，因此不會妨礙流經安裝基板與半導體裝置之主電流的電流路徑。
因而，與安裝基板50ga之情況同樣地，可以將安裝基板50gb中供主電流流動之電流路徑設計成導通電阻降低。
又，依據上述構成之半導體模組5gb，可以在安裝基板50gb的平面視角下，將半導體裝置1aga之第1半導體層上面區域S1a與半導體裝置1agb之第1半導體層上面區域S1a、及半導體裝置1aga之第2半導體層上面區域S2a與半導體裝置1agb之第2半導體層上面區域S2a分別以包夾安裝基板50ga的方式重合超過50%。
藉此，可以在安裝基板50gb中，將電流路徑中之導通截面積構成較為寬廣。
(實施形態8)
[8-1.半導體模組的構造]
以下，針對實施形態8之半導體裝置來說明。實施形態8之半導體裝置是從實施形態2之半導體裝置1a變更一部分的構成來構成。因而，在此，有關實施形態8之半導體裝置，針對半導體裝置1a同樣的構成要素，當做為已經說明完畢，附上相同符號，並省略其詳細說明，以與半導體裝置1a之不同點為主進行說明。
圖33是顯示實施形態8之半導體裝置1e的構造之一例之俯視圖，且是從半導體裝置1e之上面移除比後述之第1本體區域18e與後述之第2本體區域28e更上面側之構造物，讓第1本體區域18e與第2本體區域28e虛擬地顯露之狀態下的俯視圖。
如圖33所示，半導體裝置1e是從實施形態2之半導體裝置1a，將第1本體區域18變更為第1本體區域18e，第2本體區域28變更為第2本體區域28e，第1半導體層內區域A1變更為第1半導體層內區域A1e，第2半導體層內區域A2變更
為第2半導體層內區域A2e而所構成。
如圖33所示，第1本體區域18e、第2本體區域28e、第1半導體層內區域A1e、及第2半導體層內區域A2e分別從第1本體區域18、第2本體區域28、第1半導體層內區域A1、及第2半導體層內區域A2變更其形狀來構成。
在此，如圖33所示，第1半導體層內區域A1e與第2半導體層內區域A2e在半導體層40的平面視角下互相鄰接，且為將半導體層40以面積二等分之其中一者與另一者。
如圖33所示，在半導體層40的平面視角下，第1半導體層內區域A1e與第2半導體層內區域A2e之邊界線即內部邊界線400e是交替地連接與內部邊界線400e之其中一個第1終端401所在之第4邊204正交之N-1(N為3以上的整數。在此，N為4)條線段和平行於第4邊204之N-2條線段而形成，且，在第2邊202延伸之方向及第1邊201延伸之方向上單調變化。
第1頂點501與第1終端401之距離為第4邊204的長度之1/N以上。
第2頂點502與內部邊界線400e之另一個第2終端402之距離為第2邊202的長度之1/N以上。
又，在半導體層40的平面視角下，連結第1終端401與第2終端402之第3假想直線95和第1邊201所形成之角θ4為16度以上。
另，內部邊界線400e在半導體層40的平面視角，未必要和上面邊界線600a一致，但一致亦無妨。
另，在此，是以半導體層40作為正方形來說明，但半導體層40就算為非正方形之長方形亦無妨。此時，是構成為：第1終端401位於半導體層40之其中一個第1長邊上，第2終端402位於半導體層40之另一個第2長邊上。或者，第1終端401位於半導體層40之其中一個第1短邊上，第2終端402位於半導體層40之另一個第2短邊上。
[8-2.半導體模組之構造]
以下，針對實施形態8之半導體模組的構造來說明。實施形態8之半導體模組是從實施形態5之半導體模組5ea或半導體模組5eb，或是從實施形態6之半導體模組5fb或半導體模組5fd變更一部分構成來構成。因而，在此，關於實施形態8之半導體模組，針對半導體模組5ea或半導體模組5eb，或是與半導體模組5fb或半導體模組5fd同樣的構成要素，當做為已經說明完畢，附上相同符號，並省略其詳細說明，以與半導體裝置5ea或半導體模組5eb，或是半導體模組5fb或半導體模組5fd之不同點為主進行說明。
圖34A是顯示實施形態8之半導體模組5ha的構造之一例之俯視圖。
如圖34A所示，半導體模組5ha是從實施形態5之半導體模組5ea，將半導體裝置1ea變更為半導體裝置1e之其中一個即半導體裝置1eha，半導體裝置1eb變更為半導體裝置1e之另一個即半導體裝置1ehb而所構成。
在此，半導體裝置1eha及半導體裝置1ehb是讓其上面的形狀形成為與半導體裝置1之上面的形狀同樣的形狀之半導體裝置1e。
圖34B是顯示實施形態8之半導體模組5hb的構造之一例之俯視圖。
如圖34B所示，半導體模組5hb是從實施形態5之半導體模組5eb，將半導體裝置1aea變更為半導體裝置1e之其中一個即半導體裝置1ehc，半導體裝置1aeb變更為半導體裝置1e之另一個即半導體裝置1ehd而所構成。
在此，半導體裝置1ehc及半導體裝置1ehd是讓其上面的形狀形成為與半導體裝置1a之上面的形狀同樣的形狀之半導體裝置1e，且為在半導體層40的平面視角下，內部邊界線400e與上面邊界線600a位置一致之半導體裝置1e。
圖35A是顯示實施形態8之半導體模組5ia的構造之一例之俯視圖。
如圖35A所示，半導體模組5ia是從實施形態6之半導體模組5fb，將半導體裝置1fc變更為半導體裝置1e之其中一個即半導體裝置1ehe，半導體裝置1fd變更為半導體裝置1e之另一個即半導體裝置1ehf而所構成。
在此，半導體裝置1ehe及半導體裝置1ehf是讓其上面的形狀形成為與半導體裝置1之上面的形狀同樣的形狀之半導體裝置1e。
圖35B是顯示實施形態8之半導體模組5ib的構造之一例之俯視圖。
如圖35B所示，半導體模組5ib是從實施形態6之半導體模組5fd，將半導體裝置1afc變更為半導體裝置1e之其中一個即半導體裝置1ehg，半導體裝置1afd變更為半導體裝置1e之另一個即半導體裝置1ehh而所構成。
在此，半導體裝置1ehg及半導體裝置1ehh是讓其上面的形狀形成為與半導體裝置1a之上面的形狀同樣的形狀之半導體裝置1e，且為在半導體層40的平面視角下，內部邊界線400e與上面邊界線600a位置一致之半導體裝置1e。
[8-3.考察]
依據上述構成之半導體裝置1e，在半導體層40的平面視角下，內部邊界線400e的長度變得比習知之半導體裝置長，前述習知之半導體裝置是由內部邊界線在與半導體層之長邊方向正交之方向或平行之方向呈一直線延伸之構成所構成。因而，在電流從第1源極墊1111往第2源極墊1121，或，從第2源極墊1121往第1源極墊1111流動之情況下，使沿著水平方向流經金屬層30之電流的通電截面積變大。
藉此，比起習知，更可以降低在電流從第1源極墊1111往第2源極墊1121，或，從第2源極墊1121往第1源極墊1111流動之情況下之半導體裝置1e的電阻值。
像這樣，依據上述構成之半導體裝置1e，可以提供一種半導體裝置，其具有可以有效率地讓電流流動在供安裝之安裝基板中的電流路徑之特徵。
依據上述構成之半導體模組5ib，半導體裝置1ehg與半導體裝置1ehh配置成：相對於半導體裝置1ehg之各邊及半導體裝置1ehh之各邊呈傾斜之位置關係。
藉此，可以減少在半導體模組5ib中，由於半導體裝置1ehg之發熱對半導體裝置1ehh之影響、和由於半導體裝置1ehh之發熱對半導體裝置1ehg之影響。
像這樣，依據上述構成之半導體模組5ib，可以提供一種半導體模組，其具有可以有效率地讓電流流動在安裝基板中的電流路徑之特徵。
以下，針對角θ4之較佳的範圍進行考察。
圖36及圖37是顯示角θ4與半導體裝置1e之導通電阻，即，電流從第1源極墊1111往第2源極墊1121，或，從第2源極墊1121往第1源極墊1111流動之情況下之半導體裝置1e之電阻中之金屬層30的電阻成分之比率(以下亦稱為「金屬層電阻成分比率」)之關係之圖表。
在圖36及圖37中，橫軸為角θ4，縱軸為金屬層電阻成分比率。
在圖36及圖37中，黑圓點表示：在金屬層30的厚度之精整尺寸為規定值之情況下之金屬層電阻成分比率，在圖36中，白圓點表示：在金屬層30的厚度之精整尺寸變得比規定值變薄4%之情況下之金屬層電阻成分比率，在圖37中，白圓點表示：在金屬層30的厚度之精整尺寸變得比規定值變薄10%之情況下之金屬層電阻成分比率。
半導體裝置1e有時會因為其製程中之製造偏差，而造成金屬層30的厚度之精整尺寸在±4%之範圍內有所偏差。
如圖36所示，半導體裝置1e就算在金屬層30的厚度之精整尺寸因為製造偏差而比規定值變薄4%的情況下，只要θ4為16度以上，就能維持在θ4為0度的情況下金屬層30的厚度之精整尺寸是如規定值時之金屬層電阻成分比率。
因而，θ4宜為16度以上。
又，如圖37所示，半導體裝置1e將θ4設定為26度以上時，就可以維持在θ4為0度之情況下之金屬層電阻成分比率，並且可以將金屬層30之厚度減少10%。
因而，半導體裝置1e將θ4設定為26度以上，藉此就能得到好像將金屬層30的厚度加厚10%時同等之低電阻化的效果。像這樣，θ4宜為26度以上。
以下，針對半導體模組5ib中，安裝基板50fd之長邊方向延伸之方向(圖35B中的x軸方向)上之半導體裝置1ehg與半導體裝置1ehh之偏離量(以下亦稱為「半導體裝置1e間之偏離量」)來考察。
發明人等得到如下之知識見解：在半導體模組5ib中，擴大半導體裝置1e間之偏離量，藉此就可以減少由於半導體裝置1ehg之發熱對半導體裝置1ehh之影響、和由於半導體裝置1ehh之發熱對半導體裝置1ehg之影響。另一方面，如果半導體裝置1e間的偏離量過大時，便會衍生諸如安裝基板50fd之長邊方向過長的缺點。
因而，發明人等為了要計算半導體裝置1e間之偏離量之有效的值，而精心地反覆進行了實驗、檢討。結果發明人等得到了如下之知識見解：半導體裝置1e間之偏離量宜為安裝基板50fd之長邊方向延伸之方向上之半導體裝置1e的寬度之一半以上。
圖38是顯示半導體模組5ib中之2個半導體裝置1e(半導體裝置1ehg及半導體裝置1ehh)的尺寸半及導體裝置1e間之偏離量、與連結2個半導體裝置1e的中心之直線及與安裝基板50fd之長邊方向延伸之方向正交之方向所形成之角θ之關係的示意圖。
圖39是顯示發明人等考量較佳之2個半導體裝置1e的尺寸及半導體裝置1e間之偏離量與θ之關係之一例之圖。
在圖38及圖39中，長度Y是半導體裝置1e當中與安裝基板50fd之長邊方向延伸之方向正交之方向上之寬度，長度X是半導體裝置1e當中安裝基板50fd之長邊方向延伸之方向上之寬度，長度T是與安裝基板50fd之長邊方向延伸之方向正交之方向上之2個半導體裝置1e間之距離，角θ是連結2個半導體裝置1e的中心之直線、和與安裝基板50fd之長邊方向延伸之方向正交之方向所形成之角。
如圖39所示，角θ成為25.8度~26.0度，作為偏離量，26度以上為佳。
本實施型態8的效果乃在於減少流經半導體裝置1e之金屬層30之電流流向水平方向時之電阻成分。惟，內部邊界線400若包含本來就不讓電流流向水平成分之處時，效果就不彰。也就是說，若沒有在第1電晶體與第2電晶體分別形成通道，促成導通，也就是說沒有活性區域彼此相向來構成內部邊界線400時，不管內部邊界線400形成有多長，亦無法期待效果。因此，為了適當地獲得本實施形態8的效果，希望內部邊界線400僅以活性區域彼此的相向長度來構成。
又，上述之內部邊界線400之傾斜角θ乃有上限。若設定為從半導體裝置1e之長邊的長度Lx和短邊的長度Ly所算出之長寬比α(=Ly/Lx)，在內部邊界線400之2個終端位於半導體裝置1e的短邊上的情況下之角θ的上限為atan(α)度，在內部邊界線400之2個終端位於半導體裝置1e之長邊上的情況下之角θ的上限為atan(1/α)度。
(補充)
以上是基於實施形態1~實施形態8說明了本揭示的一個態樣之半導體裝置及半導體模組，惟本揭示不限於該等實施形態。在不脫離本揭示主旨之前提下，本揭示之1種或多種態樣之範圍內亦可包含熟知此項技藝之人士將可思及的各種變形實施於該等實施形態之例，以及將不同實施形態之構成要素加
以組合而構築之形態。
產業之可利用性
本揭示可廣泛地利用於半導體裝置及使用該半導體裝置之半導體模組等。
1:半導體裝置
91:第1假想直線
111a~111g:第1源極墊
119:第1閘極墊
121a~121g:第2源極墊
129:第2閘極墊
201:第1邊
202:第2邊
203:第3邊
204:第4邊
501:第1頂點
502:第2頂點
503:第3頂點
504:第4頂點
600:上面邊界線
S1:第1半導體層上面區域
S2:第2半導體層上面區域
x、y、z:軸
Claims (22)
- 一種半導體裝置，是可面朝下安裝之晶片尺寸封裝型之半導體裝置，具備：半導體層；金屬層，接觸於前述半導體層的背面而形成；第1垂直型MOS電晶體，形成在前述半導體層之內部之第1半導體層內區域；第2垂直型MOS電晶體，形成在前述內部之第2半導體層內區域，前述第2半導體層內區域在前述半導體層的平面視角下鄰接於前述第1半導體層內區域；1個以上之第1源極墊、以及第1閘極墊，形成在前述半導體層之上面的第1半導體層上面區域，前述1個以上之第1源極墊連接於前述第1垂直型MOS電晶體之源極電極，前述第1閘極墊連接於前述第1垂直型MOS電晶體之閘極電極；及1個以上之第2源極墊、以及第2閘極墊，形成在前述上面的第2半導體層上面區域，前述第2半導體層上面區域在前述半導體層的平面視角下鄰接於前述第1半導體層上面區域，前述1個以上之第2源極墊連接於前述第2垂直型MOS電晶體之源極電極，前述第2閘極墊連接於前述第2垂直型MOS電晶體之閘極電極，前述第1半導體層內區域與前述第2半導體層內區域是在前述半導體層的平面視角下，將前述半導體層以面積二等分之其中一者與另一者，前述第1半導體層上面區域與前述第2半導體層上面區域是在前述半導體層的平面視角下，將前述半導體層以面積二等分之其中一者與另一者，前述半導體層具有半導體基板，前述半導體基板是作為前述第1垂直型MOS電晶體及前述第2垂直型MOS電晶體之共通汲極區域而發揮功能，前述半導體層在前述半導體層的平面視角下為矩形，在前述半導體層的平面視角下， 連結前述第1閘極墊的中心與前述第2閘極墊的中心之第1假想直線通過前述半導體層的中心，且與前述半導體層之各邊所形成之角為45度，前述第1半導體層上面區域與前述第2半導體層上面區域之邊界線即上面邊界線的長度比前述半導體層之長邊的長度更長，前述上面邊界線在前述長邊延伸之長邊方向、及前述半導體層之短邊延伸之短邊方向上單調變化。
- 如請求項1之半導體裝置，其中前述半導體層在前述半導體層的平面視角下為正方形。
- 如請求項2之半導體裝置，其中前述第1閘極墊配置成：在前述半導體層的平面視角下，前述1個以上之第1源極墊連一部分都不被包夾於前述第1閘極墊、與前述半導體層之4個邊之中最相近的第1邊及第2邊之間，前述第2閘極墊配置成：在前述半導體層的平面視角下，前述1個以上之第2源極墊連一部分都不被包夾於前述第2閘極墊、與前述半導體層之4個邊之中最相近的第3邊及第4邊之間。
- 如請求項3之半導體裝置，其中將前述上面邊界線與前述第1邊或者前述第2邊之交點設為第1交點，將前述上面邊界線與前述第3邊或者前述第4邊之交點設為第2交點，在這情況下，連結前述第1交點與前述第2交點之第2假想直線和前述第1假想直線在前述半導體層的平面視角下所形成之角比45度大且為90度以下。
- 如請求項4之半導體裝置，其中前述角為60度以上且90度以下。
- 如請求項3之半導體裝置，其中將前述上面邊界線與前述第1邊或者前述第2邊之交點設為第1交點，將前述上面邊界線與前述第3邊或者前述第4邊之交點設為第2交點，在這情況下， 連結前述第1交點與前述第2交點之第2假想直線和前述第1假想直線在前述半導體層的平面視角下所形成之角為0度以上且小於45度。
- 如請求項6之半導體裝置，其中前述角為0度以上且小於22度。
- 如請求項2之半導體裝置，其中在前述半導體層的平面視角下，前述半導體層之4個邊之中，將為與前述第1閘極墊最相近之邊，且具有與前述上面邊界線之交點之邊設為第1邊；將為與前述第1閘極墊最相近之邊，且不具與前述上面邊界線之交點之邊設為第2邊；將為與前述第2閘極墊最相近之邊，且具有與前述上面邊界線之交點之邊設為第3邊；將為與前述第2閘極墊最相近之邊，且不具與前述上面邊界線之交點之邊設為第4邊；將前述第1邊與前述第4邊所形成之頂點設為第1頂點；將前述第2邊與前述第3邊所形成之頂點設為第2頂點；將前述上面邊界線與前述第1邊之交點設為第1交點；將前述上面邊界線與前述第3邊之交點設為第2交點，在這情況下，前述第1頂點與前述第1交點之距離是前述半導體層之邊的長度之1/N(N為3以上的整數)以上，且，比前述第2閘極墊之最大直徑更長，前述第2頂點與前述第2交點之距離為前述半導體層之邊的長度之1/N以上，且，比前述第1閘極墊的最大直徑更長，前述上面邊界線是平行於前述第2邊之N-1條線段、和平行於前述第1邊之N-2條線段交替連接而形成。
- 如請求項8之半導體裝置，其中前述N為3、4、或是5之任一者。
- 如請求項8或9之半導體裝置，其中前述1個以上之第1源極墊是複數個，前述1個以上之第1源極墊各自為：在前述半導體層的平面視角下平行於前述第1邊之方向上具有長邊方向之長方形或者長圓形，並且平行於前述第1邊而 形成為帶狀，前述1個以上之第2源極墊是複數個，前述1個以上之第2源極墊各自為：在前述半導體層的平面視角下平行於前述第1邊之方向上具有長邊方向之長方形或者長圓形，並且平行於前述第1邊而形成為帶狀。
- 如請求項3之半導體裝置，其中前述1個以上之第1源極墊是1個，配置於除前述第1閘極墊之區域以外之前述第1半導體層上面區域的略全面，前述1個以上之第2源極墊是1個，配置於除前述第2閘極墊之區域以外之前述第2半導體層上面區域之略全面。
- 如請求項3之半導體裝置，其中前述1個以上之第1源極墊是複數個，前述1個以上之第1源極墊各自為：與其他第1源極墊相向之邊分別為成為與前述上面邊界線正交或者平行之邊的形狀，前述1個以上之第2源極墊是複數個，前述1個以上之第2源極墊各自為：與其他第2源極墊相向之邊分別為成為與前述上面邊界線正交或者平行之邊的形狀。
- 一種半導體模組，具備：如請求項1之第1半導體裝置；及前述第1半導體裝置面朝下安裝於其上的安裝基板，前述安裝基板具有：第1貫孔，供第1導體通過，前述第1導體電連接於前述第1半導體裝置之前述第1閘極墊；及第2貫孔，供第2導體通過，前述第2導體電連接於前述第1半導體裝置之前述第2閘極墊。
- 如請求項13之半導體模組，其中在前述安裝基板的平面視角下，前述第1貫孔的中心與前述第2貫孔的中心位於前述第1半導體裝置之前述第1假想直線上。
- 如請求項13之半導體模組，其中前述第1半導體裝置是如請求項3之半導體裝置，在前述安裝基板的平面視角下，前述第1貫孔的中心位於前述第1半導體裝置之後述位置之任一者：(1)前述第1假想直線上；(2)於前述第1邊延伸之方向上超過前述第2邊之前述第1半導體裝置的外側，且，在前述第2邊延伸之方向上前述第1閘極墊的中心與前述第1邊之間，或，(3)於前述第2邊延伸之方向上超過前述第1邊之前述第1半導體裝置的外側，且，在前述第1邊延伸之方向上前述第1閘極墊的中心與前述第2邊之間，前述第2貫孔的中心位於前述第1半導體裝置之後述位置之任一者：(1)前述第1假想直線上；(2)於前述第3邊延伸之方向上超過前述第4邊之前述第1半導體裝置的外側，且，在前述第4邊延伸之方向上前述第2閘極墊的中心與前述第3邊之間，或，(3)於前述第4邊延伸之方向上超過前述第3邊之前述第1半導體裝置的外側，且，在前述第3邊延伸之方向上前述第2閘極墊的中心與前述第4邊之間。
- 如請求項15之半導體模組，其中前述第1半導體裝置是如請求項4之半導體裝置，在前述安裝基板的平面視角下，前述安裝基板是在至少安裝前述第1半導體裝置的部位上，具固定的寬度而朝長邊方向延伸的形狀，在前述安裝基板的第1表面具有排列在前述長邊方向延伸之方向之第1金屬配線及第2金屬配線，前述第1金屬配線與前述第1半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線與前述第1半導體裝 置之前述1個以上之第2源極墊全部接合，前述第1半導體裝置是以前述第2假想直線與前述長邊方向延伸之方向所形成之角成為15度以上且75度以下的朝向，安裝在前述第1表面。
- 如請求項16之半導體模組，其更具備如請求項4之第2半導體裝置，在前述安裝基板的平面視角下，前述第1半導體裝置是進而以前述第1半導體裝置之前述第1閘極墊的位置位於前述長邊方向延伸之方向之中的第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第2半導體裝置是在相對於前述第1半導體裝置而往前述長邊方向延伸之方向之中與前述第1延伸方向相反之第2延伸方向平行移動後的位置上，以前述第1半導體裝置之前述第2假想直線和前述第2半導體裝置之前述第2假想直線成為平行之朝向，且為前述第2半導體裝置之前述第1閘極墊的位置位於前述第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述安裝基板進而在前述第1表面具有第3金屬配線，前述第3金屬配線相對於前述第2金屬配線而排列在前述第2延伸方向，與前述第2半導體裝置之前述1個以上之第2源極墊全部接合，前述第2金屬配線進而與前述第2半導體裝置之前述1個以上之第1源極墊全部接合。
- 如請求項16之半導體模組，其更具備如請求項4之第2半導體裝置，在前述安裝基板的平面視角下，前述第1半導體裝置進而以前述第1半導體裝置之前述第1閘極墊的位置位於前述長邊方向延伸之方向之中的第1延伸方向側之朝向，面朝下安裝在前述第 1表面，前述第2半導體裝置是在相對於前述第1半導體裝置而往與前述長邊方向延伸之方向正交之方向平行移動後的位置上，以前述第1半導體裝置之前述第2假想直線和前述第2半導體裝置之前述第2假想直線成為直角之朝向，且為前述第2半導體裝置之前述第1閘極墊的位置位於前述第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第1金屬配線進而與前述第2半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線進而與前述第2半導體裝置之前述1個以上之第2源極墊全部接合，前述第2半導體裝置之前述第2閘極墊電連接於前述第2導體。
- 如請求項16之半導體模組，其更具備如請求項4之第2半導體裝置，在前述安裝基板的平面視角下，前述第1半導體裝置是進而以前述第1半導體裝置之前述第1閘極墊的位置位於前述長邊方向延伸之方向之中的第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第2半導體裝置是在相對於前述第1半導體裝置而往與前述第1半導體裝置之前述第2假想直線延伸之方向略平行移動後的位置上，以前述第1半導體裝置之前述第2假想直線與前述第2半導體裝置之前述第2假想直線成為一直線上或者平行之朝向，且為前述第2半導體裝置之前述第1閘極墊的位置位於前述第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第1金屬配線進而與前述第2半導體裝置之前述1個以上之第1源極墊全部接合， 前述第2金屬配線進而與前述第2半導體裝置之前述1個以上之第2源極墊全部接合。
- 如請求項16之半導體模組，其更具備如請求項4之第2半導體裝置，在前述安裝基板的平面視角下，前述第1半導體裝置是進而以前述第1半導體裝置之前述第1閘極墊的位置位於前述長邊方向延伸之方向之中的第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第2半導體裝置在前述半導體基板的平面視角下，是在前述第1半導體裝置之前述第1半導體層上面區域與前述第2半導體裝置之前述第1半導體層上面區域重疊超過50%，且前述第1半導體裝置之前述第2半導體層上面區域與前述第2半導體裝置之前述第2半導體層上面區域重疊超過50%的位置上，以前述第2半導體裝置之前述第1閘極墊的位置位於前述第1延伸方向側之朝向，面朝下安裝在前述安裝基板之與前述第1表面相向的第2表面，前述第2半導體裝置之前述第1閘極墊電連接於前述第1導體，前述第2半導體裝置之前述第2閘極墊電連接於前述第2導體。
- 如請求項15之半導體模組，其中前述第1半導體裝置是如請求項6之半導體裝置，在前述安裝基板的平面視角下，前述安裝基板是在至少安裝前述第1半導體裝置的部位中，具固定的寬度而朝長邊方向延伸的形狀，在前述安裝基板的第1表面具有排列在前述長邊方向延伸之方向之第1金屬配線及第2金屬配線，前述第1金屬配線與前述第1半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線與前述第1半導體裝置之前述1個以上之第2源極墊全部接合， 前述第1半導體裝置是以前述第1半導體裝置之各邊與前述長邊方向延伸之方向所形成之角成為45度之朝向，面朝下安裝在前述安裝基板。
- 如請求項21之半導體模組，更具備如請求項6之第2半導體裝置，在前述安裝基板的平面視角下，前述第1半導體裝置是進而以前述第1半導體裝置之前述第1閘極墊的位置位於前述長邊方向延伸之方向之中之第1延伸方向側之朝向，面朝下安裝在前述第1表面，前述第2半導體裝置是在相對於前述第1半導體裝置而往與前述長邊方向延伸之方向正交之方向平行移動後之位置上，以前述第1半導體裝置之前述第2假想直線和前述第2半導體裝置之前述第2假想直線成為平行之朝向，面朝下安裝在前述第1表面，前述第1金屬配線進而與前述第2半導體裝置之前述1個以上之第1源極墊全部接合，前述第2金屬配線進而與前述第2半導體裝置之前述1個以上之第2源極墊全部接合，前述安裝基板進而具有：第3貫孔，供第3導體通過，前述第3導體電連接於前述第2半導體裝置之前述第1閘極墊；及第4貫孔，供第4導體通過，前述第4導體電連接於前述第2半導體裝置之前述第2閘極墊，前述第1貫孔、前述第2貫孔、前述第3貫孔和前述第4貫孔位於前述安裝基板之前述長邊方向延伸之方向上前述第1金屬配線與前述第2金屬配線之間。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163167348P | 2021-03-29 | 2021-03-29 | |
| US63/167,348 | 2021-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202238917A TW202238917A (zh) | 2022-10-01 |
| TWI802262B true TWI802262B (zh) | 2023-05-11 |
Family
ID=83455841
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111104905A TWI802262B (zh) | 2021-03-29 | 2022-02-10 | 半導體裝置及半導體模組 |
| TW111141305A TWI802519B (zh) | 2021-03-29 | 2022-02-10 | 半導體裝置及半導體模組 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111141305A TWI802519B (zh) | 2021-03-29 | 2022-02-10 | 半導體裝置及半導體模組 |
Country Status (2)
| Country | Link |
|---|---|
| TW (2) | TWI802262B (zh) |
| WO (1) | WO2022209346A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202010097A (zh) * | 2018-08-23 | 2020-03-01 | 南韓商三星電子股份有限公司 | 積體電路裝置 |
| TW202015238A (zh) * | 2018-06-29 | 2020-04-16 | 美商英特爾股份有限公司 | 使用犧牲源極／汲極層增加的電晶體源極／汲極接觸面積 |
| WO2020129786A1 (ja) * | 2018-12-19 | 2020-06-25 | パナソニックセミコンダクターソリューションズ株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653740B2 (en) * | 2000-02-10 | 2003-11-25 | International Rectifier Corporation | Vertical conduction flip-chip device with bump contacts on single surface |
| JP4270772B2 (ja) * | 2001-06-08 | 2009-06-03 | 三洋電機株式会社 | １チップデュアル型絶縁ゲート型半導体装置 |
| JP6856569B2 (ja) * | 2018-03-21 | 2021-04-07 | 株式会社東芝 | 半導体装置 |
-
2022
- 2022-02-10 TW TW111104905A patent/TWI802262B/zh active
- 2022-02-10 WO PCT/JP2022/005414 patent/WO2022209346A1/ja active Application Filing
- 2022-02-10 TW TW111141305A patent/TWI802519B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202015238A (zh) * | 2018-06-29 | 2020-04-16 | 美商英特爾股份有限公司 | 使用犧牲源極／汲極層增加的電晶體源極／汲極接觸面積 |
| TW202010097A (zh) * | 2018-08-23 | 2020-03-01 | 南韓商三星電子股份有限公司 | 積體電路裝置 |
| WO2020129786A1 (ja) * | 2018-12-19 | 2020-06-25 | パナソニックセミコンダクターソリューションズ株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202238917A (zh) | 2022-10-01 |
| WO2022209346A1 (ja) | 2022-10-06 |
| TW202310325A (zh) | 2023-03-01 |
| TWI802519B (zh) | 2023-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7413329B2 (ja) | 半導体装置 | |
| US20230112583A1 (en) | Semiconductor device and semiconductor package | |
| TWI761740B (zh) | 半導體裝置 | |
| US7755195B2 (en) | Semiconductor apparatus integrating an electrical device under an electrode pad | |
| CN103456690B (zh) | 半导体器件和半导体器件的制造方法 | |
| JP5261636B2 (ja) | 半導体装置 | |
| US11398818B2 (en) | Semiconductor device | |
| CN101388388A (zh) | 半导体装置 | |
| JP2016164962A (ja) | 半導体チップおよび半導体装置並びに電池パック | |
| US9601572B2 (en) | Semiconductor device for reducing gate wiring length | |
| US9601573B2 (en) | Semiconductor device for reducing propagation time of gate input signals | |
| TWI802262B (zh) | 半導體裝置及半導體模組 | |
| KR102629278B1 (ko) | 반도체 장치 및 반도체 모듈 | |
| US20220344466A1 (en) | Semiconductor device | |
| JP2021150326A (ja) | 半導体装置 | |
| WO2024018715A1 (ja) | 半導体装置 | |
| JP7442750B1 (ja) | 半導体装置 | |
| JP2019145606A (ja) | 半導体装置および半導体装置の製造方法 |