TWI792288B

TWI792288B - 記憶體檢測裝置

Info

Publication number: TWI792288B
Application number: TW110115352A
Authority: TW
Inventors: 林正隆; 梁萬棟
Original assignee: 森富科技股份有限公司
Priority date: 2021-04-28
Filing date: 2021-04-28
Publication date: 2023-02-11
Also published as: TW202242650A

Abstract

一種記憶體檢測裝置，係包括一測試基板、數個待測記憶體模組（device under test, DUT）、一中央處理器（central processing unit, CPU）、一基本輸入/輸出系統（Basic Input/Output System, BIOS）韌體、一序列存在檢測（serial presence detect, SPD）晶片、以及一Hyper伺服器所構成。藉此，通過外部連結的Hyper伺服器來更改SPD晶片內部儲存的參數，可提供進行多種測試動作，例如電壓偏移的設定、資料保存的持久性等，BIOS韌體在開機後會去讀取SPD晶片內部之參數，從而對數個BIOS設定的至少之一進行部分校正或全部校正，以達到可快速的控制大批量的測試基板，省下需逐台進行設定的時間，從而提高更佳的測試便利性，並增加測試的效率。

Description

記憶體檢測裝置

本發明係有關於一種記憶體檢測裝置，尤指涉及一種通過外部連結的Hyper伺服器來更改序列存在檢測（serial presence detect, SPD）晶片內部儲存的參數，可提供進行多種測試動作，基本輸入/輸出系統（Basic Input/Output System, BIOS）韌體在開機後會去讀取SPD晶片內部之參數，從而對數個BIOS設定的至少之一進行部分校正或全部校正，特別係指可快速的控制大批量的測試基板，省下需逐台進行設定的時間，從而提高更佳的測試便利性，並增加測試的效率者。

一電腦可包含一主機系統及附接至該主機系統之一或數個記憶體子系統。該主機系統可具有與一或數個記憶體子系統通信以儲存及/或擷取資料及指令之一中央處理單元（Center Processing Unit, CPU）。該記憶體子系統可為一記憶體模組，如一雙列直插記憶體模組（Dual In-line Memory Module, DIMM），該DIMM係指一系列由動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）組成的模組。該DIMM通常是數顆至數十顆DRAM晶片焊接安裝於一塊已製作好電路的印刷電路板的形式，用於個人電腦、工作站、伺服器。

目前主機系統的BIOS係由電路板上的快閃記憶體（Flash memory）執行，其記錄電腦基本的輸出入設定，該電路板上還包括有一SPD，用於控制DRAM。在BIOS程式的設定檔中，包含有許多參數對應各硬體的參數設定與該硬體是否啟動等資訊。傳統的前案，在製造電腦時，這些BIOS程式的設定檔大多是預先燒錄在記憶體中，然後憑藉操作人員在開機時，進入BIOS的選單，根據當下連接主機系統的硬體配置而手動地設定各項參數，最後再存成設定檔，並在重新開機後重新載入新的BIOS設定檔。

然而，上述手動設定BIOS設定檔對於電腦的研發工程師、製造及測試人員來說都是一件既麻煩又沒有效率的工作，因為還要逐一核對主機系統所配置的各項硬體，因此不利於設計、製造與測試的效率。此外，一般電腦的使用者對於BIOS選單的各項參數設定也容易發生困難，如果設定不當，有可能會導致主機系統出現異常狀況而無法順利開機。再者，由於現有技術是將開機時BIOS程式所需載入的設定檔儲存在主機系統，也容易發生設定檔檔案毀損或是遭不當竄改的問題，影響到後續主機系統的開機作業。故，一般習用者係無法符合使用者於實際使用時之所需。

本發明之主要目的係在於，克服習知技藝所遭遇之上述問題並提供一種通過外部連結的Hyper伺服器來更改SPD晶片內部儲存的參數，可提供進行多種測試動作，BIOS韌體在開機後會去讀取SPD晶片內部之參數，從而對數個BIOS設定的至少之一進行部分校正或全部校正，以達到可快速的控制大批量的測試基板，省下需逐台進行設定的時間，從而提高更佳的測試便利性，並增加測試的效率之記憶體檢測裝置。

為達以上之目的，本發明係一種記憶體檢測裝置，係包括：一測試基板；數個待測記憶體模組（device under test, DUT），設置於該測試基板上；一中央處理器，設置於該測試基板上，並電連接至該數個待測記憶體模組；一BIOS韌體，設置於該測試基板上，並電連接至該中央處理器，係配置成提供該測試基板對安裝於其上之數個待測記憶體模組進行篩檢；一SPD晶片，設置於該測試基板上，並電連接至該BIOS韌體與該數個待測記憶體模組，其內部儲存有數個參數，包含記憶體模組的主要設定值、擴充設定值、及BIOS命令集，可供該BIOS韌體自該SPD晶片處讀取該等參數；以及一Hyper伺服器，係由外部連結至該測試基板之SPD晶片，用以將欲更改數個BIOS設定的至少之一的該BIOS命令集及設定值寫入該SPD晶片，令結構化之該BIOS韌體啟動後自該SPD晶片處讀取該BIOS命令集時，基於該BIOS命令集直接更改該數個BIOS設定的至少之一，並在下一次開機時生效。

於本發明上述實施例中，各該待測記憶體模組為DIMM，該DIMM 係用以設置至少一記憶體晶片。

於本發明上述實施例中，該記憶體晶片為DRAM。

請參閱『第１圖』所示，係本發明之方塊示意圖。如圖所示：本發明係一種記憶體檢測裝置１００，係包括一測試基板１、數個待測記憶體模組（device under test, DUT）２、一中央處理器（central processing unit, CPU）３、一基本輸入/輸出系統（Basic Input/Output System, BIOS）韌體４、一序列存在檢測（serial presence detect, SPD）晶片５、以及一Hyper伺服器６所構成。

上述所提之待測記憶體模組（device under test, DUT）２係設置於該測試基板１上；其中，各該待測記憶體模組２可為雙列直插記憶體模組（Dual In-line Memory Module, DIMM），該DIMM係用以設置至少一記憶體晶片，而該記憶體晶片可為動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）。

該中央處理器３係設置於該測試基板１上，並電連接至該數個待測記憶體模組２。

該BIOS韌體４係設置於該測試基板１上，並電連接至該中央處理器３。該BIOS韌體４係配置成提供該測試基板１對安裝於其上之數個待測記憶體模組２進行篩檢。

該SPD晶片５係設置於該測試基板１上，並電連接至該BIOS韌體４與該數個待測記憶體模組２。該SPD晶片５內部儲存有數個參數，包含記憶體模組的主要設定值、擴充設定值、及BIOS命令集，可供該BIOS韌體４自該SPD晶片５處讀取該等參數。

該Hyper伺服器６係由外部連結至該測試基板１之SPD晶片５，用以將欲更改數個BIOS設定的至少之一的該BIOS命令集及設定值寫入該SPD晶片５，令結構化之BIOS韌體４啟動後自該SPD晶片５處讀取該BIOS命令集時，基於該BIOS命令集直接更改該數個BIOS設定的至少之一，並在下一次開機時生效。如是，藉由上述揭露之結構構成一全新之記憶體檢測裝置１００。

本發明之主要目的就是讓BIOS韌體４結構化，形成可以由外部的Hyper伺服器６來控制的BIOS韌體４，而這個結構化也可以直接更改快閃記憶體（Flash memory）。於本實施例中，要讓BIOS韌體４可以結構化所採用的方法，係通過外部連結的Hyper伺服器６更改SPD晶片５。

當運用時，本發明係在SPD晶片５中未使用之空間，將其連結到外部的Hyper伺服器６上，之後當BIOS韌體４啟動並讀取該SPD晶片５時，該SPD晶片５會連結至該Hyper伺服器６，由該Hyper伺服器６把要更改的資料以BIOS命令集及設定值方式寫入該SPD晶片５中，提供該BIOS韌體４基於該BIOS命令集直接更改數個BIOS設定的至少之一。換言之，本發明係將BIOS的一些設定移至SPD晶片５這邊，經定義後，所要更改的BIOS設定就會透過SPD晶片５來直接影響到BIOS韌體４內部數個BIOS設定的至少之一。藉此，通過外部連結的Hyper伺服器來更改SPD晶片內部儲存的參數，可提供進行多種測試動作，例如電壓偏移的設定、資料保存的持久性等，BIOS韌體在開機後會去讀取SPD晶片內部之參數，從而對數個BIOS設定的至少之一進行部分校正或全部校正，以達到可快速的控制大批量的測試基板，省下需逐台進行設定的時間，從而提高更佳的測試便利性，並增加測試的效率。

綜上所述，本發明係一種記憶體檢測裝置，可有效改善習用之種種缺點，通過外部連結的Hyper伺服器來更改SPD晶片內部儲存的參數，可提供進行多種測試動作，BIOS韌體在開機後會去讀取SPD晶片內部之參數，從而對數個BIOS設定的至少之一進行部分校正或全部校正，以達到可快速的控制大批量的測試基板，省下需逐台進行設定的時間，從而提高更佳的測試便利性，並增加測試的效率，進而使本發明之產生能更進步、更實用、更符合使用者之所須，確已符合發明專利申請之要件，爰依法提出專利申請。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍；故，凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

100:記憶體檢測裝置 1:測試基板 2:待測記憶體模組 3:中央處理器 4:BIOS韌體 5:SPD晶片 6:Hyper伺服器

第１圖，係本發明之方塊示意圖。

100:記憶體檢測裝置

1:測試基板

2:待測記憶體模組

3:中央處理器

4:BIOS韌體

5:SPD晶片

6:Hyper伺服器

Claims

一種記憶體檢測裝置，係包括：一測試基板；數個待測記憶體模組（device under test, DUT），設置於該測試基板上；一中央處理器（central processing unit, CPU），設置於該測試基板上，並電連接至該數個待測記憶體模組；一基本輸入/輸出系統（Basic Input/Output System, BIOS）韌體，設置於該測試基板上，並電連接至該中央處理器，係配置成提供該測試基板對安裝於其上之數個待測記憶體模組進行篩檢；一序列存在檢測（serial presence detect, SPD）晶片，設置於該測試基板上，並電連接至該BIOS韌體與該數個待測記憶體模組，其內部儲存有數個參數，包含記憶體模組的主要設定值、擴充設定值、及BIOS命令集，可供該BIOS韌體自該SPD晶片處讀取該等參數；以及一Hyper伺服器，係由外部連結至該測試基板之SPD晶片，用以將欲更改數個BIOS設定的至少之一的該BIOS命令集及設定值寫入該SPD晶片，令結構化之該BIOS韌體啟動後自該SPD晶片處讀取該BIOS命令集時，基於該BIOS命令集直接更改該數個BIOS設定的至少之一，並在下一次開機時生效。
依申請專利範圍第１項所述之記憶體檢測裝置，其中，各該待測記憶體模組為雙列直插記憶體模組（Dual In-line Memory Module, DIMM），該DIMM係用以設置至少一記憶體晶片。
依申請專利範圍第２項所述之記憶體檢測裝置，其中，該記憶體晶片為動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）。