CN215264786U - 内存检测装置 - Google Patents
内存检测装置 Download PDFInfo
- Publication number
- CN215264786U CN215264786U CN202121387184.3U CN202121387184U CN215264786U CN 215264786 U CN215264786 U CN 215264786U CN 202121387184 U CN202121387184 U CN 202121387184U CN 215264786 U CN215264786 U CN 215264786U
- Authority
- CN
- China
- Prior art keywords
- bios
- memory
- chip
- test
- test substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种内存检测装置,包括一测试基板、数个待测内存模块、一中央处理器、一基本输入/输出***韧体、一序列存在检测芯片、以及一Hyper服务器所构成。藉此,通过外部连结的Hyper服务器来更改SPD芯片内部储存的参数,可提供进行多种测试动作,例如电压偏移的设定、数据保存的持久性等,BIOS韧体在开机后会去读取SPD芯片内部的参数,从而对数个BIOS设定的至少之一进行部分校正或全部校正,以达到可快速的控制大批量的测试基板,省下需逐台进行设定的时间,从而提高更佳的测试便利性,并增加测试效率。
Description
技术领域
本实用新型有关于一种内存检测装置,尤其涉及一种通过外部连结的Hyper服务器来更改序列存在检测(serial presence detect, SPD)芯片内部储存的参数,可提供进行多种测试动作,基本输入/输出***(Basic Input/Output System, BIOS)韧体在开机后会去读取SPD芯片内部的参数,从而对数个BIOS设定的至少之一进行部分校正或全部校正的装置,特别是指可快速的控制大批量的测试基板,省下需逐台进行设定的时间,从而提高更佳的测试便利性,并增加测试的效率的装置。
背景技术
一台计算机可包含一主机***及附接至该主机***的一个或数个内存子***。该主机***可具有与内存子***通信以储存及/或撷取数据及指令的中央处理单元(CenterProcessing Unit, CPU)。该内存子***可为内存模块,如双列直插内存模块(Dual In-line Memory Module,DIMM),该DIMM是指一系列由动态随机存取内存(Dynamic RandomAccess Memory,DRAM)组成的模块。该DIMM通常是数颗至数十颗DRAM芯片焊接安装于一块已制作好电路的印刷电路板的形式,用于个人计算机、工作站、服务器。
目前主机***的BIOS是由电路板上的闪存(Flash memory)执行,其记录计算机基本的输出入设定,该电路板上还包括有一SPD,用于控制DRAM。在BIOS程序的配置文件中,包含有许多参数对应各硬件的参数设定与该硬件是否启动等信息。传统上,在制造计算机时,这些BIOS程序的配置文件大多是预先刻录在内存中,然后凭借操作人员在开机时,进入BIOS的选单,根据当下连接主机***的硬件配置而手动地设定各项参数,最后再存成配置文件,并在重新启动后重载新的BIOS配置文件。
然而,上述手动设定BIOS配置文件对于计算机的研发工程师、制造及测试人员来说都是一件既麻烦又没有效率的工作,因为还要逐一核对主机***所配置的各项硬件,因此不利于设计、制造与测试的效率。此外,一般计算机的用户对于BIOS选单的各项参数设定也容易发生困难,如果设定不当,有可能会导致主机***出现异常状况而无法顺利开机。再者,由于现有技术是将开机时BIOS程序所需加载的配置文件储存在主机***,也容易发生配置文件档案毁损或是遭不当窜改的问题,影响到后续主机***的开机作业。因此,一般无法符合使用者于实际使用时所需。
实用新型内容
本实用新型的主要目的在于,克服现有技术所遭遇的上述问题,并提供内存检测装置,通过外部连结的Hyper服务器来更改SPD芯片内部储存的参数,可提供进行多种测试动作,BIOS韧体在开机后会去读取SPD芯片内部的参数,从而对数个BIOS设定的至少之一进行部分校正或全部校正,以达到可快速的控制大批量的测试基板,省下需逐台进行设定的时间,从而提高更佳的测试便利性,并增加测试效率。
为达以上目的,本实用新型采用的技术方案是:一种内存检测装置,其包括:一测试基板;数个待测内存模块(device under test, DUT),设置于该测试基板上;一中央处理器,设置于该测试基板上,并电连接至该数个待测内存模块;一BIOS韧体,设置于该测试基板上,并电连接至该中央处理器,系配置成提供该测试基板对安装于其上的数个待测内存模块进行筛检;一SPD芯片,设置于该测试基板上,并电连接至该BIOS韧体与该数个待测内存模块,其内部储存有数个参数,包含内存模块的主要设定值、扩充设定值、及BIOS命令集,可供该BIOS韧体自该SPD芯片处读取该些参数;以及一Hyper服务器,由外部连结至该测试基板的SPD芯片,用以将欲更改数个BIOS设定的该BIOS命令集及设定值中的至少一个写入该SPD芯片,令结构化的该BIOS韧体启动后自该SPD芯片处读取该BIOS命令集时,基于该BIOS命令集直接更改该数个BIOS中的至少一个设定,并在下一次开机时生效。
于本发明上述实施例中,所述待测内存模块为双列直插内存模块,用以设置至少一内存芯片。
于本发明上述实施例中,所述内存芯片为动态随机存取内存(DRAM)。
附图说明
图1是本发明的方块示意图。
标号对照:
内存检测装置100
测试基板1
待测内存模块2
中央处理器3
BIOS韧体4
SPD芯片5
Hyper服务器6。
具体实施方式
请参阅图1所示,是本发明的方块示意图。如图所示:本实用新型为一种内存检测装置100,其包括一测试基板1、数个待测内存模块(device under test, DUT)2、一中央处理器(central processing unit, CPU)3、一基本输入/输出***(Basic Input/OutputSystem, BIOS)韧体4、一序列存在检测(serial presence detect, SPD)芯片5、以及一Hyper服务器6所构成。
上述所提的待测内存模块(device under test, DUT)2设置于该测试基板1上;其中,各该待测内存模块2可为双列直插内存模块(Dual In-line Memory Module,DIMM),该DIMM用以设置至少一内存芯片,而该内存芯片可为动态随机存取内存(Dynamic RandomAccess Memory,DRAM)。
该中央处理器3设置于该测试基板1上,并电连接至该数个待测内存模块2。
该BIOS韧体4设置于该测试基板1上,并电连接至该中央处理器3。该BIOS韧体4系配置成提供该测试基板1对安装于其上的数个待测内存模块2进行筛检。
该SPD芯片5设置于该测试基板1上,并电连接至该BIOS韧体4与该数个待测内存模块2。该SPD芯片5内部储存有数个参数,包含内存模块的主要设定值、扩充设定值、及BIOS命令集,可供该BIOS韧体4自该SPD芯片5处读取该等参数。
该Hyper服务器6是由外部连结至该测试基板1的SPD芯片5,用以将欲更改数个BIOS设定的至少之一的该BIOS命令集及设定值写入该SPD芯片5,令结构化的BIOS韧体4启动后自该SPD芯片5处读取该BIOS命令集时,基于该BIOS命令集直接更改该数个BIOS的至少一个设定,并在下一次开机时生效。如是,藉由上述揭露的结构构成全新的内存检测装置100。
本实用新型的主要目的就是让BIOS韧体4结构化,形成可以由外部的Hyper服务器6来控制的BIOS韧体4,而这个结构化也可以直接更改闪存(Flash memory)。于本实施例中,要让BIOS韧体4可以结构化所采用的方法,是通过外部连结的Hyper服务器6更改SPD芯片5。
当运用时,本实用新型是在SPD芯片5中未使用之空间,将其连结到外部的Hyper服务器6上,之后当BIOS韧体4启动并读取该SPD芯片5时,该SPD芯片5会链接至该Hyper服务器6,由该Hyper服务器6把要更改的数据以BIOS命令集及设定值方式写入该SPD芯片5中,提供该BIOS韧体4基于该BIOS命令集直接更改数个BIOS的至少一个设定。换言之,本实用新型是将BIOS的一些设定移至SPD芯片5,经定义后,所要更改的BIOS设定就会透过SPD芯片5来直接影响到BIOS韧体4内部数个BIOS的至少一个设定。藉此,通过外部连结的Hyper服务器来更改SPD芯片内部储存的参数,可提供进行多种测试动作,例如电压偏移的设定、数据保存的持久性等,BIOS韧体在开机后会去读取SPD芯片内部的参数,从而对数个BIOS的至少一个设定进行部分校正或全部校正,以达到可快速地控制大批量的测试基板,省下需逐台进行设定的时间,从而提高更佳的测试便利性,并增加测试的效率。
综上所述,本实用新型的一种内存检测装置,可有效改善现有技术的种种缺点,通过外部连结的Hyper服务器来更改SPD芯片内部储存的参数,可提供进行多种测试动作,BIOS韧体在开机后会去读取SPD芯片内部的参数,从而对数个BIOS的至少一个设定进行部分校正或全部校正,以达到可快速的控制大批量的测试基板,省下需逐台进行设定的时间,从而提高更佳的测试便利性,并增加测试的效率,进而使本实用新型的产生能更进步、更实用、更符合使用者所须,确已符合实用新型专利申请的要件,依法提出专利申请。
但以上所述,仅为本发明的较佳实施例而已,当不能以此限定本发明实施之范围。因此,凡依本申请专利范围及发明说明书内容所作的简单的等效变化与修饰,皆应仍属本申请涵盖的范围内。
Claims (3)
1.一种内存检测装置,其特征在于,其包括:
一测试基板;
数个待测内存模块,设置于该测试基板上;
一中央处理器,设置于该测试基板上,并电连接至该数个待测内存模块;
一基本输入/输出***韧体即BIOS韧体,设置于该测试基板上,并电连接至该中央处理器,系配置成提供该测试基板对安装于其上的数个待测内存模块进行筛检;
一序列存在检测芯片即SPD芯片,设置于该测试基板上,并电连接至该BIOS韧体与该数个待测内存模块,其内部储存有数个参数,包含内存模块的主要设定值、扩充设定值、及BIOS命令集,可供该BIOS韧体自该SPD芯片处读取该些参数;以及
一Hyper服务器,由外部连结至该测试基板的SPD芯片,用以将欲更改数个BIOS设定的该BIOS命令集及设定值中的至少一个写入该SPD芯片,令结构化的该BIOS韧体启动后自该SPD芯片处读取该BIOS命令集时,基于该BIOS命令集直接更改该数个BIOS的至少一个设定,并在下一次开机时生效。
2.如权利要求1所述的内存检测装置,其特征在于,所述待测内存模块为双列直插内存模块,用以设置至少一内存芯片。
3.如权利要求2所述的内存检测装置,其特征在于,所述内存芯片为动态随机存取内存。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121387184.3U CN215264786U (zh) | 2021-06-22 | 2021-06-22 | 内存检测装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121387184.3U CN215264786U (zh) | 2021-06-22 | 2021-06-22 | 内存检测装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215264786U true CN215264786U (zh) | 2021-12-21 |
Family
ID=79481834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121387184.3U Active CN215264786U (zh) | 2021-06-22 | 2021-06-22 | 内存检测装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215264786U (zh) |
-
2021
- 2021-06-22 CN CN202121387184.3U patent/CN215264786U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7269765B1 (en) | Method and apparatus for storing failing part locations in a module | |
CN103593281A (zh) | 测试***及测试方法 | |
US20130268744A1 (en) | Method for detecting hardware | |
US8006028B2 (en) | Enabling memory module slots in a computing system after a repair action | |
CN111653307A (zh) | 固态硬盘的数据完整性检测方法、***、设备及存储介质 | |
US9063827B2 (en) | Systems and methods for storing and retrieving a defect map in a DRAM component | |
US6985826B2 (en) | System and method for testing a component in a computer system using voltage margining | |
CN116913368A (zh) | 一种存储芯片的测试***及测试方法 | |
CN114116355A (zh) | 内存测试方法、装置及电子设备 | |
US20060206764A1 (en) | Memory reliability detection system and method | |
CN107807870B (zh) | 一种存储服务器主板掉电保护功能的测试方法和*** | |
CN112506820B (zh) | Usb端口硬件参数分析方法、装置、设备及存储介质 | |
CN215264786U (zh) | 内存检测装置 | |
JP4023736B2 (ja) | メモリモジュールを電子的に試験する方法 | |
TWI792288B (zh) | 記憶體檢測裝置 | |
CN113125938B (zh) | 老化测试监控方法和*** | |
CN113035266B (zh) | 硬盘性能测试方法、装置、计算机设备和存储介质 | |
CN113160875A (zh) | 芯片测试***和测试方法 | |
US20070169117A1 (en) | Firmware loading device | |
CN114817010A (zh) | 一种基于Python的Redfish自动化测试方法及装置 | |
US10922023B2 (en) | Method for accessing code SRAM and electronic device | |
US7487399B2 (en) | System and method for testing a component in a computer system using frequency margining | |
CN111063387B (zh) | 一种固态硬盘性能测试方法、装置、设备及存储介质 | |
CN109887538B (zh) | 一种存储器的干扰死机的测试方法 | |
CN100367208C (zh) | 依序选择可开机的内存模块进行开机的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |