TWI791529B - 包含鈦、矽及氮的多區域擴散阻障 - Google Patents

包含鈦、矽及氮的多區域擴散阻障 Download PDF

Info

Publication number
TWI791529B
TWI791529B TW107119067A TW107119067A TWI791529B TW I791529 B TWI791529 B TW I791529B TW 107119067 A TW107119067 A TW 107119067A TW 107119067 A TW107119067 A TW 107119067A TW I791529 B TWI791529 B TW I791529B
Authority
TW
Taiwan
Prior art keywords
region
substrate
silicon
tisin
containing precursor
Prior art date
Application number
TW107119067A
Other languages
English (en)
Other versions
TW201908510A (zh
Inventor
維納亞克 維爾 瓦思
Ｍ 齊亞 卡里姆
崔普善
索米爾古瑪 J 瑞斯
尼羅伊 慕克爾吉
Original Assignee
美商尤金納斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商尤金納斯股份有限公司 filed Critical 美商尤金納斯股份有限公司
Publication of TW201908510A publication Critical patent/TW201908510A/zh
Application granted granted Critical
Publication of TWI791529B publication Critical patent/TWI791529B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Compounds (AREA)

Abstract

所揭示之技術大體係關於半導體結構及其生產，且更特定而言係關於含有Ti、Si、N之擴散阻障結構及其形成方法。形成導電擴散阻障之方法包含：將基板置於反應腔室中且藉由將該基板交替地暴露於含鈦前體及第一含矽前體而在該基板上形成矽化鈦(TiSi)區域。該方法另外包含：藉由將該基板交替地暴露於含鈦前體、含氮前體及第二含矽前體而在該TiSi區域上形成氮化鈦矽(TiSiN)區域。該方法可視情況包括：在形成該TiSi區域之前，藉由將該基板交替地暴露於含鈦前體及含氮前體而形成氮化鈦(TiN)區域。

Description

包含鈦、矽及氮的多區域擴散阻障
所揭示之技術大體係關於半導體結構及其生產，且更特定而言係關於含有Ti、Si、N之擴散阻障結構及其形成方法。
在原子層沉積(ALD)中，由複數種化學元素組成之層在若干連續週期中沉積於基板上。含有至少一種待沉積於該層中之元素的反應氣體用於此製程中。在此等週期中，逐層地沉積相同元素或一組元素之層。在各週期中，反應氣體經引入至製程腔室中且留在製程腔室中直至基板表面變得充滿反應氣體之吸附或化學吸附種類。在後續沖洗或吹洗步驟中，自製程腔室移除製程氣體之殘餘物，且將相同反應氣體或另一反應氣體引入製程腔室中。沉積製程在合適溫度下進行，在該溫度下，所要化學反應在基板表面上進行。反應氣體之分解反應可能在基板表面進行。使用沖洗氣體自製程腔室移除揮發性反應產物。
擴散阻障結構用於一些半導體設備中以在其生產期間或在其生產後抑制設備之不同區域之間的非所要原子遷移。一些擴散阻障結構係使用原子層沉積而形成。在包括擴散阻障作為電子組件(例如，製造於矽基板上之記憶組件)中之層堆疊或層順序之部分的一些半導體設備中，擴散阻障不僅用於限制原子擴散，而且亦用作導電層。該擴散阻障可能例如用於形成接點。在一些半導體技術中，依序進行TiN製程及SiN製程。個別週期係在該順序中相繼進行若干次且以整體形成TiSiN層之相對頻率進行。
可藉由提高矽含量而提高層之擴散阻力。然而，當在已知製程中提高矽含量時，沉積之層的電阻同時提高，因此該層用作接觸層時的特性較差。
US 2015/0279683及US專利6,911,391亦關於用於將TiSiN層沉積於基板上之方法。
該方法係描述於US 2015/0050806 Al中。
所揭示之技術的一個目標係提供一種擴散阻障結構，其用於提供擴散阻力，而同時提供高導電性。在各種實施例中，根據實施例之擴散阻障結構包含導電多區域或多層擴散阻障結構。
此目標係藉由申請專利範圍中所定義之各種實施例實現，其中附屬項並非僅為獨立項中所定義之方法的有利改進，且亦構成解決問題之獨立手段，其中獨立項之個別子特徵亦具有獨立的發明意義。
在第一態樣中，揭示一種形成包含三個區域之擴散阻障結構的方法。根據該方法，在將基板傳送至製程腔室之後的加熱步驟後，將包含TiN之第一區域或層沉積於基板(例如含矽基板)上及/或已沉積於基板上之層(例如形成於基板上之多晶矽層)上。接著，沉積第二區域，其包含無氮區域或層，例如Ti及Si之層順序。隨後，將包含TiSiN區域或層或層順序之第三區域沉積於TiSi層上。該方法在三個時間上連續之步驟中進行，各步驟至少進行一次，較佳地，此等步驟中之至少一者或所有此等步驟連續進行若干次。
在第一步驟中，週期進行n次以沉積TiN，其中各週期包括：首先將含鈦反應氣體注射至製程腔室中，隨後用惰性氣體沖洗製程腔室，隨後將含氮反應氣體注射至製程腔室中，且最後用惰性氣體沖洗製程腔室。氮氣或氬氣或一些其他合適稀有氣體或任何其他合適氣體可能用作惰性氣體；n可能係1或更大，例如至少5。
第二步驟可能包括兩個子步驟，各子步驟進行至少一次，但較佳進行多次。在第二步驟之第一子步驟中，將含鈦反應氣體注射至製程腔室中，且隨後用惰性氣體沖洗製程腔室。第一子步驟可能進行m次，其中m = 1或更大，例如至少5。在第二步驟之第二子步驟中，首先將含矽反應氣體注射至製程腔室中，且隨後用惰性氣體沖洗製程腔室。此第二子步驟可能進行k次，其中k可能係1或更大，例如至少5。較佳沉積塗層之無氮區之第二步驟進行r次，其中r可能係1或更大，例如至少10。
第三步驟亦包括兩個子步驟，其中在第一子步驟中沉積TiN。如此，與上述第一步驟相似之第一子步驟進行p次。在第三步驟之第一子步驟中，首先將含鈦反應氣體注射至製程腔室中，且隨後用惰性氣體沖洗製程腔室。接著，將含氮反應氣體注射至製程腔室中，且隨後用惰性氣體沖洗製程腔室。此第三步驟之第一子步驟進行p次，其中p = 1或更大，例如至少2。在第三步驟之第一子步驟中，首先將含鈦反應氣體注射至製程腔室中。隨後用惰性氣體沖洗製程腔室。接著，將含氮反應氣體注射至製程腔室中，且隨後用惰性氣體沖洗製程腔室。在第三步驟之第一子步驟中，塗層因此包括含氮區。在第一子步驟之後，進行第二子步驟且特定而言最後子步驟，在該步驟中藉由將含矽反應氣體注射至製程腔室中以沉積矽，其中此處再一次，包括一系列將含矽反應氣體注射至製程腔室中隨後用惰性氣體沖洗製程腔室之週期進行q次，其中q = 1或更大，例如至少5。整體上沉積TiSiN之第三步驟可進行r次，其中r = 1或更大，例如至少10。在第三步驟之一些執行過程中，最後子步驟之反應氣體基本上不含氮。技術者應理解，任何用作載體氣體之雙原子氮均不可能形成反應氣體之部分，此係因為N2 通常無法在本文描述之製程的溫度下反應。
作為根據一些實施例之方法的結果，含有TiN或Ti-N鍵之第一層、區或區域在第一步驟中形成於基板或含矽基板之層上。第一層、區或區域在本文中可能稱為第一界限或邊界區域。此外，在本文中可能稱為核心區或區域之第二層、區或區域形成於第一區或區域上，在該區域中可能形成Si-Si鍵或Si-Ti鍵。此等鍵之鍵能(大約100 eV)遠遠低於鍵能大約係450 eV之Ti-N鍵。舉例而言，此方法尤其係以諸如TiSi2 之矽化鈦以不同相形式形成且電阻低於TiSiN之方式進行。至此程度，若在第三步驟之最後子步驟中沉積無氮組分，則係有利的，其中為此目的反應氣體不含任何氮組分，其不參與化學反應，而N2 參與。在最後步驟中，沉積塗層之第三層、區或區域，此係第二含氮界限或邊界區域。三個層之個別層厚度較佳係2 Å至200 Å，三個層總共係5 Å至500 Å。可原位且依序重複全部三個層以產生5 Å至500 Å之膜厚度。
合適鈦、矽及氮之氣體化合物的組合係用於形成根據實施例之阻障結構的各種區域。舉例而言，TiCl4 、四(二甲基胺基)鈦(TDMAT)或四(二乙基胺基)鈦(TDEAT)可能用作含鈦反應氣體。二氯矽烷(SiH2 Cl2 )或SiHCl3 、SiCl4 、SiH4 或Si2 H6 可能用作含矽反應氣體。NH3 或單甲肼(MMH或CH3 (NH)NH2 )可能用作含氮反應氣體。此方法始於在5毫巴與0.6毫巴(等於0.5毫托至7.5毫托)之間的範圍內之總壓力下將基板加熱至400℃至700℃之溫度。接著進行上述三個步驟。在基板冷卻之後，自製程腔室移除基板。
如本文所使用，術語基板可指代諸如矽晶圓之半導體基板。在一些實例中，基板可能係空白晶圓，其可能經p摻雜或經n摻雜。在一些實例中，基板可能已在其上形成空白膜，諸如氧化矽、氮化矽或多晶矽。在一些實例中，術語基板指代預結構化及/或預塗佈之晶圓，圖案化或非圖案化中間結構可能已形成於其上。圖案化或非圖案化中間結構可能包括例如可能已沉積之含矽層，例如記憶設備或模組之層。舉例而言，含矽層可能係具有摻雜區域之多晶矽層。根據實施例之各種層或區域可隨後形成於基板上。在形成包含根據實施例之TiSiN區域的根據實施例之擴散阻障結構後，可進一步加工各種層或區域，例如使其圖案化且藉由例如由鎢及銅或類似物製成之電線而電氣連接。
較佳在可使用真空系統抽空之反應器中沉積塗層。在反應器內部，存在用於引入反應氣體及/或惰性氣體之氣體入口元件。氣體入口元件可能呈噴淋頭形式。其可能具有複數個扇形或區段，其中該等區段或扇形形成單獨腔室，含Ti反應氣體、含Si反應氣體或含N反應氣體可彼此單獨地注射至其中。氣體入口元件可能延伸於位於加熱之基座上的基板之整個面積範圍內。氣體入口元件可能經冷卻，但其可能亦經加熱。基板較佳位於基座上，該基座可能經複數個加熱元件加熱，因此基座具有複數個可能彼此獨立接受加熱之加熱區。可以此方式在基板表面上調整均勻溫度分佈。特定而言，可在基板表面上調整具有最小橫向溫度梯度之溫度分佈。
在另一態樣中，所揭示之技術係關於塗佈於基板且具有第一界限或邊界區域之塗層，藉由該區域，塗層與基板或塗佈於基板之層相鄰。塗層亦具有第二界限或邊界區域，其與第一邊界線區域相對，且金屬接點或金屬陶瓷接點可能塗佈至其上。第二邊界區域具有表面區域，其可能與諸如鎢之接點材料接觸。在第一界限或邊界區域與第二界限或邊界區域之間，存在核心區域。根據實施例之塗層具有以下特性：第一界限或邊界區域之氮濃度高於核心區域。第二界限或邊界區域之氮濃度高於核心區域。在一些實施例中，核心區域可能不含氮。在一些實施例中，第二界限或邊界區域之表面區域可能不含氮。
在第三態樣中，形成導電擴散阻障之方法包含：將基板置於反應腔室中且藉由將基板交替地暴露於第一含鈦前體及第一含矽前體而在基板上形成矽化鈦(TiSi)區域。該方法另外包含：藉由將基板交替地暴露於第二含鈦前體、含氮前體及第二含矽前體而在TiSi區域上形成氮化鈦矽(TiSiN)區域。
在第四態樣中，形成導電擴散阻障之方法包含：將包含矽表面之基板置於熱反應腔室中且藉由將基板交替地暴露於基於矽之第一前體後接第一含鈦前體而在矽表面上形成矽化鈦(TiSi)區域。該方法另外包含：藉由將基板交替地暴露於第二含鈦前體、含氮前體及第二含矽前體而在TiSi區域上形成氮化鈦矽(TiSiN)區域，其中在形成TiSiN區域中，將基板暴露於作為最後前體之第二含矽前體。
在第五態樣中，半導體結構包含基板，該基板包含含矽表面、含矽表面上之矽化鈦(TiSi)區域及形成於TiSi區域上之氮化鈦矽(TiSiN)區域。相較於TiSi區域與TiSiN區域之間的界面，TiSiN區域在表面區域處包含更高矽濃度。
圖2示意地顯示佈置於密封反應器外殼11內部之塗佈裝置的結構。提供複數條入口管線，從而能夠經由此等饋送管線之各者將氣體流饋入氣體入口元件12中。氣體入口元件12具有複數個氣體出口開口13，經由該等出口，饋入氣體入口元件12中之氣體可進入製程腔室10。製程腔室10之底部係由基座16之頂側形成，待塗佈之基板17坐落於其上。可藉助於加熱器15將基座16加熱至製程溫度。基座16可能在其範圍平面內繞旋轉軸D旋轉。相對於氣體入口元件12進行旋轉。提供連接有真空泵之氣體出口14。
可藉助於第一質量流量控制器22將惰性氣體經由饋送管線饋入氣體入口元件12之腔室18中。可藉助於質量流量控制器23將含氮氣體饋入藉由氣密封件與前一腔室隔開之腔室19中。可藉助於質量流量控制器24將含鈦氣體饋入藉由氣密封件與前一腔室隔開之腔室20中。可藉助於質量流量控制器25將含矽氣體饋入氣體入口原件12之腔室21中。
圖3顯示氣體入口元件12中個別腔室18、19、20、21之空間佈置作為實例。腔室可能呈輪輻狀佈置。當基板17相對於氣體入口元件12旋轉時，饋入製程腔室10中之反應氣體或惰性氣體與基板17之表面的所有區域接觸。
如組態，反應腔室20經組態以在相同反應腔室中在不從中移除基板之情況下原位形成根據各種實施例之多區域阻障結構的不同區域。此外，反應腔室20經組態以使用例如熱原子層沉積(ALD)或熱化學氣相沉積(CVD)或其組合之熱沉積方法形成多區域阻障結構。
用於記憶元件或類似者之半導體組件具有形成於基板中或基板上之含矽電氣主動或被動層或區域。主動層或區域可能含有摻雜區域，其可能形成諸如晶體管或二極體之主動半導體裝置的部分，且被動層或區域可能含有摻雜區域，其可能形成諸如電阻或電容器之被動半導體裝置的部分。舉例而言，主動半導體層可藉由諸如結合電線之晶粒級電連接而與外部世界電連接。主動層與結合電線之間的電連接因而包括積體化金屬化物及包括接點、通路及存取線之傳導性結構。除在主動層與積體化金屬化物之間傳導電信號之外，一些傳導性結構用於多種目的，例如用作擴散阻障，同時亦提供歐姆性接觸及/或提供遠距離低層內電阻。該傳導性結構之一個實例係US專利第9,099,473號中揭示之歐姆性阻障層，該專利係以全文引用之方式併入本文中。US專利第9,099,473號揭示一種歐姆性阻障層，其形成自存在於動態隨機存取記憶體(DRAM)裝置之陣列區域及周邊區域中的氮化金屬矽。在周邊區域中，歐姆性阻障層揭示為形成於具有摻雜區域之多晶矽層與金屬層(例如，鎢)之間，作為位元線堆疊之部分。在陣列區域中，歐姆性阻障層揭示為形成於閘電極與閘接觸金屬層(例如，鎢)之間作為閘/接點堆疊之部分。
發明者已發現，本文揭示之包含根據實施例的多區域或多層結構之導電擴散阻障結構可以較小總厚度及簡化之製程設計改良擴散阻障功能、層內電阻及歐姆性接觸之一或多者。作為擴散阻障，擴散阻障結構可抑制原子擴散，包括例如諸如硼及/或磷之摻雜原子在諸如自摻雜單晶矽層或多晶矽層之一個方向上的原子擴散。擴散阻障結構亦可抑制與沿另一方向在擴散阻障結構上形成金屬之原子相關的原子擴散，諸如來自用於在擴散阻障結構上形成基於鎢之接點之製程氣體的氟原子之擴散。此外，如本文中所論述，除了沿一個方向、例如貫穿擴散阻障結構之厚度的垂直方向減小電阻外，根據實施例之擴散阻障結構亦可沿另一方向、例如水平方向減小電阻。
如本文中所描述，諸如「第一」及「第二」之排序或枚舉術語不應表明其後之術語不相同。舉例而言，第一含鈦前體與第二含鈦前體可相同或不同。類似地，第一含矽前體與第二含矽前體可相同或不同。
如本文中所描述，除非明確限制，否則以其構成元素提及且未提及其特定化學計量比率之化合物應理解為涵蓋各元素之所有可能的非零濃度。舉例而言，矽化鈦(TiSi)應理解為涵蓋矽化鈦之所有可能的化學計量及非化學計量組成，包括TiSi2 、TiSi、Ti5 Si4 及Ti3 Si。類似地，氮化鈦(TiN)應理解為涵蓋氮化鈦之所有可能的化學計量及非化學計量組成，包括TiN、Ti3 N4 、Ti4 N3 、Ti6 N5 、Ti2 N及TiN2 。類似地，氮化鈦矽(TiSiN)應理解為涵蓋氮化鈦矽之所有可能的化學計量及非化學計量組成，其可藉由通式Tix Siy N表示。然而，該等無化學計量比率之化合物代表意在包括所有列舉之元素且不包括除雜質濃度(諸如小於0.1 at. %)之外的非列舉元素。
根據各種實施例，基板可包括諸如單晶矽或多晶矽之矽。基板亦可包括例如SiGe之含矽化合物及下埋絕緣體，諸如矽於絕緣體上(SOI)之基板。基板可包括其他材料，包括III-V或II-VI化合物半導體材料或藍寶石。 包含三個區域之阻障結構
在下文中，參考圖1及圖4，描述包含三個區域之多層阻障結構。根據此等實施例，可設計TiSiN塗層，該塗層可塗覆於觸點與含矽主動半導體層之間，使得該層具有較低電阻，而同時形成高擴散阻障，該阻障抑制塗覆於TiSiN塗層之接觸金屬擴散進入矽層。對於此層之沉積，ALD方法(原子層沉積)可用於根據實施例之阻障結構的一或多個區域。在此方法中，將反應氣體與用於沖洗製程腔室10之惰性氣體交替饋入製程腔室10中。此藉由以下進行：將各別氣體引入氣體入口元件12中之腔中，且自複數個氣體出口開口13排放氣體，該等開口之佈局如製程腔室10中之篩。反應氣體饋入製程腔室10中之濃度及所跨時間段使得塗覆於基座16之基板17的表面已變得充滿反應氣體及/或反應氣體之反應產物，例如反應氣體之片段種類或分解產物。隨後，將氣體殘餘物沖洗出製程腔室10。此係藉由將惰性氣體引入製程腔室10中而完成，其中惰性氣體可能係氮氣或稀有氣體。
根據實施例，在若干連續塗佈步驟中塗覆塗層，其各者可能反過來包含子步驟且較佳重複若干次。進行製程之方式使得Si-Si鍵或Si-Ti鍵形成於核心區域中或塗層之區域中，從而塗層包含電阻低於TiSiN之TiSi。然而，另一方面，進行製程之方式使得面向下層之界面及具有後接層之塗層的界面具有高於塗層之核心區域的氮含量。參考圖4，塗層30可包含或基本上由三個區域組成，其中下界面連接於或接觸基板17表面及/或含矽主動層。在一些實施例中，下界面區域31包含或基本上由TiN組成。塗層之核心區域33包含或基本上由Ti及Si組成。上界面區域32包含或基本上由TiSiN組成。上界面區域32之上表面34可隨後藉由諸如鎢(W)栓之導體接觸。
參考隨附圖1及圖2在下文更詳細地闡釋製程之進行。首先，在基板傳送步驟(晶圓傳送) 4中，將基板17引入製程腔室10中，在腔室中，基板17停放於基座16上。藉由使用具有複數個加熱區之加熱器15加熱基座16，將基板加熱至製程溫度。舉例而言，此藉由使電流通過加熱器15之繞線電阻而進行。
在第一製程步驟1中，沉積TiN。如此，首先將含Ti反應氣體引入製程腔室10中直至基板17之表面充滿製程氣體(Ti)。隨後，藉助於惰性氣體將未留於基板17之表面上的含Ti反應氣體或其反應產物之殘留物沖洗出製程腔室10 (P)。接著，將含氮反應氣體饋入製程腔室中直至基板17之表面已充滿該反應氣體(N)。接著藉由引入惰性氣體，將含氮反應氣體沖洗出製程腔室10 (P)。此等四個連續順序形成第一步驟1，其進行n次，生成較佳10A厚但至多50 nm厚之層。技術者應理解，在製程之變體中，可改變Ti及N相之相對頻率且個別相(Ti及/或N)可按順序重複，而非嚴格交替兩種相，由此獲得所要相對頻率且獲得所要化學計量，部分取決於所選反應物，實現其反應性及對硬脂阻礙之易感性。
在第二後續步驟2中，沉積TiSi核心材料。此第二步驟2包含或基本上由兩個子步驟2.1、2.2組成，其中在第一子步驟中沉積Ti且在第二子步驟中沉積Si。在第一子步驟2.1中，首先將含Ti反應氣體引入製程腔室10中總計m次，且隨後藉由引入惰性氣體將氣體殘留物沖洗出製程腔室10 (P)。在此第二步驟2之第一子步驟2.1之後，該步驟至少進行一次但較佳進行多次，進行第二子步驟2.2。在此第二子步驟2.2中，首先將含矽反應氣體饋入製程腔室10中(Si)且隨後藉由引入惰性氣體沖洗製程腔室10 (P)。第二子步驟2.2總共進行k次，其中k較佳大於1。
包含或基本上由兩個子步驟2.1及2.2組成之第二步驟2較佳總共進行r次，直至沉積目標層厚度之包含或基本上由TiSi組成且基本上不含氮之核心層。TiSi層厚度可能亦較佳係10A厚但至多50 nm。技術者應理解，在第二步驟2製程之變體中，可改變子步驟2.1及2.2之相對頻率且個別子步驟2.1及/或2.2可按順序重複，而非嚴格交替兩個步驟，由此獲得所要相對頻率且獲得所要化學計量，部分取決於所選反應物，實現其反應性及對硬脂阻礙之易感性。
第二步驟2後接第三步驟3，在該步驟中沉積TiSiN。第三步驟包含或基本上由兩個子步驟3.1、3.2組成，其彼此相繼進行且可總共進行1次，其中1係1或較佳大於1。
在一些實施例中，第三步驟3之第一子步驟3.1基本上相當於第一步驟1。沉積TiN，故而首先將含鈦反應氣體饋入製程腔室10中(Ti)，隨後藉由引入惰性氣體沖洗該腔室(P)。隨後，將含氮反應氣體引入製程腔室10中(N)，隨之藉由引入惰性氣體再次沖洗製程腔室10。可總共進行p次子步驟3.1，其中p = 1或較佳大於1。然而，實施例並非如此有限，且在其他實施例中，第一子步驟3.1及第一步驟1可不同。
在一些實施例中，在不使用含N反應氣體之情況下進行第三步驟3之第二子步驟3.2。首先將含矽反應氣體饋入製程腔室10中(Si)。隨後藉由引入惰性氣體沖洗製程腔室10 (P)，隨之第三步驟3之第二子步驟3.2可總共進行q次，其中q = 1或較佳大於1。在第二子步驟3.2中不使用含N反應氣體可有利於減小接觸電阻及/或改善所得TiSiN層之擴散阻障效應。所得TiSiN層可能在接近表面處具有較高矽含量，隨後金屬可能沉積於該表面上。舉例而言，當使用含氟前體將基於鎢之金屬形成於阻障結構上時，所得擴散阻障結構可有效抑制氟之擴散，而同時亦形成更具歐姆性之界面。技術者應理解，在第三步驟3製程之變體中，可改變子步驟3.1及3.2之相對頻率且個別子步驟3.1及/或3.2可按順序重複，而非嚴格交替兩個步驟，由此獲得所要相對頻率且獲得所要化學計量，部分取決於所選反應物，實現其反應性及對硬脂阻礙之易感性。
在使製程腔室10冷卻之後，在傳送步驟(晶圓傳送)4中自製程腔室10移除基板17。
在引入中提及之氣體係用作反應氣體，舉例而言，含Ti反應氣體可能係TiCl4 、TDMAT或TDEAT，且含Si反應氣體可能係SiH2 Cl2 、SiHCl3 、SiCl4 、SiH4 或Si2 H6 。含N反應氣體可能係NH3 或CH3 (NH)NH2 (MMH)。惰性氣體可能係N2 或稀有氣體。
參考圖3，由於使用腔室18、19、20、21如圍繞中心之扇形佈置的氣體入口元件12，可在製程腔室中獲得均勻流型。呈噴淋頭形式之氣體入口元件12可經冷卻或加熱。可形成熱平衡。亦可能加熱或冷卻基座16。加熱器15尤其係多區加熱器，兩個加熱器較佳以距中心不同之距離圍繞中心呈輻射狀安置。腔室19至21可能各自以各別氣體變化經惰性氣體沖洗，從而反應氣體不留存於其中。
藉助於SiN量測或XPS量測，已顯示，層之核心區域中之個別原子之間的鍵能遠低於兩個界面中之鍵能，因此表明，TiSiN僅形成於界限區域中且Si-Si及/或Si-Ti形成於核心區域中。
圖4示意地顯示沉積於基板17上至塗層30的一部分。基板17僅象徵性地示出且包括其上沉積有層結構之矽晶圓，其中面向塗層30之基板17的界面可能係含矽層之表面。
塗層30包含或基本上由以下組成：第一界限區域31，其直接沉積於基板17之表面上；核心區域33，其連接於第一界限區域31；及第二界限區域32，其具有表面34，其上可能形成例如鎢接點之傳導性結構以使主動層與積體化金屬化物互連。
使用前文描述之方法沉積的層30具有第一界面或界限區域31，其可具有提高之氮濃度，其中第一界限區域31中之氮濃度大於核心區域33中之氮濃度。核心區域33較佳基本上不含氮。第二界限區域32可亦具有高於核心區域33之氮濃度。在一些實施例中，表面34可相對或基本上不含氮，其可藉由以子步驟3.2之多次順序Si沉積來終止步驟3而得以改善。
在第一界限區域31中且在第二界限區域32中，形成具有高鍵能之TiSiN化合物(TiN 455.6 eV)。在核心區域33中，形成基本上具有99.6 eV鍵能之Si-Si鍵及Ti-Si鍵。藉由根據實施例之方法沉積之塗層30具有高導電性且形成高效擴散阻障。其具有基本上結晶之特性及大約0.65 nm至650 nm之層厚度。
前文論述用於整體闡釋本專利申請案所涵蓋之實施例，其各自亦至少藉由以下特徵之組合而獨立地改善先前技術。其中此等特徵組合之兩者、更多者或全部可能亦進一步組合，即：
在一些實施例中，方法包含：用含Ti、Si、N之層塗佈基板17，其中層之一或多個區域係藉由ALD形成。根據該方法，在複數個連續步驟1、2、3中以一或多個n、m、k、l、p、q、r週期將反應氣體饋入含有基板17之製程腔室10中，且隨後將沖洗氣體饋入相同製程腔室中，其中在第一步驟1中用含Ti反應氣體且用含N反應氣體沉積TiN，在先前步驟之後的第二步驟2中，用含Ti反應氣體及含Si反應氣體沉積TiSi，且在第二步驟2之後的第三步驟3中，用含Ti反應氣體、用含N反應氣體且用含Si反應氣體沉積TiSiN。
在一些實施例中，該方法包括包含或基本上由以下組成之反應供汽週期：引入含Ti反應氣體，用惰性氣體沖洗製程腔室10，饋入含N反應氣體且用惰性氣體沖洗製程腔室10，該週期在第一步驟1中進行n次，其中n ＞ 1。
在一些實施例中，在第二步驟2中，第一子步驟2.1包含：引入含Ti反應氣體且隨後用惰性氣體沖洗製程腔室10，其進行m次，其中m ＞ 1，且第二子步驟2.2進行k次，其中k ＞ 1，在該步驟中，將含Si反應氣體引入製程腔室10中且隨後用惰性氣體沖洗製程腔室10。
在一些實施例中，第二步驟2之兩個子步驟2.1、2.2相繼進行r次，其中r ＞ 1。
在一些實施例中，在第三步驟3中，第一子步驟3.1進行p次，其中p ＞ 1，在該步驟中，將含Ti反應氣體引入製程腔室10中且隨後用惰性氣體沖洗製程腔室10，接著將含N反應氣體引入製程腔室10中且隨後用惰性氣體沖洗製程腔室10，且在第二子步驟3.2中，將含Si製程氣體饋入製程腔室10中，且接著用惰性氣體沖洗製程腔室10，其中第二子步驟3.2相繼進行q次，其中q ＞ 1。
在一些實施例中，第三步驟3相繼進行l次，其中l ＞ 1。
在一些實施例中，以小於12 × 10-3 毫巴之分壓引入含Ti反應氣體；引入含Si且分壓介於1 × 10-3 與4 × 10-3 毫巴之間的反應氣體及/或以9 × 10-3 與8 × 10-1 毫巴之間的分壓引入含N反應氣體。
在一些實施例中，製程腔室10內部之總壓力係在0.6與6毫巴之間的範圍內，且在400℃與700℃之間的範圍內之溫度下進行步驟1、2、3，其中在各子步驟或脈衝中用於饋入反應氣體之時間係在0.4與60秒之間的範圍內。
在一些實施例中，含Ti反應氣體係TiCl4 、TDMAT或TDEAT，及/或含Si反應氣體係SiH2 Cl2 、SiHCl3 、SiCl4 、SiH4 或Si2 H6 ，及/或含N反應氣體係NH3 或MMH。
在一些實施例中，形成一種塗層，其中第一及第二界限範圍31、32中之氮含量大於核心區域33中之氮含量。
在一些實施例中，塗層具有基本上不含氮之核心區域33。
在一些實施例中，塗層具有背離基板17、不含氮之第二界限區域的表面34。 包含兩個區域之阻障結構
在上文中，已描述包含三個區域之例示阻障結構，其可包括：包含TiN之下區域、包含形成於下區域上之TiSi的核心區域及包含形成於核心區域上之TiSiN的上區域，其中相較於核心區域，上區域及下區域具有更高相對氮含量。根據本文描述之實施例，包含兩個區域之例示阻障結構亦為可能的。
在一些態樣中，兩區域阻障結構可與當自上文所述之三區域阻障結構中省去包含TiN之下區域時所得之阻障結構相似。舉例而言，包含兩個區域之阻障結構可包括相當於以下之區域：包含形成於基板上之TiSi的核心區域及包含形成於核心區域上之TiSiN的上區域，不具有包含在形成TiSi之前所形成之TiN的下區域。發明者已發現，當在製造期間實施各種特徵之組合時，該等阻障結構可以更小厚度提供改良之阻障、接觸及/或導電性，如本文所描述。在下文中，除非另外明確描述，否則可實施上文關於包含三個區域之阻障結構所描述之相應製程及結構特徵的任一者以製造包含兩個區域之阻障結構。因此，本文中省略該等相應特徵之詳細描述。
參考圖5，根據各種實施例，形成包含兩個區域之阻障結構的方法包含：52將基板置於反應腔室中，54藉由將基板交替地暴露於第一含鈦前體及暴露於第一含矽前體而在基板上形成矽化鈦(TiSi)區域，及56藉由將基板交替地暴露於第二含鈦前體、含氮前體及第二含矽前體而在TiSi區域上形成氮化鈦矽(TiSiN)區域。圖6闡釋所得多區域阻障結構，其包含基板62、TiSi區域64及TiSiN區域66。
用於54形成TiSi區域之第一含鈦前體可與上文關於圖1及圖4描述之用於形成核心區域33之含鈦前體相同或不同。其他製程參數可與上文關於形成核心區域33 (圖4)描述之彼等參數相似。然而，發明者已發現，當使用包含例如單矽烷(SiH4 )或二矽烷(Si2 H6 )之無鹵化物無機矽烷的第一含矽前體形成TiSi區域64時，可形成尤其高效能阻障結構。在不束縛於任何理論之情況下，當在相對高溫下將基板暴露於該作為含矽前體之矽烷時，基板表面之矽烷飽和度可能因缺少有機或鹵化物配位基而不具有自限性。因此，沉積速率及Si與Ti之相對濃度可能藉由暴露持續時間、壓力及溫度來調整。相應地，過量矽之數量可能作為獨立製程參數而受到控制以調整所得TiSi層之電特性。換言之，可在不調整脈衝頻率之情況下(例如，保持1:1之Si:Ti脈衝比)控制TiSi區域64之化學計量，且因此更為有效。根據實施例，此等及其他益處可在以下情況下實現：根據實施例，在400℃至800℃、450℃至750℃、500℃至700℃、550℃至650℃或在由此等值之任一者所定義之範圍內溫度(例如約600℃)的相對較高基板溫度下形成TiSi區域64。前體之分壓、反應腔室中之總壓力及暴露時間可具有如上文所描述之相似值。
作為第一區域形成於基板上之所得TiSi區域64提供各種優點。當阻障結構形成於n-摻雜或p-摻雜多晶矽上，例如如上述作為閘/接點堆疊或存取線(例如，位元線)堆疊之部分時，可適當調整可能包括較低肖特基阻障(Schottky barrier)之所得界面以降低接觸電阻(例如，藉由降低肖特基阻障)。肖特基阻障可能例如藉由調整與基板之界面處之TiSi區域的工作函數至例如4.0 eV-4.5 eV之間而降低。舉例而言，藉由控制過量矽之量，其可能經由控制暴露於如上文所述之矽烷的溫度、持續時間及壓力而呈現，可能調整所得TiSi之工作函數以降低任何肖特基阻障或使其最小化，該阻障可能形成於TiSi區域64與下層基板62或形成於基板62上之摻雜的多晶矽之間。此外，可亦調整過量矽之量以降低TiSi區域64之層內電阻，例如低於約600 μOhm-cm、500 μOhm-cm或400 μOhm-cm。如本文中所描述，相較於先前技術阻障結構之較低接觸電阻以及包括較高橫向傳導性及/或改良之阻障功能的其他優點係來源於一或多種各種加工條件。
在一些實施例中，基板62可能具有形成於其上之氧化矽，例如原生氧化物。因為其存在可提高接觸電阻或甚至導致開路，所以在將阻障結構沉積於基板62上之前，一些方法包括單獨的氧化物移除或預清潔製程，其可原位或異地進行且可為濕式或乾式。該移除製程可能增加製程時間及成本，且可能亦引入諸如氟之非所要污染物。有力地，根據實施例，在各種額外非預期益處中，在包括溫度及壓力之上文表明之條件下使用無鹵化物矽烷作為第一含矽前體形成TiSi區域64可能避免對該單獨的氧化物移除製程之需求。此藉由將基板暴露於作為第一前體之第一含矽前體，隨後將基板暴露於第一含鈦前體，且進一步藉由使用矽烷氣體作為第一含矽前體而實現。因此，在一些實施例中，基板包含形成於其上之原生氧化物，且形成TiSi區域包含將氧化物暴露於作為第一前體之第一含矽前體，在此期間，基板上之氧化物可能經移除，藉此將下層矽表面暴露於第一含鈦前體以引發TiSi之沉積。對氧化物移除有效之第一含矽前體包括無鹵化物無機矽烷，例如SiH4 或Si2 H6 。因此，使用矽烷作為含矽前體用於沉積TiSi區域協同性地提供原位方案以在相同反應器腔室中使用相同反應物且作為單一製程順序之部分來組合氧化物移除與TiSi沉積。
仍參考圖5及圖6，用於56形成TiSiN區域66之含鈦前體及含氮前體可與上文關於圖1及圖4描述之用於形成上界限區域32之含鈦前體及含氮前體相同或不同。其他製程參數可與上文關於形成上界限區域32 (圖4)描述之彼等參數相似。然而，發明者已發現，當使用包含例如SiH2 Cl2 、SiHCl3 或SiCl4 之氯矽烷或氯化矽的第二含矽前體形成TiSiN區域66時，可形成尤其高效能阻障結構。發明者已發現，有別於在其間使用無鹵化物無機矽烷可促進化學計量調諧之TiSi區域的形成，理想地使用含矽及含氯前體形成TiSiN，其導致在廣泛各種條件下由含矽及含氯前體引發之表面自限性飽和。在不束縛於任何理論之情況下，含氯第二矽前體之自限性飽和可能使得在生長方向上更精確地控制組成。此外，可能實現更佳正形性。如上文關於圖1所描述，形成TiSiN區域包含：將基板交替地暴露於一或多個週期之第二含鈦前體及含氮前體，以首先沉積TiN單層或子單層，隨後將基板暴露於一或多個週期之第二含矽前體以沉積矽單層或子單層於一或多個TiN單層上。在此等實施例中，在形成TiSiN區域中，基板所暴露之最後前體可為含矽前體。交替沉積TiN單層或子單層及Si單層或子單層可重複複數次。所得TiSiN區域可在Ti、Si及/或N中具有濃度梯度或區別。
在一些實施例中，形成TiSiN區域66包含將基板暴露於作為最後前體之第二含矽前體。將基板暴露於作為最後前體之第二含矽前體可形成在層法線方向上具有以下濃度梯度之TiSiN區域66：矽濃度提高，氮濃度降低且鈦濃度降低。發明者已發現，此等濃度梯度之一或多者可改善擴散阻障功能且例如在基於鎢之接點形成於其上時改善所得阻障結構之歐姆性接觸。根據實施例，此等及其他益處可在以下情況下實現：在400℃至800℃、450℃至750℃、500℃至700℃、550℃至650℃或在由此等值之任一者所定義之範圍內的相對較高基板溫度(例如約600℃)下形成TiSiN區域66。
根據實施例，第二含鈦前體或含氮前體之週期數目(圖1中之p)與含矽前體之週期數目(圖1中之q)的比率係5:1、6:1、7:1、8:1、9:1、10:1或由此等值之任一者所定義之範圍內的比率。在用於形成TiSiN區域66之本文中所描述的製程條件之組合下，前體之週期比率使得按TiSiN區域66中之原子濃度計，矽存在於TiSiN區域66中之平均濃度超過約10%、15%、20%、25%、30%、35%、40%或由該等值之任一者所定義之範圍內的值。
此外，在TiSiN區域66藉由形成一或多個TiN單層接著形成一或多個矽單層而形成之實施例中，矽濃度中之梯度使得表面區域具有高於平均濃度之矽濃度，且與下層TiSi區域64交接之區域具有相對於平均濃度更低之矽濃度。舉例而言，按TiSiN區域66中之原子濃度計，TiSiN區域66之表面區域的矽濃度可超過20%、40%、60%、80%、99%或由此等值之任一者所定義之範圍內的值。按TiSiN區域66中之原子濃度計，與下層TiSi區域64交接之區域的矽濃度可低於20%、15%、10%、5%、1%或由此等值之任一者所定義之範圍內的值。當TiSiN區域66如本文所揭示形成時，相較於下區域可能更富含矽之TiSiN區域66之上區域可能與形成於其上之金屬形成較低電阻接觸，且可能提供針對用於在其上形成金屬接點之化學元素的改良擴散阻力。舉例而言，當基於鎢之接點形成於TiSiN區域66上時，所得TiSiN區域66形成針對用於形成基於鎢之接點之氟的改良擴散阻障。此外，相對於來自例如具有摻雜區域之多晶矽或單晶矽之下層含Si主動層的摻雜劑，所得TiSiN區域66提供改良之擴散阻障功能。此外，TiSiN區域66之多Si表面提供針對形成於其上之金屬觸點的改良之接觸電阻。
在各種實施例中，TiSiN區域66係至少部分非晶形的。在一些實施例中，TiSiN區域66包含由Ti、Si、及N之兩者或更多者形成之奈米晶區域。舉例而言，TiSiN區域66可能包括TiSi、TiN、SiN或TiSiN奈米晶於非晶形基質中。在一些其他實施例中，TiSiN區域66大體上係完全非晶形的。
有利地，當包含TiSi及TiSiN區域64、66之擴散阻障結構如本文所揭示形成，阻障結構之整體厚度可顯著減小，由此TiSi區域與TiSiN之組合厚度不超過約10 nm、8 nm、6 nm、4 nm、3 nm、2 nm或具有由此等值之任一者所定義之範圍內的值。TiSi區域64之厚度不超過約4 nm、3 nm、2 nm、1 nm、0.5 nm或具有由此等值之任一者所定義之範圍內的值。TiSiN區域66之厚度不超過約6 nm、5 nm、4 nm、3 nm、1 nm或具有由此等值之任一者所定義之範圍內的值。TiSi區域64與TiSiN區域66之厚度比率大於約0.2、0.4、0.6、0.8、1.0、1.2、1.4或係由此等值之任一者所定義之範圍內的值。舉例而言，例示堆疊可能包括具有約1-2 nm之厚度的TiSi區域64及具有約2-3 nm之厚度的TiSiN區域66，組合厚度約3-4 nm。
有利地，當包含TiSi及TiSiN區域64、66之擴散阻障結構如本文所揭示形成，阻障功能之一或多者，垂直傳導性及橫向傳導性等於或優於僅具有TiSiN層厚度為兩倍之擴散阻障結構。儘管本發明已參考特定實施例描述於本文中，但此等實施例並非用於限制本發明且出於闡釋性目的而列出。將對本領域之彼等技術者顯而易見的是，可在不背離本發明之精神及範疇之情況下作出修改及改良。
本文中揭示之各種實施例之該等簡單修改及改良係在所揭示之技術的範疇內，且揭示之技術之特定範疇將藉由所附申請專利範圍另外定義。
在前文中，應理解實施例之任一者之任何特徵可與實施例之其他任一者之任何其他特徵組合或經其替換。
除非上下文另外明確要求，否則貫穿說明書及申請專利範圍，詞「包含(comprise/comprising)」、「包括(include/including) 」及類似者應以包括性意義解釋，而非排他性或窮盡性意義解釋；換言之，以「包括(但不限於)」之意義來解釋。如本文一般所使用之詞「耦接」係指二者可能直接連接，或藉助於一個或多個中間元件連接之兩個或更多個元件。同樣，如本文一般所使用之詞「連接」係指可能直接連接或藉助於一或多個中間元件連接之兩個或更多個元件。另外，當用於本申請案中時，詞「本文中」、「上文」、「下文」及類似意義之詞應指本申請案整體而非本申請案之任何特定部分。在上下文准許的情況下，使用單數或複數數目之上述實施方式中之詞亦可分別包括複數或單數數目。涉及兩個或更多個項目清單之詞「或」，該詞涵蓋所有以下該詞之解釋：清單中之項目中之任一項目、清單中之所有項目及清單中之項目之任何組合。
此外，除非詳細陳述或者如所用在上下文中所理解，否則本文中使用之條件性語言，諸如「可」、「可能(could/might/may) 」、「例如」、「舉例而言」、「諸如」及類似語言，一般意在表達某些實施例包括、而其他實施例不包括某些特徵、要素及/或狀態。因此，此條件性語言並非一般旨在暗示以任何方式需要特徵、要素及/或狀態用於一或多個實施例，或此等特徵、要素及/或狀態是否包括於或有待於任何特定實施例中予以執行。
雖然已描述某些實施例，但此等實施例僅藉助於實例呈現，且並不意欲限制本發明之範疇。實際上，可以多種其他形式體現本文中所描述之新穎設備、方法及系統；此外，在不脫離本發明之精神的情況下，可對本文中所描述之方法及系統的形式進行各種省略、取代及改變。舉例而言，儘管特徵以給定安排呈現，但替代性實施例可能以不同組件及/或感應拓樸執行類似功能，且可能刪除、移動、添加、細分、組合及/或修改一些特徵。此等特徵之各者可能以各種不同方式實施。上文所描述的各種實施例之元件及動作的任何合適組合可經組合以提供其他實施例。上文所述之各種特徵及製程可能彼此獨立地實施，或可能以各種方式組合。所有本發明之特徵的可能組合及子組合均意欲落入本發明之範疇內。
1‧‧‧製程步驟2‧‧‧製程步驟2.1‧‧‧子步驟2.2‧‧‧子步驟3‧‧‧製程步驟3.1‧‧‧子步驟3.2‧‧‧子步驟4‧‧‧傳送步驟5‧‧‧加熱步驟6‧‧‧傳送步驟10‧‧‧製程腔室11‧‧‧反應器外殼12‧‧‧氣體進口元件13‧‧‧氣體出口開口14‧‧‧氣體出口15‧‧‧加熱器16‧‧‧基座17‧‧‧基板18‧‧‧腔室19‧‧‧腔室20‧‧‧腔室21‧‧‧腔室22‧‧‧質量流量控制器23‧‧‧質量流量控制器24‧‧‧質量流量控制器25‧‧‧質量流量控制器30‧‧‧塗層31‧‧‧界限區域32‧‧‧界限區域33‧‧‧核心區域34‧‧‧表面52‧‧‧放置製程54‧‧‧形成製程56‧‧‧形成製程62‧‧‧基板64‧‧‧TiSi區域66‧‧‧TiSiN區域D‧‧‧旋轉軸k‧‧‧週期數目1‧‧‧週期數目m‧‧‧週期數目n‧‧‧週期數目p‧‧‧週期數目q‧‧‧週期數目r‧‧‧週期數目
所揭示之技術基於例示性實施例而更詳細地闡釋於下文，其中：
圖1係根據實施例闡釋用於以時間上連續之方式形成導電多區域擴散阻障結構之製程步驟的方塊圖；
圖2係經組態以用於形成根據實施例之導電多區域擴散阻障結構之例示反應器的橫截面圖；
圖3係圖2中所闡釋之反應器的氣體入口元件之橫截面圖；
圖4係使用根據實施例之方法沉積於基板上之導電多區域擴散阻障結構的橫截面圖。
圖5係闡釋用於形成根據實施例之導電擴散阻障結構之製程步驟的方塊圖；
圖6係使用根據實施例之方法形成於基板上之導電多區域擴散阻障結構的橫截面圖。
52‧‧‧放置製程
54‧‧‧形成製程
56‧‧‧形成製程

Claims (43)

  1. 一種形成導電擴散阻障之方法，該方法包含： 將基板置於反應腔室中； 藉由將該基板交替地暴露於第一含鈦前體及第一含矽前體而在該基板上形成該擴散阻障之矽化鈦(TiSi)區域；及 藉由將該基板交替地暴露於第二含鈦前體、含氮前體及第二含矽前體而在該TiSi區域上形成該擴散阻障之氮化鈦矽(TiSiN)區域， 其中該TiSi區域及該TiSiN區域原位形成。
  2. 如請求項1之方法，其中該TiSi區域及該TiSiN區域係在約500℃與約700℃之間的溫度下形成。
  3. 如請求項1之方法，其中形成該TiSi區域及形成該TiSiN區域包含在不使用電漿之情況下使各別前體熱反應。
  4. 如請求項1之方法，其中該第一含矽前體包含無機無鹵化物矽烷。
  5. 如請求項4之方法，其中形成該TiSi區域包含將該基板暴露於作為第一前體之該無機無鹵化物矽烷。
  6. 如請求項4之方法，其中該基板包含形成於其上之原生氧化物，且其中形成該TiSi區域包含藉由暴露於該無機無鹵化物矽烷而移除該原生氧化物。
  7. 如請求項4之方法，其中該第二含矽前體包含氯。
  8. 如請求項1之方法，其中該第一含鈦前體與該第二含鈦前體不同。
  9. 如請求項1之方法，其中形成該TiSi區域包含在將該基板暴露於該第一鈦前體與暴露於該第一含矽前體之間吹洗該反應腔室。
  10. 如請求項1之方法，其中形成該TiSiN區域包含在將該基板暴露於該第二含鈦前體與暴露於該含氮前體之間及在將該基板暴露於該含氮前體與該第二含矽前體之間吹洗該反應腔室。
  11. 如請求項1之方法，其中形成該TiSiN區域包含將該基板交替地暴露於一或多個週期之該第二含鈦前體及該含氮前體以沉積一或多個TiN單層/子單層，隨後將該基板暴露於一或多個週期之該第二含矽前體以沉積矽單層/子單層。
  12. 如請求項11之方法，其中形成該TiSiN區域包含交替地沉積該一或多個TiN單層/子單層及該一或多個矽單層/子單層。
  13. 如請求項11之方法，其中形成該TiSiN區域包含藉由將該基板暴露於複數個週期之第二含矽前體以完成該沉積。
  14. 如請求項11之方法，其中形成該TiSiN區域包含在層厚度方向上形成以下濃度梯度：朝向上表面矽濃度提高，氮濃度降低且鈦濃度降低。
  15. 如請求項1之方法，其中該基板包含摻雜之多晶矽區域，且形成該TiSi區域包含在該摻雜之多晶矽區域與該TiSi區域之間的界面處形成肖特基阻障(Schottky barrier)。
  16. 如請求項1之方法，其進一步包含使用含氟前體在該TiSiN區域上形成金屬。
  17. 一種形成導電擴散阻障之方法，該方法包含： 將包含矽表面之基板置於反應腔室中； 藉由將該基板交替地暴露於第一基於矽之前體及第一含鈦前體而在該矽表面上以熱方式形成該擴散阻障之矽化鈦(TiSi)區域；及 藉由將該基板交替地暴露於第二含鈦前體、含氮前體及第二含矽前體而在該TiSi區域上以熱方式形成該擴散阻障之氮化鈦矽(TiSiN)區域，其中在形成該TiSiN區域中，將該基板暴露於作為最後前體之該第二含矽前體。
  18. 如請求項17之方法，其中該第一基於矽之前體包含SiH4 或Si2 H6 。
  19. 如請求項18之方法，其中該基板包含形成於其上之氧化物，且其中形成該TiSi區域包含在將該基板暴露於該第一含鈦前體之前，在該反應腔室中原位移除該氧化物。
  20. 如請求項17之方法，其中該第二含矽前體包含SiH2 Cl2 、SiHCl3 或SiCl4 。
  21. 如請求項17之方法，其中該TiSi區域及該TiSiN區域係在約500℃與約700℃之間的溫度下形成於該基板上。
  22. 如請求項17之方法，其中形成該TiSiN包含藉由使該基板按順序複數次交替暴露於該第二含鈦前體及該含氮前體而形成TiN區域，隨後藉由使該基板按順序一或多次暴露於該第二含矽前體而形成Si區域。
  23. 如請求項22之方法，其中該複數次交替暴露於該第二含鈦前體或該含氮氣體對該一或多次暴露於該第二含矽前體之比率超過5。
  24. 一種半導體結構，其包含： 包含含矽表面之基板； 形成於該含矽表面上之矽化鈦(TiSi)區域；及 形成於該TiSi區域上之氮化鈦矽(TiSiN)區域，其中相較於該TiSi區域與該TiSiN區域之間的界面區域，該TiSiN區域在表面區域包含更高矽濃度。
  25. 如請求項24之半導體結構，其中該含矽表面包含硼摻雜之多晶矽。
  26. 如請求項24之半導體結構，其進一步包含金屬，該金屬包含形成於該TiSiN區域上之鎢。
  27. 如請求項24之半導體結構，其中該矽以超過約20原子%之濃度存在於該TiSiN區域中。
  28. 如請求項24之半導體結構，其中該TiSi區域與該TiSiN區域之組合厚度不超過約6 nm。
  29. 如請求項24之半導體結構，其中該TiSi區域與該TiSiN區域之厚度比率在約0.3與約1.0之間。
  30. 一種用包含Ti、Si、N之層塗佈基板的方法，該方法包含： 在複數個連續步驟中，按順序將反應氣體及沖洗氣體引入容納該基板之製程腔室中，該等步驟之各者具有一或多個週期，該等步驟包含： 第一步驟，其包含用含Ti反應氣體及含N反應氣體沉積TiN， 第二步驟，其包含用含Ti反應氣體及含Si反應氣體沉積TiSi，及 第三步驟，其包含以下：在該第二步驟之後，該第三步驟包含用含Ti反應氣體、含N反應氣體及含Si反應氣體沉積TiSiN。
  31. 如請求項30之方法，其中該第一步驟包含複數個週期，其中該等週期之各者包含引入該含Ti反應氣體，用惰性氣體沖洗該製程腔室，引入該含N反應氣體及用反應氣體沖洗該製程腔室。
  32. 如請求項31之方法，其中該第二步驟包含： 包含複數個週期之第一子步驟，其中該等週期之各者包含將該含Ti反應氣體引入該製程腔室中且用惰性氣體沖洗該製程腔室，及 包含複數個週期之第二子步驟，其中該等週期之各者包含將該含Si反應氣體引入該製程腔室中且用該惰性氣體沖洗該製程腔室。
  33. 如請求項32之方法，其中該等第一及第二子步驟之各者在該第二步驟中連續進行一次，其中該第二步驟進行一或多次。
  34. 如請求項33之方法，其中該第三步驟包含： 包含複數個週期之第一子步驟，其中該等週期之各者包含將該含Ti反應氣體引入該製程腔室中，用惰性氣體沖洗該製程腔室，將該含N反應氣體引入該製程腔室中且用惰性氣體沖洗該製程腔室；及 包含複數個週期之第二子步驟，其中該等週期之各者包含將該含Si反應氣體引入該製程腔室中且用惰性氣體沖洗該製程腔室。
  35. 如請求項34之方法，其中該第三步驟進行複數次。
  36. 如請求項35之方法，其中以小於12 × 10-3 毫巴之分壓將該含Ti反應氣體引入該製程腔室中。
  37. 如請求項36之方法，其中以1 × 10-3 與4 × 10-3 毫巴之間的分壓將該含Si反應氣體引入該製程腔室中及/或以9 × 10-3 與8 × 10-1 毫巴之間的分壓將該含N反應氣體引入該製程腔室中。
  38. 如請求項36之方法，其中該製程腔室內部之總壓力在0.6與6毫巴之間的範圍內，且其中該等第一、第二及第三步驟在400℃與700℃之間的溫度範圍下進行，且其中引入該等反應氣體之持續時間在0.4與60秒之間的範圍內。
  39. 如請求項34之方法，其中該含Ti反應氣體係TiCl4 、TDMAT或TDEAT及/或該含Si反應氣體包含SiH2 Cl2 、SiHCl3 、SiCl4 、SiH4 或Si2 H6 及/或該含N反應氣體包含NH3 或CH3 (NH)NH2 (MMH)。
  40. 如請求項34之方法，其中在該等第一、第二及第三步驟及其各別子步驟之各者中，藉由安置於該製程腔室之前級管線排放口處之節流閥改變該製程腔室內部之壓力，由此該等第一、第二及第三步驟、該等其各別子步驟之各者在0.5毫托至7.5托之不同腔室壓力下進行。
  41. 一種形成於包含矽之基板上的塗層，該塗層包含： Ti、Si、N； 面向該基板之第一界限區域； 背離該基板之第二界限區域；及 形成於該等第一與第二界限區域之間的核心區域，其中該等第一及第二界限區域中之氮濃度大於該核心區域中之氮濃度。
  42. 如請求項41之塗層，其中該核心區域基本上不含氮。
  43. 如請求項41之塗層，其中背離該基板之該第二界限區域之表面基本上不含氮。
TW107119067A 2017-06-02 2018-06-01 包含鈦、矽及氮的多區域擴散阻障 TWI791529B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/612,853 2017-06-02
US15/612,853 US11401607B2 (en) 2017-06-02 2017-06-02 TiSiN coating method

Publications (2)

Publication Number Publication Date
TW201908510A TW201908510A (zh) 2019-03-01
TWI791529B true TWI791529B (zh) 2023-02-11

Family

ID=64279140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119067A TWI791529B (zh) 2017-06-02 2018-06-01 包含鈦、矽及氮的多區域擴散阻障

Country Status (7)

Country Link
US (2) US11401607B2 (zh)
JP (1) JP2020522611A (zh)
KR (1) KR102661268B1 (zh)
CN (1) CN110800083A (zh)
DE (1) DE102017114249A1 (zh)
TW (1) TWI791529B (zh)
WO (1) WO2018222920A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen
JP2021031686A (ja) 2019-08-15 2021-03-01 東京エレクトロン株式会社 成膜方法及び成膜装置
US11587784B2 (en) 2019-10-08 2023-02-21 Eugenus, Inc. Smooth titanium nitride layers and methods of forming the same
US11361992B2 (en) 2019-10-08 2022-06-14 Eugenus, Inc. Conformal titanium nitride-based thin films and methods of forming same
US11832537B2 (en) 2019-10-08 2023-11-28 Eugenus, Inc. Titanium silicon nitride barrier layer
KR102639411B1 (ko) * 2020-01-15 2024-02-26 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
CN113035776A (zh) * 2021-03-11 2021-06-25 长鑫存储技术有限公司 半导体结构及其制备方法
TW202334482A (zh) * 2021-12-03 2023-09-01 美商應用材料股份有限公司 用以形成金屬氮化矽膜的nh自由基熱氮化

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI311248B (en) * 2005-12-16 2009-06-21 Hon Hai Prec Ind Co Ltd System and method for testing a motherboard audio module
TWI439271B (zh) * 2009-01-13 2014-06-01 Shanghai Hengrui Pharm Co Ltd 四氫咪唑並〔１，５－ａ〕吡類衍生物，其製備方法及其在醫藥上的應用

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
JP2754176B2 (ja) * 1995-03-13 1998-05-20 エルジイ・セミコン・カンパニイ・リミテッド 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
US6933021B2 (en) * 1995-07-06 2005-08-23 Applied Materials, Inc. Method of TiSiN deposition using a chemical vapor deposition (CVD) process
JPH11150084A (ja) * 1997-09-12 1999-06-02 Canon Inc 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
JP2001144032A (ja) * 1999-11-17 2001-05-25 Tokyo Electron Ltd ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier
KR100706823B1 (ko) 2001-06-30 2007-04-12 주식회사 하이닉스반도체 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
KR20030002863A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법
US20030091870A1 (en) * 2001-11-15 2003-05-15 Siddhartha Bhowmik Method of forming a liner for tungsten plugs
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP4074461B2 (ja) * 2002-02-06 2008-04-09 東京エレクトロン株式会社 成膜方法および成膜装置、半導体装置の製造方法
US7220312B2 (en) * 2002-03-13 2007-05-22 Micron Technology, Inc. Methods for treating semiconductor substrates
US6720027B2 (en) * 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
KR100476482B1 (ko) * 2002-12-14 2005-03-21 동부전자 주식회사 반도체 소자의 장벽 금속층 형성 방법
JP4640281B2 (ja) * 2006-07-18 2011-03-02 東京エレクトロン株式会社 バリヤメタル層及びその形成方法
KR101414067B1 (ko) * 2008-08-07 2014-07-02 삼성전자주식회사 반도체 소자의 전극 및 그 형성 방법
CN102197459A (zh) * 2008-10-27 2011-09-21 应用材料股份有限公司 三元化合物的气相沉积方法
US7833906B2 (en) * 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
WO2012057889A1 (en) * 2010-10-29 2012-05-03 Applied Materials, Inc. Atomic layer deposition film with tunable refractive index and absorption coefficient and methods of making
JP2013145796A (ja) * 2012-01-13 2013-07-25 Tokyo Electron Ltd ＴｉＳｉＮ膜の成膜方法および記憶媒体
KR101189642B1 (ko) 2012-04-09 2012-10-12 아익스트론 에스이 원자층 증착법을 이용한 ＴｉＳｉＮ 박막의 형성방법
US20140001576A1 (en) * 2012-06-27 2014-01-02 Applied Materials, Inc. Lowering tungsten resistivity by replacing titanium nitride with titanium silicon nitride
KR101950867B1 (ko) 2012-08-27 2019-04-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6426893B2 (ja) * 2013-12-25 2018-11-21 東京エレクトロン株式会社 コンタクト層の形成方法
JP2015193878A (ja) 2014-03-31 2015-11-05 東京エレクトロン株式会社 ＴｉＳｉＮ膜の成膜方法および成膜装置
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI311248B (en) * 2005-12-16 2009-06-21 Hon Hai Prec Ind Co Ltd System and method for testing a motherboard audio module
TWI439271B (zh) * 2009-01-13 2014-06-01 Shanghai Hengrui Pharm Co Ltd 四氫咪唑並〔１，５－ａ〕吡類衍生物，其製備方法及其在醫藥上的應用

Also Published As

Publication number Publication date
JP2020522611A (ja) 2020-07-30
DE102017114249A1 (de) 2018-12-06
US20230151488A1 (en) 2023-05-18
KR20200004426A (ko) 2020-01-13
KR102661268B1 (ko) 2024-04-26
CN110800083A (zh) 2020-02-14
US20180347040A1 (en) 2018-12-06
TW201908510A (zh) 2019-03-01
US11401607B2 (en) 2022-08-02
WO2018222920A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
TWI791529B (zh) 包含鈦、矽及氮的多區域擴散阻障
US11942365B2 (en) Multi-region diffusion barrier containing titanium, silicon and nitrogen
TWI780160B (zh) 使用依序沉積-蝕刻-處理製程的氧化矽及氮化矽之由下而上的生長
US10854461B2 (en) Tungsten deposition without barrier layer
US11488856B2 (en) Methods for gapfill in high aspect ratio structures
US9159608B2 (en) Method for forming TiSiN thin film layer by using atomic layer deposition
US7189641B2 (en) Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers
US10615050B2 (en) Methods for gapfill in high aspect ratio structures
US20030215570A1 (en) Deposition of silicon nitride
US20090081868A1 (en) Vapor deposition processes for tantalum carbide nitride materials
JP2005505690A (ja) 一連の堆積技術を用いる耐火性金属層を堆積する方法
KR20110059741A (ko) 배리어 표면들상의 코발트 증착
US20140220772A1 (en) Doping Control of Metal Nitride Films
KR102514466B1 (ko) 진보된 배선 애플리케이션들을 위한 초박 유전체 확산 배리어 및 에칭 정지 층
WO2006019603A2 (en) Thin tungsten silicide layer deposition and gate metal integration
JP4103461B2 (ja) 成膜方法
US20090078916A1 (en) Tantalum carbide nitride materials by vapor deposition processes
JP2024504165A (ja) パルス高周波無線周波数（ｈｆｒｆ）プラズマを使用した間隙充填処理
US20220216060A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
KR102489425B1 (ko) 장벽 층이 없는 텅스텐 증착
TW202307249A (zh) 以氮化鈦矽為主之保形薄膜及其形成方法
TW202413681A (zh) 正形鉬沉積
JP2004335799A (ja) 金属膜成膜方法および金属配線形成方法