JP2023067443A - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2023067443A
JP2023067443A JP2021178684A JP2021178684A JP2023067443A JP 2023067443 A JP2023067443 A JP 2023067443A JP 2021178684 A JP2021178684 A JP 2021178684A JP 2021178684 A JP2021178684 A JP 2021178684A JP 2023067443 A JP2023067443 A JP 2023067443A
Authority
JP
Japan
Prior art keywords
film
gas
etched
etching
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021178684A
Other languages
English (en)
Inventor
慎也 石川
Shinya Ishikawa
健太 小野
Kenta Ono
昌伸 本田
Masanobu Honda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021178684A priority Critical patent/JP2023067443A/ja
Priority to KR1020220118433A priority patent/KR20230063309A/ko
Priority to TW111139408A priority patent/TW202333230A/zh
Priority to CN202211308033.3A priority patent/CN116072538A/zh
Priority to US17/975,704 priority patent/US20230134436A1/en
Publication of JP2023067443A publication Critical patent/JP2023067443A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

Figure 2023067443000001
【課題】開口寸法を制御可能な技術を提供する。
【解決手段】
プラズマ処理方法が提供される。この方法は、（ａ）エッチング対象膜と、エッチング対象膜の上面に形成されており、エッチング対象膜の上面に少なくとも１つの開口を規定する側面と、側面からエッチング対象膜の上面の少なくとも一部に延出する延出部とを有するマスク膜と、を備える基板を提供する工程と、（ｂ）マスク膜の少なくとも側面に堆積膜を形成する工程と、（ｃ）第１の処理ガスから生成したプラズマを用いて、少なくとも堆積膜の一部をエッチングし、堆積膜の厚さを減少させる工程と、を含み、第１の処理ガスは、エッチング対象膜をエッチングするためのガスを含み、（ｃ）は、延出部が除去されるように、エッチング対象膜の一部が深さ方向にエッチングされるまで実行される。
【選択図】図５

Description

本開示の例示的実施形態は、プラズマ処理方法及びプラズマ処理装置に関する。
マスクパターンの開口形状を改善する技術として、特許文献１に記載された技術がある。
米国特許出願公開２０１６／０３７９８２４号明細書
本開示は、開口寸法を制御可能な技術を提供する。
本開示の一つの例示的実施形態において、（ａ）エッチング対象膜と、前記エッチング対象膜の上面に形成されており、前記エッチング対象膜の前記上面に少なくとも１つの開口を規定する側面と、前記側面から前記エッチング対象膜の前記上面の少なくとも一部に延出する延出部とを有するマスク膜と、を備える基板を提供する工程と、（ｂ）前記マスク膜の少なくとも前記側面に堆積膜を形成する工程と、（ｃ）第１の処理ガスから生成したプラズマを用いて、少なくとも前記堆積膜の一部をエッチングし、前記堆積膜の厚さを減少させる工程と、を含み、前記第１の処理ガスは、前記エッチング対象膜をエッチングするためのガスを含み、前記（ｃ）は、前記延出部が除去されるように、前記エッチング対象膜の一部が深さ方向にエッチングされるまで実行される、プラズマ処理方法が提供される。
本開示の一つの例示的実施形態によれば、開口の寸法を制御可能な技術を提供することができる。
プラズマ処理装置１を概略的に示す図である。 高周波電力ＨＦ及び電気バイアスの一例を示すタイミングチャートである。 基板処理システムＰＳを概略的に示す図である。 基板Ｗの一例を模式的に示す図である。 基板Ｗの一例を模式的に示す図である。 本処理方法の一例を示すフローチャートである。 工程ＳＴ１における処理後の基板Ｗの断面構造の一例を模式的に示す図である。 工程ＳＴ２における処理後の基板Ｗの断面構造の一例を模式的に示す図である。 工程ＳＴ３における処理後の基板Ｗの断面構造の一例を模式的に示す図である。 工程ＳＴ４における処理後の基板Ｗの断面構造の一例を模式的に示す図である。 工程ＳＴ２における処理後の基板Ｗの断面構造の他の例を模式的に示す図である。 本処理方法の他の例を示すフローチャートである。
以下、本開示の各実施形態について説明する。
一つの例示的実施形態において、（ａ）エッチング対象膜と、エッチング対象膜の上面に形成されており、エッチング対象膜の上面に少なくとも１つの開口を規定する側面と、側面からエッチング対象膜の上面の少なくとも一部に延出する延出部とを有するマスク膜と、を備える基板を提供する工程と、（ｂ）マスク膜の少なくとも側面に堆積膜を形成する工程と、（ｃ）第１の処理ガスから生成したプラズマを用いて、少なくとも堆積膜の一部をエッチングし、堆積膜の厚さを減少させる工程と、を含み、第１の処理ガスは、エッチング対象膜をエッチングするためのガスを含み、（ｃ）は、延出部が除去されるように、エッチング対象膜の一部が深さ方向にエッチングされるまで実行されるプラズマ処理方法が提供される。
一つの例示的実施形態において、エッチング対象膜はシリコン含有膜であり、堆積膜は有機膜であり、第１の処理ガスは、ハロゲン含有ガスと酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスとを含む。
一つの例示的実施形態において、エッチング対象膜は有機膜であり、堆積膜はシリコン含有膜であり、第１の処理ガスは、ハロゲン含有ガスと酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスとを含む。
一つの例示的実施形態において、エッチング対象膜はシリコン含有膜であり、堆積膜はシリコン含有膜であり、第１の処理ガスは、ハロゲン含有ガスを含む。
一つの例示的実施形態において、エッチング対象膜は、有機膜であり、堆積膜は有機膜であり、第１の処理ガスは、酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスを含む。
一つの例示的実施形態において、ハロゲン含有ガスは、フッ素含有ガスである。
一つの例示的実施形態において、フッ素含有ガスは、ＮＦ3ガス、ＳＦ6ガス、ＨＦガス及びＣtＨuＦv系（ｔ及びｖは正の整数。ｕは０以上の整数）ガスからなる群から選択される少なくとも１種である。
一つの例示的実施形態において、酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスは、Ｏ2ガス、Ｏ3ガス、ＣＯガス、ＣＯ2ガス、Ｈ2ガス、Ｈ2Ｏガス、Ｈ2Ｏ2ガス、ＮＨ3ガス及びＮＯガスからなる群から選択される少なくとも１種である。
一つの例示的実施形態において、第１の処理ガスは、ＨＢｒガス、ＨＣｌガス、Ｂｒ2ガス、Ｃｌ2ガス及びＨＩガスからなる群から選択される少なくとも１種を含む。
一つの例示的実施形態において、（ｂ）と（ｃ）とを交互に複数回繰り返す。
一つの例示的実施形態において、（ｄ）第２の処理ガスから生成したプラズマを用いて、マスク膜及び堆積膜をマスクとして、エッチング対象膜をエッチングする工程をさらに含む。
一つの例示的実施形態において、第１の処理ガスと第２の処理ガスとは、同種のガスを含む。
一つの例示的実施形態において、（ａ）エッチング対象膜と、エッチング対象膜の上面に形成されており、エッチング対象膜の上面に少なくとも１つの開口を規定する側面を有するマスク膜と、を備える基板を基板支持器上に提供する工程と、（ｂ）マスク膜の側面に第１の部分を有し、マスク膜の上面に第２の部分を有する堆積膜を形成する工程と、（ｃ）基板支持器に電気バイアスを与え、第１の処理ガスから生成したプラズマを用いて、少なくとも堆積膜の一部を異方性エッチングして堆積膜の厚さを減少させる工程と、（ｄ）第２の処理ガスから生成したプラズマを用いて、マスク膜及び堆積膜をマスクとして、エッチング対象膜をエッチングする工程と、を含み、（ｃ）において、第１の部分のエッチング量は、第２の部分のエッチング量より小さく、第１の処理ガスは、エッチング対象膜をエッチングするためのガスを含み、（ｃ）は、エッチング対象膜の一部が深さ方向にエッチングされるまで実行されるプラズマ処理方法が提供される。
一つの例示的実施形態において、プラズマ処理チャンバ、プラズマ処理チャンバに処理ガスを供給するガス供給部、プラズマ処理チャンバ内でプラズマを生成させるための電力を供給する電源、及び、制御部を備え、制御部は、（ａ）エッチング対象膜と、エッチング対象膜の上面に形成されており、エッチング対象膜の上面に少なくとも１つの開口を規定する側面と、側面からエッチング対象膜の上面の少なくとも一部に延出する延出部とを有するマスク膜と、を備える基板を提供し、（ｂ）マスク膜の少なくとも側面に堆積膜を形成し、（ｃ）第１の処理ガスから生成したプラズマを用いて、少なくとも堆積膜の一部をエッチングして堆積膜の厚さを減少させ、（ｃ）において、第１の処理ガスは、エッチング対象膜をエッチングするためのガスを含み、（ｃ）は、延出部が除去されるように、エッチング対象膜の一部が深さ方向にエッチングされるまで実行される、制御を実行するプラズマ処理装置が提供される。
以下、図面を参照して、本開示の各実施形態について詳細に説明する。なお、各図面において同一または同様の要素には同一の符号を付し、重複する説明を省略する。特に断らない限り、図面に示す位置関係に基づいて上下左右等の位置関係を説明する。図面の寸法比率は実際の比率を示すものではなく、また、実際の比率は図示の比率に限られるものではない。
＜プラズマ処理装置１の構成＞
図１は、一つの例示的実施形態に係るプラズマ処理装置１を概略的に示す図である。一つの例示的実施形態に係る基板処理方法（以下「本処理方法」という）は、プラズマ処理装置１を用いて実行されてよい。
図１に示すプラズマ処理装置１は、チャンバ１０を備える。チャンバ１０は、その中に内部空間１０ｓを提供する。チャンバ１０はチャンバ本体１２を含む。チャンバ本体１２は、略円筒形状を有する。チャンバ本体１２は、例えばアルミニウムから形成される。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。耐腐食性を有する膜は、酸化アルミニウム、酸化イットリウムなどのセラミックから形成され得る。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓとチャンバ１０の外部との間で搬送される。通路１２ｐは、ゲートバルブ１２ｇにより開閉される。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられる。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成される。支持部１３は、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、基板支持器１４を支持している。基板支持器１４は、内部空間１０ｓの中で基板Ｗを支持するように構成されている。
基板支持器１４は、下部電極１８及び静電チャック２０を有する。基板支持器１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成されており、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成されており、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。基板Ｗは、静電チャック２０の上面の上に載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成される。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。基板Ｗは、その静電引力によって静電チャック２０に引き付けられて、静電チャック２０によって保持される。
基板支持器１４上には、エッジリング２５が配置される。エッジリング２５は、リング状の部材である。エッジリング２５は、シリコン、炭化シリコン、又は石英などから形成され得る。基板Ｗは、静電チャック２０上、且つ、エッジリング２５によって囲まれた領域内に配置される。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニットから配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。プラズマ処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
プラズマ処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間の間隙に供給する。
プラズマ処理装置１は、上部電極３０を更に備える。上部電極３０は、基板支持器１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する９材料から形成される。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成する。天板３４は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４は、天板３４をその板厚方向に貫通する複数のガス吐出孔３４ａを有する。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、流量制御器群４１及びバルブ群４２を介して、ガスソース群４０が接続されている。流量制御器群４１及びバルブ群４２は、ガス供給部を構成している。ガス供給部は、ガスソース群４０を更に含んでいてもよい。ガスソース群４０は、複数のガスソースを含む。複数のガスソースは、本処理方法で用いられる処理ガスのソースを含む。流量制御器群４１は、複数の流量制御器を含む。流量制御器群４１の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。バルブ群４２は、複数の開閉バルブを含む。ガスソース群４０の複数のガスソースの各々は、流量制御器群４１の対応の流量制御器及びバルブ群４２の対応の開閉バルブを介して、ガス供給管３８に接続されている。
プラズマ処理装置１では、チャンバ本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、チャンバ本体１２に反応副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜（酸化イットリウムなどの膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
プラズマ処理装置１は、高周波電源６２及びバイアス電源６４を備えている。高周波電源６２は、高周波電力ＨＦを発生する電源である。高周波電力ＨＦは、プラズマの生成に適した第１の周波数を有する。第１の周波数は、例えば２７ＭＨｚ～１００ＭＨｚの範囲内の周波数である。高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、高周波電源６２の負荷側（下部電極１８側）のインピーダンスを高周波電源６２の出力インピーダンスに整合させるための回路を有する。なお、高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。高周波電源６２は、一例のプラズマ生成部を構成している。
バイアス電源６４は、電気バイアスを発生する電源である。バイアス電源６４は、下部電極１８に電気的に接続されている。電気バイアスは、第２の周波数を有する。第２の周波数は、第１の周波数よりも低い。第２の周波数は、例えば４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数である。電気バイアスは、高周波電力ＨＦと共に用いられる場合には、基板Ｗにイオンを引き込むために基板支持器１４に与えられる。一例では、電気バイアスは、下部電極１８に与えられる。電気バイアスが下部電極１８に与えられると、基板支持器１４上に載置された基板Ｗの電位は、第２の周波数で規定される周期内で変動する。なお、電気バイアスは、静電チャック２０内に設けられたバイアス電極に与えられてもよい。
一実施形態において、電気バイアスは、第２の周波数を有する高周波電力ＬＦであってもよい。高周波電力ＬＦは、高周波電力ＨＦと共に用いられる場合には、基板Ｗにイオンを引き込むための高周波バイアス電力として用いられる。高周波電力ＬＦを発生するように構成されたバイアス電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続される。整合器６８は、バイアス電源６４の負荷側（下部電極１８側）のインピーダンスをバイアス電源６４の出力インピーダンスに整合させるための回路を有する。
なお、高周波電力ＨＦを用いずに、高周波電力ＬＦを用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、高周波電力ＬＦの周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。また、この場合には、プラズマ処理装置１は、高周波電源６２及び整合器６６を備えなくてもよい。この場合には、バイアス電源６４は一例のプラズマ生成部を構成する。
別の実施形態において、電気バイアスは、パルス状の電圧（パルス電圧）であってもよい。この場合、バイアス電源は、直流電源であってよい。バイアス電源は、電源自体がパルス電圧を供給するように構成されていてよく、バイアス電源の下流側に電圧をパルス化するデバイスを備えるように構成されてもよい。一例では、パルス電圧は、基板Ｗに負の電位が生じるように下部電極１８に与えられる。パルス電圧は、矩形波であってもよく、三角波あってもよく、インパルスであってもよく、又はその他の波形を有していてもよい。
パルス電圧の周期は、第２の周波数で規定される。パルス電圧の周期は、二つの期間を含む。二つの期間のうち一方の期間におけるパルス電圧は、負極性の電圧である。二つの期間のうち一方の期間における電圧のレベル（即ち、絶対値）は、二つの期間のうち他方の期間における電圧のレベル（即ち、絶対値）よりも高い。他方の期間における電圧は、負極性、正極性の何れであってもよい。他方の期間における負極性の電圧のレベルは、ゼロよりも大きくてもよく、ゼロであってもよい。この実施形態において、バイアス電源６４は、ローパスフィルタ及び電極プレート１６を介して下部電極１８に接続される。なお、バイアス電源６４は、下部電極１８に代えて、静電チャック２０内に設けられたバイアス電極に接続されてもよい。
一実施形態において、バイアス電源６４は、電気バイアスの連続波を下部電極１８に与えてもよい。即ち、バイアス電源６４は、電気バイアスを連続的に下部電極１８に与えてもよい。
別の実施形態において、バイアス電源６４は、電気バイアスのパルス波を下部電極１８に与えてもよい。電気バイアスのパルス波は、周期的に下部電極１８に与えられ得る。電気バイアスのパルス波の周期は、第３の周波数で規定される。第３の周波数は、第２の周波数よりも低い。第３の周波数は、例えば１Ｈｚ以上、２００ｋＨｚ以下である。他の例では、第３の周波数は、５Ｈｚ以上、１００ｋＨｚ以下であってもよい。
電気バイアスのパルス波の周期は、二つの期間、即ちＨ期間及びＬ期間を含む。Ｈ期間における電気バイアスのレベル（即ち、電気バイアスのパルスのレベル）は、Ｌ期間における電気バイアスのレベルよりも高い。即ち、電気バイアスのレベルが増減されることにより、電気バイアスのパルス波が下部電極１８に与えられてもよい。Ｌ期間における電気バイアスのレベルは、ゼロよりも大きくてもよい。或いは、Ｌ期間における電気バイアスのレベルは、ゼロであってもよい。即ち、電気バイアスのパルス波は、電気バイアスの下部電極１８への供給と供給停止とを交互に切り替えることにより、下部電極１８に与えられてもよい。ここで、電気バイアスが高周波電力ＬＦである場合には、電気バイアスのレベルは、高周波電力ＬＦの電力レベルである。電気バイアスが負極性の直流電圧のパルス波である場合には、電気バイアスのレベルは、負極性の直流電圧の絶対値の実効値である。電気バイアスのパルス波のデューティ比、即ち、電気バイアスのパルス波の周期においてＨ期間が占める割合は、例えば１％以上、８０％以下である。別の例では、電気バイアスのパルス波のデューティ比は５％以上５０％以下であってよい。或いは、電気バイアスのパルス波のデューティ比は、５０％以上、９９％以下であってもよい。なお、電気バイアスが供給される期間のうち、Ｌ期間が上述した第１の期間に、Ｈ期間が上述した第２の期間に相当する。また、Ｌ期間における電気バイアスのレベルが上述した０又は第１のレベルに、Ｈ期間における電気バイアスのレベルが上述した第２のレベルに相当する。
一実施形態において、高周波電源６２は、高周波電力ＨＦの連続波を供給してもよい。即ち、高周波電源６２は、高周波電力ＨＦを連続的に供給してもよい。
別の実施形態において、高周波電源６２は、高周波電力ＨＦのパルス波を供給してもよい。高周波電力ＨＦのパルス波は、周期的に供給され得る。高周波電力ＨＦのパルス波の周期は、第４の周波数で規定される。第４の周波数は、第２の周波数よりも低い。一実施形態において、第４の周波数は、第３の周波数と同じである。高周波電力ＨＦのパルス波の周期は、二つの期間、即ちＨ期間及びＬ期間を含む。Ｈ期間における高周波電力ＨＦの電力レベルは、二つの期間のうちＬ期間における高周波電力ＨＦの電力レベルよりも高い。Ｌ期間における高周波電力ＨＦの電力レベルは、ゼロよりも大きくてもよく、ゼロであってもよい。なお、高周波電力ＨＦが供給される期間のうち、Ｌ期間が上述した第３の期間に、Ｈ期間が上述した第４の期間に相当する。また、Ｌ期間における高周波電力ＨＦのレベルが上述した０又は第３のレベルに、Ｈ期間における電気バイアスのレベルが上述した第４のレベルに相当する。
なお、高周波電力ＨＦのパルス波の周期は、電気バイアスのパルス波の周期と同期していてもよい。高周波電力ＨＦのパルス波の周期におけるＨ期間は、電気バイアスのパルス波の周期におけるＨ期間と同期していてもよい。或いは、高周波電力ＨＦのパルス波の周期におけるＨ期間は、電気バイアスのパルス波の周期におけるＨ期間と同期していなくてもよい。高周波電力ＨＦのパルス波の周期におけるＨ期間の時間長は、電気バイアスのパルス波の周期におけるＨ期間の時間長と同一であってもよく、異なっていてもよい。高周波電力ＨＦのパルス波の周期におけるＨ期間の一部又は全部が、電気バイアスのパルス波の周期におけるＨ期間と重複してもよい。
図２は、高周波電力ＨＦ及び電気バイアスの一例を示すタイミングチャートである。図２は、高周波電力ＨＦ及び電気バイアスとしていずれもパルス波を用いる例である。図２において、横軸は時間を示す。図２において、縦軸は、高周波電力ＨＦ及び電気バイアスの電力レベルを示す。高周波電力ＨＦの「Ｌ１」は、高周波電力ＨＦが供給されていないか、又は、「Ｈ１」で示す電力レベルよりも低いことを示す。電気バイアスの「Ｌ２」は、電気バイアスが供給されていないか、又は、「Ｈ２」で示す電力レベルよりも低いことを示す。電気バイアスが負極性の直流電圧のパルス波である場合には、電気バイアスのレベルは、負極性の直流電圧の絶対値の実効値である。なお、図２の高周波電力ＨＦ及び電気バイアスの電力レベルの大きさは、両者の相対的な関係を示すものではなく、任意に設定されてよい。図２は、高周波電力ＨＦのパルス波の周期が、電気バイアスのパルス波の周期と同期し、かつ、高周波電力ＨＦのパルス波のＨ期間及びＬ期間の時間長と、電気バイアスのパルス波のＨ期間及びＬ期間の時間長が同一の例である。
図１に戻って説明を続ける。プラズマ処理装置１は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。一例において、電源７０は、プラズマ処理中、上部電極３０に直流電圧又は低周波電力を供給するように構成されてよい。例えば、電源７０は、上部電極３０に負極性の直流電圧を供給してもよく、低周波電力を周期的に供給してもよい。直流電圧又は低周波電力はパルス波として供給してもよく、連続波として供給してもよい。この実施形態では、プラズマ処理空間１０ｓ内に存在する正イオンが上部電極３０に引き込まれて衝突する。これにより、上部電極３０から二次電子が放出される。放出された二次電子は、マスク膜ＭＫを改質し、マスク膜ＭＫのエッチング耐性を向上させる。また、二次電子は、プラズマ密度の向上に寄与する。また、二次電子の照射により、基板Ｗの帯電状態が中和されるため、エッチングにより形成された構造（エッチング形状）内へのイオンの直進性が高められる。さらに、上部電極３０がシリコン含有材料により構成されている場合には、正イオンの衝突により、二次電子とともにシリコンが放出される。放出されたシリコンは、プラズマ中の酸素と結合して酸化シリコン化合物としてマスク上に堆積して保護膜として機能する。上部電極３０への直流電圧又は低周波電力の供給により、選択比の改善ばかりでなく、エッチングにより形成される構造における形状異常の抑制、エッチングレートの改善等の効果が得られる。
プラズマ処理装置１においてプラズマ処理が行われる場合には、ガスがガス供給部から内部空間１０ｓに供給される。また、高周波電力ＨＦ及び／又は電気バイアスが供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界が内部空間１０ｓの中のガスからプラズマを生成する。
プラズマ処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェース等を備えるコンピュータであり得る。制御部８０は、プラズマ処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータがプラズマ処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、プラズマ処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、プラズマ処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサは、制御プログラムを実行し、レシピデータに従ってプラズマ処理装置１の各部を制御する。一つの例示的実施形態において、制御部８０の一部又は全てがプラズマ処理装置１の外部の装置の構成の一部として設けられてよい。
＜基板処理システムＰＳの構成＞
図３は、一つの例示的実施形態に係る基板処理システムＰＳを概略的に示す図である。本処理方法は、基板処理システムＰＳを用いて実行されてもよい。
基板処理システムＰＳは、基板処理室ＰＭ１～ＰＭ６（以下、総称して「基板処理モジュールＰＭ」ともいう。）と、搬送モジュールＴＭと、ロードロックモジュールＬＬＭ１及びＬＬＭ２（以下、総称して「ロードロックモジュールＬＬＭ」ともいう。）と、ローダーモジュールＬＭ、ロードポートＬＰ１からＬＰ３（以下、総称して「ロードポートＬＰ」ともいう。）とを有する。制御部ＣＴは、基板処理システムＰＳの各構成を制御して、基板Ｗに所与の処理を実行する。
基板処理モジュールＰＭは、その内部において、基板Ｗに対して、エッチング処理、トリミング処理、成膜処理、アニール処理、ドーピング処理、リソグラフィ処理、クリーニング処理、アッシング処理等の処理を実行する。基板処理モジュールＰＭの一部は、測定モジュールであってよく、基板Ｗ上に形成された膜の膜厚や、基板Ｗ上に形成されたパターンの寸法等を例えば光学的手法を用いて測定してもよい。図１に示すプラズマ処理装置１は、基板処理モジュールＰＭの一例である。
搬送モジュールＴＭは、基板Ｗを搬送する搬送装置を有し、基板処理モジュールＰＭ間又は基板処理モジュールＰＭとロードロックモジュールＬＬＭとの間で、基板Ｗを搬送する。基板処理モジュールＰＭ及びロードロックモジュールＬＬＭは、搬送モジュールＴＭに隣接して配置されている。搬送モジュールＴＭと基板処理モジュールＰＭ及びロードロックモジュールＬＬＭは、開閉可能なゲートバルブによって空間的に隔離又は連結される。
ロードロックモジュールＬＬＭ１及びＬＬＭ２は、搬送モジュールＴＭとローダーモジュールＬＭとの間に設けられている。ロードロックモジュールＬＬＭは、その内部の圧力を、大気圧又は真空に切り替えることができる。ロードロックモジュールＬＬＭは、大気圧であるローダーモジュールＬＭから真空である搬送モジュールＴＭへ基板Ｗを搬送し、また、真空である搬送モジュールＴＭから大気圧であるローダーモジュールＬＭへ搬送する。
ローダーモジュールＬＭは、基板Ｗを搬送する搬送装置を有し、ロードロックモジュールＬＬＭとロードボードＬＰとの間で基板Ｗを搬送する。ロードポートＬＰ内の内部には、例えば２５枚の基板Ｗが収納可能なＦＯＵＰ（Front Opening Unified Pod）または空のＦＯＵＰが載置できる。ローダーモジュールＬＭは、ロードポートＬＰ内のＦＯＵＰから基板Ｗを取り出して、ロードロックモジュールＬＬＭに搬送する。また、ローダーモジュールＬＭは、ロードロックモジュールＬＬＭから基板Ｗを取り出して、ロードボードＬＰ内のＦＯＵＰに搬送する。
制御部ＣＴは、基板処理システムＰＳの各構成を制御して、基板Ｗに所与の処理を実行する。制御部ＣＴは、プロセスの手順、プロセスの条件、搬送条件等が設定されたレシピを格納しており、当該レシピに従って、基板Ｗに所与の処理を実行するように、基板処理システムＰＳの各構成を制御する。制御部ＣＴは、図１に示すプラズマ処理装置１の制御部８０の一部又は全部の機能を兼ねてもよい。
＜基板Ｗの一例＞
図４Ａ及び図４Ｂは、基板Ｗの一例を模式的に示す図である。図４Ａは、基板Ｗの平面図である。また、図４Ｂは、基板ＷのＡＡ’断面図である。基板Ｗは、下地膜ＵＦ、エッチング対象膜ＥＦ及びマスク膜ＭＦがこの順で積層された構造を有する。基板Ｗは、本処理方法が適用され得る基板の一例である。
下地膜ＵＦは、例えば、シリコンウェハやシリコンウェハ上に形成された有機膜、誘電体膜、金属膜、半導体膜等でよい。下地膜ＵＦは、複数の膜が積層されて構成されてよい。例えば、下地膜ＵＦは、シリコン酸化膜と多結晶シリコン膜又はシリコン酸化膜とシリコン窒化膜とが交互に積層されて構成されてよい。
エッチング対象膜ＥＦは、下地膜ＵＦとは異なる膜である。エッチング対象膜ＥＦは、例えば、シリコン含有膜や有機膜でよい。シリコン含有膜は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜（ＳｉＯＮ膜）、シリコン含有反射防止膜（ＳｉＡＲＣ）である。有機膜は、例えば、スピンオンカーボン（ＳＯＣ）膜、アモルファスカーボン膜、有機反射防止膜（ＢＡＲＣ）である。
マスク膜ＭＦは、エッチング対象膜ＥＦ上に形成されている。マスク膜ＭＦは、上面ＴＳ、上面ＴＳから連続する側面ＳＳ、及び、エッチング対象膜ＥＦと接する下面を有する。マスク膜ＭＦは、少なくとも一つの開口ＯＰを有する。開口ＯＰは、マスク膜ＭＦの側面ＳＳによって規定される。開口ＯＰは、側面ＳＳに囲まれた、エッチング対象膜ＥＦ上の空間である。すなわち、図４Ｂにおいて、エッチング対象膜ＥＦの上面は、マスク膜ＭＦによって覆われた部分と、開口ＯＰの底面ＢＳにおいて露出した部分とを有する。
開口ＯＰは、基板Ｗの平面視（基板Ｗを図４Ｂの上から下に向かう方向に見た場合）において、任意の形状を有してよい。当該形状は、例えば、円、楕円、矩形、線やこれらの１種類以上を組み合わせた形状であってよい。マスク膜ＭＦは、複数の開口ＯＰを有してよい。複数の開口ＯＰは、図４Ａに示すように、それぞれ穴形状を有し、一定の間隔で配列されたアレイパターンを構成してよい。また、複数の開口ＯＰは、それぞれ線形状を有し、一定の間隔で並んでライン＆スペースのパターンを構成してもよい。
マスク膜ＭＦの側面ＳＳは、当該側面ＳＳから開口ＯＰに延出した延出部ＳＣを有し得る。延出部ＳＣは、例えば、マスク膜ＭＦの側面ＳＳからエッチング対象膜ＥＦの上面の少なくとも一部に延びる、当該側面ＳＳから延出した部分である。延出部ＳＣは、例えば、開口ＯＰの底面ＢＳの外縁に存在する、マスク膜ＭＦの残渣（スカム）であり得る。当該残渣は、例えば、マスク膜ＭＦに開口ＯＰを形成するプロセス（例えば現像プロセス）において除去しきれなかったレジストの残りであり得る。また、延出部ＳＣは、側面ＳＳのうち底面ＢＳから上方に離れた領域において、側面ＳＳ上から開口ＯＰに向かって突出した凸部であり得る。当該凸部は、側面ＳＳにおいてその周囲又は周辺よりも開口ＯＰに張り出した部分である。当該突部は、マスク膜ＭＦの残渣であり得る。なお、側面ＳＳは、凹みや亀裂（ラインパターン等のパターンの途切れを含む）等の凹部を有し得る。また、マスク膜ＭＦの残渣には、上述した延出部ＳＣを構成するもののほか、側面ＳＳと連結せずに開口ＯＰの底面ＢＳにおいて孤立した残渣や、開口ＯＰを横切るように又は側面ＳＳ間を架け渡すように延在する残渣等が含まれる。これらの残渣は、例えば、マスク膜ＭＦに開口ＯＰを形成するプロセス（例えば現像プロセス）において除去しきれなかったレジストの残りであり得る。
マスク膜ＭＦは、エッチング対象膜ＥＦと異なる膜である。マスク膜ＭＦは、例えば、シリコン含有膜や有機膜でよい。シリコン含有膜は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜（ＳｉＯＮ膜）、シリコン含有反射防止膜（ＳｉＡＲＣ）である。有機膜は、例えば、スピンオンカーボン（ＳＯＣ）膜、アモルファスカーボン膜、フォトレジスト膜である。
基板Ｗを構成する各膜（下地膜ＵＦ，エッチング対象膜ＥＦ、マスク膜ＭＦ）は、それぞれ、ＣＶＤ法、ＡＬＤ法、スピンコート法等により形成されてよい。上記各膜は、平坦な膜であってよく、また、凹凸を有する膜であってもよい。開口ＯＰは、マスク膜ＭＦをエッチングすることで形成されてよく、また、リソグラフィによって形成されてもよい。なお、マスク膜ＭＦ、エッチング対象膜ＥＦ及び下地膜ＵＦのうちの２以上の積層膜が、多層マスクとして機能してもよい。例えば、基板Ｗが下地膜ＵＦの下に他の膜をさらに有し、マスク膜ＭＦ、エッチング対象膜ＥＦ及び下地膜ＵＦの積層膜を多層マスクとして、当該他の膜をエッチングしてよい。
＜本処理方法の一例＞
図５は、本処理方法の一例を示すフローチャートである。図５に示すように、本処理方法は、基板の提供工程（工程ＳＴ１）と、堆積膜の形成工程（工程ＳＴ２）と、トリミング工程（工程ＳＴ３）とを含む。本処理方法は、さらに、エッチング工程（工程ＳＴ４）を含んでよい。
図６Ａ乃至図６Ｄは、本処理方法の各工程における基板Ｗの断面構造の一例を模式的に示す図である。図６Ａは、工程ＳＴ１で処理された後の基板Ｗの断面構造の一例である。図６Ｂは、工程ＳＴ２で処理された後の基板Ｗの断面構造の一例である。図６Ｃは、工程ＳＴ３で処理された後の基板Ｗの断面構造の一例である。図６Ｄは、工程ＳＴ４で処理された後の基板Ｗの断面構造の一例である。また、図７は、工程ＳＴ２で処理された後の基板Ｗの断面構造の他の例を示す図である。
各工程は、図１に示す基板処理装置１で実行されてよい。以下では、図１に示す制御部８０が基板処理装置１の各部を制御して、基板Ｗに対して本処理方法を実行する場合を例に説明する。なお、各工程は、図３に示す基板処理システムＰＳ内における任意の基板処理モジュールＰＭで実行されてもよい。例えば、堆積膜の形成工程、トリミング工程及びエッチング工程は、それぞれ異なる基板処理モジュールＰＭで実行されてよく、また１つの基板処理モジュールＰＭで連続して実行されてもよい。
（工程ＳＴ１：基板の提供工程）
工程ＳＴ１において、基板Ｗは、チャンバ１０の内部空間１０ｓ内に提供される。基板Ｗは、基板支持器１４の上面に配置され、静電チャック２０により保持される。基板Ｗは、下地膜ＵＦ上に、エッチング対象膜ＥＦ及びマスク膜ＭＦがこの順で形成されている（図６Ａ参照）。なお、基板Ｗの各膜を形成するプロセスの少なくとも一部は、内部空間１０ｓ内で行われてよい。また、基板Ｗの各膜の全部又は一部が基板処理装置１の外部の装置やチャンバ（例えば、基板処理システムＰＳ内の基板処理モジュールＰＭ）で形成された後、基板Ｗが内部空間１０ｓ内に搬入され、基板支持器１４の上面に配置されてもよい。
（工程ＳＴ２：堆積膜の形成工程）
工程ＳＴ２において、堆積膜ＴＤが形成される（図６Ｂ参照）。堆積膜ＴＤは、マスク膜ＭＦの少なくとも側面ＳＳ上に第１の部分ＴＤ１を有するように形成される。第１の部分ＴＤ１の膜厚は、深さ方向（図６Ｂの上から下に向かう方向）に沿って均一でよい。また、第１の部分ＴＤ１の膜厚は、深さ方向に沿って増減してもよく、例えば、深さ方向に沿って第１の部分ＴＤ１の膜厚が減少してもよい。第１の部分ＴＤ１の表面は、マスク膜ＭＦの側面ＳＳよりも表面粗さ（凹凸の数や大きさを含む）が小さくてよい。マスク膜ＭＦの側面ＳＳが、凹みや亀裂（ラインパターン等のパターンの途切れを含む）等を有している場合、第１の部分ＴＤ１は、当該凹みや亀裂等に埋めこまれて形成されてよい。これにより、マスク膜ＭＦの開口ＯＰを規定する側面ＳＳの表面粗さを低減し得る。
堆積膜ＴＤは、マスク膜ＭＦの上面ＴＳ上に第２の部分ＴＤ２を有するように形成されてよい。また、堆積膜ＴＤは、開口ＯＰの底面ＢＳに露出したエッチング対象膜ＥＦ上に第３の部分ＴＤ３を有するように形成されてよく、第３の部分ＴＤ３を有しないように形成されてもよい。堆積膜ＴＤが第２の部分ＴＤ３を有する場合、第１の部分ＴＤ１及び第３の部分ＴＤ３は、曲面であってよく、また平面であってもよい。第２の部分ＴＤ２の膜厚は、第１の部分ＴＤ１及び第３の部分ＴＤ３の膜厚よりも厚くてよい。また、第２の部分ＴＤ２は、基板Ｗの平面視において、上面ＴＳから開口ＯＰに張り出す部分（オーバーハング）が形成されてよい。当該オーバーハングは、例えば、基板Ｗの平面視において、延出部ＳＣの一部又は全部と重なるように形成されてよい。また、当該部分の表面は、曲面であってよく、また平面であってもよい。
堆積膜ＴＤは、例えば、有機膜でよい。この場合、堆積膜ＴＤは、例えば、炭化水素（ＣxＨy）系のガス（ｘ及びｙは正の整数）を含む堆積ガスから生成したプラズマを用いたＰＥＣＶＤにより形成してよい。当該堆積ガスは、ＣtＨuＦv系（ｔ及びｖは正の整数。ｕは０以上の整数）ガスでもよい。一例として、堆積ガスは、ＣＨ4ガス、Ｃ2Ｈ2ガス、Ｃ2Ｈ4ガス、Ｃ3Ｈ6ガス、ＣＨ3Ｆガス及び／又はＣ4Ｆ6ガスでよい。また、処理ガスは、ＡｒやＨｅ、Ｎ2等の不活性ガス及び／又はＨ2ガスを更に含んでもよい。なお、マスク膜ＭＦがシリコン含有膜を含む場合、堆積ガスとしてフッ素を含むものを用いると、当該フッ素を含む堆積ガスから生成されたプラズマにより、マスク膜ＭＦがエッチングされてしまうことがある。このため、マスク膜ＭＦがシリコン含有膜を含む場合、エッチングよりも堆積が優勢となる条件を選択するか、堆積ガスとしてＣＨ4ガス、Ｃ2Ｈ2ガス、Ｃ2Ｈ4ガス又はＣ3Ｈ6ガスなどのハイドロカーボンガスを用いることが好ましい。
堆積膜ＴＤは、ＰＥＣＶＤのほか、熱ＣＶＤ、ＡＬＤ又はサブコンフォーマルＡＬＤにより形成してもよい。これらの中で、ＡＬＤは、以下の工程を含む。まず、第１工程では、基板Ｗに前駆体ガスを供給し、前駆体ガスを基板Ｗの表面、具体的には、マスク膜ＭＦの表面及び開口ＯＰの底面ＢＳに露出したエッチング対象膜ＥＦの表面に吸着させる。この際、前駆体ガスからプラズマを生成してもよい。次に、第２工程では、基板Ｗに反応ガスを供給する。反応ガスは、基板Ｗの表面に吸着した前駆体ガスと反応するガスである。これにより、前駆体ガスと反応ガスとが反応して堆積膜ＴＤが形成される。この際、反応ガスからプラズマを生成してもよい。また、第１工程後であって第２工程前、及び／又は第２工程後に、基板Ｗに対して不活性ガス等を供給し、過剰な前駆体ガスや反応ガスをパージしてもよい（パージ工程）。ＡＬＤでは、基板Ｗの表面に存在する物質に、所定の材料が自己制御的に吸着かつ反応することで堆積膜ＴＤを形成する。このため、ＡＬＤは通常、十分な処理時間を設けることでコンフォーマルな堆積膜ＴＤを形成することができる。
これに対して、サブコンフォーマルＡＬＤは、基板Ｗの表面上で自己制御的な吸着又は反応が完了しないように処理条件を設定する手法である。サブコンフォーマルＡＬＤには、少なくとも以下の２通りの処理態様がある。
（ｉ）前駆体ガスを基板Ｗの表面全体に吸着させた後に、反応ガスを、基板Ｗに吸着した前駆体ガスの表面全体にいきわたらないように制御する。
（ｉｉ）前駆体ガスを基板Ｗの表面の一部にのみに吸着させた後、反応ガスを基板Ｗの表面に吸着したプリカーサのみと反応させる。
このようなサブコンフォーマルＡＬＤによれば、マスク膜ＭＦの深さ方向に沿って膜厚が減少する膜を形成することができる。
堆積膜ＴＤは、例えば、Ｓｉ含有膜でよい。この場合、堆積膜ＴＤは、例えば、Ｓｉ含有ガスを含む処理ガスから生成したプラズマを用いたＰＥＣＶＤにより形成してよい。一例として処理ガスは、ＳｉＣｌ4ガス、Ｓｉ2Ｃｌ6ガス、ＳｉＦ4ガス及び／又はアミノシラン系ガスでよい。また、処理ガスは、ＡｒやＨｅ等の不活性ガスを更に含んでもよい。なお、堆積膜ＴＤは、熱ＣＶＤ、ＡＬＤ又はサブコンフォーマルＡＬＤにより形成してもよい。
堆積膜ＴＤの成膜条件は、ローディング効果が得られるように（すなわち開口ＯＰの開口幅に応じて堆積膜ＴＤの膜厚が異なるように）調整されてよい。例えば、図７に示すように、成膜条件を調整することで、幅ｄ１の開口ＯＰ１の堆積膜ＴＤの膜厚を、幅ｄ２（ｄ２＜ｄ１）の開口ＯＰ２の堆積膜ＴＤの膜厚よりも厚くなるように形成してよい。これにより、開口ＯＰの開口幅のバラツキを調整し得る。
（工程ＳＴ３：トリミング工程）
工程ＳＴ３において、第１の処理ガスを用いたプラズマエッチングにより、堆積膜ＴＤの一部がトリミングされる（図６Ｃ参照）。ここで、トリミングとは、第１の処理ガスから生成されたプラズマにより堆積膜ＴＤの一部をエッチングして、堆積膜ＴＤの厚さを減少させる工程である。本処理方法では、第１の処理ガスは、堆積膜ＴＤ及びエッチング対象膜ＥＦをエッチングするための１以上のガスを含む。すなわち、第１の処理ガスから生成したプラズマにより、堆積膜ＴＤに加え、エッチング対象膜ＥＦがエッチングされる。本処理方法においては、トリミングは、堆積膜ＴＤの部分ＴＤ３が除去され、さらに、エッチング対象膜ＥＦの一部（開口ＯＰの下方に位置する部分）が深さ方向にエッチングされるまで実行される。トリミング後に開口ＯＰに露出するエッチング対象膜ＥＦの表面は平坦面でよいし、曲面でもよい。当該曲面は、例えば、図６Ｃに示すように、マスク膜ＭＦの延出部ＳＣに対応する形状（マスク膜ＭＦの延出部ＳＣをエッチング対象膜ＥＦの深さ方向に押し下げたような形状）になり得る。
トリミングにより、堆積膜ＴＤに加えて、マスク膜ＭＦの一部が除去されてよい。例えば、マスク膜ＭＦの側面ＳＳから延出した延出部ＳＣが除去されてよい。また、トリミング後に、堆積膜ＴＤの一部（例えば部分ＴＤ１やＴＤ２）は除去されずに残ってよい。除去されずに残った堆積膜ＴＤの部分ＴＤ１は、マスク膜ＭＦの開口ＯＰの開口幅のバラツキや、マスク膜ＭＦの側面ＳＳの表面粗さ（凹凸の数や大きさを含む）の改善に寄与し得る。また除去されずに残った堆積膜ＴＤの部分ＴＤ２は、工程ＳＴ４（エッチング）において、マスク膜ＭＦに対する保護を提供し得る。
第１の処理ガスは、堆積膜ＴＤ及びエッチング対象膜ＭＦを構成する材料に応じて選択してよい。例えば、エッチング対象膜ＥＦがシリコン含有膜であり、堆積膜ＴＤが有機膜である場合、第１の処理ガスは、ハロゲン含有ガスと酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスとを含んでよい。また、エッチング対象膜ＥＦが有機膜であり、堆積膜ＴＤがシリコン含有膜である場合、第１の処理ガスは、ハロゲン含有ガスと酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスとを含んでよい。また、エッチング対象膜ＥＦ及び堆積膜ＴＤがシリコン含有膜である場合、第１の処理ガスは、ハロゲン含有ガスを含んでよい。また、エッチング対象膜ＥＦ及び堆積膜ＴＤが有機膜である場合、第１の処理ガスは、酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスを含んでよい。
第１の処理ガスに含まれるハロゲン含有ガスは、トリミングにおいて、シリコン含有膜からなる堆積膜ＴＤやマスク膜ＭＦの形状の調整に寄与する。例えば、ハロゲン含有ガスは、シリコン含有膜からなる堆積膜ＴＤの部分ＴＤ２に形成されたオーバーハングや堆積膜ＴＤの部分ＴＤ３を除去し得る。またハロゲン含有ガスは、シリコン含有膜からなるマスク膜ＭＦの側面ＳＳから延出した延出部ＳＣを除去し、マスク膜ＭＦの側面ＳＳの表面粗さを減少させ得る。またハロゲン含有ガスは、トリミングにおいて、シリコン含有膜からなるエッチング対象膜ＥＦの深さ方向のエッチングに寄与する。
ハロゲン含有ガスは、例えば、フッ素含有ガスでよい。フッ素含有ガスは、例えば、ＮＦ3ガス、ＳＦ6ガス、ＨＦガス及びＣtＨuＦv系（ｔ及びｖは正の整数。ｕは０以上の整数）ガスからなる群から選択される少なくとも１種でよい。一例では、ＣtＨuＦv系ガスはＣＦ4ガス及び／又はＣＨＦ3ガスである。
第１の処理ガスに含まれる酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスは、トリミングにおいて、有機膜からなる堆積膜ＴＤやマスク膜ＭＦの形状の調整に寄与する。当該ガスは、有機膜からなる堆積膜ＴＤの部分ＴＤ２に形成されたオーバーハングや堆積膜ＴＤの部分ＴＤ３を除去し得る。また当該ガスは、有機膜からなるマスク膜ＭＦの側面ＳＳから延出した延出部ＳＣを除去し、マスク膜ＭＦの側面ＳＳの表面粗さを減少させ得る。また当該ガスは、トリミングにおいて、有機膜からなるエッチング対象膜ＥＦの深さ方向のエッチングに寄与し得る。
酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスは、例えば、Ｏ2ガス、Ｏ3ガス、ＣＯガス、ＣＯ2ガス、ＮＯガス、Ｈ2Ｏ、Ｈ2Ｏ2ガス、Ｈ2ガス、Ｎ2及びＮＨ3ガスからなる群から選択される少なくとも１種でよい。
第１の処理ガスは、フッ素以外のハロゲン含有ガスを更に含んでよい。このようなフッ素以外のハロゲン含有ガスは、例えば、ＨＢｒガス、ＨＣｌガス、Ｂｒ2ガス、Ｃｌ2ガス及びＨＩガスからなる群から選択される少なくとも１種でよい。第１の処理ガスは、ＡｒやＨｅ等の不活性ガスを更に含んでよい。
トリミングは、異方性エッチングにより行われてよい。すなわち、トリミングにおける堆積膜ＴＤの部分ＴＤ１のエッチング量（膜厚の減少量）が、堆積膜ＴＤの部分ＴＤ２や部分ＴＤ３のエッチング量（膜厚の減少量）よりも小さくなるようにしてよい。同様に、マスク膜ＭＦの側面ＳＳのエッチング量が、マスク膜ＭＦの上面ＴＳのエッチング量より小さくなるようにしてよい。異方性エッチングは、基板Ｗを支持する基板支持器１４に電気バイアスを与えることや、第１の処理ガスを選択することによって実行してよい。例えば、有機膜からなる堆積膜ＴＤを酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスによりトリミングする場合に、基板支持器１４に電気バイアスを与えることで異方性エッチングを行ってよい。また例えば、シリコン含有膜からなる堆積膜ＴＤをトリミングする場合に、第１の処理ガスとしてＮＦ3ガス等のフッ素含有ガスを用いることで異方性エッチングを行ってよい。
（工程ＳＴ４：エッチング工程）
工程ＳＴ４において、第２の処理ガスから生成するプラズマを用いて、エッチング対象膜ＥＦをエッチングする（図６Ｄ参照）。エッチング対象膜ＥＦは、マスク膜ＭＦ及び堆積膜ＴＤ１をマスクとして、異方性エッチングされる。すなわち、エッチング対象膜ＥＦは、開口ＯＰの底面ＢＳにおいて露出した部分から、開口ＯＰの深さ方向に異方性エッチングされる。
第２の処理ガスは、第１の膜ＴＤ１及びマスク膜ＭＦに対して、エッチング対象膜ＥＦが選択的にエッチングされるように選択されてよい。エッチング対象膜ＥＦがシリコン含有膜である場合、第２の処理ガスは、ハロゲン含有ガスを含んでよい。ハロゲン含有ガスは、例えば、フッ素含有ガスでよい。フッ素含有ガスは、例えば、ＮＦ3ガス、ＳＦ6ガス、ＨＦガス及びＣtＨuＦv系（ｔ及びｖは正の整数。ｕは０以上の整数）ガスからなる群から選択される少なくとも１種でよい。一例では、ＣtＨuＦv系ガスはＣＦ4ガス及び／又はＣＨＦ3ガスである。第２の処理ガスに含まれるハロゲン含有ガスは、第１の処理ガスに含まれるハロゲン含有ガスと同じでも異なってもよい。第２の処理ガスは、Ａｒ、ＨｅやＮ2等の不活性ガス及び／又はＨ2ガスを更に含んでよい。
エッチング対象膜ＥＦが有機膜である場合、第２の処理ガスは、酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスを含んでよい。当該ガスは、例えば、Ｏ2ガス、Ｏ3ガス、ＣＯガス、ＣＯ2ガス、ＮＯガス、Ｈ2Ｏ、Ｈ2Ｏ2ガス、Ｈ2ガス、Ｎ2及びＮＨ3ガスからなる群から選択される少なくとも１種でよい。第２の処理ガスに含まれる酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスは、第１の処理ガスに含まれる酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスと同じでも異なってもよい。第２の処理ガスは、ＡｒやＨｅ等の不活性ガスを更に含んでよい。
本処理方法では、工程ＳＴ３におけるトリミングは、エッチング対象膜ＥＦの一部が除去されるまで実行される。エッチング対象膜ＥＦの一部が除去されるので、マスク膜ＭＦの開口ＯＰに延出した延出部ＳＣが除去されやすくなる。これにより、堆積工程とトリミング工程とを交互に複数回繰り返すことなく、または、当該繰り返しの回数を抑制しつつ（すなわちスループットの増加を抑制しつつ）、開口ＯＰの寸法又は形状を適切に制御できる。そして、本処理方法では、かかるマスク膜ＭＦをマスクとしてエッチング対象膜ＥＦをエッチングするので、エッチング対象膜ＥＦに形成される開口の寸法又は形状を適切に制御することができる。
＜実施例＞
次に、本処理方法の実施例と参考例について説明する。本開示は、以下の実施例によって何ら限定されるものではない。
実施例における基板Ｗは、スピンオンカーボン膜（下地膜ＵＦ）、シリコン含有反射防止膜膜（エッチング対象膜ＥＦ）及びフォトレジスト膜（マスク膜ＭＦ）の積層構造を有する（図６Ａ参照）。フォトレジスト膜の開口パターンは、図４Ａに示すホールパターンである。実施例では、炭化水素系のガスと不活性ガスとの混合ガスを用いて、ＰＥＣＶＤで基板Ｗに有機膜（堆積膜ＴＤ）を堆積させた（図６Ｂ参照）。そして、ハロゲン含有ガスと酸素含有ガスと不活性ガスとの混合ガス（第１の処理ガス）を用いたプラズマエッチングで、当該有機膜の一部及びフォトレジスト膜の一部をトリミングした。この際、側壁ＳＳからエッチング対象膜ＥＦの上面の一部に延出した延出部ＳＣが除去されるように、シリコン含有反射防止膜の一部が深さ方向にエッチングされるまでトリミングした（図６Ｃ参照）。
参考例においては、実施例における基板Ｗと同一の構造及びホールパターンを有する基板Ｗを使用した。参考例では、フォトレジスト膜に、炭化水素系のガスと不活性ガスとの混合ガスを用いて、ＰＥＣＶＤで基板Ｗに有機膜を堆積させる工程と、酸素含有ガスと不活性ガスとの混合ガスを用いたプラズマエッチングで当該有機膜の一部及びフォトレジスト膜の一部をトリミングする工程とを、交互に複数回繰り返した。なお、参考例では、シリコン含有反射防止膜は、深さ方向に、ほとんどエッチングされなかった。
実施例及び参考例における上記処理後の基板Ｗのフォトレジスト膜の開口ＯＰのＣＤ（Critical Dimension：寸法）及びＬＣＤＵ（Local Critical Dimension Uniformity：ＣＤの３σ）の測定結果を表１に示す。表１においてＣＤ、ＬＣＤＵの各値は、上記処理後の開口ＯＰのＣＤ及びＬＣＤＵの測定値を、上記処理前のＣＤ及びＬＣＤＵの測定値で除した値である。なお、ＣＤの測定値は平均値である。またＴ／Ｐ（スループット）は、上記処理に要した時間（秒）である。
Figure 2023067443000002
表１に示すとおり、実施例における測定結果は、参考例における測定結果よりも良好なものであった。まず、実施例におけるフォトレジスト膜の開口のＬＣＤＵは、いずれも、参考例におけるフォトレジスト膜の開口のＬＣＤＵよりも改善された。また、実施例では、１回の堆積工程とトリミング工程によって上記の改善効果が得られ、堆積とトリミングを複数回交互に繰り返した参考例に比べてスループットが大幅に改善された。すなわち、実施例は、参考例と比較して、より短時間で、フォトレジスト膜の開口のＣＤの均一性をより改善することができた。
＜本処理方法の他の例＞
図８は、本処理方法の他の例を示すフローチャートである。本例では、工程ＳＴ３（トリミング工程）から工程ＳＴ４（エッチング工程）に進む際に、所与の条件を満たしているかを判断する工程ＳＴ３１を更に有する。そして当該所与の条件を満たしていると判断されるまで、工程ＳＴ２（堆積膜の形成工程）と工程ＳＴ３（トリミング工程）を繰り返す。この点で本例は図５に示す例と異なる。
工程ＳＴ３１における所与の条件は、適宜定められてよい。例えば、所与の条件は、工程ＳＴ２（堆積膜の形成工程）と工程ＳＴ３（トリミング工程）の繰り返し回数でよい。すなわち、当該繰り返し回数が、予め設定された回数に達したか否か判定し、当該回数に達するまで工程ＳＴ２と工程ＳＴ３とを繰り返してよい。例えば、所与の条件は、工程ＳＴ３（トリミング工程）後による処理後のマスク膜ＭＦの開口ＯＰの寸法データが所望の範囲内にあるかでもよい。すなわち、工程ＳＴ（トリミング工程）後に、マスク膜ＭＦの開口ＯＰのＣＤやＬＣＤＵを測定し、当該測定値が所望の範囲内になるまで、工程ＳＴ２と工程ＳＴ３とを繰り返してよい。
なお、開口ＯＰの寸法は、光学的な測定装置で測定されてよい。当該測定装置は、図３に示す基板処理モジュールＰＭの１つであってよい。一例として、本処理方法が複数の基板Ｗ（例えば２５枚。）を１つの単位（以下「ロット」ともいう。）として処理する場合、ロットに含まれる基板ごとに開口ＯＰの寸法が測定されてよい。また、１つのロットに含まれる特定の基板について、開口ＯＰの寸法を測定し、当該測定値を、当該特定の基板及び当該１つのロットに含まれる他の基板における開口の寸法としてよい。１つのロットに含まれる複数の基板のうち、測定対象となる基板は、当該ロットで（ａ）最初に本処理方法が実行される基板、（ｂ）最後に本処理方法が実行される基板、又は、（ｃ）最初と最後以外に本処理方法が実行される基板のいずれであってもよい。
本例によれば、所与の条件が満たされるまでエッチング工程（工程ＳＴ４）を実行しないので、エッチング対象膜ＥＦに形成される開口の寸法又は形状をより適切に制御することができる。
本処理方法は、本開示の範囲及び趣旨から逸脱することなく種々の変形をなし得る。例えば、本処理方法は、容量結合型の基板処理装置１以外にも、誘導結合型プラズマやマイクロ波プラズマ等、任意のプラズマ源を用いた基板処理装置を用いて実行してよい。また本処理方法の堆積工程、トリミング工程及びエッチング工程は、同一のチャンバで連続して行ってよいし、異なるチャンバで行ってもよい。
１……プラズマ処理装置、１０……チャンバ、１０ｓ……内部空間、１４……基板支持器、１６……電極プレート、１８……下部電極、２０……静電チャック、３０……上部電極、５０……排気装置、６２……高周波電源、６４……バイアス電源、８０……制御部、ＣＴ……制御部、ＥＦ…エッチング対象膜、ＭＦ…マスク膜、ＯＰ…開口、ＳＣ…延出部、ＳＳ…側面、ＴＤ…堆積膜、ＴＳ…上面、ＵＦ…下地膜、Ｗ…基板

Claims (19)

  1. （ａ）エッチング対象膜と、前記エッチング対象膜の上面に形成されており、前記エッチング対象膜の前記上面に少なくとも１つの開口を規定する側面と、前記側面から前記エッチング対象膜の前記上面の少なくとも一部に延出する延出部とを有するマスク膜と、を備える基板を提供する工程と、
    （ｂ）前記マスク膜の少なくとも前記側面に堆積膜を形成する工程と、
    （ｃ）第１の処理ガスから生成したプラズマを用いて、少なくとも前記堆積膜の一部をエッチングし、前記堆積膜の厚さを減少させる工程と、
    を含み、
    前記第１の処理ガスは、前記エッチング対象膜をエッチングするためのガスを含み、
    前記（ｃ）は、前記延出部が除去されるように、前記エッチング対象膜の一部が深さ方向にエッチングされるまで実行される、
    プラズマ処理方法。
  2. 前記（ｂ）において、前記マスク膜の前記側面に第１の部分を有し、前記マスク膜の上面に第２の部分を有する堆積膜を形成する、請求項１に記載のプラズマ処理方法。
  3. 前記（ｃ）において、前記第１の部分のエッチング量は、前記第２の部分のエッチング量より小さい、請求項２に記載のプラズマ処理方法。
  4. 前記（ｃ）において、前記基板を支持する基板支持器に電気バイアスを与える、請求項１乃至請求項３のいずれか１項に記載のプラズマ処理方法。
  5. 前記エッチング対象膜はシリコン含有膜であり、前記堆積膜は有機膜であり、前記第１の処理ガスは、ハロゲン含有ガスと酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスとを含む、請求項１乃至請求項４のいずれか１項に記載のプラズマ処理方法。
  6. 前記エッチング対象膜は有機膜であり、前記堆積膜はシリコン含有膜であり、前記第１の処理ガスは、ハロゲン含有ガスと酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスとを含む、請求項１乃至請求項４のいずれか１項に記載のプラズマ処理方法。
  7. 前記エッチング対象膜はシリコン含有膜であり、前記堆積膜はシリコン含有膜であり、前記第１の処理ガスは、ハロゲン含有ガスを含む、請求項１乃至請求項４のいずれか１項に記載のプラズマ処理方法。
  8. 前記エッチング対象膜は、有機膜であり、前記堆積膜は有機膜であり、前記第１の処理ガスは、酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスを含む、請求項１乃至請求項４のいずれか１項に記載のプラズマ処理方法。
  9. 前記ハロゲン含有ガスは、フッ素含有ガスである、請求項５乃至請求項７のいずれか１項に記載のプラズマ処理方法。
  10. 前記フッ素含有ガスは、ＮＦ3ガス、ＳＦ6ガス、ＨＦガス及びＣtＨuＦv系（ｔ及びｖは正の整数。ｕは０以上の整数）ガスからなる群から選択される少なくとも１種である、請求項９に記載のプラズマ処理方法。
  11. 前記酸素、水素及び窒素の少なくともいずれか一つの元素を含むガスは、Ｏ2ガス、Ｏ3ガス、ＣＯガス、ＣＯ2ガス、Ｈ2ガス、Ｈ2Ｏガス、Ｈ2Ｏ2ガス、ＮＨ3ガス及びＮＯガスからなる群から選択される少なくとも１種である請求項５、６及び８のいずれか１項に記載のプラズマ処理方法。
  12. 前記第１の処理ガスは、ＨＢｒガス、ＨＣｌガス、Ｂｒ2ガス、Ｃｌ2ガス及びＨＩガスからなる群から選択される少なくとも１種を含む、請求項１乃至請求項１１のいずれか１項に記載のプラズマ処理方法。
  13. 前記マスク膜は、有機膜又はシリコン含有膜である、請求項１乃至請求項１２のいずれか１項に記載のプラズマ処理方法。
  14. 前記マスク膜の前記側面は、凹んだ凹部を有する、請求項１乃至請求項１３のいずれか１項に記載のプラズマ処理方法。
  15. 前記（ｂ）と前記（ｃ）とを交互に複数回繰り返す、請求項１乃至請求項１４のいずれか１項に記載のプラズマ処理方法。
  16. （ｄ）第２の処理ガスから生成したプラズマを用いて、前記マスク膜及び前記堆積膜をマスクとして、前記エッチング対象膜をエッチングする工程をさらに含む、請求項１乃至請求項１５のいずれか１項に記載のプラズマ処理方法。
  17. 前記第１の処理ガスと前記第２の処理ガスとは、同種のガスを含む、請求項１６に記載のプラズマ処理方法。
  18. （ａ）エッチング対象膜と、前記エッチング対象膜の上面に形成されており、前記エッチング対象膜の前記上面に少なくとも１つの開口を規定する側面を有するマスク膜と、を備える基板を基板支持器上に提供する工程と、
    （ｂ）前記マスク膜の前記側面に第１の部分を有し、前記マスク膜の上面に第２の部分を有する堆積膜を形成する工程と、
    （ｃ）前記基板支持器に電気バイアスを与え、第１の処理ガスから生成したプラズマを用いて、少なくとも前記堆積膜の一部を異方性エッチングして前記堆積膜の厚さを減少させる工程と、
    （ｄ）第２の処理ガスから生成したプラズマを用いて、前記マスク膜及び前記堆積膜をマスクとして、前記エッチング対象膜をエッチングする工程と、を含み、
    前記（ｃ）において、前記第１の部分のエッチング量は、前記第２の部分のエッチング量より小さく、前記第１の処理ガスは、前記エッチング対象膜をエッチングするためのガスを含み、前記（ｃ）は、前記エッチング対象膜の一部が深さ方向にエッチングされるまで実行される、
    プラズマ処理方法。
  19. プラズマ処理チャンバ、前記プラズマ処理チャンバに処理ガスを供給するガス供給部、前記プラズマ処理チャンバ内でプラズマを生成させるための電力を供給する電源、及び、制御部を備え、
    前記制御部は、
    （ａ）エッチング対象膜と、前記エッチング対象膜の上面に形成されており、前記エッチング対象膜の前記上面に少なくとも１つの開口を規定する側面と、前記側面から前記エッチング対象膜の前記上面の少なくとも一部に延出する延出部とを有するマスク膜と、を備える基板を提供し、
    （ｂ）前記マスク膜の少なくとも前記側面に堆積膜を形成し、
    （ｃ）第１の処理ガスから生成したプラズマを用いて、少なくとも前記堆積膜の一部をエッチングして前記堆積膜の厚さを減少させ、
    前記（ｃ）において、前記第１の処理ガスは、前記エッチング対象膜をエッチングするためのガスを含み、前記（ｃ）は、前記延出部が除去されるように、前記エッチング対象膜の一部が深さ方向にエッチングされるまで実行される、制御を実行する
    プラズマ処理装置。
JP2021178684A 2021-11-01 2021-11-01 プラズマ処理方法及びプラズマ処理装置 Pending JP2023067443A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021178684A JP2023067443A (ja) 2021-11-01 2021-11-01 プラズマ処理方法及びプラズマ処理装置
KR1020220118433A KR20230063309A (ko) 2021-11-01 2022-09-20 플라즈마 처리 방법 및 플라즈마 처리 장치
TW111139408A TW202333230A (zh) 2021-11-01 2022-10-18 電漿處理方法及電漿處理裝置
CN202211308033.3A CN116072538A (zh) 2021-11-01 2022-10-25 等离子体处理方法和等离子体处理装置
US17/975,704 US20230134436A1 (en) 2021-11-01 2022-10-28 Plasma processing method and plasma processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021178684A JP2023067443A (ja) 2021-11-01 2021-11-01 プラズマ処理方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
JP2023067443A true JP2023067443A (ja) 2023-05-16

Family

ID=86145185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021178684A Pending JP2023067443A (ja) 2021-11-01 2021-11-01 プラズマ処理方法及びプラズマ処理装置

Country Status (5)

Country Link
US (1) US20230134436A1 (ja)
JP (1) JP2023067443A (ja)
KR (1) KR20230063309A (ja)
CN (1) CN116072538A (ja)
TW (1) TW202333230A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography

Also Published As

Publication number Publication date
US20230134436A1 (en) 2023-05-04
CN116072538A (zh) 2023-05-05
KR20230063309A (ko) 2023-05-09
TW202333230A (zh) 2023-08-16

Similar Documents

Publication Publication Date Title
US11658036B2 (en) Apparatus for processing substrate
US20180158684A1 (en) Method of processing target object
KR20170000340A (ko) 에칭 방법
US9263283B2 (en) Etching method and apparatus
US10811274B2 (en) Etching method and plasma processing apparatus
TW201832266A (zh) 電漿處理裝置及電漿處理方法
US20200168468A1 (en) Etching method and substrate processing apparatus
JP2023118883A (ja) プラズマ処理装置
JP2019009403A (ja) プラズマ処理方法およびプラズマ処理装置
JP2023067443A (ja) プラズマ処理方法及びプラズマ処理装置
JP7123287B1 (ja) エッチング方法、プラズマ処理装置、基板処理システム、及びプログラム
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
WO2022234640A1 (ja) 基板処理方法及び基板処理装置
WO2022219977A1 (ja) 基板処理方法
JP2023048519A (ja) プラズマ処理方法及びプラズマ処理装置
KR20220029478A (ko) 기판 처리 방법 및 플라즈마 처리 장치
KR20240006488A (ko) 기판 처리 방법 및 기판 처리 장치
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
KR20210055015A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TW202245056A (zh) 基板處理方法及基板處理裝置
JP2023020916A (ja) プラズマ処理方法及びプラズマ処理装置
JP2022074000A5 (ja)
TW202245051A (zh) 基板處理方法及基板處理裝置
CN115312381A (zh) 基板处理装置和基板处理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240312