TWI766907B - 電漿處理裝置及電漿處理方法 - Google Patents

電漿處理裝置及電漿處理方法 Download PDF

Info

Publication number
TWI766907B
TWI766907B TW106142472A TW106142472A TWI766907B TW I766907 B TWI766907 B TW I766907B TW 106142472 A TW106142472 A TW 106142472A TW 106142472 A TW106142472 A TW 106142472A TW I766907 B TWI766907 B TW I766907B
Authority
TW
Taiwan
Prior art keywords
gas
gas supply
space
supplied
etching
Prior art date
Application number
TW106142472A
Other languages
English (en)
Other versions
TW201832266A (zh
Inventor
阪根亮太
小林秀行
長畑壽
羅重佑
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201832266A publication Critical patent/TW201832266A/zh
Application granted granted Critical
Publication of TWI766907B publication Critical patent/TWI766907B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Treatment Of Fiber Materials (AREA)

Abstract

本發明之課題在提供一種電漿處理裝置，其具有後混合結構，可獲得良好蝕刻形狀。本發明之電漿處理裝置，包含：處理容器；載置台，設於該處理容器內，用以保持基板；第一氣體供應部，可從與該載置台相對向之位置供應第一氣體；高頻電源，用以將該第一氣體電漿化；遮蔽部，以圍繞該載置台周圍方式設置，用以遮蔽已電漿化之該第一氣體；排氣部，透過該遮蔽部，將該處理容器內氣體排出；以及第二氣體供應部，可向該遮蔽部和該排氣部間之空間供應第二氣體。藉由本發明之此一電漿處理裝置而解決了前述課題。

Description

電漿處理裝置及電漿處理方法
本發明是關於電漿處理裝置及電漿處理方法。
電漿蝕刻係為了使用光蝕刻法技術，將形成於蝕刻對象膜上之光阻遮罩等蝕刻光罩圖案轉印於蝕刻對象膜而施行者。形成於蝕刻對象膜之圖案的極限尺寸取決於光阻遮罩之解析度。
近年來，隨著電子元件之高積體化，乃要求形成比光阻遮罩解析度的極限更小尺寸之微細圖案。作為形成這種微細圖案之方法，已知有進行成膜程序及電漿蝕刻程序之方法，該成膜程序是在形成於蝕刻對象膜上之光阻遮罩上形成氧化矽膜，該電漿蝕刻程序是將光阻遮罩作為蝕刻光罩進行電漿蝕刻(例如參照專利文獻1)。
作為在光阻遮罩上形成氧化矽膜之方法，已知有原子層沉積(ALD：Atomic Layer Deposition)法。ALD法是反複進行使成膜原料(前驅物)亦即含矽氣體吸附 於光阻遮罩上之程序、及對已吸附之含矽氣體供應從反應氣體亦即含氧氣體所產生之氧自由基的程序，藉此在光阻遮罩上形成氧化矽膜。
又，在ALD法中，使用氨基矽烷類氣體作為含矽氣體，藉此可在光阻遮罩上形成保形之氧化矽膜(例如參照專利文獻2)。這是因為氨基矽烷類氣體與光阻遮罩表面或氧化膜表面之羥基取代反應而吸附，在受到氧化處理之前不會發生更進一步之聚合反應。
然而，可供應氨基矽烷類氣體之電漿處理裝置，具有使供應氨基矽烷類氣體之配管、與供應其他處理氣體(例如氧氣)之配管分離之結構，亦即所謂之後混合結構。這是因為氨基矽烷類氣體之反應性較高，如使用同一配管供應氨基矽烷類氣體與其他處理氣體，則吸附於配管內之氨基矽烷類氣體與其他處理氣體會產生反應而沉積反應生成物。沉積於配管內之反應生成物構成形成微粒的原因。又，沉積於配管內之反應生成物不易藉由清洗加以去除。而且，如配管位置靠近電漿區域，則可能構成產生異常放電的原因。
又，即使是具有後混合結構之電漿處理裝置，如不供應氨基矽烷類氣體而供應其他處理氣體時，其他處理氣體可能侵入供應氨基矽烷類氣體之配管內。因此，為了防止其他處理氣體侵入供應氨基矽烷類氣體之配管內，當不供應氨基矽烷類氣體時，將惰性氣體流入供應氨基矽烷類氣體之配管內。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2004-080033號公報
[專利文獻2]日本特開2009-016814號公報
然而，當使用同一電漿處理裝置進行採用ALD法之成膜製程及蝕刻製程時，在蝕刻製程中，有時會將從供應氨基矽烷類氣體之配管所供應之惰性氣體用作為添加氣體。在蝕刻製程中，若以惰性氣體用作為添加氣體，則因為會使得光罩選擇比下降，或線緣粗糙度(LER：Line Edge Roughness)增大，而可能無法獲得良好蝕刻形狀。
因此，本發明之一實施形態，其目的是提供一種電漿處理裝置，其具有後混合結構，可獲得良好蝕刻形狀。
為達成上述目的，本發明一實施形態之電漿處理裝置，具有：處理容器；載置台，設於該處理容器內，用以保持基板；第一氣體供應部，可從與該載置台相對向之位置供應第一氣體；高頻電源，用以將該第一氣體電漿化；遮蔽部，以圍繞該載置台周圍之方式設置，用以遮蔽已電漿化之該第一氣體；排氣部，透過該遮蔽部，將該處理容器內氣體排出；以及第二氣體供應部，可向該遮蔽部和該排氣部間之空間供應第二氣體。
依揭露之電漿處理裝置，則在具有後混合結構之電漿處理裝置，可獲得良好蝕刻形狀。
10:電漿處理裝置
12:處理容器
12g:搬入出口
14:支撐部
18a:第一板
18b:第二板
22:直流電源
23:開關
24:冷煤流路
26a:配管
26b:配管
28:氣體供應管路
30:上部電極
32:絕緣性遮蔽構件
34:電極板
34a:氣體吐出孔
36:電極支撐體
36a:氣體擴散室
36b:氣體流通孔
36c:氣體導入口
38:氣體供應管
40:第一氣體供應部
41:處理氣體供應源組
42:閥門組
43:流量控制器組
46:防沉積板
48:阻板
50:排氣裝置
52:排氣管
52a:氣體導入口
54:閘閥
62:第一高頻電源
64:第二高頻電源
66:匹配器
68:匹配器
70:電源
80:第二氣體供應部
82:氣體供應管
90:控制部
101:矽晶圓
102:SOC
103:SiARC
104:光阻圖案
A:處理空間
B:排氣空間
ESC:靜電卡盤
FR:聚焦環
G:距離
L:距離
LE:下部電極
PD:載置台
S1~S9:步驟
S50~53、S60~62:程序
W:晶圓
【圖1】是顯示依本發明實施形態之電漿處理裝置之概略剖面圖。
【圖2】是用來說明圖1之電漿處理裝置的動作之流程圖。
【圖3】是顯示圖1之電漿裝置主要部分的構成之局部剖面圖。
【圖4】是用來說明依本發明實施形態之電漿處理方法之流程圖。
【圖5】是顯示SiARC之蝕刻速率之圖。
【圖6】是顯示SOC之蝕刻速率之圖。
【圖7】是用來說明蝕刻對象膜之圖。
【圖8】(a)、(b)是顯示電漿蝕刻後之蝕刻對象膜之圖。
【圖9】(a)、(b)是顯示電漿蝕刻後之蝕刻對象膜之LWR(線寬粗糙度)之圖。
【圖10】(a)、(b)是顯示電漿蝕刻後之蝕刻對象膜之LER(線緣粗糙度)之圖。
【圖11】是顯示氧化矽膜之成膜量之圖。
以下，參照附圖說明本發明之實施形態。又，在本說明書及附圖中，針對實質上同一功能構成之構成要件，附上同一符號，而省略重複說明。
(電漿處理裝置)
說明依本發明實施形態之電漿處理裝置。圖1是顯示本發明實施形態之電漿處理裝置之概略剖面圖。
如圖1所示，電漿處理裝置10是電容耦合型電漿蝕刻裝置，具備大致圓筒形之處理容器12。處理容器12之內壁面例如是由經陽極氧化處理過之鋁形成。處理容器12接地。
處理容器12之底部上設有大致圓筒形之支撐部14。支撐部14例如由絕緣材料形成。支撐部14在處理容器12內，從處理容器12之底部往鉛直方向延伸。在處理容器12內設有載置台PD。載置台PD是藉由支撐部14支撐。
載置台PD是將半導體晶圓(以下簡稱「晶圓W」)保持於其頂面。載置台PD包含下部電極LE及靜電卡盤ESC。下部電極LE包含第一板18a及第二板18b。第一板18a及第二板18b例如採用鋁等金屬形成大致圓盤形。第二板18b設於第一板18a上方而與第一板18a電性連接。
在第二板18b上方設有靜電卡盤ESC。靜電卡盤ESC具有將導電膜亦即電極配置於一對絕緣層或絕緣板間之結構。直流電源22透過開關23電性連接於靜電卡盤ESC之電極。靜電卡盤ESC藉由來自直流電源22之直流電壓所產生之庫倫力等靜電力將晶圓W吸附。藉此，靜電卡盤ESC可保持著晶圓W。
在第二板18b之周緣部上配置有聚焦環FR，該聚焦環FR包圍著晶圓W之邊緣及靜電卡盤ESC。聚焦環FR是為了提高蝕刻之均勻性而設置。聚焦環FR是由依照蝕刻對象膜之材料所選擇之材料形成，例如由矽或石英形成。
在第二板18b之內部設有冷媒流路24，具有作為調溫機構之功能。從設於處理容器12外部之冷卻單元經由配管26a對於冷媒流路24供應冷媒，向冷媒流路24供應之冷媒經由配管26b返回冷卻單元。亦即，冷媒在冷媒流路24內循環而被供應。又，藉由調整供應至冷媒流路24之冷媒溫度，而控制被靜電卡盤ESC保持之晶圓W之溫度。
在電漿處理裝置10設有氣體供應管路28。氣體供應管路28將來自傳熱氣體供應機構之傳熱氣體例如氦(He)氣供應到靜電卡盤ESC頂面與晶圓W之背面之間。
電漿處理裝置10具有上部電極30。上部電極30是以與載置台PD相對向之方式配置於該載置台PD之上方。下部電極LE和上部電極30是以相互大致平行方式設置。在上部電極30與下部電極LE之間形成有處理空間A，用以對晶圓W進行電漿處理。
上部電極30透過絕緣性遮蔽構件32，支撐於處理容器12之上部。上部電極30是以能變更例如與載置台PD頂面的鉛直方向之距離G之方式構成。上部電極30包含電極板34及電極支撐體36。電極板34面向處理空間A，在電極板34上設有複數個氣體吐出孔34a。電極板34例如由矽形成。又，圖1所示之電極板34雖是平板，但亦可具有越接近外周部，上部電極30與載置台PD頂面之距離G越變短之推拔形。
電極支撐體36以裝卸自如方式支撐著電極板34，例如由鋁等導電性材料形成。電極支撐體36亦可具有水冷結構。在電極支撐體36之內部設有氣體擴散室36a。在氣體擴散室36a內，連通於氣體吐出孔34a之複數個氣體流通孔36b往下方延伸。又，在電極支撐體36形成有氣體導入口36c，用以將處理氣體導引至氣體擴散室36a。在氣體導入口36c連接有氣體供應管38。
在氣體供應管38上，經由閥門組42及流量控制器組43，連接於處理氣體供應源組41。藉此，可對處理空間A供應處理氣體。處理氣體供應源組41包含：含氧氣體之供應源、含氮氣體之供應源等反應氣體之供應源、及蝕刻氣體之供應源。含氧氣體體例如是氧氣(O2)、臭氧氣體(O3)、一氧化碳氣體(CO)、二氧化碳氣體(CO2)。含氮氣體例如是氮氣(N2)、氨氣(NH3)。蝕刻氣體例如是C4F6氣體、C4F8氣體等氟碳氣體。
又，在氣體供應管38連接有沖洗用氣體供應源。藉此，可對處理空間A供應沖洗用氣體。沖洗用氣體是稀有氣體或氮氣(N2)等惰性氣體。稀有氣體例如是氬氣(Ar)、氦氣(He)、氪氣(Kr)、氙氣(Xe)。
閥門組42包含複數個閥門，流量控制器組43包含流量控制器等複數個流量控制器。處理氣體供應源組41之複數個氣體供應源分別經由閥門組42之對應閥門及流量控制器組43之對應流量控制器，連接於氣體供應管38。
第一氣體供應部40是由氣體吐出孔34a、氣體擴散室36a、氣體流通孔36b、氣體導入口36c、氣體供應管38、處理氣體供應源組41、閥門組42、流量控制器組43、及沖洗用氣體供應源構成。
電漿處理裝置10設有以裝卸自如方式沿著處理容器12內壁之防沉積板46。防沉積板46亦設於支撐部14之外周。防沉積板46防止蝕刻所產生之副生成物附著於處理容器12，此防沉積板46係例如由鋁上被覆Y2O3等陶瓷形成。
在載置台PD周圍，為了將處理器12內氣體均勻排出，設有具多數個排氣孔之阻板48。阻板48係例如由鋁上被覆Y2O3等陶瓷形成，具有將電漿化氣體遮蔽之功能。在阻板48之下方包圍著載置台PD形成有排氣空間B。亦即，排氣空間B透過阻板48而與處理空間A連通。又，阻板48亦可在載置台PD周圍於鉛直方向移動。
處理空間A從排氣空間B透過排氣管52，與包含渦輪分子幫浦等真空幫浦的排氣裝置50連接。藉由排氣裝置50，使處理容器12內之處理空間A之氣體往排氣空間B排出，經由排氣管52進行排氣。藉此，能將處理容器12內之處理空間A減壓到既定真空度。又，由於設有阻板48部分之流導較低，因此排氣空間B相較於處理空間A之壓力，具有較小既定比例之壓力。既定比例係依設於阻板48之多數個排氣孔的數量、大小等而變化，例如可令其為30%以上。
在排氣管52形成有氣體導入口52a，用以向排氣空間B導入成膜原料(前驅)氣體。在氣體導入口52a連接有氣體供應管82。
氣體供應管82經由未圖示之閥門、流量控制器等，連接於前驅氣體供應源及沖洗用氣體供應源。藉此，可從氣體供應管82對排氣空間B供應前驅氣體及/或沖洗用氣體。前驅氣體例如是含矽氣體。含矽氣體是BTBAS(雙三級丁基胺基 矽烷，Bis-tertiary butyl aminosilane)、BDMAS(雙二甲基胺基矽烷，Bisdimethyla minosilane)、BDEAS(雙二乙基胺基矽烷，Bisdiethylaminosilane)、DMAS(二甲基胺基矽烷，Dimethylaminosilane)、DEAS(二乙基胺基矽烷，Diethylaminosilane)、DPAS(二丙基胺基矽烷，Dipropylaminosilane)、BAS(丁基胺基矽烷，Butylamino silane)、DIPAS(二異丙基胺基矽烷，Diisopropylaminosilane)、BEMAS(雙乙基甲基胺基矽烷，Bisethylmethylaminosilane)等之氣體、TEOS(四乙氧基矽烷，Tetra ethoxysilane)等之烷氧化矽(Silicon alkoxide)系氣體、SiCl4、SiF4等鹵化矽氣體。沖洗用氣體是稀有氣體或氮氣(N2)。稀有氣體例如是氬氣(Ar)、氦氣(He)、氪氣(Kr)氣、氙氣(Xe)。
第二氣體供應部80是由氣體導入口52a、氣體供應管82、前驅氣體供應源、及沖洗用氣體供應源構成。
又，在處理容器12之側壁設有晶圓W之搬入出口12g。搬入出口12g可藉由閘閥54進行開閉。
又，電漿處理裝置10具備：第一高頻電源62及第二高頻電源64。第一高頻電源62是產生電漿生成用之第一高頻電力之電源，產生27~100MHz之頻率例如40MHz之高頻電力。第一高頻電源62經由匹配器66連接於下部電極LE。匹配器66是用來使第一高頻電源62之輸出阻抗與負載側(下部電極LE側)之輸入阻抗相匹配之電路。又，第一高頻電源62亦可經由匹配器66連接於上部電極30。
第二高頻電源64是用來產生將離子引入到晶圓W之第二高頻電力(亦即高頻偏壓電力)之電源，產生400kHz~13.56MHz範圍內之頻率例如13MHz之高頻偏壓 電力。第二高頻電源64經由匹配器68連接於下部電極LE。匹配器68是用來使第二高頻電源64之輸出阻抗與負載側(下部電極LE側)之輸入阻抗相匹配之電路。
又，電漿處理裝置10具備電源70。電源70連接於上部電極30。電源70對於上部電極30施加「用來將存在於處理空間A之正離子引入電極板34的電壓」。電源70例如是產生負直流電壓之直流電源。又，電源70亦可是產生較低頻率之交流電壓的交流電源。從電源70施加於上部電極30之電壓例如是150V以上電壓。如從電源70對上部電極30施加電壓，則存在於處理空間A之正離子會衝撞電極板31。藉此，從電極板34釋放二次電子及/或矽。釋放之矽與存在於處理空間A之氟活性物種結合，使氟活性物種之量減低。
又，電漿處理裝置10具備控制部90。控制部90是具備處理器、儲存部、輸入裝置、顯示裝置等之電腦，用來控制電漿處理裝置10之各部分。操作者等為了管理電漿處理裝置10，可於控制部90，利用輸入裝置，進行指令之輸入操作等。又，於控制部90，藉由顯示裝置，可將電漿處理裝置10之運轉狀況可視化顯示。並且，在控制部90之儲存部儲存有處理處方，亦即：藉由處理器來控制電漿處理裝置10所執行之各種處理的控制程式、及用來依照處理條件在電漿處理裝置10之各部分執行處理的程式。
可供應氨基矽烷類氣體之電漿處理裝置，具有：使供應氨基矽烷類氣體之配管、與供應其他處理氣體(例如氧氣)之配管分離之結構，亦即所謂之後混合結構。這是由於氨基矽烷類氣體之反應性較高，因此若使用同一配管供應氨基矽烷類氣體與其他處理氣體，則吸附於配管內之氨基矽烷類氣體與其他處理氣體產生反應而使反應生成物沉積。沉積於配管內之反應物構成微粒形成的原因。 又，沉積於配管內之反應生成物不易藉由清洗去除。並且，如配管位置靠近電漿區域則可能構成異常放電的原因。
然而，即使是具有後混合結構之電漿處理裝置，如供應氨基矽烷類氣體而未供應其他處理氣體，則氨基矽烷類氣體可能侵入供應其他處理氣體之配管內。因此，為防止氨基矽烷類氣體侵入供應其他處理氣體之配管內，在不供應其他處理氣體時，於供應其他處理氣體之配管內通入惰性氣體作為沖洗用氣體。
又，即使是具有後混合結構之電漿處理裝置，如不供應氨基矽烷類氣體而供應其他處理氣體，則其他處理氣體可能侵入供應氨基矽烷類氣體之配管內。因此，為防止其他處理氣體侵入供應氨基矽烷類氣體之配管內，在不供應氨基矽烷類氣體時，於供應氨基矽烷類氣體之配管內通入惰性氣體作為沖洗用氣體。
然而，如使用同一電漿處理裝置進行採用ALD法之成膜程序、蝕刻程序時，在蝕刻程序中，有時從供應氨基矽烷類氣體之配管所供應之沖洗用氣體使用作為添加氣體。在蝕刻程序中，如沖洗用氣體使用作為添加氣體，則光罩選擇比下降，線緣粗糙度(LER：Line Edge Roughness)增大，因此可能無法獲得良好蝕刻形狀。
依本發明實施形態之電漿處理裝置，在與供應有電漿化處理氣體之處理空間A透過阻板48相連通之排氣空間B，設有可供應前驅氣體之第二氣體供應部80。藉此，由於對處理空間A供應之電漿化處理氣體被阻板48遮蔽，幾乎不供應至排氣空間B，故該電漿化處理氣體幾乎不會到達第二氣體供應部80之氣體供應管 82。因此，在氣體供應管82內，可抑制前驅氣體與電漿化之處理氣體產生反應，而生成反應生成物。
又，依本發明實施形態之電漿處理裝置，由於在排氣空間B設有第二氣體供應部80，因此當從第二氣體供應部80不供應前驅氣體時，即使供應沖洗用氣體亦幾乎不會到達處理空間A。因此，在蝕刻製程中，由於沖洗用氣體不作為添加氣體發生作用，因此不會有光罩選擇比下降或LER增大的情形，而可獲得良好之蝕刻形狀。
(電漿處理裝置之動作)
接著，說明依本發明實施形態之電漿處理裝置之動作。圖2是用來說明圖1之電漿處理裝置之動作的流程圖。
首先，當操作者等，對電漿處理裝置10輸入執行既定電漿處理之指令，控制部90即判定所執行的既定之電漿處理是否為供應前驅氣體之處理(步驟S1)。
在步驟S1中，如判定是供應前驅氣體之處理，則控制部90即控制電漿處理裝置10，從第一氣體供應部40對處理空間A供應沖洗用氣體，從第二氣體供應部80對排氣空間B供應前驅氣體(步驟S2)。此時，在從第一氣體供應部40到第二氣體供應部80間之空間，為讓氣體之「擴散」輸送比「流動」輸送更居優勢，最好調整「沖洗用氣體流量」及「載置台PD和上部電極間之距離G」中之至少一項。具體而言，是朝減小沖洗用氣體之流量，擴大距離D之方向調整。在從第一氣體供應部40到第二氣體供應部80間之空間，如氣體之「擴散」輸送比「流動」輸送更居優勢，則對排氣空間B供應之前驅氣體與對處理空間A供應之沖洗用氣 體逆向流動，藉由氣體分子擴散，而易於到達晶圓W之表面。因此，前驅氣體以高效率吸附於晶圓W之表面。又，在從第一氣體供應部40到第二氣體供應部80間之空間，如氣體之「擴散」輸送比「流動」輸送更居優勢，則後述之貝克勒數Pe小於1。
接著，控制部90判定是否已經過既定時間(步驟S3)。既定時間係指執行之既定電漿處理的時間。
在步驟S3中，如判定已經過既定時間，則控制部90控制電漿處理裝置10，用以停止從第一氣體供應部40及第二氣體供應部80之供應氣體(步驟S4)。之後，結束處理。
在步驟S3中，如判定尚未經過既定時間，則返回步驟S2。亦即，在經過既定時間之前，控制部90控制電漿處理裝置10，俾從第一氣體供應部40對處理空間A供應沖洗用氣體，從第二氣體供應部80對排氣空間B供應前驅氣體。
在步驟S1中，如判定並非供應前驅氣體之處理，則控制部90判定執行之既定電漿處理是否為供應處理氣體之處理(步驟S5)。
在步驟S5中，如判定為供應處理氣體之處理，則控制部90控制電漿處理裝置10，用以從第一氣體供應部40供應處理氣體，從第二氣體供應部80供應沖洗用氣體(步驟S6)。此時，在從第一氣體供應部40到第二氣體供應部80間之空間，為讓氣體之「流動」輸送比「擴散」輸送更居優勢，最好調整「對處理空間A供應之處理氣體流量」及「載置台PD和上部電極間之距離G」中之至少一種。具 體而言，是朝增大處理氣體之流量，縮小距離G之方向調整。在從第一氣體供應部40到第二氣體供應部80間之空間，如氣體之「流動」輸送比「擴散」輸送更居優勢，則對排氣空間B供應之沖洗用氣體無法與對處理空間A供應之處理氣體逆向流動，藉由氣體分子擴散，幾乎無法到達晶圓W之表面。因此，於處理空間A，在使用處理氣體之製程處理，例如使用蝕刻氣體進行電漿蝕刻時，可抑制對排氣空間B供應之沖洗用氣體發生作為添加氣體之作用。其結果，不會有光罩選擇比下降，或LER增大的情況，可獲得良好之蝕刻形狀。又，在步驟S5中，亦可不從第二氣體供應部80供應沖洗用氣體。
其後，控制部90控制電漿處理裝置10，使得電漿成為啟動(ON)(步驟S7)。具體而言，控制部90控制第一高頻電源62及第二高頻電源64之動作，向下部電極LE供應高頻電力，藉此在處理容器12內之處理空間A中產生處理氣體之電漿。
其後，控制部90判定是否已經過既定時間(步驟S8)。既定時間係指執行既定之電漿處理的時間。
在步驟S8中，如判定已經過既定時間，則控制器90控制電漿處理裝置10之動作，使得電漿關閉(OFF)，且停止對於處理空間A及排氣空間B之供應氣體(步驟S9)。之後，結束處理。
在步驟S8中，如判定尚未經過既定時間，則返回步驟S6。亦即，控制電漿處理裝置10，俾從第一氣體供應部40供應處理氣體，從第二氣體供應部80供應沖洗用氣體。
又，在步驟S5中，如控制部90判定並非供應處理氣體之處理，則結束處理。
(貝克勒數)
接著，說明貝克勒數(Peclet number)。圖3是顯示圖1之電漿處理裝置主要部分構成之局部剖面圖。
如圖3所示，如從複數個氣體吐出孔34a，向上部電極30和載置台PD間之空間亦即處理空間A供應氣體，則氣體會從連接著排氣裝置50之方向亦即排氣方向一面擴散一面流動。藉由「擴散」和「流動」方式輸送之氣體成分(例如自由基)之濃度分布，依裝置構成、處理條件等，到底取決於「擴散」和「流動」中之何項因子的情況會有不同。用來定性表示到底是取決於「擴散」和「流動」中之何項因子至何一程度的無因次數，吾人已知者有貝克勒數Pe。
如圖3所示，將晶圓W端部作為零點，並將該零點與「從晶圓W端部到第二氣體供應部80之間的各點」之距離設為x。設從第一氣體供應部40之端部到第二氣體供應部80間之距離為L[m]、垂直於從第一氣體供應部40供應之氣體流向之空間剖面積為S(x)[m2]、從第一氣體供應部40供應之氣體供應流量為Q[Torr．m3/s]、處理容器12內之壓力為P[Torr]、從第二氣體供應部80供應之氣體對於從第一氣體供應部40供應之氣體的擴散係數為D[m2/s]，則藉由下列數學式(1)可算出貝克勒數Pe。
Figure 106142472-A0305-02-0019-1
貝克勒數Pe以1作為分界，當Pe小於1時，則氣體之「擴散」輸送居優勢，當Pe大於1時，則氣體之「流動」輸送居優勢。
(電漿處理方法)
接著，說明依本發明實施形態之電漿處理方法。依本發明實施形態之電漿處理方法，具有：成膜程序及蝕刻程序。成膜程序包含吸附程序及反應程序。吸附程序是對排氣空間B供應前驅氣體，對處理空間A供應惰性氣體，藉此使前驅氣體吸附於晶圓W表面之程序。反應程序是對處理空間A供應與前驅氣體產生反應之反應氣體，藉此生成前驅氣體與反應氣體之反應生成物之程序。蝕刻程序是對處理空間A供應蝕刻氣體，藉此進行蝕刻之程序。又，亦可在切換各程序時施行沖洗程序，對處理空間A供應沖洗用氣體，藉以用沖洗用氣體進行取代殘留於處理空間A之前驅氣體、反應氣體及蝕刻氣體。
以下，舉使用前述電漿處理裝置10，進行採用ALD法的氧化矽膜之成膜、及進行電漿蝕刻之情形為例加以說明。具體而言，首先，準備已形成有蝕刻對象膜及光阻圖案之晶圓W。接著，採用ALD法覆蓋於光阻圖案之表面形成氧化矽膜。接著，藉由電漿蝕刻，對於蝕刻對象膜進行蝕刻，藉此形成所要之微細圖案。又，以下之電漿處理方法係藉由控制部90控制電漿處理裝置10之各部分動作，而執行之。
圖4是用來說明依本發明實施形態之電漿處理方法之流程圖。如圖4所示，依本發明實施形態之電漿處理方法，具有：採用ALD法形成氧化矽膜之成膜程序S50及進行電漿蝕刻之蝕刻程序S60。
成膜程序S50，包含：吸附程序S51、反應程序S52、及判定程序S53。
吸附程序S51係藉由供應氨基矽烷氣體，而使氨基矽烷氣體吸附於光阻圖案上之程序。在吸附程序S51中，從第二氣體供應部80對排氣空間B供應氨基矽烷氣體，從第一氣體供應部對處理空間A供應惰性氣體。此時，最好調整惰性氣體之流量，以在從第一氣體供應部40到第二氣體供應部80間之空間，使氣體之「擴散」輸送比「流動」輸送更居優勢。在從第一氣體供應部40到第二氣體供應部80間之空間，如氣體之「擴散」輸送比「流動」輸送更居優勢，則對排氣空間B供應之氨基矽烷氣體，與對處理空間A供應之惰性氣體逆向流動，而易於藉由氣體分子擴散到達晶圓W之表面。因此，氨基矽烷氣體乃能高效率地吸附於光阻圖案上。
反應程序S52係藉由供應電漿化氧氣，使吸附於光阻圖案上之氨基矽烷氣體與電漿化之氧氣產生反應，而使氧化矽膜沉積之程序。在反應程序S52中，從第一氣體供應部40對處理空間A供應氧氣，從第二氣體供應部80對排氣空間B供應惰性氣體。又，由第一高頻電源62將第一高頻電力施加於下部電極LE，使供應之氧氣電漿化。此時，在處理空間A與排氣空間B之間設有阻板48，用以遮蔽電漿化之氧氣。藉此，由於對處理空間A供應之電漿化氧氣被阻板48遮蔽，因此電漿化氧氣幾乎不對排氣空間B供應，也幾乎不會到達第二氣體供應部80之氣體供應管82。因此，在氣體供應管82內，乃可抑制前驅氣體與電漿化氣體發生反應而產生反應生成物。又，由於不需從電漿引入離子，因此最好不要從第二高頻電源64將第二高頻電力施加於下部電極LE。
判定程序S53是判定開始成膜後，吸附程序與反應程序是否已經反複進行既定次數之程序。在判定程序S53中，如判定吸附程序與反應程序已經反複進行既定次數，則結束成膜程序S50，進行蝕刻程序S60。在判定程序S53中，如判定吸附程序與反應程序尚未反複進行既定次數，則返回吸附程序S51，而進行吸附程序S51及反應程序S52。又，反複次數係依照成膜之膜厚等而預定。
以這種方式，在成膜程序S50中，在經過預定之既定反複次數之前，反複進行吸附程序S51及反應程序S52，藉此形成所要膜厚之氧化矽膜。
蝕刻程序S60包含：第一蝕刻程序S61及第二蝕刻程序S62。
第一蝕刻程序S61是，藉由供應第一蝕刻氣體，使氧化矽膜殘留於光阻圖案之側壁，將形成於光阻圖案頂面之氧化矽膜去除之程序。第一蝕刻程序S61是從第一氣體供應部40對處理空間A供應第一蝕刻氣體，從第二氣體供應部80對排氣空間B供應惰性氣體。第一蝕刻氣體可採用相較於光阻圖案更易蝕刻氧化矽膜之蝕刻氣體，例如有CF4或C4F8等氟碳氣體、CHF3或CH2F2等氫氟碳氣體。又，從第一高頻電源62，將第一高頻電力施加於下部電極LE，從第二高頻電源64，將第二高頻電力施加於下部電極LE。殘留於光阻圖案側壁之氧化矽膜，在第二蝕刻程序S62中，達到防止光阻圖案寬度變窄之作用。藉由殘留於光阻圖案側壁之氧化矽膜，可防止原子或電漿離子碰撞光阻圖案側壁。
在第一蝕刻程序S61中，最好調整「對處理空間A供應之第一蝕刻氣體流量」及「載置台PD和上部電極30間之距離G」中之至少一項，俾於從第一氣體供應部40到第二氣體供應部80間之空間，使得氣體之「流動」輸送比「擴散」輸送 更居優勢。具體而言，是朝增大第一蝕刻氣體流量，縮小距離G之方向調整。在從第一氣體供應部40到第二氣體供應部80間之空間，如氣體之「流動」輸送比「擴散」輸送更居優勢，則對排氣空間B供應之惰性氣體無法與對處理空間A供應之第一蝕刻氣體逆向流動，藉由氣體分子擴散，幾乎無法到達晶圓W之表面。因此，可抑制對排氣空間B供應之惰性氣體作為第一蝕刻氣體添加氣體之作用。其結果，乃不會有光罩選擇比下降或LER增大的情況，而可獲得良好之蝕刻形狀。
第二蝕刻程序S62是供應第二蝕刻氣體，將光阻圖案作為蝕刻光罩，將蝕刻對象膜進行蝕刻，藉此形成蝕刻對象膜圖案之程序。在第二蝕刻程序S62中，從第一氣體供應部40對處理空間A供應第二蝕刻氣體，從第二氣體供應部對排氣空間B供應惰性氣體。作為第二蝕刻氣體，可使用較之氧化矽膜更易蝕刻光阻圖案之蝕刻氣體，例如氧氣(O2)、氫氣(H2)/氮氣(N2)。藉此，當對蝕刻對象膜進行蝕刻時，氧化矽膜之蝕刻速度變低，相對於此，光阻圖案之蝕刻速度變高，因此光阻圖案產生損傷。如光阻圖案產生損傷，則光阻材料和蝕刻氣體產生反應而生成有機物質之聚合物。例如，這種聚合物可能為含有碳和氟之物質。如生成聚合物，則在光阻圖案之上部形成聚合物膜。聚合物膜能防止在其下部之光阻圖案產生進一步之損傷。
在第二蝕刻程序S62中，最好調整「對處理空間A供應之第二蝕刻氣體之流量」及「載置台PD和上部電極30間之距離G」中之至少一項，俾於從第一氣體供應部40到第二氣體供應部80間之空間，使氣體之「流動」輸送比「擴散」輸送更居優勢。具體而言，是朝增大第二蝕刻氣體之流量，縮小距離G之方向調整。在從第一氣體供應部40到第二氣體供應部80間之空間，如氣體之「流動」輸送比「擴散」輸送更居優勢，則對排氣空間B供應之惰性氣體無法與對處理空間A 供應之第二處理氣體逆向流動，藉由氣體分子擴散，幾乎無法到達晶圓W之表面。因此，可抑制對排氣空間B供應之惰性氣體作為第二蝕刻氣體添加氣體之作用。其結果，乃不會有光罩選擇比下降或LER增大的情況，而可獲得良好之蝕刻形狀。
[實施例]
茲說明於使用依本發明實施形態之電漿處理裝置之電漿處理方法中，經確認過蝕刻特性及成膜特性之實施例。
[實施例1]
在實施例1中，依照以下所示之蝕刻條件，對於蝕刻對象膜亦即含矽抗反射膜(SiARC)上進行電漿蝕刻。
(蝕刻條件)
第一氣體供應部：O2/CF4=5sccm/55sccm
第二氣體供應部：Ar=200sccm
第一高頻電源：400W、連續波
第二高頻電源：50W、連續波
此時，為了與實施例1作比較，除了將供應沖洗用氣體亦即Ar氣體之空間不用作為排氣空間B而用作為處理空間A之點以外，採用與實施例1同樣之蝕刻條件，對SiARC進行電漿蝕刻(比較例1)。又，不供應沖洗用氣體亦即Ar氣體，其他蝕刻條件採用與實施例1同樣之條件，對於SiARC進行電漿蝕刻(參考例1)。
[比較例1]
在比較例1中，依照以下所示蝕刻條件，對於蝕刻對象膜亦即含矽抗反射膜(SiARC)上進行電漿蝕刻。
(蝕刻條件)
第一氣體供應部：O2/CF4=5sccm/55sccm
第二氣體供應部：無供應氣體(Ar=0sccm)
可對處理空間A供應氣體之氣體供應部：Ar=200sccm
第一高頻電源：400W、連續波
第二高頻電源：50W、連續波
[參考例1]
在參考例1中，依照以下所示之蝕刻條件，對於蝕刻對象膜亦即含矽抗反射膜(SiARC)上進行電漿蝕刻。
(蝕刻條件)
第一氣體供應部：O2/CF4=5sccm/55sccm
第二氣體供應部：無供應氣體(Ar=0sccm)
第一高頻電源：400W、連續波
第二高頻電源：50W、連續波
圖5是表示SiARC之蝕刻速率之圖式。在圖5中，橫軸表示晶圓之徑向位置(mm)，0(mm)是晶圓之中心。又，縱軸表示蝕刻速率(nm/min)。又，在圖5中，用特性線α表示實施例1之蝕刻速率，用特性線β表示比較例1之蝕刻速率，用特性線γ表示參考例1之蝕刻速率。
如圖5所示，從第二氣體供應部80對排氣空間B供應沖洗用氣體亦即Ar氣體時(特性線α)，蝕刻速率為19.3nm/min±8.3%。相對於此，在對處理空間A供應沖洗用氣體亦即Ar氣體時(特性線β)，蝕刻速率為17.4nm/min±8.4%。又，在不供應沖洗用氣體亦即Ar氣體時(特性線γ)，蝕刻速率為20.1nm/min±4.9%。
亦即，從第二氣體供應部80對排氣空間B供應沖洗用氣體亦即Ar氣體，可獲得與不供應沖洗用氣體亦即Ar氣體時大致相同程度之蝕刻速率。相對於此，在對於處理空間A供應沖洗用氣體亦即Ar氣體時，相較於不供應沖洗用氣體亦即Ar氣體時，蝕刻速率大大地下降。
如以上所述，在實施例1可獲得與參考例1大致相同程度之蝕刻速率。由此可知，在實施例1，可獲得與參考例1大致相同之蝕刻特性。
[實施例2]
在實施例2中，依照以下所示之蝕刻條件，對於蝕刻對象膜亦即旋塗碳膜(SOC)上進行電漿蝕刻。
(蝕刻條件)
第一氣體供應部：H2/N2=350sccm/350sccm
第二氣體供應部：Ar=200sccm
第一高頻電源：500W、連續波
第二高頻電源：100W、連續波
此時，為了比較實施例2，除了將供應沖洗用氣體亦即Ar氣體之空間不作為排氣空間B而作為處理空間A支點以外，其他蝕刻條件是採用與實施例2同樣之蝕 刻條件，對於SOC進行電漿蝕刻(比較例2)。又，不供應沖洗用氣體亦即Ar氣體，用與實施例2同樣之條件，對SOC進行電漿蝕刻(參考例2)。
[比較例2]
在比較例2中，依照以下所示蝕刻條件，對於蝕刻對象膜亦即SOC上進行電漿蝕刻。
(蝕刻條件)
第一氣體供應部：H2/N2=350sccm/350sccm
第二氣體供應部：無供應氣體(Ar=0sccm)
可對處理空間A供應氣體之氣體供應部：Ar=200sccm
第一高頻電源：500W、連續波
第二高頻電源：100W、連續波
[參考例2]
在參考例2中，依照以下所示蝕刻條件，對於蝕刻對象膜亦即SOC上進行電漿蝕刻。
(蝕刻條件)
第一氣體供應部：H2/N2=350sccm/350sccm
第二氣體供應部：無供應氣體(Ar=0sccm)
第一高頻電源：500W、連續波
第二高頻電源：100W、連續波
圖6是表示SOC蝕刻速率之圖。在圖6中，橫軸表示晶圓之徑向位置(mm)，0(mm)是晶圓之中心。又，縱軸表示蝕刻速率(nm/min)。又，在圖6中，用特性 線α表示實施例2之蝕刻速率，用特性線β表示比較例2之蝕刻速率，用特性線γ表示參考例2之蝕刻速率。
如圖6所示，從第二氣體供應部80對排氣空間B供應沖洗用氣體亦即Ar氣體時(特性線α)，蝕刻速率為69.4nm/min±11.4%。相對於此，如對處理空間A供應沖洗用氣體亦即Ar氣體時(特性線β)，蝕刻速率為65.7nm/min±10.5%。又，如不供應沖洗用氣體亦即Ar氣體時(特性線γ)，蝕刻速率為71.2nm/min±11.2%。
亦即，從第二氣體供應部80對排氣空間B供應沖洗用氣體亦即Ar氣體，可獲得與不供應沖洗用氣體亦即Ar氣體時大致相同程度之蝕刻速率。相對於此，對處理空間A供應沖洗用氣體亦即Ar氣體時，相較於不供應沖洗用氣體亦即Ar氣體時，蝕刻速率大大地下降。
如以上所述，在實施例2可獲得與參考例2大致相同程度之蝕刻速率，因此供應Ar氣體對蝕刻特性之影響較之比較例2小。
[實施例3]
在實施例3中，首先，如圖7所示，在成膜於矽晶圓101上之蝕刻對象膜亦即SOC102上形成SiARC層103及光阻圖案104。將光阻圖案104作為蝕刻光罩，依照以下所示蝕刻條件，對SOC102進行電漿蝕刻。
(蝕刻條件)
第一氣體供應部：H2/N2=350sccm/350sccm
第二氣體供應部：Ar=200sccm
第一高頻電源：500W、連續波
第二高頻電源：100W、連續波
此時，為了比較實施例3，將供應沖洗用氣體亦即Ar氣體之空間不作為排氣空間B而作為處理空間A之點以外，採用與實施例3同樣之蝕刻條件，對SOC102進行電漿蝕刻(比較例3)。
[比較例3]
在比較例3中，依照以下所示蝕刻條件，對於蝕刻對象膜亦即SOC102上進行電漿蝕刻。
(蝕刻條件)
第一氣體供應部：H2/N2=350sccm/350sccm
第二氣體供應部：無供應氣體(Ar=0sccm)
可對處理空間A供應氣體之氣體供應部：Ar=200sccm
第一高頻電源：500W、連續波
第二高頻電源：100W、連續波
圖8是顯示電漿蝕刻後之蝕刻對象膜之圖。圖8(a)是表示從第二氣體供應部對排氣空間B供應Ar氣體時(實施例3)之結果，圖8(b)是表示對處理空間A供應Ar氣體時(比較例3)之結果。又，在圖8(a)及圖8(b)中，左側圖(Center)是表示在晶圓之中央部，右側圖(Edge)是表示在晶圓之端部，中央圖(Middle)是表示在晶圓中央部與端部間的蝕刻對象膜。
如圖8(a)及圖8(b)所示，在晶圓之任一位置，從第二氣體供應部對排氣空間B供應Ar氣體(實施例3)，相較於對處理空間A供應Ar氣體時(比較例3)之情況，圖案之粗糙度均可獲得改善。
圖9是表示電漿蝕刻後之蝕刻對象膜之LWR(Line Width Roughness，線寬粗糙度)圖。圖9(a)是顯示實施例3之結果，圖9(b)是顯示比較例3之結果。在圖9(a)及圖9(b)中，橫軸表示晶圓徑向位置(mm)，0(mm)是晶圓中心。又，縱軸表示LWR(nm)。
如圖9(a)所示，在實施例3中，LWR是4.9nm±5.1%。相對於此，如圖9(b)所示，在比較例3中，LWR是5.3nm±13.0%。如以上所述，相較於比較例3，實施例3更能改善LWR。
圖10是顯示電漿蝕刻後蝕刻對象膜之LER圖。圖10(a)是顯示實施例3之結果，圖10(b)是顯示比較例3之結果。在圖10(a)及圖10(b)中，橫軸表示晶圓徑向位置(mm)，0(mm)是晶圓中心。又，縱軸表示LER(nm)。
如圖10(a)所示，在實施例3中，LER是3.9nm±5.6%。相對於此，如圖10(b)所示，在比較例3中，LER是4.1nm±8.5%。如以上所述，相較於比較例3，實施例3更能改善LER。
[實施例4]
在實施例4中，反複進行以下所示之吸附程序和反應程序，藉此在晶圓表面形成氧化矽膜。
(吸附程序)
第一氣體供應部：N2
第二氣體供應部：氨基矽烷氣體
(反應程序)
第一氣體供應部：O2
第二氣體供應部：無供應氣體
第一高頻電源：300W、連續波
第二高頻電源：0W
此時，作為參考例4，除將供應前驅氣體亦即氨基矽烷氣體之空間不作為排氣空間B而作為處理空間A之點以外，採用與實施例4同樣之成膜條件，在晶圓表面形成氧化矽膜。
[參考例4]
在參考例4中，反複進行以下所示之吸附程序和反應程序，藉此在晶圓表面形成氧化矽膜。
(吸附程序)
第一氣體供應部：氨基矽烷氣體
第二氣體供應部：無供應氣體
(反應程序)
第一氣體供應部：O2
第二氣體供應部：無供應氣體
第一高頻電源：300W、連續波
第二高頻電源：0W
圖11是顯示氧化矽膜之成膜量之圖。在圖11中，橫軸表示晶圓徑向位置(mm)，0(mm)是晶圓中心。又，縱軸表示成膜量(nm)。又，在圖11中，用特性線 α表示實施例4中形成氧化矽膜之成膜量，用特性線γ表示參考例4中形成氧化矽膜之成膜量。
如圖11所示，如從第二氣體供應部80對排氣空間B供應前驅氣體亦即氨基矽烷氣體時(特性線α)，成膜量為3.4nm±3.6%。相對於此，如對處理空間A供應前驅氣體亦即氨基矽烷氣體時(特性線γ)，則成膜量為3.5nm±2.7%。
亦即，從第二氣體供應部80對排氣空間B供應前驅氣體亦即氨基矽烷氣體，藉此可獲得與對處理空間A供應前驅氣體亦即氨基矽烷氣體時大致同樣成膜量。由此可知，即使對排氣空間B供應前驅氣體亦即氨基矽烷氣體，對採用ALD法之成膜亦幾乎無影響。
又，在上述實施形態中，阻板48是遮蔽部之一例。排氣裝置50是排氣部之一例。晶圓W是基板之一例。處理氣體是第一氣體之一例，前驅氣體是第二氣體之一例。
以上雖已說明本發明較佳實施形態，但本發明並非限定於特定實施形態，在專利申請範圍內所記載之本發明要點範圍內能進行各種變形或變更。
在上述實施形態中，雖舉使用電容耦合型電漿裝置作為電漿處理裝置的情形為例進行說明，但並非限定於此例，本發明亦能適用於例如感應耦合型電漿裝置、微波電漿裝置。
在上述實施形態中，雖舉對單片晶圓進行處理之單晶圓型電漿處理裝置為例進行說明，但並非限定於此例，本發明亦能適用例如搭載複數片晶圓一次性進行處理之批次式電漿處理裝置。
在上述實施形態中，雖舉使用半導體晶圓作為基板為例進行說明，但並非限定於此例，本發明亦能適用於例如LCD玻璃基板等其他基板。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12g‧‧‧搬入出口
14‧‧‧支撐部
18a‧‧‧第一板
18b‧‧‧第二板
22‧‧‧直流電源
23‧‧‧開關
24‧‧‧冷煤流路
26a‧‧‧配管
26b‧‧‧配管
28‧‧‧氣體供應管路
30‧‧‧上部電極
32‧‧‧絕緣性遮蔽構件
34‧‧‧電極板
34a‧‧‧氣體吐出孔
36‧‧‧電極支撐體
36a‧‧‧氣體擴散室
36b‧‧‧氣體流通孔
36c‧‧‧氣體導入口
38‧‧‧氣體供應管
40‧‧‧第一氣體供應部
41‧‧‧處理氣體供應源組
42‧‧‧閥門組
43‧‧‧流量控制器組
46‧‧‧防沉積板
48‧‧‧阻板
50‧‧‧排氣裝置
52‧‧‧排氣管
52a‧‧‧氣體導入口
54‧‧‧閘閥
62‧‧‧第一高頻電源
64‧‧‧第二高頻電源
66‧‧‧匹配器
68‧‧‧匹配器
70‧‧‧電源
80‧‧‧第二氣體供應部
82‧‧‧氣體供應管
90‧‧‧控制部
A‧‧‧處理空間
B‧‧‧排氣空間
ESC‧‧‧靜電卡盤
FR‧‧‧聚焦環
G‧‧‧距離
LE‧‧‧下部電極
PD‧‧‧載置台
W‧‧‧晶圓

Claims (10)

  1. 一種電漿處理裝置，其特徵為具有：處理容器；載置台，設於該處理容器內，用以保持基板；第一氣體供應部，可從與該載置台相對向之位置，供應第一氣體；高頻電源，用以將該第一氣體電漿化；遮蔽部，以圍繞該載置台周圍方式設置，用以遮蔽已電漿化之該第一氣體；排氣部，透過該遮蔽部，將該處理容器內氣體排出；以及第二氣體供應部，可向該遮蔽部和該排氣部間之空間供應可與該第一氣體反應而生成反應生成物的第二氣體。
  2. 如申請專利範圍第1項記載之電漿處理裝置，其中，更具有控制部，用以控制該第一氣體供應部及該第二氣體供應部之動作。
  3. 如申請專利範圍第2項記載之電漿處理裝置，其中，該第一氣體供應部可供應第一沖洗用氣體，當對該基板供應該第二氣體時，該控制部控制該第一氣體供應部及該第二氣體供應部之動作，以從該第一氣體供應部供應該第一沖洗用氣體，並從該第二氣體供應部供應該第二氣體。
  4. 如申請專利範圍第3項記載之電漿處理裝置，其中，該控制部控制「從該第一氣體供應部供應之該第一沖洗用氣體之流量(Q1)」及「該載置台與該第一氣體供應 部間之距離」的至少其中一項，使得從該第一氣體供應部到該第二氣體供應部間之氣體「擴散輸送」比「流動輸送」更居優勢。
  5. 如申請專利範圍第3項記載之電漿處理裝置，其中，若令從該基板端部到該第二氣體供應部之距離為L1，令垂直於該第一沖洗用氣體流向的空間剖面積為S1(x)，令該第一沖洗用氣體之供應流量為Q1，令該處理容器內之壓力為P1，令該第二氣體對該第一沖洗用氣體之擴散係數為D1，令從該基板端部起算之距離為x，則該控制部控制「從該第一氣體供應部供應之該第一沖洗用氣體之流量」及「垂直於第一沖洗用氣體流向之空間剖面積S1(x)」中之至少一項，
    Figure 106142472-A0305-02-0037-2
     使得依照上列數學式(2)所算出之貝克勒數(Peclet number)Pe1小於1。
  6. 如申請專利範圍第2~5項中任一項記載之電漿處理裝置，其中，該第二氣體供應部可供應第二沖洗用氣體，當對該基板供應該第一氣體時，該控制部控制該第一氣體供應部及該第二氣體供應部之動作，以使得從該第一氣體供應部供應該第一氣體，且從該第二氣體供應部供應該第二沖洗用用氣體。
  7. 如申請專利範圍第6項記載之電漿處理裝置，其中，該控制部控制「從該第一氣體供應部供應之該第一氣體之流量」及「該載置台與該第一氣體供應部之間的距離」之至少其中一項，使得從該第一氣體供應部到該第二氣體供應部間之氣體「流動輸送」比「擴散輸送」更居優勢。
  8. 如申請專利範圍第6項記載之電漿處理裝置，其中，若令從該基板端部到該第二氣體供應部之距離為L2，令垂直於該第一氣體流向之空間剖面積為S2(x)，令該第一氣體之供應流量為Q2，令該處理容器內之壓力為P2，令該第二沖洗用氣體對該第一氣體之擴散係數為D2時，則該控制部控制「從該第一氣體供應部供應之該第一氣體之流量(Q2)」及「垂直於該第一氣體流向之空間剖面積S2(x)」中之至少一項，
    Figure 106142472-A0305-02-0038-3
     使得依照上列數學式(3)所算出之貝克勒數(Peclet number)Pe2大於1。
  9. 如申請專利範圍第1~5項中任一項記載之電漿處理裝置，其中，該第二氣體是氨基矽烷類(Aminosilane)氣體。
  10. 一種電漿處理裝置中之電漿處理方法，該電漿處理裝置具有：處理空間，在處理容器內，向基板供應氣體進行既定處理；以及排氣空間，與該處理空間連通，具有比該處理空間壓力更小壓力之；該處理空間與該排氣空間係以一遮蔽部加以分隔，該遮蔽部係用以遮蔽已電漿化之氣體；該電漿處理方法之特徵為具有：吸附程序，向該排氣空間供應第二氣體，且向該處理空間供應沖洗用氣體，藉以使該第二氣體吸附於該基板上； 反應程序，向該處理空間供應與第二氣體產生反應的第一氣體，藉以產生該第二氣體與該第一氣體的反應生成物；以及蝕刻程序，向該處理空間供應蝕刻氣體，藉以蝕刻該反應生成物之至少一部分。
TW106142472A 2016-12-07 2017-12-05 電漿處理裝置及電漿處理方法 TWI766907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016237635A JP6804280B2 (ja) 2016-12-07 2016-12-07 プラズマ処理装置及びプラズマ処理方法
JP2016-237635 2016-12-07

Publications (2)

Publication Number Publication Date
TW201832266A TW201832266A (zh) 2018-09-01
TWI766907B true TWI766907B (zh) 2022-06-11

Family

ID=62243753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142472A TWI766907B (zh) 2016-12-07 2017-12-05 電漿處理裝置及電漿處理方法

Country Status (5)

Country Link
US (1) US10832891B2 (zh)
JP (1) JP6804280B2 (zh)
KR (1) KR102418243B1 (zh)
CN (1) CN108172493B (zh)
TW (1) TWI766907B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
CN110867365B (zh) * 2019-11-04 2022-05-27 北京北方华创微电子装备有限公司 等离子体***
CN113357113B (zh) * 2021-07-02 2022-08-26 兰州空间技术物理研究所 一种空间电推力器供气绝缘一体化结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW328676B (en) * 1995-07-10 1998-03-21 Applied Materials Inc The microwave plasma based applicator
JP2004022988A (ja) * 2002-06-19 2004-01-22 Applied Materials Inc 基板処理装置および成膜方法
EP1791161A2 (en) * 2005-11-24 2007-05-30 Tokyo Electron Limited Liquid processing method and liquid processing apparatus
TW200913010A (en) * 2007-06-08 2009-03-16 Tokyo Electron Ltd Patterning method
TW201216324A (en) * 2010-04-02 2012-04-16 Tokyo Electron Ltd Method for forming mask pattern and method for manufacturing semiconductor
CN103021907A (zh) * 2011-09-26 2013-04-03 东京毅力科创株式会社 微波处理装置和被处理体的处理方法
US20150243524A1 (en) * 2012-09-13 2015-08-27 Tokyo Electron Limited Method of processing target object and plasma processing apparatus
JP2016143698A (ja) * 2015-01-30 2016-08-08 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748886B2 (ja) * 1995-03-31 1998-05-13 日本電気株式会社 プラズマ処理装置
KR100733237B1 (ko) * 1999-10-13 2007-06-27 동경 엘렉트론 주식회사 처리 장치
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP4280603B2 (ja) * 2003-11-04 2009-06-17 キヤノン株式会社 処理方法
US8097133B2 (en) * 2005-07-19 2012-01-17 Applied Materials, Inc. Evacuable magnetron chamber
US20070264427A1 (en) * 2005-12-21 2007-11-15 Asm Japan K.K. Thin film formation by atomic layer growth and chemical vapor deposition
US7691755B2 (en) * 2007-05-15 2010-04-06 Applied Materials, Inc. Plasma immersion ion implantation with highly uniform chamber seasoning process for a toroidal source reactor
JP5347294B2 (ja) * 2007-09-12 2013-11-20 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
JP2010186891A (ja) * 2009-02-12 2010-08-26 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理装置のメンテナンス方法及びプラズマ処理装置の組み立て方法
US9695510B2 (en) * 2011-04-21 2017-07-04 Kurt J. Lesker Company Atomic layer deposition apparatus and process
KR101913891B1 (ko) * 2011-09-27 2018-10-31 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 반도체 장치의 제조 방법
JP6410622B2 (ja) * 2014-03-11 2018-10-24 東京エレクトロン株式会社 プラズマ処理装置及び成膜方法
JP6499835B2 (ja) * 2014-07-24 2019-04-10 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6586328B2 (ja) * 2015-09-04 2019-10-02 東京エレクトロン株式会社 被処理体を処理する方法
JP6695705B2 (ja) * 2016-02-17 2020-05-20 東京エレクトロン株式会社 プラズマ処理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW328676B (en) * 1995-07-10 1998-03-21 Applied Materials Inc The microwave plasma based applicator
JP2004022988A (ja) * 2002-06-19 2004-01-22 Applied Materials Inc 基板処理装置および成膜方法
EP1791161A2 (en) * 2005-11-24 2007-05-30 Tokyo Electron Limited Liquid processing method and liquid processing apparatus
TW200913010A (en) * 2007-06-08 2009-03-16 Tokyo Electron Ltd Patterning method
TW201216324A (en) * 2010-04-02 2012-04-16 Tokyo Electron Ltd Method for forming mask pattern and method for manufacturing semiconductor
CN103021907A (zh) * 2011-09-26 2013-04-03 东京毅力科创株式会社 微波处理装置和被处理体的处理方法
US20150243524A1 (en) * 2012-09-13 2015-08-27 Tokyo Electron Limited Method of processing target object and plasma processing apparatus
JP2016143698A (ja) * 2015-01-30 2016-08-08 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
CN108172493B (zh) 2020-06-26
CN108172493A (zh) 2018-06-15
JP2018093139A (ja) 2018-06-14
JP6804280B2 (ja) 2020-12-23
US10832891B2 (en) 2020-11-10
KR20180065901A (ko) 2018-06-18
TW201832266A (zh) 2018-09-01
KR102418243B1 (ko) 2022-07-07
US20180158650A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
JP6646978B2 (ja) 高アスペクト比構造におけるコンタクト洗浄
CN104882360B (zh) 等离子体处理装置的清洁方法
US20210134604A1 (en) Etching method
TWI766907B (zh) 電漿處理裝置及電漿處理方法
WO2010047308A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6759004B2 (ja) 被処理体を処理する方法
CN108878285B (zh) 蚀刻方法
TWI686863B (zh) 蝕刻有機膜之方法
TWI518217B (zh) Etching method and etching device
KR20160094306A (ko) 피처리체를 처리하는 방법
TWI809086B (zh) 蝕刻方法及電漿處理裝置
US20210327719A1 (en) Method for processing workpiece
TW201604319A (zh) 乾式洗淨方法及電漿處理裝置
US20200168468A1 (en) Etching method and substrate processing apparatus
TWI757483B (zh) 蝕刻方法
JP2019009403A (ja) プラズマ処理方法およびプラズマ処理装置
US6746970B2 (en) Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
CN110391140B (zh) 蚀刻方法和等离子体处理装置
JP2023067443A (ja) プラズマ処理方法及びプラズマ処理装置
TW202213517A (zh) 基板處理方法及電漿處理裝置
JPH07201813A (ja) 半導体装置の製造方法およびその製造装置