TWI809086B - 蝕刻方法及電漿處理裝置 - Google Patents

蝕刻方法及電漿處理裝置 Download PDF

Info

Publication number
TWI809086B
TWI809086B TW108112427A TW108112427A TWI809086B TW I809086 B TWI809086 B TW I809086B TW 108112427 A TW108112427 A TW 108112427A TW 108112427 A TW108112427 A TW 108112427A TW I809086 B TWI809086 B TW I809086B
Authority
TW
Taiwan
Prior art keywords
region
film
substrate
gas
plasma
Prior art date
Application number
TW108112427A
Other languages
English (en)
Other versions
TW201944454A (zh
Inventor
勝沼隆幸
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201944454A publication Critical patent/TW201944454A/zh
Application granted granted Critical
Publication of TWI809086B publication Critical patent/TWI809086B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種可提昇第一區域相對於第二區域的蝕刻選擇性之方法。依照本發明一實施形態之方法，係將基板的第一區域，相對於由與第一區域的材料不同之材料所形成之基板的第二區域，加以選擇性蝕刻。於此方法中，在基板上形成沉積膜。沉積膜係以由第一氣體產生之電漿所含之化學物種所形成。其次，將前驅體氣體供給至其上形成有沉積膜之基板。由前驅體氣體所含之前驅體來將吸附膜形成在基板上，其次，將來自於由第二氣體產生之電漿的離子供給至其上形成有沉積膜及吸附膜之基板，而使第一區域的材料與沉積膜所含之化學物種進行反應，藉以蝕刻第一區域。吸附膜使第一區域蝕刻中之第二區域的蝕刻率減小。

Description

蝕刻方法及電漿處理裝置
本發明揭露之實施形態係關於蝕刻方法及電漿處理裝置。
電子元件的製造之中，對於基板使用電漿蝕刻。電漿蝕刻之中，基板配置在電漿處理裝置的腔室內。且在腔室內，由處理氣體產生電漿。基板藉由來自電漿的離子或自由基之類的化學物種來進行蝕刻。
下述專利文獻1記載有一種電漿蝕刻。該文獻記載之電漿蝕刻，相對於矽氧化膜，將矽氮化膜選擇性蝕刻。該文獻記載之電漿蝕刻，使用CH3F氣體與O2氣體之混合氣體。
〔先前技術文獻〕
〔專利文獻〕
專利文獻1：日本特開2003-229418號公報
電漿蝕刻之中，吾人要求將基板的第一區域相對於第二區域加以選擇性蝕刻。而且，吾人要求提昇第一區域相對第二區域的蝕刻選擇性。
第一態樣之中，吾人提供一種蝕刻方法，將基板的第一區域，相對於由與第一區域的材料不同之材料形成之基板的第二區域，加以選擇性蝕刻。此方法包括：(i)沉積膜形成步驟，在基板上形成沉積膜，且前述沉積膜係以由第一氣體產生之電漿所含之化學物種所形成；(ii)前驅體氣體供給步驟，將前驅體氣體供給至其上形成有沉積膜之基板，並由前驅體氣體所含之前驅體來將吸附膜形成在基板上；以及(iii)第一區域蝕刻步驟，將來自於由第二氣體產生之電漿的離子供給至其上形成有沉積膜及吸附膜之基板，而使第一區域的材料與沉積膜所含之化學物種進行反應，藉以蝕刻第一區域。吸附膜使第一區域蝕刻步驟中之第二區域的蝕刻率減小。
第一態樣之方法，藉由來自於由第二氣體產生之電漿的離子，而促進沉積膜所含之化學物種與第一區域的材料之反應。其結果，第一區域受到蝕刻。又， 將吸附膜形成在基板上，用以使第一區域蝕刻步驟中之第二區域的蝕刻率減小。因此，依據第一態樣之方法，則提昇第一區域相對第二區域的蝕刻選擇性。
一實施形態之中，吸附膜亦可使將第二區域加以蝕刻之沉積膜中的化學物種的量減少。
一實施形態之中，沉積膜亦可含有碳、氫、及氟。
一實施形態之中，第一氣體亦可含有氫氟碳化物氣體。一實施形態之中，氫氟碳化物氣體亦可含有CH3F氣體。
一實施形態之中，第一區域亦可由氮化矽形成。
一實施形態之中，吸附膜亦可使將第二區域加以蝕刻之沉積膜中的氟的量減少。一實施形態之中，第二區域亦可含有矽。一實施形態之中，吸附膜亦可含有矽。一實施形態之中，前驅體氣體亦可係含矽氣體。
第二態樣提供一種電漿處理裝置。電漿處理裝置具備腔室、支持台、氣體供給部、電漿產生部、及控制部。支持台在腔室的內部空間中支持基板。氣體供給部將氣體供給至內部空間。電漿產生部激發內部空間中的氣體來產生電漿。控制部控制氣體供給部及電漿產生部。
第二態樣的電漿處理裝置之中，控制部，於基板載置在支持台上之狀態下，控制氣體供給部及電漿產生部，俾於內部空間中由第一氣體產生電漿。基板包含第一區域及第二區域。第二區域係由與第一區域的材料不同之材料所形成。在基板上以由第一氣體產生之電漿所含之化學物種來形成沉積膜。控制部，於其上形成有沉積膜之基板係載置在支持台上之狀態下，控制氣體供給部，俾將前驅體氣體供給至基板。在基板上由前驅體氣體所含之前驅體來形成吸附膜。控制部，於其上形成有沉積膜及吸附膜之基板載置在支持台上之狀態下，控制氣體供給部及電漿產生部，俾於內部空間中由第二氣體產生電漿。將來自於由第二氣體產生之電漿的離子供給至基板。第一區域的材料與沉積膜所含之化學物種進行反應，而蝕刻第一區域。吸附膜使第一區域蝕刻中之第二區域的蝕刻率減小。
第三態樣提供一種方法，將基板的第一區域相對於基板的第二區域加以選擇性蝕刻。此方法包括(i)沉積膜形成步驟，在基板上形成沉積膜；(ii)吸附膜形成步驟，將吸附膜形成在其上形成有沉積膜之基板上，且該吸附膜係單分子的吸附膜；以及(iii)第一區域蝕刻步驟，將來自電漿的離子供給至其上形成有沉積膜及吸附膜之基板，而使第一區域的材料與沉積膜所含之化學物種進行反應，藉以蝕刻第一區域。吸附膜使第一區域蝕刻步驟中之第二區域的蝕刻率減小。
第三態樣之方法，藉由來自電漿的離子，而促進沉積膜所含之化學物種與第一區域的材料之反應。其結果，第一區域受到蝕刻。又，將吸附膜形成在基 板上，用以使第一區域蝕刻步驟中之第二區域的蝕刻率減小。因此，依據第三態樣之方法，則提昇第一區域相對第二區域的蝕刻選擇性。
一實施形態之中，亦可在基板形成開口。第一區域係劃定該開口之底部。第二區域係劃定該開口之側部。
一實施形態之中，基板亦可包含將第一區域及第二區域加以具備之膜。開口亦可形成在該膜。一實施形態之中，膜亦可係矽氧化膜或SiOCH膜。
一實施形態之中，沉積膜亦可含有碳及氟。吸附膜亦可使沉積膜的氟的量減少。此實施形態之中，沉積膜中的氟與吸附膜的化學物種進行反應，而被去除。其結果，由沉積膜形成保護膜。此保護膜的含碳率較高。因此，藉由保護膜，而於第一區域蝕刻期間，抑制第二區域即側部之蝕刻。
第四態樣提供一種電漿處理裝置。電漿處理裝置具備腔室、支持台、氣體供給部、電漿產生部、及控制部。支持台在腔室的內部空間中支持基板。氣體供給部將氣體供給至內部空間。電漿產生部激發內部空間中的氣體來產生電漿。控制部控制氣體供給部及電漿產生部。
第四態樣之電漿處理裝置之中，控制部，於基板載置在支持台上之狀態下，控制氣體供給部及電漿產生部，俾於基板上形成沉積膜。基板具備第一區域及第二區域。控制部，於其上形成有沉積膜之基板載置係在支持台上之狀態下， 控制氣體供給部，俾於基板上形成單分子的吸附膜。控制部，於其上形成有沉積膜及吸附膜之基板係載置在支持台上之狀態下，控制氣體供給部及電漿產生部，俾於內部空間中產生電漿。將來自電漿的離子供給至基板，使第一區域的材料與沉積膜所含之化學物種進行反應，來蝕刻第一區域。吸附膜使第一區域的蝕刻中之第二區域的蝕刻率減小。
如同以上說明，可提昇第一區域相對第二區域的蝕刻選擇性。
1:電漿處理裝置
10:腔室
10s:內部空間
12:腔室本體
12e:排氣口
12g:閘閥
12p:通道
13:支持部
14:支持台
16:電極板
18:下部電極
18f:流道
20:靜電夾盤
20p:直流電源
20s:開關
22:冷卻單元
22a、22b:配管
30:上部電極
32:構件
34:頂板
34a:氣體噴吐孔
36:支持體
36a:氣體擴散室
36b:氣體孔
36c:氣體導入口
38:氣體供給管
40:氣體源群
41:閥群
42:流量控制器群
43:閥群
46:屏障
48:擋板
50:排氣裝置
52:排氣管
62:第一射頻電源
64:第二射頻電
66、68:匹配器
80:控制部
AF:吸附膜
DF:沉積膜
DFM:保護膜
EF2、EF3:膜
FR:聚焦環
GS:氣體供給部
IML2、IML3:中間層
MK2:遮罩
P1、P2:電漿
R1:第一區域
R2:第二區域
UL3:上層
UR、UR2、UR3:基底區域
W1、W2、W3:基板
MT:方法
ST1~ST4:步驟
圖1係將一實施形態之蝕刻方法加以顯示之流程圖。
圖2(a)係圖1所示之方法可使用之一例的基板的局部放大剖視圖，圖2(b)係用以說明圖1所示之方法的步驟ST1，圖2(c)係用以說明圖1所示之方法的步驟ST2。
圖3顯示各種實施形態之蝕刻方法可使用之一例的電漿處理裝置。
圖4(a)用以說明圖1所示之方法的步驟ST3，圖4(b)係圖1所示之方法執行後之狀態中之一例的基板的局部放大剖視圖。
圖5係與圖1所示之方法關連之一例的時序圖。
圖6係與圖1所示之方法關連之其它例的時序圖。
圖7(a)係圖1所示之方法可使用之其它例的基板的局部放大剖視圖，圖7(b)係步驟ST1執行後之狀態中之其它例的基板的局部放大剖視圖。
圖8(a)係步驟ST2執行後之狀態中之其它例的基板的局部放大剖視圖，圖8(b)用以說明步驟ST3。
圖9(a)係步驟ST3執行後的狀態中之其它例的基板的局部放大剖視圖，圖9(b)係圖1所示之方法結束後的狀態中之其它例的基板的局部放大剖視圖。
圖10(a)係圖1所示之方法可使用之另外例的基板的局部放大剖視圖，圖10(b)係步驟ST1執行後的狀態中之另外例的基板的局部放大剖視圖。
圖11(a)係步驟ST2執行後的狀態中之另外例的基板的局部放大剖視圖，圖11(b)用以說明步驟ST3。
圖12(a)係步驟ST3執行後的狀態中之另外例的基板的局部放大剖視圖，圖12(b)係圖1所示之方法結束後的狀態中之另外例的基板的局部放大剖視圖。
圖13係將第一實驗及第一比較實驗的結果加以顯示之圖表。
圖14係將第二實驗及第二比較實驗的結果加以顯示之圖表。
〔實施發明之較佳形態〕
以下，參照圖式詳細說明各種實施形態。此外，各圖式之中，針對同一或相當的部分標註同一符號。
圖1係將一實施形態之蝕刻方法加以顯示之流程圖。執行圖1所示之方法MT，用以將基板的第一區域相對於該基板的第二區域進行選擇性蝕刻。
圖2(a)係圖1所示之方法可使用之一例的基板的局部放大剖視圖。圖2(a)所示之基板W1含有第一區域R1及第二區域R2。第一區域R1及第二區域R2亦可設在基底區域UR上。第二區域R2亦可由與第一區域R1的材料不同之材料所形成。一例之中，第一區域R1係由氮化矽形成，且第二區域R2係由其它矽材料形成。第二區域R2例如由矽、多晶矽、或氧化矽形成。
方法MT，為了蝕刻基板的第一區域，而使用電漿處理裝置。圖3顯示各種實施形態之蝕刻方法之中可使用之一例的電漿處理裝置。圖3所示之電漿處理裝置1係電容耦合型電漿蝕刻裝置。電漿處理裝置1具備腔室10。腔室10在其中提供內部空間10s。
腔室10含有腔室本體12。腔室本體12具有略圓筒形狀。將內部空間10s提供在腔室本體12的內側。腔室本體12例如由鋁形成。腔室本體12的內壁面施有具耐腐蝕性之膜。具耐腐蝕性之膜可係由氧化鋁、氧化釔之類的陶瓷所形成之膜。
腔室本體12的側壁形成有通道12p。基板W在內部空間10s與腔室10的外部之間搬運時，通過通道12p。通道12p藉由閘閥12g而可開閉。閘閥12g係沿著腔室本體12的側壁而設置。
腔室本體12的底部上設有支持部13。支持部13係由絕緣材料形成。支持部13具有略圓筒形狀。支持部13，在內部空間10s中，自腔室本體12的底部延伸至 上方。支持部13將支持台14加以支持。支持台14設在內部空間10s中。支持台14在內部空間10s中支持基板W。
支持台14具有下部電極18及靜電夾盤20。支持台14更可具有電極板16。電極板16例如由鋁之類的導體形成，且具有略圓盤形狀。下部電極18設在電極板16上。下部電極18例如由鋁之類的導體所形成，且具有略圓盤形狀。下部電極18電性連接至電極板16。
靜電夾盤20設在下部電極18上。在靜電夾盤20的上表面上載置基板W。靜電夾盤20具有本體及電極。靜電夾盤20的本體由介電質形成。靜電夾盤20的電極係膜狀電極，且設在靜電夾盤20的本體內。靜電夾盤20的電極經由開關20s而連接有直流電源20p。當將來自直流電源20p的電壓施加至靜電夾盤20的電極時，則在靜電夾盤20與基板W之間產生靜電力。藉由產生之靜電力，基板W由靜電夾盤20所吸引，且由靜電夾盤20所固持。
在下部電極18的周緣部上，以圍繞基板W的邊緣之方式，配置聚焦環FR。聚焦環FR設成用以提昇針對基板W之電漿處理的面內均勻性。聚焦環FR可由矽、碳化矽、或石英來形成但不限定。
下部電極18的內部設有流道18f。從設在腔室10的外部之冷卻單元22經由配管22a而將熱交換媒介(例如冷媒)供給至流道18f。供給至流道18f之熱交換媒 介經由配管22b而返回冷卻單元22。電漿處理裝置1，將靜電夾盤20上所載置之基板W的溫度，藉由熱交換媒介與下部電極18之熱交換來進行調整。
電漿處理裝置1設有氣體供給線路24。氣體供給線路24將來自傳熱氣體供給機構的傳熱氣體(例如He氣體)供給至靜電夾盤20的上表面與基板W的背面之間。
電漿處理裝置1更具備上部電極30。上部電極30設在支持台14的上方。上部電極30隔著構件32而由腔室本體12的上部所支持。構件32係由具有絕緣性之材料所形成。上部電極30與構件32封堵腔室本體12的上部開口。
上部電極30可包含頂板34及支持體36。頂板34的下表面係內部空間10s側之下表面，且劃定內部空間10s。頂板34可由焦耳熱少之低電阻的導電體或半導體來形成。頂板34形成有複數之氣體噴吐孔34a。複數之氣體噴吐孔34a將頂板34沿其板厚方向貫穿。
支持體36將頂板34支持成自由裝卸。支持體36係由鋁之類的導電性材料所形成。支持體36的內部設有氣體擴散室36a。支持體36形成有複數之氣體孔36b。複數之氣體孔36b自氣體擴散室36a往下方延伸。複數之氣體孔36b分別連通至複數之氣體噴吐孔34a。支持體36形成有氣體導入口36c。氣體導入口36c連接至氣體擴散室36a。氣體導入口36c連接有氣體供給管38。
氣體供給管38經由閥群41、流量控制器群42、及閥群43而連接有氣體源群40。氣體源群40、閥群41、流量控制器群42、及閥群43構成氣體供給部GS。氣體源群40含有複數之氣體源。氣體源群40的複數之氣體源包含使用於方法MT之複數之氣體的來源。閥群41及閥群43各自含有複數之開閉閥。流量控制器群42含有複數之流量控制器。流量控制器群42的複數之流量控制器各自係質流控制器或壓力控制式的流量控制器。氣體源群40的複數之氣體源各自經由閥群41中對應的開閉閥、流量控制器群42中對應的流量控制器、及閥群43中對應的開閉閥而連接至氣體供給管38。
電漿處理裝置1，沿著腔室本體12的內壁面而以自由裝卸之方式設有屏障46。屏障46亦設在支持部13的外周。屏障46防止蝕刻附產物附著在腔室本體12。屏障46藉由例如在由鋁所形成之母材的表面形成具耐腐蝕性之膜而構成。具耐腐蝕性之膜可係由氧化釔之類的陶瓷所形成之膜。
支持部13與腔室本體12的側壁之間設有擋板48。擋板48藉由例如在由鋁所形成之母材的表面形成具耐腐蝕性之膜而構成。具耐腐蝕性之膜可係由氧化釔之類的陶瓷所形成之膜。擋板48形成有複數之貫穿孔。在係擋板48的下方、且係腔室本體12的底部，設有排氣口12e。排氣口12e經由排氣管52而連接有排氣裝置50。排氣裝置50具有壓力調整閥及渦輪分子泵之類的真空泵。
電漿處理裝置1更具備第一射頻電源62及第二射頻電源64。第一射頻電源62係將第一射頻電力加以產生之電源。第一射頻電力具有適於電漿產生之頻率。 第一射頻電力的頻率係例如27MHz~100MHz範圍內的頻率。第一射頻電源62經由匹配器66及電極板16而連接至上部電極30。匹配器66具有用以將第一射頻電源62的輸出阻抗與負載側(上部電極30側)的阻抗加以匹配之電路。此外，第一射頻電源62亦可經由匹配器66而連接至下部電極18。
第二射頻電源64係將第二射頻電力加以產生之電源。第二射頻電力具有比第一射頻電力的頻率更低的頻率。將第一射頻電力與第二射頻電力一起使用之情形下，第二射頻電力係作為將離子拉入至基板W之偏壓用的射頻電力來使用。第二射頻電力的頻率係例如400kHz~13.56MHz範圍內的頻率。第二射頻電源64經由匹配器68及電極板16而連接至下部電極18。匹配器68具有用以將第二射頻電源64的輸出阻抗與負載側(下部電極18側)的阻抗加以匹配之電路。此外，亦可不使用第一射頻，而使用第二射頻即僅使用單一射頻來產生電漿。此情形下，第二射頻的頻率亦可係比13.56MHz更大的頻率例如40MHz。此情形下，電漿處理裝置1亦可不具備第一射頻電源62及匹配器66。
於電漿處理裝置1之中產生電漿之情形下，氣體係由氣體供給部GS供給至內部空間10s。又，藉由供給第一射頻電力及/或第二射頻電力，而在上部電極30與下部電極18之間產生高頻電場。藉由產生之高頻電場而激發氣體。其結果，產生電漿。此電漿處理裝置1之中，第一射頻電源62及/或第二射頻電源64、上部電極30、及下部電極18構成電漿產生部。
電漿處理裝置1可更具備控制部80。控制部80可係具備處理器、記憶體之類的記憶部、輸入裝置、顯示裝置、信號的輸入輸出介面等之電腦。控制部80控制電漿處理裝置1的各部份。控制部80，可使用輸入裝置，而使操作者為了管理電漿處理裝置1來進行指令之輸入操作等。又，控制部80，可藉由顯示裝置而將電漿處理裝置1的工作狀況加以可見化顯示。再者，控制部80的記憶部儲存有控制程式及配方資料。控制程式，係藉由控制部80的處理器來執行，用以在電漿處理裝置1執行各種處理。控制部80的處理器執行控制程式，並依循配方資料來控制電漿處理裝置1的各部份，藉以利用電漿處理裝置1執行方法MT。
再次參照圖1。以下，將使用電漿處理裝置1蝕刻基板W1的第一區域R1之情形為例，說明方法MT。以下說明，參照圖1，此外參照圖2(b)、圖2(c)、圖4(a)、圖4(b)、圖5、及圖6。圖2(b)用以說明圖1所示之方法的步驟ST1，圖2(c)用以說明圖1所示之方法的步驟ST2。圖4(a)用以說明圖1所示之方法的步驟ST3，圖4(b)係圖1所示之方法執行後的狀態中之一例的基板的局部放大剖視圖。圖5係與圖1所示之方法關連之一例的時序圖。圖6係與圖1所示之方法關連之其它例的時序圖。圖5及圖6的時序圖之中，橫軸表示時間。圖5及圖6的時序圖之中，縱軸表示腔室10內的壓力、第一射頻電力的位準(電功率位準)、第二射頻電力的位準(電功率位準)、非活性氣體的流量、第一氣體的流量、及前驅體氣體的流量。
圖1所示之方法MT，係於基板W1載置在支持台14上之狀態中執行。方法MT的步驟ST1，在基板W1上形成沉積膜DF。沉積膜DF含有後述步驟ST3之中與第 一區域R1的材料進行反應來將第一區域R1加以蝕刻之化學物種。步驟ST1之中，控制氣體供給部GS及電漿產生部，俾於基板W1上形成沉積膜DF。
一實施形態中之步驟ST1之中，在內部空間10s中，由第一氣體產生電漿，用以在基板W1上形成沉積膜DF。步驟ST1之中，藉由控制部80控制氣體供給部GS，俾將第一氣體供給至內部空間10s。步驟ST1之中，亦可藉由控制部80控制氣體供給部GS，俾進一步將非活性氣體供給至內部空間10s。步驟ST1控制排氣裝置50，俾將腔室10內的壓力(內部空間10s中之壓力)設定成指定之壓力。內部空間10s中之壓力例如係10mTorr(1.333Pa)~100mTorr(13.33Pa)範圍內的壓力、或20mTorr(2.666Pa)~50mTorr(6.666Pa)範圍內的壓力。
步驟ST1之中，為了激發第一氣體而藉由控制部80控制第一射頻電源62俾供給第一射頻電力。第一射頻電力的頻率係例如60MHz。第一射頻電力的電功率位準，於基板的直徑係300mm之情形下，係例如50W~300W範圍內的電功率位準、或50W~150W範圍內的電功率位準。步驟ST1之中，亦可藉由控制部80而控制第二射頻電源64，來更進一步供給第二射頻電力。第二射頻電力的頻率係例如40MHz。第二射頻電力的電功率位準係設定成低位準，用以防止因離子以高能量衝擊基板W1而妨礙沉積膜DF之形成。第二射頻電力的電功率位準，於基板的直徑係300mm之情形下，係例如0W~250W範圍內的電功率位準、或0W~150W範圍內的電功率位準。步驟ST1的處理時間，係例如2秒~20秒範圍內的處理時間、或3秒~10秒範圍內的處理時間。
如圖5所示，亦可於步驟ST1執行前，執行步驟STa。步驟STa，於不產生電漿之情形下，將第一氣體及非活性氣體供給至內部空間10s。亦即，步驟STa不供給第一射頻電力及第二射頻電力。步驟ST1，於步驟STa已於預定時間執行後才執行。或者，如圖6所示，亦可不執行步驟STa。方法MT不執行步驟STa之情形下，則提昇方法MT的產出量。
步驟ST1之中，第一氣體被激發，而在內部空間10s中由第一氣體產生電漿P1。步驟ST1之中，如圖2(b)所示，來自電漿P1的化學物種沉積在基板W1的表面上。其結果，沉積膜DF形成在基板W1的表面上。步驟ST1，不僅形成沉積膜DF，亦可藉由來自電漿P1的化學物種而產生第一區域R1的蝕刻。
一實施形態之中，第一區域R1係由氮化矽形成。為了利用後述步驟ST3蝕刻將第一區域R1，而於一實施形態之中，使沉積膜DF含有碳、氫、及氟。步驟ST1，為了形成含有碳、氫、及氟之沉積膜DF，而可於一實施形態之中，使第一氣體含有氫氟碳化物氣體。氫氟碳化物氣體例如係CH3F氣體。
接著，步驟ST2之中，在其上形成有沉積膜DF之基板W1上的沉積膜DF上，形成吸附膜AF。吸附膜AF可係單分子的膜。步驟ST2之中，藉由控制部80控制氣體供給部GS，俾形成吸附膜AF。
一實施形態中之步驟ST2之中，將前驅體氣體供給至其上形成有沉積膜DF之基板W1。步驟ST2，藉由控制部80控制氣體供給部GS，俾將前驅體氣體供給 至內部空間10s。步驟ST2，亦可藉由控制部80控制氣體供給部GS，俾進一步將非活性氣體供給至內部空間10s。如圖5及圖6之中以虛線所示，步驟ST2中之非活性氣體的流量，亦可與步驟ST1中之非活性氣體的流量同一。或者，如圖5及圖6以實線所示，步驟ST2中之非活性氣體的流量亦可多於步驟ST1中之非活性氣體的流量。
步驟ST2控制排氣裝置50，俾將腔室10內的壓力(內部空間10s中之壓力)設定為指定之壓力。步驟ST2中之內部空間10s中的壓力亦可高於步驟ST1中之內部空間10s中的壓力。於步驟ST2中之內部空間10s中的壓力高之情形下，前驅體氣體於短時間吸附於基板W1的表面整體。步驟ST2之中不產生電漿。亦即，步驟ST2不供給第一射頻電力及第二射頻電力。
步驟ST2之中，由前驅體氣體所含之前驅體，如圖2(c)所示，來將吸附膜AF形成在基板W1上。吸附膜AF，使後述步驟ST3中之第二區域R2的蝕刻率減小。一實施形態之中，吸附膜AF使將第二區域R2加以蝕刻之沉積膜DF中的化學物種的量減少。一實施形態之中，吸附膜AF亦可使將第二區域R2加以蝕刻之沉積膜DF中的氟的量減少。一實施形態之中，第二區域R2亦可含有矽。例如，第二區域R2係由矽、多晶矽、或氧化矽形成。此情形下，前驅體氣體亦可係含矽氣體。含矽氣體係例如胺基矽烷氣體。
如圖5及圖6所示，於步驟ST2執行後，可執行步驟STb。步驟STb中，不產生電漿，而進行內部空間10s的噴吹。步驟STb中，不供給第一射頻電力及第二 射頻電力。步驟STb中，將內部空間10s中的前驅體氣體進行排氣。步驟STb中，不將非活性氣體供給至內部空間10s。
接著，步驟ST3蝕刻第一區域R1。步驟ST3之中，將來自於由第二氣體產生之電漿P2的離子供給至其上形成有沉積膜DF及吸附膜AF之基板W1。第二氣體含有非活性氣體。一實施形態之中，第二氣體僅含有非活性氣體。非活性氣體可係稀有氣體。稀有氣體例如係Ar氣體，但不限定。步驟ST3之中，藉由來自電漿P2的離子所賦予的能量，而使第一區域R1的材料與沉積膜DF所含之化學物種產生反應。將由此反應產生之反應生成物，自基板W1去除。其結果，如圖4(a)所示，蝕刻第一區域R1。
步驟ST3之中，第二區域R2上之沉積膜DF內的化學物種與吸附膜AF的化學物種進行反應，由沉積膜DF形成保護膜DFM。一例之中，第二區域R2上的沉積膜DF內的氟與吸附膜AF的矽進行反應，而從沉積膜DF去除。其結果，沉積膜DF內的氟的量減少，由沉積膜DF形成保護膜DFM。
步驟ST3，藉由控制部80控制氣體供給部GS，俾將第二氣體供給至內部空間10s。如圖5及圖6所示，步驟ST3中之非活性氣體的流量，可與步驟ST2中之非活性氣體的流量同一，亦可少於步驟ST2中之非活性氣體的流量。步驟ST3，控制排氣裝置50，俾將腔室10內的壓力(內部空間10s中之壓力)設定為指定之壓力。
步驟ST3，為了激發第二氣體而藉由控制部80控制第一射頻電源62俾供給第一射頻電力。第一射頻電力的頻率例如係60MHz。步驟ST3中之第一射頻電力的電功率位準，可與步驟ST1中之第一射頻電力的電功率位準同一，亦可不同。步驟ST3之中，藉由控制部80而控制第二射頻電源64，進一步供給第二射頻電力。第二射頻電力的頻率例如係40MHz。步驟ST3中之第二射頻電力的電功率位準，可係任意位準。一實施形態之中，步驟ST3中之第二射頻電力的電功率位準大於步驟ST1中之第二射頻電力的電功率位準。
如圖5所示，可於係步驟STb執行後、且係步驟ST3執行前，執行步驟STc。步驟STc之中，將非活性氣體的流量設定為與步驟ST3同一之非活性氣體的流量。步驟STc係執行預定時間。
接著，步驟ST4之中，判斷是否滿足停止條件。停止條件，於包含步驟ST1~步驟ST3之序列的執行次數達到預定次數之情形下，判斷為滿足。步驟ST4，於判斷為未滿停止條件之情形下，再次執行序列。另一方面，步驟ST4，於判斷為滿足停止條件之情形下，結束方法MT。方法MT結束後，如圖4(b)所示，第一區域R1蝕刻成例如露出基底區域UR。
上述方法MT之中，藉由來自於由第二氣體產生之電漿的離子，而促進沉積膜DF所含之化學物種與第一區域R1的材料之反應。其結果，第一區域R1受到蝕刻。又，將吸附膜AF形成在基板W1上，用以使步驟ST3中之第二區域R2的蝕刻率減小。因此，提昇第一區域R1之相對於第二區域R2的蝕刻選擇性。
一實施形態之中，沉積膜DF含有碳、氟、及氫，第一區域R1由氮化矽形成，第二區域R2由其它矽材料形成。吸附膜AF含有矽。吸附膜AF的矽可與沉積膜DF的氟結合，而使將第二區域R2加以蝕刻之化學物種的量減少。因此，步驟ST3之中，第二區域R2的蝕刻率降低，將第一區域R1相對於第二區域R2加以選擇性蝕刻。
以下，說明在與圖2(a)所示之基板W1有別之基板使用方法MT之數例。以下，參照圖7(a)、圖7(b)、圖8(a)、圖8(b)、圖9(a)、及圖9(b)。圖7(a)係圖1所示之方法可使用之其它例的基板的局部放大剖視圖，且圖7(b)係步驟ST1執行後的狀態中之其它例的基板的局部放大剖視圖。圖8(a)係步驟ST2執行後的狀態中之其它例的基板的局部放大剖視圖，圖8(b)用以說明步驟ST3。圖9(a)係步驟ST3執行後的狀態中之其它例的基板的局部放大剖視圖，圖9(b)係圖1所示之方法結束後的狀態中之其它例的基板的局部放大剖視圖。以下，將使用電漿處理裝置1處理圖7(a)所示之基板W2之情形為例，說明方法MT。此外，以下關於使用於基板W2之方法MT，主要說明與使用於基板W1之方法MT不同之點。
如圖7(a)所示，基板W2具有基底區域UR2、膜EF2、中間層IML2、及遮罩MK2。膜EF2設在基底區域UR2上。中間層IML2設在膜EF2上。遮罩MK2設在中間層IML2上。遮罩MK2及中間層IML2提供轉印至膜EF2之圖案。亦即，遮罩MK2及中間層IML2提供一以上的開口OP。遮罩MK2例如由金屬形成。一例之 中，遮罩MK2由TiN膜形成。一例之中，中間層IML2由含有TEOS膜及SiOC膜之多層膜形成。膜EF2係低電容率膜。一例之中，膜EF2係SiOCH膜。
步驟ST1，與使用於基板W1之步驟ST1同樣地，將沉積膜DF如圖7(b)所示地形成在基板W2上。此外，圖7(b)示有：進行膜EF2之蝕刻後，開口OP的底位在膜EF2的上表面與下表面之間之狀態。
在膜EF2係SiOCH膜之一例中，沉積膜DF含有碳及氟。而在膜EF2係SiOCH膜之一例中，第一氣體含有例如氟碳化物氣體。就氟碳化物氣體而言，例示C4F8氣體。步驟ST1之中，與使用於基板W1之步驟ST1同樣地，不由第一氣體產生電漿。步驟ST1之中，來自於由第一氣體產生之電漿的化學物種沉積在基板W2上，而形成沉積膜DF。步驟ST1之中，亦可藉由來自於由第一氣體產生之電漿的化學物種，而在開口OP的底產生膜EF2之蝕刻。
步驟ST2，與使用於基板W1之步驟ST2同樣地，以如圖8(a)所示之方式將吸附膜AF形成在其上形成有沉積膜DF之基板W2上。步驟ST2，與使用於基板W1之步驟ST2同樣地，將前驅體氣體供給至內部空間10s。步驟ST2之中，與使用於基板W1之步驟ST2同樣，在內部空間10s中不產生電漿。前驅體氣體，於步驟ST3之中使將膜EF2加以加以蝕刻之沉積膜DF中的化學物種的量減少。吸附膜AF亦可使沉積膜DF中的氟的量減少。前驅體氣體亦可係含矽氣體。含矽氣體例如係胺基矽烷氣體。
步驟ST3，與使用於基板W1之步驟ST3同樣地，蝕刻膜EF2內的第一區域R1。第一區域R1係劃定開口OP之底部。步驟ST3，與使用於基板W1之步驟ST3同樣地，以如圖8(b)所示之方式將來自於由第二氣體產生之電漿的離子供給至其上形成有沉積膜DF及吸附膜AF之基板W2。此外，圖8(b)之中，圓形圖形表示離子。
步驟ST3之中，沉積膜DF內的化學物種與吸附膜AF的化學物種進行反應，而如圖9(a)所示，由沉積膜DF形成保護膜DFM。一例之中，沉積膜DF內的氟與吸附膜AF的矽進行反應，而自沉積膜DF去除。其結果，由沉積膜DF形成保護膜DFM。
保護膜DFM中之氟的量少於沉積膜DF中之氟的量。又，保護膜DFM的含碳率較高。因此，步驟ST3中之第二區域R2的蝕刻率降低。第二區域R2係膜EF2的一部分，且係劃定該開口OP之側部。
另一方面，步驟ST3之中，產生第一區域R1的材料與沉積膜DF(或保護膜DFM)所含之化學物種之反應。第一區域R1係膜EF2的一部分，且係劃定該開口OP之側部。步驟ST3之中，由第一區域R1的材料與沉積膜DF所含之化學物種之反應所產生之反應生成物，自基板W2去除。其結果，如圖9(a)所示，第一區域R1受到蝕刻。第二區域R2由保護膜DFM所保護、但第一區域R1受到蝕刻之情事，係因為針對第一區域R1之離子通量大於針對第二區域R2之離子通量。
將含有該步驟ST1、步驟ST2、及ST3之序列執行預定次數，藉以將開口OP形成為如圖9(b)所示。圖9(b)之中，開口OP沿伸至基底區域UR的表面為止。
以下，參照圖10(a)、圖10(b)、圖11(a)、圖11(b)、圖12(a)、及圖12(b)。圖10(a)係圖1所示之方法可使用之另外例的基板的局部放大剖視圖，圖10(b)係步驟ST1執行後的狀態中之另外例的基板的局部放大剖視圖。圖11(a)係步驟ST2執行後的狀態中之另外例的基板的局部放大剖視圖，圖11(b)用以說明步驟ST3。圖12(a)係步驟ST3執行後的狀態中之另外例的基板的局部放大剖視圖，圖12(b)係圖1所示之方法結束後的狀態中之另外例的基板的局部放大剖視圖。以下，將使用電漿處理裝置1處理如圖10(a)所示之基板W3之情形為例，來說明方法MT。此外，以下，關於對於基板W3使用之方法MT，主要說明與對於基板W1使用之方法MT不同之點。
如圖10(a)所示，基板W3具有基底區域UR3、膜EF3、中間層IML3、及上層UL3。膜EF3設在基底區域UR3上。中間層IML3設在膜EF3上。上層UL3設在中間層IML3上。上層UL3及中間層IML3提供轉印於膜EF3之圖案。亦即，上層UL3及中間層IML3提供一以上之開口OP。一例之中，上層UL3係由含矽的抗反射膜所形成。上層UL3，利用隔著在其上形成之防蝕遮罩來受蝕刻而圖案化。一例之中，中間層IML3由有機膜形成。有機膜例如可係旋塗碳膜。膜EF3可係含矽膜。一例之中，膜EF3係矽氧化膜。
步驟ST1，與使用於基板W1之步驟ST1同樣，將沉積膜DF如圖10(b)所示地形成在基板W3上。此外，圖10(b)顯示：膜EF3之蝕刻進行後，開口OP的底位在膜EF3的上表面與下表面之間的狀態。一例之中，上層UL3係含矽的抗反射膜，且膜EF3係矽氧化膜，因此於膜EF3蝕刻中，上層UL3消失。如圖10(b)所示之狀態之中，上層UL3已消失。
膜EF3係矽氧化膜之一例之中，沉積膜DF含有碳及氟。膜EF3係矽氧化膜之一例之中，第一氣體含有例如氟碳化物氣體。就氟碳化物氣體而言，例示C4F6氣體。第一氣體，亦可更含有氫氟碳化物氣體。就氫氟碳化物氣體而言，例示CH3F氣體。步驟ST1，亦可與使用於基板W1之步驟ST1同樣地由第一氣體產生電漿。步驟ST1之中，來自於由第一氣體產生之電漿的化學物種沉積在基板W3上而形成沉積膜DF。步驟ST1，亦可藉由來自於由第一氣體產生之電漿的化學物種，而在開口OP的底產生膜EF3之蝕刻。
步驟ST2，與使用於基板W1之步驟ST2同樣地，如圖11(a)所示地將吸附膜AF形成在其上形成有沉積膜DF之基板W3上。步驟ST2，與使用於基板W1之步驟ST2同樣地，將前驅體氣體供給至內部空間10s。步驟ST2，與使用於基板W1之步驟ST2同樣地，在內部空間10s中不產生電漿。前驅體氣體，於步驟ST3之中使將膜EF3加以蝕刻之沉積膜DF中的化學物種的量減少。吸附膜AF，亦可使沉積膜DF中的氟的量減少。前驅體氣體亦可係含矽氣體。含矽氣體例如係胺基矽烷氣體。
步驟ST3，與使用於基板W1之步驟ST3同樣地，蝕刻膜EF3內的第一區域R1。第一區域R1係劃定該開口OP之底部。步驟ST3，與使用於基板W1之步驟ST3同樣地如圖11(b)所示，將來自於由第二氣體產生之電漿的離子供給至其上形成有沉積膜DF及吸附膜AF之基板W3。此外，圖11(b)之中，圓形圖形表示離子。
如圖12(a)所示，步驟ST3之中，沉積膜DF內的化學物種與吸附膜AF的化學物種進行反應，由沉積膜DF形成保護膜DFM。一例之中，沉積膜DF內的氟與吸附膜AF的矽進行反應，而自沉積膜DF去除。其結果，由沉積膜DF形成保護膜DFM。
保護膜DFM中之氟的量少於沉積膜DF中之氟的量。又，保護膜DFM的含碳率較高。因此，步驟ST3中之第二區域R2的蝕刻率降低。第二區域R2係膜EF3的一部分，且係劃定該開口OP之側部。
另一方面，步驟ST3之中，產生第一區域R1的材料與沉積膜DF(或保護膜DFM)所含之化學物種之反應。第一區域R1係膜EF3的一部分，且係劃定該開口OP之側部。步驟ST3之中，第一區域R1的材料與沉積膜DF所含之化學物種之反應所產生之反應生成物，自基板W2去除。其結果，如圖12(a)所示，第一區域R1受到蝕刻。第二區域R2由保護膜DF所保護、但第一區域R1受蝕刻之情事，係因針對第一區域R1之離子通量大於針對第二區域R2之離子通量。
將含有該步驟ST1、步驟ST2、及ST3之序列執行預定次數，藉以如圖12(b)所示地形成開口OP。圖12(b)之中，開口OP沿伸至基底區域UR的表面為止。
以上說明各種實施形態，但上述實施形態非限定，可構成各種變形態樣。例如，方法MT亦可使用電容耦合型的電漿處理裝置以外的電漿處理裝置來執行。使用於方法MT之執行之電漿處理裝置，亦可係感應耦合型的電漿處理裝置或使用微波之類的表面波來產生電漿之電漿處理裝置。
又，於方法MT中處理之基板，不限定於基板W1、基板W2、及基板W3。方法MT，可係為了將基板的第一區域相對於該基板W2的第二區域加以選擇性蝕刻而執行。第一區域與第二區域，亦可由相互不同之材料所形成。或者，第一區域與第二區域各自亦可如同基板W2及基板W3的第一區域R1及第二區域R2，含有同一膜的不同之部分。
以下，說明為了進行方法MT之評估而進行之幾個實驗。以下說明之實驗，非限定本發明。
〔第一實驗及第一比較實驗〕
第一實驗之中，使用電漿處理裝置1來執行方法MT，藉以處理矽氮化膜及矽氧化膜。第一比較實驗之中，使用電漿處理裝置1執行僅在不執行步驟ST2及步驟STb之處不同、此外係與第一實驗相同之處理，藉以處理矽氮化膜及矽氧化 膜。第一實驗之中，求取含有步驟ST1、步驟ST2、步驟STb、及步驟ST3之序列的執行次數與選擇比之關係。第一比較實驗之中，求取含有步驟ST1與步驟ST3之序列的執行次數與選擇比之關係。選擇比係將矽氮化膜的蝕刻率除以矽氧化膜的蝕刻率之值。以下顯示第一實驗的條件。
<第一實驗的條件>
步驟ST1
內部空間10s中之壓力：20mTorr(2.666Pa)
第一射頻電力：60MHz、100W
第二射頻電力：40MHz、100W
CH3F氣體的流量/Ar氣體的流量：15sccm/200sccm
處理時間：5秒
步驟ST2
內部空間10s中之壓力：200mTorr(26.66Pa)
第一射頻電力：0W
第二射頻電力：0W
胺基矽烷氣體的流量/Ar氣體的流量：100sccm/300sccm
處理時間：15秒
步驟STb
內部空間10s中之壓力：200mTorr(26.66Pa)
第一射頻電力：0W
第二射頻電力：0W
Ar氣體的流量：300sccm
處理時間：10秒
步驟ST3
內部空間10s中之壓力：20mTorr(2.666Pa)
第一射頻電力：60MHz、100W
第二射頻電力：40MHz、300W
Ar氣體的流量：200sccm
處理時間：5秒
圖13係將第一實驗及第一比較實驗的結果加以顯示之圖表。圖13的圖表之中，橫軸顯示序列的執行次數，縱軸顯示選擇比。如圖13所示，第一實驗之選擇比較第一比較實驗的選擇比大相當多。亦即，吾人已確認，依據方法MT，相對於矽氧化膜，可將矽氮化膜以高選擇比加以蝕刻。又，第一實驗的選擇比係與序列的執行次數一起增加。
〔第二實驗及第二比較實驗〕
第二實驗之中，利用與第一實驗相同條件處理矽氮化膜及多晶矽膜。第二比較實驗之中，利用與第一比較實驗相同條件處理矽氮化膜及多晶矽膜。第二實驗之中，求取含有步驟ST1、步驟ST2、步驟STb、及步驟ST3之序列的執行次數與選擇比之關係。第二比較實驗之中，求取含有步驟ST1與步驟ST3之序列的 執行次數與選擇比之關係。選擇比係將矽氮化膜的蝕刻率除以多晶矽膜的蝕刻率之值。
圖14係將第二實驗及第二比較實驗的結果加以顯示之圖表。圖14的圖表之中，橫軸顯示序列的執行次數，且縱軸顯示選擇比。如圖14所示，第二實驗的選擇比大於第二比較實驗的選擇比。亦即，吾人已確認，依據方法MT，相對於多晶矽膜，可將矽氮化膜以高選擇比加以蝕刻。又，第二實驗的選擇比係與序列的執行次數一起增加。
MT‧‧‧方法
ST1~ST4‧‧‧步驟

Claims (17)

  1. 一種蝕刻方法，將基板的第一區域，相對於由與該第一區域的材料不同之材料所形成之該基板的第二區域，加以選擇性蝕刻，包括：沉積膜形成步驟，在該基板上形成沉積膜，且該沉積膜係以由第一氣體產生之電漿所包含之化學物種所形成；前驅體氣體供給步驟，將前驅體氣體供給至其上已形成有該沉積膜之該基板，並由該前驅體氣體所含之前驅體來將吸附膜形成在該基板上的該沉積膜上；以及第一區域蝕刻步驟，將來自於由第二氣體產生之電漿的離子供給至其上已形成有該沉積膜及該吸附膜之該基板，並使該第一區域的該材料與該沉積膜所含之該化學物種進行反應，藉以蝕刻該第一區域；且該吸附膜使該第一區域蝕刻步驟中之該第二區域的蝕刻率減小。
  2. 如申請專利範圍第1項之蝕刻方法，其中，該吸附膜使將該第二區域加以蝕刻之該沉積膜中的化學物種的量減少。
  3. 如申請專利範圍第1或2項之蝕刻方法，其中，該沉積膜含有碳、氫、及氟。
  4. 如申請專利範圍第1或2項之蝕刻方法，其中，該第一氣體含有氫氟碳化物氣體。
  5. 如申請專利範圍第4項之蝕刻方法，其中，該氫氟碳化物氣體含有CH3F氣體。
  6. 如申請專利範圍第3項之蝕刻方法，其中，該第一區域由氮化矽形成。
  7. 如申請專利範圍第3項之蝕刻方法，其中，該吸附膜使將該第二區域加以蝕刻之該沉積膜中的氟的量減少。
  8. 如申請專利範圍第1或2項之蝕刻方法，其中，該第二區域含有矽。
  9. 如申請專利範圍第8項之蝕刻方法，其中，該吸附膜含有矽。
  10. 如申請專利範圍第1或2項之蝕刻方法，其中，該前驅體氣體係含矽氣體。
  11. 一種電漿處理裝置，包括：腔室；支持台，在該腔室的內部空間中支持基板； 氣體供給部，將氣體供給至該內部空間；電漿產生部，激發該內部空間中的氣體來產生電漿；以及控制部，控制該氣體供給部及該電漿產生部；且該控制部，於具有第一區域、及與該第一區域的材料不同之材料形成之第二區域之基板載置在該支持台上之狀態下，控制該氣體供給部及該電漿產生部，俾於該內部空間中由第一氣體產生電漿，並在該基板上由從該第一氣體產生之電漿中所含之化學物種來形成沉積膜，該控制部，於其上形成有該沉積膜之該基板係載置在該支持台上之狀態下，控制該氣體供給部，俾將前驅體氣體供給至該基板，並在該基板上由該前驅體氣體所含之前驅體來形成吸附膜，該控制部，於其上形成有該沉積膜及該吸附膜之該基板係載置在該支持台上之狀態下，控制該氣體供給部及該電漿產生部，俾於該內部空間中由第二氣體產生電漿，並將來自於由該第二氣體產生之電漿的離子供給至該基板，使該第一區域的該材料與該沉積膜所含之該化學物種進行反應，來蝕刻該第一區域，該吸附膜使該第一區域之蝕刻中之該第二區域的蝕刻率減小。
  12. 一種蝕刻方法，將基板的第一區域相對於該基板的第二區域加以選擇性蝕刻，包括：沉積膜形成步驟，在該基板上形成沉積膜，吸附膜形成步驟，將在其上形成有該沉積膜之該基板上的該沉積膜上形成吸附膜，且該吸附膜係單分子的吸附膜；以及 第一區域蝕刻步驟，將來自電漿的離子供給至其上形成有該沉積膜及該吸附膜之該基板，使該第一區域的材料與該沉積膜所含之化學物種進行反應，藉以蝕刻該第一區域；且該吸附膜使該第一區域蝕刻步驟中之該第二區域的蝕刻率減小。
  13. 如申請專利範圍第12項之蝕刻方法，其中，該基板形成有開口，該第一區域係劃定該開口之底部，該第二區域係劃定該開口之側部。
  14. 如申請專利範圍第13項之蝕刻方法，其中，該基板包含具有該第一區域及該第二區域的膜，且於該膜形成該開口。
  15. 如申請專利範圍第14項之蝕刻方法，其中，該膜係矽氧化膜或SiOCH膜。
  16. 如申請專利範圍第12~15項中任一項之蝕刻方法，其中，該沉積膜含有碳及氟，該吸附膜使該沉積膜的氟之量減少。
  17. 一種電漿處理裝置，具備：腔室； 支持台，在該腔室的內部空間中支持基板；氣體供給部，將氣體供給至該內部空間；電漿產生部，激發該內部空間中的氣體來產生電漿；以及控制部，控制該氣體供給部及該電漿產生部；且該控制部，於具有第一區域及第二區域之基板係載置在該支持台上之狀態下，控制該氣體供給部及該電漿產生部，俾於該基板上形成沉積膜，於其上形成有該沉積膜之該基板係載置在該支持台上之狀態下，控制該氣體供給部，俾於該基板上形成單分子的吸附膜，於其上形成有該沉積膜及該吸附膜之該基板係載置在該支持台上之狀態下，控制該氣體供給部及該電漿產生部，俾於該內部空間中產生電漿，將來自該電漿的離子供給至該基板，使該第一區域的材料與該沉積膜所含之化學物種進行反應，來蝕刻該第一區域，該吸附膜使該第一區域之蝕刻中之該第二區域的蝕刻率減小。
TW108112427A 2018-04-17 2019-04-10 蝕刻方法及電漿處理裝置 TWI809086B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-079147 2018-04-17
JP2018079147A JP6811202B2 (ja) 2018-04-17 2018-04-17 エッチングする方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
TW201944454A TW201944454A (zh) 2019-11-16
TWI809086B true TWI809086B (zh) 2023-07-21

Family

ID=68162147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112427A TWI809086B (zh) 2018-04-17 2019-04-10 蝕刻方法及電漿處理裝置

Country Status (4)

Country Link
US (1) US10811274B2 (zh)
JP (1) JP6811202B2 (zh)
KR (1) KR20190121257A (zh)
TW (1) TWI809086B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP7296855B2 (ja) * 2019-11-07 2023-06-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403374B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
TW200826189A (en) * 2006-11-22 2008-06-16 Sumitomo Precision Prod Co Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for…
US20130105303A1 (en) * 2011-10-27 2013-05-02 Dmitry Lubomirsky Process chamber for etching low k and other dielectric films
TW201320220A (zh) * 2011-08-01 2013-05-16 Applied Materials Inc 用於處理晶圓及清潔腔室之感應電漿源

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319574A (ja) * 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法
JP4123428B2 (ja) 2001-11-30 2008-07-23 東京エレクトロン株式会社 エッチング方法
US8999856B2 (en) * 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
JP5932599B2 (ja) * 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2014209515A (ja) * 2013-04-16 2014-11-06 東京エレクトロン株式会社 エッチング方法
US10297459B2 (en) * 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置
JP6327970B2 (ja) * 2014-06-19 2018-05-23 東京エレクトロン株式会社 絶縁膜をエッチングする方法
KR101745686B1 (ko) * 2014-07-10 2017-06-12 도쿄엘렉트론가부시키가이샤 기판의 고정밀 에칭을 위한 방법
CN105448635B (zh) * 2014-08-28 2018-01-09 北京北方华创微电子装备有限公司 原子层刻蚀装置及采用其的原子层刻蚀方法
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6670672B2 (ja) * 2016-05-10 2020-03-25 東京エレクトロン株式会社 エッチング方法
JP6788400B2 (ja) * 2016-07-08 2020-11-25 東京エレクトロン株式会社 被処理体を処理する方法
JP6671262B2 (ja) * 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
US10658194B2 (en) * 2016-08-23 2020-05-19 Lam Research Corporation Silicon-based deposition for semiconductor processing
CN106856163A (zh) * 2016-11-22 2017-06-16 上海华力微电子有限公司 一种高深宽比图形结构的形成方法
JP6804280B2 (ja) * 2016-12-07 2020-12-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US10297458B2 (en) * 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10304677B2 (en) * 2017-09-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k feature formation processes and structures formed thereby

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403374B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
TW200826189A (en) * 2006-11-22 2008-06-16 Sumitomo Precision Prod Co Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for…
TW201320220A (zh) * 2011-08-01 2013-05-16 Applied Materials Inc 用於處理晶圓及清潔腔室之感應電漿源
US20130105303A1 (en) * 2011-10-27 2013-05-02 Dmitry Lubomirsky Process chamber for etching low k and other dielectric films

Also Published As

Publication number Publication date
KR20190121257A (ko) 2019-10-25
JP6811202B2 (ja) 2021-01-13
TW201944454A (zh) 2019-11-16
US10811274B2 (en) 2020-10-20
CN110391140A (zh) 2019-10-29
US20190318936A1 (en) 2019-10-17
JP2019186501A (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
US20210134604A1 (en) Etching method
TW201921488A (zh) 蝕刻方法
JP2015173240A (ja) エッチング方法
US11205577B2 (en) Method of selectively etching silicon oxide film on substrate
TW201705273A (zh) 蝕刻有機膜之方法
TWI809086B (zh) 蝕刻方法及電漿處理裝置
US8642482B2 (en) Plasma etching method, control program and computer storage medium
TWI766866B (zh) 蝕刻方法
CN109196624B (zh) 蚀刻方法
TW201818465A (zh) 被處理體之處理方法
CN109417029B (zh) 对被处理体进行处理的方法
CN110010466B (zh) 蚀刻方法
US7488689B2 (en) Plasma etching method
CN109923648B (zh) 处理被处理体的方法
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
CN109075068B (zh) 蚀刻方法
JP7190988B2 (ja) エッチング方法及び基板処理装置
CN110391140B (zh) 蚀刻方法和等离子体处理装置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
JP7398915B2 (ja) 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
TW202044336A (zh) 基板處理方法及基板處理裝置
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
CN116457919A (zh) 用于半导体图案化应用的氧化锡及碳化锡材料