TWI752454B - 用於測試晶片或晶粒的設備 - Google Patents

用於測試晶片或晶粒的設備 Download PDF

Info

Publication number
TWI752454B
TWI752454B TW109111382A TW109111382A TWI752454B TW I752454 B TWI752454 B TW I752454B TW 109111382 A TW109111382 A TW 109111382A TW 109111382 A TW109111382 A TW 109111382A TW I752454 B TWI752454 B TW I752454B
Authority
TW
Taiwan
Prior art keywords
interposer
pads
test
board
passive components
Prior art date
Application number
TW109111382A
Other languages
English (en)
Other versions
TW202041873A (zh
Inventor
李錦智
張聖明
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202041873A publication Critical patent/TW202041873A/zh
Application granted granted Critical
Publication of TWI752454B publication Critical patent/TWI752454B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明提供了一種用於測試晶片的設備，其中該設備包括測試板和中介板。測試板具有用於提供複數個測試信號的複數個焊墊。中介板包括複數個被動組件，並且被動組件中的至少一個耦接在電源電壓和地電壓之間，所述電源電壓是從所述測試板的所述複數個焊墊中的電源焊墊接收的，所述地電壓是從所述測試板的所述複數個焊墊中的地焊墊接收的。其中晶片位於設備中，晶片接收複數個測試信號，所述複數個測試信號包括來自所述測試板的所述電源焊墊的所述電源電壓和來自所述測試板的所述地焊墊的所述地電壓。

Description

用於測試晶片或晶粒的設備
本申請涉及測試技術領域，特別涉及測試晶片(chip)或者晶粒(die)。
當將晶片放置在插座中並進行測試時，測試板向晶片提供複數個測試信號以測試功能。在晶片的測試過程中，晶片可能執行具有不同功耗的不同操作，並且晶片可能會從測試板汲取不同的電流，從而導致IR下降，並且電源電壓的穩定性會惡化。
為了穩定輸入到晶片的電源電壓，在測試板上提供了去耦/旁路電容器，以減輕IR壓降問題。然而，由於去耦/旁路電容器與晶片之間的距離太遠，所以這種設計的效果不夠好。
因此，本發明的目的是提供一種用於測試晶片或者晶粒的設備，該設備使用具有去耦/旁路電容器的中介板(interposer board)來穩定晶片的電源電壓，以解決上述問題。另外，中介板可能具有其他被動組件，以提高測試性能。
根據本發明的一個實施例，公開了一種用於測試晶片或者晶粒的設備，其中該設備包括測試板和中介板。測試板具有用於提供複數個測試信號的 複數個焊墊(pad)。中介板包括複數個被動組件，並且被動組件中的至少一個耦接在電源電壓和地電壓之間，並且電源電壓和地電壓是分別從測試板的複數個焊墊的電源焊墊和地焊墊接收的，其中晶片或者晶粒位於設備中，晶片或者晶粒接收複數個測試信號，該複數個測試信號包括來自測試板的電源焊墊的電源電壓和來自測試板的地焊墊的地電壓。其中，晶片所接收的電源電壓是來自測試板的電源焊墊，該電源焊墊與被動組件所耦接的電源電壓所來自的電源焊墊可以是相同的電源焊墊，也可以是不同的電源焊墊。其中，晶片所接收的地電壓是來自測試板的地焊墊，該地焊墊與被動組件所耦接的地電壓所來自的地焊墊可以是相同的地焊墊，也可以是不同的地焊墊。
本發明通過在測試板和晶片之間設置中介板且在中介板上設置有被動組件，來提高測試設備的性能。
在閱讀了以下在各個附圖和附圖中示出的優選實施例的詳細說明之後，本發明的這些和其他目的對於本領域的普通技術人員無疑將變得顯而易見。
100:設備
102:晶片
110:測試板
120:中介板
130:連接器
140:插座殼體
112,126:焊墊
114,124_1,124_2,124_3,124_4:電容器
122:第一連接部
200:設備
210:測試板
220,230:連接器
240:中介板
250:插座殼體
202,204:晶片
212,246:焊墊
214,244_1,244_2,244_3,244_4:電容器
242:第一連接部
300:設備
310:測試板
320:中介板
340:基板
330:探針
302:晶粒
312,326:焊墊
314,324_1,324_2,324_3,324_4:電容器
322:第一連接部
第1圖是示出根據本發明一個實施例的用於測試晶片的設備的示意圖。
第2圖是示出根據本發明一個實施例的用於測試晶片的設備的示意圖。
第3圖是示出根據本發明一個實施例的用於測試晶粒的設備的示意圖。
在以下描述和申請專利範圍中，使用某些術語來指代特定系統組件。如所屬領域具有通常知識者將理解的，製造商可以用不同的名稱來指代組件。本申請無意區分名稱不同但功能相同的組件。在以下描述和申請專利範圍 中，術語“包括”和“包含”以開放式方式使用，因此應解釋為表示“包括但不限於......”。術語“耦合”和“耦接”旨在表示間接或直接的電連接。因此，如果第一設備耦接到第二設備，則該連接可以是直接電連接，或者是經由其他設備和連接的間接電連接。
第1圖是示出根據本發明一個實施例的用於測試晶片102的設備100的示意圖。如第1圖所示，設備100包括測試板(例如，印刷電路板PCB)110，中介板(PCB)120，連接器130和插座殼體140。在該實施例中，設備100用於當晶片102位於插座殼體140內時測試晶片102。測試板110具有複數個焊墊112和複數個電容器114，其中，焊墊112位於測試板的上表面，用於提供複數個測試信號。焊墊112包括：電源焊墊，用於提供諸如1V，1.8V或3.3V的電源電壓，以及地焊墊，用於提供地電壓。電容器114耦接於電源電壓與地電壓之間，即每個電容器114的一個電極通過測試板110內的電源線連接至電源電壓，每個電容器114的另一電極通過測試板110內的地線連接至地電壓。中介板120包括複數個第一連接部122和複數個第二焊墊126，安裝在中介板120的下表面上的第一連接部122連接到測試板110的焊墊112，其中，第一連接部122用於從測試板110接收測試信號；第二焊墊126通過中介板120的內部佈線連接到第一連接部122，以及第二焊墊126從第一連接部122接收測試信號。其中，第一連接部122可以是焊球(solder ball)，連接柱或者導電膠等。另外，中介板120還包括複數個電容器124_1、124_2、124_3和124_4，其中電容器124_1和124_2安裝在上表面上，電容器124_3在中介板120內，電容器124_4安裝在中介板120的下表面上，並且電容器124_1、124_2、124_3和124_4耦接在電源電壓和地電壓之間，也就是說，電容器124_1、124_2、124_3和124_4中的每一個的一個電極經由中介板120內的電源線連接到電源電壓，並且電容器124_1、124_2、124_3和124_4中的每個電容器的另一個電極經由中介板120內的地線連接到地電壓。連接器130在內部具 有複數個彈簧探針(spring probe)，並且連接器130用於從中介板120的第二焊墊126接收測試信號，並將接收到的測試信號發送到晶片102。
在該實施例中，測試板110的電容器114和中介板120的電容器124_1至124_4連接到相同的電源和相同的地電壓。在另一實施例中，如果晶片102具有兩個或更複數個電源域，則電容器114和124_1至124_4可以被劃分為不同的部分，其中電容器114和124_1至124_4的一部分連接到第一電源和第一地電壓，而電容器114和124_1至124_4的另一部分連接到第二電源和第二地電壓。
當晶片102位於插座殼體140中時，晶片102可以經由中介板120和連接器130從測試板110接收測試信號。當晶片102切換操作和晶片102所汲取的電流改變時，用作去耦/旁路電容器的測試板110的電容器114和中介板120的電容器124_1至124_4可以有效地穩定電源電壓，即可以消除或者改善電壓降問題。此外，由於中介板120更靠近晶片102，因此中介板120的電容器124_1-124_4具有比測試板110上的電容器114更好的效果。
實際上，中介板120可以具有更多的耦接在電源電壓和地電壓之間的電容器，並且考慮到中介板120內的空間，電容器可以具有不同的設計和電容。
請注意，考慮到設備100或晶片102的不同應用，可以將電容器124_1-124_4的至少一部分替換為其他兩個引腳的被動組件，例如電感器或電阻器，或其他多於兩個引腳的被動組件(N個引腳被動組件，N是大於2的正整數)，例如多工器(multiplexer)，繼電器電路(relay circuit)，開關，網路電阻器或網路電容器。以多工器或開關為例，設備100可能需要向晶片102的相同通道發送不同的測試信號，因此常規設備可能會在測試板110上設計一些多工器或開關來選擇輸入到晶片102的合適的測試信號。在一個實施例中，一些多工器或開關可以位於中介板120中，並且多工器或開關的位置可以與電容器124_1至124_4中一個的位置相同。中介板120內的多工器或開關可以在第一測試時段中從測試板 110選擇第一測試信號並將第一測試信號輸出到晶片102，並且在第二測試時段中可以從測試板110中選擇第二測試信號並將第二測試信號輸出到晶片102。通過使用被動組件(例如中介板120中的多工器或開關)，可以簡化PCB設計以節省製造成本。在另一實施方式中，晶片102可以有複數個接收器和複數個發送器，多工器或開關可以接收複數個發送器發送的測試信號並選擇性的發送到複數個接收器中的部分接收器，以測試晶片的相應發送器和接收器的功能。由於將多工器放置在中介板120內，因此可以減小測試信號的路徑，相應的減小測試信號的路徑損耗。進一步的，使用以上測試方式，可以在較短時間內完成多種測試組合。
在一個實施例中，可從中介板120移除一個或複數個電容器124_1至124_4。例如，中介板120可僅包括安裝在上表面上的電容器124_1和124_2，或者中介板120可僅包括嵌入式電容器124_3，或者中介板120可以僅包括安裝在下表面上的電容器124_4，或者中介板120可以僅包括電容器124_1、124_3和124_4中的兩個。或者，中介板120可僅包括位於上表面上的電容器，嵌入式電容器和位於下表面上的電容器中的任意兩種。這些替代設計將落入本發明的範圍內。
第2圖是示出根據本發明一個實施例的用於測試晶片202的設備200的示意圖。如第2圖所示，設備200包括測試板(PCB)210，兩個連接器220和230，中介板(PCB)240和插座殼體250。在該實施例中，設備200用於在晶片202位於插座殼體250內時對晶片202進行測試。測試板210具有複數個焊墊212和複數個電容器214，其中焊墊212位於測試板的上表面上，用於提供複數個測試信號，並且焊墊112包括：電源焊墊，用於提供諸如1V，1.8V或3.3V的電源電壓；以及地焊墊，用於提供地電壓。電容器214耦接於電源電壓與地電壓之間，即每個電容器214的一個電極通過測試板210內的電源線連接至電源電壓，每個電容器214的另一個電極通過測試板210內的地線連接至地電壓。連接器220內部具有複數 個彈簧探針，並且連接器220用於從測試板210的焊墊212接收測試信號，並將接收到的測試信號發送至晶片202。連接器230內部具有複數個彈簧探針，並且連接器230用於從晶片202接收包括電源電壓和地電壓的測試信號的至少一部分，並發送接收到的測試信號到中介板240。中介板240包括複數個第一連接部242和複數個第二焊墊246，安裝在中介板的下表面上的第一連接部242與連接器230連接，以及，第一連接部242用以接收來自連接器230的測試信號。第二焊墊246通過中介板240的內部佈線連接至第一連接部242，複數個第二焊墊246分別從複數個第一連接部242接收測試信號。另外，中介板240還包括複數個電容器244_1至244_4，其中電容器244_1和244_2被安裝在上表面上，電容器244_3在中介板240內，電容器244_4被安裝在中介板240的下表面上，以及電容器244_1-244_4耦接在電源電壓和地電壓之間，也就是說，電容器244_1-244_4中的每一個的一個電極通過中介板240內的電源線連接到電源電壓，並且電容器244_1至244_4中的每個電容器的另一個電極通過中介板240內的地線連接到地電壓。晶片204可以從中介板240的第二焊墊246接收測試信號。
在該實施例中，測試板210的電容器214和中介板240的電容器244_1至244_4連接到相同的電源和相同的地電壓。在另一實施例中，如果晶片202具有兩個或更多個電源域，則電容器214和244_1至244_4可以被劃分為不同的部分，其中，複數個電容器的一部分連接到第一電源和第一地電壓，而複數個電容器的另一部分連接到第二電源和第二地電壓。
當晶片202和204位於插座殼體250中時，晶片202可以經由連接器220從測試板210接收測試信號，並且晶片204可以經由連接器220，晶片202和連接器230從測試板210接收測試信號。當晶片202切換操作並且晶片202汲取的電流改變時，用作去耦/旁路電容器的測試板210的電容器214和中介板240的電容器244_1至244_4可以有效地穩定電源電壓，即可以消除或者改善壓降問題。此外， 由於中介板240的電容器244_1-244_4更靠近晶片202，因此中介板240的電容器244_1-244_4可以提供比測試板210上的電容器214更好的效果。
實際上，中介板240可以具有耦接在電源電壓和地電壓之間的更多電容器，並且考慮到中介板240內的空間，電容器可以具有不同的設計和電容。
需要注意的是，考慮到設備200或晶片202/204的不同應用，電容器244_1-244_4的至少一部分可以由其他兩個引腳的被動組件代替，例如電感器或電阻器，或者由其他多於兩個引腳的被動組件(N個引腳的被動組件，N為大於2的正整數)代替，例如多工器，繼電器電路，開關，網路電阻器或網路電容器。
在一個實施例中，一個或複數個電容器244_1至244_4可以從中介板240移除。例如，中介板240可以僅包括安裝在上表面上的電容器244_1和244_2，或者中介板240可以僅包括嵌入式電容器244_3，或者中介板240可以僅包括安裝在下表面上的電容器244_4，或者中介板240可以僅包括電容器244_1、244_3和244_4中的兩個。這些替代設計將落入本發明的範圍內。
第3圖是示出根據本發明一個實施例的用於測試晶粒302的設備300的示意圖。如第3圖所示，設備300包括測試板(PCB)310，中介板(PCB)320，基板(substrate)340和複數個探針330。在該實施例中，設備300用於測試晶粒302。310具有複數個焊墊312和複數個電容器314，其中焊墊312在測試板的上表面上，用於提供測試信號，並且焊墊312包括用於提供諸如1V，1.8V或3.3V的電源電壓的電源焊墊，以及用於提供地電壓的地焊墊；電容器314耦接於電源電壓與地電壓之間，即每個電容器314的一個電極通過測試板310內的電源線連接至電源電壓，每個電容器314的另一個電極通過測試板310內的地線連接至地電壓。中介板320包括複數個第一連接部322和複數個第二焊墊326，安裝在中介板320的下表面上的第一連接部322連接到測試板310上的焊墊312；以及第一連接 部322用於從測試板310接收測試信號；以及複數個第二焊墊326用於經由中介板320的內部佈線連接到複數個第一連接部322，以及複數個第二焊墊326分別從複數個第一連接部322接收測試信號。另外，中介板320還包括複數個電容器324_1、324_2、324_3和324_4，其中電容器324_1和324_2安裝在上表面上，電容器324_3在中介板320內，電容器324_4安裝在中介板320的下表面上，並且電容器324_1、324_2、324_3和324_4耦接在電源電壓和地電壓之間，也就是電容器324_1、324_2、324_3和324每個電容器的一個電極經由中介板320內的電源線連接至電源電壓，並且電容器324_1、324_2、324_3和324_4中的每一個的另一個電極經由中介板320內的地線連接至地電壓。基板340從第二焊墊326接收測試信號，並通過探針330將測試信號輸出到晶粒302。
在該實施例中，測試板310的電容器314和中介板320的電容器324_1-324_4連接到相同的電源和相同的地電壓。在另一個實施例中，如果晶粒302具有兩個或更多個電源域，則電容器314和324_1至324_4可以被分為不同的部分，其中，複數個電容器的一部分連接到第一電源和第一地電壓，而複數個電容器的另一部分連接到第二電源和第二地電壓。
當晶粒302被測試時，晶粒302可以經由中介板320，基板340和探針330從測試板310接收測試信號。當晶粒302切換操作以及由晶粒302汲取的電流改變時，用作去耦/旁路電容器的測試板310的電容器314和中介板320的電容器324_1-324_4可以有效地穩定電源電壓，即可以消除或者改善電壓降問題。
實際上，中介板320可以具有更多的耦接在電源電壓和地電壓之間的電容器，並且考慮到中介板320內的空間，電容器可以具有不同的設計和電容。
需要注意的是，考慮到設備300或晶粒302的不同應用，可以將電容器324_1-324_4的至少一部分替換為其他兩個引腳的被動組件，例如電感器或電阻器，或其他多於兩個引腳的被動組件(N個引腳的被動組件，N是大於2的 正整數)，例如多工器，繼電器電路，開關，網路電阻器或網路電容器。
在一個實施例中，一個或複數個電容器324_1至324_4可以從中介板320中移除。例如，中介板320可以僅包括安裝在上表面上的電容器324_1和324_2，或者中介板320可以僅包括嵌入式電容器324_3，或者中介板320可以僅包括安裝在下表面上的電容器324_4，或者中介板320可以僅包括電容器324_1、324_3和324_4中的兩個。這些替代設計將落入本發明的範圍內。
簡而言之，在用於測試晶片或晶粒的設備中，通過額外提供具有被動組件(例如去耦/旁路電容器)的中介板且使中介板更靠近要測試的晶片或晶粒，可以改善系統IR下降問題或其他性能問題，並可以更有效地穩定電源。
所屬領域具有通常知識者將容易地觀察到，在保持本發明的教導的同時，可以對裝置和方法進行多種修改和變更。因此，以上公開內容應被解釋為僅由所附申請專利範圍的界限來限定。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:設備
102:晶片
110:測試板
120:中介板
130:連接器
140:插座殼體
112,126:焊墊
114,124_1,124_2,124_3,124_4:電容器
122:第一連接部

Claims (15)

  1. 一種用於測試晶片或晶粒的設備，包括：測試板，具有複數個焊墊，用於提供複數個測試信號；以及中介板，所述中介板包括複數個被動組件，並且至少一個被動組件的一個電極經由所述中介板的電源線連接到電源電壓，所述至少一個被動組件的另一個電極經由所述中介板的地線連接到地電壓，所述電源電壓是從所述測試板的所述複數個焊墊中的電源焊墊接收的，所述地電壓是從所述測試板的所述複數個焊墊中的地焊墊接收的；其中，所述晶片或所述晶粒位於所述設備中，所述晶片或所述晶粒接收所述複數個測試信號，所述複數個測試信號包括來自所述測試板的所述複數個焊墊中的電源焊墊的電源電壓和來自所述測試板的所述複數個焊墊中的地焊墊的地電壓。
  2. 根據申請專利範圍第1項所述之設備，進一步包括：第一連接器，用於從所述中介板接收所述複數個測試信號，以及將所述複數個測試信號輸入到要測試的所述晶片或所述晶粒中。
  3. 根據申請專利範圍第2項所述之設備，所述中介板位於所述測試板和所述第一連接器之間，以及所述第一連接器經由所述中介板接收所述複數個測試信號。
  4. 根據申請專利範圍第3項所述之設備，所述中介板具有複數個第一連接部和複數個第二焊墊，其中所述複數個第一連接部用於連接所述測試板的複數個焊墊以接收所述複數個測試信號，以及所述複數個第二焊墊 分別從所述複數個第一連接部接收所述複數個測試信號；以及所述第一連接器從所述中介板的所述複數個第二焊墊接收所述複數個測試信號。
  5. 根據申請專利範圍第4項所述之設備，所述中介板包括具有所述複數個第一連接部的第一表面和具有所述複數個第二焊墊的第二表面，以及所述複數個被動組件中的至少一個位於所述中介板的所述第一表面上。
  6. 根據申請專利範圍第4項所述之設備，所述中介板包括具有所述複數個第一連接部的第一表面和具有所述複數個第二焊墊的第二表面，以及所述複數個被動組件中的至少一個位於所述中介板的所述第二表面上。
  7. 根據申請專利範圍第2項所述之設備，進一步包括：第二連接器；其中，所述第一連接器位於所述晶片的下方，所述第二連接器位於所述晶片的上方，所述第二連接器位於所述中介板和所述晶片之間，以及所述中介板經由所述第一連接器和所述第二連接器從所述測試板的所述電源焊墊接收所述電源電壓，以及所述中介板經由所述第一連接器和所述第二連接器從所述測試板的所述地焊墊接收所述地電壓。
  8. 根據申請專利範圍第7項所述之設備，所述中介板包括具有複數個第一連接部的第一表面和具有複數個第二焊墊的第二表面，以及所述複數個第一連接部用於連接到所述第二連接器，以從所述測試板接收所述電源電壓和所述地電壓，以及所述複數個第二焊墊用於連接到另一個晶片。
  9. 根據申請專利範圍第8項所述之設備，所述複數個被動組件的至少一個位於所述中介板的所述第一表面上；或者，所述複數個被動組件的至少一個位於在所述中介板的所述第二表面上。
  10. 根據申請專利範圍第1、4或7項所述之設備，所述複數個被動組件的至少一個位於所述中介板內。
  11. 根據申請專利範圍第1項所述之設備，所述至少一個被動組件包括至少一個電容器。
  12. 根據申請專利範圍第1項所述之設備，所述複數個被動組件包括電感器和/或電阻器。
  13. 根據申請專利範圍第1項所述之設備，所述複數個被動組件包括多於兩個引腳的被動組件。
  14. 根據申請專利範圍第13項所述之設備，所述複數個被動組件包括多工器，繼電器電路，開關，網路電阻器或者網路電容器。
  15. 根據申請專利範圍第14項所述之設備，所述複數個測試信號是第一組測試信號，所述晶片或所述晶粒還接收第二組測試信號，所述第二組測試信號來自所述被動組件且不來自所述測試板。
TW109111382A 2019-04-10 2020-04-01 用於測試晶片或晶粒的設備 TWI752454B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962831797P 2019-04-10 2019-04-10
US62/831,797 2019-04-10
US16/828,925 US11573264B2 (en) 2019-04-10 2020-03-24 Device for testing chip or die with better system IR drop
US16/828,925 2020-03-24

Publications (2)

Publication Number Publication Date
TW202041873A TW202041873A (zh) 2020-11-16
TWI752454B true TWI752454B (zh) 2022-01-11

Family

ID=70110115

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109111382A TWI752454B (zh) 2019-04-10 2020-04-01 用於測試晶片或晶粒的設備

Country Status (4)

Country Link
US (2) US11573264B2 (zh)
EP (1) EP3722818A1 (zh)
CN (1) CN111812483A (zh)
TW (1) TWI752454B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112379185B (zh) * 2020-11-06 2023-03-21 海光信息技术股份有限公司 一种裸片的电源噪声测试结构
CN113671351A (zh) * 2021-08-24 2021-11-19 苏州乐芯科技有限公司 芯片测试基板和芯片测试***
CN113990843B (zh) * 2021-10-25 2023-06-27 上海壁仞智能科技有限公司 芯片组及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218910B1 (en) * 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
TWI470234B (zh) * 2011-12-08 2015-01-21 探針測試裝置與使用在其中之緩衝塊的製造方法
US20150309074A1 (en) * 2014-04-29 2015-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Probe card
TWI537565B (zh) * 2011-06-02 2016-06-11 起家來人股份有限公司 探針卡

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4290384B2 (ja) * 2002-04-25 2009-07-01 太陽誘電株式会社 コンデンサの回路基板実装方法及びコンデンサ実装回路基板
US7102367B2 (en) 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US7268419B2 (en) * 2004-06-17 2007-09-11 Apple Inc. Interposer containing bypass capacitors for reducing voltage noise in an IC device
US7414418B2 (en) * 2005-01-07 2008-08-19 Formfactor, Inc. Method and apparatus for increasing operating frequency of a system for testing electronic devices
US7307427B2 (en) 2005-07-23 2007-12-11 Agilent Technologies, Inc. Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
CN101364583A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 电容元件埋入半导体封装基板结构及其制作方法
US7808258B2 (en) * 2008-06-26 2010-10-05 Freescale Semiconductor, Inc. Test interposer having active circuit component and method therefor
US20100276188A1 (en) * 2009-05-04 2010-11-04 Russell James V Method and apparatus for improving power gain and loss for interconect configurations
US8830689B2 (en) * 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US9922970B2 (en) * 2015-02-13 2018-03-20 Qualcomm Incorporated Interposer having stacked devices
US10321575B2 (en) * 2015-09-01 2019-06-11 Qualcomm Incorporated Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
US9793226B2 (en) * 2016-02-26 2017-10-17 R & D Circuits, Inc. Power supply transient performance (power integrity) for a probe card assembly in an integrated circuit test environment
US10302694B2 (en) * 2016-12-27 2019-05-28 Texas Instruments Incorporated Interposer based test program evaluation
JP2019090632A (ja) * 2017-11-13 2019-06-13 リード・エレクトロニクス株式会社 Ｉｃ検査装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218910B1 (en) * 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
TWI537565B (zh) * 2011-06-02 2016-06-11 起家來人股份有限公司 探針卡
TWI470234B (zh) * 2011-12-08 2015-01-21 探針測試裝置與使用在其中之緩衝塊的製造方法
US20150309074A1 (en) * 2014-04-29 2015-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Probe card

Also Published As

Publication number Publication date
US20230125573A1 (en) 2023-04-27
US11573264B2 (en) 2023-02-07
EP3722818A1 (en) 2020-10-14
TW202041873A (zh) 2020-11-16
CN111812483A (zh) 2020-10-23
US20200326368A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
TWI752454B (zh) 用於測試晶片或晶粒的設備
JP4188917B2 (ja) 接続ユニット、被測定デバイス搭載ボード、プローブカード、及びデバイスインタフェース部
US6384616B1 (en) Packaging and interconnection of contact structure
US7312617B2 (en) Space transformers employing wire bonds for interconnections with fine pitch contacts
US9110098B2 (en) Probe card and testing apparatus
KR102154064B1 (ko) 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
KR20090018714A (ko) 테스터기 구동 및 측정 성능을 확장하는 방법
TWI537575B (zh) 測試積體電路的方法及裝置
WO2005101645A2 (en) Apparatus for providing a high frequency loop back with a dc path for a parametric test
US6255585B1 (en) Packaging and interconnection of contact structure
JPWO2009147721A1 (ja) 試験用ウエハユニット、および、試験システム
TWM577498U (zh) 電子裝置
US20070170935A1 (en) Test module for wafer
TW201812307A (zh) 測試用電路板及其操作方法
CN109587933B (zh) 一种电路转接板以及测试装置
US20120187972A1 (en) Wafer level testing structure
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード
US7898279B2 (en) Circuit for multi-pads test
KR102259225B1 (ko) 프로브 카드
TW201825906A (zh) 探針卡模組
TWI413777B (zh) Multi - power circuit board and its application probe card
CN112379191A (zh) 一种老炼试验装置
JP4898628B2 (ja) 被測定デバイス搭載ボード、及びプローブカード
CN114664795A (zh) 多芯片***以及多芯片***的操作方法
US20100052767A1 (en) Semiconductor module