CN111812483A - 用于测试芯片或管芯的设备 - Google Patents

用于测试芯片或管芯的设备 Download PDF

Info

Publication number
CN111812483A
CN111812483A CN202010242960.4A CN202010242960A CN111812483A CN 111812483 A CN111812483 A CN 111812483A CN 202010242960 A CN202010242960 A CN 202010242960A CN 111812483 A CN111812483 A CN 111812483A
Authority
CN
China
Prior art keywords
interposer
chip
test
pads
test board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010242960.4A
Other languages
English (en)
Inventor
李锦智
张圣明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN111812483A publication Critical patent/CN111812483A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种用于测试芯片或管芯的设备，包括：测试板，具有多个焊垫，用于提供多个测试信号；以及中介板，所述中介板包括多个无源组件，并且至少一个无源组件耦接在电源电压和地电压之间，所述电源电压是从所述测试板的所述多个焊垫中的电源焊垫接收的，所述地电压是从所述测试板的所述多个焊垫中的地焊垫接收的；其中，所述芯片或所述管芯位于所述设备中，所述芯片或所述管芯接收所述多个测试信号，所述多个测试信号包括来自所述测试板的电源焊垫的电源电压和来自所述测试板的地焊垫的地电压。本发明通过在测试板和芯片之间设置中介板且在中介板上设置有无源组件，来提高测试设备的性能。

Description

用于测试芯片或管芯的设备
技术领域
本申请涉及测试技术领域，特别涉及测试芯片或者管芯。
背景技术
当将芯片放置在插座中并进行测试时，测试板向芯片提供多个测试信号以测试功能。在芯片的测试过程中，芯片可能执行具有不同功耗的不同操作，并且芯片可能会从测试板汲取不同的电流，从而导致IR下降，并且电源电压的稳定性会恶化。
为了稳定输入到芯片的电源电压，在测试板上提供了去耦/旁路电容器，以减轻IR压降问题。然而，由于去耦/旁路电容器与芯片之间的距离太远，所以这种设计的效果不够好。
发明内容
因此，本发明的目的是提供一种用于测试芯片或者管芯的设备，该设备使用具有去耦/旁路电容器的中介板(interposer board)来稳定芯片的电源电压，以解决上述问题。另外，中介板可能具有其他无源组件，以提高测试性能。
根据本发明的一个实施例，公开了一种用于测试芯片或者管芯的设备，其中该设备包括测试板和中介板。测试板具有用于提供多个测试信号的多个焊垫(pad)。中介板包括多个无源组件，并且无源组件中的至少一个耦接在电源电压和地电压之间，并且电源电压和地电压是分别从测试板的多个焊垫的电源焊垫和地焊垫接收的，其中芯片或者管芯位于设备中，芯片或者管芯接收多个测试信号，该多个测试信号包括来自测试板的电源焊垫的电源电压和来自测试板的地焊垫的地电压。其中，芯片所接收的电源电压是来自测试板的电源焊垫，该电源焊垫与无源组件所耦接的电源电压所来自的电源焊垫可以是相同的电源焊垫，也可以是不同的电源焊垫。其中，芯片所接收的地电压是来自测试板的地焊垫，该地焊垫与无源组件所耦接的地电压所来自的地焊垫可以是相同的地焊垫，也可以是不同的地焊垫。
本发明通过在测试板和芯片之间设置中介板且在中介板上设置有无源组件，来提高测试设备的性能。
在阅读了以下在各个附图和附图中示出的优选实施例的详细说明之后，本发明的这些和其他目的对于本领域的普通技术人员无疑将变得显而易见。
附图说明
图1是示出根据本发明一个实施例的用于测试芯片的设备的示意图。
图2是示出根据本发明一个实施例的用于测试芯片的设备的示意图。
图3是示出根据本发明一个实施例的用于测试管芯的设备的示意图。
具体实施方式
在以下描述和权利要求书中，使用某些术语来指代特定***组件。如本领域技术人员将理解的，制造商可以用不同的名称来指代组件。本申请无意区分名称不同但功能相同的组件。在以下描述和权利要求中，术语“包括”和“包含”以开放式方式使用，因此应解释为表示“包括但不限于……”。术语“耦合”和“耦接”旨在表示间接或直接的电连接。因此，如果第一设备耦接到第二设备，则该连接可以是直接电连接，或者是经由其他设备和连接的间接电连接。
图1是示出根据本发明一个实施例的用于测试芯片102的设备100的示意图。如图1所示，设备100包括测试板(例如，印刷电路板PCB)110，中介板(PCB)120，连接器130和插座壳体140。在该实施例中，设备100用于当芯片102位于插座壳体140内时测试芯片102。测试板110具有多个焊垫112和多个电容器114，其中，焊垫112位于测试板的上表面，用于提供多个测试信号。焊垫112包括：电源焊垫，用于提供诸如1V，1.8V或3.3V的电源电压，以及地焊垫，用于提供地电压。电容器114耦接于电源电压与地电压之间，即每个电容器114的一个电极通过测试板110内的电源线连接至电源电压，每个电容器114的另一电极通过测试板110内的地线连接至地电压。中介板120包括多个第一连接部122和多个第二焊垫126，安装在中介板120的下表面上的第一连接部122连接到测试板110的焊垫112，其中，第一连接部122用于从测试板110接收测试信号；第二焊垫126通过中介板120的内部布线连接到第一连接部122，以及第二焊垫126从第一连接部122接收测试信号。其中，第一连接部122可以是焊球(solder ball)，连接柱或者导电胶等。另外，中介板120还包括多个电容器124_1、124_2、124_3和124_4，其中电容器124_1和124_2安装在上表面上，电容器124_3在中介板120内，电容器124_4安装在中介板120的下表面上，并且电容器124_1、124_2、124_3和124_4耦接在电源电压和地电压之间，也就是说，电容器124_1、124_2、124_3和124_4中的每一个的一个电极经由中介板120内的电源线连接到电源电压，并且电容器124_1、124_2、124_3和124_4中的每个电容器的另一个电极经由中介板120内的地线连接到地电压。连接器130在内部具有多个弹簧探针(spring probe)，并且连接器130用于从中介板120的第二焊垫126接收测试信号，并将接收到的测试信号发送到芯片102。
在该实施例中，测试板110的电容器114和中介板120的电容器124_1至124_4连接到相同的电源和相同的地电压。在另一实施例中，如果芯片102具有两个或更多个电源域，则电容器114和124_1至124_4可以被划分为不同的部分，其中电容器114和124_1至124_4的一部分连接到第一电源和第一地电压，而电容器114和124_1至124_4的另一部分连接到第二电源和第二地电压。
当芯片102位于插座壳体140中时，芯片102可以经由中介板120和连接器130从测试板110接收测试信号。当芯片102切换操作和芯片102所汲取的电流改变时，用作去耦/旁路电容器的测试板110的电容器114和中介板120的电容器124_1至124_4可以有效地稳定电源电压，即可以消除或者改善电压降问题。此外，由于中介板120更靠近芯片102，因此中介板120的电容器124_1–124_4具有比测试板110上的电容器114更好的效果。
实际上，中介板120可以具有更多的耦接在电源电压和地电压之间的电容器，并且考虑到中介板120内的空间，电容器可以具有不同的设计和电容。
请注意，考虑到设备100或芯片102的不同应用，可以将电容器124_1–124_4的至少一部分替换为其他两个引脚的无源组件，例如电感器或电阻器，或其他多于两个引脚的无源组件(N个引脚无源组件，N是大于2的正整数)，例如多路复用器(multiplexer)，继电器电路(relay circuit)，开关，网络电阻器或网络电容器。以多路复用器或开关为例，设备100可能需要向芯片102的相同信道发送不同的测试信号，因此常规设备可能会在测试板110上设计一些多路复用器或开关来选择输入到芯片102的合适的测试信号。在一个实施例中，一些多路复用器或开关可以位于中介板120中，并且多路复用器或开关的位置可以与电容器124_1至124_4中一个的位置相同。中介板120内的多路复用器或开关可以在第一测试时段中从测试板110选择第一测试信号并将第一测试信号输出到芯片102，并且在第二测试时段中可以从测试板110中选择第二测试信号并将第二测试信号输出到芯片102。通过使用无源组件(例如中介板120中的多路复用器或开关)，可以简化PCB设计以节省制造成本。在另一实施方式中，芯片102可以有多个接收器和多个发送器，多路复用器或开关可以接收多个发送器发送的测试信号并选择性的发送到多个接收器中的部分接收器，以测试芯片的相应发送器和接收器的功能。由于将多路复用器放置在中介板120内，因此可以减小测试信号的路径，相应的减小测试信号的路径损耗。进一步的，使用以上测试方式，可以在较短时间内完成多种测试组合。
在一个实施例中，可从中介板120移除一个或多个电容器124_1至124_4。例如，中介板120可仅包括安装在上表面上的电容器124_1和124_2，或者中介板120可仅包括嵌入式电容器124_3，或者中介板120可以仅包括安装在下表面上的电容器124_4，或者中介板120可以仅包括电容器124_1、124_3和124_4中的两个。或者，中介板120可仅包括位于上表面上的电容器，嵌入式电容器和位于下表面上的电容器中的任意两种。这些替代设计将落入本发明的范围内。
图2是示出根据本发明一个实施例的用于测试芯片202的设备200的示意图。如图2所示，设备200包括测试板(PCB)210，两个连接器220和230，中介板(PCB)240和插座壳体250。在该实施例中，设备200用于在芯片202位于插座壳体250内时对芯片202进行测试。测试板210具有多个焊垫212和多个电容器214，其中焊垫212位于测试板的上表面上，用于提供多个测试信号，并且焊垫112包括：电源焊垫，用于提供诸如1V，1.8V或3.3V的电源电压；以及地焊垫，用于提供地电压。电容器214耦接于电源电压与地电压之间，即每个电容器214的一个电极通过测试板210内的电源线连接至电源电压，每个电容器214的另一个电极通过测试板210内的地线连接至地电压。连接器220内部具有多个弹簧探针，并且连接器220用于从测试板210的焊垫212接收测试信号，并将接收到的测试信号发送至芯片202。连接器230内部具有多个弹簧探针，并且连接器230用于从芯片202接收包括电源电压和地电压的测试信号的至少一部分，并发送接收到的测试信号到中介板240。中介板240包括多个第一连接部242和多个第二焊垫246，安装在中介板的下表面上的第一连接部242与连接器230连接，以及，第一连接部242用以接收来自连接器230的测试信号。第二焊垫246通过中介板240的内部布线连接至第一连接部242，多个第二焊垫246分别从多个第一连接部242接收测试信号。另外，中介板240还包括多个电容器244_1至244_4，其中电容器244_1和244_2被安装在上表面上，电容器244_3在中介板240内，电容器244_4被安装在中介板240的下表面上，以及电容器244_1-244_4耦接在电源电压和地电压之间，也就是说，电容器244_1-244_4中的每一个的一个电极通过中介板240内的电源线连接到电源电压，并且电容器244_1至244_4中的每个电容器的另一个电极通过中介板240内的地线连接到地电压。芯片204可以从中介板240的第二焊垫246接收测试信号。
在该实施例中，测试板210的电容器214和中介板240的电容器244_1至244_4连接到相同的电源和相同的地电压。在另一实施例中，如果芯片202具有两个或更多个电源域，则电容器214和244_1至244_4可以被划分为不同的部分，其中，多个电容器的一部分连接到第一电源和第一地电压，而多个电容器的另一部分连接到第二电源和第二地电压。
当芯片202和204位于插座壳体250中时，芯片202可以经由连接器220从测试板210接收测试信号，并且芯片204可以经由连接器220，芯片202和连接器230从测试板210接收测试信号。当芯片202切换操作并且芯片202汲取的电流改变时，用作去耦/旁路电容器的测试板210的电容器214和中介板240的电容器244_1至244_4可以有效地稳定电源电压，即可以消除或者改善压降问题。此外，由于中介板240的电容器244_1–244_4更靠近芯片202，因此中介板240的电容器244_1–244_4可以提供比测试板210上的电容器214更好的效果。
实际上，中介板240可以具有耦接在电源电压和地电压之间的更多电容器，并且考虑到中介板240内的空间，电容器可以具有不同的设计和电容。
需要注意的是，考虑到设备200或芯片202/204的不同应用，电容器244_1–244_4的至少一部分可以由其他两个引脚的无源组件代替，例如电感器或电阻器，或者由其他多于两个引脚的无源组件(N个引脚的无源组件，N为大于2的正整数)代替，例如多路复用器，继电器电路，开关，网络电阻器或网络电容器。
在一个实施例中，一个或多个电容器244_1至244_4可以从中介板240移除。例如，中介板240可以仅包括安装在上表面上的电容器244_1和244_2，或者中介板240可以仅包括嵌入式电容器244_3，或者中介板240可以仅包括安装在下表面上的电容器244_4，或者中介板240可以仅包括电容器244_1、244_3和244_4中的两个。这些替代设计将落入本发明的范围内。
图3是示出根据本发明一个实施例的用于测试管芯302的设备300的示意图。如图3所示，设备300包括测试板(PCB)310，中介板(PCB)320，基板(substrate)340和多个探针330。在该实施例中，设备300用于测试管芯302。310具有多个焊垫312和多个电容器314，其中焊垫312在测试板的上表面上，用于提供测试信号，并且焊垫312包括用于提供诸如1V，1.8V或3.3V的电源电压的电源焊垫，以及用于提供地电压的地焊垫；电容器314耦接于电源电压与地电压之间，即每个电容器314的一个电极通过测试板310内的电源线连接至电源电压，每个电容器314的另一个电极通过测试板310内的地线连接至地电压。中介板320包括多个第一连接部322和多个第二焊垫326，安装在中介板320的下表面上的第一连接部322连接到测试板310上的焊垫312；以及第一连接部322用于从测试板310接收测试信号；以及多个第二焊垫326用于经由中介板320的内部布线连接到多个第一连接部322，以及多个第二焊垫326分别从多个第一连接部322接收测试信号。另外，中介板320还包括多个电容器324_1、324_2、324_3和324_4，其中电容器324_1和324_2安装在上表面上，电容器324_3在中介板320内，电容器324_4安装在中介板320的下表面上，并且电容器324_1、324_2、324_3和324_4耦接在电源电压和地电压之间，也就是电容器324_1、324_2、324_3和324每个电容器的一个电极经由中介板320内的电源线连接至电源电压，并且电容器324_1、324_2、324_3和324_4中的每一个的另一个电极经由中介板320内的地线连接至地电压。基板340从第二焊垫326接收测试信号，并通过探针330将测试信号输出到管芯302。
在该实施例中，测试板310的电容器314和中介板320的电容器324_1-324_4连接到相同的电源和相同的地电压。在另一个实施例中，如果管芯302具有两个或更多个电源域，则电容器314和324_1至324_4可以被分为不同的部分，其中，多个电容器的一部分连接到第一电源和第一地电压，而多个电容器的另一部分连接到第二电源和第二地电压。
当管芯302被测试时，管芯302可以经由中介板320，基板340和探针330从测试板310接收测试信号。当管芯302切换操作以及由管芯302汲取的电流改变时，用作去耦/旁路电容器的测试板310的电容器314和中介板320的电容器324_1-324_4可以有效地稳定电源电压，即可以消除或者改善电压降问题。
实际上，中介板320可以具有更多的耦接在电源电压和地电压之间的电容器，并且考虑到中介板320内的空间，电容器可以具有不同的设计和电容。
需要注意的是，考虑到设备300或管芯302的不同应用，可以将电容器324_1–324_4的至少一部分替换为其他两个引脚的无源组件，例如电感器或电阻器，或其他多于两个引脚的无源组件(N个引脚的无源组件，N是大于2的正整数)，例如多路复用器，继电器电路，开关，网络电阻器或网络电容器。
在一个实施例中，一个或多个电容器324_1至324_4可以从中介板320中移除。例如，中介板320可以仅包括安装在上表面上的电容器324_1和324_2，或者中介板320可以仅包括嵌入式电容器324_3，或者中介板320可以仅包括安装在下表面上的电容器324_4，或者中介板320可以仅包括电容器324_1、324_3和324_4中的两个。这些替代设计将落入本发明的范围内。
简而言之，在用于测试芯片或管芯的设备中，通过额外提供具有无源组件(例如去耦/旁路电容器)的中介板且使中介板更靠近要测试的芯片或管芯，可以改善***IR下降问题或其他性能问题，并可以更有效地稳定电源。
本领域技术人员将容易地观察到，在保持本发明的教导的同时，可以对装置和方法进行多种修改和变更。因此，以上公开内容应被解释为仅由所附权利要求的界限来限定。

Claims (16)

1.一种用于测试芯片或管芯的设备，其特征在于，包括：
测试板，具有多个焊垫，用于提供多个测试信号；以及
中介板，所述中介板包括多个无源组件，并且至少一个无源组件耦接在电源电压和地电压之间，所述电源电压是从所述测试板的所述多个焊垫中的电源焊垫接收的，所述地电压是从所述测试板的所述多个焊垫中的地焊垫接收的；
其中，所述芯片或所述管芯位于所述设备中，所述芯片或所述管芯接收所述多个测试信号，所述多个测试信号包括来自所述测试板的所述多个焊垫中的电源焊垫的电源电压和来自所述测试板的所述多个焊垫中的地焊垫的地电压。
2.根据权利要求1所述的设备，其特征在于，进一步包括：
第一连接器，用于从所述中介板接收所述多个测试信号，以及将所述多个测试信号输入到要测试的所述芯片或所述管芯中。
3.根据权利要求2所述的设备，其特征在于，所述中介板位于所述测试板和所述第一连接器之间，以及所述第一连接器经由所述中介板接收所述多个测试信号。
4.根据权利要求3所述的设备，其特征在于，所述中介板具有多个第一连接部和多个第二焊垫，其中所述多个第一连接部用于连接所述测试板的多个焊垫以接收所述多个测试信号，以及所述多个第二焊垫分别从所述多个第一连接部接收所述多个测试信号；以及所述第一连接器从所述中介板的所述多个第二焊垫接收所述多个测试信号。
5.根据权利要求4所述的设备，其特征在于，所述中介板包括具有所述多个第一连接部的第一表面和具有所述多个第二焊垫的第二表面，以及所述多个无源组件中的至少一个位于所述中介板的所述第一表面上。
6.根据权利要求4所述的设备，其特征在于，所述中介板包括具有所述多个第一连接部的第一表面和具有所述多个第二焊垫的第二表面，以及所述多个无源组件中的至少一个位于所述中介板的所述第二表面上。
7.根据权利要求2所述的设备，其特征在于，进一步包括：
第二连接器；
其中，所述第一连接器位于所述芯片的下方，所述第二连接器位于所述芯片的上方，所述第二连接器位于所述中介板和所述芯片之间，以及所述中介板经由所述第一连接器和所述第二连接器从所述测试板的所述电源焊垫和所述地焊垫接收所述电源电压和所述地电压。
8.根据权利要求7所述的设备，其特征在于，所述中介板包括具有多个第一连接部的第一表面和具有多个第二焊垫的第二表面，以及所述多个第一连接部用于连接到所述第二连接器，以从所述测试板接收所述电源电压和所述地电压，以及所述多个第二焊垫用于连接到另一个芯片。
9.根据权利要求8所述的设备，其特征在于，所述多个无源组件的至少一个位于所述中介板的所述第一表面上，和/或，所述多个无源组件的至少一个位于在所述中介板的所述第二表面上。
10.根据权利要求1、4或7所述的设备，其特征在于，所述多个无源组件的至少一个位于所述中介板内。
11.根据权利要求1所述的设备，其特征在于，所述多个无源组件包括两个引脚的无源组件。
12.根据权利要求11所述的设备，其特征在于，所述多个无源组件包括至少一个电容器。
13.根据权利要求11所述的设备，其特征在于，所述多个无源组件包括电感器和/或电阻器。
14.根据权利要求1所述的设备，其特征在于，所述多个无源组件包括多于两个引脚的无源组件。
15.根据权利要求14所述的设备，其特征在于，所述多个无源组件包括多路复用器，继电器电路，开关，网络电阻器或者网络电容器。
16.根据权利要求15所述的设备，其特征在于，所述多个测试信号是第一组测试信号，所述芯片或所述管芯还接收第二组测试信号，所述第二组测试信号来自所述无源组件且不来自所述测试板。
CN202010242960.4A 2019-04-10 2020-03-31 用于测试芯片或管芯的设备 Pending CN111812483A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962831797P 2019-04-10 2019-04-10
US62/831,797 2019-04-10
US16/828,925 2020-03-24
US16/828,925 US11573264B2 (en) 2019-04-10 2020-03-24 Device for testing chip or die with better system IR drop

Publications (1)

Publication Number Publication Date
CN111812483A true CN111812483A (zh) 2020-10-23

Family

ID=70110115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010242960.4A Pending CN111812483A (zh) 2019-04-10 2020-03-31 用于测试芯片或管芯的设备

Country Status (4)

Country Link
US (2) US11573264B2 (zh)
EP (1) EP3722818A1 (zh)
CN (1) CN111812483A (zh)
TW (1) TWI752454B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113671351A (zh) * 2021-08-24 2021-11-19 苏州乐芯科技有限公司 芯片测试基板和芯片测试***
CN113990843A (zh) * 2021-10-25 2022-01-28 上海壁仞智能科技有限公司 芯片组及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112379185B (zh) * 2020-11-06 2023-03-21 海光信息技术股份有限公司 一种裸片的电源噪声测试结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218910B1 (en) * 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
JP2003318057A (ja) * 2002-04-25 2003-11-07 Taiyo Yuden Co Ltd コンデンサの回路基板実装方法及びコンデンサ実装回路基板
CN101364583A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 电容元件埋入半导体封装基板结构及其制作方法
US20150309074A1 (en) * 2014-04-29 2015-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Probe card
US20170064837A1 (en) * 2015-09-01 2017-03-02 Qualcomm Incorporated Integrated circuit (ic) module comprising an integrated circuit (ic) package and an interposer with embedded passive components
US20170250146A1 (en) * 2016-02-26 2017-08-31 R&D Circuits, Inc Power Supply Transient Performance (Power Integrity) for a Probe Card Assembly in an Integrated Circuit Test Environment
CN107251215A (zh) * 2015-02-13 2017-10-13 高通股份有限公司 堆叠器件
JP2019090632A (ja) * 2017-11-13 2019-06-13 リード・エレクトロニクス株式会社 Ｉｃ検査装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102367B2 (en) 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US7268419B2 (en) * 2004-06-17 2007-09-11 Apple Inc. Interposer containing bypass capacitors for reducing voltage noise in an IC device
US7414418B2 (en) * 2005-01-07 2008-08-19 Formfactor, Inc. Method and apparatus for increasing operating frequency of a system for testing electronic devices
US7307427B2 (en) 2005-07-23 2007-12-11 Agilent Technologies, Inc. Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7808258B2 (en) * 2008-06-26 2010-10-05 Freescale Semiconductor, Inc. Test interposer having active circuit component and method therefor
US8743554B2 (en) * 2009-05-04 2014-06-03 R & D Circuits, Inc. Apparatus for improved power distribution or power dissipation to an electrical component and method for the same
US8830689B2 (en) * 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
KR101270591B1 (ko) 2011-06-02 2013-06-03 (주)기가레인 프로브 카드
TWM451544U (zh) 2011-12-08 2013-04-21 Mpi Corp 探針測試裝置
US10302694B2 (en) * 2016-12-27 2019-05-28 Texas Instruments Incorporated Interposer based test program evaluation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218910B1 (en) * 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
JP2003318057A (ja) * 2002-04-25 2003-11-07 Taiyo Yuden Co Ltd コンデンサの回路基板実装方法及びコンデンサ実装回路基板
CN101364583A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 电容元件埋入半导体封装基板结构及其制作方法
US20150309074A1 (en) * 2014-04-29 2015-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Probe card
CN107251215A (zh) * 2015-02-13 2017-10-13 高通股份有限公司 堆叠器件
US20170064837A1 (en) * 2015-09-01 2017-03-02 Qualcomm Incorporated Integrated circuit (ic) module comprising an integrated circuit (ic) package and an interposer with embedded passive components
US20170250146A1 (en) * 2016-02-26 2017-08-31 R&D Circuits, Inc Power Supply Transient Performance (Power Integrity) for a Probe Card Assembly in an Integrated Circuit Test Environment
JP2019090632A (ja) * 2017-11-13 2019-06-13 リード・エレクトロニクス株式会社 Ｉｃ検査装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113671351A (zh) * 2021-08-24 2021-11-19 苏州乐芯科技有限公司 芯片测试基板和芯片测试***
CN113990843A (zh) * 2021-10-25 2022-01-28 上海壁仞智能科技有限公司 芯片组及其制造方法
CN113990843B (zh) * 2021-10-25 2023-06-27 上海壁仞智能科技有限公司 芯片组及其制造方法

Also Published As

Publication number Publication date
TW202041873A (zh) 2020-11-16
US11573264B2 (en) 2023-02-07
EP3722818A1 (en) 2020-10-14
US20230125573A1 (en) 2023-04-27
TWI752454B (zh) 2022-01-11
US20200326368A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
CN111812483A (zh) 用于测试芯片或管芯的设备
US9110098B2 (en) Probe card and testing apparatus
US10424950B2 (en) USB controller ESD protection apparatus and method
KR102154064B1 (ko) 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
US10295567B2 (en) Probe module supporting loopback test
US9442134B2 (en) Signal path switch and probe card having the signal path switch
TW201502518A (zh) 具回授測試功能之探針模組
US20070170935A1 (en) Test module for wafer
EP1474695B1 (en) Method and apparatus for testing electronic devices
CN103959457A (zh) 去耦电路和半导体集成电路
US5936415A (en) Method and apparatus for a pin-configurable integrated circuit tester board
CN109587933B (zh) 一种电路转接板以及测试装置
JP2002131333A (ja) プローブカード
US7944705B2 (en) Compatible circuit for integrated circuits and layout method for the same
US20120187972A1 (en) Wafer level testing structure
CN211455723U (zh) 一种集成dc耦合电容的芯片
US10209275B2 (en) Detachable probe card interface
CN111161788A (zh) 一种存储器的老炼测试装置
US7091732B2 (en) Systems and methods for probing processor signals
KR102259225B1 (ko) 프로브 카드
TWI413777B (zh) Multi - power circuit board and its application probe card
CN210665802U (zh) 一种通用双列直插器件测试适配器
CN110907795B (zh) 测试用电路板及其操作方法
CN112379191A (zh) 一种老炼试验装置
US20100052767A1 (en) Semiconductor module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination