TWM577498U - 電子裝置 - Google Patents
電子裝置 Download PDFInfo
- Publication number
- TWM577498U TWM577498U TW107216516U TW107216516U TWM577498U TW M577498 U TWM577498 U TW M577498U TW 107216516 U TW107216516 U TW 107216516U TW 107216516 U TW107216516 U TW 107216516U TW M577498 U TWM577498 U TW M577498U
- Authority
- TW
- Taiwan
- Prior art keywords
- connector
- test
- data
- processor
- test card
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本新型創作提出一種電子裝置,適於測試印刷電路板上的連接器。電子裝置包括處理器以及測試卡。處理器相容於印刷電路板的處理器插槽,並且用以從測試儀器接收第一序列資料,以及將第一序列資料轉換為第一平行資料。測試卡相容於連接器並且耦接於測試儀器。當處理器插接於處理器插槽,並且測試卡插接於連接器時,處理器更用以將第一平行資料透過印刷電路板向測試卡發送。第一平行資料根據連接器與測試卡的連接狀態而被轉換為第二序列資料,並且第二序列資料被傳回測試儀器。
Description
本新型創作是有關於一種電路板測試技術,且特別是有關於一種用於測試印刷電路板的電子裝置。
工廠在生產製造印刷電路板(Printed Circuit Board,PCB)時所著重的地方在於製程品質,因此需要確保PCB上的每個積體電路(Integrated Circuit,IC)、電阻、電容以及電感等電子元件與PCB的焊接。
以主機板來說,各式連接器諸如雙列直插式記憶體模組(Dual In-line Memory Module,DIMM)插槽與快捷外設互聯標準(Peripheral Component Interconnect Express,PCI-E)插槽等與擴充卡(add-on card)的每個接點是否正常,也直接反映了主機板的品質。然而,對這些插槽進行測試會耗費相當多的時間。舉例來說,一般伺服器的主機板會搭載24個DIMM插槽與6個PCI-E插槽,一次開機的時間就長達十多分鐘,而要找出有問題的插槽往往需要經過多次的重新開機。此外,倘若再考慮測試設備不穩定所造成的重測,測試一張主機板的插槽將耗費長達數小時的時間。
本新型創作一實施例的電子裝置適於測試印刷電路板上的連接器。電子裝置包括處理器以及測試卡。處理器相容於印刷電路板的處理器插槽,並且用以從測試儀器接收第一序列資料,以及將第一序列資料轉換為第一平行資料。測試卡相容於連接器並且耦接於測試儀器。當處理器插接於處理器插槽,並且測試卡插接於連接器時,處理器更用以將第一平行資料發送至連接器,測試卡用以從連接器接收對應第一平行資料的第二平行資料,將第二平行資料轉換為第二序列資料,以及將第二序列資料發送至測試儀器。
本新型創作另一實施例的電子裝置適於測試印刷電路板上的連接器。電子裝置包括處理器以及測試卡。處理器相容於印刷電路板的處理器插槽,並且用以從測試儀器接收第一序列資料,以及將第一序列資料轉換為第一平行資料。測試卡相容於連接器並且包括多個第一接點對,其中各個第一接點對在測試卡內形成一個訊號回路。當處理器插接於處理器插槽,並且測試卡插接於連接器時,處理器更用以將第一平行資料透過連接器向所述多個第一接點對發送,從連接器接收對應於第一平行資料的第二平行資料,將第二平行資料轉換為第二序列資料,並且將第二序列資料發送至測試儀器。
為讓本新型創作的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本新型創作實施例所提出的電子裝置支援邊界掃描(boundary scan)功能,能夠搭配諸如x1149邊界掃描分析儀等測試儀器來利用JTAG技術測試印刷電路板上可插拔的連接器與電子裝置中的測試卡的連接狀態,進而得知連接器的製程品質,例如包括連接器每一個接點的焊接狀況以及插槽或卡榫的接合度等。以下實施例將以測試雙列直插式記憶體模組(Dual In-line Memory Module,DIMM)連接器以及快捷外設互聯標準(Peripheral Component Interconnect Express,PCI-E)連接器的電子裝置進行介紹,但本新型創作並不限於此。
圖1A繪示本新型創作一實施例的電子裝置的示意圖。請參照圖1,電子裝置可用於測試印刷電路板200上的連接器220-1、220-2、220-3、220-4。在本實施例中,連接器220-1、220-2、220-3、220-4分別是DIMM連接器,但本新型創作並不限於此,本新型創作實施例中的電子裝置也可以用來測試其他各種類型的連接器。除了連接器220-1、220-2、220-3、220-4之外,本實施例中待測的印刷電路板200上還包括處理器插槽210以及轉接器230,其中處理器插槽210透過印刷電路板200上的佈線(trace)分別電性連接於連接器220-1、220-2、220-3、220-4以及轉接器230,但本新型創作並不限於此。
電子裝置包括處理器110以及測試卡120-1、120-2、120-3、120-4。在本實施例中,處理器110經配置以相容於印刷電路板200上的處理器插槽210,而每一個測試卡120-1、120-2、120-3、120-4經配置以相容於印刷電路板200上的連接器220-1、220-2、220-3、220-4。必須說明的是,本新型創作並不限制測試卡的數量與連接介面,測試卡是對應於待測的印刷電路板上的連接器的數量與連接介面來進行設置。
圖1B繪示本新型創作一實施例的測試卡的示意圖。圖1B中以測試卡120-1為例來進行說明,而其他測試卡120-2、120-3、120-4可依此類推。請參照圖1B,測試卡120-1的介面與形狀皆設計為相容於連接器220-1,並且包括控制器121、訊號輸入端122、訊號輸出端123以及多個接點124,其中訊號輸入端122、訊號輸出端123以及多個接點124皆透過測試卡120-1上的佈線電性連接於控制器121。
請回到圖1A,測試卡120-1、120-2、120-3、120-4耦接於測試儀器300。在本實施例中,測試儀器300是支援邊界掃描功能的JTAG測試儀器,並且包括兩個JTAG介面(例如,第一JTAG介面I1與第二JTAG介面I2),每一個JTAG介面包括測試資料輸入(Test Data Input,TDI)、測試資料輸出(Test Data Output,TDO)、測試時鐘(Test Clock,TCK)以及測試模式選擇(Test Mode Selection,TMS)四個接點。
在本實施例中,測試卡120-1、120-2、120-3、120-4與測試儀器300是串聯地連接以形成一個訊號迴路。舉例來說,測試儀器300的第一JTAG介面I1的TDO接點是連接於測試卡120-1的訊號輸入端122,測試卡120-1的訊號輸出端123是連接於測試卡120-2的訊號輸入端122,測試卡120-2的訊號輸出端123是連接於測試卡120-3的訊號輸入端122,測試卡120-3的訊號輸出端123是連接於測試卡120-4的訊號輸入端122,並且測試卡120-4的訊號輸出端123是連接於第一JTAG介面I1的TDI接點。
在本實施例中,測試儀器300的第二JTAG介面I2連接於印刷電路板200的轉接器230,進而連接至處理器插槽210。因此,當處理器110插接於處理器插槽210,並且測試卡120-1、120-2、120-3、120-4插接於連接器220-1、220-2、220-3、220-4時,第二JTAG介面I2、處理器110、各個連接器220-1、220-2、220-3、220-4以及第一JTAG介面I1也會形成一個訊號迴路。如此一來,測試儀器300便能夠透過JTAG資料來測試各個連接器220-1、220-2、220-3、220-4。
以下以連接器220-2的測試方式進行說明,其他連接器220-1、220-3、220-4的測試可依此類推。
測試儀器300首先發送第一序列資料SD1(例如,JTAG測試資料)至處理器110,而處理器110會記錄此第一序列資料SD1。
在本實施例中,測試儀器300會透過第二JTAG介面I2發送第一序列資料SD1至處理器110。舉例來說,第一序列資料SD1可包括與連接器220-2的接點數(例如,64個)相同的位元數(例如,64-bit),但本新型創作並不限於此。
接著,處理器110會將第一序列資料SD1轉換為第一平行資料(未繪示),然後將第一平行資料平行地發送至連接器220-2的每一個接點。
在本實施例中,測試儀器300會發送控制訊號來將測試卡120-2切換為準備接收資料的狀態。舉例來說,藉由串聯的測試卡120-1、120-2,測試儀器300會透過第一JTAG介面I1發送控制訊號至測試卡120-1的訊號輸入端122,然後測試卡120-1的訊號輸出端123會將此控制訊號傳遞至測試卡120-2的訊號輸入端122。
在本實施例中,測試儀器300會接著透過第二JTAG介面I2來指示處理器110將第一序列資料SD1轉換為第一平行資料,並且將第一平行資料平行地發送至連接器220-2的每一個接點。舉例來說,第一序列資料SD1包括藉由同一個接點來傳遞的時間上連續的64個位元的資料,而第一平行資料則是藉由空間上連續的64個接點來同時傳遞64個位元的資料,其中第一序列資料SD1中時間排序第一的位元值相同於第一平行資料中空間排序第一的位元值,第一序列資料SD1中時間排序第二的位元值相同於第一平行資料中空間排序第二的位元值,以此類推。據此,連接器220-2的64個接點會平行地接收到64個位元第一平行資料中的64個位元的資料。
由於測試卡120-2是插接於連接器220-2,因此測試卡120-2會從連接器220-2接收到對應於第一平行資料的第二平行資料(未繪示)。值得一提的是,若測試卡120-2與連接器220-2之間的連接狀況良好,則第一平行資料會相同於第二平行資料。反之,若測試卡120-2與連接器220-2之間的連接狀況出現問題,例如某一個接點的連接不良時,第一平行資料中對應於問題接點的位元值與第二平行資料中對應於問題接點的位元值將會不同。
隨後,測試卡120-2的控制器121會將第二平行資料轉換為第二序列資料SD2,並且送回測試儀器300。
與處理器110將第一序列資料SD1轉換為第一平行資料的方式類似,在本實施例中,測試卡120-2的控制器121會將第二平行資料轉換為第二序列資料SD2。舉例來說,第二平行資料是藉由空間上連續的64個接點來同時傳遞64個位元的資料,而第二序列資料SD2包括藉由同一個接點來傳遞的時間上連續的64個位元的資料,其中第二平行資料中空間排序第一的位元值相同於第二序列資料SD2中時間排序第一的位元值,第二平行資料中空間排序第二的位元值相同於第二序列資料SD2中時間排序第二的位元值,以此類推。隨後,測試卡120-2的控制器121會透過測試卡120-2的訊號輸出端123將第二序列資料SD2傳遞至測試卡120-3的訊號輸入端122,測試卡120-3的訊號輸出端123再將第二序列資料SD2傳遞至測試卡120-4的訊號輸入端122,然後測試卡120-4的訊號輸出端123再將第二序列資料SD2傳回測試儀器300的第一JTAG介面。
如此一來,測試儀器300便能夠根據其所發出的第一序列資料SD1以及所接收的第二序列資料SD2來判斷出連接器220-2與測試卡120-2之間的連接狀態。
在本實施例中,測試儀器300可以比較第一序列資料SD1與第二序列資料SD2,以找出第一序列資料SD1與第二序列資料SD2的差異,而此差異會對應於連接器220-2與測試卡120-2之間連接不良的接點。例如,若第一序列資料SD1時間排序第五的位元值是1而第二序列資料SD2時間排序第五的位元值是0,則表示連接器220-2在空間上排序第五的接點可能出現問題。
藉由上述的方式,無須重複的插拔擴充卡與重新開機,就能夠對印刷電路板上的多個連接器進行測試,並且定位出可能有問題的接點。
圖2繪示本新型創作另一實施例的電子裝置的示意圖。圖2實施例的電子裝置可用於測試印刷電路板200上用以傳輸差動訊號的連接器,例如PCI-E連接器、通用序列匯流排(Universal Serial Bus,USB)連接器或串行高技術配置(Serial Advanced Technology Attachment,SATA)連接器等,但本新型創作並不限於此。
請參照圖2,電子裝置用於測試印刷電路板200上的連接器240。在本實施例中,連接器240是PCI-E連接器,但本新型創作並不限於此。除了連接器240之外,本實施例中待測的印刷電路板200上還包括類似於圖1A實施例的處理器插槽(未繪示於圖2)以及轉接器(未繪示於圖2)。
在本實施例中,測試儀器300同樣是支援邊界掃描功能的JTAG測試儀器,包括一個JTAG介面,且此JTAG介面包括TDI、TDO、TCK以及TMS四個接點。測試儀器300、印刷電路板200的處理器插槽210以及印刷電路板200的轉接器230之間的連接關係與圖1實施例中測試儀器300、印刷電路板200的處理器插槽210以及印刷電路板200的轉接器230之間的連接關係相同,故在此不再贅述。此外,處理器插槽透過印刷電路板上的佈線而電性連接於連接器240。
電子裝置包括處理器110以及測試卡120’。 在本實施例中,處理器110經配置以相容於印刷電路板200上的處理器插槽,而測試卡120’經配置以相容於印刷電路板200上的連接器240。必須說明的是,本新型創作並不限制測試卡的數量與連接介面,測試卡是對應於待測的印刷電路板上的連接器的數量與連接介面來進行設置。
在本實施例中,測試卡120’包括控制器121’、切換開關125、第一接點對126以及第二接點對127。詳細來說,連接器240包括多對接點是連接於處理器110,但也可能包括至少一對接點是用以接收其他電氣訊號(例如,電源(Power)訊號、接地(Ground,GND)訊號以及MISC訊號等)而不連接於處理器110。測試卡120’中的第一接點對126是對應連接器240上連接於處理器110的多對接點來設置,而第二接點對127則是對應連接器240上不連接於處理器110的至少一對接點來設置。舉例來說,圖2的測試卡120’中最左方的第一對第二接點對127(包括從左方邊算起的第一個與第二個接點)是對應連接器240上用以接收電源訊號與接地訊號的接點來設置,並且從圖2的測試卡120’的最左方算起的第二對第二接點對127(包括從最左方邊算起第三個與第四個接點)是對應連接器240上用以接收MISC訊號的接點來設置,然而本新型創作並不限於此。
每一個第一接點對126在測試卡120’中形成訊號迴路。舉例來說,在連接狀態都正常的情況下,當處理器110將訊號(例如,PCIE_TXi(i=0~n))從一個接點(例如,P
2i)透過連接器240向測試卡120’ 的第一接點對126的其中一個接點的發送,此訊號的回傳訊號(例如,PCIE_RXi(i=0~n))將會從同一個第一接點對126的另一個接點透過連接器240傳回處理器110中對應的另一個接點(例如,P
2i+1)。換言之,若訊號中的某一個沒有被傳回處理器110,可能表示連接器240中對應的接點(例如,對應處理器110接點P
2i或P
2i+1的接點)出現問題。
第二接點對127皆耦接於控制器121’,由於第二接點對127中的每一個接點都是對應到其中一種電氣訊號,因此在連接狀態正常的情況下,每一個接點會對應到一個位元值。舉例來說,在連接狀態正常的情況下,對應電源訊號與接地訊號的接點的第二接點對127的兩個接點分別對應到1與0的位元值。
在本實施例中,測試卡120’中的其中一個第一接點對126的訊號迴路上設置有切換開關125,切換開關125耦接於控制器121’而可由控制器121’進行控制。控制器121’會將來自第二接點對127的電氣訊號與預設訊號進行比對,若來自第二接點對127的電氣訊號與預設訊號相符,則使切換開關125導通,反之若來自第二接點對127的電氣訊號與預設訊號不相符,則使切換開關125不導通。舉例來說,控制器121’會判斷對應電源訊號與接地訊號的接點的第二接點對127的兩個接點是否分別接收到1與0的位元值的預設訊號,若是則使切換開關125導通,反之則使切換開關125不導通。
據此,若從處理器110傳遞至切換開關125對應的第一接點對126的訊號沒有傳回處理器110,則表示連接器240中對應第二接點對127的接點可能出現問題。
以下對印刷電路板200上連接器240(如圖2所示)的測試方式進行說明。在本實施例中,連接器240的接點包括第一接點(例如,對應PCIE_TX0、PCIE_RX0、PCIE_TX1、PCIE_RX1、…、PCIE_TXn、PCIE_RXn共2n+2個)以及第二接點(例如,對應電源、接地以及兩個MISC訊號共4個),其中第一接點是對應於測試卡120’中第一接點對126的接點,而第二接點是對應於測試卡120’中第二接點對127的接點。更明確地說,連接器240上連接於處理器110的接點為第一接點,而不連接於處理器110的接點為第二接點。其中,由於2n+2為連接器240的第一接點的數量,因此n+1為測試卡120’上的第一接點對126的數量,且由於4為連接器240上第二接點的數量,因此2為測試卡120’上第二接點對127的數量,但本新型創作並不限於此。
測試儀器300首先發送第一序列資料SD1(例如,JTAG測試資料)至處理器110,而處理器110會記錄此第一序列資料SD1。
在本實施例中,測試儀器300會透過JTAG介面的TDO接點發送第一序列資料SD1至處理器110。舉例來說,第一序列資料SD1可包括與第一接點對126的數量相同的n+1個位元,使其每一個位元能夠透過PCIE_TXi(i=0~n)的其中之一傳遞,但本新型創作並不限於此。
接著,處理器110會將第一序列資料SD1轉換為第一平行資料(未繪示),然後將第一平行資料平行地發送至連接器240(例如,透過PCIE_TXi(i=0~n)),並且同時從連接器240接收對應於第一平行資料的第二平行資料(未繪示)(例如,透過PCIE_RXi(i=0~n))。
在本實施例中,處理器110會將其與印刷電路板200之間的接點的一部分定義為傳送接點(例如,P
0、P
2…P
2n),並且將其與印刷電路板200之間的接點的另一部分定義為接收接點(例如,例如,P
1、P
3…P
2n+1)。隨後,處理器110會以類似於前述實施例的方式將第一序列資料SD1轉換為相同位元數(例如,n+1)的第一平行資料,並且將第一平行資料的每一個位元從傳送接點透過PCIE_TXi(i=0~n)平行地發送至連接器240的多個第一接點,而此些位元資料從連接器240的多個第一接點,經由測試卡120’的第一接點對260回到連接器240後會轉換為第二平行資料再透過PCIE_RXi(i=0~n)傳回處理器110的接收接點,而第一平行資料與第二平行資料的差異將會反映出連接器240中可能有問題的接點。
詳細來說,測試卡120’的其中一個第一接點對260(例如,對應於傳送接點P
2n與接收接點P
2n+1)的訊號回路上設置有切換開關125,因此若發送到此第一接點對260的位元資料沒有正確的回傳,表示測試卡120’的第二接點對270與連接器240的第二接點(例如,用來傳遞電源、接地或MISC訊號的接點)之間的連接可能出現問題導致切換開關125被控制器121’打開而不導通。
另一方面,除了訊號回路上設置有切換開關125的第一接點對260之外,若發送到某一個第一接點對260的位元資料沒有正確的回傳,表示測試卡120’的第一接點對260與連接器240上對應於沒有正確回傳資料的第一接點對260的第一接點之間的連接可能出現問題。
隨後,處理器110會將所接收到的第二平行資料轉換為第二序列資料SD2,並且回傳至測試儀器300。將平行資料轉換為序列資料的方式已於前述段落中詳述,故在此不再贅述。
如此一來,測試儀器300便能夠根據其所發出的第一序列資料SD1以及所接收的第二序列資料SD2來判斷出連接器240與測試卡120’之間的連接狀態。
藉由上述的方式,只需要使用一個JTAG介面就能夠測試用來傳輸差動訊號的連接器,相較於圖1A與圖1B的實施例更佳節省了一個JTAG介面的使用。
圖3繪示本新型創作一實施例的測試系統的示意圖。
請參照圖3,圖1A、圖1B以及圖2實施例中的電子裝置可例如整合為測試系統10。測試系統10是用於進行邊界掃描測試並且實作為箱子的外型,其中包括上蓋11、下座12以及氣壓閥13,其中氣壓閥13使上蓋11與下座12蓋上時得以密合。
待測的印刷電路板200放置於下座12,印刷電路板200可以包括處理器插槽210、連接器220-i(例如i=1~N,N例如但不限於4)以及連接器240,連接器220-i與連接器240分別透過印刷電路板上的佈線連接至處理器插槽210。
處理器110、測試卡120-i以及測試卡120’皆設置於上蓋11,其中處理器110與處理器插槽210對應設置,測試卡120-i與連接器220-i對應設置,並且測試卡120’與連接器240對應設置,使得上蓋11與下座12蓋上並密合時,處理器110可以插接於處理器插槽210,測試卡120-i可以插接於連接器220-i,並且測試卡120’可以插接於連接器240。
在本實施例中,測試儀器300例如可以經由測試系統中的線路連接於印刷電路板200的轉接頭230(未繪示)以及測試卡120-i,並且測試儀器300可接電以提供印刷電路板200所需的電源。
在進行測試時,只需要透過氣壓閥13將上蓋11與下座12密合地蓋上,開啟電源並且啟動處理器110,測試儀器300便能夠使用前述實施例所介紹的方法來對印刷電路板200上的連接器220-i以及連接器240進行測試,並且定位出可能有問題的接點。
綜上所述,本新型創作實施例所提出的電子裝置,利用特殊設計的擴充卡型式的測試卡以及處理器,能夠透過測試儀器來更精準的定位出印刷電路板上的問題接點,並且提升測試速度。在本新型創作實施例中,特殊設計的測試卡與處理器能夠支援現有的援邊界掃描功能,並且使用傳統上僅能測試焊死在電路板上的接點的JTAG介面,來針對印刷電路板上的連接器的接點進行測試,無須多次的重新開機就能夠更便利地定位出連接器中的問題接點。
雖然本新型創作已以實施例揭露如上,然其並非用以限定本新型創作,任何所屬技術領域中具有通常知識者,在不脫離本新型創作的精神和範圍內,當可作些許的更動與潤飾,故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧測試系統
11‧‧‧上蓋
12‧‧‧下座
13‧‧‧氣壓閥
110‧‧‧處理器
120-1、120-2、120-3、120-4、120-i、120’‧‧‧測試卡
121、121’‧‧‧控制器
122‧‧‧訊號輸入端
123‧‧‧訊號輸出端
124‧‧‧接點
125‧‧‧切換開關
126‧‧‧第一接點對
127‧‧‧第二接點對
200‧‧‧印刷電路板
210‧‧‧處理器插槽
220-1、220-2、220-3、220-4、220-i、240‧‧‧連接器
230‧‧‧轉接器
300‧‧‧測試儀器
I1‧‧‧第一JTAG介面
I2‧‧‧第二JTAG介面
P0、P1、P2、P3、P2n、P2n+1‧‧‧處理器接點
SD1‧‧‧第一序列資料
SD2‧‧‧第二序列資料
圖1A繪示本新型創作一實施例的電子裝置的示意圖。 圖1B繪示本新型創作一實施例的測試卡的示意圖。 圖2繪示本新型創作另一實施例的電子裝置的示意圖。 圖3繪示本新型創作一實施例的測試系統的示意圖。
Claims (10)
- 一種電子裝置,適於測試一印刷電路板上的一連接器,所述電子裝置包括: 一處理器,相容於該印刷電路板的一處理器插槽,並且用以從測試儀器接收一第一序列資料,以及將該第一序列資料轉換為一第一平行資料;以及 一測試卡,相容於該連接器並且耦接於該測試儀器, 其中當該處理器插接於該處理器插槽,並且該測試卡插接於該連接器時,該處理器更用以將該第一平行資料發送至該連接器,其中該測試卡用以從該連接器接收對應於該第一平行資料的一第二平行資料,將該第二平行資料轉換為一第二序列資料,並且將該第二序列資料發送至該測試儀器。
- 如申請專利範圍第1項所述的電子裝置,其中該測試卡包括: 一訊號輸出端,耦接於該測試儀器;以及 一控制器,耦接於該訊號輸出端,用以從該連接器接收對應該第一平行資料的該第二平行資料,將該第二平行資料轉換為該第二序列資料,並且透過該訊號輸出端輸出該第二序列資料。
- 如申請專利範圍第2項所述的電子裝置,其中該測試卡更包括: 一訊號輸入端,用以耦接於另一測試卡的一訊號輸出端, 其中該控制器耦接於該訊號輸入端,並且用以接收來自該另一測試卡的另一第二序列資料,以及透過該訊號輸出端輸出該另一第二序列資料。
- 如申請專利範圍第1項所述的電子裝置,其中該連接器為雙列直插式記憶體模組連接器。
- 如申請專利範圍第1項所述的電子裝置,其中該第一序列資料包括JTAG測試資料,並且該測試儀器包括JTAG測試儀器。
- 一種電子裝置,適於測試一印刷電路板上的一連接器,所述電子裝置包括: 一處理器,相容於該印刷電路板的一處理器插槽,並且用以從測試儀器接收一第一序列資料,以及將該第一序列資料轉換為一第一平行資料;以及 一測試卡,相容於該連接器並且包括多個第一接點對,其中各該第一接點對在該測試卡內形成一訊號回路, 其中當該處理器插接於該處理器插槽,並且該測試卡插接於該連接器時,該處理器更用以將該第一平行資料透過該連接器向該些第一接點對發送,從該連接器接收對應該第一平行資料的一第二平行資料,將該第二平行資料轉換為一第二序列資料,並且將該第二序列資料發送至該測試儀器。
- 如申請專利範圍第6項所述的電子裝置,其中該測試卡更包括: 一第二接點對,用以接收一電氣訊號; 一控制器,耦接於該第二接點對;以及 一切換開關,耦接於該控制器,並且設置於該些第一接點對的其中之一的該訊號回路上, 其中該控制器用以將該第二接點對所接收的該電氣訊號與一預設訊號進行比對,並且控制該切換開關以將一比對結果通知該測試儀器。
- 如申請專利範圍第7項所述的電子裝置,其中該電氣訊號包括一電源訊號、一接地訊號以及一MISC訊號其中之一或其組合。
- 如申請專利範圍第6項所述的電子裝置,其中該連接器為PCI-E連接器、USB連接器以及SATA連接器的其中之一。
- 如申請專利範圍第6項所述的電子裝置,其中該第一序列資料包括JTAG測試資料,並且該測試儀器包括JTAG測試儀器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862629712P | 2018-02-13 | 2018-02-13 | |
US62/629,712 | 2018-02-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM577498U true TWM577498U (zh) | 2019-05-01 |
Family
ID=67352944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107216516U TWM577498U (zh) | 2018-02-13 | 2018-12-05 | 電子裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM577498U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI698053B (zh) * | 2019-08-07 | 2020-07-01 | 宇瞻科技股份有限公司 | 具金手指連接介面及電連接器之儲存裝置 |
TWI708954B (zh) * | 2019-09-19 | 2020-11-01 | 英業達股份有限公司 | 邊界掃描測試系統及其方法 |
TWI822502B (zh) * | 2022-12-01 | 2023-11-11 | 英業達股份有限公司 | Jtag集線器的jtag連接介面致能與禁能控制系統及其方法 |
TWI826248B (zh) * | 2023-02-01 | 2023-12-11 | 神雲科技股份有限公司 | 電腦系統 |
-
2018
- 2018-12-05 TW TW107216516U patent/TWM577498U/zh unknown
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI698053B (zh) * | 2019-08-07 | 2020-07-01 | 宇瞻科技股份有限公司 | 具金手指連接介面及電連接器之儲存裝置 |
TWI708954B (zh) * | 2019-09-19 | 2020-11-01 | 英業達股份有限公司 | 邊界掃描測試系統及其方法 |
TWI822502B (zh) * | 2022-12-01 | 2023-11-11 | 英業達股份有限公司 | Jtag集線器的jtag連接介面致能與禁能控制系統及其方法 |
TWI826248B (zh) * | 2023-02-01 | 2023-12-11 | 神雲科技股份有限公司 | 電腦系統 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWM577498U (zh) | 電子裝置 | |
US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
TWI416117B (zh) | 探針卡 | |
TW521151B (en) | Pin block structure for mounting contact pins | |
US20080106294A1 (en) | Apparatus and method for universal connectivity in test applications | |
US7478298B2 (en) | Method and system for backplane testing using generic boundary-scan units | |
US8441273B2 (en) | Testing card and testing system for USB port | |
TWI752454B (zh) | 用於測試晶片或晶粒的設備 | |
CN108255652B (zh) | 一种信号测试装置 | |
CN211062033U (zh) | 测试转接器以及测试设备 | |
US7288949B2 (en) | Semiconductor test interface | |
JPH10227830A (ja) | Icテスタ用テストボード | |
CN111290891B (zh) | 计算机***及测试计算机***的方法 | |
US9622336B2 (en) | Releasable probe connection | |
CN209182424U (zh) | 测试工具 | |
CN109324988A (zh) | 一种基于3u vpx架构的标准机箱在线硬件调试转接板 | |
JP2008261853A (ja) | 試験装置及び診断用パフォーマンスボード | |
US20090256582A1 (en) | Test circuit board | |
CN109840170B (zh) | Pcie信号量测电路 | |
US7187193B2 (en) | MCU test device for multiple integrated circuit chips | |
US7489154B2 (en) | Testing high frequency signals on a trace | |
US20100259278A1 (en) | Testing circuit board | |
US20230147867A1 (en) | Probe card device and testing equipment thereof | |
CN219811169U (zh) | 计算设备 | |
TWI828439B (zh) | 無jtag串接測試電路板的dimm插槽測試系統及其方法 |