TWI743994B - 多層基板及其製作方法 - Google Patents

多層基板及其製作方法 Download PDF

Info

Publication number
TWI743994B
TWI743994B TW109131952A TW109131952A TWI743994B TW I743994 B TWI743994 B TW I743994B TW 109131952 A TW109131952 A TW 109131952A TW 109131952 A TW109131952 A TW 109131952A TW I743994 B TWI743994 B TW I743994B
Authority
TW
Taiwan
Prior art keywords
layer
hole
circuit
multilayer substrate
starting
Prior art date
Application number
TW109131952A
Other languages
English (en)
Other versions
TW202202017A (zh
Inventor
陳先明
馮磊
黃本霞
洪業杰
Original Assignee
大陸商珠海越亞半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海越亞半導體股份有限公司 filed Critical 大陸商珠海越亞半導體股份有限公司
Application granted granted Critical
Publication of TWI743994B publication Critical patent/TWI743994B/zh
Publication of TW202202017A publication Critical patent/TW202202017A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0076—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the composition of the mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明公開了一種多層基板及其製作方法，多層基板包括依次層疊的多個介電層；公共線路，設置在頂端或底端的所述介電層上；多個第一通孔柱，分別嵌入在相應的所述介電層內，多個所述第一通孔柱臺階式連接後與所述公共線路連接。對於非電源功率、信號傳輸的公共線路，採用第一通孔柱臺階式連接後進行貫通連接，可以省去第一通孔柱之間連接的墊盤(Pad)，避免墊盤(Pad)佔用線路板的佈線面積，從而增大傳輸線路佈線的可用面積。

Description

多層基板及其製作方法
本發明涉及電路板技術領域，特別涉及一種多層基板及其製作方法。
隨著電子技術的發展，電子元件的結構越來越複雜，小型化、集成化和散熱效果越來越高。目前在行業中，多層板層與層之間的線路通過金屬化孔或銅柱進行導通。其中一種廣泛實施的創建層間互連通孔的製造技術是採用鐳射鑽孔，所鑽出的孔穿透後續佈置的介電基板直到最後的金屬層，後續填充金屬，通常是銅，該金屬通過鍍覆技術沉積在其中。這種成孔方法有時也被稱為“鑽填”，由此產生的通孔可稱為“鑽填通孔”。
由於在現有技術中的定位限制，只能將通孔位置控制在應處位置的10微米內，且由於鐳射鑽孔的限制，還存在約50~60微米直徑的最小通孔尺寸限制。在孔或銅柱以及線路製作時，由於層與層之間對位精度的限制，要求導通的線路向外擴展環寬以形成墊盤(Pad)，以避免層與層之間的線路連接不良。對於面積有限的線路板，墊盤(Pad)的數量越多，電源功率、信號傳輸等傳輸線路的佈線面積越小。而為了實現線路板的小型化，目前的應對方法是將線路以及孔或銅柱的尺寸進行縮減，這就導致產品的信號傳輸性能和散熱效果下降。
本發明旨在至少解決現有技術中存在的技術問題之一。為此，本發明提出一種多層基板，能夠省去墊盤(Pad)，增大傳輸線路佈線的可用面積。
第一方面，根據本發明實施例的多層基板，包括依次層疊的多個介電層；公共線路，設置在頂端或底端的所述介電層上；多個第一通孔柱，分別嵌入在相應的所述介電層內，多個所述第一通孔柱臺階式連接後與所述公共線路連接。
根據本發明實施例的多層基板，至少具有以下有益效果：
對於非電源功率、信號傳輸的公共線路，採用第一通孔柱臺階式連接後進行貫通連接，可以省去第一通孔柱之間連接的墊盤(Pad)，避免墊盤(Pad)佔用線路板的佈線面積，從而增大傳輸線路佈線的可用面積。
根據本發明的一些實施例，相鄰層的所述第一通孔柱之間設置有第一種子層，和/或，所述第一通孔柱和所述公共線路之間設置有第二種子層。
根據本發明的一些實施例，所述第一種子層和所述第二種子層的材料為鎳(Ni)、金(Au)、銅(Cu)或鈀(Pd)中的至少一種。
根據本發明的一些實施例，所述第一種子層和所述介電層之間設置有第一黏附金屬層，和/或所述第二種子層和所述介電層之間設置有第二黏附金屬層。
根據本發明的一些實施例，所述第一黏附金屬層和所述第二黏附金屬層的材料為鈦(Ti)、鉭(Ta)、鎢(W)、鎳(Ni)、鉻(Cr)、鉑(Pt)、鋁(Al)和銅(Cu)中的至少一種。
根據本發明的一些實施例，所述第一通孔柱在X-Y平面內的投影形狀為圓形或方形。
第二方面，根據本發明實施例的多層基板的製作方法，包括以下步驟： 步驟S100、選取起始層，並在所述起始層上製作具有第一線路圖形的第一線路層； 步驟S200、在所述起始層和所述第一線路層上製作第一通孔層，所述第一通孔層包括第一通孔柱和第二通孔柱，所述第一通孔柱設置在所述第一線路圖形的溝槽內，所述第二通孔柱設置在所述第一線路圖形上； 步驟S300、將介電材料層壓在所述第一通孔層上，以獲得半堆疊體，並對所述半堆疊體進行減薄，以露出所述第一通孔柱和所述第二通孔柱的端部，並將至少一個所述第一通孔柱或所述第二通孔柱的端部用作對準的定位標記； 步驟S400、將所述半堆疊體和所述起始層分離； 步驟S500、選取所述半堆疊體為新的起始層，重複步驟S100和步驟S300以形成多個層，其中，每一層半堆疊體的所述第一通孔柱與在先層半堆疊體的所述第一通孔柱階梯式連接，每一層半堆疊體的所述第二通孔柱與下一層半堆疊體的所述第一線路圖形連接； 步驟S600、在最後一層半堆疊體的外表面製作具有第二線路圖形的第二線路層，所述第二線路圖形包括公共線路和傳輸線路，最後一層半堆疊體的所述第一通孔柱與所述公共線路連接，最後一層半堆疊體的所述第二通孔柱與所述傳輸線路連接。
根據本發明實施例的多層基板的製作方法，至少具有以下有益效果：
本發明實施例的製作方法將至少一個所述第一通孔柱或所述第二通孔柱的端部用作對準的定位標記，可以提高對位元的精准度，每一層半堆疊體的第一通孔柱與在先層半堆疊體的第一通孔柱階梯式連接，每一層半堆疊體的第二通孔柱與下一層半堆疊體的線路圖形連接，使多層基板成型後，不同層之間的第一通孔柱臺階式貫通連接於公共線路，可以省去不同層的第一通孔柱之間連接的墊盤(Pad)，從而增大傳輸線路佈線的可用面積。
根據本發明的一些實施例，所述步驟S100具體包括以下步驟： 步驟S110、選取起始層； 步驟S120、在所述起始層上製作第一種子層； 步驟S130、在所述第一種子層上加工第一光刻膠層； 步驟S140、曝光並顯影所述第一光刻膠層以形成第一特徵圖案； 步驟S150、在所述第一特徵圖案中電鍍金屬以形成所述第一線路層； 步驟S160、去除所述第一光刻膠層。
根據本發明的一些實施例，所述步驟S200具體包括以下步驟： 步驟S210、在所述起始層和所述第一線路層上加工第二光刻膠層； 步驟S220、曝光並顯影所述第二光刻膠層以形成第二特徵圖案； 步驟S230、在所述第二特徵圖案中電鍍金屬以形成所述第一通孔層； 步驟S240、去除所述第二光刻膠層。
根據本發明的一些實施例，所述步驟S120具體包括以下步驟： 步驟S121、在所述起始層上製作第一黏附金屬層； 步驟S122、在所述第一黏附金屬層上製作所述第一種子層。
本發明的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐瞭解到。
下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用於解釋本發明，而不能理解為對本發明的限制。
在本發明的描述中，需要理解的是，涉及到方位描述，例如上、下、X、Y、Z等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。
在本發明的描述中，多個或多的含義是兩個以上，大於、小於、超過等理解為不包括本數，以上、以下、以內等理解為包括本數。如果有描述到第一、第二只是用於區分技術特徵為目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量或者隱含指明所指示的技術特徵的先後關係。
本發明的描述中，除非另有明確的限定，設置、連接等詞語應做廣義理解，所屬技術領域技術人員可以結合技術方案的具體內容合理確定上述詞語在本發明中的具體含義。
在以下說明中，涉及的是由在介電基體中的金屬通孔構成的支撐結構，特別是在聚合物基體中的銅通孔柱，这些聚合物基體包括但不限于玻璃纖維增強的聚醯亞胺、環氧樹脂或BT（雙馬來醯亞胺/三嗪）或它們的混合物。
如赫爾維茨(Hurwitz)等人的美國專利US 7,682,972、US 7,669,320和US 7,635,641中所述，根據Access公司的光刻膠和圖案或面板鍍覆以及層壓技術，對於特徵結構的面內尺寸並不存在有效的上限，上述美國專利通過引用併入本文。
請參照圖1，圖1是現有技術的多層基板100與本發明實施例的多層基板200的截面比較圖。現有技術的多層基板100包括被絕緣各層的介電層110隔離的元件或特徵結構108的特徵結構層120。穿過介電層110的通孔118提供在相鄰的功能或特徵結構層之間的電連接。因此，特徵結構層120包括在X-Y平面上通常敷設在層內的特徵結構108（即上文背景技術中提到的墊盤(Pad)），以及跨介電層110導通電流的通孔118。通孔118設計為具有最小的電感並得到充分的隔離以在其間具有最小的電容。
請繼續參照圖1，本發明實施例公開的一種多層基板200，包括多個介電層214，介電層214位於X-Y平面內，多個介電層214在Z軸方向上依次層疊形成三維結構，層疊後，頂端或底端的介電層214上設置有公共線路231，本實施例中，公共線路231為用作非電源功率或信號傳輸的線路，多層基板200還包括多個第一通孔柱212，多個第一通孔柱212分別嵌入在相應的介電層214內，多個第一通孔柱212臺階式連接後與公共線路231連接。
從圖1的對比可知，對於非電源功率、信號傳輸的公共線路231，採用第一通孔柱212臺階式連接後進行貫通連接，可以省去第一通孔柱212之間連接的墊盤(Pad)，至少具有以下的有益效果：
1. 有利於提高線路的集成度以及提高信號傳輸密度；
2. 避免墊盤(Pad)佔用線路板的佈線面積，給電源功率或信號傳輸的傳輸線路232騰出更大的空間，可以加大傳輸線路232的線寬、導通孔或通孔柱的尺寸，提高產品的散熱性能，以及在一定程度上減小回路的電阻值，降低回路的壓降；
3. 省去墊盤(Pad)，提高了線路板佈線的空間利用率，可在一定程度上促進產品的小型化。
在生產過程中，為了提高相鄰層的第一通孔柱212之間的結合力，相鄰層的第一通孔柱212之間設置有第一種子層420，或者為了提高第一通孔柱212和公共線路231之間的結合力，第一通孔柱212和公共線路231之間設置有第二種子層430，應當理解，第一種子層420和第二種子層430可以同時設置，即為了提高相鄰層的第一通孔柱212之間的結合力以及第一通孔柱212和公共線路231之間的結合力，鄰層的第一通孔柱212之間設置有第一種子層420，而第一通孔柱212和公共線路231之間設置有第二種子層430。具體的，第一種子層420和第二種子層430的材料為鎳(Ni)、金(Au)、銅(Cu)或鈀(Pd)中的至少一種，第一種子層420和第二種子層430可以通過濺射或化學鍍沉積方法進行沉積。
為了便於第一種子層420黏附在在先層的介電層214上，第一種子層420和介電層214之間還設置有第一黏附金屬層410，或者為了便於第二種子層430黏附在在先層的介電層214上，第二種子層430和介電層214之間還設置有第二黏附金屬層，值得理解的是，第一黏附金屬層410和第二黏附金屬層可以同時設置，即當同時設置第一種子層420和第二種子層430時，第一種子層420分別黏附在第一黏附金屬層410上，第二種子層430黏附在第二黏附金屬層上。具體的，第一黏附金屬層410和第二黏附金屬層的材料為鈦(Ti)、鉭(Ta)、鎢(W)、鎳(Ni)、鉻(Cr)、鉑(Pt)、鋁(Al)和銅(Cu)中的至少一種。第一黏附金屬層410和第二黏附金屬層可以通過物理氣象沉積（PVD）或化學鍍沉積方法進行沉積。
當利用鑽填技術製造通孔時，通孔通常具有基本圓形截面，因為它們是通過先在電介質中鑽出鐳射孔來製造的。由於電介質具有異質性和各向異性，並且由含有無機填料和玻璃纖維增強的聚合物基體組成，因此其圓形截面通常邊緣粗糙並且其截面會略微偏離真正的圓形。此外，通孔往往具有某種程度的錐度，即為逆截頭錐形而非圓柱形。利用“鑽填通孔”的方法，由於截面控制和形狀方面的困難，使得不能製造非圓形孔。
而本發明實施例利用鍍覆和光刻膠技術的靈活性，可以經濟有效地製造寬範圍的通孔形狀和尺寸，此外，可以在同一層中製造不同形狀和尺寸的通孔。由阿米技術公司（AMITEC）在其專利中開發的通孔柱方法，能夠實現利用大尺寸通孔層在X-Y平面內進行導電的“導體通孔”結構。這在使用銅圖案鍍覆方法時特別有利，在光刻膠材料中可以生成光滑、筆直、非錐形的溝槽，然後利用金屬種子層通過後續在這些溝槽中沉積銅來填充，隨後通過在這些溝槽中圖案鍍覆銅來填充。與鑽填通孔方法不同的是，通孔柱技術能夠使光刻膠層中的溝槽被填充以得到凹痕較少和凸起較少的銅連接。在沉積銅之後，接著剝除光刻膠，隨後移除金屬種子層並在其上和其周圍塗覆永久性的聚合物-玻璃電介質。由此產生的“通孔導體”結構可利用如赫爾維茨（Hurwitz）等人的美國專利號為US 7,682,972、US 7,669,320和US 7,635,641的專利中所描述的工藝流程。因此，本實施例能夠實現第一通孔柱212在X-Y平面內的投影形狀為圓形或方形。
本發明實施例還公開一種多層基板200的製作方法，其中一些製作步驟，例如光刻膠的添加、曝光、顯影以及後續的去除步驟在此處沒有詳細討論，因為這些步驟中的材料以及處理流程都是屬於公知常識，如果在此詳細論述會使得本說明非常繁瑣。可以很確切地說，本領域內技術人員能夠根據一些例如規格、基底複雜程度和元器件等參數來對於製作流程和材料作出合適的選擇，在以下的說明中，um等同於μm、微米，1 um=10 -6m（米）。請參照圖2，本發明實施例的多層基板200的製作方法包括以下步驟：
步驟S100、選取起始層，並在起始層上製作具有第一線路圖形的第一線路層211，具體的，如圖3所示，步驟S100包括以下步驟：
步驟S110、選取起始層；
請參照圖4，本實施例採用雙面銅箔300作為起始層，雙面銅箔300包括基材層310、覆蓋於基材層310上下表面的18 um銅箔320以及覆蓋於18 um銅箔320表面的3um銅箔330。
步驟S120、在起始層上製作第一種子層420，其中如圖5所示，步驟S120具體包括以下步驟：
步驟S121、在起始層上製作第一黏附金屬層410；
請參照圖6，本實施例為雙面製作，第一黏附金屬層410沉積在雙面銅箔300的上下表面，在一些實施例中，第一黏附金屬層410可過物理氣象沉積（PVD）或化學鍍沉積方法進行沉積，第一黏附金屬層410的材料為鈦(Ti)、鉭(Ta)、鎢(W)、鎳(Ni)、鉻(Cr)、鉑(Pt)、鋁(Al)和銅(Cu)中的至少一種，第一黏附金屬層410便於後續的第一種子層420黏附在起始層上。
步驟S122、請繼續參照圖6，在第一黏附金屬層410上製作第一種子層420。
在一些實施例中，第一種子層420可以通過濺射或化學鍍沉積方法進行沉積，第一種子層420的材料為鎳(Ni)、金(Au)、銅(Cu)或鈀(Pd)中的至少一種。
步驟S130、請參照圖7，在第一種子層420上加工第一光刻膠層510；
步驟S140、請繼續參照圖7，曝光並顯影第一光刻膠層510以形成第一特徵圖案；
步驟S150、請繼續參照圖7，在第一特徵圖案中電鍍金屬以形成第一線路層211；
步驟S160、去除第一光刻膠層510，留下直立的第一線路圖形，第一線路圖形是指根據生產資料製作的、具有電信號傳輸功能的金屬線路，通常為銅線路，相鄰的銅線路之間具有溝槽，以滿足電氣間距要求。
步驟S200、請參照圖8，在起始層和第一線路層211上製作第一通孔層，第一通孔層包括第一通孔柱212和第二通孔柱213，第一通孔柱212設置在第一線路圖形的溝槽內，第二通孔柱213設置在第一線路圖形上；
請繼續參照圖8和圖9，步驟S200具體包括以下步驟：
步驟S210、在起始層和第一線路層211上加工第二光刻膠層520；
步驟S220、曝光並顯影第二光刻膠層520以形成第二特徵圖案；
步驟S230、在第二特徵圖案中電鍍金屬以形成第一通孔層；
步驟S240、去除第二光刻膠層520。
步驟S300、請參照圖10，將介電材料層壓在第一通孔層上，形成介電層214，以獲得半堆疊體，並對半堆疊體進行減薄，以露出第一通孔柱212和第二通孔柱213的端部，並將至少一個第一通孔柱212或第二通孔柱213的端部用作對準的定位標記；
本實施例的半堆疊體包括第一線路層211、第一通孔層以及包圍在第一線路層211和第一通孔層外側的介電層214。對半堆疊體進行減薄，可以通過機械研磨或拋光、化學機械拋光（CMP，Chemical Mechanical Polishing）來完成，減薄處理還可以使半堆疊體平坦化，便於後續構建額外的層以及精准對位，其中，將至少一個第一通孔柱212或第二通孔柱213的端部用作對準的定位標記，有利於提高對位元的精度，其原理已在現有技術中公開，如赫爾維茨（Hurwitz）等人的美國專利號為US1,353,1948的專利，該專利通過引用全部併入本文。對位精度的提高，結合第一通孔柱212的臺階式連接結構，可以省去相鄰層的第一通孔柱212之間的墊盤(Pad)。
步驟S400、請參照圖10和圖11，將半堆疊體和起始層分離，半堆疊體和起始層的分離可通過現有的線路板分層設備和工藝來實現，在本實施例不再進行累述，分離得到的半堆疊體即為多層基板200的第一層210；
步驟S500、選取步驟S400分離得到的半堆疊體為新的起始層，重複步驟S100和步驟S300以形成多個層，其中，每一層半堆疊體的第一通孔柱212與在先層半堆疊體的第一通孔柱212階梯式連接，每一層半堆疊體的第二通孔柱213與下一層半堆疊體的第一線路圖形連接；
具體的，下面以多層基板200第二層的製作流程為例進行敘述，步驟S500包括以下步驟：
步驟S511、請參照圖12，按照步驟S110選取與起始層分離後的半堆疊體為新的起始層，本實施例為單面製作，因此在半堆疊體的第一面加工第三光刻膠層530；
步驟S512、按照步驟S120在半堆疊體的第二面製作第一種子層420，其中半堆疊體的第一面為靠近第一線路圖形的一面，第二面與第一面相對設置，需要說明的是，為了便於第一種子層420黏附在先層半堆疊體上，半堆疊體上還沉積有第一黏附金屬層410，第一種子層420黏附在第一黏附金屬層410上；
步驟S513、按照步驟S130在步驟S512生成的第一種子層420上加工第一光刻膠層510；
步驟S514、按照步驟S140曝光並顯影步驟S513生成的第一光刻膠層510以形成第一特徵圖案；
步驟S515、按照步驟S150在步驟S514生成的第一特徵圖案中電鍍金屬以形成第一線路層211；
步驟S516、按照步驟S160去除步驟S514生成的第一光刻膠層510，留下直立的第一線路圖形；
步驟S521、請參照圖13，按照步驟S210在起始層和步驟S515生成的第一線路層211上加工第二光刻膠層520；
步驟S522、按照步驟S220曝光並顯影步驟S521生成的第二光刻膠層520以形成第二特徵圖案；
步驟S523、按照步驟S230在步驟S522生成的第二特徵圖案中電鍍金屬以形成第一通孔層；
步驟S524、請參照圖14，按照步驟S240去除步驟S522生成的第二光刻膠層520，本實施例採用光刻膠清洗藥水對第二光刻膠層520進行浸泡去除，因此在此步驟中，步驟S511生成的第三光刻膠530也被一併去除，去除第二光刻膠層520後對步驟S512生成的第一種子層420進行蝕刻。
步驟S530、請參照圖15，按照步驟S300將介電材料層壓在步驟S523生成的第一通孔層上，形成介電層214，以獲得第二層的半堆疊體，從而製作多層基板200的第二層，對第二層的半堆疊體進行減薄，以露出第一通孔柱212和第二通孔柱213的端部，並將至少一個第一通孔柱212或第二通孔柱213的端部用作對準的定位標記；
步驟S540、依次類推，重複步驟S100至S300直至完成多層基板200各個層的製作。
步驟S600、請參照圖16和圖17，在最後一層半堆疊體的外表面製作第二線路層，第二線路層包括公共線路231和傳輸線路232，最後一層半堆疊體的第一通孔柱212與公共線路231連接，最後一層半堆疊體的第二通孔柱213與傳輸線路232連接。
為了提高第二線路層與第一通孔柱212、第二通孔柱213的結合力，步驟S600具體包括以下步驟：
步驟S610、請參照圖16，本實施例以單面製作為例，因此在第一層210半堆疊體的表面加工第四光刻膠層540後，在最後一層半堆疊體的下表面沉積第二黏附金屬層，第二黏附金屬層可過物理氣象沉積或化學鍍沉積方法進行沉積，第二黏附金屬層的材料為鈦(Ti)、鉭(Ta)、鎢(W)、鎳(Ni)、鉻(Cr)、鉑(Pt)、鋁(Al)和銅(Cu)中的至少一種；
步驟S620、在第二黏附金屬層上生成第二種子層430，第二種子層430可以通過濺射或化學鍍沉積方法進行沉積，第二種子層430的材料為鎳(Ni)、金(Au)、銅(Cu)或鈀(Pd)中的至少一種。
步驟S630、在第二種子層430上加工第五光刻膠層550；
步驟S640、曝光並顯影第五光刻膠層550以形成新的第三特徵圖案；
步驟S650、在第三特徵圖案中電鍍金屬以形成第二線路層；
步驟S660、去除第四光刻膠層540、第五光刻膠層550以及蝕刻第二種子層430。
本發明實施例的製作方法將至少一個第一通孔柱212或第二通孔柱213的端部用作對準的定位標記，可以提高對位元的精准度，每一層半堆疊體的第一通孔柱212與在先層半堆疊體的第一通孔柱212階梯式連接，每一層半堆疊體的第二通孔柱213與下一層半堆疊體的第一線路圖形連接，可以使多層基板200成型後，不同層之間的第一通孔柱212臺階式貫通連接於公共線路231，可以省去不同層的第一通孔柱212之間連接的墊盤(Pad)，從而增大傳輸線路232佈線的可用面積。
對於半堆疊體的生產方法，本發明實施例僅作示例性說明，在已知的各種變化的生產方法中，例如已知的面板鍍覆替代圖案鍍覆，所屬技術領域普通技術人員將會認識到，本發明不限於上文中具體圖示和描述的內容。
上面結合附圖對本發明實施例作了詳細說明，但是本發明不限於上述實施例，在所屬技術領域普通技術人員所具備的知識範圍內，還可以在不脫離本發明宗旨的前提下作出各種變化
100:多層基板
108:特徵結構
110:介電層
118:通孔
120:特徵結構層
200:多層基板
210:第一層
211:第一線路層
212:第一通孔柱
213:第二通孔柱
214:介電層
231:公共線路
232:傳輸線路
300:雙面銅箔
310:基材層
320:18 um銅箔
330:3 um銅箔
410:第一黏附金屬層
420:第一種子層
430:第二種子層
510:第一光刻膠層
520:第二光刻膠層
530:第三光刻膠層
540:第四光刻膠層
550:第五光刻膠層
S100:步驟
S110:步驟
S120:步驟
S121:步驟
S122:步驟
S130:步驟
S140:步驟
S150:步驟
S160:步驟
S200:步驟
S210:步驟
S220:步驟
S230:步驟
S240:步驟
S300:步驟
S400:步驟
S500:步驟
S511:步驟
S512:步驟
S513:步驟
S514:步驟
S515:步驟
S516:步驟
S521:步驟
S522:步驟
S523:步驟
S524:步驟
S530:步驟
S540:步驟
S600:步驟
S610:步驟
S620:步驟
S630:步驟
S640:步驟
S650:步驟
S660:步驟
本發明的上述和/或附加的方面和優點從結合下面附圖對實施例的描述中將變得明顯和容易理解，其中： 圖1為本發明實施例的多層基板與現有技術的多層基板的結構對比示意圖。 圖2為本發明實施例的方法流程圖。 圖3為本發明實施例的方法流程圖。 圖4為本發明實施例的多層基板第一層的起始層的結構示意圖。 圖5為本發明實施例的方法流程圖。 圖6為本發明實施例的多層基板第一層的第一種子層的結構示意圖。 圖7為本發明實施例的多層基板第一層的第一線路層的結構示意圖。 圖8為本發明實施例的多層基板第一層的第一通孔層的結構示意圖。 圖9為本發明實施例的方法流程圖。 圖10為本發明實施例的多層基板第一層的介電層的結構示意圖。 圖11為本發明實施例的多層基板的第一層的結構示意圖。 圖12為本發明實施例的多層基板第二層的第一線路層的結構示意圖。 圖13為本發明實施例的多層基板第二層的第二光刻膠層的結構示意圖。 圖14為本發明實施例的多層基板第二層的第一通孔層結構示意圖。 圖15為本發明實施例的多層基板第二層的介電層的結構示意圖。 圖16為本發明實施例的多層基板第二層的第四光刻膠層的結構示意圖。 圖17為本發明實施例的多層基板第二層的第二線路層的結構示意圖。
100:多層基板
108:特徵結構
110:介電層
118:通孔
120:特徵結構層
200:多層基板
211:第一線路層
212:第一通孔柱
213:第二通孔柱
214:介電層
231:公共線路
232:傳輸線路
420:第一種子層
430:第二種子層

Claims (9)

  1. 一種多層基板，其特徵在於，包括：依次層疊的多個介電層；公共線路，設置在頂端或底端的所述介電層上；多個第一通孔柱，分別嵌入在相應的所述介電層內，多個所述第一通孔柱臺階式連接後與所述公共線路連接；其中，相鄰層的所述第一通孔柱之間設置有第一種子層，和/或所述第一通孔柱和所述公共線路之間設置有第二種子層。
  2. 如請求項1所述的多層基板，其特徵在於，所述第一種子層和所述第二種子層的材料為鎳(Ni)、金(Au)、銅(Cu)或鈀(Pd)中的至少一種。
  3. 如請求項1或2所述的多層基板，其特徵在於，所述第一種子層和所述介電層之間設置有第一黏附金屬層，和/或，所述第二種子層和所述介電層之間設置有第二黏附金屬層。
  4. 如請求項3所述的多層基板，其特徵在於，第一黏附金屬層和所述第二黏附金屬層的材料為鈦(Ti)、鉭(Ta)、鎢(W)、鎳(Ni)、鉻(Cr)、鉑(Pt)、鋁(Al)和銅(Cu)中的至少一種。
  5. 如請求項1所述的多層基板，其特徵在於，所述第一通孔柱在X-Y平面內的投影形狀為圓形或方形。
  6. 一種多層基板的製作方法，其特徵在於，包括以下步驟：步驟S100、選取起始層，並在所述起始層上製作具有第一線路圖形的第一線路層；步驟S200、在所述起始層和所述第一線路層上製作第一通孔層，所述第一 通孔層包括第一通孔柱和第二通孔柱，所述第一通孔柱設置在所述第一線路圖形的溝槽內，所述第二通孔柱設置在所述第一線路圖形上；步驟S300、將介電材料層壓在所述第一通孔層上，以獲得半堆疊體，並對所述半堆疊體進行減薄，以露出所述第一通孔柱和所述第二通孔柱的端部，並將至少一個所述第一通孔柱或所述第二通孔柱的端部用作對準的定位標記；步驟S400、將所述半堆疊體和所述起始層分離；步驟S500、選取所述半堆疊體為新的起始層，重複步驟S100和步驟S300以形成多個層，其中，每一層半堆疊體的所述第一通孔柱與在先層半堆疊體的所述第一通孔柱階梯式連接，每一層半堆疊體的所述第二通孔柱與下一層半堆疊體的所述第一線路圖形連接；步驟S600、在最後一層半堆疊體的外表面製作具有第二線路圖形的第二線路層，所述第二線路圖形包括公共線路和傳輸線路，最後一層半堆疊體的所述第一通孔柱與所述公共線路連接，最後一層半堆疊體的所述第二通孔柱與所述傳輸線路連接。
  7. 如請求項6所述的多層基板的製作方法，其特徵在於，所述步驟S100具體包括以下步驟：步驟S110、選取起始層；步驟S120、在所述起始層上製作第一種子層；步驟S130、在所述第一種子層上加工第一光刻膠層；步驟S140、曝光並顯影所述第一光刻膠層以形成第一特徵圖案；步驟S150、在所述第一特徵圖案中電鍍金屬以形成所述第一線路層；步驟S160、去除所述第一光刻膠層。
  8. 如請求項6或7所述的多層基板的製作方法，其特徵在於，所述步驟S200具體包括以下步驟：步驟S210、在所述起始層和所述第一線路層上加工第二光刻膠層；步驟S220、曝光並顯影所述第二光刻膠層以形成第二特徵圖案；步驟S230、在所述第二特徵圖案中電鍍金屬以形成所述第一通孔層；步驟S240、去除所述第二光刻膠層。
  9. 如請求項7所述的多層基板的製作方法，其特徵在於，所述步驟S120具體包括以下步驟：步驟S121、在所述起始層上製作第一黏附金屬層；步驟S122、在所述第一黏附金屬層上製作所述第一種子層。
TW109131952A 2020-06-17 2020-09-16 多層基板及其製作方法 TWI743994B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010551905.3 2020-06-17
CN202010551905.3A CN111741592B (zh) 2020-06-17 2020-06-17 多层基板及其制作方法

Publications (2)

Publication Number Publication Date
TWI743994B true TWI743994B (zh) 2021-10-21
TW202202017A TW202202017A (zh) 2022-01-01

Family

ID=72649525

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131952A TWI743994B (zh) 2020-06-17 2020-09-16 多層基板及其製作方法

Country Status (6)

Country Link
US (1) US20230199957A1 (zh)
JP (1) JP7450063B2 (zh)
KR (1) KR20220142526A (zh)
CN (1) CN111741592B (zh)
TW (1) TWI743994B (zh)
WO (1) WO2021253574A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442955C (zh) * 2001-10-26 2008-12-10 松下电工株式会社 配线板用板材及其制造方法、多层板及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2003163323A (ja) 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
JP2005011883A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
US6987316B2 (en) 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
JP5212359B2 (ja) 2007-03-09 2013-06-19 株式会社村田製作所 多層配線基板及びその製造方法
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
CN103891425B (zh) 2011-10-21 2017-06-13 株式会社村田制作所 多层布线基板、探针卡以及多层布线基板的制造方法
US9269593B2 (en) * 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
US8987602B2 (en) * 2012-06-14 2015-03-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with cofabricated metal core
JP2016162835A (ja) 2015-02-27 2016-09-05 イビデン株式会社 多層配線板
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
KR102608521B1 (ko) * 2016-05-27 2023-12-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP2019102660A (ja) 2017-12-04 2019-06-24 富士通株式会社 電子装置及び電子装置の製造方法
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442955C (zh) * 2001-10-26 2008-12-10 松下电工株式会社 配线板用板材及其制造方法、多层板及其制造方法

Also Published As

Publication number Publication date
WO2021253574A1 (zh) 2021-12-23
KR20220142526A (ko) 2022-10-21
CN111741592B (zh) 2021-09-21
CN111741592A (zh) 2020-10-02
JP7450063B2 (ja) 2024-03-14
US20230199957A1 (en) 2023-06-22
JP2023518965A (ja) 2023-05-09
TW202202017A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
KR101570055B1 (ko) 계단식 구멍을 갖는 다층 전자 구조체
TWI380422B (zh)
TWI637672B (zh) 在芯片和基板之間的新型端接和連接
KR101385007B1 (ko) 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체
JP6079992B2 (ja) 一体的金属コアを備えた多層電子支持構造体
JP2013247357A (ja) 一体的階段状スタック構造体を備えた多層電子構造体
TW201506969A (zh) 嵌入在聚合物電介質中的薄膜電容器
TWI556702B (zh) 具有在平面內方向上延伸的一體化通孔的多層電子結構
JP2020129576A (ja) 半導体パッケージ基板の製造方法
TW201413907A (zh) 具有新型傳輸線的多層電子結構
TWI743994B (zh) 多層基板及其製作方法
TWI580326B (zh) 多層電子支持結構的層間對准
JP2003264368A (ja) 多層電気配線回路基板及びその製造方法
WO2022202548A1 (ja) 配線体、実装基板、配線付き配線転写版、配線体用中間材、配線体の製造方法、及び、実装基板の製造方法
WO2022202547A1 (ja) 配線体、実装基板、配線体の製造方法、及び、実装基板の製造方法
WO2022202552A1 (ja) 配線転写版、配線付き配線転写版、配線体用中間材、及び、配線体の製造方法