JP6874974B2 - 不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム - Google Patents
不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム Download PDFInfo
- Publication number
- JP6874974B2 JP6874974B2 JP2017053982A JP2017053982A JP6874974B2 JP 6874974 B2 JP6874974 B2 JP 6874974B2 JP 2017053982 A JP2017053982 A JP 2017053982A JP 2017053982 A JP2017053982 A JP 2017053982A JP 6874974 B2 JP6874974 B2 JP 6874974B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output terminal
- input terminal
- signal
- connection state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
特許文献1には、関連する技術として、1つの直流主電源から複数のインバータに並列に電力給電するように構成された電力変換装置において、インバータの短絡モード不良を検出し、直流主電源を停止させる技術が記載されている。
そのような電気機器では、複数の電源回路を備える冗長電源システムが使用される場合がある。冗長電源システムでは、他の電源回路に不具合が発生した場合に、不具合が発生した電源回路から自電源回路を切り離してその不具合の影響を受けないようにするORing回路が備えられることがある。他の電源回路に不具合が発生した場合に、ORing回路を用いて他の電源回路から自電源回路を確実に切り離すために、ORing回路におけるスイッチ部に不具合が発生したことをより正確に判定することのできる技術が求められていた。
本発明の一実施形態による電源システム1の構成について説明する。
本発明の一実施形態による電源システム1は、図1に示すように、複数の電源装置2、負荷3と、を備える。電源システム1では、負荷3に常に電力を供給できるように電源装置2を複数備え、冗長性を持たせている。
スイッチ部201は、スイッチ素子201aと、ダイオード201bと、を備える。
スイッチ素子201aは、制御端子Gに入力される接続状態制御信号SW_ONに基づいて、入力端子INと出力端子OUTとの間の接続状態が決定される。接続状態とは、スイッチ素子201aの入力端子INと出力端子OUTとが短絡状態または開放状態のことである。
ダイオード201bは、スイッチ素子201aの入力端子INと出力端子OUTとが短絡状態である場合、動作しない。すなわち、ダイオード201bのアノードとカソードの間の電圧は0ボルトとなり、ダイオード201bは電流を流さない。また、ダイオード201bは、スイッチ素子201aの入力端子INと出力端子OUTとが開放状態である場合、動作する。すなわち、ダイオード201bのアノードとカソードの間の電圧はダイオード201bの順方向電圧VFとなり、ダイオード201bは電流を流す。
具体的には、ORing制御部202は、スイッチ素子201aの制御端子Gに接続状態制御信号SW_ONを入力する。スイッチ素子201aは、制御端子Gに入力される接続状態制御信号SW_ONに応じた接続状態になる。
本発明の実施形態においては、例えば、スイッチ素子201aの制御端子GにHighレベルの接続状態制御信号SW_ONが入力されると、スイッチ素子201aの入力端子INと出力端子OUTとの間の接続状態が短絡状態となる。また、スイッチ素子201aの制御端子GにLowレベルの接続状態制御信号SW_ONが入力されると、スイッチ素子201aの入力端子INと出力端子OUTとの間の接続状態が開放状態となる。
また、本発明の別の実施形態においては、例えば、スイッチ素子201aの制御端子GにHighレベルの接続状態制御信号SW_ONが入力されると、スイッチ素子201aの入力端子INと出力端子OUTとの間の接続状態が開放状態となる。また、スイッチ素子201aの制御端子GにLowレベルの接続状態制御信号SW_ONが入力されると、スイッチ素子201aの入力端子INと出力端子OUTとの間の接続状態が短絡状態となる。
後述する例のように、負荷3が抵抗負荷であり、第1端子が出力端子OUTに接続され、第2端子がグラウンドGNDに接続されているものとする。この場合、入力端子INの電位は、出力端子OUTの電位よりも高くなる。
ゲート−ソース間電圧VGS、ドレイン−ソース間電圧VDS、nMOSトランジスタ201aのしきい値電圧VTHとする。ORing制御部202は、電圧の関係が(VDS≧VGS−VTH)の条件を満足する接続状態制御信号SW_ONをスイッチ素子201aの制御端子Gに入力する。すると、スイッチ素子201aの入力端子INと出力端子OUTとの間の接続状態が短絡状態となる。また、電圧の関係が(VDS<VGS−VTH)の条件を満足すると、スイッチ素子201aの入力端子INと出力端子OUTとの間の接続状態が開放状態となる。
ゲート−ソース間電圧VGS、ドレイン−ソース間電圧VDS、nMOSトランジスタ201aのしきい値電圧VTHとする。ORing制御部202は、電圧の関係が(絶対値VDS≧絶対値(VGS−VTH))の条件を満足する接続状態制御信号SW_ONをスイッチ素子201aの制御端子Gに入力する。すると、スイッチ素子201aの入力端子INと出力端子OUTとの間の接続状態が短絡状態となる。また、電圧の関係が(絶対値VDS<絶対値(VGS−VTH))の条件を満足すると、スイッチ素子201aの入力端子INと出力端子OUTとの間の接続状態が開放状態となる。
また、ダイオード201bは、スイッチ素子201aの入力端子INと出力端子OUTとの間に接続される。具体的には、ダイオード201bのアノードは、スイッチ素子201aの入力端子INに接続される。また、ダイオード201bのカソードは、スイッチ素子201aの出力端子OUTに接続される。
ダイオード201bは、スイッチ素子201aの入力端子INと出力端子OUTとが短絡状態である場合、動作しない。すなわち、ダイオード201bのアノードとカソードの間の電圧は0ボルトとなり、ダイオード201bは電流を流さない。また、ダイオード201bは、スイッチ素子201aの入力端子INと出力端子OUTとが開放状態である場合、動作する。すなわち、ダイオード201bのアノードとカソードの間の電圧はダイオード201bの順方向電圧VFとなり、ダイオード201bは電流を流す。
このようにして、コンパレータ301の第1入力端子に、直流電圧Vrefが印加され、コンパレータ301の第2入力端子に単出力端子に、差動入力端子間の電圧ΔVそのもの、または、差動入力端子間の電圧ΔVを差動増幅器の増幅率Avで増幅した電圧AvΔVを印加する。
コンパレータ301は、例えば、電圧ΔVが直流電圧Vrefよりも高い場合、出力端子を介して、Lowレベルの電圧をANDゲート304に出力する。また、コンパレータ301は、例えば、電圧ΔVが直流電圧Vrefよりも低い場合、出力端子を介して、Highレベルの電圧をANDゲート304に出力する。
コンパレータ301は、例えば、電圧AvΔVが直流電圧Vrefよりも高い場合、出力端子を介して、Lowレベルの電圧をANDゲート304に出力する。また、コンパレータ301は、例えば、電圧AvΔVが直流電圧Vrefよりも低い場合、出力端子を介して、Highレベルの電圧をANDゲート304に出力する。
コンパレータ301は、例えば、直流電圧Voが直流電圧Vrefよりも高い場合、出力端子を介して、Lowレベルの電圧をANDゲート304に出力する。また、コンパレータ301は、例えば、直流電圧Voが直流電圧Vrefよりも低い場合、出力端子を介して、Highレベルの電圧をANDゲート304に出力する。
具体的には、不具合判定部308は、接続状態制御信号SW_ONがLowレベルである場合に、電圧ΔVが0ボルトであるか電圧VFであるかを判定する。より具体的には、不具合判定部308は、時刻t2と時刻t3との間におけるラッチ回路307の出力端子の電圧がLowレベルの電圧であるかHighレベルの電圧であるかを特定する。不具合判定部308は、ラッチ回路307の出力端子の電圧がLowレベルの電圧である場合、スイッチ素子201aの入力端子INと出力端子OUTとの間で短絡の不具合は発生していないと判定する。また、不具合判定部308は、ラッチ回路307の出力端子の電圧がHighレベルの電圧である場合、スイッチ素子201aの入力端子INと出力端子OUTとの間で短絡の不具合が発生していると判定する。
なお、時刻t0において、起動信号PS_ONは、Lowレベルの信号である。また、時刻t0において、接続状態制御信号SW_ONは、Lowレベルの信号である。
時刻t0は、電源装置2の起動前の状態を示し、起動信号PS_ONは、時刻t1までLowレベルの信号、すなわち、電源装置2はオフ状態である。したがって、電源装置2の出力端子における電圧は0ボルトであり、スイッチ素子201aの入力端子INと出力端子OUTとの間の電圧ΔVは0ボルトとなる。
また、時刻t1において、起動信号PS_ONは、LowレベルからHighレベルに変化する。遅延回路303が遅延させる遅延時間を遅延時間T1とすると、遅延回路303は、時刻(t1+T1)によって示される時刻t2まで、出力端子からANDゲート304の第2入力端子にLowレベルの電圧を出力し、時刻t2以降、Highレベルの電圧を出力する。
したがって、ANDゲート304は、時刻t2以降、出力端子からANDゲート306の第1入力端子にLowレベルの電圧を出力する。
したがって、ANDゲート306は、時刻t0以降、出力端子からラッチ回路307の入力端子にLowレベルの電圧を出力する。
この場合、不具合判定部308は、時刻t2と時刻t3との間におけるラッチ回路307の出力端子の電圧がLowレベルであるため、スイッチ素子201aの入力端子INと出力端子OUTとの間で短絡の不具合は発生していないと判定する。
なお、時刻t0において、起動信号PS_ONは、Lowレベルの信号である。また、時刻t0において、接続状態制御信号SW_ONは、Lowレベルの信号である。
時刻t0は、電源装置2の起動前の状態を示し、起動信号PS_ONは、時刻t1までLowレベルの信号、すなわち、電源装置2はオフ状態である。したがって、電源装置2の出力端子における電圧は0ボルトであり、スイッチ素子201aの入力端子INと出力端子OUTとの間の電圧ΔVは0ボルトとなる。
また、時刻t1において、起動信号PS_ONは、LowレベルからHighレベルに変化する。遅延回路303が遅延させる遅延時間を遅延時間T1とすると、遅延回路303は、時刻(t1+T1)によって示される時刻t2まで、出力端子からANDゲート304の第2入力端子にLowレベルの電圧を出力し、時刻t2以降、Highレベルの電圧を出力する。
したがって、ANDゲート304は、時刻t2まで、出力端子からANDゲート306の第1入力端子にLowレベルの電圧を出力し、時刻t2以降、Highレベルの電圧を出力する。
したがって、ANDゲート306は、時刻t2まで、出力端子からラッチ回路307の入力端子にLowレベルの電圧を出力する。また、ANDゲート306は、時刻t2以降時刻t3まで、Highレベルの電圧を出力する。ANDゲート306は、時刻t3以降、Lowレベルの電圧を出力する。
この場合、不具合判定部308は、時刻t2と時刻t3との間におけるラッチ回路307の出力端子の電圧がHighレベルであるため、スイッチ素子201aの入力端子INと出力端子OUTとの間で短絡の不具合が発生していると判定する。不具合判定部308は、スイッチ素子201aの入力端子INと出力端子OUTとの間で短絡の不具合が発生していると判定した場合、電源装置2をOFF状態にする制御を行うものであってもよい。
このようにすれば、電源システム1において、ORing回路20におけるスイッチ部201に不具合が発生したことをより正確に判定することができる。
本発明の実施形態による最小構成の不具合判定装置30は、図8に示すように、コンパレータ301と、不具合判定部308と、を備える。
コンパレータ301は、入力端子IN、出力端子OUT及び制御端子Gを有するスイッチ部201の入力端子INと出力端子OUTとの間のダイオード201bの順方向電圧VFに基づいて設定される基準電圧Vrefと、入力端子INと出力端子OUTとの間の電圧ΔVとを比較する。コンパレータ301は、比較した結果に応じた比較結果信号を出力する。
不具合判定部308は、入力端子INと出力端子OUTとの間の接続状態を制御する接続状態制御信号SW_ON、比較結果信号、及び、自電源装置2を起動させる起動信号に基づいて、スイッチ部201における不具合の有無を判定する。
このようにすれば、電源システム1において、ORing回路20におけるスイッチ部201に不具合が発生したことをより正確に判定することができる。
図9は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図9に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の電源システム1、電源装置2、不具合判定装置30、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
2・・・電源装置
3・・・負荷
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・コンバータ部
20・・・ORing回路
30・・・不具合判定装置
101・・・DC/DCコンバータ
102・・・コンデンサ
201・・・スイッチ部
201a・・・スイッチ素子
201b・・・ダイオード
202・・・ORing制御部
301・・・コンパレータ
302・・・電圧源
303・・・遅延回路
304、306・・・ANDゲート
305・・・INVゲート
307・・・ラッチ回路
308・・・不具合判定部
Claims (5)
- 入力端子、出力端子及び制御端子を有するスイッチ部とダイオードとを有するORing回路におけるダイオードの順方向電圧に基づいて設定される基準電圧と、前記入力端子と前記出力端子との間の電圧とを比較し、比較した結果に応じた比較結果信号を出力するコンパレータと、
前記入力端子と前記出力端子との間の接続状態を制御する接続状態制御信号、及び、前記比較結果信号に基づいて、前記スイッチ部における不具合の有無を判定する不具合判定部と、
遅延回路によって遅延した起動信号に係る信号と、前記比較結果信号との論理積を演算する第1論理ゲートと、
前記第1論理ゲートが演算した前記論理積と、前記接続状態制御信号に係る信号との論理積を演算する第2論理ゲートと、
を備え、
前記不具合判定部は、
前記第2論理ゲートが演算した演算結果に基づいて、前記不具合の有無を判定する、
不具合判定装置。 - 前記不具合は、
前記スイッチ部の前記入力端子と前記出力端子との間の短絡である、
請求項1に記載の不具合判定装置。 - 請求項1または請求項2に記載の不具合判定装置と、
入力端子、出力端子及び制御端子を有し、前記入力端子にアノードが接続され前記出力端子にカソードが接続されたダイオードを有するスイッチ部、及び、前記制御端子に入力する接続状態制御信号に基づいて、前記入力端子と前記出力端子との間の接続状態を制御する制御部を備えるORing回路と、
を備える電源装置。 - 入力端子、出力端子及び制御端子を有するスイッチ部とダイオードとを有するORing回路におけるダイオードの順方向電圧に基づいて設定される基準電圧と、前記入力端子と前記出力端子との間の電圧とを比較し、比較した結果に応じた比較結果信号を出力するコンパレータと、遅延回路によって遅延した起動信号に係る信号と、前記比較結果信号との論理積を演算する第1論理ゲートと、前記第1論理ゲートが演算した前記論理積と、接続状態制御信号に係る信号との論理積を演算する第2論理ゲートと、を備える不具合判定装置の判定方法であって、
前記入力端子と前記出力端子との間の接続状態を制御する前記接続状態制御信号、前記比較結果信号、及び、前記第2論理ゲートが演算した演算結果に基づいて、前記スイッチ部における不具合の有無を判定すること、
を含む不具合判定装置の判定方法。 - 入力端子、出力端子及び制御端子を有するスイッチ部とダイオードとを有するORing回路におけるダイオードの順方向電圧に基づいて設定される基準電圧と、前記入力端子と前記出力端子との間の電圧とを比較し、比較した結果に応じた比較結果信号を出力するコンパレータと、遅延回路によって遅延した起動信号に係る信号と、前記比較結果信号との論理積を演算する第1論理ゲートと、前記第1論理ゲートが演算した前記論理積と、接続状態制御信号に係る信号との論理積を演算する第2論理ゲートと、を備える不具合判定装置のコンピュータに、
前記入力端子と前記出力端子との間の接続状態を制御する前記接続状態制御信号、前記比較結果信号、及び、前記第2論理ゲートが演算した演算結果に基づいて、前記スイッチ部における不具合の有無を判定すること、
を実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017053982A JP6874974B2 (ja) | 2017-03-21 | 2017-03-21 | 不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017053982A JP6874974B2 (ja) | 2017-03-21 | 2017-03-21 | 不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018157450A JP2018157450A (ja) | 2018-10-04 |
JP6874974B2 true JP6874974B2 (ja) | 2021-05-19 |
Family
ID=63716841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017053982A Active JP6874974B2 (ja) | 2017-03-21 | 2017-03-21 | 不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6874974B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001016863A (ja) * | 1999-06-25 | 2001-01-19 | Matsushita Electric Works Ltd | 電源装置 |
JP5562902B2 (ja) * | 2011-05-18 | 2014-07-30 | 株式会社日立製作所 | 電源装置、電源システム、および電子装置 |
JP5565883B2 (ja) * | 2012-02-13 | 2014-08-06 | エヌイーシーコンピュータテクノ株式会社 | 負荷バランス回路、電源装置、及び負荷バランス制御方法 |
JP5502216B1 (ja) * | 2013-02-28 | 2014-05-28 | 三菱電機株式会社 | 電気負荷の分岐給電制御装置及び分岐給電制御方法 |
JP2015100240A (ja) * | 2013-11-20 | 2015-05-28 | 株式会社オートネットワーク技術研究所 | 保護装置及び変圧システム |
US9614365B2 (en) * | 2014-03-20 | 2017-04-04 | Cisco Technology, Inc. | Method and system to prevent bus voltage sagging when an oring-FET in an N+1 redundant power supply configuration is faulty during power up |
-
2017
- 2017-03-21 JP JP2017053982A patent/JP6874974B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018157450A (ja) | 2018-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10454466B1 (en) | Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages | |
US10347325B1 (en) | DDR4 memory I/O driver | |
US8879335B2 (en) | Input circuit | |
US10734955B2 (en) | Audio amplifier, audio output device including the same, and electronic apparatus | |
US11722132B2 (en) | Semiconductor integrated circuit device and semiconductor system including the same | |
US20230188129A1 (en) | Aging protection techniques for power switches | |
US8390333B2 (en) | Adaptively biased comparator | |
US7999611B2 (en) | Differential amplifying device | |
US7772853B2 (en) | Semiconductor device | |
JP6874974B2 (ja) | 不具合判定装置、電源装置、不具合判定装置の判定方法及びプログラム | |
US6414521B1 (en) | Sense amplifier systems and methods | |
KR20210149818A (ko) | 비교기 저전력 응답 | |
JP2002185301A (ja) | 半導体装置及び制御方法 | |
JP7103627B2 (ja) | 過電流保護回路、過電流保護システム、過電流保護回路による過電流保護方法及びプログラム | |
KR100361656B1 (ko) | 반도체 메모리 장치의 고전압 발생회로 | |
JP2010093562A (ja) | 電源検出回路 | |
JP7413082B2 (ja) | 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム | |
US7548098B2 (en) | Output buffer circuit and method with self-adaptive driving capability | |
JP2009534782A (ja) | メモリ回路およびメモリ素子の感知方法 | |
US7145813B2 (en) | Semiconductor device with circuit for detecting abnormal waveform of signal and preventing the signal from being transmitted | |
CN112505517B (zh) | 半导体装置及其操作方法 | |
US11936370B2 (en) | Protection device, load drive system, protection method, and recording medium | |
US7053681B2 (en) | Comparator and method for amplifying an input signal | |
US11955963B2 (en) | Output driving circuit for generating output voltage based on plurality of bias voltages and operating method thereof | |
JP7283819B1 (ja) | 駆動回路、制御方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6874974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |