TWI713523B - 金屬膜之成膜方法 - Google Patents

金屬膜之成膜方法 Download PDF

Info

Publication number
TWI713523B
TWI713523B TW105115328A TW105115328A TWI713523B TW I713523 B TWI713523 B TW I713523B TW 105115328 A TW105115328 A TW 105115328A TW 105115328 A TW105115328 A TW 105115328A TW I713523 B TWI713523 B TW I713523B
Authority
TW
Taiwan
Prior art keywords
gas
film
metal film
forming
metal
Prior art date
Application number
TW105115328A
Other languages
English (en)
Other versions
TW201715084A (zh
Inventor
鈴木健二
堀田隼史
前川浩治
饗場康
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201715084A publication Critical patent/TW201715084A/zh
Application granted granted Critical
Publication of TWI713523B publication Critical patent/TWI713523B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一種如下述之金屬膜之成膜方法：在於具有複雜形狀部分與平坦形狀部分的被處理基板，使用氯化物原料來形成金屬膜時，可在任一部分均形成膜。

在對配置於被保持在減壓氛圍下的腔室內且具有複雜形狀部分與平坦形狀部分的被處理基板，挾持前述腔室內的沖洗，將作為原料氣體的金屬氯化物氣體及還原金屬氯化物的還原氣體依序供給至腔室內，從而形成金屬膜時，交互地實施如下述者之工程：相對地減少金屬氯化物原料之供給量，從而形成第1金屬膜的工程；及相對地增多金屬氯化物原料之供給量，從而形成第2金屬膜的工程。

Description

金屬膜之成膜方法
本發明，係關於金屬膜之成膜方法。
在製造LSI之際，係於MOSFET閘極電極、源極．汲極的觸點、記憶體的字元線等廣泛地使用鎢。在多層配線工程中，雖係主要使用銅配線，但銅缺乏耐熱性又容易擴散，因此，在被要求有耐熱性的部分或擔心因銅的擴散所致之電氣特性劣化的部分等，使用鎢。
作為鎢的成膜處理，以前雖係使用物理氣相沈積(PVD)法，但是在被要求較高之覆蓋率(階梯覆蓋能力)的部分，係由於難以藉由PVD法來進行對應，因此，以階梯覆蓋能力良好的化學蒸鍍(CVD)法來進行成膜。
作為像這樣的CVD法所致之鎢膜(CVD-鎢膜)的成膜方法，係一般使用如下述之方法：使用例如六氟化鎢(WF6)及還原氣體即H2氣體來作為原料氣體，在被處理基板即半導體晶圓上產生WF6+3H2→W+6HF的反應(例如專利文獻1，2)。
但是，在使用WF6氣體而藉由CVD來形成鎢 膜時，係極其擔心如下述之情形：在半導體元件中之特別是閘極電極或記憶體的字元線等，WF6所含有的氟會還原閘極絕緣膜，使電氣特性劣化。
作為不含有氟之CVD-W成膜之際的原料氣體，係已知六氯化鎢(WCl6)(例如專利文獻3、非專利文獻1)。氯雖亦與氟相同地具有還原性，但反應性比氟弱，期待其對電氣特性的不良影響較少。
又，近來，隨著半導體元件的微細化日益發展，就連所謂可獲得良好階梯覆蓋能力的CVD亦越難以對複雜形狀圖案進行埋入，從獲得更高之階梯覆蓋能力的觀點來看，挾持沖洗且依序供給原料氣體與還原氣體的原子層沈積(ALD)法備受矚目。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2003-193233號公報
[專利文獻2]日本特開2004-273764號公報
[專利文獻3]日本特開2006-28572號公報
[非專利文獻]
[非專利文獻1]J. A. M. Ammerlaan et al., "Chemical vapor deposition of tungs ten by H2 reduction of WCl6", Applied Surface Science 53(1991), pp. 24-29
然而，近來，開發一種如三維(3D)NAND快閃記憶體般之複雜形狀的半導體元件，在於像這樣之複雜形狀的元件形成鎢膜時，必須以大流量供給成膜原料。
另一方面，即便一般在複雜形狀的半導體元件中，亦存在有周邊電路等、單純且平坦之形狀的部分。在像這樣於混合有複雜形狀與平坦之形狀的元件，使用作為成膜原料之如六氯化鎢(WCl6)般的氯化物來進行形成膜的情況下，當以所需的供給量對複雜形狀部分供給氯化物原料時，則有在平坦形狀部分幾乎未形成膜的問題。
因此，本發明，係提供一種如下述之金屬膜之成膜方法為課題：在於具有複雜形狀部分與平坦形狀部分的被處理基板，使用氯化物原料來形成金屬膜時，可在任一部分均形成膜。
本發明者們，係檢討關於在以複雜之形狀部分之成膜所需的供給量來供給金屬氯化物之際，難以在平坦形狀部分形成膜的理由。其結果發現到，在使用如六氯化鎢(WCl6)般的金屬氯化物來形成膜時，生成HCl作為副產物而對形成其的膜造成蝕刻作用，由於每單位面積的HCl量，係越平坦之形狀部分越多，因此，越平坦之形狀部分，蝕刻作用越大。而且，進一步檢討的結果發現到， 若金屬氯化物原料的供給量少，在平坦形狀部分可形成膜，若金屬氯化物原料的供給量多，在複雜形狀部分的全體可形成膜，藉由實施該些兩者的方式，可在複雜形狀部分及平坦形狀部分兩者形成金屬膜，以完成本發明。
亦即，本發明，提供一種金屬膜之成膜方法，其係對配置於被保持在減壓氛圍下的腔室內且具有複雜形狀部分與平坦形狀部分的被處理基板，挾持前述腔室內的沖洗，將作為原料氣體的金屬氯化物氣體及還原金屬氯化物的還原氣體依序供給至前述腔室內，從而形成金屬膜，該金屬膜之成膜方法，其特徵係，實施如下述者之工程：相對地減少前述金屬氯化物原料之供給量，從而形成第1金屬膜的工程；及相對地增多前述金屬氯化物原料之供給量，從而形成第2金屬膜的工程。
交互地實施形成前述第1金屬膜的工程與形成前述第2金屬膜的工程為較佳。
在於前述被處理基板的表面具有基底膜時，在前述基底膜上形成前述第1金屬膜為較佳。又，亦可在於前述被處理基板的表面具有基底膜時，在前述金屬膜與前述基底膜之間，使前述金屬氯化物氣體之供給量比形成前述第2金屬膜的工程減少，挾持沖洗氣體的供給，將前述金屬氯化物氣體及前述還原氣體依序供給至前述腔室內或將前述金屬氯化物氣體及前述還原氣體同時供給至前述腔室內，從而形成初期金屬膜。
使前述金屬膜之成膜的最後成為形成前述第1 金屬膜的工程為較佳。又，亦可在前述金屬膜上，使前述金屬氯化物氣體之供給量比形成前述第2金屬膜的工程減少，挾持沖洗氣體的供給，將前述金屬氯化物氣體及前述還原氣體依序供給至前述腔室內或將前述金屬氯化物氣體及前述還原氣體同時供給至前述腔室內，從而形成面塗金屬膜。
可使用氯化鎢作為前述金屬氯化物，從而形成鎢膜作為前述金屬膜。
以使形成前述第1金屬膜之際的前述腔室內之前述氯化鎢氣體之分壓成為1Torr以下的方式，供給前述氯化鎢氣體為較佳。又，以使形成前述第2金屬膜之際的前述腔室內之前述氯化鎢氣體之分壓成為0.5~10Torr之範圍的方式，供給前述氯化鎢氣體為較佳。
又，在使用氯化鎢作為前述金屬氯化物，從而形成鎢膜作為前述金屬膜時，在前述第1金屬膜及前述第2金屬膜的成膜處理之際，前述被處理基板的溫度，係300℃以上，前述腔室內的壓力，係5Torr以上為較佳。作為前述氯化鎢，係可使用WCl6、WCl5、WCl4之任一。
作為還原氣體，係可適宜地使用H2氣體、SiH4氣體、B2H6氣體、NH3氣體的至少1種。
本發明，又提供一種記憶媒體，其係在電腦上動作並記憶有用以控制成膜裝置之程式的記憶媒體，其特徵係，前述程式在執行時，使電腦控制前述成膜裝置，以進行上述金屬膜之成膜方法。
根據本發明，由於是實施相對地減少金屬氯化物原料之供給量，從而形成第1金屬膜的工程，與相對地增多金屬氯化物原料之供給量，從而形成第2金屬膜的工程，因此，藉由形成第1金屬膜的工程，可在平坦形狀部分形成膜，藉由形成第2金屬膜的工程，可在複雜形狀部分的全體形成膜。因此，在於具有複雜形狀部分與平坦形狀部分的被處理基板，使用氯化物原料來形成金屬膜時，可在任一部分均形成膜。
1‧‧‧腔室
2‧‧‧基座
3‧‧‧噴頭
4‧‧‧排氣部
5‧‧‧氣體供給機構
6‧‧‧控制部
51‧‧‧WCl6氣體供給機構
52‧‧‧第1H2氣體供給源
53‧‧‧第2H2氣體供給源
54‧‧‧第1N2氣體供給源
55‧‧‧第2N2氣體供給源
61‧‧‧WCl6氣體供給管線
62‧‧‧第1H2氣體供給管線
63‧‧‧第2H2氣體供給管線
66‧‧‧第1連續N2氣體供給管線
67‧‧‧第1沖洗吹掃管線
68‧‧‧第2連續N2氣體供給管線
69‧‧‧第2沖洗吹掃管線
73，74，75，76，77，78，79，102，103‧‧‧開關閥
91‧‧‧成膜原料儲槽
100‧‧‧成膜裝置
101‧‧‧抽空配管
203‧‧‧基底膜
204‧‧‧鎢膜
205‧‧‧第1鎢膜
206‧‧‧第2鎢膜
207‧‧‧初期鎢膜
209‧‧‧面塗鎢膜
W‧‧‧半導體晶圓
[圖1]表示使用於實施本發明之金屬膜之成膜方法之鎢膜之成膜裝置之一例的剖面圖。
[圖2]示意地表示本發明之金屬膜之成膜方法的一實施形態即鎢膜之成膜方法之工程的工程剖面圖。
[圖3]示意地表示使用WCl6氣體與H2氣體而藉由ALD法來形成鎢膜之際的成膜之狀態的圖。
[圖4]示意地表示在平坦部分與形成有圖案的部分，使用WCl6氣體與H2氣體而藉由ALD法來形成鎢膜之際的成膜之狀態的圖。
[圖5]用以說明3DNAND快閃記憶體之製造過程的工程剖面圖。
[圖6]用以說明3DNAND快閃記憶體之製造過程的工程剖面圖。
[圖7]表示在平坦形狀部分與複雜形狀部分，使用WCl6氣體與H2氣體而藉由ALD法來形成鎢膜時之ALD之際之循環率(每一循環之成膜量)與階梯覆蓋能力之關係的圖。
[圖8]示意地表示在基底膜與鎢膜之間形成初期鎢膜之狀態的剖面圖。
[圖9]用以說明對鎢膜進行濕蝕刻之際產生之不良情形的圖。
[圖10]示意地表示在鎢膜上形成面塗鎢膜之狀態的剖面圖。
[圖11]表示形成第1鎢膜與第2鎢膜之際之氣體供給序列之一例的圖。
[圖12]表示形成第1鎢膜與第2鎢膜之際之氣體供給序列之其他例的圖。
以下，參閱附加圖面，具體地說明本發明的實施形態。
<成膜裝置的例子>
圖1，係表示使用於實施本發明之金屬膜之成膜方法之鎢膜之成膜裝置之一例的剖面圖。
成膜裝置100，係具有：腔室1；基座2，用以在腔室1內水平地支撐被處理基板即半導體晶圓(以下，僅記載為晶圓。)W；噴頭3，用以將處理氣體噴灑狀地供給至腔室1內；排氣部4，對腔室1的內部進行排氣；處理氣體供給機構5，將處理氣體供給至噴頭3；及控制部6。
腔室1，係藉由鋁等的金屬所構成，具有大致圓筒狀。在腔室1的側壁，係形成有用以搬入搬出晶圓W的搬入搬出口11，搬入搬出口11，係可由閘閥12進行開關。在腔室1的本體上，係設置有剖面呈矩形形狀之圓環狀的排氣導管13。在排氣導管13，係沿著內周面形成有縫隙13a。又，在排氣導管13的外壁，係形成有排氣口13b。在排氣導管13的上面，係以堵塞腔室1之上部開口的方式，設置有頂壁14。頂壁14與排氣導管13之間，係以密封環15氣密地被密封。
基座2，係呈對應於晶圓W之大小的圓板狀，且被予以支撐於支撐構件23。該基座2，係由氮化鋁(AlN)等的陶瓷材料抑或鋁或鎳基合金等的金屬材料所構成，在內部埋設有用以加熱晶圓W的加熱器21。加熱器21，係從加熱器電源(未圖示)供電而發熱。而且，藉由設置於基座2的上面之晶圓載置面附近之熱電偶(未圖示)的溫度信號，控制加熱器21的輸出，藉此，可將晶圓W控制為預定溫度。
在基座2中，係以覆蓋晶圓載置面之外周區 域及基座2之側面的方式，設置有由氧化鋁等之陶瓷所構成的蓋構件22。
支撐基座2的支撐構件23，係從基座2的底面中央貫通形成於腔室1之底壁的孔部而延伸於腔室1的下方，其下端，係連接於升降機構24，藉由升降機構24，基座2可經由支撐構件23，在圖1所示的處理位置與其下方之一點鏈線所示之可搬送晶圓的搬送位置之間進行升降。又，在支撐構件23之腔室1的下方位置，係安裝有鍔部25，在腔室1的底面與鍔部25之間，係設置有波紋管26，該波紋管26，係將腔室1內的氛圍與外氣區隔，並伴隨著基座2的升降動作進行伸縮。
在腔室1的底面附近，係以從升降板27a突出於上方的方式，設置有3根(僅圖示2根)的晶圓支撐銷27。晶圓支撐銷27，係可藉由設置於腔室1之下方的升降機構28，經由升降板27a進行升降，且可***通至設置於位在搬送位置之基座2的貫穿孔2a，對基座2的上面突出/沒入。如此一來，藉由使晶圓支撐銷27升降的方式，在晶圓搬送機構(未圖示)與基座2之間進行晶圓W之收授。
噴頭3，係金屬製，設置為與基座2對向，具有與基座2大致相同的直徑。噴頭3，係具有：本體部31，固定於腔室1的頂壁14；及噴淋板32，連接於本體部31的下方。在本體部31與噴淋板32之間，係形成有氣體擴散空間33，在該氣體擴散空間33，係連接有設置 為貫通本體部31及腔室1之頂壁14之中央的氣體導入孔36。在噴淋板32的周緣部，係形成有突出於下方的環狀突起部34，在噴淋板32之環狀突起部34之內側的平坦面，係形成有氣體吐出孔35。
在基座2存在於處理位置的狀態中，係在噴淋板32與基座2之間形成有處理空間37，環狀突起部34與基座2之蓋構件22的上面接近而形成有環狀間隙38。
排氣部4，係具備有：排氣配管41，連接於排氣導管13的排氣口13b；及排氣機構42，連接於排氣配管41，且具有真空泵或壓力控制閥等。在進行處理之際，腔室1內的氣體，係經由縫隙13a到達排氣導管13，藉由排氣部4的排氣機構42，從排氣導管13通過排氣配管41予以排氣。
處理氣體供給機構5，係具有：WCl6氣體供給機構51，供給WCl6氣體作為鎢原料氣體即氯化鎢；第1H2氣體供給源52，供給作為主要之還原氣體的H2氣體；第2H2氣體供給源53，供給作為添加還原氣體的H2氣體；及第1N2氣體供給源54與第2N2氣體供給源55，供給沖洗氣體即N2氣體，並更具有：WCl6氣體供給管線61，從WCl6氣體供給機構51延伸；第1H2氣體供給管線62，從第1H2氣體供給源52延伸；第2H2氣體供給管線63，從第2H2氣體供給源53延伸；第1N2氣體供給管線64，從第1N2氣體供給源54延伸，對WCl6氣體供給管線61側供給N2氣體；及第2N2氣體供給管線65，從第2N2 氣體供給源55延伸，對第1H2氣體供給管線62側供給N2氣體。
第1N2氣體供給管線64，係分歧成：第1連續N2氣體供給管線66，在藉由ALD法的成膜中，經常地供給N2氣體；及第1沖洗吹掃管線67，僅在沖洗工程時，供給N2氣體。又，第2N2氣體供給管線65，係分歧成：第2連續N2氣體供給管線68，在藉由ALD法的成膜中，經常地供給N2氣體；及第2沖洗吹掃管線69，僅在沖洗工程時，供給N2氣體。第1連續N2氣體供給管線66與第1沖洗吹掃管線67，係連接於第1連接管線70，第1連接管線70，係連接於WCl6氣體供給管線61。又，第2H2氣體供給管線63與第2連續N2氣體供給管線68與第2沖洗吹掃管線69，係連接於第2連接管線71，第2連接管線71，係連接於第1H2氣體供給管線62。WCl6氣體供給管線61與第1H2氣體供給管線62，係合流於合流配管72，合流配管72，係連接於上述的氣體導入孔36。
在WCl6氣體供給管線61、第1H2氣體供給管線62、第2H2氣體供給管線63、第1連續N2氣體供給管線66、第1沖洗吹掃管線67、第2連續N2氣體供給管線68及第2沖洗吹掃管線69的最下游側，係分別設置有在進行ALD之際，用以切換氣體的開關閥73，74，75，76，77，78，79。又，第1H2氣體供給管線62、第2H2氣體供給管線63、第1連續N2氣體供給管線66、第1沖洗吹掃管線67、第2連續N2氣體供給管線68及第2沖洗 吹掃管線69之開關閥的上游側，係分別設置有作為流量控制器的質流控制器82，83，84，85，86，87。而且，在WCl6氣體供給管線61及第1H2氣體供給管線62中，係以可在短時間內供給所需之氣體的方式，分別設置有緩衝槽80，81。
WCl6氣體供給機構51，係具有收容WCl6的成膜原料儲槽91。WCl6，係在常溫下為固體，在成膜原料儲槽91內，係收容有固體狀的WCl6。在成膜原料儲槽91的周圍，係設置有加熱器91a，可將儲槽91內的成膜原料加熱至適當的溫度，使WCl6昇華。在儲槽91內，係從上方***有上述的WCl6氣體供給管線61。
又，WCl6氣體供給機構51，係具有：載氣配管92，從上方***至成膜原料儲槽91內；載氣N2氣體供給源93，用以對載氣配管92供給載氣即N2氣體；連接於載氣配管92且作為流量控制器的質流控制器94及質流控制器94之下游側的開關閥95a及95b；及開關閥96a及96b和流量計97，設置於WCl6氣體供給管線61的成膜原料儲槽91附近。在載氣配管92中，開關閥95a，係設置於質流控制器94的正下方位置，開關閥95b，係設置於載氣配管92的***端側。又，開關閥96a及96b和流量計97，係從WCl6氣體供給管線61的***端，依開關閥96a及96b、流量計97的順序予以配置。
以連接載氣配管92的開關閥95a與開關閥95b之間的位置及WCl6氣體供給管線61的開關閥96a與 開關閥96b之間的位置之方式，設置有旁通配管98，在旁通配管98，係介裝有開關閥99。而且，藉由關閉開關閥95b及96a且開啟開關閥99、95a及96b的方式，可將來自載氣N2氣體供給源93的N2氣體，經由載氣配管92、旁通配管98供給至WCl6氣體供給管線61，以沖洗WCl6氣體供給管線61。
在WCl6氣體供給管線61中之流量計97的下游位置，係連接有抽空配管101的一端，抽空配管101的另一端，係連接於排氣配管41。在抽空配管101的WCl6氣體供給管線61附近位置及排氣配管41附近位置，係分別設置有開關閥102及103。又，在WCl6氣體供給管線61中之抽空配管101連接位置的下游側，係設置有開關閥104。而且，在關閉開關閥104、99、95a，95b的狀態下，開啟開關閥102、103、96a，96b，藉此，可藉由排氣機構42對成膜原料儲槽91內進行真空排氣。
控制部6，係具有：程序控制器，具備有控制各構成部，具體而言為閥、電源、加熱器、泵等的微處理器(電腦)；使用者介面；及記憶部。在程序控制器中，係電性連接成膜裝置100之各構成部來進行控制。使用者介面，係連接於程序控制器，由鍵盤或顯示器等所構成，該鍵盤，係操作員為了管理成膜裝置100的各構成部，而進行指令的輸入操作等，顯示器，係將成膜裝置之各構成部的運作狀況作可視化顯示。記憶部亦連接於程序控制器，在記憶部中，係儲存有用以藉由程序控制器的控制來實現 在成膜裝置100所執行之各種處理的控制程式，或用以因應於處理條件而在成膜裝置100的各構成部執行預定處理的控制程式亦即處理配方或各種資料庫等。處理配方，係記憶於記憶部中的記憶媒體(未圖示)。記憶媒體，係亦可為設置於硬碟等固定者，或亦可為CDROM、DVD、半導體記憶體等可攜式者。又，亦可從其他裝置例如經由專用回線來適當地傳送配方。因應所需，以來自使用者介面的指示等，從記憶部讀出預定的處理配方而讓程序控制器執行，藉此，便會在程序控制器的控制下，進行成膜裝置100中之所期望的處理。
<成膜方法>
其次，說明關於使用如以上所構成之成膜裝置100而進行之鎢膜之成膜方法的實施形態。
(成膜方法之概要)
首先，說明關於成膜方法的概要。
本實施形態之成膜方法，係被應用於對具有複雜形狀部分與平坦形狀部分的晶圓形成鎢膜的情形。另外，所謂複雜形狀部分，係意指形成有縱橫比相對較高之凹部的部分，所謂平坦形狀部分，係意指未形成有凹部，或形成有縱橫比相對較低之凹部的部分。
圖2，係示意地表示本實施形態之鎢膜之成膜方法之工程的工程剖面圖。
首先，如圖2(a)所示，準備一在Si基體201上形成有SiO2膜等之絕緣膜202，並在其上形成有基底膜203的晶圓W。另外，為了方便起見，在圖2(a)中，雖係平面狀地描繪晶圓W，但實際上具有複雜形狀部分與平坦形狀部分。
作為基底膜203，係可列舉出TiN膜、TiSiN膜、Ti矽化物膜、Ti膜、TiON膜、TiAlN膜等的鈦系材料膜。又，作為基底膜203，亦可列舉出WN膜、WSix膜、WSiN膜等的鎢系化合物膜。又，可藉由在絕緣膜202上設置該些基底膜203的方式，以良好的密合性形成鎢膜。
其次，藉由ALD法，在基底膜203上形成鎢膜204，該ALD法，係挾持腔室1內的沖洗，將氯化鎢氣體即WCl6氣體與還原氣體即H2氣體依序供給至腔室1內，在本實施形態中，係如圖2(b)所示，交互地執行相對地減少WCl6氣體之供給量，從而形成第1鎢膜(1stW膜)205的工程，與相對地增多WCl6氣體之供給量，從而形成第2鎢膜(2ndW膜)206的工程，藉此，可交互地形成第1鎢膜205及第2鎢膜206，以獲得鎢膜204。
以下，說明關於採用像這樣之成膜手法的理由。
在使用氯化鎢氣體即WCl6氣體與還原氣體即H2氣體，藉由ALD法來形成鎢膜時，如圖3所示，雖重複WCl6氣體的吸附與還原氣體即H2氣體所致之WCl6的還 原，但將被吸附之WCl6還原而生成鎢的反應，係成為以下(1)式，生成HCl。
WCl6(ad)+3H2(g) → W(s)+6HCl．．．(1)
由於藉由該反應所生成的HCl，係具有強大的蝕刻性，因此，對藉由以下(2)之反應所成膜的鎢膜進行蝕刻。
W(s)+5WCl6(g) → 6WClx．．．(2)
像這樣的反應會阻礙鎢膜之成膜。如圖4(a)所示，由於平坦部分，係每一單位面積之WCl6氣體的供給量多(WCl6氣體之分壓高)，因此，每一單位面積之HCl的量則變多，從而變得容易進行蝕刻，鎢膜的成膜速率會降低，相對於此，如圖4(b)所示，由於未形成有圖案的部分，係表面積增加，每一單位面積之WCl6氣體的供給量少(WCl6氣體之分壓高)，因此，每一單位面積之HCl的量則變少，從而可抑制蝕刻，維持鎢膜的高成膜速率。
特別是，如3DNAND快閃記憶體般，在於具有複雜形狀部分即記憶單元與平坦形狀部分的半導體元件形成鎢膜時，為了在複雜形狀部分的所有區域形成膜，雖必須使成膜原料即WCl6氣體之供給量增多，但當以所需的供給量對複雜形狀部分供給WCl6氣體時，由於平坦形狀部分存在有HCl所致之蝕刻作用，因此，幾乎不會沈積鎢膜。
參閱圖5、6，以3DNAND快閃記憶體之製造過程為例來說明像這樣的問題。在製造3DNAND快閃記 憶體時，係首先，在Si基板(未圖示)上形成下部構造部(未圖示)後，形成交互地層積有SiO2膜301與SiN膜302例如24~70層左右的層積體303，進而形成較厚的SiO2膜304，其次，藉由乾蝕刻，於垂直方向形成溝槽305及孔306，以獲得圖5(a)的構造。
其後，於孔306內，形成由IPD膜、電荷捕集層、通道氧化膜、通道多晶、中心氧化膜所構成的柱狀體307，其次，藉由濕蝕刻，去除SiN膜302而形成空間308，以獲得圖5(b)的構造。
其後，如圖5(c)所示，全面地形成由TiN膜所構成的基底膜203。其後，如圖6(a)所示，在由TiN膜所構成的基底膜203上形成鎢膜204。其後，如圖6(b)所示，藉由濕蝕刻來去除鎢膜204之多餘的區域。
藉此，雖形成有由SiO2膜301與鎢膜204之層積構造所構成的記憶單元，但層積構造的部分，係層積數多，且空間308亦成為微細且高縱橫比的複雜形狀部分，為了使WCl6氣體遍及至下部之空間308且以高階梯覆蓋能力形成鎢膜，必須增多某程度之WCl6氣體的供給量。
但是，由於最上部之SiO2膜304的表面等為平坦形狀部，因此，在以所需的供給量對複雜形狀部分供給WCl6氣體時，容易進行HCl所致之蝕刻。因此，鎢膜，係幾乎不會沈積。參閱圖7說明該情況。圖7，雖係以ALD之際的循環率(每一循環之成膜量)為橫軸，並以階 梯覆蓋能力為縱軸的圖，但已知在以成為高階梯覆蓋能力的供給量於複雜形狀部分供給WCl6氣體時，平坦形狀部分，係幾乎不會形成有鎢膜。
另一方面，當使WCl6氣體的供給量減少時，雖HCl所致之蝕刻作用變小，且平坦形狀部分亦形成有鎢膜，但對於在平坦形狀部分形成有鎢膜之程度的WCl6氣體供給量而言，係難以使WCl6氣體遍及至複雜形狀部分的全體。
因此，交互地實施相對地減少WCl6氣體之供給量，從而形成第1鎢膜205的工程，與相對地增多WCl6氣體之供給量，從而形成第2鎢膜206的工程。藉此，可使鎢膜沈積於複雜形狀部分與平坦形狀部分兩者。
鎢膜204，係必須以良好的埋入性(高階梯覆蓋能力)進行成膜，因此，藉由ALD法進行成膜，該ALD法，係挾持腔室1內的沖洗，將氯化鎢氣體即WCl6氣體與還原氣體即H2氣體依序供給至腔室1內。又，不限於嚴密意義上之ALD法，亦可藉由依據於此的序列進行成膜。
形成第1鎢膜205之際之WCl6氣體的供給量，係少至可使HCl所致之蝕刻的影響減少，在平坦形狀部分形成有鎢膜之程度的量為較佳。由於WCl6氣體之供給量本身的適當範圍，係藉由腔室1的大小等而變化，因此，使用腔室1內之WCl6氣體的分壓作為WCl6氣體之供給量的指標為較佳，從在平坦形狀部分有效地形成鎢膜的 觀點來看，WCl6氣體的分壓，係1Torr(133.3Pa)以下為較佳。更佳為0.1Torr(13.33Pa)以下。
形成第2鎢膜206之際之WCl6氣體的供給量，係可在形成有元件之部分即複雜形狀部分的全體形成鎢之程度的供給量為較佳，WCl6氣體的分壓以0.5~10Torr(66.7~1333Pa)左右為較佳。
在形成鎢膜204之際，雖係亦可從第1鎢膜205及第2鎢膜206的任一者先進行成膜，但從WCl6氣體的供給量相對少的第1鎢膜205進行成膜為較佳。這是因為，在成膜初期幾乎未形成有鎢膜或成膜量極輕微的區域中，WCl6氣體會直接被供給至基底膜203，基底膜203因WCl6氣體而被蝕刻。
亦即，在基底膜203為TiN膜時，係於TiN與WCl6氣體之間，產生如以下(3)式所示的蝕刻反應，由於WCl6氣體的供給量越多，藉由其蝕刻反應，則基底膜203的膜厚越減少。
TiN(s)+WCl6(g) → TiCl4(g)+WClx(g)．．．(3)
由於在使用其他鈦系材料膜及鎢化合物膜作為基底膜203時，亦相同地因氯化鎢氣體即WCl6氣體而被蝕刻，因此，從第1鎢膜205進行成膜為較佳。
又，如圖8所示，在基底膜203與鎢膜204之間，亦可在鎢膜204的成膜之前，另外形成初期鎢膜207，以達到抑制基底膜203之蝕刻的目的。藉由像這樣另外形成初期鎢膜207的方式，可因應形成第2鎢膜206 之際之WCl6氣體的供給量，設成為可有效地抑制基底膜203之蝕刻之適當的厚度。初期鎢膜207，係可由ALD法進行成膜。但是，形成以抑制WCl6氣體所致之基底膜203的蝕刻者，由於未被要求鎢膜204那樣的埋入性，因此，亦可將WCl6氣體及H2氣體同時地供給至腔室1內，藉由CVD法進行成膜。又，形成初期鎢膜207之際之WCl6氣體的分壓，雖係與第1鎢膜205相同地，以1Torr(133.3Pa)以下為較佳，更佳為0.1Torr(13.33Pa)以下，但亦可使此時之WCl6氣體分壓與形成第1鎢膜205之際的分壓不同。
又，在對鎢膜204進行濕蝕刻時，例如如圖6所示，在3DNAND快閃記憶體的製造過程中，形成鎢膜204後，對多餘的區域進行濕蝕刻時，由於當鎢膜204之成膜的最後為WCl6氣體之流量較多的第2鎢膜時，HCl的蝕刻作用大，因此，鎢膜204的表面變得平滑，如圖9(a)所示，在中心部形成有微小的間隙208。當在此狀態下進行濕蝕刻時，如圖9(b)所示，埋入部分的鎢膜亦被蝕刻。因此，鎢膜204的最後，係WCl6氣體的供給量少且蝕刻作用小的第1鎢膜205為較佳。亦即，藉由使第1鎢膜205成為最後的方式，由於蝕刻作用小，因此，如圖9(c)所示，可填埋間隙208。
又，如圖10所示，亦可在鎢膜204的表面，另外形成面塗鎢膜209，以達到在鎢膜204的表面填埋間隙的目的。藉由像這樣另外形成面塗鎢膜209的方式，可 適度地調整WCl6氣體的供給量及厚度，而適當地填埋間隙208。面塗鎢膜209，係可由ALD法進行成膜。但是，面塗鎢膜209，係用以填埋間隙208者，由於未被要求鎢膜204那樣的埋入性，因此，亦可將WCl6氣體及H2氣體同時地供給至腔室1內，藉由CVD法進行成膜。又，形成面塗鎢膜209之際之WCl6氣體的分壓，雖係與第1鎢膜205相同地，以1Torr(133.3Pa)以下為較佳，更佳為0.1Torr(13.33Pa)以下，但亦可使此時之WCl6氣體分壓與形成第1鎢膜205之際的分壓不同。
第1鎢膜205與第2鎢膜206，雖係亦可為各一層，但交互地重複2次以上為較佳，重複5次以上為更佳。又，如上述，從抑制基底膜之蝕刻且在鎢膜的濕蝕刻之際進行埋入而抑制鎢之蝕刻的觀點來看，係最初與最後設成為第1鎢膜205為較佳，此時之層積的最小單位，係形成為第1鎢膜205/第2鎢膜206/第1鎢膜205的3層構造。但是，形成初期鎢膜207或面塗鎢膜209時，係不管順序，只要至少存在有各一層的第1鎢膜205與第2鎢膜206即可。第1鎢膜205及第2鎢膜206的各個膜厚，係1~10nm的範圍為較佳。
另外，作為使用於鎢膜204之成膜的氯化鎢，雖係WCl6為較佳，但除此之外，亦可使用WCl5、WCl4。該些亦呈現出與WCl6大致相同行為。
又，作為還原氣體，係不限於H2氣體，只要是包含有氫之還原性的氣體即可，除了H2氣體以外，亦 可使用SiH4氣體、B2H6氣體、NH3氣體等。亦可供給H2氣體、SiH4氣體、B2H6氣體及NH3氣體中的2種以上。又，亦可使用該些以外的其他還原氣體例如PH3氣體、SiH2Cl2氣體。從更減低膜中之雜質而獲得低電阻值的觀點來看，係使用H2氣體為較佳。
作為沖洗氣體或載氣，係可使用N2氣體或Ar氣體等的惰性氣體。
形成鎢膜204之際的晶圓溫度，係300℃以上為較佳。又，腔室內壓力，係20~100Torr(2666~13330Pa)為較佳。
<使用圖1之成膜裝置之具體的序列>
其次，說明關於使用圖1之成膜裝置時之具體的序列。
首先，將具有預定構造的晶圓W經由搬入搬出口11搬入至腔室1內，並載置於藉由加熱器21所加熱至預定溫度的基座2上，使基座2上升至處理位置，將腔室1內抽真空至預定真空度，並且關閉開關閥104、95a、95b、99，開啟開關閥102、103、96a，96b，經由抽空配管101，在成膜原料儲槽91內亦相同地進行抽真空後，開啟開關閥76及開關閥78，關閉開關閥73，74，75，77，79，從第1N2氣體供給源54及第2N2氣體供給源55，經由第1連續N2氣體供給管線66及第2連續N2氣體供給管線68，將N2氣體供給至腔室1內，使壓力上升，從而 使基座2上之晶圓W的溫度穩定。
而且，在腔室1內到達預定壓力後，關閉開關閥102，103，開啟開關閥104，95a，95b，提高成膜原料儲槽91內的壓力，以成為可供給鎢原料即WCl6氣體的狀態。
在該狀態下，以下述所示之序列的形態供給成膜原料氣體即WCl6氣體、還原氣體即H2氣體、沖洗氣體即N2氣體，如上述，使WCl6氣體的供給量(分壓)變化，交互地進行第1鎢膜205及第2鎢膜206而形成鎢膜204。
圖11，係表示形成第1鎢膜205與第2鎢膜206之際之氣體供給序列之一例的圖。
首先，開啟開關閥76及開關閥78，從第1N2氣體供給源54及第2N2氣體供給源55，經由第1連續N2氣體供給管線66及第2連續N2氣體供給管線68，持續供給N2氣體，進一步開啟開關閥73及開關閥75，藉此，從WCl6氣體供給機構51，經由WCl6氣體供給管線61，將WCl6氣體供給至腔室1內的處理空間37，並且經由從第2H2氣體供給源53延伸的第2H2氣體供給管線63，將作為添加還原氣體的H2氣體(添加H2氣體)供給至腔室1內(步驟S1)。此時，WCl6氣體，係在暫時儲存於緩衝槽80後，被供給至腔室1內。
藉由該步驟S1，WCl6會被吸附於晶圓W表面。此時，藉由同時添加之H2的存在，WCl6便被活性 化。
其次，持續供給經由第1連續N2氣體供給管線66及第2連續N2氣體供給管線68的N2氣體，關閉開關閥73，75，停止WCl6氣體及H2氣體，並且開啟開關閥77，79，亦從第1沖洗吹掃管線67及第2沖洗吹掃管線69供給N2氣體(沖洗吹掃N2氣體)，藉由大流量的N2氣體，對處理空間37之剩餘的WCl6氣體等進行沖洗(步驟S2)。
其次，關閉開關閥77，79，停止來自第1沖洗吹掃管線67及第2沖洗吹掃管線69的N2氣體，持續供給經由第1連續N2氣體供給管線66及第2連續N2氣體供給管線68的N2氣體，開啟開關閥74，從第1H2氣體供給源52，經由第1H2氣體供給管線62，將作為主要之還原氣體的H2氣體(主H2氣體)供給至處理空間37(步驟S3)。此時，H2氣體，係在暫時儲存於緩衝槽81後，被供給至腔室1內。
藉由該步驟S3，吸附於晶圓W上的WCl6便被還原。此時之主H2氣體的流量，係設成為充分產生還原反應的量，以比步驟S1之添加H2氣體之流量多的流量來予以供給。
其次，持續供給經由第1連續N2氣體供給管線66及第2連續N2氣體供給管線68的N2氣體，關閉開關閥74，停止來自第1H2氣體供給管線62的H2氣體，並且開啟開關閥77，79，亦從第1沖洗吹掃管線67及第2 沖洗吹掃管線69供給N2氣體(沖洗吹掃N2氣體)，與步驟S2相同地，藉由大流量的N2氣體，對處理空間37之剩餘的H2氣體進行沖洗(步驟S4)。
藉由在短時間內進行以上之步驟S1~S4一循環的方式，形成薄的鎢單位膜，並藉由使該些步驟之循環重覆複數次循環的方式，形成所期望之膜厚的第1鎢膜及第2鎢膜。此時之第1鎢膜及第2鎢膜的膜厚，係可藉由上述循環的重複數來控制。
在步驟S1之際，與WCl6氣體同時地，從第2H2氣體供給管線63供給添加還原氣體，使WCl6氣體活性化，藉此，變得容易產生其後之步驟S3之際的成膜反應，並一面維持高階梯覆蓋能力，一面使每一循環的沈積膜厚變厚，增大成膜速度。此時之H2氣體的供給量，係必需是可抑制CVD反應而維持ALD反應的程度，100~500sccm(mL/min)為較佳。另外，如圖12所示，亦可在步驟S2~S4的期間，經常地供給來自第2H2氣體供給管線63的添加H2氣體。藉此，亦可在供給WCl6氣體之際，供給添加還原氣體即添加H2氣體，使WCl6氣體活性化。此時之H2氣體的供給量，係從抑制CVD反應而維持ALD反應的觀點來看，10~500sccm(mL/min)為較佳。但是，在即便沒有存在添加H2氣體亦良好地產生成膜反應的情況下，亦可不用供給添加H2氣體。
在以上的序列中，由於是在步驟S1~S4之間，從第1連續N2氣體供給管線66、第2連續N2氣體供 給管線68，一面使沖洗氣體即N2氣體經常地流入至WCl6氣體供給管線61及第1H2氣體供給管線62，一面在步驟S1及步驟S3中，間歇性地供給WCl6氣體與H2氣體，因此，可使處理空間37之氣體的置換效率變得良好。又，在步驟S2及步驟S4中之處理空間37的沖洗之際，由於亦附加有來自第1沖洗吹掃管線67及第2沖洗吹掃管線69的N2氣體，因此，可使處理空間37中之氣體的置換效率變得更良好。藉此，可使鎢單位膜的膜厚控制性變得良好。
在圖1的成膜裝置中，係由於在WCl6氣體供給管線61及第1H2氣體供給管線62分別設置有緩衝槽80及81，因此，可於短時間內輕易地供給WCl6氣體及H2氣體，即便在一循環為較短的情況下，亦可在步驟S1及S3中，輕易地供給所需之量的WCl6氣體及H2氣體。
．成膜條件
在下述中，表示關於第1鎢膜205及第2鎢膜206之較佳的成膜條件。
(1)第1鎢膜205
i)ALD
壓力：20~100Torr(2666~13330Pa)
溫度：300℃以上(更佳的係，450~600℃)
WCl6氣體流量：0.1~10sccm(mL/min)
(載送氣體流量：1~1000sccm(mL/min))
WCl6氣體分壓(前述)：1Torr(133.3Pa)以下(更佳的係，0.1Torr(13.33Pa)以下)
主H2氣體流量：10~5000sccm(mL/min)
連續供給N2氣體流量：10~10000sccm(mL/min)
(第1及第2連續N2氣體供給管線66，68)
沖洗吹掃N2氣體流量：100~100000sccm(mL/min)
(第1及第2沖洗吹掃管線67，69)
步驟S1之時間(每次)：0.01~5sec
步驟S3之時間(每次)：0.1~5sec
步驟S2、S4之時間(沖洗)(每次)：0.1~5sec
步驟S1之添加H2氣體供給時間(每次)：0.01~0.3sec
成膜原料儲槽之加溫溫度：130~190℃
ii)CVD
壓力：20~100Torr(2666~13330Pa)
溫度：300℃以上(較佳的係，450~600℃)
WCl6氣體流量：0.1~10sccm(mL/min)
(載送氣體流量：1~1000sccm(mL/min))
WCl6氣體分壓(前述)：1Torr(133.3Pa)以下(較佳的係，0.1Torr(13.33Pa)以下)
主H2氣體流量：10~5000sccm(mL/min)
N2氣體流量：10~10000sccm(mL/min)
(2)第2鎢膜206
壓力：5~50Torr(666.5~6665Pa)
溫度：300℃以上(較佳的係，450~600℃)
WCl6氣體流量：3~60sccm(mL/min)
(載送氣體流量：100~2000sccm(mL/min))
WCl6氣體分壓：0.5~10Torr(66.7~1333Pa)
主H2氣體流量：2000~8000sccm(mL/min)
添加H2氣體流量(前述)：100~500sccm(mL/min)
連續供給N2氣體流量：100~500sccm(mL/min)
(第1及第2連續N2氣體供給管線66，68)
沖洗吹掃N2氣體流量：500~3000sccm(mL/min)
(第1及第2沖洗吹掃管線67，69)
步驟S1之時間(每次)：0.01~5sec
步驟S3之時間(每次)：0.1~5sec
步驟S2、S4之時間(沖洗)(每次)：0.1~5sec
步驟S1之添加H2氣體供給時間(每次)：0.01~0.3sec
成膜原料儲槽之加溫溫度：130~170℃
另外，在另外設置初期鎢膜207或面塗鎢膜209時，係可於圖11、12所示的序列，以與第1鎢膜205相同的條件，形成該些膜。又，如上述，初期鎢膜207及面塗鎢膜209，係可藉由CVD法進行成膜，在該情況下，係只要可同時進行來自WCl6氣體供給配管61之WCl6氣體的供給與來自第1H2氣體供給管線62的H2氣 體即可。
<其他適用>
上述，雖說明了本發明之實施形態，但本發明並不限定於上述實施形態，可進行各種變形。例如，在上述實施形態中，雖係表示關於使用氯化鎢作為金屬氯化物而形成鎢膜的情形，但只要是依序供給金屬氯化物氣體與還原氣體而形成金屬膜的情形，即可進行應用，例如可應用於使用氯化鉬氣體與還原氣體而形成鉬膜的情形，或使用氯化鉭氣體與還原氣體而形成鉭膜的情形。
又，在上述實施形態中，雖係以作為被處理基板的半導體晶圓為例而進行了說明，但半導體晶圓，係亦可為矽，或亦可為GaAs、SiC、GaN等的化合物半導體，而且，並不限定於半導體晶圓，亦可將本發明應用於液晶顯示裝置等之FPD(平板顯示器)所使用的玻璃基板或陶瓷基板等。
203‧‧‧基底膜(TiN膜)
202‧‧‧絕緣膜(SiO2膜)
201‧‧‧Si基體
205‧‧‧1stW膜
206‧‧‧2ndW膜
204‧‧‧鎢膜
203‧‧‧基底膜(TiN膜)
202‧‧‧絕緣膜(SiO2膜)
201‧‧‧Si基體

Claims (12)

  1. 一種金屬膜之成膜方法，其係對配置於被保持在減壓氛圍下的腔室內且具有複雜形狀部分與平坦形狀部分的被處理基板，挾持前述腔室內的沖洗，將作為原料氣體的金屬氯化物氣體及還原金屬氯化物的還原氣體依序供給至前述腔室內，從而形成金屬膜，該金屬膜之成膜方法，其特徵係，實施如下述者之工程：相對地減少前述金屬氯化物原料之供給量，從而形成第1金屬膜的工程；及相對地增多前述金屬氯化物原料之供給量，從而形成第2金屬膜的工程，交互地實施形成前述第1金屬膜的工程與形成前述第2金屬膜的工程。
  2. 如申請專利範圍第1項之金屬膜之成膜方法，其中，前述被處理基板，係在表面具有基底膜，在前述基底膜上形成前述第1金屬膜。
  3. 如申請專利範圍第1項之金屬膜之成膜方法，其中，前述被處理基板，係在表面具有基底膜，在前述金屬膜與前述基底膜之間，使前述金屬氯化物氣體之供給量比形成前述第2金屬膜的工程減少，挾持沖洗氣體的供給，將前述金屬氯化物氣體及前述還原氣體依序供給至前述腔室內或將前述金屬氯化物氣體及前述還原氣體同時供給至前述腔室內，從而形成初期金屬膜。
  4. 如申請專利範圍第1項之金屬膜之成膜方法，其中，使前述金屬膜之成膜的最後成為形成前述第1金屬膜的工程。
  5. 如申請專利範圍第1項之金屬膜之成膜方法，其中，在前述金屬膜上，使前述金屬氯化物氣體之供給量比形成前述第2金屬膜的工程減少，挾持沖洗氣體的供給，將前述金屬氯化物氣體及前述還原氣體依序供給至前述腔室內或將前述金屬氯化物氣體及前述還原氣體同時供給至前述腔室內，從而形成面塗金屬膜。
  6. 如申請專利範圍第1項之金屬膜之成膜方法，其中，使用氯化鎢作為前述金屬氯化物，從而形成鎢膜作為前述金屬膜。
  7. 如申請專利範圍第6項之金屬膜之成膜方法，其中，以使形成前述第1金屬膜之際的前述腔室內之前述氯化鎢氣體之分壓成為1Torr以下的方式，供給前述氯化鎢氣體。
  8. 如申請專利範圍第6項之金屬膜之成膜方法，其中，以使形成前述第2金屬膜之際的前述腔室內之前述氯化鎢氣體之分壓成為0.5~10Torr之範圍的方式，供給前 述氯化鎢氣體。
  9. 如申請專利範圍第6項之金屬膜之成膜方法，其中，在前述第1金屬膜及前述第2金屬膜的成膜處理之際，前述被處理基板的溫度，係300。℃以上，前述腔室內的壓力，係5Torr以上。
  10. 如申請專利範圍第6項之金屬膜之成膜方法，其中，前述氯化鎢，係WCl6、WCl5、WCl4之任一。
  11. 如申請專利範圍第6項之金屬膜之成膜方法，其中，前述還原氣體，係H2氣體、SiH4氣體、B2H6氣體、NH3氣體的至少1種。
  12. 一種記憶媒體，係在電腦上進行動作並記憶有用以控制成膜裝置之程式的記憶媒體，其特徵係，前述程式在執行時，使電腦控制前述成膜裝置，以進行如申請專利範圍第1~11項中任一項之金屬膜之成膜方法。
TW105115328A 2015-05-28 2016-05-18 金屬膜之成膜方法 TWI713523B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-108445 2015-05-28
JP2015108445A JP6478813B2 (ja) 2015-05-28 2015-05-28 金属膜の成膜方法

Publications (2)

Publication Number Publication Date
TW201715084A TW201715084A (zh) 2017-05-01
TWI713523B true TWI713523B (zh) 2020-12-21

Family

ID=57398126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115328A TWI713523B (zh) 2015-05-28 2016-05-18 金屬膜之成膜方法

Country Status (5)

Country Link
US (1) US10131986B2 (zh)
JP (1) JP6478813B2 (zh)
KR (1) KR101892344B1 (zh)
CN (1) CN106191815B (zh)
TW (1) TWI713523B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
US10214807B2 (en) * 2016-06-02 2019-02-26 Lam Research Corporation Atomic layer deposition of tungsten for enhanced fill and reduced substrate attack
JP6877188B2 (ja) * 2017-03-02 2021-05-26 東京エレクトロン株式会社 ガス供給装置、ガス供給方法及び成膜方法
JP6948803B2 (ja) * 2017-03-02 2021-10-13 東京エレクトロン株式会社 ガス供給装置、ガス供給方法及び成膜方法
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
CN110678981B (zh) * 2017-05-31 2023-05-23 应用材料公司 3d-nand器件中用于字线分离的方法
US20190067003A1 (en) * 2017-08-30 2019-02-28 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film on a dielectric surface of a substrate and related semiconductor device structures
JP6964473B2 (ja) * 2017-09-14 2021-11-10 東京エレクトロン株式会社 ガス供給装置及び成膜装置
US10790196B2 (en) * 2017-11-09 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Threshold voltage tuning for fin-based integrated circuit device
JP7018748B2 (ja) 2017-11-28 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜条件の算出方法
JP7094172B2 (ja) * 2018-07-20 2022-07-01 東京エレクトロン株式会社 成膜装置、原料供給装置及び成膜方法
JP7422971B2 (ja) 2018-08-20 2024-01-29 エーエスエム・アイピー・ホールディング・ベー・フェー 基材および関連する半導体デバイス構造の誘電体表面上にモリブデン金属膜を堆積する方法
CN110923659B (zh) * 2018-09-20 2022-07-08 东京毅力科创株式会社 成膜方法及基板处理***
CN113195783A (zh) * 2018-12-19 2021-07-30 恩特格里斯公司 在还原共反应剂存在下沉积钨或钼层的方法
JP7166950B2 (ja) 2019-02-07 2022-11-08 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
JP7362258B2 (ja) * 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
JP7321730B2 (ja) 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
JP2021034591A (ja) 2019-08-26 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法
JP7487538B2 (ja) 2020-04-15 2024-05-21 東京エレクトロン株式会社 タングステン膜を形成する方法及び装置、並びにタングステン膜を形成する前の中間膜の形成を行う装置
CN112962085B (zh) * 2021-02-02 2023-09-05 长江存储科技有限责任公司 一种膜层生长方法及设备
JP2024061057A (ja) * 2022-10-21 2024-05-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201405781A (zh) * 2012-03-27 2014-02-01 Novellus Systems Inc 鎢特徵部塡充

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6686278B2 (en) * 2001-06-19 2004-02-03 United Microelectronics Corp. Method for forming a plug metal layer
JP4032872B2 (ja) 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
JP2002289557A (ja) * 2002-02-04 2002-10-04 Tokyo Electron Ltd 成膜方法
JP3956049B2 (ja) 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
JP4674061B2 (ja) 2004-07-14 2011-04-20 株式会社アルバック 薄膜形成方法
JP2009024252A (ja) * 2007-05-15 2009-02-05 Applied Materials Inc タングステン材料の原子層堆積法
US8119527B1 (en) * 2009-08-04 2012-02-21 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
JP5087657B2 (ja) * 2009-08-04 2012-12-05 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
US20150348840A1 (en) * 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201405781A (zh) * 2012-03-27 2014-02-01 Novellus Systems Inc 鎢特徵部塡充

Also Published As

Publication number Publication date
KR20160140402A (ko) 2016-12-07
KR101892344B1 (ko) 2018-08-27
CN106191815A (zh) 2016-12-07
JP6478813B2 (ja) 2019-03-06
TW201715084A (zh) 2017-05-01
JP2016222954A (ja) 2016-12-28
US10131986B2 (en) 2018-11-20
US20160348234A1 (en) 2016-12-01
CN106191815B (zh) 2019-07-30

Similar Documents

Publication Publication Date Title
TWI713523B (zh) 金屬膜之成膜方法
TWI717341B (zh) 鎢膜之成膜方法
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
TWI731052B (zh) 鎢膜之成膜方法
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
JP6706903B2 (ja) タングステン膜の成膜方法
JP6554418B2 (ja) タングステン膜の成膜方法および成膜装置
KR20170017963A (ko) 텅스텐 막의 성막 방법
CN105839068A (zh) 钨膜的成膜方法
TWI743313B (zh) 成膜方法
JP6391355B2 (ja) タングステン膜の成膜方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置