TWI698024B - 半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法 - Google Patents

半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI698024B
TWI698024B TW107118788A TW107118788A TWI698024B TW I698024 B TWI698024 B TW I698024B TW 107118788 A TW107118788 A TW 107118788A TW 107118788 A TW107118788 A TW 107118788A TW I698024 B TWI698024 B TW I698024B
Authority
TW
Taiwan
Prior art keywords
film
metal film
oxide semiconductor
metal
addition
Prior art date
Application number
TW107118788A
Other languages
English (en)
Other versions
TW201834258A (zh
Inventor
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201834258A publication Critical patent/TW201834258A/zh
Application granted granted Critical
Publication of TWI698024B publication Critical patent/TWI698024B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明的一個方式提供具有穩定的電特性且起因於佈線電阻的信號延遲少的電晶體的製造方法，該電晶體用於包含氧化物半導體膜的半導體裝置中。另外，提供包括該電晶體的半導體裝置。另外，提供包括該電晶體的高性能的顯示裝置。

Description

半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法
本發明的一個方式係關於一種半導體裝置以及半導體裝置的製造方法。另外，本發明的一個方式係關於一種包括該半導體裝置的顯示裝置以及電子裝置。
使用在具有絕緣表面的基板上形成的半導體薄膜來形成電晶體(也稱為薄膜電晶體(TFT))的技術受到注目。該電晶體廣泛地應用於如積體電路(IC)或影像顯示裝置(顯示裝置)那樣的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知，而作為其他材料氧化物半導體受到注目。
例如，已經公開了作為氧化物半導體使用Zn-O類氧化物或In-Ga-Zn-O類氧化物製造電晶體的技術(參照專利文獻1及專利文獻2)。
另外，使用電晶體的顯示裝置(例如液晶面板、有機EL面板)的螢幕尺寸的大型化得到了推進。隨著螢幕尺寸的大型化產生如下問題，即在使用電晶體等主動元件的顯示裝置中，因佈線電阻而施加到元件的電壓根據與該元件連接的佈線的位置不同，結果導致顯示不均勻或灰階故障等顯示質量的劣化。
進而，在顯示裝置的螢幕解析度方面上，高清晰化也得到了推進，如高清晰影像質量(HD，1366×768)、全高清晰影像質量(FHD，1920×1080)，並且，目前正在加快開發諸如解析度為3840×2048或者4096×2180等的用於所謂的4K數位電影的顯示裝置。
隨著顯示裝置的螢幕的解析度的提高，用於顯示裝置的驅動電路等的驅動頻率也趨於增加，需要將信號延遲少的低電阻材料用於佈線或信號線等。
作為用於佈線或信號線等的材料，以前大多使用鋁膜，而現在為了進一步降低電阻，對使用銅膜的技術展開了積極的研究開發。然而，銅膜具有如下缺點：與基底膜之間的密接性低；銅膜中的銅元素會擴散到電晶體的半導體層中而導致電晶體特性劣化；等。因此，公開了為了與基底膜之間的密接性的改善及銅元素的擴散的防止，使用氮化矽膜、形成在該氮化矽膜上的銅合金層以及形成在該銅合金層上的純銅層製造電晶體的技術(參照專利文獻3)。
[專利文獻1]日本專利申請公開第2007-123861號公 報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2010-230965號公報
在專利文獻1中，作為可用於電晶體的半導體薄膜假設矽類半導體材料。因此，專利文獻1所示的電晶體的製造方法及結構不適於將氧化物半導體膜用於通道形成區的電晶體。
鑒於上述問題，本發明的一個方式的目的之一是提供一種具有穩定的電特性且起因於佈線電阻的信號延遲少的電晶體的製造方法，該電晶體用於包含氧化物半導體膜的半導體裝置中。另外，本發明的一個方式的目的之一是提供一種包括該電晶體的半導體裝置。另外，本發明的一個方式的目的之一是提供一種包括該電晶體的高性能的顯示裝置。
在包括將氧化物半導體膜用於通道形成區的底閘極結構的電晶體的半導體裝置的製造方法中，以與氧化物半導體膜接觸的方式形成源極電極及汲極電極。源極電極及汲極電極分別包括第一至第三金屬膜，並且作為第二金屬膜使用含有銅元素的材料。
與氧化物半導體膜接觸的源極電極及汲極電極的製造方法如下：形成第一金屬膜及第二金屬膜；對該第二金屬膜進行第一光微影製程而藉由第一蝕刻去除該第二金屬膜的一部分；在第一金屬膜及第二金屬膜上形成第三金屬膜；對該第三金屬膜進行第二光微影製程而藉由第二蝕刻去除該第一金屬膜及第三金屬膜的一部分。另外，第二蝕刻去除第一金屬膜及第三金屬膜中的位於藉由第一蝕刻去除的第二金屬膜的端部的外側的一部分。藉由採用上述製造方法，第二金屬膜被第一金屬膜及第三金屬膜覆蓋(較佳的是第二金屬膜被第一金屬膜及第三金屬膜包圍)，所以可以抑制用於第二金屬膜的含有銅元素的材料擴散到氧化物半導體膜中。將在下面進一步說明詳細內容。
本發明的一個方式是一種半導體裝置的製造方法，該製造方法包括如下步驟：形成閘極電極；在閘極電極上形成閘極絕緣膜；以與閘極絕緣膜接觸的方式在與閘極電極重疊的位置形成氧化物半導體膜；以及在氧化物半導體膜上形成源極電極及汲極電極，其中，為了形成源極電極及汲極電極，包括如下步驟：形成第一金屬膜及第二金屬膜；對第二金屬膜進行第一光微影製程而藉由第一蝕刻去除第二金屬膜的一部分；在第一金屬膜及第二金屬膜上形成第三金屬膜；以及對第三金屬膜進行第二光微影製程而藉由第二蝕刻去除第一金屬膜及第三金屬膜的一部分，並且，第二蝕刻去除第一金屬膜及第三金屬膜中的位於藉由第一蝕刻去除的第二金屬膜的端部的外側的一部分。
上述製造方法可以還包括如下步驟：在源極電極及汲極電極上形成第一絕緣膜；對第一絕緣膜引入氧；在第一絕緣膜上形成第二絕緣膜；在第二絕緣膜上形成鋁膜；對鋁膜引入氧來形成氧化鋁膜；以及在氧化鋁膜上形成平坦化絕緣膜。
在上述各製造方法中，第一金屬膜及第三金屬膜較佳為含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜或金屬氮化物膜。另外，第二金屬膜較佳為含有銅元素。
另外，在上述製造方法中，較佳的是，第一蝕刻為濕蝕刻法，第二蝕刻為乾蝕刻法。
另外，本發明的另一個方式是一種半導體裝置，該半導體裝置包括：閘極電極；閘極電極上的閘極絕緣膜；與閘極絕緣膜接觸並與閘極電極重疊的氧化物半導體膜；以及氧化物半導體膜上的源極電極及汲極電極，其中，源極電極及汲極電極包括第一金屬膜、第二金屬膜及第三金屬膜，並且，第二金屬膜位於第一金屬膜及第三金屬膜的端部的內側的區域。
另外，本發明的另一個方式是一種半導體裝置，該半導體裝置包括：閘極電極；閘極電極上的閘極絕緣膜；與閘極絕緣膜接觸並與閘極電極重疊的氧化物半導體膜；氧化物半導體膜上的源極電極及汲極電極；以及與源極電極電連接的信號線，其中，信號線包括第一金屬膜、第二金屬膜及第三金屬膜，第二金屬膜位於第一金屬膜及第三金屬膜的端部的內側的區域，並且，源極電極及汲極電極包 括第一金屬膜及第三金屬膜。
上述結構可以還包括：源極電極及汲極電極上的氧過剩型的第一絕緣膜；第一絕緣膜上的第二絕緣膜；第二絕緣膜上的氧化鋁膜；以及氧化鋁膜上的平坦化絕緣膜。
另外，在上述各結構中，第一金屬膜及第三金屬膜較佳為含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜或金屬氮化物膜。另外，第二金屬膜較佳為含有銅元素。
另外，在上述各結構中，閘極電極較佳為含有鎢、鉭、鈦、鉬和銅中的一種以上的元素。
另外，包括上述半導體裝置的顯示裝置及電子裝置都包括在本發明的範疇內。
本發明的一個方式能夠提供具有穩定的電特性且起因於佈線電阻的信號延遲少的電晶體的製造方法，該電晶體用於包含氧化物半導體膜的半導體裝置中。此外，能夠提供包括該電晶體的半導體裝置。此外，能夠提供包括該電晶體的高性能的顯示裝置。
102‧‧‧基板
104‧‧‧閘極電極
104a‧‧‧第一閘極電極
104b‧‧‧第二閘極電極
106‧‧‧閘極絕緣膜
106a‧‧‧第一閘極絕緣膜
106b‧‧‧第二閘極絕緣膜
108‧‧‧氧化物半導體膜
109a‧‧‧第一金屬膜
109b‧‧‧第二金屬膜
109c‧‧‧第三金屬膜
110‧‧‧源極電極
110a‧‧‧第一金屬膜
110b‧‧‧第二金屬膜
110c‧‧‧第三金屬膜
112‧‧‧汲極電極
112a‧‧‧第一金屬膜
112b‧‧‧第二金屬膜
112c‧‧‧第三金屬膜
114a‧‧‧第一絕緣膜
114b‧‧‧第二絕緣膜
115‧‧‧鋁膜
116‧‧‧氧化鋁膜
118‧‧‧平坦化絕緣膜
141‧‧‧光阻掩模
142‧‧‧光阻掩模
145‧‧‧氧
147‧‧‧氧
150‧‧‧電晶體
204‧‧‧閘極電極
204a‧‧‧第一閘極電極
204b‧‧‧第二閘極電極
206‧‧‧閘極絕緣膜
206a‧‧‧第一閘極絕緣膜
206b‧‧‧第二閘極絕緣膜
208‧‧‧氧化物半導體膜
209a‧‧‧第一金屬膜
209b‧‧‧第二金屬膜
209c‧‧‧第三金屬膜
210‧‧‧源極電極
210a‧‧‧第一金屬膜
210b‧‧‧第二金屬膜
210c‧‧‧第三金屬膜
212‧‧‧汲極電極
212a‧‧‧第一金屬膜
212c‧‧‧第三金屬膜
232‧‧‧信號線
241‧‧‧光阻掩模
242‧‧‧光阻掩模
250‧‧‧電晶體
260‧‧‧信號線區
300‧‧‧基板
301‧‧‧基板
302‧‧‧像素部
304‧‧‧源極驅動電路部
306‧‧‧閘極驅動電路部
308‧‧‧FPC端子部
310‧‧‧信號線
312‧‧‧密封材料
316‧‧‧FPC
350‧‧‧電晶體
352‧‧‧電晶體
360‧‧‧端子電極
360a‧‧‧第一金屬膜
360b‧‧‧第二金屬膜
360c‧‧‧第三金屬膜
364‧‧‧絕緣膜
366‧‧‧保護絕緣膜
368‧‧‧平坦化絕緣膜
370a‧‧‧導電膜
370b‧‧‧導電膜
380‧‧‧各向異性導電膜
402‧‧‧液晶元件
404‧‧‧反電極
406‧‧‧液晶層
408‧‧‧液晶層
410‧‧‧絕緣膜
412‧‧‧絕緣膜
435‧‧‧間隔物
450‧‧‧發光元件
452‧‧‧電致發光層
454‧‧‧上部電極
456‧‧‧分隔壁
458‧‧‧填充材料
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧照相機用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池單元
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸控筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3056‧‧‧電池
5000‧‧‧平板終端
5001‧‧‧外殼
5003‧‧‧顯示部
5005‧‧‧電源按鈕
5007‧‧‧前置相機
5009‧‧‧背面相機
5011‧‧‧外部連接端子
5013‧‧‧外部連接端子
5015‧‧‧圖示
6000‧‧‧平板終端
6001‧‧‧外殼
6003‧‧‧外殼
6005‧‧‧鉸鏈部
6007‧‧‧顯示部
6009‧‧‧顯示部
6011‧‧‧電源按鈕
6013‧‧‧相機
6015‧‧‧相機
6017‧‧‧文字圖示
6019‧‧‧圖示
6021‧‧‧鍵盤
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
在圖式中：圖1A至圖1C是示出半導體裝置的一個方式的平面圖及剖面圖；圖2A至圖2E是示出半導體裝置的製程的一個例子的剖面圖；圖3A至圖3D是示出半導體裝置的製程的一個例子 的剖面圖；圖4A至圖4D是示出半導體裝置的製程的一個例子的剖面圖；圖5A至圖5C是示出半導體裝置的製程的一個例子的剖面圖；圖6A和圖6B是示出半導體裝置的一個方式的平面圖及剖面圖；圖7A至圖7D是示出半導體裝置的製程的一個例子的剖面圖；圖8A至圖8D是示出半導體裝置的製程的一個例子的剖面圖；圖9是示出顯示裝置的一個方式的平面圖；圖10是示出顯示裝置的一個方式的剖面圖；圖11是示出顯示裝置的一個方式的剖面圖；圖12A至圖12F是示出包含半導體裝置的電子裝置的一個例子的圖；圖13A至圖13D是包含半導體裝置的平板終端的一個例子的圖。
下面使用圖式詳細地說明本說明書所公開的發明實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不 應該被解釋為僅限定在下面所示的實施方式所記載的內容中。
注意，為了便於理解，圖式等所示出的各結構的位置、大小和範圍等有時不表示實際上的位置、大小和範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。
另外，在本說明書等中使用的“第一”、“第二”、“第三”等序數詞是為了方便識別構成要素而附的，而不是為了在數目方面上進行限定的。
另外，在本說明書等中，“上”或“下”不侷限於構成要素的位置關係為“正上”或“正下”。例如，“閘極絕緣膜上的閘極電極”的表現包括在閘極絕緣膜和閘極電極之間包含另一構成要素的情況。
另外，在本說明書等中，“電極”或“佈線”不限定構成要素的功能。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”形成為一體的情況等。
另外，“源極”和“汲極”的功能在使用極性不同的電晶體的情況下或在電路工作中當電流方向變化時，有時互相調換。因此，在本說明書等中，“源極”和“汲極”可以互相調換。
另外，在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。這裏，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就 對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中，利用光微影製程進行圖案化。注意，圖案化不侷限於光微影製程，也可以使用光微影製程之外的製程。另外，在進行蝕刻處理之後去除藉由光微影製程形成的掩模。
實施方式1 在本實施方式中，參照圖1A至圖5C對半導體裝置及半導體裝置的製造方法的一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子示出使用氧化物半導體膜的電晶體。 〈半導體裝置的結構例子1〉
圖1A至圖1C示出電晶體150的結構例子。圖1A是電晶體150的平面圖，圖1B是沿著圖1A的線X1-Y1的剖面圖，並且圖1C是沿著圖1A的線V1-W1的剖面圖。注意，在圖1A中，為了方便起見，省略電晶體150的構成要素的一部分(例如，閘極絕緣膜106等)而進行圖示。
圖1A至圖1C所示的電晶體150包括：形成在基板102上的閘極電極104；形成在閘極電極104上的閘極絕 緣膜106；以與閘極絕緣膜106接觸的方式形成在與閘極電極104重疊的位置的氧化物半導體膜108；形成在氧化物半導體膜108上的源極電極110及汲極電極112。
另外，閘極電極104由第一閘極電極104a及第二閘極電極104b構成。第一閘極電極104a較佳為使用含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜或金屬氮化物膜。另外，第二閘極電極104b較佳為含有銅元素。例如，在本實施方式中，作為第一閘極電極104a使用鎢膜，作為第二閘極電極104b使用銅膜。藉由採用上述疊層結構，可以得到低電阻的閘極電極104。另外，藉由設置第一閘極電極104a，可以提高基板102與用作第二閘極電極104b的銅膜之間的密接性，並且/或者可以抑制用作第二閘極電極104b的銅膜中的銅元素的擴散。
另外，閘極絕緣膜106由第一閘極絕緣膜106a及第二閘極絕緣膜106b構成。第一閘極絕緣膜106a具有抑制用作第二閘極電極104b的銅膜中的銅元素的擴散的功能即可，可以使用氮化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜等。另外，第二閘極絕緣膜106b具有對在後面形成的氧化物半導體膜108供應氧的功能即可，可以使用氧化矽膜、氧氮化矽膜等。例如，在本實施方式中，作為第一閘極絕緣膜106a使用氮化矽膜，作為第二閘極絕緣膜106b使用氧氮化矽膜。藉由採用上述疊層結構的閘極絕緣膜106，可以抑制用於閘極電極104的銅膜中的銅元素的擴散，並且可以對在後面形成的氧化物半導體膜108供 應氧。
另外，源極電極110由第一金屬膜110a、第二金屬膜110b及第三金屬膜110c構成，汲極電極112由第一金屬膜112a、第二金屬膜112b及第三金屬膜112c構成。另外，第二金屬膜110b及第二金屬膜112b形成在第一金屬膜110a、第一金屬膜112a、第三金屬膜110c及第三金屬膜112c的端部的內側的區域。
另外，第一金屬膜110a、第一金屬膜112a、第三金屬膜110c及第三金屬膜112c較佳為使用含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜或金屬氮化物膜。另外，第二金屬膜110b及第二金屬膜112b較佳為含有銅元素。
例如，在本實施方式中，作為第一金屬膜110a及第一金屬膜112a使用鎢膜，作為第二金屬膜110b及第二金屬膜112b使用銅膜，作為第三金屬膜110c及第三金屬膜112c使用氮化鉭膜。另外，第二金屬膜110b及第二金屬膜112b形成在第一金屬膜110a及第一金屬膜112a上並被第三金屬膜110c及第三金屬膜112c覆蓋。
換言之，用作第一金屬膜110a和第一金屬膜112a的鎢膜覆蓋用作第二金屬膜110b及第二金屬膜112b的銅膜的下表面，並且用作第三金屬膜110c和第三金屬膜112c的氮化鉭膜覆蓋用作第二金屬膜110b及第二金屬膜112b的銅膜的上表面及側面。第一金屬膜110a、第一金屬膜112a、第三金屬膜110c及第三金屬膜112c具有作為抑制 銅膜中的銅元素的擴散的阻擋金屬(barrier metal)的功能。
藉由採用上述結構，可以得到低電阻的源極電極110及汲極電極112，並且可以抑制用於源極電極110及汲極電極112中的銅膜中的銅元素擴散到外部。
源極電極110及汲極電極112的形成方法的例子如下。在氧化物半導體膜108上形成第一金屬膜及第二金屬膜，對該第二金屬膜進行第一光微影製程並進行第一蝕刻去除該第二金屬膜的一部分來形成第二金屬膜110b及第二金屬膜112b。然後，在第一金屬膜及第二金屬膜(第二金屬膜110b及第二金屬膜112b)上以覆蓋第二金屬膜的方式形成第三金屬膜。然後，對該第三金屬膜進行第二光微影製程並進行第二蝕刻去除第一金屬膜及第三金屬膜的一部分來形成第一金屬膜110a、第一金屬膜112a、第三金屬膜110c及第三金屬膜112c。藉由採用上述製造方法，用作第二金屬膜的銅膜不與氧化物半導體膜108直接接觸，所以可以抑制有可能混入到氧化物半導體膜108的背通道部中的雜質(尤其是銅元素)的擴散。
另外，還可以包括：形成在源極電極110及汲極電極112上的氧過剩型的第一絕緣膜114a；形成在第一絕緣膜114a上的第二絕緣膜114b；形成在第二絕緣膜114b上的氧化鋁膜116；以及形成在氧化鋁膜116上的平坦化絕緣膜118。
另外，其他構成要素的詳細內容將在後述的圖1A至 圖1C所示的電晶體150的製造方法中參照圖2A至圖5C進行說明。
〈半導體裝置的製造方法1〉
首先，在基板102上形成包括第一閘極電極104a及第二閘極電極104b的閘極電極104(參照圖2A)。
對可用作基板102的基板沒有特別的限制，但是基板102需要至少具有能夠承受在後面進行的加熱處理的程度的耐熱性。例如可以使用鋇硼矽酸鹽玻璃基板或鋁硼矽酸鹽玻璃基板之類的用於電子工業的各種玻璃基板。另外，作為基板，較佳為使用熱膨脹係數為25×10-7/℃以上且50×10-7/℃以下(較佳為30×10-7/℃以上且40×10-7/℃以下)且應變點為650℃以上且750℃以下(較佳為700℃以上且740℃以下)的基板。
另外，當使用第5代(1000mm×1200mm或1300mm×1500mm)、第6代(1500mm×1800mm)、第7代(1870mm×2200mm)、第8代(2200mm×2500mm)、第9代(2400mm×2800mm)及第10代(2880mm×3130mm)等大型玻璃基板時，有時由於半導體裝置的製程中的加熱處理等引起的基板的收縮而微細加工變得困難。因此，當作為基板使用上述大型玻璃基板時，較佳為使用收縮少的玻璃基板。例如，作為基板可以使用在450℃，較佳為500℃的溫度下進行1小時的加熱處理之後的收縮量為20ppm以下，較佳為10ppm以下，更較為5ppm以下的大 型玻璃基板。
另外，作為基板102也可以使用撓性基板製造半導體裝置。在製造具有撓性的半導體裝置時，既可以在撓性基板上直接形成包括氧化物半導體膜108的電晶體150，也可以在其他製造基板上形成包括氧化物半導體膜108的電晶體150並將其從製造基板剝離、轉置到撓性基板上。另外，為了將電晶體150從製造基板剝離、轉置到撓性基板上，較佳為在製造基板與包括氧化物半導體膜的電晶體150之間設置剝離層。
也可以在基板102上設置基底絕緣膜。基底絕緣膜可以藉由電漿CVD法或濺射法等使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵等氧化物絕緣膜、氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等氮化物絕緣膜或它們的混合材料形成。
另外，也可以對基板102進行加熱處理。例如，可以使用利用高溫氣體進行加熱處理的GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置以650℃進行1分鐘至5分鐘的加熱處理。另外，作為GRTA中使用的高溫氣體，使用如氬等的稀有氣體或氮那樣的即使進行加熱處理也不與被處理物產生反應的惰性氣體。此外，也可以使用電爐以500℃進行30分鐘至1小時的加熱處理。
閘極電極104可以使用含有鎢、鉭、鈦、鉬和銅中的一種以上的元素的材料形成。在本實施方式中，作為第二閘極電極104b利用濺射法形成厚度為100nm以上且 400nm以下的銅膜。另外，作為第二閘極電極104b的下層形成用作防止銅膜中的銅元素的擴散的阻擋金屬的第一閘極電極104a。在本實施方式中，作為第一閘極電極104a利用濺射法形成厚度為20nm以上且100nm以下的氮化鉭膜。
另外，在本實施方式中，說明第一閘極電極104a與第二閘極電極104b的疊層結構，但是不侷限於該結構。例如，可以在第二閘極電極104b上還形成第三閘極電極。第三閘極電極可以使用與第一閘極電極104a相同的材料。
接著，在基板102及閘極電極104上形成包含第一閘極絕緣膜106a及第二閘極絕緣膜106b的閘極絕緣膜106(參照圖2B)。
作為第一閘極絕緣膜106a，較佳為使用藉由電漿CVD法或濺射法等形成的厚度為10nm以上且100nm以下，更佳為20nm以上且50nm以下的氮化物絕緣膜。例如，可以使用氮化矽膜、氮氧化矽膜等。藉由作為與基板102及閘極電極104接觸的第一閘極絕緣膜106a使用氮化物絕緣膜，可以得到防止來自基板102或閘極電極104的雜質的擴散的效果。尤其是，在作為閘極電極104(更具體的說，第二閘極電極104b)使用含有銅元素的金屬材料的情況下，可以利用第一閘極絕緣膜106a抑制銅元素擴散到氧化物半導體膜108中。
在本實施方式中，作為第一閘極絕緣膜106a，使用 利用電漿CVD法形成的50nm厚的氮化矽膜。作為用來形成氮化矽膜的成膜氣體，例如可以使用矽烷(SiH4)和氮的混合氣體或者矽烷、氮和氨(NH3)的混合氣體等。
作為第二閘極絕緣膜106b，較佳為使用藉由電漿CVD法或濺射法等形成的厚度為100nm以上且350nm以下，更佳為100nm以上且200nm以下的氧化物絕緣膜。例如，可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氧氮化矽膜、氧氮化鋁膜等。
此外，藉由作為第二閘極絕緣膜106b的材料使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0，y>0))、鋁酸鉿(HfAlxOy(x>0，y>0))以及氧化鑭等high-k材料，可以降低閘極漏電流。
在本實施方式中，作為第二閘極絕緣膜106b，利用電漿CVD法形成200nm厚的氧氮化矽膜。電漿CVD法可以在比濺射法短的時間內進行成膜。另外，與利用濺射法的情況相比，在利用電漿CVD法進行成膜的情況下，第二閘極絕緣膜106b表面的膜厚的不均勻小且不容易產生微粒的混入。
另外，第二閘極絕緣膜106b是與氧化物半導體膜108接觸的絕緣膜，所以較佳為包含氧並盡可能地不包含水、氫等雜質。但是，與利用濺射法的情況相比，在利用電漿CVD法的情況下難以降低膜中的氫濃度。因此，也可以對成膜後的第二閘極絕緣膜106b進行用來減少氫原 子、更佳為去除氫原子的加熱處理(脫水化處理或脫氫化處理)。
將加熱處理的溫度設定為250℃以上且650℃以下，較佳為設定為450℃以上且600℃以下或低於基板的應變點。例如，將基板引入到加熱處理裝置之一的電爐中，在真空(減壓)氛圍下以650℃對閘極絕緣膜106進行1小時的加熱處理。
注意，加熱處理裝置不侷限於電爐，也可以使用利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。作為高溫氣體，使用如氬等稀有氣體或氮那樣的即使進行加熱處理也不與被處理物產生反應的惰性氣體。注意，當作為加熱處理裝置使用GRTA裝置時，其加熱處理時間很短，所以也可以在加熱到650℃至700℃的高溫的惰性氣體中加熱基板。
加熱處理在氮、氧、超乾燥空氣(水的含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)氛圍下進行即可。但是，上述氮、 氧、超乾燥空氣或稀有氣體等的氛圍較佳為不包含水、氫等。另外，較佳為將引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
藉由加熱處理可以使閘極絕緣膜106脫水化或脫氫化，而可以形成去除了引起電晶體的特性變動的氫或水等雜質的閘極絕緣膜106。
另外，既可以進行多次的用來脫水化或脫氫化的加熱處理，又可以將用來脫水化或脫氫化的加熱處理兼作其他加熱處理。
接著，以與閘極絕緣膜106接觸的方式在與閘極電極104重疊的位置形成氧化物半導體膜108(參照圖2C)。
氧化物半導體膜108既可以具有單層結構又可以具有層疊結構。另外，既可以具有非晶結構又可以具有結晶結構。在氧化物半導體膜108採用非晶結構時，也可以藉由在後面的製程中對氧化物半導體膜108進行加熱處理，得到結晶氧化物半導體膜。將使非晶氧化物半導體膜晶化的加熱處理的溫度設定為250℃以上且700℃以下，較佳為400℃以上，更佳為500℃以上，進一步較佳為550℃以上。另外，該加熱處理也可以兼作製程中的其他加熱處理。
作為氧化物半導體膜108的成膜方法，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、電漿CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。
當形成氧化物半導體膜108時，較佳為盡可能地降低氧化物半導體膜108所包含的氫的濃度。為了降低氫濃度，例如，在藉由濺射法進行成膜時，作為供應到濺射裝置的處理室內的氛圍氣體適當地使用：氫、水、羥基或者氫化物等雜質被去除的高純度的稀有氣體(典型的是氬)；氧；稀有氣體和氧的混合氣體。
另外，藉由在去除殘留在處理室內的水分的同時引入去除了氫及水的濺射氣體來進行成膜，可以降低形成的氧化物半導體膜108的氫濃度。為了去除殘留在處理室內的水分，較佳為使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵。此外，也可以使用具備冷阱的渦輪分子泵。由於低溫泵對如氫分子、水(H2O)等包含氫原子的化合物(較佳為還包括包含碳原子的化合物)等進行排氣的能力較高，所以可以降低使用低溫泵進行排氣的處理室內形成的氧化物半導體膜108所包含的雜質的濃度。
另外，在本實施方式中，氧化物半導體膜108使用原子數比為In：Ga：Zn=1：1：1的金屬氧化物靶材或者原子數比為In：Ga=2：1的金屬氧化物靶材並藉由濺射法形成。注意，用來形成氧化物半導體膜108的靶材的材料及組成不侷限於此。此外，氧化物半導體膜108可以在稀有氣體(典型的為氬)氛圍、氧氛圍或者稀有氣體和氧的混合氛圍下利用濺射法來形成。另外，作為用來形成氧化物半導體膜108的靶材，較佳為使用單晶靶材或多晶靶材等具有結晶 性的靶材。藉由使用具有結晶性的靶材，可以形成具有結晶性的薄膜，尤其是在被形成的薄膜中容易形成c軸配向的結晶。
另外，剛成膜之後的氧化物半導體膜108較佳為處於包含比化學計量組成多的氧的過飽和狀態。例如，在利用濺射法形成氧化物半導體膜108的情況下，較佳為以在成膜氣體中氧所佔有的比率高的條件進行成膜，尤其較佳為在氧氛圍(氧氣體為100%)下進行成膜。例如，當使用In-Ga-Zn類氧化物(IGZO)並以在成膜氣體中氧所佔有的比率高的條件(尤其在氧氣體為100%的氛圍下)形成氧化物半導體膜108時，即使如將成膜溫度設定為300℃以上，也可以抑制來自膜中的Zn的釋放。
另外，當使用上述原子數比為In：Ga：Zn=1：1：1的金屬氧化物靶材形成氧化物半導體膜108時，有時靶材的組成與形成在基板上的薄膜的組成不同。例如，在使用In：Ga：Zn=1：1：1的金屬氧化物靶材的情況下，雖然依賴於成膜條件，但是有時薄膜的氧化物半導體膜108的組成為In：Ga：Zn=1：1：0.6至0.8(原子數比)。這認為因為如下緣故：在形成氧化物半導體膜108時Zn昇華；或者In、Ga及Zn的各成分的濺射速率不同。
因此，當要形成具有所希望的組成的薄膜時，需要預先調整金屬氧化物靶材的組成。例如，為了使薄膜的氧化物半導體膜108的組成成為In：Ga：Zn=1：1：1(原子數比)，將金屬氧化物靶材的組成設定為In：Ga：Zn=1：1：1.5(原 子數比)即可。換言之，預先增加金屬氧化物靶材中的Zn的含量比。注意，靶材的組成不侷限於上述數值，可以根據成膜條件或所形成的薄膜的組成適當地調整。另外，藉由增大金屬氧化物靶材中的Zn的含量比，所得到的薄膜的結晶性得到提高，所以是較佳的。
另外，在藉由濺射法形成氧化物半導體膜108的情況下，用於成膜的金屬氧化物靶材的相對密度為90%以上且100%以下，較佳為95%以上，更佳為99.9%以上。藉由使用高相對密度的金屬氧化物靶材，可以形成緻密的氧化物半導體膜108。
另外，為了降低有可能包含在氧化物半導體膜108中的雜質的濃度，在將基板102保持為高溫的狀態下形成氧化物半導體膜108也是有效的。將基板102的加熱溫度可以設定為150℃以上且450℃以下，較佳為設定為170℃以上且350℃以下。另外，藉由在進行成膜時以高溫加熱基板，可以形成結晶氧化物半導體膜108。
用於氧化物半導體膜108的氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。尤其較佳為包含In及Zn。此外，作為用來減小使用該氧化物半導體的電晶體的電特性的偏差的穩定劑(stabilizer)，較佳為除了上述元素以外還包含鎵(Ga)。此外，作為穩定劑較佳為包含錫(Sn)。另外，作為穩定劑較佳為包含鉿(Hf)。此外，作為穩定劑較佳為包含鋁(Al)。此外，作為穩定劑較佳為包含鋯(Zr)。
另外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅、In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物、In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此，例如，In-Ga-Zn類氧化物是指作為主要成分包含In、Ga、Zn的氧化物，對In、Ga、Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意 ，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
例如，可以使用其原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的In-Ga-Zn類氧化物或與其相似的組成的氧化物。或者，較佳為使用其原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或與其相似的組成的氧化物。
但是，不侷限於此，可以根據所需要的半導體特性(遷移率、臨界值、不均勻性等)而使用適當的組成的氧化物半導體。另外，較佳為採用適當的載流子濃度、雜質濃度、缺陷密度、金屬元素和氧之間的原子數比、原子間距離、密度等，以得到所需要的半導體特性。
例如，使用In-Sn-Zn類氧化物可以較容易獲得較高的遷移率。但是，當使用In-Ga-Zn類氧化物時也可以藉由降低塊內缺陷密度提高遷移率。
另外，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成與原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成相似是指a、b、c滿足如下算式：(a-A)2+(b-B)2+(c-C)2
Figure 107118788-A0101-12-0023-52
r2。r例如可以為0.05。其他氧化物也是同樣的。
另外，氧化物半導體膜108較佳為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一個邊短於100nm的立方體內的尺寸。另外，在利用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察到的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。此外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
在包括在CAAC-OS膜中的結晶部中，c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，在從垂直於ab面的方向看時形成有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，包括85°以上且95°以下的範圍。另外，在只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，有時與氧化物半導體 膜的被形成面附近相比，在氧化物半導體膜的表面附近結晶部所占的比例高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，在形成CAAC-OS膜時結晶部的c軸方向是平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向。藉由成膜或在成膜之後進行加熱處理等的晶化處理形成結晶部。
在使用CAAC-OS膜的電晶體中，因可見光或紫外光的照射而產生的電特性變動小。因此，該電晶體的可靠性高。
當作為氧化物半導體膜108使用CAAC-OS膜時，作為獲得該CAAC-OS膜的方法，可以舉出三個方法。第一個方法是藉由將成膜溫度設定為100℃以上且450℃以下，較佳為150℃以上且400℃以下形成氧化物半導體膜，並沿著大致垂直於表面的方向進行c軸配向。第二個方法是在形成薄的氧化物半導體膜之後，進行200℃以上且700℃以下的加熱處理，並沿著大致垂直於表面的方向進行c軸配向。第三個方法是在形成薄的第一層之後，進行200℃以上且700℃以下的加熱處理，然後形成第二層，並沿著大致垂直於表面的方向進行c軸配向。
另外，當作為氧化物半導體膜108形成CAAC-OS膜以外的具有結晶性的氧化物半導體膜(單晶或微晶)時，對成膜溫度沒有特別的限制。
此外，氧化物半導體膜108的能隙為2.8eV至3.2eV，這大於矽的能隙的1.1eV。另外，氧化物半導體膜108的本質載流子密度為10-9/cm-3，這比矽的本質載流子密度的1011/cm-3小得多。
氧化物半導體膜108的多數載流子(電子)只從電晶體的源極流過。另外，因為可以使通道形成區完全耗盡化，所以可以使電晶體的關態電流(off-state current)極小。使用氧化物半導體膜108的電晶體的關態電流極小，即在室溫下為10yA/μm以下，在85℃至95℃的溫度下也為1zA/μm以下。
另外，氧化物半導體膜108也可以採用層疊有多個氧化物半導體層的結構。例如，也可以作為氧化物半導體膜108採用第一氧化物半導體層和第二氧化物半導體層的疊層，並且第一氧化物半導體層和第二氧化物半導體層分別使用不同的組成的金屬氧化物。例如，也可以作為第一氧化物半導體層使用三元金屬氧化物，作為第二氧化物半導體層使用二元金屬氧化物。另外，也可以作為第一氧化物半導體層和第二氧化物半導體層都使用三元金屬氧化物。
此外，也可以使第一氧化物半導體層和第二氧化物半導體層的構成元素相同，並使兩者的組成不同。例如，也可以將第一氧化物半導體層的原子數比設定為In：Ga： Zn=1：1：1，將第二氧化物半導體層的原子數比設定為In：Ga：Zn=3：1：2。另外，也可以將第一氧化物半導體層的原子數比設定為In：Ga：Zn=1：3：2，將第二氧化物半導體層的原子數比設定為In：Ga：Zn=2：1：3。
此時，較佳為將第一氧化物半導體層和第二氧化物半導體層中的離閘極電極近的一側(通道一側)的氧化物半導體層的In和Ga的含量比設定為In>Ga。另外，較佳為將離閘極電極遠的一側(背通道一側)的氧化物半導體層的In和Ga的含量比設定為In
Figure 107118788-A0101-12-0027-47
Ga。在氧化物半導體中，重金屬的s軌道主要助於載流子傳導，並且藉由增加In的含量比呈現增加s軌道的重疊率的傾向，由此具有In>Ga的組成的氧化物的遷移率比具有In
Figure 107118788-A0101-12-0027-49
Ga的組成的氧化物高。另外，Ga的氧缺陷的形成能量比In大而Ga不容易產生氧缺陷，由此具有In
Figure 107118788-A0101-12-0027-50
Ga的組成的氧化物與具有In>Ga的組成的氧化物相比具有穩定的特性。因此，藉由在通道一側使用具有In>Ga的組成的氧化物半導體層並在背通道一側使用具有In
Figure 107118788-A0101-12-0027-51
Ga的組成的氧化物半導體層，可以進一步提高電晶體的遷移率及可靠性。
另外，在層疊形成氧化物半導體膜108的情況下，也可以作為第一氧化物半導體層和第二氧化物半導體層使用結晶性不同的氧化物半導體。就是說，也可以採用適當地組合單晶氧化物半導體、多晶氧化物半導體、非晶氧化物半導體或具有結晶性的氧化物半導體(例如，CAAC-OS)的結構。此外，在作為第一氧化物半導體層和第二氧化物 半導體層中的至少一方使用非晶氧化物半導體時，可以緩和氧化物半導體的內部應力或外部應力，降低電晶體的特性不均勻，並進一步提高電晶體的可靠性。另一方面，非晶氧化物半導體容易吸收氫等成為施體的雜質，並且，容易產生氧缺陷而處於n型化。由此，通道一側的氧化物半導體層較佳為使用具有結晶性的氧化物半導體(例如，CAAC-OS)。
另外，層疊形成氧化物半導體膜108時的組成及結晶性的組合的例子如下：在閘極絕緣膜106上依次形成原子數比為In：Ga：Zn=1：1：1左右的非晶氧化物半導體層和原子數比為In：Ga：Zn=3：1：2左右的結晶氧化物半導體層的疊層結構；原子數比為In：Ga：Zn=1：1：1左右的結晶氧化物半導體層和原子數比為In：Ga：Zn=3：1：2左右的結晶氧化物半導體層的疊層結構。另外，作為其他結構可以採用原子數比為In：Ga：Zn=3：1：2左右的結晶氧化物半導體層和原子數比為In：Ga：Zn=1：1：1左右的結晶氧化物半導體層的疊層結構。此外，作為其他疊層結構可以採用原子數比為In：Ga：Zn=1：1：1左右的非晶氧化物半導體層和原子數比為In：Ga：Zn=3：1：2左右的非晶氧化物半導體層的疊層結構；原子數比為In：Ga：Zn=3：1：2左右的非晶氧化物半導體層和原子數比為In：Ga：Zn=1：1：1左右的非晶氧化物半導體層的疊層結構。
另外，也可以在形成氧化物半導體膜108之前對形成 氧化物半導體膜108的表面進行平坦化處理。對平坦化處理沒有特別的限制，可以使用拋光處理(例如，化學機械拋光法(Chemical Mechanical Polishing：CMP))、乾蝕刻處理、電漿處理。
作為電漿處理，例如可以進行導入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氣氛圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬。藉由進行反濺射，可以去除附著到形成氧化物半導體膜108的表面上的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以進行多次的拋光處理、乾蝕刻處理以及電漿處理，又可以組合上述處理而進行平坦化處理。另外，當組合上述處理而進行平坦化處理時，對製程順序也沒有特別的限制，可以根據形成氧化物半導體膜108的表面的凹凸狀態適當地設定。
另外，較佳為在形成氧化物半導體膜108之後，對其進行用來減少或去除該氧化物半導體膜108所包含的過剩的氫(包括水及羥基)(脫水化或脫氫化)的加熱處理。加熱處理可以採用與對前面所述的第二絕緣膜106b進行的加熱處理同樣的條件而進行。
藉由上述加熱處理，可以減少氧化物半導體膜108中的氫，更佳為可以從氧化物半導體膜108去除氫，該氫是賦予n型的導電性的雜質。另外，當作為第二閘極絕緣膜106b使用包含氧的絕緣膜時，藉由該加熱處理第二閘極 絕緣膜106b所包含的氧供應到氧化物半導體膜108。即使當對氧化物半導體膜108進行脫水化處理或脫氫化處理時氧化物半導體膜108釋放氧，也可以從第二閘極絕緣膜106b供應氧，從而可以填補氧化物半導體膜108的氧缺陷。
另外，可以在藉由加熱處理對氧化物半導體膜108進行加熱之後，在維持加熱溫度的狀態下或在逐漸降低加熱溫度的狀態下，對相同爐內引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(Cavity Ring Down laser Spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。較佳為不使氧氣體或一氧化二氮氣體包含水、氫等。或者，較佳為將引入到加熱處理裝置中的氧氣體或一氧化二氮氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。即使當進行脫水化處理或脫氫化處理等雜質排出製程時氧減少，也可以藉由利用氧氣體或一氧化二氮氣體供應氧化物半導體膜108的主要成分的氧來實現氧化物半導體膜108的高度純化及i型(本質)化。
用來脫水化或脫氫化的加熱處理也可以兼作電晶體150的製程中的其他加熱處理。
接著，在閘極絕緣膜106及氧化物半導體膜108上形 成成為源極電極及汲極電極(包括由與此相同的層形成的佈線)的第一金屬膜109a及第二金屬膜109b(參照圖2D)。
第一金屬膜109a較佳為使用含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜或金屬氮化物膜。在本實施方式中，作為第一金屬膜109a使用藉由濺射法形成的50nm厚的鎢膜。
另外，第一金屬膜109a也可以採用疊層結構。例如，可以採用如下疊層結構：作為第一金屬膜109a的第一層使用含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜，並且作為第一金屬膜109a的第二層使用氮化鎢、氮化鉭、氮化鈦和氮化鉬中的一種以上的元素的金屬氮化物膜。
由於第一金屬膜109a與氧化物半導體膜108接觸，所以作為第一金屬膜109a較佳為使用不從氧化物半導體膜108抽出氧而不使其n型化的材料或者不擴散到氧化物半導體膜108而不使其n型化的材料。另外，作為第一金屬膜109a較佳為使用抑制銅元素從用作第二金屬膜109b的銅膜擴散到氧化物半導體膜108中的材料(所謂的阻擋金屬材料)。
第二金屬膜109b較佳為含有銅元素。另外，也可以使用對銅添加幾wt%的鋁、金、銀、鋅、錫或鎳等的銅合金等。在本實施方式中，作為第二金屬膜109b使用藉由濺射法形成的200nm厚的銅膜。
接著，在第二金屬膜109b上塗覆抗蝕劑並進行第一圖案化來形成光阻掩模141(參照圖2E)。
光阻掩模141可以藉由在塗覆感光性的樹脂之後對該感光性的樹脂進行曝光及顯影形成。另外，感光性的樹脂可以使用負型和正型中的任一。另外，也可以藉由噴墨法形成光阻掩模141。當藉由噴墨法形成光阻掩模141時，不使用光掩模，所以可以降低製造成本。
接著，藉由第一蝕刻去除第二金屬膜109b的一部分來形成第二金屬膜110b及第二金屬膜112b(參照圖3A)。
作為第二金屬膜109b的去除方法，較佳為使用濕蝕刻法。另外，用於濕蝕刻法的藥液，使用能夠對第二金屬膜109b進行蝕刻但第一金屬膜109a不消失的藥液即可，例如在作為第一金屬膜109a使用鎢膜並作為第二金屬膜109b使用銅膜的情況下，作為藥液可以使用：水、過氧化氫水和羧酸的混合液；水、磷酸、硝酸、硫酸和硫酸鉀的混合液等。
另外，也可以調節濕蝕刻的時間而進行各向同性蝕刻來形成第二金屬膜110b及第二金屬膜112b的側面與光阻掩模141的側面相比位於內側的形狀。
接著，去除光阻掩模141(參照圖3B)。
作為光阻掩模141的去除方法，可以採用利用剝離液的濕式去除方法、電漿處理等乾式去除方法或者組合上述方法的去除方法等。
接著，在第一金屬膜109a、第二金屬膜110b及第二金屬膜112b上形成第三金屬膜109c(參照圖3C)。
第三金屬膜109c可以使用與第一金屬膜109a相同的方法及材料形成。另外，在本實施方式中，作為第三金屬膜109c使用藉由濺射法形成的100nm厚的氮化鉭膜。
接著，在第三金屬膜109c上塗覆抗蝕劑並進行第二圖案化來形成光阻掩模142(參照圖3D)。
光阻掩模142可以使用與光阻掩模141相同的方法及材料形成。
接著，藉由第二蝕刻去除第一金屬膜109a及第三金屬膜109c的一部分來形成第一金屬膜110a、第一金屬膜112a、第三金屬膜110c及第三金屬膜112c(參照圖4A)。
另外，藉由第二蝕刻去除第一金屬膜109a及第三金屬膜109c中的位於藉由第一蝕刻去除的第二金屬膜110b及第二金屬膜112b的端部的外側的一部分。
作為第一金屬膜109a及第三金屬膜109c的去除方法，較佳為使用乾蝕刻法。例如在作為第一金屬膜109a使用鎢膜並作為第三金屬膜109c使用氮化鉭膜的情況下，作為用於乾蝕刻的氣體可以使用SF6和O2的混合氣體或者SF6和BCl3的混合氣體等。
注意，當對第一金屬膜109a及第三金屬膜109c進行蝕刻時，較佳為採用最適合的蝕刻條件以不使氧化物半導體膜108被蝕刻而斷開。然而，難以得到僅對第一金屬膜 109a及第三金屬膜109c進行蝕刻而完全不對氧化物半導體膜108進行蝕刻的條件，所以當對第一金屬膜109a及第三金屬膜109c進行蝕刻時，有時氧化物半導體膜108的一部分被蝕刻而具有槽部(凹部)。
接著，去除光阻掩模142來形成由第一金屬膜110a、第二金屬膜110b及第三金屬膜110c構成的源極電極110以及由第一金屬膜112a、第二金屬膜112b及第三金屬膜112c構成的汲極電極112(參照圖4B)。
藉由採用上述方法形成源極電極110及汲極電極112，氧化物半導體膜108(明確而言，背通道一側)不與用作第二金屬膜110b及第二金屬膜112b的銅膜接觸，所以可以抑制銅元素附著或擴散到氧化物半導體膜108中。
另外，可以採用與光阻掩模141相同的方法去除光阻掩模142。
另外，較佳為在形成源極電極110及汲極電極112之後對氧化物半導體膜108(明確而言，背通道一側)進行清潔化。作為氧化物半導體膜108的清潔化，例如有效的是氧電漿處理或利用稀氫氟酸處理的洗滌處理等。藉由進行上述清潔化，可以在氧化物半導體膜108上去除在形成源極電極110及汲極電極112時使用的蝕刻氣體成分或光阻掩模142的殘渣等，由此進一步可以使氧化物半導體膜108高度純化。
另外，也可以在形成源極電極110及汲極電極112之後進行加熱處理。該加熱處理的溫度為250℃以上且650 ℃以下，較佳為450℃以上且600℃以下或低於基板的應變點。
藉由上述步驟形成本實施方式所示的電晶體150。
接著，在電晶體150上，明確而言，在氧化物半導體膜108、源極電極110及汲極電極112上形成第一絕緣膜114a。然後，對第一絕緣膜114a及氧化物半導體膜108引入氧145(參照圖4C)。
第一絕緣膜114a可以利用電漿CVD法或濺射法形成，可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氧氮化矽膜或氧氮化鋁膜等氧化物絕緣膜。第一絕緣膜114a的厚度較佳為50nm以上且100nm以下。
另外，第一絕緣膜114a較佳為氧過剩型的氧化物絕緣膜。藉由使用氧過剩型的氧化物絕緣膜，可以有效地對氧化物半導體膜108供應氧。
在本實施方式中，作為第一絕緣膜114a藉由電漿CVD法形成30nm厚的氧氮化矽膜。第一絕緣膜114a的成膜條件的例子如下：SiH4和N2O的氣體流量比為SiH4：N2O=20sccm：3000sccm；壓力為200Pa；RF電源功率(電源輸出)為100W；基板溫度為350℃±15℃。另外，第一絕緣膜114a為與氧化物半導體膜108接觸的絕緣膜，所以與閘極絕緣膜106同樣地儘量不含有水、氫等雜質是較佳的。
氧145至少含有氧自由基、臭氧、氧原子和氧離子(包括氧分子離子和氧簇離子)中的任一。
作為對第一絕緣膜114a引入氧145的方法，例如可以使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。另外，作為離子植入法，也可以使用氣體簇離子束(gas cluster ion beam)。另外，可以對第一絕緣膜114a的整個表面藉由一次的處理進行氧145的引入，例如可以使用線狀離子束進行氧的引入。在使用線狀離子束的情況下，藉由相對地移動(掃描)基板或離子束，能夠對第一絕緣膜114a的整個表面引入氧145。
作為用來供應氧145的氣體，使用包含O的氣體即可，例如可以使用O2氣體、N2O氣體、CO2氣體、CO氣體、NO2氣體等。注意，也可以使氧的供應氣體中含有稀有氣體(例如Ar)。
另外，例如在藉由離子植入法引入氧的情況下，將氧145的劑量設定為1×1013ions/cm2以上且5×1016ions/cm2以下。經過氧引入處理之後的第一絕緣膜114a較佳為含有超過第一絕緣膜114a的化學計量組成的量的氧。注意，氧的注入深度根據注入條件適當地控制即可。
在作為第一絕緣膜114a使用氧化物絕緣膜(例如，氧化矽膜或氧氮化矽膜)的情況下，氧為該氧化物絕緣膜的主要成分材料之一。因此，難以藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜測定技術)等的方法正確估計氧化物絕緣膜中的氧濃度。也就是說，難以判斷是否有意地對氧化物絕緣膜中添加氧。另外，包含在第一絕緣膜114a中的過剩的氧在後面的製程中供應到氧化 物半導體膜108的情況亦是如此。
另外，氧有17O和18O等同位素，並且，一般認為在自然界的17O和18O的存在比率分別是氧原子整體的0.038%和0.2%左右。也就是說，與氧化物半導體膜接觸的絕緣膜(在本實施方式中，第一絕緣膜114a)中或者氧化物半導體膜中的上述同位素的濃度為藉由SIMS等的方法可估計的程度，因此有時藉由測量17O和18O的濃度可以正確地估計與氧化物半導體膜接觸的絕緣膜中或者氧化物半導體膜中的氧濃度。由此，也可以藉由測量這些濃度判斷與氧化物半導體膜接觸的絕緣膜是否被添加了氧。
如上所述，藉由進行氧145的引入處理，形成氧過剩型的第一絕緣膜114a。藉由採用氧過剩型的第一絕緣膜114a，可以利用起因於電晶體的製造程序中的加熱處理的固相擴散對氧化物半導體膜108供應氧。另外，在氧145的引入處理中也可以以穿過第一絕緣膜114a的方式對氧化物半導體膜108引入氧。
接著，在第一絕緣膜114a上形成第二絕緣膜114b(參照圖4D)。
第二絕緣膜114b可以利用電漿CVD法或濺射法形成，可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜。第二絕緣膜114b的厚度較佳為50nm以上且500nm以下。
在本實施方式中，作為第二絕緣膜114b藉由電漿CVD法形成370nm厚的氧氮化矽膜。第二絕緣膜114b的 成膜條件的例子如下：SiH4和N2O的氣體流量比為SiH4：N2O=30sccm：4000sccm；壓力為200Pa；RF電源功率(電源輸出)為150W；基板溫度為220℃±15℃。
另外，如果由與第一絕緣膜114a相同的材料形成第二絕緣膜114b，則有時第一絕緣膜114a與第二絕緣膜114b的介面不明確。為此，在本實施方式中，以虛線示出第一絕緣膜114a與第二絕緣膜114b的介面。
另外，與第一絕緣膜114a同樣地，第二絕緣膜114b較佳為儘量不含有水、氫等雜質。因此，在本實施方式中，對成膜之後的第二絕緣膜114b進行用來去除氫原子的加熱處理(脫水化處理或脫氫化處理)。
將加熱處理的溫度例如設定為250℃以上且600℃以下，較佳為300℃以上且600℃以下。本實施方式中，以350℃進行1小時的加熱處理。
接著，在第二絕緣膜114b上形成鋁膜115(參照圖5A)。
鋁膜115較佳為利用濺射法、蒸鍍法、CVD法等形成。另外，鋁膜115的厚度較佳為3nm以上且10nm以下。在本實施方式中，利用濺射法形成5nm厚的鋁膜。
另外，形成在第二絕緣膜114b上的鋁膜115在後面經過氧引入處理而成氧化鋁膜，它用作電晶體的障壁膜。該氧化鋁膜具有阻擋性，即阻擋氫、水等雜質及氧穿過膜而進入電晶體中的阻擋效果高。
接著，對鋁膜115引入氧147。由此，鋁膜115成為 氧化鋁膜116(參照圖5B)。
可以採用與氧145同樣的方法引入氧147。
在氧147的引入處理中也可以以穿過鋁膜115的方式對第二絕緣膜114b的一部分引入氧。由此，即使在前面的加熱處理中第二絕緣膜114b釋放氧，也可以在對第二絕緣膜114b供應氧的同時在第二絕緣膜114b中形成含有超過化學計量組成的量的氧的區域。另外，上述含有超過化學計量組成的量的氧的區域形成在第二絕緣膜114b的一部分即可。注意，氧的注入深度根據注入條件適當地控制即可。
另外，含有超過化學計量組成的量的氧的區域有可能形成在氧化鋁膜116中。注意，藉由氧引入處理形成的氧化鋁膜116的上述區域以外的部分不需要含有與化學計量組成一致的量的氧，也可以具有較小的導電性。例如，在為組成由Al2Ox表示的氧化鋁膜的情況下，x較佳為1以上且3.5以下。當氧化鋁膜116具有導電性時，較佳為將其電阻率ρ設定為1010Ω．m以上且1019Ω．m以下，更佳為1010Ω．m以上且1018Ω．m以下，進一步較佳為1011Ω．m以上且1015Ω．m以下。當氧化鋁膜116具有上述電阻率時，可以防止電晶體150的靜電損壞。
另外，氧化鋁膜116是將鋁膜115氧化來形成的膜。與藉由濺射法形成氧化鋁膜的情況相比，藉由將鋁膜115氧化形成氧化鋁膜116，可以提高生產率。
另外，也可以在對鋁膜115引入氧147之後進行加熱 處理。藉由該加熱處理可以對氧化物半導體膜108供應含有在第一絕緣膜114a或第二絕緣膜114b中的氧而填補氧化物半導體膜108的氧缺陷。可以將加熱處理的溫度設定為250℃以上且600℃以下，較佳為300℃以上且600℃以下。本實施方式中，以300℃進行1小時的加熱處理。
接著，在氧化鋁膜116上形成平坦化絕緣膜118(參照圖5C)。
平坦化絕緣膜118具有使電晶體150的凹凸平坦的功能即可，例如可以使用具有耐熱性的有機材料如聚醯亞胺類樹脂、丙烯酸類樹脂、聚醯亞胺醯胺類樹脂、苯並環丁烯類樹脂、聚醯胺類樹脂、環氧類樹脂等。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂等。另外，也可以層疊多個由這些材料形成的絕緣膜來形成平坦化絕緣膜118。在本實施方式中，作為平坦化絕緣膜118形成1.5μm厚的丙烯酸類樹脂。
如上所述，在本實施方式所示的電晶體150中，將氧化物半導體膜用於通道形成區並將低電阻材料的銅用於閘極電極、源極電極及汲極電極。另外，當形成源極電極及汲極電極時，氧化物半導體膜的背通道一側不與銅膜接觸，所以可以抑制銅元素附著或擴散到氧化物半導體膜中。另外，在閘極電極、源極電極及汲極電極分別使用銅膜並具有能夠抑制銅元素的擴散的阻擋金屬。因此，可以提供具有穩定的電特性且起因於佈線電阻的信號延遲少的電晶 體。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式2
在本實施方式中，參照圖6A至圖8C對實施方式1所示的半導體裝置的變形例子及與實施方式1所示的半導體裝置的製造方法不同的製造方法進行說明。另外，使用圖1A至圖5C所示的符號來表示與此相同的部分，而省略其重複說明。
〈半導體裝置的結構例子2〉
圖6A和圖6B示出電晶體250及信號線區260的結構例子。圖6A是電晶體250及信號線區260的平面圖，圖6B是沿著圖6A的線X2-Y2的剖面圖。注意，在圖6A中，為了方便起見，省略電晶體250及信號線區260的構成要素的一部分(例如，閘極絕緣膜206、第二金屬膜210b等)而進行圖示。
圖6A和圖6B所示的半導體裝置包括：形成在基板102上的閘極電極204；形成在閘極電極204上的閘極絕緣膜206；以與閘極絕緣膜206接觸的方式形成在與閘極電極204重疊的位置的氧化物半導體膜108；形成在氧化物半導體膜108上的源極電極210及汲極電極212；與源極電極210電連接的信號線232。信號線232由第一金屬 膜210a、第二金屬膜210b及第三金屬膜210c構成，第二金屬膜210b形成在第一金屬膜210a及第三金屬膜210c的端部的內側的區域。源極電極210及汲極電極212由第一金屬膜210a、第一金屬膜212a、第三金屬膜210c及第三金屬膜212c構成。
另外，閘極電極204由第一閘極電極204a及第二閘極電極204b構成。第一閘極電極204a較佳為使用含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜或金屬氮化物膜。另外，第二閘極電極204b較佳為含有銅元素。例如，在本實施方式中，作為第一閘極電極204a使用鎢膜，作為第二閘極電極204b使用銅膜。藉由採用上述疊層結構，可以得到低電阻的閘極電極204。另外，藉由設置第一閘極電極204a，可以提高基板102與用作第二閘極電極204b的銅膜之間的密接性，並且/或者可以抑制用作第二閘極電極204b的銅膜中的銅元素的擴散。
另外，閘極絕緣膜206由第一閘極絕緣膜206a及第二閘極絕緣膜206b構成。第一閘極絕緣膜206a具有抑制用作第二閘極電極204b的銅膜中的銅元素的擴散的功能即可，可以使用氮化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜等。另外，第二閘極絕緣膜206b具有對在後面形成的氧化物半導體膜108供應氧的功能即可，可以使用氧化矽膜、氧氮化矽膜等。例如，在本實施方式中，作為第一閘極絕緣膜206a使用氮化矽膜，作為第二閘極絕緣膜206b使用氧氮化矽膜。藉由採用上述疊層結構的閘極絕 緣膜206，可以抑制用於閘極電極204的銅膜中的銅元素的擴散，並且可以對在後面形成的氧化物半導體膜108供應氧。
另外，第一金屬膜210a、第一金屬膜212a、第三金屬膜210c及第三金屬膜212c較佳為使用含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜或金屬氮化物膜。
例如，在本實施方式中，作為第一金屬膜210a及第一金屬膜212a使用鎢膜，並作為第三金屬膜210c及第三金屬膜212c使用氮化鉭膜。
另外，第二金屬膜210b較佳為含有銅元素。在本實施方式中，作為第二金屬膜210b使用銅膜。
如此，用於電晶體250的源極電極210及汲極電極212的結構與信號線232的結構不同。藉由將使用銅膜的信號線232電連接到源極電極210及汲極電極212，可以抑制起因於佈線電阻的信號延遲等。另外，由於在用於電晶體250的源極電極210及汲極電極212中不使用含有銅元素的材料，所以可以將有可能擴散到氧化物半導體膜108的銅元素與氧化物半導體膜108隔離，所以是有效的。另外，由於在半導體製程中可以藉由同一製程製造信號線232，源極電極210及汲極電極212，所以可以降低製造成本。
接著，參照圖7A至圖8D對圖6A和圖6B所示的電晶體250及信號線區260的製造方法進行說明。
〈半導體裝置的製造方法2〉
首先，在基板102上形成閘極電極204、閘極絕緣膜206及氧化物半導體膜108。另外，閘極電極204、閘極絕緣膜206及氧化物半導體膜108可以參照實施方式1所示的圖2A至圖2D的製程形成。然後，在閘極絕緣膜206及氧化物半導體膜108上形成成為源極電極、汲極電極及信號線的第一金屬膜209a及第二金屬膜209b(參照圖7A)。
第一金屬膜209a較佳為使用含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜或金屬氮化物膜。在本實施方式中，作為第一金屬膜209a使用藉由濺射法形成的50nm厚的鎢膜。
另外，第一金屬膜209a也可以採用疊層結構。例如，可以採用如下疊層結構：作為第一金屬膜209a的第一層使用含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜，並且作為第一金屬膜209a的第二層使用氮化鎢、氮化鉭、氮化鈦和氮化鉬中的一種以上的元素的金屬氮化物膜。
由於第一金屬膜209a與氧化物半導體膜108接觸，所以作為第一金屬膜209a較佳為使用從氧化物半導體膜108不抽出氧而使其n型化的材料或者不擴散到氧化物半導體膜108而是其n型化的材料。另外，作為第一金屬膜209a較佳為使用抑制銅元素從用作第二金屬膜209b的銅膜擴散到氧化物半導體膜108中的材料。
第二金屬膜209b較佳為含有銅元素。另外，也可以使用對銅添加幾wt%的鋁、金、銀、鋅、錫或鎳等的銅合金等。在本實施方式中，作為第二金屬膜209b使用藉由濺射法形成的200nm厚的銅膜。
接著，在第二金屬膜209b上塗覆抗蝕劑並進行第一圖案化來形成光阻掩模241(參照圖7B)。
光阻掩模241可以使用與實施方式1所示的光阻掩模141相同的材料及方法形成。
接著，藉由第一蝕刻去除第二金屬膜209b的一部分來形成第二金屬膜210b(參照圖7C)。
作為第二金屬膜209b的去除方法，較佳為使用濕蝕刻法。另外，用於濕蝕刻法的藥液，使用能夠對第二金屬膜209b進行蝕刻但第一金屬膜209a不消失的藥液即可，例如在作為第一金屬膜209a使用鎢膜並作為第二金屬膜209b使用銅膜的情況下，作為藥液可以使用：水、過氧化氫水和羧酸的混合液；水、磷酸、硝酸、硫酸和硫酸鉀的混合液等。
另外，也可以調節濕蝕刻的時間而進行各向同性蝕刻來形成第二金屬膜210b的側面與光阻掩模241的側面相比位於內側的形狀。
如此，當進行第一蝕刻時，去除形成有氧化物半導體膜108的區域的第二金屬膜209b，而留下信號線區260的第二金屬膜209b。
接著，去除光阻掩模241並在第一金屬膜209a及第 二金屬膜210b上形成第三金屬膜209c(參照圖7D)。
可以採用與實施方式1所示的光阻掩模141相同的方法去除光阻掩模241。
第三金屬膜209c可以使用與第一金屬膜209a相同的方法及材料形成。另外，在本實施方式中，作為第三金屬膜209c使用藉由濺射法形成的100nm厚的氮化鉭膜。
接著，在第三金屬膜209c上塗覆抗蝕劑並進行第二圖案化來形成光阻掩模242(參照圖8A)。
光阻掩模242可以使用與光阻掩模241相同的材料及方法形成。
接著，藉由第二蝕刻去除第一金屬膜209a及第三金屬膜209c的一部分來形成第一金屬膜210a、第一金屬膜212a、第三金屬膜210c及第三金屬膜212c(參照圖8B)。
另外，藉由第二蝕刻去除第一金屬膜209a及第三金屬膜209c中的位於藉由第一蝕刻去除的第二金屬膜210b的端部的外側的一部分。
作為第一金屬膜209a及第三金屬膜209c的去除方法，較佳為使用乾蝕刻法。例如在作為第一金屬膜209a使用鎢膜並作為第三金屬膜209c使用氮化鉭膜的情況下，作為用於乾蝕刻的氣體可以使用SF6和O2的混合氣體或者SF6和BCl3的混合氣體等。
注意，當對第一金屬膜209a及第三金屬膜209c進行蝕刻時，較佳為採用最適合的蝕刻條件以不使氧化物半導 體膜108被蝕刻而斷開。然而，難以得到僅對第一金屬膜209a及第三金屬膜209c進行蝕刻而完全不對氧化物半導體膜108蝕刻的條件，所以當對第一金屬膜209a及第三金屬膜209c進行蝕刻時，有時氧化物半導體膜108的一部分被蝕刻而具有槽部(凹部)。
接著，去除光阻掩模242來形成由第一金屬膜210a及第三金屬膜210c構成的源極電極210以及由第一金屬膜212a及第三金屬膜212c構成的汲極電極212。另外，在信號線區260中，形成有由第一金屬膜210a、第二金屬膜210b及第三金屬膜210c構成的信號線232(參照圖8C)。
如此，可以藉由同一製程形成使用用作第二金屬膜210b的銅膜的信號線232與不使用第二金屬膜210b的源極電極210及汲極電極212。
可以採用與光阻掩模241相同的方法去除光阻掩模242。
另外，較佳為在形成信號線232、源極電極210及汲極電極212之後對氧化物半導體膜108(明確而言，背通道一側)進行清潔化。作為氧化物半導體膜108的清潔化，例如有效的是氧電漿處理或利用稀氫氟酸處理的洗滌處理等。藉由進行上述清潔化，可以在氧化物半導體膜108上去除在形成源極電極210及汲極電極212時使用的蝕刻氣體成分或光阻掩模242的殘渣等，由此進一步可以使氧化物半導體膜108高度純化。
另外，也可以在形成信號線232、源極電極210及汲極電極212之後進行加熱處理。該加熱處理的溫度為250℃以上且650℃以下，較佳為450℃以上且600℃以下或低於基板的應變點。
藉由上述步驟形成本實施方式所示的電晶體250及信號線區260。
接著，在電晶體250及信號線區260上形成第一絕緣膜114a、第二絕緣膜114b、氧化鋁膜116及平坦化絕緣膜118(參照圖8D)。
第一絕緣膜114a、第二絕緣膜114b、氧化鋁膜116及平坦化絕緣膜118可以參照實施方式1所示的製程形成。
如此，電晶體250的源極電極210及汲極電極212的結構與信號線區260的信號線232的結構不同。藉由將使用銅膜的信號線232電連接到源極電極210及汲極電極212，可以抑制起因於佈線電阻的信號延遲等。另外，由於在用於電晶體250的源極電極210及汲極電極212中不使用含有銅元素的材料，所以可以將有可能擴散到氧化物半導體膜108的銅元素與氧化物半導體膜108隔離，所以是有效的。另外，由於在半導體製程中可以藉由同一製程製造信號線232，源極電極210及汲極電極212，所以可以降低製造成本。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式3
藉由使用實施方式1及實施方式2所示的電晶體或信號線可以製造具有顯示功能的顯示裝置。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在同一個基板上，可以形成系統整合型面板(system-on-panel)。參照圖9對顯示裝置的一個例子進行說明。
在圖9中，以圍繞設置在第一基板300上的像素部302、源極驅動電路部304以及閘極驅動電路部306的方式設置有密封材料312。此外，在像素部302、源極驅動電路部304以及閘極驅動電路部306上設置有第二基板301。因此，像素部302、源極驅動電路部304以及閘極驅動電路部306與顯示元件一起由第一基板300、密封材料312以及第二基板301密封。
在圖9中，在第一基板300上的與由密封材料312圍繞的區域不同的區域中設置有與像素部302、源極驅動電路部304以及閘極驅動電路部306電連接的FPC(Flexible Printed Circuit：撓性印刷電路)端子部308，FPC端子部308與FPC316連接，由FPC316對像素部302、源極驅動電路部304以及閘極驅動電路部306供應各種信號及電位。
另外，在圖9中，像素部302、源極驅動電路部304、閘極驅動電路部306以及FPC端子部308都與信號線310連接。由FPC316供應的各種信號及電位藉由信號線 310供應到像素部302、源極驅動電路部304、閘極驅動電路部306以及FPC端子部308。
另外，圖9示出將源極驅動電路部304及閘極驅動電路部306形成在與像素部302相同的基板即第一基板300上的例子，但是不侷限於該結構。例如，也可以僅將閘極驅動電路部306形成在第一基板300上，又可以僅將源極驅動電路部304形成在第一基板300上。此時，也可以採用另行準備的形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)安裝在第一基板300的結構。
另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃覆晶封裝)方法、打線接合方法或者TAB(Tape Automated Bonding：卷帶式自動接合)方法等。
此外，顯示裝置包括顯示元件處於密封狀態的面板和在該面板中安裝有包括控制器的IC等狀態的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC、TAB膠帶或TCP(Tape Carrier Package：載帶封裝)的連接器的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；或者藉由COG方式將驅動電路基板或IC直接安裝到顯示元件的模組。
此外，設置在第一基板300上的像素部302、源極驅動電路部304以及閘極驅動電路部306分別包含多個電晶 體，並且可以應用實施方式1及實施方式2所示的電晶體。在本實施方式中，說明使用實施方式2所示的電晶體的情況。
另外，作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence：電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。
參照圖10和圖11對設置在顯示裝置中的顯示元件的一個方式進行說明。圖10和圖11相當於沿著圖9所示的虛線Q-R的剖面圖。
在圖10所示的顯示裝置中，設置在第一基板300上的FPC端子部308包括由第一金屬膜360a、第二金屬膜360b及第三金屬膜360c構成的端子電極360。端子電極360藉由各向異性導電膜380與FPC316所具有的端子電連接。
端子電極360藉由與電晶體350和電晶體352的源極電極和汲極電極及信號線310相同的製程形成。
此外，設置在第一基板300上的像素部302、源極驅動電路部304分別包含多個電晶體，圖10和圖11例示出像素部302所包括的電晶體350及源極驅動電路部304所包括的電晶體352。
另外，在本實施方式中，像素部302所包括的電晶體 350和源極驅動電路部304所包括的電晶體352的尺寸相同，但是不侷限於此。可以適當地改變用於像素部302和源極驅動電路部304的電晶體的尺寸(L/W)或數目等。另外，雖然在圖10和圖11中未圖示閘極驅動電路部306，但是閘極驅動電路部306可以採用與源極驅動電路部304相同的結構。注意，與閘極驅動電路部306連接的元件以及連接方法等與源極驅動電路部304的不同。
另外，在圖10和圖11中，電晶體350、電晶體352以及信號線310可以採用與上述實施方式2所示的電晶體250及信號線232相同的結構。
換言之，電晶體350及電晶體352包含由第一金屬膜和第三金屬膜構成的源極電極及汲極電極，信號線310包含由第一金屬膜、第二金屬膜以及第三金屬膜構成的佈線。第一金屬膜和第三金屬膜為含有鎢、鉭、鈦和鉬中的一種以上的元素的金屬膜或金屬氮化物膜，並且第二金屬膜由含有銅元素的材料形成。
另外，端子電極360的結構與信號線310相同，它由第一金屬膜、第二金屬膜以及第三金屬膜構成。
如此，電晶體350及電晶體352包括不使用銅膜而構成的源極電極及汲極電極，並且信號線310和端子電極360由銅膜構成。藉由使用電晶體350、電晶體352、信號線310以及端子電極360，可以提供具有穩定的電特性且具有低電阻的電極或佈線的顯示裝置。
另外，在圖10和圖11中，在電晶體350及電晶體 352上設置有絕緣膜364、保護絕緣膜366以及平坦化絕緣膜368。
在本實施方式中，作為絕緣膜364使用氧氮化矽膜，作為保護絕緣膜366使用氧化鋁膜。另外，絕緣膜364及保護絕緣膜366可以藉由濺射法或電漿CVD法形成。
由於用作絕緣膜364的氧氮化矽膜以與氧化物半導體膜接觸的方式設置，所以可以對氧化物半導體膜供應氧。
用作保護絕緣膜366的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水等雜質及氧這兩者透過膜的效果。因此，氧化鋁膜用作保護膜，而防止在製程中及製造之後成為特性變動的主要原因的氫、水等雜質混入到氧化物半導體膜中，並防止從氧化物半導體膜釋放作為構成氧化物半導體膜的主要成分材料的氧。
另外，平坦化絕緣膜368可以使用具有耐熱性的有機材料如聚醯亞胺類樹脂、丙烯酸類樹脂、聚醯亞胺醯胺類樹脂、苯並環丁烯類樹脂、聚醯胺類樹脂、環氧樹脂等。另外，也可以層疊多個由這些材料形成的絕緣膜來形成平坦化絕緣膜368。
此外，在本實施方式所示的顯示裝置中，在形成在源極驅動電路部304中的電晶體352上形成有平坦化絕緣膜368，在該平坦化絕緣膜368上的與氧化物半導體膜的通道形成區重疊的位置設置有導電膜370a。但是，不侷限於該結構，也可以採用不設置導電膜370a的結構。藉由將導電膜370a設置在與氧化物半導體膜的通道形成區重 疊的位置，可以降低BT試驗前後的電晶體352的臨界電壓的變化量。此外，導電膜370a的電位既可以與電晶體352的閘極電極相同，又可以不同，並且，還可以用作第二閘極電極。此外，導電膜370a的電位也可以為GND、0V或者導電膜370a也可以處於浮動狀態。
此外，導電膜370a還具有遮蔽外部的電場，即不使外部的電場作用到內部(包括電晶體352的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用導電膜370a的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體352的電特性變動。另外，也可以將導電膜370a設置在大範圍，以使導電膜370a與電晶體352重疊。由此，可以進一步提高靜電遮蔽功能。
此外，在本實施方式所示的顯示裝置中，在形成在像素部302中的電晶體350上形成有平坦化絕緣膜368，在該平坦化絕緣膜368上設置有與源極電極或汲極電極連接的導電膜370b。在像素部302中導電膜370b用作像素電極。
設置在像素部302中的電晶體350電連接到顯示元件，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖10所示的顯示裝置示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖10中，作為顯示元件的液晶元件402包括導電膜370b、反電極404以及液晶層406。另外，以夾持液晶層406的方式設置有用作配向膜 的絕緣層410和絕緣膜412。反電極404設置在第二基板301一側，導電膜370b和反電極404以夾著液晶層406的方式層疊。
此外，間隔物435是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層406的厚度(單元間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成均質相之前呈現藍相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有幾wt.%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性，所以不需要配向處理且視角依賴性小。另外，由於不需要設置配向膜，而也不需要摩擦處理，因此可以防止摩擦處理所引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而越出設計 範圍。因此，將呈現藍相的液晶材料用於包含使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。另外，本說明書中的固有電阻值為在20℃的溫度下測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而設定設置在液晶顯示裝置中的儲存電容器的大小使得能夠在規定的期間中保持電荷。可以考慮到電晶體的關態電流等設定儲存電容器的大小。藉由使用包含實現了高度純化且抑制了氧缺陷的形成的氧化物半導體膜的電晶體，設置包含各像素中的液晶電容的1/3以下，較佳為1/5以下的電容的儲存電容器，就足夠了。
在本實施方式中使用的包含實現了高度純化且抑制了氧缺陷的形成的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(關態電流值)。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，所以可以發揮抑制耗電量的效果。
此外，在本實施方式中使用的包含實現了高度純化且抑制了氧缺陷的形成的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以將像素部的開關電晶體和用於驅動電路部的驅動電晶體形成在同一個基板上。也就是說，因為不需要另行使用 利用矽晶片等形成的半導體裝置作為驅動電路，所以可以縮減半導體裝置的部件數。另外，藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高質量的影像。
另外，作為與像素部中的開關電晶體及驅動電路部中的驅動電晶體連接的信號線，使用含有銅元素的佈線。因此，起因於佈線電阻的信號延遲等少，可以將上述電晶體用於大畫面的顯示裝置。
液晶顯示裝置可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(FerroelectricLiquid Crystal：鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素( pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到含有發光有機化合物的層中，以使電流流過。並且，藉由使這些載流子(電子及電洞)重新結合，發光有機化合物形成激發態，當從該激發態 回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據元件的結構分成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件包含發光材料顆粒分散在黏合劑中的發光層，其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件包含利用電介質層夾住發光層並還利用電極夾住該發光層的結構，且其發光機制是利用金屬離子的內層電子躍遷的定域型發光。另外，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極的至少一方具有透光性即可。電晶體及發光元件形成在基板上。發光元件可以採用下述結構中的任何一個：從與基板相反一側的面取出發光的頂部發射結構；從基板一側的面取出發光的底部發射結構；以及從基板一側及與基板相反一側的面取出發光的雙面發射結構。
圖11示出作為顯示元件使用發光元件的顯示裝置的例子。作為顯示元件的發光元件450與設置在像素部302中的電晶體350電連接。另外，發光元件450具有導電膜370b、電致發光層452及上部電極454的疊層結構，但是，不侷限於所示的結構。根據從發光元件450取出的光的方向等，可以適當地改變發光元件450的結構。
分隔壁456使用有機絕緣材料或無機絕緣材料形成。尤其是，分隔壁456較佳為使用感光樹脂材料。例如，在 用該感光樹脂材料形成分隔壁456的情況下，藉由在平坦化絕緣膜368及導電膜370b上塗覆感光樹脂材料並對所希望的區域照射光來在導電膜370b的一部分上的樹脂材料形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層452既可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水、二氧化碳等侵入到發光元件450中，也可以在上部電極454及分隔壁456上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜等。此外，在由第一基板300、第二基板301以及密封材料312密封的空間中設置有填充材料458並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料458，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，可以使用PVC(聚氯乙烯)、丙烯酸類樹脂、聚醯亞胺類樹脂、環氧類樹脂、矽酮類樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料458可以使用氮。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板、λ/2板)或濾色片等光學薄膜。此外 ，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，即利用表面的凹凸來擴散反射光而可以降低眩光的處理。
另外，在圖10和圖11中，作為第一基板300和第二基板301，除了玻璃基板以外，也可以使用撓性基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。另外，也可以使用具有由PVF薄膜或聚酯薄膜夾持鋁箔的結構的薄片。
如上所述，藉由應用實施方式1或實施方式2所示的電晶體或信號線，可以提供具有各種各樣的功能的顯示裝置。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式4
可以將本說明書所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、電子紙、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端(PDA)、可攜式終端(包括智慧手機、平板電腦等)、音頻再生裝置、彈子機等大型遊戲機等。參照圖12A至圖13D對包括上述實施方式所說明 的半導體裝置的電子裝置的例子進行說明。
圖12A示出筆記本型個人電腦，包括主體3001、外殼3002、顯示部3003以及鍵盤3004等。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部3003，可以提供具有穩定的電特性且起因於佈線電阻的信號延遲少的筆記本型個人電腦。
圖12B示出移動資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備作為用於操作的配件的觸控筆3022。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部3023，可以提供具有穩定的電特性且起因於佈線電阻的信號延遲少的移動資訊終端(PDA)。
圖12C示出電子書閱讀器的一個例子。例如，電子書閱讀器2700由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開合操作。藉由採用這種結構，可以進行如紙的書籍那樣的操作。
外殼2701安裝有顯示部2705，而外殼2703安裝有顯示部2707。顯示部2705及顯示部2707既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖12C中的顯示部2705)中顯示文章而在左邊的顯示部(圖12C中的顯示部2707)中顯示影像。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部2705 和顯示部2707，可以提供具有穩定的電特性且起因於佈線電阻的信號延遲少的電子書閱讀器。當作為顯示部2705使用半透過型(transflective)或反射型液晶顯示裝置時，可以預料電子書閱讀器也在較明亮的情況下被使用，因此也可以設置太陽能電池而進行利用太陽能電池的發電及利用電池的充電。另外，當作為電池使用鋰離子電池時，有可以實現小型化等的優點。
此外，在圖12C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，在與外殼的顯示部相同的面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質***部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書伺服器購買所希望的書籍資料等，然後下載的結構。
圖12D示出行動電話，該行動電話由外殼2800及外殼2801這兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、照相機用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在外殼2801內安裝有天線。藉由將 上述實施方式中的任一個所示的半導體裝置應用於顯示面板2802，可以提供具有穩定的電特性且起因於佈線電阻的信號延遲少的行動電話。
另外，顯示面板2802具備觸摸屏，圖12D使用虛線示出作為影像被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置照相機用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再現等。再者，外殼2800和外殼2801滑動而可以從如圖12D那樣的展開狀態變成重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC轉接器及各種電纜如USB電纜等連接，而可以進行充電及與個人電腦等的資料通信。另外，藉由將儲存介質***外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖12E示出數位攝像機，該數位攝像機包括主體3051、顯示部(A)3057、取景器3053、操作開關3054、顯示部(B)3055以及電池3056等。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部(A)3057 及顯示部(B)3055，可以提供具有穩定的電特性且起因於佈線電阻的信號延遲少的數位攝像機。
圖12F示出電視機的一個例子。在電視機9600中，外殼9601安裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐外殼9601的結構。藉由將上述實施方式中的任一個所示的半導體裝置應用於顯示部9603，可以提供具有穩定的電特性且起因於佈線電阻的信號延遲少的電視機。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控器進行電視機9600的操作。此外，也可以採用在遙控器中設置顯示部的結構，該顯示部顯示從該遙控器輸出的資訊。
另外，電視機9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
圖13A至圖13D示出平板終端的一個例子，圖13A至圖13C示出平板終端5000，圖13D示出平板終端6000。
圖13A至圖13C示出平板終端5000，圖13A示出正視圖，圖13B示出側面圖，圖13C示出後視圖。另外，圖13D示出平板終端6000的正視圖。
平板終端5000包括：外殼5001；顯示部5003；電源按鈕5005；前置相機5007；背面相機5009；第一外部連 接端子5011；以及第二外部連接端子5013等。
另外，顯示部5003安裝在外殼5001中，該顯示部5003也可以用作觸摸屏。例如，藉由觸摸顯示部5003上的圖示5015等可以使用電子郵件或可以管理日程安排。另外，在外殼5001的正面一側安裝有前置相機5007，利用該前置相機5007可以拍攝使用者一側的影像。另外，在外殼5001的背面一側安裝有背面相機5009，利用該背面相機5009可以拍攝與使用者相反一側的影像。另外，外殼5001具備第一外部連接端子5011及第二外部連接端子5013，例如，可以藉由第一外部連接端子5011將聲音輸出到耳機等，藉由第二外部連接端子5013進行資料的移動等。
另外，圖13D所示的平板終端6000包括：第一外殼6001；第二外殼6003；鉸鏈部6005；第一顯示部6007；第二顯示部6009；電源按鈕6011；第一相機6013；第二相機6015等。
另外，第一顯示部6007安裝在第一外殼6001中，第二顯示部6009安裝在第二外殼6003中。例如可以將第一顯示部6007用作顯示用面板，將第二顯示部6009用作觸摸屏。藉由在看第一顯示部6007所顯示的文字圖示6017的同時利用第二顯示部6009所顯示的圖示6019或鍵盤6021(實際上，第二顯示部6009所顯示的鍵盤影像)，可以進行影像的選擇或文字的輸入等。當然還可以採用如下結構：將第一顯示部6007用作觸摸屏，將第二顯示部 6009用作顯示用面板；將第一顯示部6007及第二顯示部6009都用作觸摸屏。
另外，第一外殼6001和第二外殼6003由鉸鏈部6005相連接而可以進行開閉動作。藉由採用上述結構，當攜帶平板終端6000時，藉由將安裝在第一外殼6001中的第一顯示部6007與安裝在第二外殼6003中的第二顯示部6009合在一起，可以保護第一顯示部6007和第二顯示部6009的表面(例如塑膠基板等)，所以是較佳的。
另外，可以採用利用鉸鏈部6005分離第一外殼6001和第二外殼6003的結構(所謂的可轉換型)。藉由採用上述結構可以擴大使用範圍，例如，可以在縱向放置第一外殼6001且橫向放置第二外殼6003的狀態下使用上述平板終端，所以是較佳的。
另外，使用第一相機6013及第二相機6015可以進行3D影像的拍攝。
另外，平板終端5000及平板終端6000也可以採用能夠利用無線進行資訊的發送和接受的結構。例如，可以藉由進行無線上網，購買下載所希望的資訊。
此外，平板終端5000及平板終端6000還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對在顯示部上顯示的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。此外，也可以安裝檢測裝置諸如根據外光的光量可以將顯示的亮度設定為最 適合的亮度的光感測器以及陀螺儀和加速度感測器等檢測傾斜度的感測器。
藉由將上述實施方式所示的半導體裝置用於平板終端5000的顯示部5003和平板終端6000的第一顯示部6007或/及第二顯示部6009，可以提供具有穩定的電特性且起因於佈線電阻的信號延遲少的平板終端。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
110‧‧‧源極電極
110a‧‧‧第一金屬膜
110b‧‧‧第二金屬膜
110c‧‧‧第三金屬膜
112‧‧‧汲極電極
112a‧‧‧第一金屬膜
112b‧‧‧第二金屬膜
112c‧‧‧第三金屬膜
114a‧‧‧第一絕緣膜
114b‧‧‧第二絕緣膜
145‧‧‧氧
150‧‧‧電晶體

Claims (12)

  1. 一種半導體裝置，包括：閘極電極；該閘極電極上之閘極絕緣膜；該閘極絕緣膜上之氧化物半導體膜；以及該氧化物半導體膜上之源極電極及汲極電極，其中，該源極電極及該汲極電極之各者包括第一金屬膜、該第一金屬膜上並與該第一金屬膜接觸之第二金屬膜、及該第二金屬膜上並與該第二金屬膜接觸之第三金屬膜，其中，該第二金屬膜包括銅，其中，該第一金屬膜包括抑制銅之擴散的材料，其中，該第三金屬膜包括抑制銅之擴散的材料，其中，該第一金屬膜之端部被延伸至該第二金屬膜之端部的外側，其中，該第三金屬膜覆蓋並與該第二金屬膜之上表面及側表面接觸，其中，該第一金屬膜與該第二金屬膜之該端部的外側之該第三金屬膜接觸，其中，該氧化物半導體膜包括通道形成區，及其中，該通道形成區側上之該第一金屬膜的該端部與該氧化物半導體膜之上表面接觸。
  2. 一種半導體裝置，包括：閘極電極； 該閘極電極上之閘極絕緣膜；該閘極絕緣膜上之氧化物半導體膜；以及該氧化物半導體膜上之源極電極及汲極電極，其中，該源極電極及該汲極電極之各者包括第一金屬膜、該第一金屬膜上並與該第一金屬膜接觸之第二金屬膜、及該第二金屬膜上並與該第二金屬膜接觸之第三金屬膜，其中，該第二金屬膜包括銅，其中，該第一金屬膜包括鎢、鉭和鉬之至少一者，其中，該第三金屬膜包括鎢、鉭和鉬之至少一者，其中，該第一金屬膜之端部被延伸至該第二金屬膜之端部的外側，其中，該第三金屬膜覆蓋並與該第二金屬膜之上表面及側表面接觸，其中，該第一金屬膜與該第二金屬膜之該端部的外側之該第三金屬膜接觸，其中，該氧化物半導體膜包括通道形成區，及其中，該通道形成區側上之該第一金屬膜的該端部與該氧化物半導體膜之上表面接觸。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中該氧化物半導體膜包括結晶，其c軸係垂直於該氧化物半導體膜之表面。
  4. 一種半導體裝置，包括：閘極電極； 該閘極電極上之閘極絕緣膜；該閘極絕緣膜上之氧化物半導體膜，該氧化物半導體膜包括通道形成區；以及該氧化物半導體膜上之源極電極及汲極電極，其中，該氧化物半導體膜包括第一氧化物半導體膜及該第一氧化物半導體膜上之第二氧化物半導體膜，其中，該第一氧化物半導體膜及該第二氧化物半導體膜各包括In、Ga及Zn，其中，該第一氧化物半導體膜中之In：Ga：Zn的原子數比不同於該第二氧化物半導體膜中之In：Ga：Zn的原子數比，其中，該源極電極及該汲極電極之各者包括第一金屬膜、該第一金屬膜上並與該第一金屬膜接觸之第二金屬膜、及該第二金屬膜上並與該第二金屬膜接觸之第三金屬膜，其中，該第二金屬膜包括銅，其中，該第一金屬膜包括抑制銅之擴散的材料，其中，該第三金屬膜包括抑制銅之擴散的材料，其中，該第一金屬膜之端部被延伸至該第二金屬膜之端部的外側，其中，該第三金屬膜覆蓋並與該第二金屬膜之上表面及側表面接觸，其中，該第一金屬膜與在該第二金屬膜之該端部的外側之該第三金屬膜接觸，及 其中，該通道形成區側上之該第一金屬膜的該端部與該第二氧化物半導體膜之上表面接觸。
  5. 一種半導體裝置，包括：閘極電極；該閘極電極上之閘極絕緣膜；該閘極絕緣膜上之氧化物半導體膜，該氧化物半導體膜包括通道形成區；以及該氧化物半導體膜上之源極電極及汲極電極，其中，該氧化物半導體膜包括第一氧化物半導體膜及該第一氧化物半導體膜上之第二氧化物半導體膜，其中，該第一氧化物半導體膜及該第二氧化物半導體膜各包括In、Ga及Zn，其中，該第一氧化物半導體膜中之In：Ga：Zn的原子數比不同於該第二氧化物半導體膜中之In：Ga：Zn的原子數比，其中，該源極電極及該汲極電極之各者包括第一金屬膜、該第一金屬膜上並與該第一金屬膜接觸之第二金屬膜、及該第二金屬膜上並與該第二金屬膜接觸之第三金屬膜，其中，該第二金屬膜包括銅，其中，該第一金屬膜包括鎢、鉭和鉬之至少一者，其中，該第三金屬膜包括鎢、鉭和鉬之至少一者，其中，該第一金屬膜之端部被延伸至該第二金屬膜之端部的外側， 其中，該第三金屬膜覆蓋並與該第二金屬膜之上表面及側表面接觸，其中，該第一金屬膜與該第二金屬膜之該端部的外側之該第三金屬膜接觸，及其中，該通道形成區側上之該第一金屬膜的該端部與該第二氧化物半導體膜之上表面接觸。
  6. 根據申請專利範圍第4或5項之半導體裝置，其中該氧化物半導體膜包括結晶，其c軸係垂直於該氧化物半導體膜之表面。
  7. 根據申請專利範圍第4或5項之半導體裝置，其中該第二氧化物半導體膜中之In：Ga：Zn的原子數比為1：1：1。
  8. 根據申請專利範圍第4或5項之半導體裝置，其中在該第一氧化物半導體膜中，In含量大於Ga含量。
  9. 根據申請專利範圍第1、2、4及5項的任一項之半導體裝置，其中在通道長度方向上該第三金屬膜與該第一金屬膜接觸之區的長度大於重疊該第二金屬膜之區中的該第三金屬膜之厚度。
  10. 根據申請專利範圍第1、2、4及5項的任一項之半導體裝置，進一步包括，在該源極電極及該汲極電極上：第一絕緣膜； 該第一絕緣膜上之第二絕緣膜；該第二絕緣膜上之氧化鋁膜；及該氧化鋁膜上之平坦化絕緣膜。
  11. 一種包括根據申請專利範圍第1、2、4及5項的任一項之半導體裝置之顯示裝置。
  12. 一種包括根據申請專利範圍第1、2、4及5項的任一項之半導體裝置之電子裝置。
TW107118788A 2012-02-09 2013-02-05 半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法 TWI698024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012026624 2012-02-09
JP2012-026624 2012-02-09

Publications (2)

Publication Number Publication Date
TW201834258A TW201834258A (zh) 2018-09-16
TWI698024B true TWI698024B (zh) 2020-07-01

Family

ID=48944879

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107118788A TWI698024B (zh) 2012-02-09 2013-02-05 半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法
TW102104386A TWI633671B (zh) 2012-02-09 2013-02-05 半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102104386A TWI633671B (zh) 2012-02-09 2013-02-05 半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法

Country Status (4)

Country Link
US (2) US20130207111A1 (zh)
JP (7) JP5524370B2 (zh)
KR (1) KR102055239B1 (zh)
TW (2) TWI698024B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
DE112013002407B4 (de) 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102290801B1 (ko) 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105793995A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法以及显示装置
KR102264987B1 (ko) * 2013-12-02 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102295611B1 (ko) * 2013-12-27 2021-08-30 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
CN104851790A (zh) * 2014-02-13 2015-08-19 上海和辉光电有限公司 制造栅极绝缘层的方法
KR20160126991A (ko) * 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
JP6240017B2 (ja) 2014-03-31 2017-11-29 株式会社東芝 半導体装置及びその製造方法
CN112038410A (zh) * 2014-07-15 2020-12-04 株式会社半导体能源研究所 半导体装置及其制造方法以及包括半导体装置的显示装置
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN104300008B (zh) * 2014-10-30 2017-06-30 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
US20160155803A1 (en) 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
WO2016084687A1 (ja) 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
JP6647841B2 (ja) * 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP2016111040A (ja) * 2014-12-02 2016-06-20 株式会社ジャパンディスプレイ 半導体装置
WO2016092427A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016115760A (ja) * 2014-12-12 2016-06-23 株式会社ジャパンディスプレイ 半導体装置
WO2016125051A1 (en) * 2015-02-04 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
KR102629293B1 (ko) * 2015-11-20 2024-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
US10263016B2 (en) * 2016-01-28 2019-04-16 Sharp Kabushiki Kaisha Active matrix substrate and method for producing the same
DE112017000551T5 (de) * 2016-01-29 2018-10-18 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und anzeigevorrichtung, die die halbleitervorrichtung beinhaltet
US10263114B2 (en) * 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US20190081077A1 (en) * 2016-03-15 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
KR20170126398A (ko) * 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2018146569A1 (ja) 2017-02-07 2018-08-16 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN106981426B (zh) * 2017-04-06 2020-04-03 京东方科技集团股份有限公司 薄膜晶体管的制备方法、显示装置
US20210119007A1 (en) * 2017-08-01 2021-04-22 Sharp Kabushiki Kaisha Thin film transistor substrate, liquid crystal display device provided with same, and method for producing thin film transistor substrate
US20190157429A1 (en) * 2017-11-21 2019-05-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched tft substrate and manufacturing method thereof
US10672652B2 (en) * 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gradient atomic layer deposition
TWI698012B (zh) * 2018-09-27 2020-07-01 勝麗國際股份有限公司 感測器封裝結構
KR20200097425A (ko) 2019-02-08 2020-08-19 조창휘 사용이 편리한 접철식 낚시용 의자
WO2020165698A1 (ja) * 2019-02-15 2020-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN111341826B (zh) * 2020-05-21 2020-08-25 京东方科技集团股份有限公司 显示面板和显示装置
CN117276281A (zh) * 2022-06-14 2023-12-22 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197127C (zh) * 2000-06-12 2005-04-13 精工爱普生株式会社 薄膜半导体装置的制造方法

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388351A (en) 1979-08-20 1983-06-14 Western Electric Company, Inc. Methods of forming a patterned metal film on a support
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
EP0260906B1 (en) 1986-09-17 1993-03-10 Fujitsu Limited Method of producing semiconductor device and semiconductor device
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0427125A (ja) 1990-05-22 1992-01-30 Hitachi Ltd 配線部材の製造方法
JPH0566421A (ja) 1991-09-09 1993-03-19 Sanyo Electric Co Ltd 多層配線の形成方法
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
US5266516A (en) 1992-01-02 1993-11-30 Chartered Semiconductor Manufacturing Pte Ltd Method for making electrical contact through an opening of one micron or less for CMOS technology
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0682820A (ja) 1992-09-01 1994-03-25 Fujitsu Ltd 薄膜トランジスタマトリックスの製造方法
JPH08146463A (ja) 1994-11-25 1996-06-07 Sharp Corp スイッチング素子アレイおよびそれを用いた表示装置
US5550405A (en) 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3406417B2 (ja) 1995-04-25 2003-05-12 株式会社日立製作所 フリップチップ方式の液晶表示素子及び液晶表示モジュール
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1020331A (ja) 1996-06-28 1998-01-23 Sharp Corp 液晶表示装置
JP3182351B2 (ja) * 1996-10-29 2001-07-03 松下電器産業株式会社 薄膜トランジスタの製造方法
JPH10242417A (ja) 1997-02-25 1998-09-11 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3070532B2 (ja) 1997-07-04 2000-07-31 日本電気株式会社 半導体装置の製造方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6297519B1 (en) 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6512271B1 (en) 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6518594B1 (en) 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6501098B2 (en) 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6956236B1 (en) 1998-12-14 2005-10-18 Lg. Phillips Lcd Co., Ltd. Wiring, TFT substrate using the same and LCD
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6259138B1 (en) 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6524895B2 (en) 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6495709B1 (en) * 2000-03-16 2002-12-17 Symetrix Corporation Liquid precursors for aluminum oxide and method making same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002202527A (ja) 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
JP2002229065A (ja) * 2001-02-07 2002-08-14 Hitachi Ltd 液晶表示装置とその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4969001B2 (ja) * 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3856304B2 (ja) 2002-03-25 2006-12-13 株式会社リコー Ｃｓｐにおける抵抗素子およびｃｓｐを備えた半導体装置
JP4339000B2 (ja) * 2002-03-26 2009-10-07 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100493382B1 (ko) 2002-08-28 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP2004103605A (ja) 2002-09-04 2004-04-02 Murata Mfg Co Ltd 微細配線形成方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004304167A (ja) 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP2004356216A (ja) * 2003-05-27 2004-12-16 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ、表示装置、及びこれらの形成方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7202155B2 (en) 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP2005166757A (ja) 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP5082186B2 (ja) 2004-03-29 2012-11-28 住友電気工業株式会社 炭素系材料突起の形成方法及び炭素系材料突起
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7687326B2 (en) 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5308206B2 (ja) 2009-03-27 2013-10-09 株式会社ジャパンディスプレイ 表示装置製造方法
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
US9024311B2 (en) 2009-06-24 2015-05-05 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, active matrix substrate, display panel and display device
JP4970622B2 (ja) * 2009-08-26 2012-07-11 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2011024501A1 (ja) 2009-08-31 2011-03-03 シャープ株式会社 酸化物半導体、薄膜トランジスタ及び表示装置
CN105448937A (zh) * 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102138547B1 (ko) 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101943051B1 (ko) 2009-11-27 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101748404B1 (ko) 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
JP5453663B2 (ja) * 2010-07-02 2014-03-26 合同会社先端配線材料研究所 薄膜トランジスタ
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197127C (zh) * 2000-06-12 2005-04-13 精工爱普生株式会社 薄膜半导体装置的制造方法

Also Published As

Publication number Publication date
TW201834258A (zh) 2018-09-16
US10249764B2 (en) 2019-04-02
KR102055239B1 (ko) 2019-12-12
JP5524370B2 (ja) 2014-06-18
JP6563536B2 (ja) 2019-08-21
KR20130092463A (ko) 2013-08-20
JP2020004976A (ja) 2020-01-09
JP2016178309A (ja) 2016-10-06
JP2023109903A (ja) 2023-08-08
US20170338352A1 (en) 2017-11-23
JP2013179290A (ja) 2013-09-09
JP6750075B2 (ja) 2020-09-02
JP6290958B2 (ja) 2018-03-07
JP7496455B2 (ja) 2024-06-06
TWI633671B (zh) 2018-08-21
JP2014179625A (ja) 2014-09-25
TW201338174A (zh) 2013-09-16
JP2020205427A (ja) 2020-12-24
US20130207111A1 (en) 2013-08-15
JP6077488B2 (ja) 2017-02-08
JP2018093216A (ja) 2018-06-14

Similar Documents

Publication Publication Date Title
JP7496455B2 (ja) 液晶表示装置
US12002886B2 (en) Semiconductor device and display device including the same
JP6867471B2 (ja) 半導体装置
TWI688103B (zh) 半導體裝置
TWI754830B (zh) 半導體裝置的製造方法
TWI615904B (zh) 半導體裝置的製造方法