JP3070532B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3070532B2 JP3070532B2 JP9180088A JP18008897A JP3070532B2 JP 3070532 B2 JP3070532 B2 JP 3070532B2 JP 9180088 A JP9180088 A JP 9180088A JP 18008897 A JP18008897 A JP 18008897A JP 3070532 B2 JP3070532 B2 JP 3070532B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- photoresist
- coated glass
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に電解効果トランジスタの電極形成に関
するものである。
方法に関し、特に電解効果トランジスタの電極形成に関
するものである。
【０００２】
【従来の技術】従来より、ＧａＡｓＦＥＴのゲート電極
を形成する工程においては、レジスト開口パターンを利
用した蒸着リフトオフ法が用いられている。例えば特開
平５−２９２１３に記載されている従来の形成工程につ
いて図面を参照して説明する。
を形成する工程においては、レジスト開口パターンを利
用した蒸着リフトオフ法が用いられている。例えば特開
平５−２９２１３に記載されている従来の形成工程につ
いて図面を参照して説明する。
【０００３】図５は、従来の半導体装置におけるゲート
電極の製造方法の一例を示す工程図である。ます、図５
（ａ）に示すように、半絶縁性基板５１上に動作層５２
を形成する。その後、レジスト膜５３を塗布し、ＵＶ光
もしくは、電子線による露光を行い、現像して、逆テー
パー形状の側壁を持つ開口パターンを得る。
電極の製造方法の一例を示す工程図である。ます、図５
（ａ）に示すように、半絶縁性基板５１上に動作層５２
を形成する。その後、レジスト膜５３を塗布し、ＵＶ光
もしくは、電子線による露光を行い、現像して、逆テー
パー形状の側壁を持つ開口パターンを得る。
【０００４】次に、図５（ｂ）に示すように、レジスト
膜５３をマスクとして、リン酸系のエッチング液により
動作層５２のエッチングを行い、動作層を適当な厚さに
調節する。次に、Ａｌ等のショットキー金属膜５４をレ
ジスト膜５３上から基板全面に蒸着する。次に、レジス
ト膜５３上の不要ゲート金属膜５４を、有機溶媒中でレ
ジスト膜５３を溶解させるリフトオフ法により除去し
て、図５（ｃ）に示すようなゲート電極５６が得られ
る。
膜５３をマスクとして、リン酸系のエッチング液により
動作層５２のエッチングを行い、動作層を適当な厚さに
調節する。次に、Ａｌ等のショットキー金属膜５４をレ
ジスト膜５３上から基板全面に蒸着する。次に、レジス
ト膜５３上の不要ゲート金属膜５４を、有機溶媒中でレ
ジスト膜５３を溶解させるリフトオフ法により除去し
て、図５（ｃ）に示すようなゲート電極５６が得られ
る。
【０００５】
【発明が解決しようとする課題】上記の従来の方法で
は、レジストパターンをマスクにして、Ａ１ゲート金属
をリフトオフしてゲート電極を作る場合、レジスト膜か
らのガス放出によりショットキー界面が汚染されて特性
が悪化する問題がある。
は、レジストパターンをマスクにして、Ａ１ゲート金属
をリフトオフしてゲート電極を作る場合、レジスト膜か
らのガス放出によりショットキー界面が汚染されて特性
が悪化する問題がある。
【０００６】また、金属膜成膜時の基板温度上昇により
レジストパターンの開口寸法が広がるといった変形が起
こるため、複数の金属膜を順次積層すると上層の金属膜
が側面からこぼれて基板に直接付着するという問題があ
る。
レジストパターンの開口寸法が広がるといった変形が起
こるため、複数の金属膜を順次積層すると上層の金属膜
が側面からこぼれて基板に直接付着するという問題があ
る。
【０００７】さらに、高融点金属膜を成膜すると、過度
の温度上昇のためレジスト膜が焼き付いてリフトオフ時
に除去できない。そのため、電極に使用できる金属種が
制限される。
の温度上昇のためレジスト膜が焼き付いてリフトオフ時
に除去できない。そのため、電極に使用できる金属種が
制限される。
【０００８】本発明は上記従来技術の問題点を解消し
て、さらに （イ）ゲート電極の性能向上、即ち、ＦＥＴの動作速度
の高速化のため、ゲート電極の微細化を行う。 （ロ）ゲート電極の信頼性向上、即ち高融点の金属をゲ
ート電極に使用できるようにして、ＦＥＴの信頼性を向
上させる。 （ハ）生産性向上、即ち、高融点の金属をゲート電極に
用いて、以降の工程への高温プロセスの導入を可能とす
ることにより、プロセス選択の自由度を上げて生産性を
向上させることを課題として検討した。
て、さらに （イ）ゲート電極の性能向上、即ち、ＦＥＴの動作速度
の高速化のため、ゲート電極の微細化を行う。 （ロ）ゲート電極の信頼性向上、即ち高融点の金属をゲ
ート電極に使用できるようにして、ＦＥＴの信頼性を向
上させる。 （ハ）生産性向上、即ち、高融点の金属をゲート電極に
用いて、以降の工程への高温プロセスの導入を可能とす
ることにより、プロセス選択の自由度を上げて生産性を
向上させることを課題として検討した。
【０００９】
【課題を解決するための手段】本願発明者らは上記の改
良を目的として鋭意検討を行い本発明に到達した。即
ち、本発明は、ＦＥＴの動作速度の高速化のため、ゲー
ト電極の微細化を行と、ゲート断面積が減少してゲート
抵抗が増大しＦＥＴの特性が劣化することを、低抵抗金
属膜を含んだ積層構造による防ぐことを可能にした。ま
た高融点の金属をゲート電極に用いることを可能にし
て、ＦＥＴの信頼性を向上させた。また積層した低抵抗
金属がＧａＡｓ界面から拡散して、ショットキー特性を
悪化させることを防ぎ、ＦＥＴの信頼性を向上させた。
また、高融点の金属をゲート電極に用いることで、以降
の工程への高温プロセスの導入を可能とすることによ
り、プロセス選択の自由度を上げて生産性を向上させる
ことを可能とした。
良を目的として鋭意検討を行い本発明に到達した。即
ち、本発明は、ＦＥＴの動作速度の高速化のため、ゲー
ト電極の微細化を行と、ゲート断面積が減少してゲート
抵抗が増大しＦＥＴの特性が劣化することを、低抵抗金
属膜を含んだ積層構造による防ぐことを可能にした。ま
た高融点の金属をゲート電極に用いることを可能にし
て、ＦＥＴの信頼性を向上させた。また積層した低抵抗
金属がＧａＡｓ界面から拡散して、ショットキー特性を
悪化させることを防ぎ、ＦＥＴの信頼性を向上させた。
また、高融点の金属をゲート電極に用いることで、以降
の工程への高温プロセスの導入を可能とすることによ
り、プロセス選択の自由度を上げて生産性を向上させる
ことを可能とした。
【００１０】本発明は以下の発明および実施態様を包含
する。
する。
【００１１】半導体装置の製造方法において、 （１）半絶縁性基板上に動作層を形成する工程と、 （２）フォトレジストにより前記半絶縁基板上に順テー
パー状のパターンを形成する工程と、 （３）塗布ガラスを前記フォトレジストパターンより薄
い膜厚で塗布し、ベークする工程と、 （４）リフトオフにより前記フォトレジストを除去して
逆テーパー状の開口パターンを得る工程と、 （５）前記塗布ガラスを焼成する工程と、 （６）前記工程の後に金属膜を成膜する工程と、 （７）リフトオフにより前記塗布ガラス膜および塗布ガ
ラス膜上の全属膜を除去する工程、とを特徴とする半導
体装置の製造方法。
パー状のパターンを形成する工程と、 （３）塗布ガラスを前記フォトレジストパターンより薄
い膜厚で塗布し、ベークする工程と、 （４）リフトオフにより前記フォトレジストを除去して
逆テーパー状の開口パターンを得る工程と、 （５）前記塗布ガラスを焼成する工程と、 （６）前記工程の後に金属膜を成膜する工程と、 （７）リフトオフにより前記塗布ガラス膜および塗布ガ
ラス膜上の全属膜を除去する工程、とを特徴とする半導
体装置の製造方法。
【００１２】半導体装置の製造方法において、（１）半絶縁性基板上に動作層を形成する工程と、 （２）フォトレジストにより前記半絶縁基板上に順テー
パー状のパターンを形成する工程と、 （３）塗布ガラスを前記フォトレジストパターンより厚
い膜厚で塗布し、ベークする工程と、 （４）前記塗布ガラスを前記フォトレジストの上面に達
するまでエッチングする工程と、 （５）前記フォトレジストを除去して逆テーパー状の開
口パターンを得る工程と、 （６）前記塗布ガラスを焼成する工程と、 （７）前記工程の後に金属膜を成膜する工程と、 （８）リフトオフにより前記塗布ガラス膜および塗布ガ
ラス膜上の全属膜を除去する工程、とを特徴とする半導
体装置の製造方法。
パー状のパターンを形成する工程と、 （３）塗布ガラスを前記フォトレジストパターンより厚
い膜厚で塗布し、ベークする工程と、 （４）前記塗布ガラスを前記フォトレジストの上面に達
するまでエッチングする工程と、 （５）前記フォトレジストを除去して逆テーパー状の開
口パターンを得る工程と、 （６）前記塗布ガラスを焼成する工程と、 （７）前記工程の後に金属膜を成膜する工程と、 （８）リフトオフにより前記塗布ガラス膜および塗布ガ
ラス膜上の全属膜を除去する工程、とを特徴とする半導
体装置の製造方法。
【００１３】 該金属膜が複数層の金属膜であるま
たは記載の半導体装置の製造方法。 前記フォトレ
ジストパターンがゲート電極パターンである乃至の
何れかに記載の半導体装置の製造方法。
たは記載の半導体装置の製造方法。 前記フォトレ
ジストパターンがゲート電極パターンである乃至の
何れかに記載の半導体装置の製造方法。
【００１４】
【作用】本発明では順テーパー状の断面形状を持つレジ
ストパターンを形成した後、塗布ガラスを塗布しレジス
トを除去することにより、逆テーパー状の断面形状を持
っ開口パターンを形成することができる。この開口パタ
ーンを持つ塗布ガラス膜を用いるため、ゲート電極金属
を成膜する時にはフォトレジスト膜は既に除去されてい
るので昇温により、有機樹脂の分解に起因するガス放出
が無く、パターンの変形も生じない。
ストパターンを形成した後、塗布ガラスを塗布しレジス
トを除去することにより、逆テーパー状の断面形状を持
っ開口パターンを形成することができる。この開口パタ
ーンを持つ塗布ガラス膜を用いるため、ゲート電極金属
を成膜する時にはフォトレジスト膜は既に除去されてい
るので昇温により、有機樹脂の分解に起因するガス放出
が無く、パターンの変形も生じない。
【００１５】そのため、ショットキー界面の汚染による
ＦＥＴ特性の悪化を防ぐことができる。また、ゲート電
極金属の成膜時の温度上限余裕が広がり、ゲート電極と
してＷ、ＭＯ、Ｐｔ等の高融点金属を用いることが可能
となる。その結果、ＦＥＴの信頼性が向上する。また、
グート形成後の工程における温度上限余裕が広がるた
め、使用可能な工程の自由度が高まり生産性が向上す
る。
ＦＥＴ特性の悪化を防ぐことができる。また、ゲート電
極金属の成膜時の温度上限余裕が広がり、ゲート電極と
してＷ、ＭＯ、Ｐｔ等の高融点金属を用いることが可能
となる。その結果、ＦＥＴの信頼性が向上する。また、
グート形成後の工程における温度上限余裕が広がるた
め、使用可能な工程の自由度が高まり生産性が向上す
る。
【００１６】
【発明の実施の形態】本発明の第１の実施の形態は、図
１（ａ）に示すように、半絶縁性基板上１に動作層２を
形成した上に、ポジ型のフォトレジスト膜３を塗布し、
ＵＶ光により露光し、現像してライン状のレジストパタ
ーンを形成する。また、ネガ型のフォトレジスト膜３を
用いても良く、この場合には、露光に電子線等を用い
る。ここで、レジストパターンの断面形状は、順テーパ
ー状の側壁を持つことが必要である。テーパー角は４５
゜〜８０゜が良く、線幅が底部で０．２μｍ程度の時、
フォトレジスト膜３の膜厚は３００ｎｍ程度以上が望ま
しいが、アスペクト比とテーパー角により制限される。
１（ａ）に示すように、半絶縁性基板上１に動作層２を
形成した上に、ポジ型のフォトレジスト膜３を塗布し、
ＵＶ光により露光し、現像してライン状のレジストパタ
ーンを形成する。また、ネガ型のフォトレジスト膜３を
用いても良く、この場合には、露光に電子線等を用い
る。ここで、レジストパターンの断面形状は、順テーパ
ー状の側壁を持つことが必要である。テーパー角は４５
゜〜８０゜が良く、線幅が底部で０．２μｍ程度の時、
フォトレジスト膜３の膜厚は３００ｎｍ程度以上が望ま
しいが、アスペクト比とテーパー角により制限される。
【００１７】次に、塗布ガラス膜４（ＳＯＧ）を塗布し
た後、ベークを行う。塗布ガラス膜４の膜厚は、後でフ
ォトレジスト膜を除去できるようにフォトレジスト膜３
の膜厚よりも薄い必要があり、例えば、フォトレジスト
膜３の膜厚が３００ｎｍのとき、塗布ガラス膜４の膜厚
は２８０ｎｍ以下にするのがよい。
た後、ベークを行う。塗布ガラス膜４の膜厚は、後でフ
ォトレジスト膜を除去できるようにフォトレジスト膜３
の膜厚よりも薄い必要があり、例えば、フォトレジスト
膜３の膜厚が３００ｎｍのとき、塗布ガラス膜４の膜厚
は２８０ｎｍ以下にするのがよい。
【００１８】ベークは、９０℃〜１８０℃程度の温度で
行い、塗布ガラス膜４中の溶媒を揮発させる。このべー
ク温度の上限は、フォトレジスト膜３のガラス転移点温
度またはガス放出による質量減少開始温度等により表さ
れる耐熱温度により制限される。
行い、塗布ガラス膜４中の溶媒を揮発させる。このべー
ク温度の上限は、フォトレジスト膜３のガラス転移点温
度またはガス放出による質量減少開始温度等により表さ
れる耐熱温度により制限される。
【００１９】次に、図１（ｂ）のようにフォトレジスト
膜３の上部の角の部分は、塗布ガラス膜４の平担化効果
のため非常に薄くなっており、有機溶媒等に浸すことに
より、この部分よりフォトレジスト膜３のみを選択的に
溶解させて、容易にフォトレジスト膜３およびフォトレ
ジスト膜３上の塗布ガラス膜４をリフトオフ除去するこ
とができる。その結果、図１（ｃ）に示すような塗布ガ
ラス膜３上の逆テーパー形状の開口パターンを得る。
膜３の上部の角の部分は、塗布ガラス膜４の平担化効果
のため非常に薄くなっており、有機溶媒等に浸すことに
より、この部分よりフォトレジスト膜３のみを選択的に
溶解させて、容易にフォトレジスト膜３およびフォトレ
ジスト膜３上の塗布ガラス膜４をリフトオフ除去するこ
とができる。その結果、図１（ｃ）に示すような塗布ガ
ラス膜３上の逆テーパー形状の開口パターンを得る。
【００２０】その後、３００℃〜６００℃程度の温度で
塗布ガラス膜３の焼成を行う。この焼成温度は、後述す
る金属膜の成膜時基板温度より高い必要がある。
塗布ガラス膜３の焼成を行う。この焼成温度は、後述す
る金属膜の成膜時基板温度より高い必要がある。
【００２１】次に、塗布ガラス膜４をマスクとして、リ
ン酸系のエッチング液によりウェットエッチングして、
適当な深さのリセス段差５を形成する。リセス段差５の
深さは、例えば、動作層２の厚さ２００ｎｍに対して、
１００ｎｍ程度となる。その後、ショットキー金属膜
６、バリア金属膜７、低抵抗金属膜８を順次被着する。
これらの金属膜の成膜には、蒸着法を用いるかまたは、
コリメーター等により直進性を高めたスパッタ法を用い
る。
ン酸系のエッチング液によりウェットエッチングして、
適当な深さのリセス段差５を形成する。リセス段差５の
深さは、例えば、動作層２の厚さ２００ｎｍに対して、
１００ｎｍ程度となる。その後、ショットキー金属膜
６、バリア金属膜７、低抵抗金属膜８を順次被着する。
これらの金属膜の成膜には、蒸着法を用いるかまたは、
コリメーター等により直進性を高めたスパッタ法を用い
る。
【００２２】ここで、フオトレジスト膜３上に堆積した
金属膜と、開口パターン内に堆積した金属膜が接触しな
いように、金属膜の合計膜厚が、塗布ガラス膜４の膜厚
を越えないようにする必要がある。また、各金属膜は、
ガラス膜を除去するために使用するＨＦ水溶液に対して
不溶であることが必要であり、例えばショットキー金属
膜６にはＭＯ、Ｗ等の金属またはそれらのＳｉ化物、バ
リア金属膜７にはＰｔ等、低抵抗金属膜８には、Λｕ等
を用いるのが良い。
金属膜と、開口パターン内に堆積した金属膜が接触しな
いように、金属膜の合計膜厚が、塗布ガラス膜４の膜厚
を越えないようにする必要がある。また、各金属膜は、
ガラス膜を除去するために使用するＨＦ水溶液に対して
不溶であることが必要であり、例えばショットキー金属
膜６にはＭＯ、Ｗ等の金属またはそれらのＳｉ化物、バ
リア金属膜７にはＰｔ等、低抵抗金属膜８には、Λｕ等
を用いるのが良い。
【００２３】次に、塗布ガラス膜４を選択的にウェット
エッチングして、塗布ガラス膜４上のショットキー金属
膜６、バリア金属膜７、低抵抗金属膜８をリフトオフ除
去することにより、図１（ｅ）に示すように、ゲート電
極９を得る。
エッチングして、塗布ガラス膜４上のショットキー金属
膜６、バリア金属膜７、低抵抗金属膜８をリフトオフ除
去することにより、図１（ｅ）に示すように、ゲート電
極９を得る。
【００２４】次に、本発明の第２の実施の形態は、図３
（ａ）に示すように、半絶縁性基板上３１に動作層３２
を形成した上に、ポジ型のフォトレジスト膜３３を塗布
し、ＵＶ光により露光し、現像してライン状のレジスト
パターンを形成する。また、ネガ型のフォトレジスト膜
３３を用いても良く、この場合には、露光に電子線等を
用いる。ここで、レジストパターンの断面形状は、順テ
ーパー状の側壁を持っことが必要である。テーパー角は
４５゜〜８０゜が良く、線幅が底部で０．２μｍ程度の
時、フォトレジスト膜３３の膜厚は３００ｎｍ程度以上
が望ましいが、アスペクト比とテーパー角により制限さ
れる。
（ａ）に示すように、半絶縁性基板上３１に動作層３２
を形成した上に、ポジ型のフォトレジスト膜３３を塗布
し、ＵＶ光により露光し、現像してライン状のレジスト
パターンを形成する。また、ネガ型のフォトレジスト膜
３３を用いても良く、この場合には、露光に電子線等を
用いる。ここで、レジストパターンの断面形状は、順テ
ーパー状の側壁を持っことが必要である。テーパー角は
４５゜〜８０゜が良く、線幅が底部で０．２μｍ程度の
時、フォトレジスト膜３３の膜厚は３００ｎｍ程度以上
が望ましいが、アスペクト比とテーパー角により制限さ
れる。
【００２５】次に、塗布ガラス膜３４（ＳＯＧ）を塗布
した後、ベークを行う。塗布ガラス膜３４の膜厚は、フ
ォトレジスト膜３３の膜厚よりも厚い必要があり、例え
ば、フォトレジスト膜３３の膜厚が３００ｎｍのとき、
塗布ガラス膜３４の膜厚は３２０ｎｍ以上にするのがよ
い。ベークは、９０℃〜１８０℃程度の温度で行い、塗
布ガラス膜３４中の溶媒を揮発させる。このべーク温度
の上限は、フォトレジスト膜３３のガラス転移点温度ま
たはガス放出による質量減少開始温度等により表される
耐熱温度により制限される。
した後、ベークを行う。塗布ガラス膜３４の膜厚は、フ
ォトレジスト膜３３の膜厚よりも厚い必要があり、例え
ば、フォトレジスト膜３３の膜厚が３００ｎｍのとき、
塗布ガラス膜３４の膜厚は３２０ｎｍ以上にするのがよ
い。ベークは、９０℃〜１８０℃程度の温度で行い、塗
布ガラス膜３４中の溶媒を揮発させる。このべーク温度
の上限は、フォトレジスト膜３３のガラス転移点温度ま
たはガス放出による質量減少開始温度等により表される
耐熱温度により制限される。
【００２６】次に、ドライエッチング法により塗布ガラ
ス膜３４をエッチバックし、フォトレジスト膜３３上の
塗布ガラス３４を除去する。有機溶媒等に浸すことによ
り、フォトレジスト膜３３を溶解させて、フォトレジス
ト膜３３を除去する。その結果、図３（ｃ）に示すよう
な塗布ガラス膜３３上の逆テーパー形状の開口パターン
を得る。その後、３００℃〜６００℃程度の温度で塗布
ガラス膜３３の焼成を行う。この焼成温度は、後述する
金属膜の成膜時基板温度より高い必要がある。次に、塗
布ガラス膜３４をマスクとして、リン酸系のエッチング
液によりウェットエッチして、適当な深さのリセス段差
３５を形成する。リセス段差３５の深さは、例えば、動
作層３２の厚さ２００ｎｍに対して、１００ｎｍ程度と
なる。その後、ショットキー金属膜３６、バリア金属膜
３７、低抵抗金属膜３８を順次被着する。これらの金属
膜の成膜には、蒸着法を用いるかまたは、コリメーター
等により直進性を高めたスパッタ法を用いる。ここで、
塗布ガラス膜３４上に堆積した金属膜と、開口パターン
内に堆積した金属膜が接触しないように、金属膜の合計
膜厚が、フォトレジスト膜３３の膜厚を越えないように
する必要がある。また、各金属膜は、ＨＦ水溶液に対し
て不溶であることが必要であり、例えばショットキー金
属膜３６にはＭＯ、Ｗ等の金属またはそれらのＳｉ化
物、バリア金属膜３７にはＰｔ等、低抵抗金属膜３８に
は、Ａｕ等を用いるのが良い。
ス膜３４をエッチバックし、フォトレジスト膜３３上の
塗布ガラス３４を除去する。有機溶媒等に浸すことによ
り、フォトレジスト膜３３を溶解させて、フォトレジス
ト膜３３を除去する。その結果、図３（ｃ）に示すよう
な塗布ガラス膜３３上の逆テーパー形状の開口パターン
を得る。その後、３００℃〜６００℃程度の温度で塗布
ガラス膜３３の焼成を行う。この焼成温度は、後述する
金属膜の成膜時基板温度より高い必要がある。次に、塗
布ガラス膜３４をマスクとして、リン酸系のエッチング
液によりウェットエッチして、適当な深さのリセス段差
３５を形成する。リセス段差３５の深さは、例えば、動
作層３２の厚さ２００ｎｍに対して、１００ｎｍ程度と
なる。その後、ショットキー金属膜３６、バリア金属膜
３７、低抵抗金属膜３８を順次被着する。これらの金属
膜の成膜には、蒸着法を用いるかまたは、コリメーター
等により直進性を高めたスパッタ法を用いる。ここで、
塗布ガラス膜３４上に堆積した金属膜と、開口パターン
内に堆積した金属膜が接触しないように、金属膜の合計
膜厚が、フォトレジスト膜３３の膜厚を越えないように
する必要がある。また、各金属膜は、ＨＦ水溶液に対し
て不溶であることが必要であり、例えばショットキー金
属膜３６にはＭＯ、Ｗ等の金属またはそれらのＳｉ化
物、バリア金属膜３７にはＰｔ等、低抵抗金属膜３８に
は、Ａｕ等を用いるのが良い。
【００２７】次に、塗布ガラス膜３４を選択的にウェッ
トエッチングして、塗布ガラス膜３４上のショットキー
金属膜３６、バリア金属膜３７、低抵抗金属膜３８をリ
フトオフ除去することにより、図３（ｃ）に示すよう
に、ゲート電極３９を得る。
トエッチングして、塗布ガラス膜３４上のショットキー
金属膜３６、バリア金属膜３７、低抵抗金属膜３８をリ
フトオフ除去することにより、図３（ｃ）に示すよう
に、ゲート電極３９を得る。
【００２８】
【実施例】本発明の実施例について図面を参照して詳細
に説明する。
に説明する。
【００２９】実施例１ 本発明の第１の夫施例は、図１（ａ）に示すように、Ｇ
ａＡｓの半絶縁性基板上１に工ピタキシャル成長法よた
はイオン注入法により動作層２を形成した上に、ポジ型
のフォトレジスト膜３を塗布し、ＫｒＦレーザー等の光
源を用いたＵＶ光により露光し、現像してライン状のレ
ジストパターンを形成する。また、ネガ型のフォトレジ
スト膜３を用いても良くこの場合には、電子線等を用い
る。ここで、レジストパターンの断面形状は、順テーパ
ー状の側壁を持っことが必要である。テーパー角は４５
゜〜８０゜が良く、線幅は底部でＯ．２μｍ程度、フォ
トレジスト膜３の膜厚は３００ｎｍ程度以上が望ましい
が、アスペクト比とテーパー角により制限される。
ａＡｓの半絶縁性基板上１に工ピタキシャル成長法よた
はイオン注入法により動作層２を形成した上に、ポジ型
のフォトレジスト膜３を塗布し、ＫｒＦレーザー等の光
源を用いたＵＶ光により露光し、現像してライン状のレ
ジストパターンを形成する。また、ネガ型のフォトレジ
スト膜３を用いても良くこの場合には、電子線等を用い
る。ここで、レジストパターンの断面形状は、順テーパ
ー状の側壁を持っことが必要である。テーパー角は４５
゜〜８０゜が良く、線幅は底部でＯ．２μｍ程度、フォ
トレジスト膜３の膜厚は３００ｎｍ程度以上が望ましい
が、アスペクト比とテーパー角により制限される。
【００３０】次に、図ｌ（ｂ）に示すように、塗布ガラ
ス膜４（ＳＯＧ）を塗布した後、ベークを行う。塗布ガ
ラス膜４の膜厚は、例えば、フォトレジスト膜３の膜厚
が３００ｎｍ程度であるのに対し、２８０ｎｍ程度とす
る。ベークは、オーブン等を用いて９０℃〜１８０℃程
度の温度で行う。
ス膜４（ＳＯＧ）を塗布した後、ベークを行う。塗布ガ
ラス膜４の膜厚は、例えば、フォトレジスト膜３の膜厚
が３００ｎｍ程度であるのに対し、２８０ｎｍ程度とす
る。ベークは、オーブン等を用いて９０℃〜１８０℃程
度の温度で行う。
【００３１】次に、ＭＥＫ（メチルエチルケトン）等に
浸すことにより、フォトレジスト膜３を溶解させて、フ
ォトレジスト膜３上の塗布ガラス膜４をリフトオフ除去
する。その結果、図１（ｃ）に示すような塗布ガラス膜
４上の逆テーパー形状の開口パターンを得る。その後、
３００℃〜６００℃程度の温度で焼成を行う。
浸すことにより、フォトレジスト膜３を溶解させて、フ
ォトレジスト膜３上の塗布ガラス膜４をリフトオフ除去
する。その結果、図１（ｃ）に示すような塗布ガラス膜
４上の逆テーパー形状の開口パターンを得る。その後、
３００℃〜６００℃程度の温度で焼成を行う。
【００３２】次に、図１（ｄ）に示すように、塗布ガラ
ス膜３をマスクとして、リン酸系のエッチング液により
ウェットエッチして、リセス段差５を形成する。リセス
段差５の深さは、例えば、動作層２の厚さ２００ｎｍに
対して、１００ｎｍ程度となる。その後、ショットキー
金属膜６、バリア金属膜７、低抵抗金属膜８を順次被着
する。これらの金属膜の成膜には、蒸着法を用いるかま
たは、コリメーター等により直進性を高めたスパッタ法
を用いる。膜厚は、フォトレジスト膜３上の平坦部にお
いてそれぞれ、例えば、ショットキー金属膜６が１００
ｎｍ、バリア金属膜７が５０ｎｍ、低抵抗金属膜８が２
５０ｎｍ程度である。ここで、レジスト膜３上に堆積し
た金属膜と、開口パターン内に堆積した金属膜が接触し
ないように、金属膜の合計膜厚が、フォトレジスト膜３
の膜厚を越えないようにする必要がある。また、各金属
膜は、ＨＦ系の水溶液に対して不溶であることが必要で
あり、例えばショットキー金属膜６にはＭＯ、バリア金
属膜７にはＰｔ、低抵抗金属膜８には、Ａｕを用いる。
ス膜３をマスクとして、リン酸系のエッチング液により
ウェットエッチして、リセス段差５を形成する。リセス
段差５の深さは、例えば、動作層２の厚さ２００ｎｍに
対して、１００ｎｍ程度となる。その後、ショットキー
金属膜６、バリア金属膜７、低抵抗金属膜８を順次被着
する。これらの金属膜の成膜には、蒸着法を用いるかま
たは、コリメーター等により直進性を高めたスパッタ法
を用いる。膜厚は、フォトレジスト膜３上の平坦部にお
いてそれぞれ、例えば、ショットキー金属膜６が１００
ｎｍ、バリア金属膜７が５０ｎｍ、低抵抗金属膜８が２
５０ｎｍ程度である。ここで、レジスト膜３上に堆積し
た金属膜と、開口パターン内に堆積した金属膜が接触し
ないように、金属膜の合計膜厚が、フォトレジスト膜３
の膜厚を越えないようにする必要がある。また、各金属
膜は、ＨＦ系の水溶液に対して不溶であることが必要で
あり、例えばショットキー金属膜６にはＭＯ、バリア金
属膜７にはＰｔ、低抵抗金属膜８には、Ａｕを用いる。
【００３３】次に、ＨＦ系の水溶液により塗布ガラス膜
３を溶解させ、塗布ガラス膜４上のショットキー金属膜
６、バリア金属膜７、低抵抗金属膜８を除去することに
より、図１（ｅ）および図２に示すように、ゲート電極
９を得る。
３を溶解させ、塗布ガラス膜４上のショットキー金属膜
６、バリア金属膜７、低抵抗金属膜８を除去することに
より、図１（ｅ）および図２に示すように、ゲート電極
９を得る。
【００３４】本実施例では、以上のゲート電極形成工程
の後に、オーミック電極の合金化等の高温プロセスを行
うことが可能である。
の後に、オーミック電極の合金化等の高温プロセスを行
うことが可能である。
【００３５】実施例２ 本発明の第２の実施例は、図３（ａ）に示すように、Ｇ
ａＡｓの半絶縁性基板上３１にエピタキシャル成長法ま
たはイオン注入法により動作層３２を形成した上に、ポ
ジ型のフォトレジスト膜３３を塗布し、ＫｒＦレーザー
等の光源を用いたＵＶ光により露光し、現像してライン
状のレジストパターンを形成する。また、ネガ型のフォ
トレジスト膜３３を用いても良くこの場合には、電子線
等を用いる。ここで、レジストパターンの断面形状は、
順テーパー状の側壁を持っことが必要である。テーパ口
角は４５゜〜８０゜が良く線幅は底部で０．２μｍ程
度、フォトレジスト膜３３の膜厚は３００ｎｍ程度以上
が望ましいが、アスペクト比とテーパー角により制限さ
れる。
ａＡｓの半絶縁性基板上３１にエピタキシャル成長法ま
たはイオン注入法により動作層３２を形成した上に、ポ
ジ型のフォトレジスト膜３３を塗布し、ＫｒＦレーザー
等の光源を用いたＵＶ光により露光し、現像してライン
状のレジストパターンを形成する。また、ネガ型のフォ
トレジスト膜３３を用いても良くこの場合には、電子線
等を用いる。ここで、レジストパターンの断面形状は、
順テーパー状の側壁を持っことが必要である。テーパ口
角は４５゜〜８０゜が良く線幅は底部で０．２μｍ程
度、フォトレジスト膜３３の膜厚は３００ｎｍ程度以上
が望ましいが、アスペクト比とテーパー角により制限さ
れる。
【００３６】次に、図３（ｂ）に示すように、塗布ガラ
ス膜３４（ＳＯＧ）を塗布した後、ベークを行う。塗布
ガラス膜３４の膜厚は、例えば、フォトレジスト膜３３
の膜厚が３００ｎｍ程度であるのに対し、３２０ｎｍ程
度とする。ベークは、オーブン等を用いて９０℃〜１８
０℃程度の温度で行う。
ス膜３４（ＳＯＧ）を塗布した後、ベークを行う。塗布
ガラス膜３４の膜厚は、例えば、フォトレジスト膜３３
の膜厚が３００ｎｍ程度であるのに対し、３２０ｎｍ程
度とする。ベークは、オーブン等を用いて９０℃〜１８
０℃程度の温度で行う。
【００３７】次に、ドライエッチング法により塗布ガラ
ス膜３４をエッチバックし、フォトレジスト膜３３上の
塗布ガラス３４を除去する。そして、ＭＥＫ（メチルエ
チルケトン）等に浸すことにより、フォトレジスト膜３
３を溶解させて、フォトレジスト膜３３を除去する。そ
の結果、図３（ｃ）に示すような塗布ガラス膜３４上の
逆テーパー形状の開口パターンを得る。その後、３００
℃〜６００℃程度の温度で焼成を行う。
ス膜３４をエッチバックし、フォトレジスト膜３３上の
塗布ガラス３４を除去する。そして、ＭＥＫ（メチルエ
チルケトン）等に浸すことにより、フォトレジスト膜３
３を溶解させて、フォトレジスト膜３３を除去する。そ
の結果、図３（ｃ）に示すような塗布ガラス膜３４上の
逆テーパー形状の開口パターンを得る。その後、３００
℃〜６００℃程度の温度で焼成を行う。
【００３８】次に、図３（ｄ）に示すように、塗布ガラ
ス膜３４をマスクとして、リン酸系のエッチング液によ
りウェットエッチして、リセス段差３５を形成する。リ
セス段差３５の深さは、例えば、動作層３２の厚さ２０
０ｎｍに対して、１００ｎｍ程度となる。その後、ショ
ットキー金属膜３６、バリア金属膜３７、低抵抗金属膜
３８を順次被着する。これらの金属膜の成膜には、蒸着
法を用いるかまたは、コリメーター等により直進性を高
めたスパッタ法を用いる。膜厚は、塗布ガラス膜３４上
の平坦部においてそれぞれ、例えば、シヨットキー金属
膜３６が１００ｎｍ、バリア金属膜３７が５０ｎｍ、低
抵抗金属膜３８が２５０ｎｍ程度である。ここで、レジ
スト膜３３上に堆積した金属膜と、開口パターン内に堆
積した金属膜が接触しないように、金属膜の合計膜厚
が、塗布ガラス膜３４の膜厚を越えないようにする必要
がある。また、各金属膜は、ＨＦ系の水溶液に対して不
溶であることが必要であり、例えばショットキー金属膜
３６にはＭＯ、バリア金属膜３７にはＰｔ、低抵抗金属
膜３８には、Ａｕを用いる。
ス膜３４をマスクとして、リン酸系のエッチング液によ
りウェットエッチして、リセス段差３５を形成する。リ
セス段差３５の深さは、例えば、動作層３２の厚さ２０
０ｎｍに対して、１００ｎｍ程度となる。その後、ショ
ットキー金属膜３６、バリア金属膜３７、低抵抗金属膜
３８を順次被着する。これらの金属膜の成膜には、蒸着
法を用いるかまたは、コリメーター等により直進性を高
めたスパッタ法を用いる。膜厚は、塗布ガラス膜３４上
の平坦部においてそれぞれ、例えば、シヨットキー金属
膜３６が１００ｎｍ、バリア金属膜３７が５０ｎｍ、低
抵抗金属膜３８が２５０ｎｍ程度である。ここで、レジ
スト膜３３上に堆積した金属膜と、開口パターン内に堆
積した金属膜が接触しないように、金属膜の合計膜厚
が、塗布ガラス膜３４の膜厚を越えないようにする必要
がある。また、各金属膜は、ＨＦ系の水溶液に対して不
溶であることが必要であり、例えばショットキー金属膜
３６にはＭＯ、バリア金属膜３７にはＰｔ、低抵抗金属
膜３８には、Ａｕを用いる。
【００３９】次に、ＨＦ系の水溶液により塗布ガラス膜
３４を溶解させ、塗布ガラス膜３４上のショットキー金
属膜３６、バリア金属膜３７、低抵抗金属膜３８を除去
することにより、図３（ｅ）および図４に示す上うに、
ゲート電極３９を得る。
３４を溶解させ、塗布ガラス膜３４上のショットキー金
属膜３６、バリア金属膜３７、低抵抗金属膜３８を除去
することにより、図３（ｅ）および図４に示す上うに、
ゲート電極３９を得る。
【００４０】本実施例では、以上のゲート電極形成工程
の後に、オーミック電極の合金化等の高温プロセスを行
うことが可能である。
の後に、オーミック電極の合金化等の高温プロセスを行
うことが可能である。
【００４１】
【発明の効果】第ｌの効果は、ＦＥＴショットキー特性
が向上することである。その理由は、ゲート金属を成膜
する工程の下地が塗布ガラス膜であるため、樹脂の熱分
解や溶媒の揮発に起囚する有機ガスが生じず、ショット
キー界面が汚染されないためである。
が向上することである。その理由は、ゲート金属を成膜
する工程の下地が塗布ガラス膜であるため、樹脂の熱分
解や溶媒の揮発に起囚する有機ガスが生じず、ショット
キー界面が汚染されないためである。
【００４２】第２の効果は、ＦＥＴの信頼性の向上であ
る。その理由は、高耐熱性のショットキー金属膜を用い
ることができるため、高温条件下等における長期安定性
が向上するからである。また、２っ目の理由は、熱によ
る塗布ガラス膜の変形が生じないため（図１においてＬ
S0G1＝ＬS0G2）、ゲートショットキー金属膜、バリア金
属膜、低抵抗金属膜を積層する構造を用いても、低抵抗
金属膜が直接ＧａＡｓ基板に付着してショットキー界面
を汚染されることが無いからである。
る。その理由は、高耐熱性のショットキー金属膜を用い
ることができるため、高温条件下等における長期安定性
が向上するからである。また、２っ目の理由は、熱によ
る塗布ガラス膜の変形が生じないため（図１においてＬ
S0G1＝ＬS0G2）、ゲートショットキー金属膜、バリア金
属膜、低抵抗金属膜を積層する構造を用いても、低抵抗
金属膜が直接ＧａＡｓ基板に付着してショットキー界面
を汚染されることが無いからである。
【００４３】第３の効果は、生産性の向上である。高耐
熱性のゲート金属膜を用いることが可能となるため、従
来のゲート電極形成後に高温となる工程を使用できない
という制限が無くなるからである。
熱性のゲート金属膜を用いることが可能となるため、従
来のゲート電極形成後に高温となる工程を使用できない
という制限が無くなるからである。
【図１】（ａ）〜（ｅ）本発明の第１の実施例の主要工
程断面図
程断面図
【図２】本発明の第１の実施例の平面図
【図３】（ａ）〜（ｅ）本発明の第２の実施例の主要工
程断面図
程断面図
【図４】本発明の第２の実施例の平面図
【図５】（ａ）〜（ｃ）従来例の主要工程断面図
【図６】従来例の平面図
１ 半絶縁性基板 ２ 動作層 ３ フォトレジスト膜 ４ 塗布ガラス膜 ５ リセス段差 ６ ショットキー金属膜 ７ バリア金属膜 ８ 低抵抗金属膜 ９ ゲート電極 ３１ 半絶縁性基板 ３２ 動作層 ３３ フォトレジスト膜 ３４ 塗布ガラス膜 ３５ リセス段差 ３６ ショットキー金属膜 ３７ バリア金属膜 ３８ 低抵抗金属膜 ３９ ゲート電極 ５１ 半絶縁性基板 ５２ 動作層 ５３ フォトレジスト膜 ５４ シヨットキー金属膜 ５５ リセス段差 ５６ ゲート電極
Claims (1)
- 【請求項１】（１）半絶縁性基板上に動作層を形成する
工程と、 （２）フォトレジストにより前記半絶縁基板上に順テー
パー状のパターンを形成する工程と、 （３）塗布ガラスを前記フォトレジストパターンより厚
い膜厚で塗布し、ベークする工程と、 （４）前記塗布ガラスを前記フォトレジストの上面に達
するまでエッチングする工程と、 （５）前記フォトレジストを除去して逆テーパー状の開
口パターンを得る工程と、 （６）前記塗布ガラスを焼成する工程と、 （７）前記工程の後に複数層の金属膜を成膜する工程
と、 （８）リフトオフにより前記塗布ガラス膜および塗布ガ
ラス膜上の全属膜を除去する工程、 とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9180088A JP3070532B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9180088A JP3070532B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126475A JPH1126475A (ja) | 1999-01-29 |
| JP3070532B2 true JP3070532B2 (ja) | 2000-07-31 |
Family
ID=16077245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9180088A Expired - Lifetime JP3070532B2 (ja) | 1997-07-04 | 1997-07-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070532B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006061908A (ja) * | 1994-06-13 | 2006-03-09 | Chiyoda Corp | 気液接触用ガス分散管と、これを用いる気液接触方法及び装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615495B2 (en) * | 2005-11-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP5175121B2 (ja) * | 2008-02-29 | 2013-04-03 | 晶元光電股▲ふん▼有限公司 | 半導体素子 |
| US20130207111A1 (en) | 2012-02-09 | 2013-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device |
| US10263114B2 (en) | 2016-03-04 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
| DE112019007261T5 (de) * | 2019-04-26 | 2022-01-13 | Mitsubishi Electric Corporation | Verfahren zum Herstellen einer Halbleitervorrichtung |
-
1997
- 1997-07-04 JP JP9180088A patent/JP3070532B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006061908A (ja) * | 1994-06-13 | 2006-03-09 | Chiyoda Corp | 気液接触用ガス分散管と、これを用いる気液接触方法及び装置 |
| JP4616142B2 (ja) * | 1994-06-13 | 2011-01-19 | 千代田化工建設株式会社 | 気液接触用ガス分散管と、これを用いる気液接触方法及び装置並びに排ガスの処理方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126475A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804487A (en) | Method of fabricating high βHBT devices | |
| JP3070532B2 (ja) | 半導体装置の製造方法 | |
| KR960019602A (ko) | 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법 | |
| EP0592765A2 (en) | Methods for producing heterojunction bipolar transistors | |
| JP5040170B2 (ja) | 半導体装置の製造方法 | |
| JP3062186B1 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001308319A (ja) | 絶縁ゲート型化合物半導体装置 | |
| JP3035994B2 (ja) | 半導体装置の製造方法 | |
| JPH04360543A (ja) | 化合物半導体装置の製造方法 | |
| JPS6132421A (ja) | 半導体装置の製造方法 | |
| JP2863365B2 (ja) | レジストパターンの形成方法 | |
| KR0124643B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JPH0372634A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPS63308958A (ja) | 半導体装置の製造方法 | |
| JP2000195811A (ja) | 固相拡散法及びその方法を使用した半導体装置の製造方法 | |
| JPS58197818A (ja) | 半導体装置の製造方法 | |
| JPH10199798A (ja) | 半導体装置の製造方法 | |
| JPH03239337A (ja) | 半導体装置の製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH02116138A (ja) | 半導体装置の製造方法 | |
| JPS5974671A (ja) | 半導体装置の製造方法 | |
| JPS63306674A (ja) | 半導体装置の製造方法 | |
| JPS6032366A (ja) | 半導体装置の製造方法 | |
| JPS5863149A (ja) | 光導体装置の電極製造方法 | |
| KR20060009166A (ko) | 하드마스크 패턴의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991102 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |