CN115470052A - 存储芯片的坏块检测方法、检测装置及存储介质 - Google Patents
存储芯片的坏块检测方法、检测装置及存储介质 Download PDFInfo
- Publication number
- CN115470052A CN115470052A CN202210787533.3A CN202210787533A CN115470052A CN 115470052 A CN115470052 A CN 115470052A CN 202210787533 A CN202210787533 A CN 202210787533A CN 115470052 A CN115470052 A CN 115470052A
- Authority
- CN
- China
- Prior art keywords
- storage
- memory
- blocks
- block
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 52
- 230000004044 response Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
本申请公开了存储芯片的坏块检测方法、检测装置及存储介质,该坏块检测方法包括:对存储芯片的至少一个存储块执行擦操作、写操作和读操作,并确定所述至少一个存储块中的任一存储块是否为坏块,其中,所述至少一存储块中存储块的数量小于存储芯片中存储块的总数量;响应于一存储块为坏块,标记所述坏块。通过上述方式,本申请能够以边写边读的方式检测出存储芯片中的坏块,通过边读边写可以使得出错数快速稳定,从而减少了检测时间。
Description
技术领域
本申请涉及坏块检测技术领域,特别是涉及存储芯片的坏块检测方法、检测装置及存储介质。
背景技术
受制造工艺限制,存储芯片在出厂时可能存在坏块,而数据块损坏会引起数据丢失和访问数据时的异常中止,给***造成不良影响等。这时候就需要对存储芯片进行坏块检测,并对检测出的坏块进行标记。但是,目前市场上的坏块检测技术需要进行全盘的擦/写/读操作,时间较长。
发明内容
本申请主要解决的技术问题是提供存储芯片的坏块检测方法、检测装置及存储介质,能够以边写边读的方式检测出存储芯片中的坏块,节约检测时间。
为了解决上述技术问题,本申请采用的一个技术方案是:提供一种存储芯片的坏块检测方法,该方法包括:对存储芯片的至少一个存储块执行擦操作、写操作和读操作,并确定所述至少一个存储块中的任一存储块是否为坏块,并响应于一存储块为坏块,标记所述坏块。
其中,所述至少一存储块中存储块的数量小于存储芯片中存储块的总数量。
其中,对存储芯片的至少一个存储块执行擦操作、写操作和读操作,包括:每次从存储芯片中未执行擦操作的存储块中选择至少部分存储块执行擦操作;从每次执行完擦操作的存储块中选择其中至少部分存储块执行写操作,并从执行完写操作的存储块中选择其中至少部分存储块执行读操作,直至存储芯片中的所有存储块执行完擦操作、写操作和读操作。
其中,不同次执行擦操作的存储块的数量相同,或者不同。
其中,从每次执行完擦操作的存储块中选择其中至少部分存储块执行写操作,并从执行完写操作的存储块中选择其中至少部分存储块执行读操作,包括:将每次执行完擦操作的存储块全部执行写操作,并将执行完写操作的存储块全部执行读操作。
其中,对同一存储块执行写操作和执行读操作之间间隔预设时间。
其中,对存储芯片的至少一个存储块执行擦操作、写操作和读操作,包括:每次从存储芯片中未执行擦操作的存储块中选择至少部分存储块执行擦操作,并从每次执行完擦操作的存储块中选择其中至少部分存储块执行写操作;从至少两次执行完擦操作的部分存储块中,选择其中至少部分执行完写操作的存储块执行读操作,直至所述存储芯片中的所有存储块执行完擦操作、写操作和读操作。
其中,对存储芯片的至少一个存储块执行擦操作、写操作和读操作,包括:对存储芯片中所有存储块执行擦操作;每次从执行完擦操作的存储块中选择至少部分存储块进行写操作,并从执行完写操作的存储块中选择至少部分存储块进行读操作,直至存储芯片中的所有存储块执行完擦操作、写操作和读操作。
其中,不同次执行写操作或读操作的存储块的数量相同,或者不同。
其中,确定所述至少一存储块中的任一存储块是否为坏块,包括:基于任一存储块中存储单元的写数据和读数据,确定存储块中出错的存储单元的个数:响应于存储块中出错的存储单元的个数大于出错数阈值,确定存储块为所述坏块。
其中,存储芯片中的存储块采用TCL、QLC、SLC或MLC编程方式来执行擦操作、写操作和读操作。
为了解决上述技术问题,本申请采用的另一技术方案是:提供一种检测装置,该装置包括存储器和处理器,所述存储器存储有程序数据,所述处理器用于执行所述程序数据以实现如上述的存储芯片的坏块检测方法。
为了解决上述技术问题,本申请采用的另一技术方案是:提供一种计算机可读存储介质,该计算机可读存储介质存储有程序数据,程序数据在被处理器执行时,用于实现如上述的存储芯片的坏块检测方法。
本申请的有益效果是:区别于现有技术的情况,本申请通过对存储芯片的至少一个存储块执行擦操作、写操作和读操作,并确定所述至少一存储块中的任一存储块是否为坏块,响应于一存储块为坏块,标记所述坏块,由于执行擦写的所述至少一存储块中存储块的数量小于存储芯片中存储块的总数量,进而可以以边读边写的操作对存储芯片进行检测,而不是全部擦写完成之后再读,通过边读边写可以使得出错数快速地稳定,可以减少检测时间,提高检测效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请提供的存储芯片的结构示意图;
图2是本申请提供的坏块检测方法第一实施例的流程示意图;
图3是本申请提供的坏块检测方法第二实施例的流程示意图;
图4是本申请提供的坏块检测方法第三实施例的流程示意图;
图5是本申请提供的坏块检测方法第四实施例的流程示意图;
图6是本申请提供的坏块检测方法第五实施例的流程示意图;
图7是本申请提供的检测装置一实施例的结构示意图;
图8是本申请提供的计算机可读存储介质一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
参阅图1,图1是本申请提供的存储芯片的结构示意图,该存储芯片10包含存储块101、存储块102…存储块10M,其中,M表示将该存储芯片10划分成存储块的总数量,且每一存储块之间通信连接。
一个芯片中堆叠封装有多个晶片,每一个晶片称为一个逻辑单元(Logical Unit,LUN),多个逻辑单元共享一套输入输出接口,但每一个逻辑单元都可以独立地进行擦、写、读操作。
擦操作指将存储单元中指定长度的数据擦除。
写操作指数据首先由GTX总线写入报文处理单元中的数据缓冲区,到达一定数据量后,MC(主控制器)向指定逻辑通道的NAC(闪存控制单元)发送写入命令,数据随即由DMA(数据接口)传输至NAC中的页缓冲区,最后,NAC处理器控制内存接口单元将数据从页缓冲区经由ONFI(Open NAND Flash Interface Working Group)总线写入存储芯片内部的缓冲区,芯片执行编程操作将数据写入各个存储单元。
读操作指芯片的一个逻辑单元收到读命令后,首先进行内部读取,将数据从内部存储单元读到缓存缓冲区,随后,数据经由ONFI总线从芯片内部传输至NFI(NAND FlashInterface Working Group)的页缓冲区内,最后,数据由DMA引擎通过GTX总线发送至扩展板的内存中。
参阅图2,图2是本申请提供的坏块检测方法第一实施例的流程示意图,该坏块检测方法具体步骤如下:
步骤21:对存储芯片的至少一个存储块执行擦操作、写操作和读操作,并确定所至少一个存储块中的任一存储块是否为坏块,其中,所述至少一个存储块中存储块的数量小于存储芯片中存储块的总数量。
在本申请的实施例中,存储块又称Block。
具体地,某一存储芯片包含若干个Block,对每一Block实现擦操作、写操作和读操作,具体实现擦/读/写操作的方式包括三种,一种是先全盘完成擦操作,接着对已完成擦操作的Block循环进行写操作和读操作,即“擦操作all→写操作→读操作→写操作→读操作……”的形式,且写操作和读操作是依次进行的,换句话说,是边写边读的方式;第二种是擦操作、写操作和读操作轮流进行,即“擦操作→写操作→读操作→擦操作→写操作→读操作……”的形式,即边擦边写边读的方式;第三种是擦操作写操作循环再执行读操作的方式,即“擦操作→写操作→擦操作→写操作→读操作→擦操作→写操作→擦操作…”或“擦操作→写操作→擦操作→写操作→擦操作→写操作→读操作→擦操作→写操作…”等,也就是说,擦操作和写操作的循环至少进行两次之后才进行读操作,该方式依然以边写边读进行。
值得注意的是,不管是方式一/方式二/方式三,不同次执行擦/写/读操作的Block的数量可以不一致。
另外,检测某一Block是否为坏块,看写操作和读操作的数据是否一致,不一致说明Block存在错误,这时候看该Block的出错数(False Block Count,FBC)是否超过预设值(出错数阈值),超过则表示该存储块是坏块。
存储芯片以Block(对应存储块)为单位擦除,且Block Size越大,擦除时间越长。
具体地,Block采用TLC(Triple-Level Cell)、QLC(Quad-Level Cell)、SLC(Single-Level Cell)或MLC(Multi-Level Cell)编程方式来执行擦操作、写操作和读操作。
当每个存储单元中只保存一个比特的信息时,这种方式称为单阶存储单元(SLC);当保存两个比特信息时称为多阶存储单元(MLC),可保存三个比特信息时称为三阶存储单元(TLC)或3-bitMLC,可保存四个比特信息时称为四阶存储单元(QLC)。随着一个存储单元上表示的比特位的增多,相同的晶片面积和制程工艺下存储的信息增加了,但存储单元的擦写寿命在减小,擦操作、写操作的耗时在增加,即整个芯片的整体性能和可靠性降低了。
步骤22:响应于一存储块为坏块,标记所述坏块。
具体地,响应于存储块是坏块,标记该存储块为bad Block或weak Block,并不会再将数据存储到所述存储块中。
区别于现有技术,本申请提供的存储型芯片的坏块检测可以对坏块进行擦操作、写操作和读操作,且不是进行全盘擦/写/读操作,因为进行全盘擦写读Block的FBC(出错数)偏高,而以边写边读的方式对存储芯片进行检测,可以使FBC处于稳定状态,进而达到减少检测时间的效果。
参阅图3,图3是本申请提供的坏块检测方法第二实施例的流程示意图,该坏块检测方法具体步骤如下:
步骤31:每次从存储芯片中未执行擦操作的存储块中选择至少部分存储块执行擦操作。
首先,从任一存储芯片种确定未执行擦操作的Block;其次,确定需要进行擦操作的Block的数量,该数量小于等于未执行擦操作的Block的总数量;最后,对选定数量的Block执行擦操作。
步骤32:从每次执行完擦操作的存储块中选择其中至少部分存储块执行写操作,并从执行完写操作的存储块中选择其中至少部分存储块执行读操作,直至所述存储芯片中的所有存储块执行完擦操作、写操作和读操作。
在一实施例中,将每次执行完擦操作的存储块全部执行写操作,并将执行完写操作的存储块全部执行读操作,即“擦N→写N→读N→擦M→写M→读M→擦L→写L→读L…”的模式,其中,N、M和L的取值可以相同也可以不同。
值得注意的是,同一存储块执行写操作和执行读操作之间间隔预设时间,且预设时间是可变的,也就是说,在完成写操作之后,可以是经过一段时间之后再执行读操作,也可以是完成写操作之后立刻执行读操作,这里不作限定。
步骤33:基于任一所述存储块中存储单元的写数据和读数据,确定所述存储块中出错的存储单元的个数。
具体地,判断某一Block是否是坏块,通过判断该Block中所有存储单元的写数据与对应的读数据是否一致,从而确定出错的存储单元的数量。
步骤34:判断所述存储块中出错的存储单元的个数是否大于出错数阈值。
当某一Block的存储单元出错的数量超过出错数阈值时,表示该Block是坏块。其中,出错数阈值与存储单元的数量有关,该出错数阈值可以是存储单元数量的某一比例,如85%、90%等。
若大于,则执行步骤35。
步骤35:确定所述存储块为所述坏块,标记所述坏块。
当某一Block被确认为坏块时,将该Block标记为bad block或weak block,且该Block不再用于存储数据等。
如,某一存储芯片种包含256个未执行擦操作的Block,第一次从这256个存储块中选择16个存储块进行擦操作,接着从这16个已完成擦操作的存储块中选择12个存储块进行写操作,然后选择10个存储块进行读操作;第二次选择16个存储块进行擦操作,此时还有20个已完成擦操作的存储块可供选择,用于执行写操作;继续进行上述操作,直到所述未执行擦操作的Block全部完成擦操作、写操作和读操作。即该模式是“擦N→写M→读L”
如,某一存储芯片包含256个未执行擦操作的Block,第一次从256个存储块中选择16个存储块执行擦操作,接着从这16个存储块中选择16个存储块执行写操作,然后从这16个存储块中选择12哥个存储块进行读操作;第二次选择16个存储块进行擦操作,这时有16个存储块可以被选择用于执行写操作,若第二次选择16次执行写操作,则存在20个存储块可用于执行读操作;继续进行上述操作,直到所述未执行擦操作的Block全部执行完擦操作、写操作和读操作。即该模式是“擦N→写N→读M”。
在其他实施例中,进行擦操作、写操作和读操作的方式还可以是“擦N→写M→读M”、“擦N→写N→读N”。且不同次执行擦/写/读操作的Block的数量可以不同,如“擦N→写M→读M→擦L→写H→读H”、“擦N→写N→读N→擦M→写M→读M”等。
区别于现有技术,本申请提供的坏块检测方法以擦操作、写操作和读操作循环进行的方式去检测坏块,可以稳定Block的出错数较为稳定,进而减少检测时间。
参阅图4,图4是本申请提供的坏块检测方法第三实施例的流程示意图,该坏块检测方法具体步骤如下:
步骤41:每次从存储芯片中未执行擦操作的存储块中选择至少部分存储块执行擦操作。
可以理解地,至少部分存储块的数量的取值范围在1和未执行擦操作的存储块的总数量之间。
步骤42:将每次执行完擦操作的存储块全部执行写操作,并将执行完写操作的存储块全部执行读操作。
如,某一存储芯片包含256个未执行擦操作的Block,第一次从这256个Block中选择16个Block进行擦操作,接着对这16个已完成擦操作的Block执行写操作,并对完成写操作的16个Block执行读操作;第二次从240个Block中选择16个存储块执行擦操作,接着对这16个存储块执行写操作和读操作;继续进行上述操作,以实现所述未执行擦操作的Block全部执行完擦操作、写操作和读操作。即该模式是“擦N→写N→读N→擦N→写N→读N”。
如,某一存储芯片包含256个未执行擦操作的Block,第一次从这256个Block中选择16个Block进行擦操作,接着对这16个Block执行写操作,并对完成写操作的16个Block执行读操作;第二次选择18个Block执行擦操作,接着对已完成擦操作的18个Block执行写操作和读操作;继续进行上述操作,直至所有未执行擦操作的Block都完成擦操作、写操作和读操作。即该模式是“擦N→写N→读N→擦M→写M→读M”。
也就是说,不同次执行擦操作的Block的数量可以相同,也可以不同。
步骤43:基于任一所述存储块中存储单元的写数据和读数据,确定所述存储块中出错的存储单元的个数。
具体地,判断某一Block是否是坏块,看该Block中存储单元的写数据和读数据是否一致,若不一致,则表示该存储单元存在错误。
步骤44:判断所述存储块中出错的存储单元的个数是否大于出错数阈值。
若大于,则执行步骤45。
步骤45:确定所述存储块为所述坏块,标记所述坏块。
区别于现有技术,本申请提供的坏块检测方法通过定义每次执行擦操作、写操作和读操作的存储块的数量设置成一致,以实现边读边写,使得出错数处于稳定状态,进而可以减少检测时间。
参阅图5,图5是本申请提供的坏块检测方法第五实施例的流程示意图,该坏块检测方法具体步骤如下:
步骤51:每次从存储芯片中未执行擦操作的存储块中选择至少部分存储块执行擦操作,并从每次执行完擦操作的存储块中选择其中至少部分存储块执行写操作。
每次执行擦操作的存储块的数量是自然数,且是大于等于1、小于未执行擦操作的存储块总数量的自然数。同理,每次执行写操作的存储块的数量也是自然数,且是大于等于1、小于未执行写操作的存储块总数量的自然数。
如,某一存储芯片中未执行擦操作的Block的数量是M,从M个Block中选择N个Block执行擦操作,接着从N个已完成擦操作的Block中选择N个或L(1≤L<N)个Block进行写操作。
步骤52:从至少两次执行完擦操作的部分存储块中,选择其中至少部分执行完写操作的存储块执行读操作,直至所述存储芯片中的所有存储块执行完擦操作、写操作和读操作。
值得注意的是,对已完成写操作的存储块执行读操作的前提是存在未执行擦操作或未执行写操作的存储块。
如,某一存储芯片中未执行擦操作的Block的数量是M,从M个Block中选择N(N<M)个Block执行擦操作,接着从N个Block中选择N个或L(1≤L<N)个Block执行写操作,接着从M-N个未执行擦操作的Block中选择N(M>2*N)个或T(T≠N,且T≤M-N)个Block执行擦操作,
在一些实施例中,选择N个Block执行写操作,则执行第二次擦操作时,可从这N个Block中选择N个或H(1≤H<N)个Block执行擦操作,然后再从N个Block中选择N个/P个Block执行写操作,或H个Block中选择H个/Q个Block执行写操作,即“擦N→写N→擦N→写N”或“擦N→写N→擦N→写P”或“擦N→写N→擦H→写H”或“擦N→写H→擦H→写Q”,接着进行第三次擦写循环或执行读操作,且若是进行擦写循环,需要满足条件是执行读操作时存在未执行擦操作或写操作的Block,以实现边写边读的效果。
在一些实施例中,选择L个Block执行写操作,则执行第二次擦操作时从这L个Block中选择L个或K(1≤K<L)个Block执行擦操作,然后再从L个Block中选择L个/D个Block执行写操作,或从K个Block中选择K个/Z个Block执行写操作,即“擦N→写L→擦L→写L”或“擦N→写L→擦L→写D”或“擦N→写L→擦K→写K”或“擦N→写L→擦K→写Z”,接着进行第三次擦写操作循环或执行读操作,若是进行擦写操作,同样需要需要满足条件——执行读操作时存在未执行擦/写操作的Block。步骤53:基于任一所述存储块中存储单元的写数据和读数据,确定所述存储块中出错的存储单元的个数。
具体确定存储块中出错的存储单元的数量的方式与前面所述的方法相同,这里不再赘述。
步骤54:判断所述存储块中出错的存储单元的个数是否大于出错数阈值。
具体判断存储块是坏块的方式与前面所述的方法相同,这里不再赘述。
步骤55:确定所述存储块为所述坏块,标记所述坏块。
区别于现有技术,本申请提供的坏块检测方法通过擦操作和写操作的至少两次循环进行,再执行读操作,且在执行读操作时存在未完成擦/写操作的存储块,通过上述方式可以实现边读边写,使得存储块中的存储单元的出错数处于稳定状态,进而可以减少检测时间。
参阅图6,图6是本申请提供的坏块检测方法第六实施例的流程示意图,该坏块检测方法具体步骤如下:
步骤61:对存储芯片中所有存储块执行擦操作。
可以理解地,对某一存储芯片中的所有Block执行擦操作,即“擦all”。
步骤62:每次从执行完擦操作的存储块中选择至少部分存储块进行写操作,并从执行完写操作的存储块中选择至少部分存储块进行读操作,直至所述存储芯片中的所有存储块执行完擦操作、写操作和读操作。
如,某一存储芯片中未执行擦操作的Block的数量是M,对这M个Block执行擦操作,接着但从这M个已完成擦操作的Block中选择M个/N(1≤N<M)个Block执行写操作,然后,从M个已完成写操作的Block中选择M个/H(1≤H<M)个Block执行读操作,或从N个已完成写操作的Block中选择N个/L(1≤N<L)个Block执行读操作。即“擦M→写M→读M”或“擦M→写M→读H”或“擦M→写N→读N”或“擦M→写N→读L”。
接下来,可以继续按照上述方式进行第二次的写操作和读操作的循环。
步骤63:基于任一所述存储块中存储单元的写数据和读数据,确定所述存储块中出错的存储单元的个数。
具体地,设置出错数阈值,当写操作与读操作不一致时,出错数进一,当Block中的存储单元的出错数总数超过出错数阈值时,表示该Block为坏块。
步骤64:判断所述存储块中出错的存储单元的个数是否大于出错数阈值。
具体确定坏块的方式可以参阅前面所述的方法,这里不再赘述。
步骤65:确定所述存储块为所述坏块,标记所述坏块。
区别于现有技术,本申请提供的坏块检测方法通过全盘完成擦操作,然后实现写操作和读操作循环进行,也就是边写边读的方式,通过上述方式可以减少检测坏块的时间。
参阅图7,图7是本申请提供的检测装置一实施例的结构示意图,该检测装置70包括存储器701和处理器702,存储器701存储有程序数据,处理器702用于执行程序数据以实现存储芯片的坏块检测方法,具体如下:
对所述存储芯片的至少一个存储块执行擦操作、写操作和读操作,并确定所述至少一存储块中的任一存储块是否为坏块,其中,所述至少一存储块中存储块的数量小于所述存储芯片中存储块的总数量;
响应于一存储块为坏块,标记所述坏块。
本申请涉及的处理器702还可以称为CPU(Central Processing Unit,中央处理单元),处理器702可能是一种集成电路芯片,具有信号的处理能力,还可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
参阅图8,图8是本申请提供的计算机可读存储介质一实施例的结构示意图,该计算机可读存储介质80存储有程序数据801,程序数据801在被处理器执行时,用于实现如上述所述的坏块检测方法,这里不再赘述。
本申请涉及的计算机可读存储介质70具体可以为U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等可以存储程序指令的介质,或者也可以为存储有该程序指令的服务器,该服务器可将存储的程序指令发送给其他设备运行,或者也可以自运行该存储的程序指令。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (12)
1.一种存储芯片的坏块检测方法,其特征在于,所述方法包括:
对所述存储芯片的至少一个存储块执行擦操作、写操作和读操作,并确定所述至少一个存储块中的任一存储块是否为坏块,其中,所述至少一存储块中存储块的数量小于所述存储芯片中存储块的总数量;
响应于一存储块为坏块,标记所述坏块。
2.根据权利要求1所述的方法,其特征在于,
所述对所述存储芯片的至少一个存储块执行擦操作、写操作和读操作,包括:
每次从所述存储芯片中未执行擦操作的存储块中选择至少部分存储块执行擦操作;
从每次执行完擦操作的存储块中选择其中至少部分存储块执行写操作,并从执行完写操作的存储块中选择其中至少部分存储块执行读操作,直至所述存储芯片中的所有存储块执行完擦操作、写操作和读操作。
3.根据权利要求2所述的方法,其特征在于,不同次执行擦操作的存储块的数量相同,或者不同。
4.根据权利要求2所述的方法,其特征在于,
所述从每次执行完擦操作的存储块中选择其中至少部分存储块执行写操作,并从执行完写操作的存储块中选择其中至少部分存储块执行读操作,包括:
将每次执行完擦操作的存储块全部执行写操作,并将执行完写操作的存储块全部执行读操作。
5.根据权利要求2所述的方法,其特征在于,
对同一存储块执行写操作和执行读操作之间间隔预设时间。
6.根据权利要求1所述的方法,其特征在于,
所述对所述存储芯片的至少一个存储块执行擦操作、写操作和读操作,包括:
每次从所述存储芯片中未执行擦操作的存储块中选择至少部分存储块执行擦操作,并从每次执行完擦操作的存储块中选择其中至少部分存储块执行写操作;
从至少两次执行完擦操作的部分存储块中,选择其中至少部分执行完写操作的存储块执行读操作,直至所述存储芯片中的所有存储块执行完擦操作、写操作和读操作。
7.根据权利要求1所述的方法,其特征在于,
所述对所述存储芯片的至少一个存储块执行擦操作、写操作和读操作,包括:
对所述存储芯片中所有存储块执行擦操作;
每次从执行完擦操作的存储块中选择至少部分存储块进行写操作,并从执行完写操作的存储块中选择至少部分存储块进行读操作,直至所述存储芯片中的所有存储块执行完擦操作、写操作和读操作。
8.根据权利要求6-7任一项所述的方法,其特征在于,不同次执行写操作或读操作的存储块的数量相同,或者不同。
9.根据权利要求1所述的方法,其特征在于,
所述确定所述至少一存储块中的任一存储块是否为坏块,包括:
基于任一所述存储块中存储单元的写数据和读数据,确定所述存储块中出错的存储单元的个数;
响应于所述存储块中出错的存储单元的个数大于出错数阈值,确定所述存储块为所述坏块。
10.根据权利要求1所述的方法,其特征在于,所述存储芯片中的所述存储块采用TCL、QLC、SLC或MLC编程方式来执行擦操作、写操作和读操作。
11.一种检测装置,其特征在于,包括存储器和处理器,所述存储器存储有程序数据,所述处理器用于执行所述程序数据以实现如权利要求1-10任一项所述的坏块检测方法。
12.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有程序数据,所述程序数据在被处理器执行时,用于执行如权利要求1-10任一项所述的坏块检测方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210787533.3A CN115470052B (zh) | 2022-07-04 | 2022-07-04 | 存储芯片的坏块检测方法、检测装置及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210787533.3A CN115470052B (zh) | 2022-07-04 | 2022-07-04 | 存储芯片的坏块检测方法、检测装置及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115470052A true CN115470052A (zh) | 2022-12-13 |
CN115470052B CN115470052B (zh) | 2023-11-10 |
Family
ID=84366491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210787533.3A Active CN115470052B (zh) | 2022-07-04 | 2022-07-04 | 存储芯片的坏块检测方法、检测装置及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115470052B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115472206A (zh) * | 2022-07-26 | 2022-12-13 | 上海江波龙数字技术有限公司 | 存储器的坏块检测方法、测试设备及存储介质 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101540202A (zh) * | 2008-03-21 | 2009-09-23 | 深圳市朗科科技股份有限公司 | 闪存介质的快速筛选方法和*** |
CN102237143A (zh) * | 2010-04-21 | 2011-11-09 | 深圳市江波龙电子有限公司 | 一种闪存块信息的重建方法、***及重建设备 |
US20120054582A1 (en) * | 2010-08-31 | 2012-03-01 | Apple Inc. | Detecting corrupted data for a system having non-volatile memory |
US20120060054A1 (en) * | 2009-04-10 | 2012-03-08 | Nationz Technologies Inc. | Method for using bad blocks of flash memory |
US20140223243A1 (en) * | 2013-02-05 | 2014-08-07 | Airbus Operations (Sas) | Secure redundant storage device and secure read/write method on such a device |
CN104091617A (zh) * | 2014-06-17 | 2014-10-08 | 深圳市江波龙电子有限公司 | 一种闪存存储设备检测的方法及装置 |
CN109817271A (zh) * | 2018-11-21 | 2019-05-28 | 中国航空工业集团公司洛阳电光设备研究所 | 一种固态硬盘坏块的检测方法 |
CN114300032A (zh) * | 2021-12-28 | 2022-04-08 | 深圳大普微电子科技有限公司 | 一种检查存储介质失效的方法、装置和固态硬盘 |
-
2022
- 2022-07-04 CN CN202210787533.3A patent/CN115470052B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101540202A (zh) * | 2008-03-21 | 2009-09-23 | 深圳市朗科科技股份有限公司 | 闪存介质的快速筛选方法和*** |
US20120060054A1 (en) * | 2009-04-10 | 2012-03-08 | Nationz Technologies Inc. | Method for using bad blocks of flash memory |
CN102237143A (zh) * | 2010-04-21 | 2011-11-09 | 深圳市江波龙电子有限公司 | 一种闪存块信息的重建方法、***及重建设备 |
US20120054582A1 (en) * | 2010-08-31 | 2012-03-01 | Apple Inc. | Detecting corrupted data for a system having non-volatile memory |
US20140223243A1 (en) * | 2013-02-05 | 2014-08-07 | Airbus Operations (Sas) | Secure redundant storage device and secure read/write method on such a device |
CN104091617A (zh) * | 2014-06-17 | 2014-10-08 | 深圳市江波龙电子有限公司 | 一种闪存存储设备检测的方法及装置 |
CN109817271A (zh) * | 2018-11-21 | 2019-05-28 | 中国航空工业集团公司洛阳电光设备研究所 | 一种固态硬盘坏块的检测方法 |
CN114300032A (zh) * | 2021-12-28 | 2022-04-08 | 深圳大普微电子科技有限公司 | 一种检查存储介质失效的方法、装置和固态硬盘 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115472206A (zh) * | 2022-07-26 | 2022-12-13 | 上海江波龙数字技术有限公司 | 存储器的坏块检测方法、测试设备及存储介质 |
CN115472206B (zh) * | 2022-07-26 | 2023-11-21 | 上海江波龙数字技术有限公司 | 存储器的坏块检测方法、测试设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115470052B (zh) | 2023-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8830752B2 (en) | Dynamically configurable MLC state assignment | |
KR100878479B1 (ko) | 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템 | |
TWI566253B (zh) | 用來管理一記憶裝置之方法以及記憶裝置與控制器 | |
TWI446350B (zh) | 用來減少無法更正的錯誤之方法以及記憶裝置及其控制器 | |
CN106448733B (zh) | 非易失性存储器设备、编程方法和其编程验证方法 | |
KR100902008B1 (ko) | 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리를 포함한 메모리 시스템 | |
US9478298B2 (en) | Memory system and method of reading data thereof | |
KR101089013B1 (ko) | 메모리 제어기, 메모리 시스템, 및 메모리 시스템의 제어 방법 | |
US8549214B2 (en) | Protection against data corruption for multi-level memory cell (MLC) flash memory | |
US20150363120A1 (en) | On demand block management | |
KR20090006920A (ko) | 캐시 메모리 장치 및 캐시 메모리 장치의 데이터 처리 방법 | |
US8243519B2 (en) | Writing method of a nonvolatile memory device | |
US11068201B2 (en) | Flash memory controller, method for managing flash memory module and associated electronic device | |
CN106856102B (zh) | 一种Nand Flash的编程方法 | |
US20100128527A1 (en) | Nonvolatile memory device | |
CN115470052B (zh) | 存储芯片的坏块检测方法、检测装置及存储介质 | |
CN106504788B (zh) | 具有空闲存储器件的存储***及其操作方法 | |
TWI442406B (zh) | 針對一快閃記憶體的控制器之錯誤管理機制來提升驗證效率之方法以及相關之記憶裝置及其控制器 | |
US20120159280A1 (en) | Method for controlling nonvolatile memory apparatus | |
US12020747B2 (en) | Non-volatile memory and programming method thereof | |
US9229798B2 (en) | Error handling method, memory storage device and memory controlling circuit unit | |
CN110364197B (zh) | 解码方法以及存储控制器 | |
TWI831118B (zh) | 資料儲存裝置及其編程應力消除方法 | |
CN110556150A (zh) | 一种存储单元的编程方法、装置、电子设备及存储介质 | |
US11922029B2 (en) | Modified read counter incrementing scheme in a memory sub-system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |