TWI689630B - 底部向上電解質通孔鍍覆方法 - Google Patents

底部向上電解質通孔鍍覆方法 Download PDF

Info

Publication number
TWI689630B
TWI689630B TW104136537A TW104136537A TWI689630B TW I689630 B TWI689630 B TW I689630B TW 104136537 A TW104136537 A TW 104136537A TW 104136537 A TW104136537 A TW 104136537A TW I689630 B TWI689630 B TW I689630B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
seed layer
surface modification
conductive material
Prior art date
Application number
TW104136537A
Other languages
English (en)
Other versions
TW201627541A (zh
Inventor
貝爾曼羅伯特艾倫
基奇約翰泰勒
庫珊可娃伊凱特瑞納阿拉克珊羅芙納
寶拉德史考特克里斯多夫
Original Assignee
美商康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商康寧公司 filed Critical 美商康寧公司
Publication of TW201627541A publication Critical patent/TW201627541A/zh
Application granted granted Critical
Publication of TWI689630B publication Critical patent/TWI689630B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

在此揭示的是一底部向上電解質通孔鍍覆方法，其中一第一承載件基材與一具有至少一穿通孔的第二基材係暫時地接合在一起。此方法包括：施加一晶種層於第一基材的一表面上；形成一表面改質層於晶種層或第二基材上；以表面改質層將第二基材接合到第一基材，以產生一組件，其中晶種層與表面改質層設置在第一與第二基材之間；施加導電材料到穿通孔；從組件移除具有含導電材料的穿通孔的第二基材。

Description

底部向上電解質通孔鍍覆方法
本申請案根據專利法請求於西元2014年11月5日申請的美國臨時專利申請案號62/075326的優先權，該臨時專利申請案藉由參照整體地被倚賴且被併入到此。
本文關於用以施加一導電材料到一穿通孔的方法。
一***物可用以在矽微晶片與有機基材之間提供電氣訊號的路線，以展開緻密節距晶片與下方的更寬廣節距層之間的電氣連接，或以連接位在二維或三維封裝體系結構中的多個矽晶片。***物具有導電通過***物的厚度之需求。這可使用一導電穿通孔來達到。可使用電解質鍍覆將穿通孔填充有一導電層。然而，此製程需要鍍覆***物基材的全部表面，包括穿通孔的壁以及垂直於穿通孔壁的基材的平坦表面兩者，作為第一步驟。作為第二步驟，鍍覆製程係被持續直到穿通孔被填滿。接著需要從基材的平坦表面移除「過負載(overburden)」層。這是耗時的且昂貴的製程。因此，存在著施加一導電材料到一穿通孔而不會造成一過負載層的方法的需求。
在一些實施例中，在此揭示的是一種用以製造一導電穿通孔的方法，包括以下步驟：獲得一第一基材，該第一基材具有一表面；獲得一第二基材，該第二基材具有一第一表面、一第二表面、與一穿通孔，該穿通孔從該第一表面延伸到該第二表面；施加一晶種層於該第一基材的表面上；形成一表面改質層於該晶種層或該第二基材上；以該表面改質層將該第二基材接合到該第一基材以產生一組件，其中該晶種層與該表面改質層設置在該第一與第二基材之間；施加導電材料到該穿通孔；及在施加該導電材料到該穿通孔之後，從該組件移除該第二基材。
在一些實施例中，該方法亦可包括在施加該晶種層之前，施加一附著層在該第一基材的該表面上，以致該附著層設置在該第一基材與該晶種層之間。該附著層可以是Cr、Mo、Ni、NiCr、Hf、Zr、Nd、Ta、V、與W的一者。該晶種層可以是選自由銅、銀、鎢、氮化鈦、鈦鎢、氮化鉭、與銅合金所構成的群組的一導電材料。該晶種層可直接地被施加到該第一基材的該表面。該表面改質層可提供介於該晶種層與該該第二基材之間的一暫時接合。該方法亦可包括移除延伸越過該穿通孔的一開口之該表面改質層的一部分以暴露該晶種層(例如藉由暴露該表面改質層於一氧電漿)。該第一與第二基材可以是玻璃。可藉由電解質鍍覆將導電材料施加到該穿通孔。可以一導電材料(例如一金屬)來填充該穿通孔。該第二基材可從該組件機械地被移除。從該組件移除該第二基材不會造成該第一或第二基材破裂成兩或多片。
在一些實施例中，一晶種層可被施加到該第二基材。在施加該晶種層到該第二基材之前，一附著層可被施加到該第二基材。可在接合該第一與第二基材之前或之後將該晶種層與/或該附著層施加到該第二基材。
在一些實施例中，被形成在該晶種層或該第二基材上的該表面改質層是一第一表面改質層，並且在施加該晶種層之前一第二表面改質層被形成於該第一基材的該表面上。在此類實施例中，該方法亦可包括從該晶種層移除該第一基材。
應瞭解的是前面的概述與以下的詳細說明僅是示範性，並且意圖提供一概要或概觀以瞭解申請專利範圍的本質與特色。額外的特徵與優點將被公開在以下的詳細說明中，並且部分地對於熟習此技藝之人士從說明是顯而易知的或藉由實施在此揭示的實施例來瞭解(包括以下的申請專利範圍及隨附的圖式)。
100:第一基材
102‧‧‧第一表面
104‧‧‧第二表面
106‧‧‧附著層
108‧‧‧晶種層
110‧‧‧第二基材
112‧‧‧組件
114‧‧‧表面改質層
116‧‧‧第一表面
118‧‧‧第二表面
120‧‧‧穿通孔
122‧‧‧導電材料
212‧‧‧組件
312‧‧‧組件
401‧‧‧表面改質層
412‧‧‧組件
隨附的圖式係被包括以提供進一步的瞭解且被併入到本說明書中並構成本說明書的一部分。圖式係繪示一或更多個實施例，並且和說明一起用來解釋各種實施例的原理與操作。這些圖式沒有依比例繪製。
第1A~1D圖是用以施加導電材料到一穿通孔的第一示範性實施例的流程圖。
第2A~2D圖是用以施加導電材料到一穿通孔的第二示範性實施例的流程圖。
第3A~3E圖是用以施加導電材料到一穿通孔的第三示範性實施例的流程圖。
第4A~4D圖是用以施加導電材料到一穿通孔的第四示範性實施例的流程圖。
以下將詳細地參照本較佳實施例，本較佳實施例的一實例被繪示在隨附的圖式中。只要可能，相同的元件符號將被用在全部圖式中以指定相同或類似的部分。
定義
「可選的」或「可選地」意謂後續描述的事件或環境可以或不可以發生，並且說明包括事件或環境發生的例子以及事件或環境沒有發生的例子。
在此所使用之不定冠詞「一」或「一個」以及其相應的定冠詞「該」意謂至少一個、或一或更多個，除非有特別說明。
「暫時接合」係指一非破壞性且可逆之兩個物體之間的附著，接合足以度過一或更多個被接合的物體的進一步處理，但接合會被一機械力分開以容許兩個物體的分離。
在一些實施例中，具有一或更多個穿通孔的一基材(諸如一***物)係藉由一表面改質層暫時地被接合到一承載件基材。承載件基材提供支撐給具有該一或更多個穿通孔的基材，並且當基材是薄的時候是有用的，這是因為它可避免基材在處理期間破裂。又，承載件的使用可免除使用電解質製程以導電材料來鍍覆基材的全部表面以為了填滿穿通孔的需要。承載件可具有一被施加在其上的晶種層，其中該晶種層作為起始位置，以為了在一電解質鍍覆製程期間沉積導電材料而填充穿通孔。一旦該一或更多個穿通孔被填滿時，可藉由***該暫時接合來移除具有該一或更多個穿通孔的基材。此製程可減少或去除一過負載層的形成且因此從具有該一或更多個穿通孔的基材移除過負載層的需要。
第1A~1D圖示意地圖示用以施加導電材料於一穿通孔中的一示範性製程。第1A圖圖示在一示範性製程中的起始步驟，其中一具有第一表面102和相對之第二表面104的第一基材100具有一附著層106被施加到第一表面102及一晶種層108被施加到附著層106。在一些實施例中，當一第二基材被處理時，第一基材100是一承載件基材以為了支撐第二基材。在一些實施例中，第一基材100可以是能在處理期間提供支撐給第二基材以避免第二基材撓曲或彎曲的材料，並且藉此避免對第二基材造成的損壞(例如破裂或斷裂)。在一些實施例中，用於第一基材100的材料可包括但不限於玻璃、金屬、聚合物、陶 瓷、玻璃-陶瓷、或藍寶石(sapphire)。在一些實施例中，第一基材100可具有範圍在從約0.2mm至約3mm或更大的厚度，約0.2mm或更大、約0.3mm或更大、約0.4mm或更大、約0.5mm或更大、約0.6mm或更大、約0.7mm或更大、約0.8mm或更大、約0.9mm或更大、約1mm或更大、約1.5mm或更大、約2mm或更大、約2.5mm或更大、或約3mm或更大。在一些實施例中，第一基材100可由一個層所形成(如圖所示)，或多個接合在一起的層所形成。在一些實施例中，第一基材100的第一表面102可具有範圍在從約500mm2至約9m2的面積。
附著層106可將晶種層108附著到第一基材100且可以是適於達成此目的之任何材料。在一些實施例中，附著層106可以是一金屬附著層且可包括但不限於Cr、Ti、Mo、Ni、NiCr、Hf、Zr、Nd、Ta、V、與W。可使用已知技術來施加附著層106，例如濺鍍。在一些實施例中，附著層106可具有範圍在從約10nm至約500nm、或從約20nm至約100nm的厚度。
晶種層108可以是一導電層，其被倚賴作為用以沉積導電材料的位置，其中該導電材料係如以下所述在電解質鍍覆製程期間填充一或更多個穿通孔。在一些實施例中，晶種層108可包括但不限於銅、銀、鎢、氮化鈦、氮化鉭、鈦鎢、或銅合金(諸如銅-錫合金)。在一些實施例中，晶種層材料係經選擇以阻礙晶粒的生長。可使用已 知技術(例如濺鍍)來施加晶種層108。在一些實施例中，晶種層108可具有範圍在從約50nm至約2000nm的厚度。在一些實施例中，一起始晶種層可藉由濺鍍被形成而達例如範圍在從約100nm至約1000nm的厚度，及接著一額外的沉積技術(例如電解質鍍覆或無電鍍覆)可用以達到最終期望厚度的晶種層。
其次，如第1B圖所示，一第二基材110被接合到第一基材100以形成一組件112。在一些實施例中，一表面改質層114被形成在晶種層108與第二基材110的一者或兩者上，並且表面改質層114形成介於第一和第二基材100、110之間的接合。因此，組件112可包括以下依序的層：第一基材100、附著層106、晶種層108、表面改質層114、與第二基材110。第二基材110可具有一第一表面116、一相對之第二表面118、與一或更多個從第一表面116延伸到第二表面118的穿通孔120。在一些實施例中，第二基材110可以是一***物。在一些實施例中，第二基材110可以是一適合用作為***物的材料，包括但不限於玻璃、陶瓷、玻璃-陶瓷、藍寶石、石英、矽、或聚合物。當第二基材110是聚合物時，聚合物可包括聚醯亞胺、聚醚醚酮(PEEK)、或聚偏二氟乙烯(PVDF)。在一些實施例中，第二基材110可具有範圍在從約20μm至約3mm、約20μm至約1mm、約20μm至約300μm、約20μm至約200μm、約40μm至約300μm、或約40μm至約200μm的厚度。在一些 實施例中，第二基材110可具有小於或等於約300μm的厚度。在一些實施例中，第二基材110可由一個層(如圖所示)或多個接合在一起的層形成。在一些實施例中，第二基材110的第一表面116與/或第二表面118可具有範圍在從約500mm2至約9m2的面積。
在一些實施例中，表面改質層114提供第一與第二基材100、110之間暫時的接合。在一些實施例中，表面改質層114係化學地改變與/或減少第二基材110的表面能量，以致第二基材110與晶種層108之間強的共價鍵或靜電鍵受到限制。在一些實施例中，當第二基材110被處理時(例如在穿通孔120的填充期間)，第一基材100可以是一支撐第二基材110的承載件基材。由表面改質層114提供的暫時接合可受到控制，以致在第二基材110的處理期間鍵結可忍受組件112所經歷的處理狀態(例如溫度、壓力等)，但因此在處理之後鍵結會被破壞而不會損壞第一與/或第二基材100、110。例如，在一些實施例中，表面改質層的形成可受到控制，以確保第一與第二基材100、110之間的附著能量的範圍在從約50mJ/m2至約2000mJ/m2、從約50mJ/m2至約1000mJ/m2、或從約100mJ/m2至約2000mJ/m2。示範性表面改質過程可包括但不限於：(1)電漿聚合的聚合物膜(例如氟聚合物膜)在一表面上的電漿沉積，如西元2013年10月14日申請的美國專利申請案號61/890,524所述，該美國專利申請案號61/890,524藉由參照整體地被併入到此；(2)一含碳表面改質層在一表面上的沉積，接著藉由在含碳表面改質層併入極性基團，如西元2014年1月27日申請的美國專利申請案號61/931,927所述，該美國專利申請案號61/931,927藉由參照整體地被併入到此；或(3)以一選自氟聚合物、氟化蝕刻試劑的反應產物、或上述組合的電漿來處理一表面，如西元2014年4月9日申請的美國專利申請案號61/977,364所述，該美國專利申請案號61/977,364藉由參照整體地被併入到此。其他適當的表面改質層可包括但不限於有機矽酸鹽(例如含三甲基團的有機矽酸鹽)、氟矽烷、有機矽、有機鍺、氟聚合物(包括藉由蝕刻氣體(例如CF4)與一聚合物形成物(例如H2、CHF3、C4F8、或CH4)的電漿反應所形成的氟聚合物)、有機電漿聚合物(例如由碳氫化合物(例如CH4)、脂肪族碳氫化合物(例如具有小於8個碳的烷類、烯類、炔類)、苯或具有小於12個碳的芳香族碳氫化合物所形成的有機電漿聚合物)。在一些實施例中，表面改質層114可具有藉由一鑽石貝爾科維奇壓頭測試(diamond Berkovitch indenter test)所量測之小於或等於約20GPa、小於或等於約15GPa、小於或等於約10GPa、小於或等於約5GPa、或小於或等於約1GPa的彈性模數。如在此所使用，「貝爾科維奇壓頭測試」包括以貝爾科維奇壓頭而形成具有距離表面至少約100nm的壓痕深度的壓痕來量測表面上的硬度的測試。儘管圖上顯示表面改質層114是一介於晶種層108與第二基材110之間的 固體層，這僅是示範性。在一些實施例中，表面改質層114可涵蓋介於晶種層108與第二基材110之間的100%、小於100%、從約1%至100%、從約10%至100%、從約20%至約90%、或從約50%至約90%的界面。在一些實施例中，表面改質層114可具有範圍在從約0.1nm至約100nm、從約0.1nm至約10nm、從約0.1nm至約2nm、從約0.1nm至約1nm、從約0.1nm至約0.5nm、或從約0.1nm至約0.2nm的厚度。
其次，如第1C圖所示，一導電材料122可被施加到穿通孔120。在一些實施例中，可使用已知技術將導電材料施加到穿通孔120。例如，可使用一典型的電解質鍍覆製程，其中組件112可被放置在一鍍覆浴中且被電氣地充電，以致導電材料122可被沉積在穿通孔120中。在一些實施例中，穿通孔120是完全地被導電材料填充，如第1C圖所示。在其他實施例中，穿通孔120是部分地被導電材料填充。在一些實施例中，導電材料122的沉積開始於鄰近晶種層108之穿通孔120的「底部」，並且可持續生長與填充穿通孔120，直到導電材料122抵達穿通孔120的「頂部」。因此，此製程可以被稱為底部向上電解質鍍覆。導電材料120可以是金屬，包括但不限於銅、鋁、金、銀、鉛、錫、氧化銦錫、或上述的組合物或合金。
後續地，如第1D圖所示，可破壞第一基材100與第二基材110之間的暫時接合，以從組件112移除第二基材110且留下表面改質層114在第一基材110上。在一些實施例中，可藉由機械力或接觸而不損壞第一基材100或第二基材110來破壞暫時接合，例如藉由使用刀緣、刀片、抽吸杯、或夾具、空氣刀、或僅藉由將第二基材110從組件112剝離。第一基材100可被清潔以再次地再使用作為一承載件基材。
第2A~2D圖圖示類似第1A~1D圖所示製程之另一示範性製程，其中晶種層108與第一基材100之間沒有附著層106。如第2A圖所示，晶種層108直接地被沉積在第一基材100上。在此類實施例中，晶種層108具有作為一晶種層及作為一附著層的兩個目的，並且具有適當的材料，包括但不限於鈦鎢、氮化鈦、氮化鉭、氧化銦錫(ITO)、與氟摻雜氧化錫(FTO)。第2B圖圖示一組件212，而第二基材110以表面改質層114暫時地接合到第一基材110。第2C圖圖示以導電材料122來填充穿通孔120。第2D圖圖示第二基材110從組件212的移除。
第3A~3E圖圖示類似第1A~1D圖所示製程之另一示範性製程，其中在暫時地附著第二基材110到第一基材100之後且在以導電材料122填充穿通孔120之前，表面改質層114的一部分可被移除以暴露晶種層108。第3A圖圖示施加附著層106與晶種層108到第一基材100。在一些實施例中，附著層106可以不被包括，並且晶種層108可直接地被沉積在第一基材100上。第3B圖圖示一組件312，而第二基材110以表面改質層114暫時地接合到第一基材100。如第3C圖所示，表面改質層 114可被移除，以致穿通孔120延伸穿過表面改質層114。在用於表面改質層114的材料不是薄的與/或對晶種層108足夠導電的以在施加導電材料122時有效地工作的例子中，表面改質層114可被移除。在一些實施例中，可以一氧化試劑(例如一氧電漿)或會分解表面改質層114的任何其他適當方法來移除表面改質層114。示範性氧電漿可包括但不限於含氟氧電漿(諸如CF4-O2或SF6-O2)。第3D圖圖示以導電材料122來填充穿通孔120。第3E圖圖示第二基材110從組件312的移除。在一些實施例中，當第二基材110被移除時，導電材料122將從第二基材110的穿通孔120延伸。在此類例子中，從穿通孔120延伸的導電材料122的部分可使用適當製程(例如化學機械研磨(CMP))被移除，以致導電材料與第二基材110的第二表面118齊平。
第4A~4D圖圖示類似第1A~1D圖所示製程之另一示範性製程，其中附著層被表面改質層取代作為一第一步驟。第4A圖圖示一示範性製程中的起始步驟，其中一表面改質層401被形成在第一基材100的第一表面102上，並且晶種層108被施加到表面改質層401。在一些實施例中，表面改質層401提供介於第一基材100與晶種層108之間的暫時接合，其中第二基材110對晶種層108的附著比晶種層108對第一基材100的附著更強。在一些實施例中，表面改質層401可以是和上述參照第1A~1D圖之介於晶種層108與第二基材110之間的表面 改質層114相同的材料，與/或表面改質層401可以和表面改質層114相同的方式被施加。
在一些實施例中，表面改質層401係化學地改變與/或減少第一基材100的表面能量，以致第一基材100與晶種層108之間的強共價或靜電鍵受到限制。適當的表面改質層可包括但不限於有機矽酸鹽(例如含有機矽酸鹽的三甲基團)、氟矽烷、有機矽、有機鍺、氟聚合物(包括藉由蝕刻氣體(例如CF4)與一聚合物形成物(例如H2、CHF3、C4F8、或CH4)的電漿反應所形成的電漿氟聚合物)、有機電漿聚合物(例如由碳氫化合物(例如CH4)、脂肪族碳氫化合物(例如具有小於8個碳的烷類、烯類、炔類)、苯或具有小於12個碳的芳香族碳氫化合物所形成的有機電漿聚合物)。
在其他實施例中，表面改質層401可以是無法溶解且在***物製造期間所使用的溶液中足夠穩定的材料，但可溶解在***物製造期間所不使用的溶液中。這樣材料的實例可包括但不限於酚醛樹脂(酚-甲醛樹脂而甲醛樹脂對酚-的莫耳比例小於1)、丙烯酸聚合物、或環氧化基聚合物。
在又其他實施例中，表面改質層401可以是由不可逆地改變的反應以減少第一基材110與晶種層108之間的附著性的材料。可藉由熱、紫外線輻射、微波照射、或其他能量源來造成此反應。此反應可改變一聚合物表面改質層401的結構或共形性，或釋放來自一反應或狀態改 變的氣體或液體副產物。適當的表面改質層401的實例可包括佈植一物種於第一基材100上(例如氫)、氦於矽層中、非晶矽(a-Si)、或可藉由一反應而被分層的複數個層(諸如具有相鄰的非晶矽與氟化矽酸鹽玻璃層)。
儘管圖上顯示表面改質層401是一介於晶種層108與第一基材100之間的固體層，這僅是示範性。在一些實施例中，表面改質層401可涵蓋介於晶種層108與第二基材110之間的100%、小於100%、從約1%至100%、從約10%至100%、從約20%至約90%、或從約50%至約90%的界面。在一些實施例中，表面改質層401可具有範圍在從約0.1nm至約100nm、從約0.1nm至約10nm、從約0.1nm至約2nm、從約0.1nm至約1nm、從約0.1nm至約0.5nm、或從約0.1nm至約0.2nm的厚度。
第4B圖圖示一組件412，而第二基材110以表面改質層114暫時地接合到晶種層108。在一些實施例中，介於晶種層108與第二基材110之間的表面改質層114是可選的，這是因為表面改質層401存在於第一基材100與晶種層108之間，只要晶種層108是平滑且極性的材料(例如氧化銦錫(ITO))。第4C圖圖示以導電材料122來填充穿通孔120。第4D圖圖示第二基材110從組件412的移除，其中表面改質層401、晶種層108、與表面改質層114被留下在第一基材100上。可使用任何上述參照第1D圖的技術來破壞晶種層108與第二基材110之間 的接合。在一些實施例中，第一基材100與晶種層108之間的接合可被破壞，以從第一基材100移除表面改質層401、晶種層108、與表面改質層114，以致第一基材100可被再使用作為一承載件基材。取決於用於表面改質層401的材料，可以數種方式來破壞第一基材100與晶種層108之間的接合。當表面改質層401包括有機矽酸鹽(例如含三甲基團的有機矽酸鹽)、氟矽烷、有機矽、有機鍺、氟聚合物(包括藉由蝕刻氣體(例如CF4)與一聚合物形成物(例如H2、CHF3、C4F8、或CH4)的電漿反應所形成的電漿氟聚合物)、有機電漿聚合物(例如由碳氫化合物(例如CH4)、脂肪族碳氫化合物(例如具有小於8個碳的烷類、烯類、炔類)、苯或具有小於12個碳的芳香族碳氫化合物所形成的有機電漿聚合物)時，可以機械力或接觸而不損壞基材100來破壞鍵結，例如藉由使用一刀緣或刀片、抽吸杯或夾具、空氣刀、或僅藉由剝離。當表面改質層401包括酚醛樹脂(酚-甲醛樹脂而甲醛樹脂對酚-的莫耳比例小於1)、丙烯酸聚合物、或環氧化基聚合物時，可藉由將表面改質層401溶解於一溶液中來破壞鍵結。當表面改質層401包括一佈植於第一基材100上的物種(例如氫)、氦於矽層中、非晶矽(a-Si)、或可藉由一反應而被分層的複數個層(諸如具有相鄰的非晶矽與氟化矽酸鹽玻璃層)時，可藉由造成一反應(諸如藉由熱、紫外線輻射、微波照射、或其他能量源)以不可逆地改變第一基材100與晶種層108之間的附著性來破壞鍵結。
如上所述，介於晶種層108與第二基材110之間的表面改質層114是可以是可選的。在此類例子中，晶種層108與表面改質層401可維持在第二基材110上且可使用傳統技術(化學機械研磨(CMP))被移除。
在任何上述的實施例中，在以導電材料122填充穿通孔120之前，第二基材110可被鍍覆一附著層與分離的晶種層或被鍍覆單一層作為結合的附著和晶種層以促進導電材料122可附著到穿通孔120的壁。當分離的附著和晶種層被使用時，附著層可類似於參照第1A圖所述的附著層且晶種層可類似於參照第1A圖所述的晶種層。當結合的附著和晶種層被使用時，其可類似於上述參照第2A圖的晶種層。可在第二基材110附著到第一基材100之前或之後來鍍覆第二基材110。可使用傳統沉積技術(包括但不限於濺鍍)來達到鍍覆。
因此，在此所揭示者是一底部向上電解質通孔鍍覆方法，其中一第一承載件基材與一具有至少一穿通孔的第二基材係暫時地接合在一起，而穿通孔被填充有導電材料，並且在導電材料的施加之後，可藉由破壞第一與第二基材之間的暫時接合將第二基材從組件移除。
可進行各種變更與變化而不悖離本發明的範疇對於熟習此技藝之人士是顯而易知的。
100‧‧‧第一基材
102‧‧‧第一表面
104‧‧‧第二表面
106‧‧‧附著層
108‧‧‧晶種層
110‧‧‧第二基材
114‧‧‧表面改質層
116‧‧‧第一表面
118‧‧‧第二表面
120‧‧‧穿通孔
122‧‧‧導電材料

Claims (26)

  1. 一種用以製造一導電穿通孔的方法，包含以下步驟：獲得一第一基材，該第一基材具有一表面；獲得一第二基材，該第二基材具有一第一表面、一第二表面、與一穿通孔，該穿通孔從該第一表面延伸到該第二表面；施加一晶種層於該第一基材的一表面上；形成一電漿處理表面改質層於該晶種層或該第二基材上；以該電漿處理表面改質層將該第二基材接合到該第一基材以產生一組件，其中該晶種層與該電漿處理表面改質層設置在該第一與第二基材之間；施加導電材料到該穿通孔；及在施加該導電材料到該穿通孔之後，從該組件移除該第二基材。
  2. 如請求項1所述之方法，進一步包含以下步驟：在施加該晶種層之前，施加一附著層在該第一基材的該表面上，以致該附著層設置在該第一基材與該晶種層之間。
  3. 如請求項2所述之方法，其中該附著層是Cr、Ti、Mo、Ni、NiCr、Hf、Zr、Nd、Ta、V 或W的一者。
  4. 如請求項1所述之方法，其中該晶種層是選自由銅、銀、鎢、氮化鈦、鈦鎢、氮化鉭、與銅合金所構成的群組的一導電材料。
  5. 如請求項1所述之方法，其中該晶種層直接地施加於該第一基材的該表面。
  6. 如請求項1所述之方法，其中該表面改質層提供介於該晶種層與該第二基材之間的一暫時接合。
  7. 如請求項1所述之方法，更包含以下步驟：移除延伸越過該穿通孔的一開口之該表面改質層的一部分，以暴露該晶種層。
  8. 如請求項7所述之方法，其中移除該表面改質層的一部分包含將該表面改質層暴露於一氧電漿。
  9. 如請求項1所述之方法，其中該第一基材包含玻璃。
  10. 如請求項1所述之方法，其中該第二基材包含玻璃。
  11. 如請求項1所述之方法，其中施加一導電材料於該穿通孔包含電解質鍍覆該穿通孔。
  12. 如請求項11所述之方法，其中該穿通孔以該導電材料填充。
  13. 如請求項1所述之方法，其中該導電材料 是一金屬。
  14. 如請求項1所述之方法，更包含以下步驟：施加一晶種層到該第二基材。
  15. 如請求項14所述之方法，更包含以下步驟：在施加該晶種層到該第二基材之前，施加一附著層到該第二基材。
  16. 如請求項14所述之方法，其中在接合該第一基材與該第二基材之前，該晶種層施加於該第二基材。
  17. 如請求項14所述之方法，其中在接合該第一基材與該第二基材之後，該晶種層施加於該第二基材。
  18. 如請求項1所述之方法，其中從該組件移除該第二基材的步驟包含以下步驟：機械地移除該第二基材。
  19. 如請求項1所述之方法，其中從該組件移除該第二基材不會造成該第一基材或該第二基材破裂成兩片或更多片。
  20. 如請求項1所述之方法，其中該表面改質層是一第一表面改質層，及更包含以下步驟：在施加該晶種層之前形成一第二表面改質層於該第一基材的該表面上。
  21. 如請求項20所述之方法，進一步包含從該晶種層移除該第一基材。
  22. 如請求項1所述之方法，其中在將該第二基接合至該第一基材之前，該電漿處理表面改質層形成在該晶種層上。
  23. 如請求項1所述之方法，其中在將該第二基材接合至該第一基材或該第二基材之前，該電漿處理表面改質層形成在該第二基材上。
  24. 如請求項1所述之方法，其中該電漿處理表面改質層直接地接合至該第二基材。
  25. 如請求項24所述之方法，其中該第二基材包含玻璃。
  26. 如請求項9所述之方法，其中該第二基材包含玻璃。
TW104136537A 2014-11-05 2015-11-05 底部向上電解質通孔鍍覆方法 TWI689630B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462075326P 2014-11-05 2014-11-05
US62/075,326 2014-11-05

Publications (2)

Publication Number Publication Date
TW201627541A TW201627541A (zh) 2016-08-01
TWI689630B true TWI689630B (zh) 2020-04-01

Family

ID=54542591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136537A TWI689630B (zh) 2014-11-05 2015-11-05 底部向上電解質通孔鍍覆方法

Country Status (7)

Country Link
US (1) US10932371B2 (zh)
EP (1) EP3216050B1 (zh)
JP (1) JP6723236B2 (zh)
KR (1) KR102382054B1 (zh)
CN (1) CN107112279A (zh)
TW (1) TWI689630B (zh)
WO (1) WO2016073658A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10932371B2 (en) 2014-11-05 2021-02-23 Corning Incorporated Bottom-up electrolytic via plating method
WO2019018507A1 (en) 2017-07-20 2019-01-24 Saudi Arabian Oil Company MITIGATION OF CONDENSATE ACCUMULATION USING SURFACE MODIFICATION
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
CN109461666B (zh) * 2018-11-05 2020-11-13 中芯集成电路（宁波）有限公司 一种芯片封装方法
CA3143820A1 (en) 2019-01-23 2020-07-30 Saudi Arabian Oil Company Mitigation of condensate and water banking using functionalized nanoparticles
KR20240031738A (ko) * 2022-09-01 2024-03-08 주식회사 익스톨 관통 비아 금속 배선 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202686A1 (en) * 2005-11-09 2007-08-30 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
KR19990011721A (ko) * 1997-07-25 1999-02-18 김종진 표면 광택도가 우수한 전기아연도금강판 제조방법
US6706546B2 (en) 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
US7351314B2 (en) 2003-12-05 2008-04-01 Semitool, Inc. Chambers, systems, and methods for electrochemically processing microfeature workpieces
JP2001073182A (ja) 1999-07-15 2001-03-21 Boc Group Inc:The 改良された酸性銅電気メッキ用溶液
KR100760408B1 (ko) 1999-08-30 2007-09-19 가부시키가이샤 에바라 세이사꾸쇼 도금액중의 레벨러농도측정방법
JP2001332658A (ja) 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7754061B2 (en) 2000-08-10 2010-07-13 Novellus Systems, Inc. Method for controlling conductor deposition on predetermined portions of a wafer
US6503343B1 (en) 2000-09-11 2003-01-07 Innovative Technology Licensing, Llc Controlled plating on reactive metals
US20060081477A1 (en) 2000-12-18 2006-04-20 Basol Bulent M Method and apparatus for establishing additive differential on surfaces for preferential plating
US6896776B2 (en) 2000-12-18 2005-05-24 Applied Materials Inc. Method and apparatus for electro-chemical processing
US20040170753A1 (en) 2000-12-18 2004-09-02 Basol Bulent M. Electrochemical mechanical processing using low temperature process environment
US6802946B2 (en) 2000-12-21 2004-10-12 Nutool Inc. Apparatus for controlling thickness uniformity of electroplated and electroetched layers
US7189647B2 (en) 2001-04-05 2007-03-13 Novellus Systems, Inc. Sequential station tool for wet processing of semiconductor wafers
US20030000846A1 (en) 2001-05-25 2003-01-02 Shipley Company, L.L.C. Plating method
US6472023B1 (en) 2001-07-10 2002-10-29 Chang Chun Petrochemical Co., Ltd. Seed layer of copper interconnection via displacement
US6703712B2 (en) 2001-11-13 2004-03-09 Agere Systems, Inc. Microelectronic device layer deposited with multiple electrolytes
JP3730573B2 (ja) 2002-01-16 2006-01-05 シャープ株式会社 露光装置および画像形成装置
US6699798B2 (en) * 2002-04-24 2004-03-02 Intel Corporation Promoting adhesion of fluoropolymer films to semiconductor substrates
US6928726B2 (en) 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
JP4973829B2 (ja) 2004-07-23 2012-07-11 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
US7183176B2 (en) * 2004-08-25 2007-02-27 Agency For Science, Technology And Research Method of forming through-wafer interconnects for vertical wafer level packaging
JP4815771B2 (ja) * 2004-09-01 2011-11-16 住友電気工業株式会社 電気部品の製造方法
US7863189B2 (en) 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US9806006B2 (en) 2007-09-20 2017-10-31 Utac Headquarters Ptd. Ltd. Etch isolation LPCC/QFN strip
US8242006B2 (en) * 2007-12-21 2012-08-14 General Electric Company Smooth electrode and method of fabricating same
CN101226891B (zh) 2008-02-01 2010-09-29 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法
KR101034089B1 (ko) 2008-10-21 2011-05-13 엘지이노텍 주식회사 배선 기판 및 그 제조 방법
JP5193913B2 (ja) 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
JP5625470B2 (ja) * 2010-05-10 2014-11-19 セイコーエプソン株式会社 接合方法
SG177816A1 (en) * 2010-07-15 2012-02-28 Soitec Silicon On Insulator Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8481406B2 (en) * 2010-07-15 2013-07-09 Soitec Methods of forming bonded semiconductor structures
WO2012042828A1 (ja) 2010-09-27 2012-04-05 パナソニック株式会社 メモリ素子、半導体記憶装置、メモリ素子の製造方法および半導体記憶装置の読み出し方法
US8343791B2 (en) * 2010-10-05 2013-01-01 Innovative Micro Technology Plating process and apparatus for through wafer features
KR101221376B1 (ko) 2010-11-16 2013-01-11 충남대학교산학협력단 구리도금방법
CN106425129B (zh) 2010-11-30 2018-07-17 康宁股份有限公司 在玻璃中形成高密度孔阵列的方法
KR101124784B1 (ko) 2011-03-03 2012-03-23 엘지이노텍 주식회사 배선 기판 및 그 제조 방법
CN102737961B (zh) * 2011-04-02 2015-03-11 无锡华润上华科技有限公司 减少光刻胶掩膜倒塌或移位的方法
US20130062210A1 (en) 2011-09-13 2013-03-14 Hoya Corporation Manufacturing method of substrate and manufacturing method of wiring substrate
JP2013080904A (ja) 2011-09-22 2013-05-02 Hoya Corp 基板製造方法、配線基板の製造方法、ガラス基板および配線基板
CN103199054B (zh) * 2012-01-10 2017-09-26 中国科学院上海微***与信息技术研究所 制作tsv时采用的二次湿法腐蚀支撑晶圆分离的工艺
CN102537064A (zh) 2012-01-17 2012-07-04 芜湖美达机电实业有限公司 赛车发动机专用改进型轴瓦
US8900969B2 (en) 2012-01-27 2014-12-02 Skyworks Solutions, Inc. Methods of stress balancing in gallium arsenide wafer processing
SE538069C2 (sv) 2012-03-12 2016-02-23 Silex Microsystems Ab Metod att tillverka tätpackade viastrukturer med routing iplanet
US9093506B2 (en) 2012-05-08 2015-07-28 Skyworks Solutions, Inc. Process for fabricating gallium arsenide devices with copper contact layer
EP2847728A4 (en) 2012-05-10 2016-01-20 Sca Hygiene Prod Ab PROCESS FOR SUPPORTING THE LOCALIZATION OF A DESIRED ARTICLE IN A MEMORIAL LOCATION
US9583365B2 (en) * 2012-05-25 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnects for three dimensional integrated circuit
NL2009757C2 (en) 2012-11-05 2014-05-08 Micronit Microfluidics Bv Method for forming an electrically conductive via in a substrate.
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
CN103474510B (zh) 2013-09-13 2016-03-09 厦门大学 一种铜铟镓硒薄膜太阳能电池的制作方法
EP3049556A1 (en) 2013-09-26 2016-08-03 ATOTECH Deutschland GmbH Novel adhesion promoting agents for metallisation of substrate surfaces
JP6286169B2 (ja) 2013-09-26 2018-02-28 新光電気工業株式会社 配線基板及びその製造方法
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
CN103594627A (zh) 2013-10-30 2014-02-19 电子科技大学 一种反型有机薄膜太阳能电池及其制备方法
US10293436B2 (en) 2013-12-17 2019-05-21 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
CN106132688B (zh) 2014-01-27 2020-07-14 康宁股份有限公司 用于薄片与载体的受控粘结的制品和方法
US9240392B2 (en) 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips
JP2017518954A (ja) 2014-04-09 2017-07-13 コーニング インコーポレイテッド デバイスで改質された基体物品、およびそれを製造する方法
US9469912B2 (en) * 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
JP6251629B2 (ja) 2014-04-24 2017-12-20 新光電気工業株式会社 配線基板及び配線基板の製造方法
MY188298A (en) 2014-09-09 2021-11-25 Intel Corp Multi-gate high electron mobility transistors and methods of fabrication
US9433101B2 (en) * 2014-10-16 2016-08-30 International Business Machines Corporation Substrate via filling
US10932371B2 (en) 2014-11-05 2021-02-23 Corning Incorporated Bottom-up electrolytic via plating method
CN104485288B (zh) 2014-12-05 2017-05-24 华进半导体封装先导技术研发中心有限公司 一种超薄玻璃转接板的制作方法
JP6411279B2 (ja) 2015-05-11 2018-10-24 東京エレクトロン株式会社 めっき処理方法および記憶媒体
US9756736B2 (en) 2015-05-31 2017-09-05 Kiyokawa Plating Industry Co., Ltd Process for producing a wiring board
JP6478902B2 (ja) 2015-12-01 2019-03-06 キヤノン株式会社 貫通配線基板の製造方法、及び電子デバイスの製造方法
US10985055B2 (en) 2015-12-30 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with anti-adhesion layer
JP2019516858A (ja) 2016-03-30 2019-06-20 コーニング インコーポレイテッド 基板内のビアを金属化する方法
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
KR101839265B1 (ko) * 2017-04-10 2018-03-16 주식회사 포스코 표면외관이 우수한 전기아연도금강판용 아연 플래쉬 도금 용액, 이를 이용한 전기아연도금강판의 제조방법 및 전기아연도금강판
CN107240624B (zh) 2017-05-08 2019-04-16 上海大学 NiO复合薄膜、量子点发光器件及其制备和应用
US20190024237A1 (en) 2017-07-20 2019-01-24 Corning Incorporated Methods for metalizing vias within a substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202686A1 (en) * 2005-11-09 2007-08-30 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate

Also Published As

Publication number Publication date
JP6723236B2 (ja) 2020-07-15
WO2016073658A1 (en) 2016-05-12
EP3216050B1 (en) 2021-09-08
US10932371B2 (en) 2021-02-23
TW201627541A (zh) 2016-08-01
CN107112279A (zh) 2017-08-29
KR102382054B1 (ko) 2022-04-01
JP2018501641A (ja) 2018-01-18
KR20170081226A (ko) 2017-07-11
US20160128202A1 (en) 2016-05-05
EP3216050A1 (en) 2017-09-13

Similar Documents

Publication Publication Date Title
TWI689630B (zh) 底部向上電解質通孔鍍覆方法
JP5000113B2 (ja) 電子部品のための薄いガラスチップ及びその製造方法
TWI659002B (zh) 用於製造貫穿玻璃之連通件的接合材料回蝕製程
JP2017518954A (ja) デバイスで改質された基体物品、およびそれを製造する方法
TWI802644B (zh) 包含金屬化穿孔的製品
JP2019516858A (ja) 基板内のビアを金属化する方法
EP1788621A3 (en) Method for manufacturing bonded substrate and bonded substrate manufactured by the method
JP2014146793A5 (zh)
FR2984597A1 (fr) Fabrication d'une structure souple par transfert de couches
JP2022078155A (ja) パッケージ用基板
TW201336041A (zh) 用於電子元件之三維封裝之方法
US10957628B2 (en) Bottom up electroplating with release layer
JP2009095962A (ja) 薄膜半導体装置の製造方法
JP2009253240A5 (zh)
JP2011120062A (ja) 圧電デバイスの製造方法
TW201530757A (zh) 用於以結晶氮化物為主之裝置中的工程基板
JP2019153902A (ja) 複合基板の製造方法
TWI518759B (zh) 暫時基材、處理方法及生產方法
US20230377935A1 (en) Temporary bonding method
Kim Navigating Extremes: Advancing 3D-IC with Flexible Glass for Harsh Environments
TW200830515A (en) Method for sealing vias in a substrate
CN118355484A (zh) 包括电镀层的过孔和用于制造过孔的方法
US9743517B2 (en) Process for manufacturing an electrically conductive member for an electronic component comprising an end equipped with a cavity
TW201005992A (en) A manufacturing method of a vertically conducting LED