CN103199054B - 制作tsv时采用的二次湿法腐蚀支撑晶圆分离的工艺 - Google Patents
制作tsv时采用的二次湿法腐蚀支撑晶圆分离的工艺 Download PDFInfo
- Publication number
- CN103199054B CN103199054B CN201210006254.5A CN201210006254A CN103199054B CN 103199054 B CN103199054 B CN 103199054B CN 201210006254 A CN201210006254 A CN 201210006254A CN 103199054 B CN103199054 B CN 103199054B
- Authority
- CN
- China
- Prior art keywords
- wafer
- tsv
- support wafer
- koh
- naked support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000005260 corrosion Methods 0.000 title claims description 13
- 230000007797 corrosion Effects 0.000 title claims description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 18
- 238000007747 plating Methods 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000007788 liquid Substances 0.000 claims abstract description 6
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 10
- 235000012431 wafers Nutrition 0.000 description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种制作穿硅通孔(Through Silicon Via，TSV)时采用的二次湿法腐蚀晶圆的分离工艺，其特点在于首先将裸支撑晶圆进行第一次KOH湿法腐蚀到一定厚度后，通过溅射TiW和Au层，与TSV晶圆进行Au‑Au键合。待TSV晶圆完成TSV电镀填充后，对裸支撑晶圆进行第二次KOH湿法腐蚀去除，最后放入Au腐蚀液去掉键合介质，获得完整的TSV晶圆。该方法操作简便，成本低，具有较高的可靠性和实用性。
Description
技术领域
本发明涉及一种制作穿硅通孔(Through Silicon Via，TSV)时采用的二次湿法腐蚀晶圆的分离工艺，该工艺操作十分简便，成本很低，具有较高的可靠性和实用性，属于圆片级TSV三维堆叠式互连封装技术领域。
背景技术
为了满足超大规模集成电路(VLSI)发展的需要，新颖的3D堆叠式封装技术应运而生。它用最小的尺寸和最轻的重量，将不同性能的芯片和多种技术集成到单个封装体中，是一种通过在芯片和芯片之间、晶圆和晶圆之间制造垂直电学导通，实现芯片之间互连的最新的封装互连技术，与以往的IC封装键合和使用凸点的叠加技术不同，所述的封装互连技术采用TSV(Through Silicon Via，穿硅通孔)代替了先前的2D-Cu互连，能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，业内人士将TSV称为继引线键合(Wire Bonding)、载带自动焊(TAB)和倒装芯片(FC)之后的***封装技术。
通常，晶圆TSV结构的制作方式主要为：(1)通孔制备。采用DRIE在晶圆上制备高深宽比的垂直Si通孔；(2)通孔电镀。在通孔侧壁上淀积SiO2绝缘层后，通过预先制作的金属种子层电镀金属Cu使金属充满整个Si通孔；(3)化学机械抛光(CMP)。通孔电镀后部分金属Cu露出TSV，导致晶圆表面凹凸不平，采用CMP将过量的Cu研磨掉后继续研磨晶圆可以获得不同厚度TSV圆片；(4)圆片与圆片或芯片与圆片之间的精确对准后的键合工艺。
上述TSV结构的实现需要经过一系列的半导体制作工艺，即在只有几百微米厚度的晶圆中制作TSV穿硅通孔，需要经过光刻、DRIE、溅射、电镀、PVD、CMP和键合等一系列工艺，导致晶圆应力较大而容易破碎，因此制作工艺成本高、产率低。为了克服晶圆易碎导致产率低的难题，最近出现了一种键合裸支撑晶圆的新工艺，就是将一张裸晶圆与制作TSV的晶圆键合在一起，对TSV晶圆起到支撑保护的作用，这样TSV晶圆再经过一系列复杂工艺时因为强度的提高，大大减少了晶圆破碎现象的产生，待TSV制作完成后采用特殊工艺将裸支撑晶圆去除。在裸支撑晶圆键合方面，目前普遍采用Au-Au键合工艺，该工艺的优点是Au-Au键合温度低、强度高，并且键合介质Au可以同时作为TSV电镀时的种子层。裸支撑晶圆键合后，在TSV晶圆上经过TSV电镀和CMP工艺，然后制作各种金属布线和焊盘等后续工艺，最后将裸支撑晶圆去除。目前普遍采用快速研磨的工艺将裸支撑晶圆从原始厚度400-700μm快速研磨至20-40μm，然后再采用干法减薄将剩余厚度的裸支撑晶圆去除，露出键合介质Au层，然后继续用干法刻蚀将Au层刻除得到TSV晶圆。这种方法的可靠性较差，快速研磨对晶圆的强度要求很高，TSV晶圆因为其特殊的穿硅结构并且经过了一系列复杂工艺后，强度很低，在快速研磨的过程中容易发生破碎。此外，干法刻蚀的成本极高，晶圆刻蚀20-40μm厚度会带来生产成本的提高。在此工作基础上，本发明的申请人拟提供一种制作TSV时采用的二次湿法腐蚀方法使晶圆分离的工艺，构筑成本发明的构思。
发明内容
为了解决裸支撑晶圆与TSV晶圆分离的操作和成本问题，本发明提出了一种可靠性高、成本低廉的制作TSV时采用的二次湿法腐蚀方法使支撑晶圆分离的工艺。
本发明的技术方案是：将裸支撑晶圆进行第一次KOH湿法腐蚀工艺，KOH浓度为40％(质量百分浓度)，晶圆的两面同时腐蚀，厚度从初始厚度400-700μm减薄至150-200μm，接着在以刻蚀TSV的晶圆的背面和已经经过KOH腐蚀的裸支撑晶圆的一面分别先后溅射TiW层和Au层，TiW层的作用是增加粘附力，Au层是用于进行Au-Au键合以及作为TSV电镀Cu时的种子层。两片晶圆的Au面相对置于键合机中升温加压进行Au-Au键合；在裸支撑晶圆与TSV晶圆键合后，键合介质Au同时可以作为TSV电镀时的种子层，然后在TSV晶圆的正面经过TSV电镀填充和CMP工艺，最后制作各种金属布线和焊盘等后续工艺。因为在制作这类后续工艺时必然会在TSV晶圆的正面沉积氧化硅或者氮化硅绝缘层，而KOH湿法腐蚀只能快速腐蚀单晶硅而对绝缘层的腐蚀速度极慢，所以在TSV晶圆的正面进行后续工艺时需进行第二次KOH湿法腐蚀，KOH浓度同样为40％，由于裸支撑晶圆其中一面与TSV晶圆的背面进行了Au-Au键合，因此只有裸支撑晶圆的另一面可以被KOH湿法腐蚀。待裸支撑晶圆完全腐蚀掉后露出了键合介质TiW/Au，然后放入Au腐蚀液去掉TiW/Au层，便可获得完整的TSV晶圆。
①本发明特征之一在于提出了两次湿法腐蚀的方法，第一次KOH腐蚀是为了得到厚度尽可能薄并且能够符合Au-Au键合强度要求的裸支撑晶圆，因为第一次KOH腐蚀是晶圆两面同时腐蚀，腐蚀速率很快，因此得到厚度越薄的裸支撑晶圆在与TSV晶圆键合后进行第二次腐蚀所需要的腐蚀时间就会缩短，生产效率变会提高。
②本发明特征之二在于所述的在已刻蚀出TSV的TSV晶圆的背面和裸支撑晶圆的一面上分别先后溅射一层TiW和Au层，厚度分别为40-60nm和150-250nm。
③本发明特征之三在于从室温升温至250-300℃的时间为10-20min，峰值加压保温的时间为1.5-2h，键合压力2500-3000mbar，峰值加压保温后缓慢冷却至室温。
④本发明特征之四在于TSV的通孔为圆形，孔径介于15-80μm之间。
综上所述，本发明提供的工艺简便易于操作、工艺可靠性很高，并且由于湿法腐蚀的成本极低，适合工业化生产，因此能够实现高质量、高成品率且低成本的晶圆TSV制作工艺。
附图说明
图1是经过第一次KOH湿法减薄后的裸支撑晶圆的截面示意图，虚线部分为裸支撑晶圆中已被湿法腐蚀掉的部分。
图2是通过裸支撑晶圆与TSV晶圆Au-Au键合完成TSV电镀后的截面示意图。
图3是经过第二次KOH湿法腐蚀去除裸支撑晶圆后的TSV晶圆的截面示意图。
图4是通过Au腐蚀液去除TiW/Au键合层后的TSV晶圆的截面构造图。
具体实施方式
为了能使本发明的优点和积极效果得到充分体现，下面结合附图和实施例对本发明进一步地说明。
在图1中，裸支撑晶圆101放入KOH腐蚀溶液中，厚度减薄至150-200μm。如果第一次湿法腐蚀后的裸支撑晶圆的最终厚度越薄，第二次湿法腐蚀的效率会越高，但晶圆厚度太薄在Au-Au键合时容易发生破碎，150-200μm的晶圆厚度是能够保证Au-Au键合所要求的最薄厚度范围。
在图2中，将已经刻蚀出TSV202的TSV晶圆201的背面和裸支撑晶圆101的一面上分别先后溅射一层TiW和Au102厚度分别为50nm和200nm。TiW层很薄，其作用是增加粘附力，使Au层更加牢固地粘附在晶圆上，而Au层是用于提供Au-Au键合以及作为TSV电镀Cu时的种子层。然后进行TSV电镀填充，并完成TSV晶圆正面的CMP工艺。
在图3中，TSV晶圆正面在进行后续金属布线和焊盘制作的过程中会沉积绝缘层203，然后将键合晶圆放入KOH溶液中进行第二次腐蚀，键合晶圆中只有裸支撑晶圆的一面会发生湿法腐蚀，直至裸支撑晶圆去除露出TiW/Au层为止。
在图4中，将TSV晶圆放入Au腐蚀液中去除TiW/Au层。
Claims (6)
1.一种制作穿硅通孔时采用的二次湿法腐蚀使支撑晶圆分离的工艺方法，其特点在于，首先将裸支撑晶圆进行第一次KOH湿法腐蚀到厚度为150-200μm后，通过在已刻蚀TSV的晶圆的背面和已经过KOH腐蚀的裸支撑晶圆的一面分别先后溅射TiW和Au层，然后将两片晶圆的Au面进行Au-Au键合；再在TSV晶圆的正面进行TSV电镀填充，键合介质Au同时作为TSV电镀时的种子层，待TSV晶圆完成TSV电镀填充后，对裸支撑晶圆进行第二次KOH湿法腐蚀去除，最后放入Au腐蚀液去掉键合介质，获得完整的TSV晶圆。
2.如权利要求1所述的方法，其特征在于具体步骤是：
(1)将裸支撑晶圆放入KOH溶液中进行第一次KOH湿法腐蚀工艺，晶圆的两面同时腐蚀，厚度减薄至150-200μm；
(2)在已刻蚀TSV的晶圆的背面和已经过KOH腐蚀的裸支撑晶圆的一面分别先后溅射TiW和Au层，Au-Au面对准置于键合机中升温加压进行Au-Au键合；键合温度为250-300℃；
(3)裸支撑晶圆与TSV晶圆键合后，在TSV晶圆的正面经过TSV电镀填充和CMP工艺，最后进行制作各种金属布线和焊盘的后续工艺；
(4)将键合晶圆进行第二次KOH湿法腐蚀，裸支撑晶圆被湿法腐蚀直至去除，露出键合介质；
(5)将键合晶圆放入Au腐蚀液去掉TiW/Au层，获得完整的TSV晶圆。
3.按权利要求2所述的方法，其特征在于所述的第一次KOH湿法腐蚀将裸支撑晶圆的厚度从初始厚度400-700μm腐蚀减薄至150-200μm。
4.按权利要求2所述的方法，其特征在于在已刻蚀出TSV的TSV晶圆的背面和裸支撑晶圆的一面上分别先后溅射一层TiW和Au层，厚度分别为40-60nm和150-250nm。
5.按权利要求2所述的方法，其特征在于从室温升温至250-300℃的时间为10-20min,峰值加压保温的时间为1.5-2h，键合压力2500-3000mbar，峰值加压保温后缓慢冷却至室温。
6.按权利要求2所述的方法，其特征在于TSV的通孔为圆形，孔径介于15-80μm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210006254.5A CN103199054B (zh) | 2012-01-10 | 2012-01-10 | 制作tsv时采用的二次湿法腐蚀支撑晶圆分离的工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210006254.5A CN103199054B (zh) | 2012-01-10 | 2012-01-10 | 制作tsv时采用的二次湿法腐蚀支撑晶圆分离的工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103199054A CN103199054A (zh) | 2013-07-10 |
| CN103199054B true CN103199054B (zh) | 2017-09-26 |
Family
ID=48721508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210006254.5A Expired - Fee Related CN103199054B (zh) | 2012-01-10 | 2012-01-10 | 制作tsv时采用的二次湿法腐蚀支撑晶圆分离的工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103199054B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103700595B (zh) * | 2013-12-17 | 2016-07-06 | 中国电子科技集团公司第五十八研究所 | 一种晶圆级高深宽比tsv封装基板制备方法 |
| TWI689630B (zh) | 2014-11-05 | 2020-04-01 | 美商康寧公司 | 底部向上電解質通孔鍍覆方法 |
| US10917966B2 (en) | 2018-01-29 | 2021-02-09 | Corning Incorporated | Articles including metallized vias |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082128A (zh) * | 2009-11-04 | 2011-06-01 | 新科金朋有限公司 | 半导体封装和半导体管芯安装到tsv衬底相对侧的方法 |
| CN102270603A (zh) * | 2011-08-11 | 2011-12-07 | 北京大学 | 一种硅通孔互连结构的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI299888B (en) * | 2006-05-03 | 2008-08-11 | Touch Micro System Tech | Method of fabricating micro connectors |
-
2012
- 2012-01-10 CN CN201210006254.5A patent/CN103199054B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082128A (zh) * | 2009-11-04 | 2011-06-01 | 新科金朋有限公司 | 半导体封装和半导体管芯安装到tsv衬底相对侧的方法 |
| CN102270603A (zh) * | 2011-08-11 | 2011-12-07 | 北京大学 | 一种硅通孔互连结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103199054A (zh) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101834159B (zh) | 采用bcb辅助键合以实现穿硅通孔封装的制作工艺 | |
| CN102270603B (zh) | 一种硅通孔互连结构的制作方法 | |
| CN104051337B (zh) | 立体堆叠集成电路***芯片封装的制造方法与测试方法 | |
| CN102024782B (zh) | 三维垂直互联结构及其制作方法 | |
| US8742583B2 (en) | Seal ring in an integrated circuit die | |
| US7939369B2 (en) | 3D integration structure and method using bonded metal planes | |
| US20180102286A1 (en) | Systems and methods for producing flat surfaces in interconnect structures | |
| CN103700595B (zh) | 一种晶圆级高深宽比tsv封装基板制备方法 | |
| CN105470225B (zh) | 基于穿硅电容的三维容性耦合互连结构的制作方法 | |
| CN103681390A (zh) | 一种基于tsv工艺的晶圆级硅基板制备方法 | |
| CN101840856B (zh) | 封装制作晶圆tsv过程中所采用的腐蚀槽和工艺方法 | |
| CN104347481B (zh) | 金属镀层处理方法 | |
| CN102367165A (zh) | 一种基于soi的mems器件电极互连方法 | |
| US8980741B2 (en) | Through silicon via with embedded barrier pad | |
| CN103199054B (zh) | 制作tsv时采用的二次湿法腐蚀支撑晶圆分离的工艺 | |
| JP5157427B2 (ja) | 積層型半導体装置、半導体基板及び積層型半導体装置の製造方法。 | |
| CN103295926B (zh) | 一种基于tsv芯片的互连封装方法 | |
| CN102157442B (zh) | 一种形成微电子芯片间互连的方法 | |
| US11239167B2 (en) | Cu—Cu bonding for interconnects on bridge chip attached to chips and packaging substrate | |
| CN101645401A (zh) | 一种电路器件三维集成的方法 | |
| CN100434354C (zh) | 具有y形通孔的圆片级气密性封装工艺 | |
| CN102544040B (zh) | 利用TSV技术实现GaAs图像传感器的圆片级封装方法 | |
| CN103199026B (zh) | 一种采用非对准键合工艺来制作tsv的电镀方法 | |
| CN102903673A (zh) | 一种圆片级穿硅通孔tsv的制作方法 | |
| US8212331B1 (en) | Method for fabricating a backside through-wafer via in a processed wafer and related structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170926 Termination date: 20220110 |