TWI673695B - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TWI673695B
TWI673695B TW107124248A TW107124248A TWI673695B TW I673695 B TWI673695 B TW I673695B TW 107124248 A TW107124248 A TW 107124248A TW 107124248 A TW107124248 A TW 107124248A TW I673695 B TWI673695 B TW I673695B
Authority
TW
Taiwan
Prior art keywords
switch
sub
pixel
period
turned
Prior art date
Application number
TW107124248A
Other languages
English (en)
Other versions
TW202006691A (zh
Inventor
鄭貿薰
洪嘉澤
黃正翰
陳勇志
鄭景升
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107124248A priority Critical patent/TWI673695B/zh
Priority to CN201811154428.6A priority patent/CN109166524B/zh
Application granted granted Critical
Publication of TWI673695B publication Critical patent/TWI673695B/zh
Publication of TW202006691A publication Critical patent/TW202006691A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本發明實施例提供一種顯示面板。所述顯示面板具有週邊區及顯示區。其中，包含多個子畫素的畫素串設置於顯示區，且每一子畫素皆電連接於資料線，資料線與資料驅動器間具有第一開關。外部臨界電壓補償電路則設置於週邊區，並且通過經由第二開關電連接於資料線，以用來依序對於這些子畫素中的一者進行補償。於第二開關導通的第一期間及第三期間，外部臨界電壓補償電路透過資料線提供第一參考電壓或第二參考電壓至此子畫素。於第二開關導通的第二期間及第四期間，外部臨界電壓補償電路透過資料線偵測流經此子畫素之驅動電晶體的第一感測電流或第二感測電流，並產生第一積分值或第二積分值。

Description

顯示面板
本發明是有關於一種顯示面板，且特別是一種具有外部臨界電壓補償電路(threshold voltage compensation circuit)的顯示面板。
在顯示器的運作過程中，薄膜電晶體(Thin-Film Transistor，TFT)可能會因製程影響或其他操作條件改變，而造成其臨界電壓變異，導致顯示畫面亮度不均，並且連帶降低顯示品質。一般來說，現有技術是會藉由臨界電壓補償電路來補償薄膜電晶體的臨界電壓變異，而常見的臨界電壓補償電路是由設置於畫素內的數個薄膜電晶體及儲存電容所構成，亦即稱其作為內部臨界電壓補償電路。
然而，在現今解析度需求越高的趨勢下，顯示面板上就需要設置越多的畫素。由於面板上的空間有限，因此往往也就必須對畫素內的內部臨界電壓補償電路而有所取捨。除此之外，畫素內的內部臨界電壓補償電路所能用到的補償時間，卻又與資料寫入畫素的時間有關。因此，當解析度變高時，畫素內的內部臨界電壓補償電路所能用到的補償時間也就相對變少。
有鑑於此，本發明之目的在於提供一種設置於畫素外的外部臨界電壓補償電路。為達上述目的，本發明實施例提供一種顯示面板，所述顯示面板具有週邊區(peripheral area)及顯示區(display area)。其中，包含多個子畫素的畫素串設置於顯示區，且每一子畫素皆電連接於資料線，資料線與資料驅動器間具有第一開關。外部臨界電壓補償電路則設置於週邊區，並且通過經由第二開關電連接於資料線，以用來依序對於這些子畫素中的一者進行補償。於第二開關導通的第一期間，外部臨界電壓補償電路透過資料線提供第一參考電壓至此子畫素。於第二開關導通的第二期間，外部臨界電壓補償電路透過資料線偵測流經此子畫素之驅動電晶體的第一感測電流，並產生第一積分值。於第二開關導通的第三期間，外部臨界電壓補償電路透過資料線提供第二參考電壓至此子畫素，其中第一參考電壓及第二參考電壓係皆小於等於電連接至此子畫素之發光二極體的第一供應電壓與發光二極體的導通電壓(turn-on voltage)之總和，且第二參考電壓不等於第一參考電壓。於第二開關導通的第四期間，外部臨界電壓補償電路透過資料線偵測流經此子畫素之驅動電晶體的第二感測電流，並產生第二積分值。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
1‧‧‧顯示面板
10‧‧‧週邊區
20‧‧‧顯示區
11‧‧‧資料驅動器
12‧‧‧掃描驅動器
13‧‧‧感測驅動器
14‧‧‧時序控制器
15[0]~15[m]‧‧‧外部臨界電壓補償電路
151‧‧‧運算放大器
153‧‧‧回授單元
155‧‧‧類比數位轉換器
157‧‧‧儲存器
159‧‧‧資料更新單元
DATA、DATAc‧‧‧顯示資料
CINT‧‧‧電容
SW1[0]~SW1[m]‧‧‧第一開關
SW2[0]~SW1[m]‧‧‧第二開關
SW3‧‧‧第三開關
SW4‧‧‧第四開關
SW5‧‧‧第五開關
VREF1‧‧‧第一參考電壓
VREF2‧‧‧第二參考電壓
I1‧‧‧第一感測電流
I2‧‧‧第二感測電流
△O1‧‧‧第一積分值
△O2‧‧‧第二積分值
21[0]~21[m]‧‧‧畫素串
22[0]~22[n]‧‧‧子畫素
DL[0]~DL[m]‧‧‧資料線
OLED‧‧‧發光二極體
TD‧‧‧驅動電晶體
CST、CST’‧‧‧儲存電容
T1~T3、T1’~T2’‧‧‧開關電晶體
OVDD、OVSS‧‧‧供應電壓
P1、P2、P3‧‧‧節點
EM[0]~EM[n]‧‧‧發光控制訊號
S[0]~S[n]‧‧‧掃描訊號
R[0]~R[n]‧‧‧感測訊號
圖1是本發明實施例所提供的顯示面板的功能方塊示意圖。
圖2是圖1的顯示面板中的外部臨界電壓補償電路的電路示意圖。
圖3A~圖3E是圖2的外部臨界電壓補償電路所對於子畫素進行補償時的運作示意圖。
圖4是圖2的外部臨界電壓補償電路所對於子畫素進行補償時的時序示意圖。
圖5是圖2的外部臨界電壓補償電路於另一實施例的示意圖。
圖6A~圖6C是圖1的顯示面板中的子畫素於顯示期間的運作示意圖。
圖7是圖1的顯示面板中的子畫素於顯示期間的時序示意圖。
圖8是圖1的顯示面板中的子畫素於另一實施例的電路示意圖。
在下文中，將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。此外，在圖式中相同參考數字可用以表示類似的元件。
具體而言，本發明實施例所提供的顯示面板，可以指的是任何類型的顯示面板。換言之，本發明並不限制顯示面板的具體實現方式，本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。但為了方便以下說明，本實施例將是以主動矩陣有機發光二極體(AMOLED)顯示面板來作說明。舉例來說，請參閱圖1，圖1是本發明實施例所提供的顯示面板的功能方塊示意圖。
如圖1所示，顯示面板1具有週邊區10及顯示區20。而根據現有技術可知，週邊區10通常包括資料驅動器11、掃描驅動器12、感測驅動器13及時序控制器14。另外，顯示區20上則設置有複數個畫素串，例如畫素串21[0]到畫素串21[m]，且每一畫素串包含多個子畫素，例如子畫素22[0]到 子畫素22[n]。在本實施例中，m及n即可分別為大於1的任意正整數。總而言之，由於本發明並不限制顯示面板1的解析度，因此本技術領域中具有通常知識者應可依據實際需求或應用來進行m及n的設計。
然而，為了方便以下說明，本實施例將是僅先以探討單一個畫素串，例如畫素串21[0]的例子來進行說明。應當理解的是，畫素串21[0]的每一子畫素22[0]~22[n]皆電連接於資料線DL[0]，並且經由資料線DL[0]接收來自資料驅動器11所提供的顯示資料(未繪示)。而在本實施例中，資料線DL[0]與資料驅動器11間係具有第一開關SW1[0]。另外，一個外部臨界電壓補償電路15[0]則設置於週邊區10，並且通過經由第二開關SW2[0]電連接於資料線DL[0]，以用來依序對於這些子畫素22[0]~22[n]中的一者進行補償。
根據以上內容的教示，本技術領域中具有通常知識者應可以理解到，習知技術設計是讓每一子畫素22[0]~22[n]都個別具有內部臨界電壓補償電路，但本實施例的顯示面板1設計可以是讓同一行(column)內的多個子畫素，即畫素串21[0]的子畫素22[0]~22[n]皆共用同一外部臨界電壓補償電路15[0]，且此外部臨界電壓補償電路15[0]設置於週邊區10內，亦即顯示區20與資料驅動器11之間的走線區，因此，本實施例能夠大幅簡化每一子畫素22[0]~22[n]所需的電晶體元件個數，以進而提升顯示區20的佈局(layout)彈性，並且有助於實現更高需求的解析度。
另一方面，需要說明的是，本實施例的第一開關SW1[0]與第二開關SW2[0]係為不同時導通。也就是說，本實施例的外部臨界電壓補償電路15[0]所使用到的補償時間，不與資料寫入子畫素22[0]~22[n]的時間有關。因此，即使當顯示面板1的解析度增加時，例如增加顯示面板1的資料線與掃描線，外部臨界電壓補償電路15[0]所能分配的補償時間不會因解析度增 加而相較於設置於子畫素內的內部臨界電壓補償電路的補償時間變少。舉例來說，本發明所揭露之一實施例的使用情況可以是在顯示面板1每次剛開機還未顯示正常畫面前的黑屏期間，控制截止第一開關SW1[0]，並且控制導通第二開關SW2[0]，以讓外部臨界電壓補償電路15[0]來依序對於這些子畫素22[0]~22[n]的每一者進行補償，但本發明亦不以為限制。另外，外部臨界電壓補償電路15[0]亦可以在顯示面板1未與顯示裝置或行動裝置整合時，預先進行臨界電壓補償設定。
接著，同樣為了方便以下說明，本實施例將是僅先以探討外部臨界電壓補償電路15[0]所對於子畫素22[0]進行補償的例子來進行說明。請一併參閱圖2，圖2是圖1的顯示面板中的外部臨界電壓補償電路的電路示意圖。其中，圖2中部分與圖1相同之元件以相同之圖號標示，故於此不再多加詳述其細節。在本實施例中，外部臨界電壓補償電路15[0]即可包括運算放大器151及回授單元153。運算放大器151的反相輸入端(inverting input)電連接於第二開關SW2[0]，運算放大器151的非反相輸入端(non-inverting input)則選擇性地接收第一參考電壓VREF1或第二參考電壓VREF2，且運算放大器151的輸出端則輸出第一積分值△O1或第二積分值△O2(請參閱圖3B及圖3D)。
回授單元153電連接於運算放大器151的反相輸入端及輸出端間，且其係經由相互並聯的被動元件(passive component)及第三開關SW3所組成。在本實施例中，所述被動元件即可例如為電容CINT，但本發明卻不以此為限制。舉例來說，在其他實施例中，所述被動元件也可例如為電阻RFB(未繪示)。總而言之，本發明並不限制所述被動元件的具體實現方式，本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。然而，為了讓運算放大器151的非反相輸入端可選擇性地接收第一參考電壓 VREF1或第二參考電壓VREF2，因此，實作上，外部臨界電壓補償電路15[0]更可包括第四開關SW4及第五開關SW5。
如圖2所示，第四開關SW4係電連接於運算放大器151的非反相輸入端及第一參考電壓VREF1間，而第五開關SW5則電連接於運算放大器151的非反相輸入端及第二參考電壓VREF2間。另外，在本實施例，子畫素22[0]即可例如包括發光二極體OLED、驅動電晶體TD、儲存電容CST及開關電晶體T1~T3。子畫素22[0]的驅動電晶體TD係具有第一端接收供應電壓OVDD、第二端通過經由節點P2耦接至發光二極體OLED的陽極，以及閘極端通過經由節點P3耦接至資料線DL[0]。開關電晶體T1則串聯於節點P3至資料線DL[0]之間，且其具有閘極端接收掃描訊號S[0]、第一端電連接於節點P3，以及第二端電連接於資料線DL[0]，並且根據掃描訊號S[0]而導通或截止。
開關電晶體T2具有閘極端接收感測訊號R[0]、第一端電連接於資料線DL[0]，以及第二端電連接於節點P2，並且根據感測訊號R[0]而導通或截止。開關電晶體T3則串聯於驅動電晶體TD的第二端至節點P2之間，且其具有閘極端接收發光控制訊號EM[0]、第一端電連接於驅動電晶體TD的第二端，以及第二端電連接於節點P2，並且根據發光控制訊號EM[0]而導通或截止。儲存電容CST則電連接於節點P3及驅動電晶體TD的第一端之間。
在本實施例中，上述驅動電晶體TD及開關電晶體T1~T3即可皆例如為P型低溫多晶矽薄膜電晶體(P-type LTPS TFT)，但本發明卻不以此為限制。總而言之，由於子畫素22[0]的運作原理已為本技術領域中具有通常知識者所習知，因此有關上述細部內容於此亦就不再多加贅述。接著，請一併參閱圖3A~圖3D及圖4，圖3A~圖3D是圖2的外部臨界電壓補償電路所對於子畫素進行補償時的運作示意圖，而圖4則是圖2的外部臨界電壓 補償電路所對於子畫素進行補償時的時序示意圖。其中，圖3A~圖3D中部分與圖2相同之元件以相同之圖號標示，故於此不再多加詳述其細節。
首先，如圖3A及圖4所示，於第二開關SW2[0]導通的第一期間(1)，外部臨界電壓補償電路15[0]係透過資料線DL[0]提供第一參考電壓VREF1至子畫素22[0]。其次，如圖3B及圖4所示，於第二開關SW2[0]導通的第二期間(2)，外部臨界電壓補償電路15[0]則透過資料線DL[0]偵測流經子畫素22[0]之驅動電晶體TD的第一感測電流I1，並產生第一積分值△O1。
顯然地，根據以上內容的教示，本技術領域中具有通常知識者應可以理解到，外部臨界電壓補償電路15[0]即為一積分器(integrator)。因此，於第二開關SW2[0]導通的第一期間(1)，即該積分器的第一重置(first reset)期間，本實施例則控制導通第三開關SW3及第四開關SW4，並且截止第五開關SW5，然後藉由發光控制訊號EM[0]控制截止子畫素22[0]的開關電晶體T3，並且藉由掃描訊號S[0]及感測訊號R[0]分別控制導通子畫素22[0]的開關電晶體T1及開關電晶體T2，使得節點P1、P2及P3上能夠共同具有第一參考電壓VREF1的電壓。
相對地，於第二開關SW2[0]導通的第二期間(2)，即該積分器的第一讀取(first readout)期間，本實施例則控制持續導通第四開關SW4，並且截止第三開關SW3，然後藉由發光控制訊號EM[0]及感測訊號R[0]分別控制導通子畫素22[0]的開關電晶體T3及開關電晶體T2，並且藉由掃描訊號S[0]控制截止子畫素22[0]的開關電晶體T1，使得外部臨界電壓補償電路15[0]能夠回應流經自驅動電晶體TD的第一感測電流I1而產生第一積分值△O1。
一般來說，因為這時驅動電晶體TD的驅動電壓，亦即供應電壓OVDD與節點P3的電壓差值是固定的，所以第一感測電流I1也是固定的， 且其通過經由驅動電晶體TD、開關電晶體T3、節點P2、開關電晶體T2、節點P1及第二開關SW2[0]而流回運算放大器151的反相輸入端。然後，本實施例藉由控制感測電流的流出時間△tRD，外部臨界電壓補償電路15[0]，即積分器所能產生的第一積分值△O1便可表示成△O1=(-I1*△tRD)/CST。應當理解的是，所述△tRD也就泛指為積分時間，但本發明並不限制其數值的具體實現方式，本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。由於積分器的運作原理已為本技術領域中具有通常知識者所習知，因此有關上述細部內容於此亦就不再多加贅述。
接著，如圖3C及圖4所示，於第二開關SW2[0]導通的第三期間(3)，外部臨界電壓補償電路15[0]係透過資料線DL[0]提供第二參考電壓VREF2至子畫素22[0]。需要說明的是，如同前面內容所述，由於這時的補償機制是在顯示面板1剛開機而未顯示正常畫面前的黑屏期間作動，因此，為了確保不讓子畫素22[0]的發光二極體OLED發亮，所以本實施例的第一參考電壓VREF1及第二參考電壓VREF2係皆小於等於電連接至子畫素22[0]之發光二極體OLED的供應電壓OVSS與發光二極體OLED的導通電壓之總和，且第二參考電壓VREF2不等於第一參考電壓VREF1。再者，如圖3D及圖4所示，於第二開關SW2[0]導通的第四期間(4)，外部臨界電壓補償電路15[0]則透過資料線DL[0]偵測流經子畫素22[0]之驅動電晶體TD的第二感測電流I2，並產生第二積分值△O2。
也就是說，於第二開關SW2[0]導通的第三期間(3)，即該積分器的第二重置期間，本實施例則控制導通第三開關SW3及第五開關SW5，並且截止第四開關SW4，然後藉由發光控制訊號EM[0]控制截止子畫素22[0]的開關電晶體T3，並且藉由掃描訊號S[0]及感測訊號R[0]分別控制導通子畫素 22[0]的開關電晶體T1及開關電晶體T2，使得節點P1、P2及P3上能夠共同具有第二參考電壓VREF2的電壓。
相對地，於第二開關SW2[0]導通的第四期間(4)，即該積分器的第二讀取期間，本實施例則控制持續導通五開關SW5，並且截止第三開關SW3，然後藉由發光控制訊號EM[0]及感測訊號R[0]分別控制導通子畫素22[0]的開關電晶體T3及開關電晶體T2，並且藉由掃描訊號S[0]控制截止子畫素22[0]的開關電晶體T1，使得外部臨界電壓補償電路15[0]能夠回應流經自驅動電晶體TD的第二感測電流I2而產生第二積分值△O2。
類似地，外部臨界電壓補償電路15[0]，即積分器所能產生的第二積分值△O2便可表示成△O2=(-I2*△tRD)/CST。然後，為了讓外部臨界電壓補償電路15[0]能再緊接著對於子畫素22[1]~22[n]的每一者進行補償，因此，當已取得到與子畫素22[0]有關的第一積分值△O1及第二積分值△O2後，本實施例則藉由發光控制訊號EM[0]、掃描訊號S[0]及感測訊號R[0]分別控制截止子畫素22[0]的開關電晶體T3、開關電晶體T1及開關電晶體T2，如圖3E所示。也就是說，如圖4所示，對於與子畫素22[0]同行的下一子畫素22[1]而言，外部臨界電壓補償電路15[0]則將再用來重新進行上述操作，藉此取得到有關下一子畫素22[1]的第一積分值△O1及第二積分值△O2，以此類推，而有關外部臨界電壓補償電路15[0]所再接續對於子畫素22[1]~22[n]的每一者進行補償時的詳盡細節亦如同前述實施例所述，故於此就不再多加贅述。
每一子畫素22[0]~22[n]的第一積分值△O1及第二積分值△O2的相除結果，即能為每一子畫素22[0]~22[n]的第一感測電流I1及第二感測電流I2的相除結果。因此，對於每一子畫素22[0]~22[n]而言，其臨界電壓值Vth便可表示成如下方程式(1)所示。其中，K代表製程係數，但本發明並不 限制其數值的具體實現方式，本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。
總而言之，從上述內容可知，本實施例的外部臨界電壓補償電路15[0]便能夠取得到有關每一子畫素22[0]~22[n]的臨界電壓值Vth。最後，為了更進一步說明關於外部臨界電壓補償電路15[0]進行補償時的實現細節，本發明進一步提供其外部臨界電壓補償電路15[0]的一種實施方式。請參閱圖5，圖5是圖2的外部臨界電壓補償電路於另一實施例的示意圖。其中，圖5中部分與圖2相同之元件以相同之圖號標示，故於此不再多加詳述其細節。
如圖5所示，外部臨界電壓補償電路15[0]更可包括類比數位轉換器155、儲存器157及資料更新單元159。其中，上述各元件可以是透過硬件電路來實現，或者是透過硬件電路搭配固件或軟件來實現，但本發明並不以此為限制。除此之外，上述各元件可以是整合或是分開設置，且本發明亦不以此為限制。
在本實施例中，類比數位轉換器155係電連接於運算放大器151，並且針對進行補償的子畫素，例如子畫素22[0]而言，類比數位轉換器155則用來分別將其第一積分值△O1及第二積分值△O2，轉換成為第一數位補償值及第二數位補償值(未繪示)。儲存器157電連接於類比數位轉換器 155，並且針對進行補償的子畫素22[0]而言，儲存器157則用來儲存其第一及第二數位補償值。資料更新單元159電連接於儲存器157及資料驅動器11間，並且針對進行補償的子畫素22[0]而言，資料更新單元159則用來接收顯示資料DATA，以及根據前述第一數位補償值及第二數位補償值，產生相應於子畫素22[0]的補償訊號，並且在子畫素22[0]的顯示期間，根據補償訊號及顯示資料DATA提供更新後的顯示資料DATAc至子畫素22[0]。值得一提的是，所述資料更新單元159可以是如圖5所示獨立設置，或者資料更新單元159可以為整合於資料驅動器11或時序控制器(未繪示)內之邏輯電路，亦即資料更新單元159可以加法器等邏輯電路實現，但本發明亦不以此為限制。
應當理解的是，本文所述之「子畫素22[0]的補償訊號」即能指的就是子畫素22[0]的臨界電壓值Vth，但本發明亦不以此為限制，子畫素22[0]的補償訊號還可以根據使用者需求有不同設計。另外，本文所述之「子畫素22[0]的顯示期間」也就能指的是第一開關SW1[0]導通而第二開關SW2[0]截止的期間。換句話說，本發明實施例所提供的外部臨界電壓補償電路15[0]將能藉由在資料寫入至子畫素22[0]的期間，即子畫素22[0]的顯示期間，使得資料驅動器11能夠根據子畫素22[0]的臨界電壓值Vth來調整顯示資料DATA，從而讓子畫素22[0]的驅動電晶體TD在使發光二極體OLED發光時所輸出的驅動電流IOLED而不受到其臨界電壓值Vth變異所影響，並藉此解決前述亮度不均或顯示品質不良的習知問題。
舉例來說，若同樣是以子畫素22[0]的例子來作說明的話，請一併參閱圖6A~圖6C及圖7，圖6A~圖6C是圖1的顯示面板中的子畫素於顯示期間的運作示意圖，而圖7則是圖1的顯示面板中的子畫素於顯示期間的時 序示意圖。其中，圖6A~圖6C中部分與圖2相同之元件以相同之圖號標示，故於此不再多加詳述其細節。
如圖6A及圖7所示，於第一開關SW1[0]導通的第一期間(1’)，即子畫素22[0]的重置期間，本實施例則藉由發光控制訊號EM[0]控制截止子畫素22[0]的開關電晶體T3，並且藉由掃描訊號S[0]及感測訊號R[0]分別控制導通子畫素22[0]的開關電晶體T1及開關電晶體T2，使得節點P1、P2及P3上能夠共同具有電壓VINT(未繪示)的電壓。相對地，如圖6B及圖7所示，於第一開關SW1[0]導通的第二期間(2’)，即子畫素22[0]的資料寫入期間，本實施例則藉由發光控制訊號EM[0]及感測訊號R[0]分別控制截止子畫素22[0]的開關電晶體T3及開關電晶體T2，並且藉由掃描訊號S[0]控制導通子畫素22[0]的開關電晶體T1，使得節點P2上仍具有電壓VINT的電壓，但節點P1及P3則接收到子畫素22[0]的顯示資料DATAc[0]。
最後，如圖6C及圖7所示，第一開關SW1[0]導通的第三期間(3’)，即子畫素22[0]之發光二極體OLED的發光期間，本實施例則藉由發光控制訊號EM[0]控制導通子畫素22[0]的開關電晶體T3，並且藉由掃描訊號S[0]及感測訊號R[0]分別控制截止子畫素22[0]的開關電晶體T1及開關電晶體T2，使得驅動電晶體TD輸出驅動電流IOLED來讓發光二極體OLED發光。顯然地，子畫素22[0]的驅動電晶體TD在使發光二極體OLED發光時所輸出的驅動電流IOLED便可簡化表示成如下方程式(2)所示。然而，由於子畫素22[0]的顯示原理已為本技術領域中具有通常知識者所習知，因此有關上述細部內容於此亦就不再多加贅述。
另一方面，若同樣是以子畫素22[0]的例子來作說明的話，請參閱圖8，圖8則是圖1的顯示面板中的子畫素於另一實施例的電路示意圖。其中，圖8中部分與圖2相同之元件以相同之圖號標示，故於此不再多加詳述其細節。如圖8所示，子畫素22[0]也可例如包括發光二極體OLED、驅動電晶體TD、儲存電容CST’及開關電晶體T1’~T2’。需要說明的是，圖8的驅動電晶體TD可以是根據發光控制訊號EM[0]而導通或截止。開關電晶體T1’則具有閘極端接收掃描訊號S[0]、第一端電連接於節點P3以及第二端電連接於資料線DL[0]，並且根據掃描訊號S[0]而導通或截止。
開關電晶體T2’具有閘極端接收感測訊號R[0]、第一端電連接於DL[0]，以及第二端電連接於節點P2，並且根據感測訊號R[0]而導通或截止。儲存電容CST’則電連接於節點P3及驅動電晶體TD的第一端之間。在本實施例中，上述開關電晶體T1’及T2’亦可皆例如為P型低溫多晶矽薄膜電晶體，但本發明卻不以此為限制。相較於圖2的子畫素22[0]而言，圖8的子畫素22[0]通過減少一個薄膜電晶體，以減低佈局面積。由於圖8的子畫素22[0]其餘操作細節大致上與前述實施例所述操作相似，故此處不另贅述。
綜上所述，本發明實施例所提供的顯示面板，可以是讓同一行內的多個子畫素皆共用同一外部臨界電壓補償電路，且此外部臨界電壓補償電路設置於顯示面板的週邊區內，而非設置於顯示面板的顯示區內，因此，本發明實施例將能夠簡化每一子畫素所需的元件個數，以進而提升顯示區的佈局彈性，並且有助於實現更高需求的解析度，而且即使當顯示面板的解析度變高時，本實施例的外部臨界電壓補償電路所能用到的補償時間也不會相對變少。此外，本實施例的外部臨界電壓補償電路將藉由在資料寫入至子畫素的期間，使得資料驅動器能夠根據子畫素的臨界電壓來調整顯示資料，從而讓子畫素的驅動電晶體在使發光二極體發光時所輸出的驅動 電流而不受到其臨界電壓變異所影響，並藉此解決前述亮度不均或顯示品質不良的習知問題。
以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

Claims (9)

  1. 一種顯示面板，具有一週邊區及一顯示區，其中一畫素串設置於該顯示區，該畫素串包含多個子畫素，且每一該些子畫素皆電連接於一資料線，該資料線與一資料驅動器間具有一第一開關，一外部臨界電壓補償電路設置於該週邊區，並且通過經由一第二開關電連接於該資料線，以用來依序對於該些子畫素中的一者進行補償，其中： 於該第二開關導通的一第一期間，該外部臨界電壓補償電路透過該資料線提供一第一參考電壓至該子畫素； 於該第二開關導通的一第二期間，該外部臨界電壓補償電路透過該資料線偵測流經該子畫素之一驅動電晶體的一第一感測電流，並產生一第一積分值； 於該第二開關導通的一第三期間，該外部臨界電壓補償電路透過該資料線提供一第二參考電壓至該子畫素，該第一參考電壓及該第二參考電壓係皆小於等於電連接至該子畫素之一發光二極體的一第一供應電壓與該發光二極體的一導通電壓之總和，且該第二參考電壓不等於該第一參考電壓； 於該第二開關導通的一第四期間，該外部臨界電壓補償電路透過該資料線偵測流經該子畫素之該驅動電晶體的一第二感測電流，並產生一第二積分值；以及 於一顯示期間，該第一開關導通。
  2. 如請求項第1項所述的顯示面板，其中該第一開關與該第二開關不同時導通。
  3. 如請求項第1項所述的顯示面板，其中該外部臨界電壓補償電路包括： 一運算放大器，具有一反相輸入端電連接於該第二開關、一非反相輸入端選擇性地接收該第一或該第二參考電壓，以及一輸出端輸出該第一或該第二積分值；以及 一回授單元，電連接於該運算放大器的該反相輸入端及該輸出端間，其中該回授單元係經由相互並聯的一被動元件及一第三開關所組成，並且於該第二開關導通的該第一期間及該第三期間而導通該第三開關，於該第二開關導通的該第二期間及該第四期間而截止該第三開關。
  4. 如請求項第3項所述的顯示面板，其中該外部臨界電壓補償電路更包括： 一第四開關，電連接於該運算放大器的該非反相輸入端及該第一參考電壓間，並且於該第二開關導通的該第一期間及該第二期間而導通該第四開關，於該第二開關導通的該第三期間及該第四期間而截止該第四開關；以及 一第五開關，電連接於該運算放大器的該非反相輸入端及該第二參考電壓間，並且於該第二開關導通的該第一期間及該第二期間而截止該第五開關，於該第二開關導通的該第三期間及該第四期間而導通該第五開關。
  5. 如請求項第4項所述的顯示面板，其中該子畫素的該驅動電晶體係具有一第一端接收一第二供應電壓、一第二端通過經由一第一節點耦接至該發光二極體的一陽極，以及一閘極端通過經由一第二節點耦接至該資料線。
  6. 如請求項第5項所述的顯示面板，其中該子畫素更包括： 一第一開關電晶體，串聯於該第二節點至該資料線之間，具有一閘極端接收一掃描訊號、一第一端電連接於該第二節點，以及一第二端電連接於該資料線，並且根據該掃描訊號而導通或截止； 一第二開關電晶體，具有一閘極端接收一感測訊號、一第一端電連接於該資料線，以及一第二端電連接於該第一節點，並且根據該感測訊號而導通或截止； 一第三開關電晶體，串聯於該驅動電晶體的該第二端至該第一節點之間，具有一閘極端接收一發光控制訊號、一第一端電連接於該驅動電晶體的該第二端，以及一第二端電連接於該第一節點，並且根據該發光控制訊號而導通或截止；以及 一儲存電容，電連接於該第二節點及該驅動電晶體的該第一端之間。
  7. 如請求項第6項所述的顯示面板，其中於該第二開關導通的該第一期間及該第三期間，該發光控制訊號係用以截止該子畫素的該第三開關電晶體，該掃描訊號及該感測訊號則分別導通該子畫素的該第一開關電晶體及該第二開關電晶體，使得該第一節點及該第二節點上則能共同具有該第一參考電壓或該第二參考電壓的電壓，並且於該第二開關導通的該第二期間及該第四期間，該發光控制訊號及該感測訊號係分別導通該子畫素的該第三開關電晶體及該第二開關電晶體，該掃描訊號則用以截止該子畫素的該第一開關電晶體，使得該外部臨界電壓補償電路能夠回應流經自該驅動電晶體的該第一感測電流或該第二感測電流而產生該第一積分值或該第二積分值。
  8. 如請求項第5項所述的顯示面板，其中該子畫素的該驅動電晶體係根據該發光控制訊號而導通或截止，且該子畫素更包括： 一第一開關電晶體，串聯於該第二節點至該資料線之間，具有一閘極端接收一掃描訊號、一第一端電連接於該第二節點，以及一第二端電連接於該資料線，並且根據該掃描訊號而導通或截止； 一第二開關電晶體，具有一閘極端接收一感測訊號、一第一端電連接於該資料線，以及一第二端電連接於該第一節點，並且根據該感測訊號而導通或截止；以及 一儲存電容，電連接於該第二節點及該驅動電晶體的該第一端之間。
  9. 如請求項第3項所述的顯示面板，其中該外部臨界電壓補償電路更包括： 一類比數位轉換器，電連接於該運算放大器，該類比數位轉換器則用來分別將該第一積分值及該第二積分值，轉換成為一第一數位補償值及一第二數位補償值； 一儲存器，電連接於該類比數位轉換器，該儲存器則用來儲存該第一數位補償值及該第二數位補償值；以及 一資料更新單元，電連接於該儲存器及該資料驅動器間，該資料更新單元則用來接收一顯示資料，以及根據該第一數位補償值及該第二數位補償值，產生相應於該子畫素的一補償訊號，並且於該顯示期間，根據該補償訊號及該顯示資料提供一更新後的顯示資料至該子畫素。
TW107124248A 2018-07-13 2018-07-13 顯示面板 TWI673695B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107124248A TWI673695B (zh) 2018-07-13 2018-07-13 顯示面板
CN201811154428.6A CN109166524B (zh) 2018-07-13 2018-09-30 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107124248A TWI673695B (zh) 2018-07-13 2018-07-13 顯示面板

Publications (2)

Publication Number Publication Date
TWI673695B true TWI673695B (zh) 2019-10-01
TW202006691A TW202006691A (zh) 2020-02-01

Family

ID=64877361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107124248A TWI673695B (zh) 2018-07-13 2018-07-13 顯示面板

Country Status (2)

Country Link
CN (1) CN109166524B (zh)
TW (1) TWI673695B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149244A (ko) * 2021-04-30 2022-11-08 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
US20240046875A1 (en) * 2021-12-16 2024-02-08 Tcl China Star Optoelectronics Technology Co., Ltd. Pixel driving circuit and display panel
WO2023240465A1 (zh) * 2022-06-14 2023-12-21 京东方科技集团股份有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104036726A (zh) * 2014-05-30 2014-09-10 京东方科技集团股份有限公司 像素电路及其驱动方法、oled显示面板和装置
TW201445541A (zh) * 2013-05-24 2014-12-01 Samsung Display Co Ltd 補償單元及包含該補償單元之有機發光顯示器
TW201525967A (zh) * 2013-11-14 2015-07-01 Samsung Display Co Ltd 有機發光顯示器
TW201624452A (zh) * 2014-12-26 2016-07-01 樂金顯示科技股份有限公司 感測電路及具有該感測電路的有機發光二極體顯示裝置
US20170018229A1 (en) * 2015-07-17 2017-01-19 Boe Technology Group Co., Ltd. Pixel driving circuit, driving method thereof, and display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976546B (zh) * 2010-10-19 2012-08-22 友达光电股份有限公司 具电源电压降补偿功能的像素电路与发光面板
CN103137072B (zh) * 2013-03-14 2015-05-20 京东方科技集团股份有限公司 外部补偿感应电路及其感应方法、显示装置
KR102060311B1 (ko) * 2013-12-27 2020-02-11 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동 방법
CN106409225B (zh) * 2016-12-09 2019-03-01 上海天马有机发光显示技术有限公司 有机发光像素补偿电路、有机发光显示面板及驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201445541A (zh) * 2013-05-24 2014-12-01 Samsung Display Co Ltd 補償單元及包含該補償單元之有機發光顯示器
TW201525967A (zh) * 2013-11-14 2015-07-01 Samsung Display Co Ltd 有機發光顯示器
CN104036726A (zh) * 2014-05-30 2014-09-10 京东方科技集团股份有限公司 像素电路及其驱动方法、oled显示面板和装置
TW201624452A (zh) * 2014-12-26 2016-07-01 樂金顯示科技股份有限公司 感測電路及具有該感測電路的有機發光二極體顯示裝置
US20170018229A1 (en) * 2015-07-17 2017-01-19 Boe Technology Group Co., Ltd. Pixel driving circuit, driving method thereof, and display device

Also Published As

Publication number Publication date
CN109166524A (zh) 2019-01-08
TW202006691A (zh) 2020-02-01
CN109166524B (zh) 2020-03-20

Similar Documents

Publication Publication Date Title
KR102212927B1 (ko) 외부 보상 및 애노드 리셋을 갖는 유기 발광 다이오드 디스플레이
CN108735146B (zh) 像素电路
JP6128738B2 (ja) 画素回路及びその駆動方法
WO2017113679A1 (zh) 显示驱动电路、阵列基板、电路驱动方法和显示装置
US9881551B2 (en) Drive circuit, display device, and drive method
US11410605B2 (en) Organic light emitting display device having improved pixel structure configuration
WO2018219066A1 (zh) 像素电路、驱动方法、显示面板及显示装置
JP4979772B2 (ja) 電流駆動型表示装置
US10504422B2 (en) Compensation circuit and display panel
JP2005134435A (ja) 画像表示装置
TWI673695B (zh) 顯示面板
WO2016155161A1 (zh) Oeld像素电路、显示装置及控制方法
WO2014046029A1 (ja) データ線駆動回路、それを備える表示装置、およびデータ線駆動方法
KR20210074065A (ko) 표시 장치
JP6288710B2 (ja) 表示装置の駆動方法および表示装置
JP6196809B2 (ja) 画素回路及びその駆動方法
JP2005326793A (ja) 表示装置
KR102244932B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20180025512A (ko) 센싱 회로, 센싱 회로를 포함한 유기발광 표시장치, 및 유기발광 표시장치의 센싱 방법
WO2019064523A1 (ja) 表示装置および画素回路
CN114446228B (zh) 显示面板和使用该显示面板的显示装置
US10210783B2 (en) Apparatus and method for sensing display panel
CN112117991B (zh) 包括触发器和控制元件的电路
KR102686300B1 (ko) 표시장치의 열화 보상 방법
KR102399309B1 (ko) 구동방법, 컨트롤러, 구동회로, 표시패널 및 표시장치