JP4979772B2 - 電流駆動型表示装置 - Google Patents

Description

本発明は、表示装置に関し、より特定的には、有機ＥＬディスプレイなどの電流駆動型表示装置に関する。

近年、薄型、軽量、高速応答可能な表示装置の需要が高まり、これに伴い、有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（Field Emission Display）に関する研究開発が活性に行われている。有機ＥＬディスプレイに含まれる有機ＥＬ素子の輝度は、素子に流れる電流にほぼ比例し、周辺温度などの外的要因の影響を受けにくい。したがって、有機ＥＬディスプレイには、有機ＥＬ素子の輝度を電流値で決定する、電流制御型の駆動方式を適用することが好ましい。

一方、表示装置の画素回路や駆動回路は、アモルファスシリコン、低温多結晶シリコン、ＣＧ（Continuous Grain）シリコンなどで構成されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いて構成される。ＴＦＴに流れる電流は閾値電圧や移動度といったＴＦＴの特性によって変動するが、閾値電圧や移動度にはばらつきが生じやすい。このため、ディスプレイに含まれる多数の画素回路の間で、ＴＦＴと有機ＥＬ素子に流れる電流を揃えることは困難になる。そこで、有機ＥＬディスプレイの画素回路にはＴＦＴの特性のばらつきを補償する回路が設けられ、この回路の作用により有機ＥＬ素子の輝度のばらつきが抑えられる。

電流制御型の駆動方式においてＴＦＴの特性のばらつきを補償する方式は、駆動用ＴＦＴに流れる電流の量を電流信号で制御する電流プログラム方式と、この電流の量を電圧信号で制御する電圧プログラム方式とに大別される。電流プログラム方式を用いれば閾値電圧と移動度のばらつきを補償することができ、電圧プログラム方式を用いれば閾値電圧のばらつきのみを補償することができる。

ところが、電流プログラム方式には、第１に、非常に微少な量の電流を扱うので画素回路や駆動回路の設計が困難である、第２に、電流信号を設定する間に寄生容量の影響を受けやすいので大面積化が困難であるという問題がある。これに対して、電圧プログラム方式では、寄生容量などの影響は軽微であり、回路設計も比較的容易である。また、移動度のばらつきが電流量に与える影響は、閾値電圧のばらつきが電流量に与える影響よりも小さく、移動度のばらつきはＴＦＴ作製工程である程度抑えることができる。したがって、電圧プログラム方式を適用した表示装置でも、十分な表示品位が得ることができる。

電流制御型の駆動方式を適用した有機ＥＬディスプレイについては、従来から、以下に示す画素回路が知られている。図７は、特許文献１に記載された画素回路の回路図である。図７に示す画素回路８００は、駆動用ＴＦＴ８１０、スイッチ用ＴＦＴ８１１〜８１４、コンデンサ８２０、および、有機ＥＬ素子８３０を備えている。スイッチ用ＴＦＴ８１２、８１４はｎチャネル型、他のＴＦＴはｐチャネル型である。

画素回路８００では、電源配線Ｖｐと共通陰極Ｖｃｏｍ（電位をそれぞれＶＤＤ、ＶＳＳとする）との間に、駆動用ＴＦＴ８１０、スイッチ用ＴＦＴ８１４および有機ＥＬ素子８３０が直列に設けられている。駆動用ＴＦＴ８１０のゲート端子とデータ線Ｓｊとの間には、コンデンサ８２０およびスイッチ用ＴＦＴ８１１が直列に設けられている。以下、駆動用ＴＦＴ８１０とコンデンサ８２０の接続点をＡ、コンデンサ８２０とスイッチ用ＴＦＴ８１１の接続点をＢという。接続点Ｂと電源配線Ｖｐとの間にはスイッチ用ＴＦＴ８１２が設けられ、接続点Ａと駆動用ＴＦＴ８１０のドレイン端子との間にはスイッチ用ＴＦＴ８１３が設けられている。スイッチ用ＴＦＴ８１１〜８１４のゲート端子は、いずれも走査線Ｇｉに接続されている。

図８は、画素回路８００のタイミングチャートである。時刻ｔ０より前では、走査線Ｇｉの電位はハイレベルに制御される。時刻ｔ０において走査線Ｇｉの電位がローレベルに変化すると、スイッチ用ＴＦＴ８１１、８１３は導通状態、スイッチ用ＴＦＴ８１２、８１４は非導通状態に変化する。これにより、接続点Ｂは電源配線Ｖｐから切り離され、スイッチ用ＴＦＴ８１１を介してデータ線Ｓｊに接続される。また、駆動用ＴＦＴ８１０のゲート端子とドレイン端子は同電位となる。このため、電源配線Ｖｐから駆動用ＴＦＴ８１０とスイッチ用ＴＦＴ８１３を経由して駆動用ＴＦＴ８１０のゲート端子に電流が流れ込み、接続点Ａの電位は駆動用ＴＦＴ８１０が導通状態である間は上昇する。駆動用ＴＦＴ８１０は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ（負の値）になる（すなわち、接続点Ａの電位が（ＶＤＤ＋Ｖｔｈ）になる）と、非導通状態に変化する。したがって、接続点Ａの電位は（ＶＤＤ＋Ｖｔｈ）まで上昇する。

次に時刻ｔ１において、データ線Ｓｊの電位が前回のデータ電位Ｖｄａｔａ０（１行上の画素回路に書き込まれたデータ電位）から今回のデータ電位Ｖｄａｔａに変化すると、接続点Ｂの電位はＶｄａｔａに変化する。したがって、時刻ｔ２直前におけるコンデンサ８２０の電極間電圧は、接続点Ａと接続点Ｂの電位差（ＶＤＤ＋Ｖｔｈ−Ｖｄａｔａ）となる。

次に時刻ｔ２において走査線Ｇｉの電位がハイレベルに変化すると、スイッチ用ＴＦＴ８１１、８１３は非導通状態、スイッチ用ＴＦＴ８１２、８１４は導通状態に変化する。これにより、駆動用ＴＦＴ８１０のゲート端子はドレイン端子から切り離される。また、接続点Ｂはデータ線Ｓｊから切り離され、スイッチ用ＴＦＴ８１２を介して電源配線Ｖｐに接続される。これにより、接続点Ｂの電位はＶｄａｔａからＶＤＤに変化し、これに伴い、接続点Ａの電位は同じ量（ＶＤＤ−Ｖｄａｔａ；以下、ＶＢという）だけ変化して（ＶＤＤ＋Ｖｔｈ＋ＶＢ）となる。

また、時刻ｔ２以降、スイッチ用ＴＦＴ８１４が導通状態となるので、電源配線Ｖｐから駆動用ＴＦＴ８１０とスイッチ用ＴＦＴ８１４を経由して有機ＥＬ素子８３０に電流が流れる。駆動用ＴＦＴ８１０を流れる電流の量は、ゲート端子電位（ＶＤＤ＋Ｖｔｈ＋ＶＢ）に応じて増減するが、閾値電圧Ｖｔｈが異なっていても電位差ＶＢが同じであれば電流量は同じである。したがって、閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子８３０には電位Ｖｄａｔａに応じた量の電流が流れ、有機ＥＬ素子８３０はデータ電位Ｖｄａｔａに応じた輝度で発光する。

このように画素回路８００によれば、駆動用ＴＦＴ８１０の閾値電圧のばらつきを補償し、有機ＥＬ素子８３０を所望の輝度で発光させることができる。しかしながら、画素回路８００には、駆動用ＴＦＴ８１０の閾値電圧のばらつきを補償する際に、回路が正しく動作しないことがあるという問題がある。

例えば、前フレームでは駆動用ＴＦＴ８１０に電流がほとんど流れない場合（黒表示を行う場合）、図８の時刻ｔ０における接続点Ａの電位ＶＡはほぼ（ＶＤＤ＋Ｖｔｈ）となるか、それよりも高い電位となる。接続点Ｂの電位が時刻ｔ０から時刻ｔ１の間にＶＤＤからＶｄａｔａに変化すると、これに伴い接続点Ａの電位も変化する。ところが、上述したようにＶｄａｔａ＞ＶＤＤであるので、接続点Ａの電位がほぼ（ＶＤＤ＋Ｖｔｈ）か、それよりも高い電位であるときに接続点Ｂの電位がＶＤＤからＶｄａｔａに上昇すると、接続点Ａの電位は（ＶＤＤ＋Ｖｔｈ）よりも高くなる。このため、駆動用ＴＦＴ８１０は、電流をほとんど流さない状態が維持されるため、導通状態にならない。この場合、上記の方法で駆動用ＴＦＴ８１０の閾値電圧のばらつきを補償することができない。

この問題を解決する画素回路も考案されている。図９は、特許文献２に記載された画素回路の回路図である。図９に示す画素回路９００には、初期化電圧を印加するためのスイッチ用ＴＦＴ９１５が追加されている。画素回路９００に含まれる駆動用ＴＦＴ９１０、スイッチ用ＴＦＴ９１１〜９１４、コンデンサ９２０および有機ＥＬ素子９３０は、それぞれ、画素回路８００に含まれる駆動用ＴＦＴ８１０、スイッチ用ＴＦＴ８１１〜８１４、コンデンサ８２０および有機ＥＬ素子８３０に対応する。

画素回路９００の構成要素（スイッチ用ＴＦＴ９１５を除く）は、対応する画素回路８００の構成要素と同等であり、画素回路９００は画素回路８００とほぼ同様に動作する。なお、同じ極性のＴＦＴだけを用いて、異なる極性のＴＦＴを含む画素回路８００と同様に動作する画素回路を構成するために、画素回路９００では走査線はＧ１ｉ、Ｇ２ｉの２本に分割されている。

画素回路９００では、スイッチ用ＴＦＴ９１５は初期化電源配線Ｖｉｎｔと駆動用ＴＦＴ９１０のドレイン端子との間に設けられ、駆動用ＴＦＴ９１０の閾値電圧のばらつきを補償する動作を開始する前に、スイッチ用ＴＦＴ９１３、９１５は導通状態に制御される。これにより、初期化電源配線Ｖｉｎｔの電位を駆動用ＴＦＴ９１０のゲート端子（接続点Ａ）に与えることができる。そこで、初期化電源配線Ｖｉｎｔに駆動用ＴＦＴ９１０が必ず導通状態となる電位を与えて初期化処理を行うことにより、初期化前の状態にかかわらず、駆動用ＴＦＴ９１０を導通状態に設定することができる。したがって、画素回路９００は、以前の状態にかかわらず、駆動用ＴＦＴ９１０の閾値電圧のばらつきを補償するよう、回路を正しく動作させることができる。
日本国特開２００５−１５７３０８号公報 日本国特開２００７−１３３３６９号公報

ところで、図９に示す画素回路９００では、スイッチ用ＴＦＴ９１５が導通状態である間、初期化電源配線Ｖｉｎｔと電源配線Ｖｐは、駆動用ＴＦＴ９１０とスイッチ用ＴＦＴ９１５を介して電気的に接続された状態となる。このとき駆動用ＴＦＴ９１０を導通状態にするためには、初期化電源配線Ｖｉｎｔの電位を（Ｖｐ−Ｖｔｈ）よりも低くする必要がある。このため、駆動用ＴＦＴ９１０とスイッチ用ＴＦＴ９１５を経由して、電源配線Ｖｐから初期化電源配線Ｖｉｎｔに電流が流れ込む。このように書き込み対象の画素回路９００では初期化電源配線Ｖｉｎｔに電流が流れ込むので、初期化電源配線Ｖｉｎｔの電位は局所的に変動する。一方、それ以外の画素回路９００では、初期化電源配線Ｖｉｎｔの電位は、有機ＥＬ素子９３０に流れる電流を決定する役割を果たす。したがって、書き込み対象以外の画素回路９００では、初期化電源配線Ｖｉｎｔの電位が変動すると、有機ＥＬ素子９３０に流れる電流が変動する。

一般的な有機ＥＬディスプレイでは、１行分の画素回路を選択してデータ電位を与える処理を順に行うことにより、すべての行の画素回路に対する書き込みが行われる。一方、画素回路９００に対する初期化処理は、画素回路の各行について行う必要がある。したがって、画素回路９００を備えた有機ＥＬディスプレイでは、初期化処理が断続的に行われるために、初期化電源配線Ｖｉｎｔの電位は常に変動する。書き込み対象以外の画素回路９００が常にこの変動の影響を受けるので、画像の表示を正しく行うことが困難になる。

それ故に、本発明は、駆動素子の閾値電圧のばらつきを補償する際、回路が正しく動作するようにすると共に、ある画素回路に対する補償動作によって他の画素回路の輝度が変動することを防止した表示装置を提供することを目的とする。

本発明の第１の局面は、電流駆動型の表示装置であって、
複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、
前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、
前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを備え、
前記画素回路は、
第１の電源配線と第２の電源配線との間に設けられた電気光学素子と、
前記第１の電源配線と前記第２の電源配線との間に、前記電気光学素子と直列に設けられた駆動素子と、
前記駆動素子の制御端子に第１の電極が接続されたコンデンサと、
前記コンデンサの第２の電極と前記データ線との間に設けられた第１のスイッチング素子と、
前記コンデンサの第２の電極と第３の電源配線との間に設けられた第２のスイッチング素子と、
前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた第３のスイッチング素子と、
一端が前記駆動素子の制御端子に接続され、他端が前記コンデンサの第２の電極に接続され、前記第１のスイッチング素子が導通状態である間に導通状態となる第４のスイッチング素子とを含む。

本発明の第２の局面は、電流駆動型の表示装置であって、
複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、
前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、
前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを備え、
前記画素回路は、
第１の電源配線と第２の電源配線との間に設けられた電気光学素子と、
前記第１の電源配線と前記第２の電源配線との間に、前記電気光学素子と直列に設けられた駆動素子と、
前記駆動素子の制御端子に第１の電極が接続されたコンデンサと、
前記コンデンサの第２の電極と前記データ線との間に設けられた第１のスイッチング素子と、
前記コンデンサの第２の電極と第３の電源配線との間に設けられた第２のスイッチング素子と、
前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた第３のスイッチング素子と、
一端が前記駆動素子の制御端子に接続され、他端が前記データ線に接続され、前記第１のスイッチング素子が導通状態である間に導通状態となる第４のスイッチング素子とを含む。

本発明の第３の局面は、本発明の第１または第２の局面において、
前記画素回路に対する選択走査期間には、
第１の期間では、前記第１および第４のスイッチング素子が導通状態に、前記第２および第３のスイッチング素子が非導通状態に制御され、
次に第２の期間では、前記第１および第３のスイッチング素子が導通状態に、前記第２および第４のスイッチング素子が非導通状態に制御され、
次に第３の期間では、前記第１、第３および第４のスイッチング素子が非導通状態に、前記第２のスイッチング素子が導通状態に制御されることを特徴とする。

本発明の第４の局面は、本発明の第１または第２の局面において、
前記画素回路は、前記駆動素子と前記電気光学素子との間に設けられた第５のスイッチング素子をさらに含む。

本発明の第５の局面は、本発明の第１または第２の局面において、
前記画素回路に対する選択走査期間には、前記第２の電源配線の電位は、前記電気光学素子への印加電圧が発光閾値電圧より低くなるように制御されることを特徴とする。

本発明の第６の局面は、本発明の第１または第２の局面において、
前記データ線には、前記駆動素子を導通状態に設定でき、かつ、前記画素回路に対する選択走査期間には一定となる電位が与えられることを特徴とする。

本発明の第７の局面は、本発明の第１または第２の局面において、
前記電気光学素子は有機ＥＬ素子で構成されていることを特徴とする。

本発明の第８の局面は、本発明の第１または第２の局面において、
前記駆動素子および前記画素回路内のすべてのスイッチング素子は、薄膜トランジスタで構成されていることを特徴とする。

本発明の第１の局面によれば、駆動素子を導通状態とする電位をデータ線に印加し、第１および第４のスイッチング素子を導通状態に制御することにより、駆動素子の制御端子にデータ電位を与え、画素回路の以前の状態にかかわらず、駆動素子を必ず導通状態に設定することができる。したがって、第３のスイッチング素子を導通状態に制御する時点で、駆動素子を確実に導通状態に設定し、駆動素子の閾値電圧のばらつきを補償する際、回路を正しく動作させることができる。

また、第３および第４のスイッチング素子のいずれか一方を非導通状態に保った状態で駆動素子を初期化できるので、第１および第２の電源配線を第３の電源配線と接続することなく駆動素子を初期化し、第３の電源配線の電位を常に安定させることができる。さらに、駆動素子の初期化をデータ線の電位を用いて行うので、初期化用の電源配線を別途設ける必要がなく、回路を簡素化することができる。

本発明の第２の局面によれば、駆動素子を導通状態とする電位をデータ線に印加し、第４のスイッチング素子を導通状態に制御することにより、駆動素子の制御端子にデータ電位を与え、画素回路の以前の状態にかかわらず、駆動素子を必ず導通状態に設定することができる。したがって、第３のスイッチング素子を導通状態に制御する時点で、駆動素子を確実に導通状態に設定し、駆動素子の閾値電圧のばらつきを補償する際、回路を正しく動作させることができる。

また、第３および第４のスイッチング素子のいずれか一方を非導通状態に保った状態で駆動素子を初期化できるので、第１および第２の電源配線を第３の電源配線と接続することなく駆動素子を初期化し、第３の電源配線の電位を常に安定させることができる。さらに、駆動素子の初期化をデータ線の電位を用いて行うので、初期化用の電源配線を別途設ける必要がなく、回路を簡素化することができる。また、コンデンサの第２の電極に接続される配線の本数を減らし、レイアウトを容易にすることができる。

本発明の第３の局面によれば、第１の期間では、コンデンサの第１および第２の電極にはデータ電位が与えられるので、コンデンサに保持される電位差はゼロになる。第２の期間では、駆動素子が閾値状態となるまでコンデンサの第１の電極の電位が変化し、これに伴い、コンデンサに保持される電位差は、データ電位と駆動素子の閾値電圧との差に変化する。第３の期間では、コンデンサが上記の電位差を保持したままで、コンデンサの第２の電極の電位が、データ電位から第３の電源配線の電位に変化する。このため、その後の駆動素子の制御端子の電位は、駆動素子が閾値状態となる電位に、第３の電源配線の電位とデータ電位の差を加えた電位となる。したがって、駆動素子に流れる電流の量は、閾値電圧の影響を受けない。このようにして駆動素子の閾値電圧のばらつきを補償することができる。

また、第１〜第３の期間のいずれでも、第３および第４のスイッチング素子が共に導通状態になることはない。これにより、第１および第２の電源配線が第３の電源配線と接続されることを防止し、第３の電源配線の電位を常に安定させることができる。

本発明の第４の局面によれば、画素回路に対する選択走査期間に、第５のスイッチング素子を非導通状態に制御することにより、駆動素子から電気光学素子に流れる電流を遮断することができる。これにより、駆動素子を正しく閾値状態に設定すると共に、電気光学素子の不要な発光を防止することができる。

本発明の第５の局面によれば、画素回路に対する選択走査期間に、第２の電源配線の電位を制御することにより、第１の電源配線と第２の電源配線との間にスイッチング素子を設けなくても、電気光学素子に電流が流れないようにすることができる。これにより、より少ない回路量で、駆動素子を正しく閾値状態に設定すると共に、電気光学素子の不要な発光を防止することができる。

本発明の第６の局面によれば、駆動素子を確実に導通状態に設定できる電位をデータ線に与えても、第３の電源配線の電位を好適に調整することにより、所望の量の電流が流れるように駆動素子を制御することができる。このため、第３の電源配線から独立した初期化用の電源配線を別途設ける必要はない。したがって、配線数を増やすことなく、データ線に与えられた電位を用いて駆動素子を初期化することができる。

本発明の第７の局面によれば、駆動素子の閾値電圧のばらつきを正しく補償する有機ＥＬディスプレイを得ることができる。

本発明の第８の局面によれば、駆動素子および画素回路内のすべてのスイッチング素子を薄膜トランジスタで構成することにより、画素回路を容易かつ高精度で製造することができる。

本発明の第１〜第３の実施形態に係る表示装置の構成を示すブロック図である。 本発明の第１の実施形態に係る表示装置に含まれる画素回路の回路図である。 図２に示す画素回路のタイミングチャートである。 本発明の第２の実施形態に係る表示装置に含まれる画素回路の回路図である。 本発明の第３の実施形態に係る表示装置に含まれる画素回路の回路図である。 図５に示す画素回路のタイミングチャートである。 従来の表示装置に含まれる画素回路（第１の例）の回路図である。 図７に示す画素回路のタイミングチャートである。 従来の表示装置に含まれる画素回路（第２の例）の回路図である。

符号の説明

１０…表示装置
１１…表示制御回路
１２…ゲートドライバ回路
１３…ソースドライバ回路
２１…シフトレジスタ
２２…レジスタ
２３…ラッチ回路
２４…Ｄ／Ａコンバータ
１００、２００、３００…画素回路
１１０、２１０、３１０…駆動用ＴＦＴ
１１１〜１１５、２１１〜２１５、３１１〜３１４…スイッチ用ＴＦＴ
１２０、２２０、３２０…コンデンサ
１３０、２３０、３３０…有機ＥＬ素子

以下、図１〜図６を参照して、本発明の第１〜第３の実施形態に係る表示装置について説明する。各実施形態に係る表示装置は、電気光学素子、駆動素子、コンデンサおよび複数のスイッチング素子を含む画素回路を備えている。画素回路は、電気光学素子として有機ＥＬ素子を含み、駆動素子およびスイッチング素子として薄膜トランジスタ（ＴＦＴ）を含んでいる。なお、駆動素子およびスイッチング素子は、例えば、アモルファスシリコンＴＦＴや低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴなどで構成することができる。駆動素子およびスイッチング素子をＴＦＴで構成することにより、画素回路を容易かつ高精度で製造することができる。

図１は、本発明の第１〜第３の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置１０は、複数の画素回路Ａｉｊ（ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数）、表示制御回路１１、ゲートドライバ回路１２、および、ソースドライバ回路１３を備えている。表示装置１０には、互いに平行な複数の走査線Ｇｉと、走査線Ｇｉと直交する互いに平行な複数のデータ線Ｓｊとが設けられる。画素回路Ａｉｊは、走査線Ｇｉとデータ線Ｓｊの各交差点に対応してマトリクス状に配置されている。

これに加えて表示装置１０には、互いに平行な複数の制御線ＡＺｉ、Ｒｉ（図示せず）が走査線Ｇｉと平行に配置されている。走査線Ｇｉと制御線ＡＺｉ、Ｒｉはゲートドライバ回路１２に接続され、データ線Ｓｊはソースドライバ回路１３に接続されている。ゲートドライバ回路１２とソースドライバ回路１３は、画素回路Ａｉｊの駆動回路として機能する。また、すべての画素回路Ａｉｊは、基準電源配線Ｖｒｅｆに接続されている。さらに、図１では省略されているが、画素回路Ａｉｊの配置領域には、画素回路Ａｉｊに電源電圧を供給するために、電源配線Ｖｐと共通陰極Ｖｃｏｍ（または陰極配線ＣＡｉ）が配置されている。

表示制御回路１１は、ゲートドライバ回路１２に対してタイミング信号ＯＥ、スタートパルスＹＩおよびクロックＹＣＫを出力し、ソースドライバ回路１３に対してスタートパルスＳＰ、クロックＣＬＫ、表示データＤＡおよびラッチパルスＬＰを出力し、基準電源配線Ｖｒｅｆに対して所定の基準電位Ｖｓｔｄを与える。

ゲートドライバ回路１２は、シフトレジスタ回路、論理演算回路およびバッファ（いずれも図示せず）を含んでいる。シフトレジスタ回路は、クロックＹＣＫに同期してスタートパルスＹＩを順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力されたパルスとタイミング信号ＯＥとの間で論理演算を行う。論理演算回路の出力は、バッファを経由して、対応する走査線Ｇｉや制御線ＡＺｉ、Ｒｉなどに与えられる。このようにゲートドライバ回路１２は、走査線Ｇｉを用いて書き込み対象の画素回路を選択する走査信号出力回路として機能する。

ソースドライバ回路１３は、ｍビットのシフトレジスタ２１、レジスタ２２、ラッチ回路２３、および、ｍ個のＤ／Ａコンバータ２４を含んでいる。シフトレジスタ２１は、縦続接続されたｍ個の１ビットレジスタを含んでいる。シフトレジスタ２１は、クロックＣＬＫに同期してスタートパルスＳＰを順次転送し、各段のレジスタからタイミングパルスＤＬＰを出力する。タイミングパルスＤＬＰの出力タイミングに合わせて、レジスタ２２には表示データＤＡが供給される。レジスタ２２は、タイミングパルスＤＬＰに従い、表示データＤＡを記憶する。レジスタ２２に１行分の表示データＤＡが記憶されると、表示制御回路１１はラッチ回路２３に対してラッチパルスＬＰを出力する。ラッチ回路２３は、ラッチパルスＬＰを受け取ると、レジスタ２２に記憶された表示データを保持する。Ｄ／Ａコンバータ２４は、各データ線Ｓｊに１つずつ設けられる。Ｄ／Ａコンバータ２４は、ラッチ回路２３に保持された表示データをアナログ信号電圧に変換し、対応するデータ線Ｓｊに与える。このようにソースドライバ回路１３は、データ線Ｓｊに対して表示データに応じた電位を与える表示信号出力回路として機能する。

なお、表示装置１０を小型、低コスト化するために、ゲートドライバ回路１２やソースドライバ回路１３の全部または一部を、ＣＧシリコンＴＦＴや多結晶シリコンＴＦＴなどを用いて画素回路Ａｉｊと同じ基板上に形成することが好ましい。

以下、各実施形態に係る表示装置に含まれる画素回路Ａｉｊの詳細を説明する。以下の説明では、スイッチ用ＴＦＴのゲート端子に与えられるハイレベル電位をＧＨ、ローレベル電位をＧＬという。

（第１の実施形態）
図２は、本発明の第１の実施形態に係る表示装置に含まれる画素回路の回路図である。図２に示す画素回路１００は、駆動用ＴＦＴ１１０、スイッチ用ＴＦＴ１１１〜１１５、コンデンサ１２０、および、有機ＥＬ素子１３０を備えている。スイッチ用ＴＦＴ１１１、１１３、１１４はｎチャネル型、他のＴＦＴはｐチャネル型である。

画素回路１００は、電源配線Ｖｐ、基準電源配線Ｖｒｅｆ、共通陰極Ｖｃｏｍ、走査線Ｇｉ、制御線ＡＺｉ、Ｒｉ、および、データ線Ｓｊに接続されている。このうち、電源配線Ｖｐ（第１の電源配線）と共通陰極Ｖｃｏｍ（第２の電源配線）にはそれぞれ一定の電位ＶＤＤ、ＶＳＳが印加され、基準電源配線Ｖｒｅｆ（第３の電源配線）には基準電位Ｖｓｔｄが印加される。共通陰極Ｖｃｏｍは、表示装置内のすべての有機ＥＬ素子１３０の共通電極となる。

画素回路１００では、電源配線Ｖｐと共通陰極Ｖｃｏｍとを結ぶ経路上に電源配線Ｖｐ側から順に、駆動用ＴＦＴ１１０、スイッチ用ＴＦＴ１１５および有機ＥＬ素子１３０が直列に設けられている。駆動用ＴＦＴ１１０のゲート端子には、コンデンサ１２０の一方の電極が接続されている。コンデンサ１２０の他方の電極とデータ線Ｓｊとの間には、スイッチ用ＴＦＴ１１１が設けられている。以下、駆動用ＴＦＴ１１０とコンデンサ１２０の接続点をＡ、コンデンサ１２０とスイッチ用ＴＦＴ１１１の接続点をＢという。接続点Ｂと基準電源配線Ｖｒｅｆとの間にはスイッチ用ＴＦＴ１１２が設けられ、接続点Ａと駆動用ＴＦＴ１１０のドレイン端子との間にはスイッチ用ＴＦＴ１１３が設けられ、接続点Ａと接続点Ｂとの間にはスイッチ用ＴＦＴ１１４が設けられている。

スイッチ用ＴＦＴ１１１、１１２、１１５のゲート端子は走査線Ｇｉに接続され、スイッチ用ＴＦＴ１１３のゲート端子は制御線ＡＺｉに接続され、スイッチ用ＴＦＴ１１４のゲート端子は制御線Ｒｉに接続されている。走査線Ｇｉおよび制御線ＡＺｉ、Ｒｉの電位はゲートドライバ回路１２によって制御され、データ線Ｓｊの電位はソースドライバ回路１３によって制御される。

図３は、画素回路１００のタイミングチャートである。図３には、走査線Ｇｉ、制御線ＡＺｉ、Ｒｉおよびデータ線Ｓｊに印加される電位の変化と、接続点Ａ、Ｂの電位の変化とが示されている。図３では、時刻ｔ０から時刻ｔ５までが１水平走査期間に相当する。以下、図３を参照して、画素回路１００の動作を説明する。

時刻ｔ０より前では、走査線Ｇｉと制御線ＡＺｉ、Ｒｉの電位はＧＬ（ローレベル）に、データ線Ｓｊの電位は前回の表示データ（１行前に走査された画素回路に書き込まれた表示データ）に応じたレベルに制御される。このため、スイッチ用ＴＦＴ１１２、１１５は導通状態、スイッチ用ＴＦＴ１１１、１１３、１１４は非導通状態となる。また、接続点Ａの電位は画素回路１００に前回書き込まれた表示データに応じた電位となり、接続点Ｂの電位はＶｓｔｄとなる。

時刻ｔ０において走査線Ｇｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ１１１が導通状態に、スイッチ用ＴＦＴ１１２、１１５が非導通状態に変化する。走査線Ｇｉの電位がＧＨである間（時刻ｔ０から時刻ｔ５までの間）、スイッチ用ＴＦＴ１１５は非導通状態にあるので、有機ＥＬ素子１３０に電流は流れず、有機ＥＬ素子１３０は発光しない。

走査線Ｇｉの電位がＧＨである間、データ線Ｓｊの電位は今回の表示データに応じたレベル電位（以下、データ電位Ｖｄａｔａという）に制御される。すなわち、データ線Ｓｊには、選択走査期間に一定となるデータ電位Ｖｄａｔａが印加される。この間、接続点Ｂはスイッチ用ＴＦＴ１１１を介してデータ線Ｓｊに接続されるので、接続点Ｂの電位はＶｄａｔａとなる。また、時刻ｔ０から時刻ｔ１までの間、スイッチ用ＴＦＴ１１３、１１４は非導通状態であるので、接続点Ｂの電位がＶｓｔｄからＶｄａｔａに変化すると、接続点Ａの電位も同じ量（Ｖｄａｔａ−Ｖｓｔｄ）だけ変化する。

次に時刻ｔ１において制御線Ｒｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ１１４が導通状態に変化する。これにより、接続点Ａと接続点Ｂが接続される。接続点Ａはスイッチ用ＴＦＴ１１１、１１４を介してデータ線Ｓｊに接続されるので、接続点Ａの電位もＶｄａｔａに変化し、コンデンサ１２０に保持される電位差はゼロになる。

データ電位Ｖｄａｔａは、駆動用ＴＦＴ１１０の特性、基準電位Ｖｓｔｄおよび表示データに基づき決定される。また、データ電位Ｖｄａｔａは、接続点Ａ（駆動用ＴＦＴ１１０のゲート端子）に印加したときに駆動用ＴＦＴ１１０が導通状態となる範囲内で決定される。したがって、時刻ｔ１以降、駆動用ＴＦＴ１１０は必ず導通状態となる。なお、駆動用ＴＦＴ１１０が導通状態となってもスイッチ用ＴＦＴ１１５が非導通状態である間（すなわち、走査線Ｇｉの電位がＧＨである間）は、有機ＥＬ素子１３０に電流は流れず、有機ＥＬ素子１３０は発光しない。

次に時刻ｔ２において制御線Ｒｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ１１４が非導通状態に変化する。これにより、接続点Ａはデータ線Ｓｊから切り離され、接続点Ａの電位は一旦Ｖｄａｔａに固定される。

次に時刻ｔ３において制御線ＡＺｉの電位がＧＨに変化すると、スイッチ用ＴＦＴ１１３が導通状態に変化する。これにより駆動用ＴＦＴ１１０のゲート端子とドレイン端子が短絡され、駆動用ＴＦＴ１１０はダイオード接続となる。時刻ｔ１から時刻ｔ２までの間、接続点Ａにはデータ電位Ｖｄａｔａが印加され、時刻ｔ３以降も接続点Ａの電位はコンデンサ１２０によってＶｄａｔａに保たれる。したがって、時刻ｔ３では、駆動用ＴＦＴ１１０は必ず導通状態となる。

時刻ｔ３以降、電源配線Ｖｐから駆動用ＴＦＴ１１０とスイッチ用ＴＦＴ１１３を経由して接続点Ａに電流が流れ込み、接続点Ａの電位（駆動用ＴＦＴ１１０のゲート端子電位）は駆動用ＴＦＴ１１０が導通状態である間は上昇する。駆動用ＴＦＴ１１０は、ゲート−ソース間電圧が閾値電圧Ｖｔｈ（ｐチャネル型の駆動用ＴＦＴ１１０では負の値）になると、非導通状態に変化する。したがって、接続点Ａの電位は（ＶＤＤ＋Ｖｔｈ）まで上昇し、駆動用ＴＦＴ１１０は閾値状態（ゲート−ソース間の電位差が閾値電圧Ｖｔｈに等しい状態）となる。

次に時刻ｔ４において制御線ＡＺｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ１１３が非導通状態に変化する。このときコンデンサ１２０には、接続点ＡとＢの電位差（ＶＤＤ＋Ｖｔｈ−Ｖｄａｔａ）が保持される。

次に時刻ｔ５において走査線Ｇｉの電位がＧＬに変化すると、スイッチ用ＴＦＴ１１２、１１５が導通状態に、スイッチ用ＴＦＴ１１１が非導通状態に変化する。これにより、接続点Ｂは、データ線Ｓｊから切り離され、スイッチ用ＴＦＴ１１２を介して基準電源配線Ｖｒｅｆに接続される。このため、接続点Ｂの電位はＶｄａｔａからＶｓｔｄに変化し、これに伴い、接続点Ａの電位も同じ量（Ｖｓｔｄ−Ｖｄａｔａ；以下、ＶＢという）だけ変化して（ＶＤＤ＋Ｖｔｈ＋ＶＢ）となる。

時刻ｔ５以降ではスイッチ用ＴＦＴ１１５は導通状態にあるので、電源配線Ｖｐから駆動用ＴＦＴ１１０とスイッチ用ＴＦＴ１１５を経由して有機ＥＬ素子１３０に電流が流れる。駆動用ＴＦＴ１１０を流れる電流の量はゲート端子電位（ＶＤＤ＋Ｖｔｈ＋ＶＢ）に応じて増減するが、時刻ｔ３から時刻ｔ４の間に駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈのばらつきを補償する処理が行われたために、駆動用ＴＦＴ１１０には電位差ＶＢ（＝Ｖｓｔｄ−Ｖｄａｔａ）に応じた電流が流れる。したがって、駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈの値にかかわらず、有機ＥＬ素子１３０には基準電位とデータ電位の差（Ｖｓｔｄ−Ｖｄａｔａ）に応じた量の電流が流れ、有機ＥＬ素子１３０は指定された輝度で発光する。

上記の動作では、時刻ｔ２においてスイッチ用ＴＦＴ１１４が非導通状態に変化した後に、時刻ｔ３においてスイッチ用ＴＦＴ１１３が導通状態に変化する。したがって、電源配線Ｖｐから駆動用ＴＦＴ１１０とスイッチ用ＴＦＴ１１２〜１１４を経由して基準電源配線Ｖｒｅｆに電流が流れ込むことを防止し、基準電位Ｖｓｔｄを安定に保つことができる。

また、上記の動作では、時刻ｔ４においてスイッチ用ＴＦＴ１１３が非導通状態に変化した後に、時刻ｔ５においてスイッチ用ＴＦＴ１１１が非導通状態に、スイッチ用ＴＦＴ１１２が導通状態に変化する。したがって、電源配線Ｖｐから駆動用ＴＦＴ１１０とスイッチ用ＴＦＴ１１３を経由して接続点Ａに電流が流れ込むことを防止し、駆動用ＴＦＴ１１０のゲート端子電位を正確に保持することができる。

さらに、データ電位Ｖｄａｔａを（ＶＤＤ＋Ｖｔｈ）よりも低く設定する（すなわち、ＶＤＤ＋Ｖｔｈ＞Ｖｄａｔａとする）ことにより、時刻ｔ１から時刻ｔ３において、駆動用ＴＦＴ１１０を必ず導通状態に設定することができる。一般にＴＦＴに流れる電流を制御する場合、ＴＦＴの特性とソース電源の電位に応じてゲート電位は一意に決められるため、データ電位の絶対値は固定的に決められる。これに対して、画素回路１００では、駆動用ＴＦＴ１１０のゲート電位はデータ電位Ｖｄａｔａと基準電位Ｖｓｔｄによって決まり、有機ＥＬ素子１３０に流れる電流の量は両者の差（Ｖｓｔｄ−Ｖｄａｔａ）によって決まる。

このため、画素回路１００では、駆動用ＴＦＴ１１０の特性にかかわらず、各スイッチ用ＴＦＴを制御可能な範囲内で、データ電位Ｖｄａｔａと基準電位Ｖｓｔｄをそれぞれ自由に選択することができる。したがって、駆動用ＴＦＴ１１０を確実に導通状態に設定できる電位をデータ電位Ｖｄａｔａとして選択しても、基準電位Ｖｓｔｄを好適に調整することにより、所望の量の電流が流れるように駆動用ＴＦＴ１１０を制御することができる。このため、基準電源配線Ｖｒｅｆから独立した初期化用の電源配線を設ける必要がない。したがって、配線数を増やすことなく、データ電位Ｖｄａｔａを用いて駆動用ＴＦＴ１１０を初期化し、回路を簡素化することができる。

以上に示すように、本実施形態に係る表示装置によれば、駆動用ＴＦＴ１１０を導通状態とするデータ電位Ｖｄａｔａをデータ線Ｓｊに印加し、スイッチ用ＴＦＴ１１１、１１４を導通状態に制御することにより、駆動用ＴＦＴ１１０のゲート端子にデータ電位Ｖｄａｔａを与え、画素回路の以前の状態にかかわらず、駆動用ＴＦＴ１１０を必ず導通状態に設定することができる。

したがって、その後にスイッチ用ＴＦＴ１１３を導通状態に、スイッチ用ＴＦＴ１１４、１１５を非導通状態に制御したときに、駆動用ＴＦＴ１１０を確実に閾値状態に設定し、駆動用ＴＦＴ１１０から有機ＥＬ素子１３０に流れる電流を遮断することができる。これにより、駆動用ＴＦＴ１１０を正しく閾値状態に設定すると共に、有機ＥＬ素子１３０の不要な発光を防止することができる。不要な発光を防止できれば、表示画面のコントラストが向上し、有機ＥＬ素子１３０の寿命も長くなる。

さらに、スイッチ用ＴＦＴ１１３、１１４のいずれか一方を必ず非導通状態とすることにより、電源配線Ｖｐと基準電源配線Ｖｒｅｆが接続されることを防止し、基準電位Ｖｓｔｄを常に安定させることができる。これにより、ある画素回路１００に対する補償動作によって他の画素回路の輝度が変動することを防止し、表示品位を高めることができる。

（第２の実施形態）
図４は、本発明の第２の実施形態に係る表示装置に含まれる画素回路の回路図である。図４に示す画素回路２００は、駆動用ＴＦＴ２１０、スイッチ用ＴＦＴ２１１〜２１５、コンデンサ２２０、および、有機ＥＬ素子２３０を備えている。スイッチ用ＴＦＴ２１１、２１３、２１４はｎチャネル型、他のＴＦＴはｐチャネル型である。

画素回路１００（図２）では、スイッチ用ＴＦＴ１１４は接続点Ａと接続点Ｂの間に設けられている。これに対して画素回路２００では、スイッチ用ＴＦＴ２１４は接続点Ａとデータ線Ｓｊとの間に設けられている。この点を除き、画素回路２００の構成は、画素回路１００と同じである。画素回路２００は、画素回路１００と同様に、電源配線Ｖｐ、基準電源配線Ｖｒｅｆ、共通陰極Ｖｃｏｍ、走査線Ｇｉ、制御線ＡＺｉ、Ｒｉ、および、データ線Ｓｊに接続されている。これらの信号線には画素回路１００と同じ電位が印加され（図３を参照）、画素回路２００は画素回路１００と同様に動作する。

画素回路２００を備えた表示装置によれば、画素回路１００を備えた表示装置と同じ効果が得られる。また、画素回路１００では、接続点Ｂに配線が集中するためにレイアウトが困難になることあるが、画素回路２００によれば、接続点Ｂに接続される配線の本数を減らし、レイアウトを容易にすることができる。

（第３の実施形態）
図５は、本発明の第３の実施形態に係る表示装置に含まれる画素回路の回路図である。図５に示す画素回路３００は、駆動用ＴＦＴ３１０、スイッチ用ＴＦＴ３１１〜３１４、コンデンサ３２０、および、有機ＥＬ素子３３０を備えている。スイッチ用ＴＦＴ３１１、３１３、３１４はｎチャネル型、他のＴＦＴはｐチャネル型である。

画素回路３００は、画素回路１００（図２）と以下の点で相違する。画素回路３００では、有機ＥＬ素子３３０のカソード端子は、共通陰極Ｖｃｏｍではなく、陰極配線ＣＡｉに接続されている。また、画素回路３００はスイッチ用ＴＦＴ１１５に対応したＴＦＴを備えておらず、駆動用ＴＦＴ３１０と有機ＥＬ素子３３０は直接接続されている。陰極配線ＣＡｉの電位は、表示装置１０に含まれる電源切替回路（図示せず）によって個別に制御される。画素回路３００は、電源配線Ｖｐ、基準電源配線Ｖｒｅｆ、陰極配線ＣＡｉ、走査線Ｇｉ、制御線ＡＺｉ、Ｒｉ、および、データ線Ｓｊに接続されている。

図６は、画素回路３００のタイミングチャートである。図６には、走査線Ｇｉ、制御線ＡＺｉ、Ｒｉ、陰極配線ＣＡｉおよびデータ線Ｓｊに印加される電位の変化と、接続点Ａ、Ｂの電位の変化とが示されている。図６では、時刻ｔ０から時刻ｔ５までが１水平走査期間に相当する。図６に示す電位は、陰極配線ＣＡｉの電位を除き、図３と同じように変化する。

図６に示すように、陰極配線ＣＡｉの電位は、時刻ｔ０から時刻ｔ５までの間は所定のレベルＶＣＣに、それ以外のときはＶＳＳに制御される。電位ＶＣＣは、駆動用ＴＦＴ３１０と有機ＥＬ素子３３０を直列に接続した回路の一端に電位ＶＤＤを印加し、他端に電位ＶＣＣを印加したときに、有機ＥＬ素子３３０への印加電圧が有機ＥＬ素子３３０の発光閾値電圧より低くなるように決定される。このため、陰極配線ＣＡｉの電位がＶＣＣである間（時刻ｔ０から時刻ｔ５までの間）、有機ＥＬ素子３３０に発光に寄与する電流は流れず、有機ＥＬ素子３３０は発光しない。以上の点を除き、画素回路３００の動作は画素回路１００と同じである。

このように本実施形態に係る表示装置では、画素回路に対する選択走査期間には、陰極配線ＣＡｉの電位は有機ＥＬ素子３３０に電流が流れないレベルに制御される。したがって、電源配線Ｖｐと陰極配線ＣＡｉとを結ぶ経路上にスイッチ用ＴＦＴを設けなくても、第１の実施形態と同じ効果を得ることができる。

以上に示すように、本発明の各実施形態に係る表示装置によれば、駆動用ＴＦＴの閾値電圧のばらつきを正しく補償し、有機ＥＬ素子の不要な発光を防止するとともに、ある画素回路に対する閾値電圧の補償動作によって他の画素回路の輝度が変動することを防止し、表示品位を向上させることができる。また、本発明は各実施形態に限定されるものではなく、各実施形態の特徴を適宜組み合わせることもできる。

また、各実施形態ではいずれもｐチャネル型の駆動用ＴＦＴを用いたが、走査線および制御線の電位、電源電圧、並びに、データ電位を適宜調整することにより、ｎチャネル型の駆動用ＴＦＴを用いることもできる。同様に、スイッチ用ＴＦＴにも逆極性のＴＦＴを用いることもできる。

本発明の表示装置は、駆動素子の閾値電圧のばらつきを正しく補償すると共に、ある画素回路に対する閾値電圧の補償動作によって他の画素回路の輝度が変動することを防止できるという効果を奏するので、有機ＥＬディスプレイなどの電流駆動型の表示素子を備えた各種の表示装置に利用することができる。

Claims (8)

1. 電流駆動型の表示装置であって、
   複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、
   前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、
   前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを備え、
   前記画素回路は、
   第１の電源配線と第２の電源配線との間に設けられた電気光学素子と、
   前記第１の電源配線と前記第２の電源配線との間に、前記電気光学素子と直列に設けられた駆動素子と、
   前記駆動素子の制御端子に第１の電極が接続されたコンデンサと、
   前記コンデンサの第２の電極と前記データ線との間に設けられた第１のスイッチング素子と、
   前記コンデンサの第２の電極と第３の電源配線との間に設けられた第２のスイッチング素子と、
   前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた第３のスイッチング素子と、
   一端が前記駆動素子の制御端子に接続され、他端が前記コンデンサの第２の電極に接続され、前記第１のスイッチング素子が導通状態である間に導通状態となる第４のスイッチング素子とを含む、表示装置。
2. 電流駆動型の表示装置であって、
   複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、
   前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、
   前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを備え、
   前記画素回路は、
   第１の電源配線と第２の電源配線との間に設けられた電気光学素子と、
   前記第１の電源配線と前記第２の電源配線との間に、前記電気光学素子と直列に設けられた駆動素子と、
   前記駆動素子の制御端子に第１の電極が接続されたコンデンサと、
   前記コンデンサの第２の電極と前記データ線との間に設けられた第１のスイッチング素子と、
   前記コンデンサの第２の電極と第３の電源配線との間に設けられた第２のスイッチング素子と、
   前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた第３のスイッチング素子と、
   一端が前記駆動素子の制御端子に接続され、他端が前記データ線に接続され、前記第１のスイッチング素子が導通状態である間に導通状態となる第４のスイッチング素子とを含む、表示装置。
3. 前記画素回路に対する選択走査期間には、
   第１の期間では、前記第１および第４のスイッチング素子が導通状態に、前記第２および第３のスイッチング素子が非導通状態に制御され、
   次に第２の期間では、前記第１および第３のスイッチング素子が導通状態に、前記第２および第４のスイッチング素子が非導通状態に制御され、
   次に第３の期間では、前記第１、第３および第４のスイッチング素子が非導通状態に、前記第２のスイッチング素子が導通状態に制御されることを特徴とする、請求項１または２に記載の表示装置。
4. 前記画素回路は、前記駆動素子と前記電気光学素子との間に設けられた第５のスイッチング素子をさらに含む、請求項１または２に記載の表示装置。
5. 前記画素回路に対する選択走査期間には、前記第２の電源配線の電位は、前記電気光学素子への印加電圧が発光閾値電圧より低くなるように制御されることを特徴とする、請求項１または２に記載の表示装置。
6. 前記データ線には、前記駆動素子を導通状態に設定でき、かつ、前記画素回路に対する選択走査期間には一定となる電位が与えられることを特徴とする、請求項１または２に記載の表示装置。
7. 前記電気光学素子は有機ＥＬ素子で構成されていることを特徴とする、請求項１または２に記載の表示装置。
8. 前記駆動素子および前記画素回路内のすべてのスイッチング素子は、薄膜トランジスタで構成されていることを特徴とする、請求項１または２に記載の表示装置。

Images