TWI798958B - Ic晶片測試用的無探針式測試裝置與ic晶片測試方法 - Google Patents
Ic晶片測試用的無探針式測試裝置與ic晶片測試方法 Download PDFInfo
- Publication number
- TWI798958B TWI798958B TW110143654A TW110143654A TWI798958B TW I798958 B TWI798958 B TW I798958B TW 110143654 A TW110143654 A TW 110143654A TW 110143654 A TW110143654 A TW 110143654A TW I798958 B TWI798958 B TW I798958B
- Authority
- TW
- Taiwan
- Prior art keywords
- ceramic interposer
- chip
- solder
- copper core
- testing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
IC晶片測試用的無探針式測試裝置與IC晶片測試方法,所述無探針式測試裝置包括包括載板、設置於載板上的陶瓷中介板以及數個銅核球。所述陶瓷中介板具有第一表面、第二表面以及數個連接點,陶瓷中介板的第二表面面對所述載板。每個連接點具有數個通孔貫通第一與第二表面,且每個通孔的內側壁面具有金屬化層。所述金屬化層延伸至部分第一表面與所述第二表面,且每個連接點中的金屬化層延伸至所述第二表面的延伸部位面積小於金屬化層延伸至所述第一表面的延伸部位面積。所述銅核球則設置於載板與陶瓷中介板的每個連接點的通孔之間。
Description
本發明是有關於一種積體電路(IC)晶片測試技術,且特別是有關於一種IC晶片測試用的無探針式測試裝置與IC晶片測試方法。
IC晶片測試是IC製造流程中重要的一環,以確保晶片出貨的品質合乎要求。尤其是特定應用積體電路(ASIC)的測試,因為ASIC是依產品需求不同而全定製的特殊規格積體電路,所以需要量身訂做的測試裝置。
目前已有的測試裝置大多採用具有探針(pogo pin)的測試裝置,主要是先將ASIC晶片焊接到帶有探針的測試座(socket),再將測試座的探針插到載板上進行測試。由於探針長度大約4 mm,所以載板到待測ASIC晶片的距離至少有4 mm,其間經由探針產生的接觸電阻約70 mOhm,而導致IR壓降效應(IR drop effect),成為影響ASIC晶片是否符合要求的因素之一。
因此,業界在測試調適階段(testing debugging phase)遭遇瓶頸時傾向先排除接觸電阻影響(contact resistance affection)。然而,實際上目前測試裝置的設計仍無法達到前述需求。
本發明提供一種IC晶片測試用的無探針式測試裝置,可進一步排除測試過程的接觸電阻影響,以得到精確的測試結果。
本發明另提供一種IC晶片測試方法,適用於ASIC的測試。
本發明的IC晶片測試用的無探針式測試裝置,包括載板(load board)、設置於載板上的陶瓷中介板(interposer)以及銅核球(Cu core ball)。所述陶瓷中介板具有第一表面、第二表面以及數個連接點,每個連接點具有數個通孔貫通第一與第二表面,陶瓷中介板的第二表面面對所述載板。每個通孔的內側壁面具有金屬化層,且所述金屬化層延伸至部分第一表面與所述第二表面,且每個連接點中的金屬化層延伸至所述第二表面的延伸部位面積小於其延伸至所述第一表面的延伸部位面積。所述銅核球則設置於載板與陶瓷中介板的每個連接點的通孔之間。
在本發明的一實施例中,上述裝置還可包括數個接點組件(contact component),設置於所述載板面對陶瓷中介板的表面上,其中各個接點組件與各個銅核球電性接觸。
在本發明的一實施例中,上述接點組件中的每一個包括主接墊、影子接墊(shadow pad)、接線以及防焊層。所述影子接墊與主接墊相隔一距離,且影子接墊的尺寸小於主接墊的尺寸。所述接線連結影子接墊至主接墊。所述防焊層則形成在接線的表面。
在本發明的一實施例中,上述影子接墊與銅核球電性接觸。
在本發明的一實施例中,上述測試裝置還可包括焊球,形成在每個連接點的金屬化層的延伸部位上。
在本發明的一實施例中,形成上述焊球的焊料內含的表面活性劑的濃度與每個通孔的大小成反比。
在本發明的一實施例中,上述陶瓷中介板的每個連接點中的通孔數目為3個以上。
在本發明的一實施例中,上述陶瓷中介板還可包括補強件(stiffener),設置在陶瓷中介板的周緣,且補強件的厚度大於陶瓷中介板具有連接點的部位的厚度。
本發明的使用上述的裝置進行的IC晶片測試方法,包括使用第一錫膏將一IC晶片附著到陶瓷中介板的第一表面上的連接點的金屬化層,再進行第一迴焊(reflow),使所述陶瓷中介板與所述IC晶片接合,且部分第一錫膏滲入陶瓷中介板的通孔。然後。使用第二錫膏將數個銅核球附著到陶瓷中介板的第二表面上的數個連接點的金屬化層,再進行第二迴焊,使所述陶瓷中介板與所述銅核球接合。之後,將銅核球接合至載板。
在本發明的另一實施例中,上述第二迴焊的溫度低於上述第一迴焊的溫度。
在本發明的另一實施例中,上述第一錫膏的熔點高於上述第二錫膏的熔點。
在本發明的另一實施例中,將上述銅核球接合至載板的方法包括使用第三錫膏將接合在陶瓷中介板的銅核球附著到所述載板,再第三迴焊。
基於上述,本發明的測試裝置捨棄已有的測試座裝置,改用陶瓷中介板以及銅核球的方式,且陶瓷中介板中有通孔,使IC晶片的焊球滲入通孔、降低其高度,因此能減少陶瓷中介板厚度的距離效應。因此,IC晶片(如ASIC)可通過陶瓷中介板/銅核球結合為一完整單元而接合至測試用載板,以排除接觸電阻影響,達成「類直接安置(Directly-Mounted Like)」的測試驗證。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
下文列舉實施例並配合所附圖式來進行詳細地說明,但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外,圖式僅以說明為目的,並未依照原尺寸作圖。為了方便理解,下述說明中相同的元件將以相同之符號標示來說明。另外,關於文中所使用「包含」、「包括」、「具有」等等用語,均為開放性的用語;也就是指包含但不限於。而且,文中所提到的方向性用語,例如:「上」、「下」等,僅是用以參考圖式的方向。因此,使用的方向性用語是用來說明,而並非用來限制本發明。
圖1是依照本發明的第一實施例的一種IC晶片測試用的無探針式測試裝置的橫截面示意圖。
請參照圖1,第一實施例的IC晶片測試用的無探針式測試裝置10,包括載板(load board)100、設置於載板100上的陶瓷中介板(interposer)110以及銅核球(Cu core ball)120。所述陶瓷中介板110具有第一表面112、第二表面114以及數個連接點116,每個連接點116具有數個通孔118貫通第一表面112與第二表面114,且陶瓷中介板110的厚度可小於1 mm,如小於0.5 mm或在0.3 mm以下。圖1中的每一連接點116雖只顯示一個通孔118,但應知本圖為剖面圖,所以在不同剖面還具有其他未於圖1示出的通孔118。所述銅核球120則設置於陶瓷中介板110的每個連接點116的通孔118與載板100之間。在本實施例中,每個通孔118的內側壁面118a具有金屬化層(未繪示),且所述金屬化層延伸至部分第一表面112與部分第二表面114。陶瓷具有低翹曲特性,低翹曲率(warpage rate)有利於銅核球120的功用,使陶瓷中介板110和載板100之間有良好的電連接。銅核球120一般是指核心部分為銅、表面塗佈有鎳與焊料的球體,由於銅核球120的核心銅材熔點高達1080 °C,遠高於迴焊溫度,故迴焊時核心銅材不會熔化,於是迴焊時可強力支撐IC晶片130以及陶瓷中介板110重量,以避免迴焊時有焊料塌陷問題,且IC晶片130至載板100的距離,可縮減至1 mm以下,因此與探針式測試裝置相比,能大幅降低接觸電阻的影響。
在一實施例中,測試裝置10還可包括焊球122,形成在每個連接點116的金屬化層的延伸部位上,且待測的IC晶片130被接合在陶瓷中介板110上,其中焊球122的位置例如在IC晶片130的接墊與陶瓷中介板110的連接點116之間,可經由迴焊達到電性接合IC晶片130與陶瓷中介板110的效果。由於形成焊球122的焊料在迴焊過程會滲入通孔118,所以迴焊後的焊球122高度會降低,使電流路徑縮短,可減少陶瓷中介板110厚度的距離效應;亦即IC晶片130與銅核球120經由熔融焊球122更接近地聯結在一起,有利於降低電阻。焊球122滲入通孔118的程度可以是完全填滿通孔118或者滲入通孔118的一部分。
而且,可通過調整用來形成焊球122的焊料內含的表面活性劑的濃度,來配合IC晶片130的重量與陶瓷中介板110的結構。若是以相同重量的IC晶片130來看,所述焊料的表面活性劑的濃度可與每個通孔118的大小成反比。由於焊料中的表面活性劑的濃度會改變焊料對於被焊物(結構)的表面張力,亦即焊料中的表面活性劑的濃度愈高,焊料的散錫性愈好;反之,焊料中的表面活性劑的濃度愈低,焊料的散錫性愈差。因此,當通孔118較大,則不需要散錫性太好的焊料,所以可略微降低焊料中的表面活性劑的濃度,以確保液態焊料滲入通孔118填滿但不流洩;當通孔118較小,則需略微增加焊料中的表面活性劑的濃度,使焊料能順利擴展並滲入通孔118內,例如原本焊料中的表面活性劑的濃度是1 wt%,可通過增加至1.3 wt%或1.5 wt%來降低表面張力。綜上所述,本發明可通過使IC晶片130的重量和焊料的表面張力取得平衡,達到使液態焊料流入通孔118而不從底部流洩的結果。
圖2是圖1的IC晶片測試用的無探針式測試裝置中的載板的上視圖。
請參照圖2,載板100在面對陶瓷中介板的表面上可設置數個接點組件(contact component)200,且各個接點組件200可與各個銅核球(圖1的118)電性接觸。在本實施例中,每個接點組件200可包括主接墊202、影子接墊(shadow pad)204、接線206以及防焊層(未示出)。所述影子接墊204與主接墊202相隔一距離,且影子接墊204的尺寸小於主接墊202的尺寸。所述接線206連結影子接墊204至主接墊202,所以影子接墊204與主接墊202電性連接等同於一個接墊。所述防焊層則形成在接線206表面,以免迴焊過程中焊料迴流至主接墊202。在一實施例中,主接墊202的大小例如0.6 mm、主接墊202之間的間距(pitch)p1例如1.0 mm、影子接墊204的大小例如0.4 mm、影子接墊204的之間的間距p2例如1.0 mm;然而本發明並不限於此,前述結構的尺寸可依待測的IC晶片設計作變更。主接墊202的大小與傳統載板上的接墊大小一樣或略小。由於空間限制,影子接墊204的大小約略是主接墊202的大小的0.33倍,或者每個影子接墊204的大小與單一銅核球(圖1的118)的投影面積相近,以使影子接墊204與銅核球電性接觸,但銅核球不接觸到另一接點組件200中的影子接墊204和主接墊202,且在移除銅核球後主接墊202不會有殘留焊錫。因此,本實施例的無探針式測試裝置10中的載板100除可用於搭配圖1中的陶瓷中介板(interposer)與銅核球(Cu core ball)的測試;若是不考慮接觸電阻的影響,也可用於目前帶有探針的測試座(未繪示)的測試裝置,且主接墊202的大小可設計成探針可適當接觸的大小。然而,本發明並不限於此;在另一實施例中,IC晶片測試用的無探針式測試裝置10的接點組件可省略上述主接墊202與接線206,只保留影子接墊204。
為了更清楚陶瓷中介板110的連接點116部位的詳細結構,請同時參照圖3A、圖3B與圖3C,其中圖3A是正面圖、圖3B是背面圖、圖3C是圖3A的I-I線段的橫截面示意圖。在第一實施例中,每個連接點116具有數個通孔118貫通第一表面112與第二表面114,且每個連接點116中的通孔118數目可依需求增加或減少,如圖3A的通孔118數目是5個,但本發明並不限於此,通孔118數目可為3個以上。在圖3C中,通孔118的內側壁面118a具有金屬化層300,且金屬化層300可延伸至部分第一表面112與部分第二表面114。當陶瓷中介板110的第二表面114面對載板(圖1的100),則連接點116中的金屬化層300延伸至第二表面114的延伸部位300a面積小於其延伸至第一表面112的延伸部位300b面積。一方面,圖1的焊球122(其直徑例如0.5 mm)可鋪設在面積較大的金屬化層300的延伸部位300b上;另一方面,圖1的銅核球120(其球徑例如0.2 mm)可接合至面積較小的金屬化層300的延伸部位300a。通孔118除了如圖所示是圓孔,也可用方孔或其他形狀的孔。
圖4是圖1的IC晶片測試用的無探針式測試裝置中的陶瓷中介板的立體示意圖。
請參照圖4,陶瓷中介板110的材料可以是具有低翹曲特性的陶瓷(與FR4板相比)。若是以相同規格的板材相比,FR4 PCB板的抗彎強度(flexural strength)約441 MPa、陶瓷PCB板的抗彎強度則約有650 MPa。而且,陶瓷中介板110可包括補強件(stiffener)400,以進一步降低翹曲率。補強件400設置在陶瓷中介板110的周緣,且補強件400的厚度大於陶瓷中介板110具有連接點116的部位的厚度(例如0.3 mm左右)。補強件400與陶瓷中介板110的材料如果相同,還可製作成一體成形式的結構。
若是以70 mm×70 mm、厚度0.32 mm的陶瓷PCB板作為對照,利用模擬軟體Inventor模擬中心承受100N的力量,其變形量約為0.4975 mm。在前述陶瓷PCB板的周緣加上一體成形的補強件(100 mm×100 mm、厚度10 mm),進行相同模擬得到的變形量約為0.06877 mm。因此,在原本的陶瓷PCB板的周緣多加30mm寬、10mm厚的補強件就能降低約86.2%的變形量。
圖5A至圖5E是依照本發明的第二實施例的一種IC晶片測試方法的流程示意圖,其中使用與第一實施例相同的元件符號來表示相同或近似的部分與構件,且相同或近似的部分與構件的相關內容也可參照第一實施例的內容,不再贅述。
請參照圖5A,首先使用含第一錫膏的焊料500,且焊料500內含的表面活性劑的濃度可依照需求調整,並將焊料500鋪設在陶瓷中介板110的第一表面112上的連接點116的金屬化層(延伸部位300b)。
然後,請參照圖5B,將IC晶片130通過焊料(圖5A的500)附著到延伸部位300b,並進行第一迴焊,使陶瓷中介板110與IC晶片130接合,且部分第一錫膏滲入陶瓷中介板110的通孔118,而使迴焊後的焊球122高度降低,因而縮短電流路徑,可減少陶瓷中介板110厚度的距離效應。IC晶片130與焊球122之間通常設置有接墊502和防焊層504。
接著,請參照圖5C,使用含第二錫膏的焊料506,並翻轉陶瓷中介板110,以便將焊料506鋪設在陶瓷中介板110的第二表面112上的連接點116的金屬化層(延伸部位300a)。
然後,請參照圖5D,將數個銅核球擺放到延伸部位300a的焊料506上,並進行第二迴焊,使所述陶瓷中介板110與所述銅核球120接合。當第二迴焊時銅核球120外層焊料(含錫膏)熔融,此時焊球122便可透過通孔118與銅核球120外層焊料對接,如同無界面(interfaceless)的焊球結合(balls binding)。在一實施例中,第二迴焊的溫度低於第一迴焊的溫度。在另一實施例中,第一錫膏的熔點高於第二錫膏的熔點。
之後,請參照圖5E,將銅核球120接合至載板100,例如使用含第三錫膏的焊料(未繪示)將接合在陶瓷中介板110的銅核球120附著到所述載板100,再第三迴焊。因此,IC晶片130/陶瓷中介板110/銅核球120結合為一完整單元而接合至載板100,以達成「類直接安置(Directly-Mounted Like)」的測試驗證目的。後續可利用去焊的方式,將載板100與其上的銅核球120、陶瓷中介板110、IC晶片130分離。由於載板100上的接點組件(圖2的200)包含主接墊,而銅核球120是焊在影子接墊,所以IC晶片130拆卸後不影響以後的測試生產。
綜上所述,本發明的測試裝置具有陶瓷中介板以及銅核球,且陶瓷中介板中有通孔,因此在接合IC晶片的過程中,焊料會滲入通孔,因此能減少陶瓷中介板厚度的距離效應,以避免接觸電阻影響。另外,形成上述焊球的焊料內含的表面活性劑的濃度可客製所需的表面張力行為,以使液態焊料流入通孔而不洩漏。至於載板上特定的接點組件能使載板具有多功能的測試方式,可用於本發明的測試裝置,也可用於帶有探針的測試座(socket)。此外,本發明的陶瓷中介板還可具有補強件,以加強其抗翹曲能力,有利於銅核球的使用,使陶瓷中介板和載板之間有良好的電連接。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:無探針式測試裝置
100:載板
110:陶瓷中介板
112:第一表面
114:第二表面
116:連接點
118:通孔
118a:內側壁面
120:銅核球
122:焊球
130:IC晶片
200:接點組件
202:主接墊
204:影子接墊
206:接線
300:金屬化層
300a、300b:延伸部位
400:補強件
500、506:焊料
502:接墊
504:防焊層
p1、p2:間距
圖1是依照本發明的第一實施例的一種IC晶片測試用的無探針式測試裝置的橫截面示意圖。
圖2是圖1的IC晶片測試用的無探針式測試裝置中的載板的上視圖。
圖3A是圖1中的陶瓷中介板的連接點的正面示意圖。
圖3B是圖3A的陶瓷中介板的連接點的背面示意圖。
圖3C是圖3A的陶瓷中介板的連接點沿I-I線段的橫截面示意圖。
圖4是圖1的IC晶片測試用的無探針式測試裝置中的陶瓷中介板的立體示意圖。
圖5A至圖5E是依照本發明的第二實施例的一種IC晶片測試方法的流程示意圖。
10:無探針式測試裝置
100:載板
110:陶瓷中介板
112:第一表面
114:第二表面
116:連接點
118:通孔
118a:內側壁面
120:銅核球
122:焊球
130:IC晶片
Claims (12)
- 一種IC晶片測試用的無探針式測試裝置,包括:載板(load board);陶瓷中介板(interposer),設置於所述載板上,其中所述陶瓷中介板具有第一表面、第二表面以及多數個連接點,所述陶瓷中介板的所述第二表面面對所述載板,其中每個所述連接點具有多數個通孔貫通所述第一表面與所述第二表面,每個所述通孔的內側壁面具有金屬化層,所述金屬化層延伸至部分所述第一表面與部分所述第二表面,且每個所述連接點中的所述金屬化層延伸至所述第二表面的延伸部位面積小於其延伸至所述第一表面的延伸部位面積;以及多數個銅核球(Cu core ball),設置於所述載板與所述陶瓷中介板的每個所述連接點的所述多數個通孔之間。
- 如請求項1所述的IC晶片測試用的無探針式測試裝置,更包括多數個接點組件(contact component),設置於所述載板面對所述陶瓷中介板的表面上,其中所述多數個接點組件中的一個與所述多數個銅核球中的一個電性接觸。
- 如請求項2所述的IC晶片測試用的無探針式測試裝置,其中每個所述接點組件包括:主接墊;影子接墊(shadow pad),與所述主接墊相隔一距離,且所述影子接墊的尺寸小於所述主接墊的尺寸; 接線,連結所述影子接墊至所述主接墊;以及防焊層,形成在所述接線的表面。
- 如請求項3所述的IC晶片測試用的無探針式測試裝置,其中所述影子接墊與所述銅核球電性接觸。
- 如請求項1所述的IC晶片測試用的無探針式測試裝置,更包括焊球,形成在每個所述連接點的所述金屬化層的延伸部位上。
- 如請求項5所述的IC晶片測試用的無探針式測試裝置,其中形成所述焊球的焊料內含的表面活性劑的濃度與每個所述通孔的大小成反比。
- 如請求項1所述的IC晶片測試用的無探針式測試裝置,其中所述陶瓷中介板的每個所述連接點中的所述通孔的數目為3個以上。
- 如請求項1所述的IC晶片測試用的無探針式測試裝置,其中所述陶瓷中介板更包括補強件(stiffener),設置在所述陶瓷中介板的周緣,且所述補強件的厚度大於所述陶瓷中介板具有所述多數個連接點的部位的厚度。
- 一種使用如請求項1~8中任一項所述的IC晶片測試用的無探針式測試裝置進行的IC晶片測試方法,包括:使用第一錫膏將一IC晶片附著到所述陶瓷中介板的所述第一表面上的所述多數個連接點的所述金屬化層;進行第一迴焊,使所述陶瓷中介板與所述IC晶片接合,且部 分所述第一錫膏滲入所述陶瓷中介板的所述多數個通孔;使用第二錫膏將所述多數個銅核球附著到所述陶瓷中介板的所述第二表面上的所述多數個連接點的所述金屬化層;進行第二迴焊,使所述陶瓷中介板與所述銅核球接合;以及將所述銅核球接合至所述載板。
- 如請求項9所述的IC晶片測試方法,其中所述第二迴焊的溫度低於所述第一迴焊的溫度。
- 如請求項9所述的IC晶片測試方法,其中所述第一錫膏的熔點高於所述第二錫膏的熔點。
- 如請求項9所述的IC晶片測試方法,其中將所述銅核球接合至所述載板的方法包括:使用第三錫膏將接合在所述陶瓷中介板的所述多數個銅核球附著到所述載板;以及進行第三迴焊。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110143654A TWI798958B (zh) | 2021-11-24 | 2021-11-24 | Ic晶片測試用的無探針式測試裝置與ic晶片測試方法 |
US17/571,537 US11740260B2 (en) | 2021-11-24 | 2022-01-10 | Pogo pin-free testing device for IC chip test and testing method of IC chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110143654A TWI798958B (zh) | 2021-11-24 | 2021-11-24 | Ic晶片測試用的無探針式測試裝置與ic晶片測試方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI798958B true TWI798958B (zh) | 2023-04-11 |
TW202321701A TW202321701A (zh) | 2023-06-01 |
Family
ID=86384648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110143654A TWI798958B (zh) | 2021-11-24 | 2021-11-24 | Ic晶片測試用的無探針式測試裝置與ic晶片測試方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11740260B2 (zh) |
TW (1) | TWI798958B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170018492A1 (en) * | 2014-03-31 | 2017-01-19 | Toppan Printing Co., Ltd. | Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices |
TW201816900A (zh) * | 2016-08-01 | 2018-05-01 | 美商康寧公司 | 玻璃基底的電子封裝與其形成方法 |
TWI643534B (zh) * | 2018-02-07 | 2018-12-01 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
TW201918710A (zh) * | 2017-11-01 | 2019-05-16 | 中華精測科技股份有限公司 | 探針卡裝置及其信號傳輸模組 |
US20200105544A1 (en) * | 2018-09-28 | 2020-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-Out Packages And Methods Of Forming The Same |
TW202139395A (zh) * | 2018-08-30 | 2021-10-16 | 恆勁科技股份有限公司 | 覆晶封裝基板之核心結構及其製法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5603619A (en) * | 1995-07-20 | 1997-02-18 | Intel Corporation | Scalable test interface port |
JP2008135645A (ja) * | 2006-11-29 | 2008-06-12 | Toshiba Corp | 多層プリント配線板および多層プリント配線板の層間接合方法 |
CN102520340B (zh) | 2012-01-06 | 2016-08-03 | 日月光半导体制造股份有限公司 | 具有测试结构的半导体封装元件及其测试方法 |
US9040986B2 (en) | 2012-01-23 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three dimensional integrated circuit having a resistance measurement structure and method of use |
TWI638414B (zh) | 2015-08-14 | 2018-10-11 | 中華精測科技股份有限公司 | 晶圓測試介面組件及其嵌埋被動元件之轉接介面板結構 |
-
2021
- 2021-11-24 TW TW110143654A patent/TWI798958B/zh active
-
2022
- 2022-01-10 US US17/571,537 patent/US11740260B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170018492A1 (en) * | 2014-03-31 | 2017-01-19 | Toppan Printing Co., Ltd. | Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices |
TW201816900A (zh) * | 2016-08-01 | 2018-05-01 | 美商康寧公司 | 玻璃基底的電子封裝與其形成方法 |
TW201918710A (zh) * | 2017-11-01 | 2019-05-16 | 中華精測科技股份有限公司 | 探針卡裝置及其信號傳輸模組 |
TWI643534B (zh) * | 2018-02-07 | 2018-12-01 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
TW202139395A (zh) * | 2018-08-30 | 2021-10-16 | 恆勁科技股份有限公司 | 覆晶封裝基板之核心結構及其製法 |
US20200105544A1 (en) * | 2018-09-28 | 2020-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-Out Packages And Methods Of Forming The Same |
Also Published As
Publication number | Publication date |
---|---|
US11740260B2 (en) | 2023-08-29 |
US20230160925A1 (en) | 2023-05-25 |
TW202321701A (zh) | 2023-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6879041B2 (en) | Semiconductor device with joint structure having lead-free solder layer over nickel layer | |
TWI565014B (zh) | 半導體裝置及其製造方法 | |
US10490515B2 (en) | Semiconductor substrate having stress-absorbing surface layer | |
US20110133327A1 (en) | Semiconductor package of metal post solder-chip connection | |
US20150359102A1 (en) | Electronic Device, Test Board, and Semiconductor Device Manufacturing Method | |
JP2982729B2 (ja) | 半導体装置 | |
CA2687424C (en) | A contact pad and method of forming a contact pad for an integrated circuit | |
US20150243593A1 (en) | Method of Connecting a Semiconductor Package to a Board | |
JPWO2006064863A1 (ja) | プリント配線板 | |
JP2013526770A (ja) | ワイドバスメモリ及びシリアルメモリをチップ・スケール・パッケージフットプリント内のプロセッサに取り付けるための方法 | |
JP2005216696A (ja) | 中継基板、中継基板付き基板 | |
TWI798958B (zh) | Ic晶片測試用的無探針式測試裝置與ic晶片測試方法 | |
Lau et al. | Effects of voids on bump chip carrier (BCC++) solder joint reliability | |
JP5229267B2 (ja) | 電子装置 | |
Yamaji et al. | Development of highly reliable CSP | |
JP2007335652A (ja) | 半導体装置、回路基板及びそれらの製造方法 | |
WO2009045803A1 (en) | Ball grid array assembly and solder pad | |
JP2008141036A (ja) | プリント基板およびその製造方法 | |
US7015132B2 (en) | Forming an electrical contact on an electronic component | |
JP2005039240A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
CN116165507A (zh) | Ic芯片试验用的无探针式试验装置与ic芯片试验方法 | |
JP7410444B1 (ja) | 電子装置の製造方法および電子装置 | |
JP2005217201A (ja) | 中継基板、中継基板付き基板 | |
KR100771873B1 (ko) | 반도체 패키지 및 그 실장방법 | |
KR101133126B1 (ko) | 반도체 패키지 및 그 제조 방법 |