TWI661416B - 主動矩陣基板、及包含其之顯示裝置 - Google Patents

主動矩陣基板、及包含其之顯示裝置 Download PDF

Info

Publication number
TWI661416B
TWI661416B TW104112953A TW104112953A TWI661416B TW I661416 B TWI661416 B TW I661416B TW 104112953 A TW104112953 A TW 104112953A TW 104112953 A TW104112953 A TW 104112953A TW I661416 B TWI661416 B TW I661416B
Authority
TW
Taiwan
Prior art keywords
gate driver
gate
tft
signal
potential
Prior art date
Application number
TW104112953A
Other languages
English (en)
Other versions
TW201543460A (zh
Inventor
田中耕平
西山隆之
野間健史
米林諒
Original Assignee
日商夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商夏普股份有限公司 filed Critical 日商夏普股份有限公司
Publication of TW201543460A publication Critical patent/TW201543460A/zh
Application granted granted Critical
Publication of TWI661416B publication Critical patent/TWI661416B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本發明之目的在於提供一種技術，於在每一特定時間切換進行將一條閘極線切換為選擇狀態之驅動電路之情形時，防止停止動作之驅動電路之誤動作。設置於主動矩陣基板之各閘極線之複數個驅動電路各者具有：選擇電路部，其包含根據控制信號切換為接通狀態而對閘極線施加電壓之輸出用開關元件；內部配線，其連接於輸出用開關元件之閘極端子與閘極線；及電位控制電路部，其連接於內部配線，且根據控制信號而控制內部配線之電位。信號供給部係於每一特定時間對複數個驅動電路中之至少1個驅動電路供給電位控制信號，藉由電位控制電路部而將內部配線控制於較輸出用開關元件之閾值電壓更低之電位，且對其他驅動電路供給驅動信號，藉由選擇電路部對閘極線施加選擇電壓。

Description

主動矩陣基板、及包含其之顯示裝置
本發明係關於主動矩陣基板、及包含其之顯示裝置。
於日本專利特開2010-193434號公報，揭示有於作為閘極線發揮功能之每條配線均連接有複數個包含複數個開關元件之驅動電路的顯示裝置。該顯示裝置藉由於每一特定期間切換動作之驅動電路之開關元件而抑制開關元件之劣化。
如日本專利特開2010-193434號公報，存在如下情形：於在每一特定期間使一部分驅動電路動作且使其他驅動電路停止動作之情形時，於藉由一部分驅動電路將閘極線切換為選擇狀態時，閘極線之電位作為雜訊而進入至其他驅動電路，從而導致其他驅動電路誤動作。
本發明之目的在於提供一種技術，於藉由設置於一條閘極線之複數個驅動電路中之任一個驅動電路而將一閘極線切換為選擇狀態時，可防止其他驅動電路之誤動作。
本發明之主動矩陣基板係包含複數條源極線、及與上述複數條源極線交叉之複數條閘極線者；且其包含：驅動部，其針對每條閘極線均具有複數個驅動電路，且根據所供給之控制信號，藉由上述複數個驅動電路中之任一個驅動電路而將上述閘極線切換為選擇狀態；及 信號供給部，其對上述驅動部供給上述控制信號；且設置於一條閘極線之上述複數個驅動電路各者包含：選擇電路部，其具有根據上述控制信號而切換為接通狀態，且對上述一條閘極線施加電壓之輸出用開關元件；內部配線，其連接於上述輸出用開關元件之閘極端子與上述一條閘極線；及電位控制電路部，其連接於上述內部配線，且根據所供給之上述控制信號而控制上述內部配線之電位；上述信號供給部係於每一特定時間對上述複數個驅動電路中之至少1個驅動電路之上述電位控制電路部，供給用於將上述內部配線控制於較上述輸出用開關元件之閾值電壓更低之電位的電位控制信號來作為上述控制信號，且對其他驅動電路之上述選擇電路部供給使上述輸出用開關元件進行切換為接通狀態之動作而施加將上述一條閘極線切換為選擇狀態之選擇電壓的驅動信號來作為上述控制信號。
根據本發明之構成，於藉由設置於一閘極線之複數個驅動電路之任一個驅動電路而將一條閘極線切換為選擇狀態時，可防止其他驅動電路之誤動作。
1‧‧‧液晶顯示裝置
2‧‧‧顯示面板
3‧‧‧源極驅動器
4‧‧‧顯示控制電路
5‧‧‧電源
11A‧‧‧閘極驅動器群
11B‧‧‧閘極驅動器群
11C‧‧‧閘極驅動器群
11‧‧‧閘極驅動器
11(A_M)‧‧‧閘極驅動器
11(B_M)‧‧‧閘極驅動器
11(1)‧‧‧閘極驅動器
11(2)‧‧‧閘極驅動器
11(B_1)‧‧‧閘極驅動器
11(C_1)‧‧‧閘極驅動器
11(n-1)‧‧‧閘極驅動器
11(n-2)‧‧‧閘極驅動器
11(n)‧‧‧閘極驅動器
11(n+1)‧‧‧閘極驅動器
11(n+2)‧‧‧閘極驅動器
11(n+3)‧‧‧閘極驅動器
12g‧‧‧端子部
12s‧‧‧端子部
13G‧‧‧閘極線
13G(1)~13G(M)‧‧‧閘極線
13G(M-2)‧‧‧閘極線
13G(M-1)‧‧‧閘極線
13G(n-1)‧‧‧閘極線
13G(n)‧‧‧閘極線
13G(n-2)‧‧‧閘極線
13G(n+1)‧‧‧閘極線
13G(n+2)‧‧‧閘極線
13G(n+3)‧‧‧閘極線
13G(n+4)‧‧‧閘極線
13G(n+5)‧‧‧閘極線
15L‧‧‧配線
15S‧‧‧源極線
20a‧‧‧主動矩陣基板
20a'‧‧‧主動矩陣基板
20b‧‧‧對向基板
22g‧‧‧端子部
31‧‧‧開關部
32‧‧‧開關部
110A‧‧‧閘極驅動器群
110B‧‧‧閘極驅動器群
110‧‧‧閘極驅動器
110(1)‧‧‧閘極驅動器
110(3)‧‧‧閘極驅動器
110(A_1)‧‧‧閘極驅動器
110(B_1)‧‧‧閘極驅動器
110(n)‧‧‧閘極驅動器
110(n+1)‧‧‧閘極驅動器
110(n+2)‧‧‧閘極驅動器
110(n+3)‧‧‧閘極驅動器
111a‧‧‧子閘極驅動器群
112a2‧‧‧子閘極驅動器群
111b‧‧‧子閘極驅動器群
112b‧‧‧子閘極驅動器群
120‧‧‧閘極驅動器
120A‧‧‧極驅動器群
120B‧‧‧閘極驅動器群
120C‧‧‧閘極驅動器群
120(A_n)‧‧‧閘極驅動器
120(B_n)‧‧‧閘極驅動器
120(C_n)‧‧‧閘極驅動器
120(n)‧‧‧閘極驅動器
120(n+1)‧‧‧閘極驅動器
120(n+2)‧‧‧閘極驅動器
120(n+3)‧‧‧閘極驅動器
120(n+4)‧‧‧閘極驅動器
120(n+5)‧‧‧閘極驅動器
121a‧‧‧配線
121b‧‧‧配線
121c‧‧‧配線
122a‧‧‧配線
122b‧‧‧配線
122c‧‧‧配線
123‧‧‧配線
124‧‧‧配線
200‧‧‧顯示區域
201‧‧‧顯示區域
201a‧‧‧區域
201b‧‧‧區域
201c‧‧‧區域
202‧‧‧邊框區域
202'‧‧‧邊框區域
203‧‧‧密封區域
221‧‧‧配線
221a‧‧‧配線
221b‧‧‧配線
222‧‧‧配線
222a‧‧‧配線
222b‧‧‧配線
223‧‧‧配線
223a‧‧‧配線
223b‧‧‧配線
224‧‧‧配線
224a‧‧‧配線
224b‧‧‧配線
225‧‧‧配線
225a‧‧‧配線
225b‧‧‧配線
226‧‧‧配線
226a‧‧‧配線
226b‧‧‧配線
311‧‧‧配線
312‧‧‧配線
331‧‧‧配線
332‧‧‧配線
333‧‧‧配線
1201‧‧‧電路部
ACLR(1)‧‧‧控制信號
ACLR(2)‧‧‧控制信號
ACLR(3)‧‧‧控制信號
B1‧‧‧TFT(TFT-B1)
B2‧‧‧TFT(TFT-B2)
Cbst‧‧‧電容器
CKA‧‧‧時脈信號
CKB‧‧‧時脈信號
CKA_a‧‧‧時脈信號
CKB_a‧‧‧時脈信號
CKA_b‧‧‧時脈信號
CKB_b‧‧‧時脈信號
CKA[1]‧‧‧時脈信號
CKA[2]‧‧‧時脈信號
CKB[1]‧‧‧時脈信號
CKB[2]‧‧‧時脈信號
CKA[1]_a‧‧‧時脈信號
CKA[2]_a‧‧‧時脈信號
CKB[1]_a‧‧‧時脈信號
CKB[2]_a‧‧‧時脈信號
CKA[1]_b‧‧‧時脈信號
CKA[2]_b‧‧‧時脈信號
CKB[1]_b‧‧‧時脈信號
CKB[2]_b‧‧‧時脈信號
CLR‧‧‧重置信號(控制信號)
F‧‧‧TFT(TFT-F)
G‧‧‧TFT(TFT-G)
GCK1‧‧‧控制信號
GCK2‧‧‧控制信號
GCK3‧‧‧控制信號
GCK4‧‧‧控制信號
GCK(1)‧‧‧控制信號
GCK(2)‧‧‧控制信號
GCK1(1)‧‧‧控制信號
GCK1(2)‧‧‧控制信號
GCK2(1)‧‧‧控制信號
GCK2(2)‧‧‧控制信號
GCK1_a‧‧‧控制信號
GCK2_a‧‧‧控制信號
GCK3_a‧‧‧控制信號
GCK4_a‧‧‧控制信號
GCK1_b‧‧‧控制信號
GCK2_b‧‧‧控制信號
GCK3_b‧‧‧控制信號
GCK4_b‧‧‧控制信號
GCK1_c‧‧‧控制信號
GCK2_c‧‧‧控制信號
GCK1(1)_a‧‧‧控制信號
GCK1(2)_a‧‧‧控制信號
GCK2(1)_a‧‧‧控制信號
GCK2(2)_a‧‧‧控制信號
GCK1(1)_b‧‧‧控制信號
GCK1(2)_b‧‧‧控制信號
GCK2(1)_b‧‧‧控制信號
GCK2(2)_b‧‧‧控制信號
GSP‧‧‧閘極啟動脈衝信號
GPS(1)‧‧‧閘極啟動脈衝信號
GSP(2)‧‧‧閘極啟動脈衝信號
H‧‧‧TFT(TFT-H)
Id‧‧‧汲極電流
j‧‧‧訊框
j+1‧‧‧訊框
j+2‧‧‧訊框
j+3‧‧‧訊框
netA‧‧‧內部配線
netA(A_M)‧‧‧內部配線
netA(B_M)‧‧‧內部配線
netA(A_n)‧‧‧內部配線
netA(A_1)‧‧‧內部配線
netA(A_2)‧‧‧內部配線
netA(B_1)‧‧‧內部配線
netA(B_2)‧‧‧內部配線
netA(C_1)‧‧‧內部配線
R1~R8‧‧‧開關元件
S‧‧‧設置信號
S1‧‧‧區域
S2‧‧‧區域
S2‧‧‧區域
SW1‧‧‧開關信號
SW2‧‧‧開關信號
TFT-A‧‧‧薄膜電晶體
TFT-B‧‧‧薄膜電晶體
TFT-C‧‧‧薄膜電晶體
TFT-E‧‧‧薄膜電晶體
TFT-H‧‧‧薄膜電晶體
TFT-I‧‧‧薄膜電晶體
t1~t35‧‧‧時刻
T1~T8‧‧‧開關元件
Vgs‧‧‧閘極-源極間電壓
VSS‧‧‧電源電壓信號(電源電壓)
Vth‧‧‧閾值電壓
圖1係表示第1實施形態之液晶顯示裝置之概略構成之模式圖。
圖2係表示圖1所示之主動矩陣基板之概略構成之模式圖。
圖3係表示圖1所示之主動矩陣基板之概略構成之模式圖。
圖4係表示圖3所示之主動矩陣基板之端子部之構成例之模式圖。
圖5係表示第1實施形態之時脈信號之波形例之模式圖。
圖6係表示第1實施形態之閘極驅動器之等效電路之一例之圖。
圖7係表示圖6所示之閘極驅動器之顯示區域內之配置與配線例之模式圖。
圖8係表示藉由圖6所示之閘極驅動器之閘極線之驅動時序之時序圖。
圖9係說明第1實施形態之閘極驅動器群之驅動方法之圖。
圖10係利用圖9所示之驅動方法驅動閘極線時之時序圖。
圖11係說明閘極驅動器之開關元件之特性變動之圖。
圖12(a)、(b)係表示先前之閘極驅動器之配置例與輸出波形例之模式圖。
圖13係表示第2實施形態之時脈信號之波形例之模式圖。
圖14係表示第2實施形態之閘極驅動器之等效電路之一例之圖。
圖15A係表示圖14所示之閘極驅動器之顯示區域內之配置與配線例之模式圖。
圖15B係表示圖14所示之閘極驅動器之顯示區域內之配置與配線例之模式圖。
圖15C係表示圖14所示之閘極驅動器之顯示區域內之配置與配線例之模式圖。
圖15D係表示圖14所示之閘極驅動器之顯示區域內之配置與配線例之模式圖。
圖16A係表示藉由第2實施形態之閘極驅動器之閘極線之驅動時序之時序圖。
圖16B係表示藉由第2實施形態之閘極驅動器之閘極線之驅動時序之時序圖。
圖17係表示第3實施形態之主動矩陣基板之概略構成之模式圖。
圖18係表示圖17所示之主動矩陣基板之端子端之構成例之圖。
圖19係表示第3實施形態之閘極驅動器群之驅動方法之圖。
圖20係表示利用圖19所示之驅動方法驅動閘極線時之時序圖。
圖21係表示第4實施形態之閘極驅動器之等效電路之一例之圖。
圖22A係表示圖21所示之閘極驅動器之顯示區域內之配置與配線例之模式圖。
圖22B係表示圖21所示之閘極驅動器之配置與配線例之模式圖。
圖23A係表示藉由第4實施形態之閘極驅動器之閘極線之驅動時序之時序圖。
圖23B係表示藉由第4實施形態之閘極驅動器之閘極線之驅動時序之時序圖。
圖24A係表示第5實施形態之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖24B係表示第5實施形態之閘極驅動器之顯示區域內之配置與配線例之模式圖。
圖25A係表示藉由第5實施形態之閘極驅動器之閘極線之驅動時序之時序圖。
圖25B係表示藉由第5實施形態之閘極驅動器之閘極線之驅動時序之時序圖。
圖25C係表示藉由第5實施形態之閘極驅動器之閘極線之驅動時序之時序圖。
圖25D係表示藉由第5實施形態之閘極驅動器之閘極線之驅動時序之時序圖。
圖26係表示第6實施形態之主動矩陣基板之概略構成之模式圖。
圖27係表示圖26所示之主動矩陣基板之端子部之構成例之模式圖。
圖28係表示第6實施形態之閘極驅動器之等效電路之一例之圖。
圖29A係表示圖28所示之閘極驅動器之顯示區域內之配置例與配 線例之模式圖。
圖29B係表示圖28所示之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖30係表示藉由第6實施形態之閘極驅動器之閘極線之驅動時序之時序圖。
圖31係表示第6實施形態之應用例1之閘極驅動器之等效電路之一例之圖。
圖32A係表示圖31所示之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖32B係表示圖31所示之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖33係表示藉由圖31所示之閘極驅動器之閘極線之驅動時序之時序圖。
圖34係表示藉由應用例1之變化例之閘極驅動器之閘極線之驅動時序的時序圖。
圖35係表示第6實施形態之應用例2之閘極驅動器之等效電路之一例之圖。
圖36A係表示圖35所示之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖36B係表示圖35所示之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖36C係表示圖35所示之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖36D係表示圖35所示之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖37係表示藉由圖35所示之閘極驅動器之閘極線之驅動時序之時序圖。
圖38A係表示第7實施形態之主動矩陣基板之端子部之構成例之模式圖。
圖38B係表示圖8所示之開關部之構成例之模式圖。
圖39係表示變化例(5)之端子部之概略構成之圖。
圖40A係表示變化例(5)之閘極驅動器之等效電路之圖。
圖40B係表示圖40A所示之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖41A係表示變化例(6)之閘極驅動器之等效電路之圖。
圖41B係表示圖41A所示之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖42係表示變化例(7)之主動矩陣基板之端子部之構成例之圖。
圖43A係表示變化例(8)之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖43B係表示變化例(8)之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖44A係表示變化例(9)之閘極驅動器之等效電路之圖。
圖44B係表示變化例(9)之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
圖44C係表示變化例(9)之閘極驅動器之顯示區域內之配置例與配線例之模式圖。
本發明之一實施形態之主動矩陣基板係包含複數條源極線、及與上述複數條源極線交叉之複數條閘極線者；且其包含：驅動部，其 針對每條閘極線均具有複數個驅動電路，且根據所供給之控制信號，藉由上述複數個驅動電路中之任一個驅動電路而將上述閘極線切換為選擇狀態；及信號供給部，其對上述驅動部供給上述控制信號；且設置於一閘極線之上述複數個驅動電路各者包含：選擇電路部，其具有根據上述控制信號切換為接通狀態而對上述一閘極線施加電壓之輸出用開關元件；內部配線，其連接於上述輸出用開關元件之閘極端子與上述一閘極線；及電位控制電路部，其連接於上述內部配線，且根據所供給之上述控制信號而控制上述內部配線之電位；上述信號供給部係於每一特定時間對上述複數個驅動電路中之至少1個驅動電路之上述電位控制電路部，供給用於將上述內部配線控制於較上述輸出用開關元件之閾值電壓更低之電位的電位控制信號來作為上述控制信號，且對其他驅動電路之上述選擇電路部，供給使上述輸出用開關元件進行切換為接通狀態之動作而施加將上述一閘極線切換為選擇狀態之選擇電壓的驅動信號來作為上述控制信號。
根據第1構成，主動矩陣基板包含：驅動部，其針對每條閘極線均設置有複數個驅動電路；及信號供給部，其對驅動部供給控制信號。驅動電路具有：選擇電路部，其包含根據控制信號切換為接通狀態而對閘極線施加電壓之輸出用開關元件；內部配線，其連接於該輸出用開關元件之閘極端子與該閘極線；及電位控制電路，其連接於內部配線，且根據控制信號而控制內部配線之電位。信號供給部係於每一特定時間對設置於閘極線之任一驅動電路之電位控制電路供給電位控制信號，且對其他驅動電路之選擇電路部供給驅動信號。被供給電位控制信號之驅動電路之電位控制電路，將該驅動電路之內部配線控制於較輸出用開關元件之閾值電壓更低之電位。另一方面，被供給驅動信號之其他驅動電路之選擇電路部之輸出用開關元件切換為接通， 而對閘極線輸出選擇電壓。因此，即便自被供給驅動信號之其他驅動電路對閘極線施加選擇電壓，且對未被供給驅動信號之驅動電路之內部配線輸入該閘極線之電位，該驅動電路之輸出用開關元件亦不會切換為接通，從而可防止該驅動電路之誤動作。
第2構成係如第1構成，其中亦可設為：上述信號供給部切換設置於上述一閘極線之複數個驅動電路中之供給上述電位控制信號之驅動電路。根據第2構成，可不使對一閘極線施加選擇電壓之驅動電路集中於特定驅動電路。
第3構成係如第1構成，其中亦可設為：針對上述複數條閘極線各者均設置有N個(N≧3、N係自然數)驅動電路，上述信號供給部係於每一上述特定時間，對上述N個驅動電路中之n個(n係自然數，2≦n<N)驅動電路各者之上述選擇電路部供給上述驅動信號。
根據第3構成，各閘極線係藉由n個驅動電路之選擇電路部切換為選擇狀態，故與藉由1個驅動電路之選擇電路部而將一閘極線切換為選擇狀態之情形相比，可減輕用於將一閘極線切換為選擇狀態之驅動電路的負載。
第4構成係如第2或第3構成，其中亦可設為：上述電位控制電路部包含汲極端子連接於上述內部配線之第1開關元件，上述信號供給部還對上述其他驅動電路之上述第1開關元件之閘極端子供給使該第1開關元件斷開之第1電壓信號，且對被供給上述電位控制信號之上述驅動電路之上述第1開關元件之閘極端子供給使該第1開關元件接通之第2電壓信號，並且對該第1開關元件之源極端子供給上述第1電壓信號。
根據第4構成，於其他驅動電路、即被供給驅動信號之驅動電路中，連接於內部配線之第1開關元件係斷開。又，於被供給電位控制 信號之驅動電路中，連接於內部配線之第1開關元件變為接通，而將供給至第1開關元件之源極端子之第1電壓信號之電壓施加至內部配線。因此，與對被供給電位控制信號之驅動電路之第1開關元件之源極端子另行供給電壓信號之情形相比，可削減用於對第1開關元件供給電壓信號之配線。
第5構成係如第4構成，其中亦可設為：上述選擇電路部包含第2開關元件，其係汲極端子連接於上述一閘極線，根據上述控制信號而對上述一閘極線施加使上述一閘極線為非選擇狀態之非選擇電壓，上述第1電壓信號之電壓係上述閘極線成為非選擇狀態之電壓，上述信號供給部還對上述其他驅動電路之上述第2開關元件之閘極端子供給使該第2開關元件接通之電壓信號，對該第2開關元件之源極端子供給上述第1電壓信號，並且對被供給上述電位控制信號之上述驅動電路之上述第2開關元件之閘極端子供給使該第2開關元件斷開之電壓信號。
根據第5構成，於其他驅動電路、即被供給驅動信號之驅動電路中，連接於閘極線之第2開關元件變為接通，而將供給至第2開關元件之源極端子之第1電壓信號之電壓施加至閘極線。第1電壓信號之電壓係閘極線成為非選擇狀態之電壓，經由其他驅動電路之第2開關元件而使閘極線成為非選擇狀態。又，被供給停止信號之驅動電路之第2開關元件成為斷開。因此，對被供給驅動信號之驅動電路之第2開關元件之源極端子另行供給使閘極線成為非選擇狀態之電壓信號之情形相比，可削減用於對第2開關元件供給電壓信號之配線。
第6構成係如第1至第5之任一種構成，其中亦可設為：上述驅動部配置於由上述複數條源極線與上述複數條閘極線規定之顯示區域內。
根據第6構成，因驅動部配置於顯示區域內，與將驅動部配置於顯示區域外側之情形相比，可減小邊框區域。
本發明之一實施形態之顯示裝置包含：第1至第6之任一種構成之主動矩陣基板；對向基板，其具有彩色濾光片；及液晶層，其被夾持於上述主動矩陣基板與上述對向基板之間(第7構成)。
以下，參照圖式詳細說明本發明之實施形態。對圖中相同或相當之部分附加相同符號並省略其之重複說明。
<第1實施形態>
(液晶顯示裝置之構成)
圖1係表示本實施形態之液晶顯示裝置之概略構成之模式圖。液晶顯示裝置1包含顯示面板2、源極驅動器3、顯示控制電路4、及電源5。顯示面板2具有主動矩陣基板20a、對向基板20b、及夾持於該等基板之間之液晶層(省略圖示)。雖圖1省略圖示，但以夾著主動矩陣基板20a與對向基板20b之方式設置有一對偏光板。於對向基板20b形成有黑矩陣、紅(R)、綠(G)、藍(B)之三色彩色濾光片、及共用電極(均省略圖示)。
如圖1所示，主動矩陣基板20a與形成於可撓性基板之源極驅動器3電性連接。顯示控制電路4與顯示面板2、源極驅動器3及電源5電性連接。顯示控制電路4對源極驅動器3與設置於主動矩陣基板20a之後述之驅動電路(以下，稱為閘極驅動器)輸出控制信號。電源5係與顯示面板2、源極驅動器3、及顯示控制電路4電性連接，且對各者供給電源電壓信號。
(主動矩陣基板之構成)
圖2係表示主動矩陣基板20a之概略構成之模式圖。於主動矩陣基板20a中，M(M：自然數)條閘極線13G(1)~13G(M)自X軸方向之一端 至另一端以固定間隔大致平行地形成。以下，於不區分閘極線時，則稱為閘極線13G。於主動矩陣基板20a，以與各閘極線13G交叉之方式形成有複數條源極線15S。被閘極線13G與源極線15S包圍之區域係形成1個像素，各像素與彩色濾光片之任一種顏色對應。
圖3係表示省略源極線15S之圖示之主動矩陣基板20a、與主動矩陣基板20a所連接之各部之概略構成的模式圖。如圖3之例所示，閘極驅動器11配置於顯示區域201之閘極線13G與閘極線13G之間。於該例中，針對每條閘極線13G均設置有2個閘極驅動器11。2個閘極驅動器11之一者配置於顯示區域201之區域201a，另一者配置於區域201b。以下，將包含配置於區域201a之閘極驅動器11之閘極驅動器群稱為閘極驅動器群11A，且將包含配置於區域201b之閘極驅動器11之閘極驅動器群稱為閘極驅動器群11B。
於圖3所示之主動矩陣基板20a中，於設置有源極驅動器3之邊之邊框區域202設置有端子部12g。端子部12g與顯示控制電路4及電源5連接。端子部12g接收自顯示控制電路4及電源5輸出之控制信號或電源電壓信號等信號。輸入至端子部12g之控制信號及電源電壓信號等信號係經由配線15L被供給至各閘極驅動器11。閘極驅動器11根據所供給之信號，而對所連接之閘極線13G輸出表示選擇狀態與非選擇狀態之一者之電壓信號(選擇電壓)。於以下說明中，將選擇閘極線13G之狀態稱為閘極線13G之驅動。
又，於主動矩陣基板20a之邊框區域202設置有連接源極驅動器3與源極線15S(參照圖2)之端子部12s。源極驅動器3係根據自顯示控制電路4輸入之控制信號而對各源極線15S輸出資料信號。
此處，對端子部12g進行說明。圖4係模式性表示端子部12g之構成之圖。如圖4所示，端子部12g與顯示控制電路4連接，且具有供輸 入控制信號GCK1_a、GCK2_a、GCK1_b、GCK2_b、CLR各者之配線121a、122a、121b、122b、123。又，端子部12g與電源5連接，且具有供輸入電源電壓信號(VSS)之配線124。
閘極驅動器群11A係經由配線15L而與配線121a、122a、123、124連接。又，閘極驅動器群11B係經由配線15L而與配線121b、122b、123、124連接。再者，於該例中，區域201a及區域201b係沿源極線15S之延伸方向將顯示區域200分割而得之區域。
顯示控制電路4對配線121a、122a、121b、122b，供給於每一水平期間重複H位準與L位準之驅動信號(以下稱為時脈信號)CKA及CKB、或與時脈信號之L位準為相同電位之信號(以下稱為動作停止信號)來作為控制信號GCK1_a及GCK2_a、控制信號GCK1_b及GCK2_b。又，顯示控制電路4對配線123供給與時脈信號之H位準為相同電位之控制信號(以下稱為重置信號)來作為控制信號CLR。
圖5係例示時脈信號CKA及時脈信號CKB之波形之圖。如圖5所示，時脈信號CKA與時脈信號CKB係於每一水平掃描期間(1H)相位反轉之2相之時脈信號。
其次，對本實施形態之閘極驅動器11之構成進行說明。圖6係表示配置於閘極線13G(n-1)與閘極線13G(n)之間、且驅動閘極線13G(n)之閘極驅動器11(以下稱為閘極驅動器11(n))之等效電路之一例的圖。因閘極驅動器群11A與閘極驅動器群11B之閘極驅動器11係相同構成，故於以下說明中，以閘極驅動器群11A之閘極驅動器11(n)為例而進行說明。
如圖6所示，閘極驅動器11(n)具有以英文字母A~E表示之薄膜電晶體(TFT：Thin Film Transistor)(以下稱為TFT-A~TFT-E)、及電容器Cbst作為開關元件。圖6中，netA係閘極驅動器11(n)之內部配線。 netA連接TFT-B之源極端子、TFT-A之汲極端子、TFT-E之閘極端子、及電容器Cbst之一電極。
TFT-A之閘極端子被供給重置信號CLR，且汲極端子與netA連接，源極端子被供給電源電壓信號VSS。
TFT-B之閘極端子被供給控制信號GCK2_a，汲極端子係與前段之閘極線13G(n-1)連接，源極端子連接於netA。TFT-B自閘極線13G(n-1)接收設置信號S。再者，驅動閘極線13G(1)之閘極驅動器11之TFT-B，接收自顯示控制電路4輸出之閘極啟動脈衝信號作為設置信號S。
電容器Cbst係一電極與ntetA連接，且另一電極與閘極線13G(n)連接。亦即，閘極驅動器11之內部配線(netA)係經由電容器Cbst而連接於一閘極線13G。
TFT-C之閘極端子被供給控制信號GCK2_a，且汲極端子與閘極線13G(n)連接，源極端子被供給電源電壓信號VSS。
TFT-D之閘極端子被供給重置信號CLR，汲極端子與閘極線13G(n)連接，源極端子被供給電源電壓信號VSS。
TFT-E之閘極端子與netA連接，汲極端子被供給控制信號GCK1_a，源極端子連接於閘極線13G(n)。
(閘極驅動器之整體佈局)
其次，對閘極驅動器11之各元件之配置進行說明。圖7係表示配置於區域201a之閘極驅動器群11A之一部分閘極驅動器11之模式圖。再者，圖7中，為方便起見，僅記載英文字母A~E而省略“TFT-”之表記，但A~E係與圖6所示之TFT-A~TFT-E對應。
如圖7所示，於鄰接之閘極線13G之間分散配置有構成1個閘極驅動器11之各元件。於該圖中，配置於閘極線13G(n-3)與閘極線13G(n- 2)之間之閘極驅動器11(以下稱為閘極驅動器11(n-2))之各元件、及配置於閘極線13G(n-1)與閘極線13G(n)之間之閘極驅動器11(n)之各元件，係配置於相同行之像素PIX。
閘極驅動器11(n)與閘極驅動器11(n-2)之TFT-A~TFT-E係經由配線15L而連接。該等閘極驅動器11之TFT-B及TFT-C係經由配線15L而與端子部12g之配線122a連接，且被供給控制信號GCK2_a。又，閘極驅動器11(n)與閘極驅動器11(n-2)之TFT-E係經由配線15L而與端子部12g之配線121a連接，且被供給控制信號GCK1_a。
再者，配線15L於主動矩陣基板20a之形成有源極線15S之源極層中與源極線15S大致平行地形成。又，閘極驅動器11之netA之配線於形成有閘極線13G之閘極層中與閘極線13G大致平行地形成。
閘極驅動器11(n-2)係根據控制信號GCK1_a、GCK2_a而驅動閘極線13G(n-2)。閘極驅動器11(n)係根據控制信號GCK1_a、GCK2_a而驅動閘極線13G(n)。
又，配置於閘極線13G(n-2)與閘極線13G(n-1)間之閘極驅動器11(以下稱為閘極驅動器11(n-1))之各元件、及配置於閘極線13G(n)與閘極線13G(n+1)間之閘極驅動器11(以下稱為閘極驅動器11(n+1))之各元件，係配置於相同行之像素PIX。
閘極驅動器11(n-1)與閘極驅動器11(n+1)之TFT-A~TFT-E係經由配線15L而連接。閘極驅動器11(n-1)與閘極驅動器11(n+1)之TFT-B及TFT-C係經由配線15L而與端子部12g之配線121a連接，且被供給控制信號GCK1_a。閘極驅動器11(n-1)與閘極驅動器11(n+1)之TFT-E係經由配線15L而與端子部12g之配線122a連接，且被供給控制信號GCK2_a。
閘極驅動器11(n-1)係根據控制信號GCK1_a及GCK2_a而驅動 閘極線13G(n-1)，閘極驅動器11(n+1)係根據控制信號GCK1_a及GCK2_a而驅動閘極線13G(n+1)。
如上所述，閘極驅動器11(n)、閘極驅動器11(n-2)、與閘極驅動器11(n-1)及閘極驅動器11(n+1)係於動作期間，被供給相位相反之時脈信號。亦即，配置於同一區域201a之鄰接之列之閘極驅動器11，於動作期間被供給相位相反之時脈信號。
再者，閘極驅動器群11B之閘極驅動器11與閘極驅動器群11A之閘極驅動器11之不同之處在於：被供給控制信號GCK1_b、GCK2_b，而替代控制信號GCK1_a、GCK2_a，元件配置則與圖7相同。
(閘極驅動器11之動作)
其次，一面參照圖6及圖8，一面對1個閘極驅動器11之動作進行說明。圖8係閘極驅動器11(n)驅動閘極線13G(n)時之時序圖。於以下之例子中，對閘極驅動器群11A之閘極驅動器11(n)之動作進行說明。
將自顯示控制電路4供給之於每一水平掃描期間(1H)相位反轉之時脈信號CKA、CKB輸入至閘極驅動器11(n)。又，雖圖8省略圖示，但將於每一垂直掃描期間，於固定期間成為H(High)位準之重置信號CLR，自顯示控制電路4輸入至各閘極驅動器11。若輸入重置信號CLR，則各閘極驅動器11之netA與閘極線13G之電位轉變為L(Low)位準。
圖8之時刻t1~t2之期間係選擇閘極線13G(n-1)之期間。自時刻t1至t2對閘極驅動器11(n)之TFT-B之汲極端子，輸入閘極線13G(n-1)已切換為選擇狀態時之H位準之電位作為設置信號S。
此時，對閘極驅動器11(n)之TFT-B之閘極端子輸入時脈信號CKB之H位準之電位。藉此，該TFT-B切換為接通，閘極驅動器11(n)之netA(以下稱為netA(n))預充電為(H位準之電位-TFT-B之閾值電壓)之 電位。此時，對閘極驅動器11(n)之TFT-E之汲極端子輸入時脈信號CKA之L位準之電位。因此，該TFT-E成為接通狀態，時脈信號CKA之L位準之電位被輸出至閘極線13G(n)。又，對閘極驅動器11(n)之TFT-C之汲極端子輸入時脈信號CKB之H位準之電位。藉此，該TFT-C切換為接通。因此，對閘極線13G(n)輸出電源電壓VSS之電位(L位準)。
其次，於時刻t2對閘極驅動器11(n)之TFT-B之汲極端子輸入閘極線13G(n-1)之L位準之電位。又，對TFT-B之閘極端子輸入時脈信號CKB之L位準之電位，TFT-B成為斷開狀態。又，對閘極驅動器11(n)之TFT-E之汲極端子輸入時脈信號CKA之H位準之電位。隨著經由該TFT-E之閘極線13G(n)之電位之上升，藉由連接於netA(n)與閘極線13G(n)之間之電容器Cbst而將netA(n)充電至較時脈信號CKA之H位準之電位更高之電位。
此時，對閘極驅動器11(n)之TFT-C之閘極端子輸入時脈信號CKB之L位準之電位，TFT-C成為斷開狀態。藉此，時脈信號CKA之H位準之電位(選擇電壓)被輸出至閘極線13G(n)，而使閘極線13G(n)切換為選擇狀態。又，閘極線13G(n)之電位作為設置信號S被輸入至閘極驅動器11(n+1)。
其次，於時刻t3，對閘極驅動器11(n)之TFT-B之閘極端子輸入時脈信號CKB之H位準之電位，且對該TFT-B之汲極端子輸入閘極線13G(n-1)之L位準之電位。藉此，netA(n)充電為L位準之電位。
又，此時，對閘極驅動器11(n)之TFT-E之汲極端子輸入時脈信號CKA之L位準之電位。又，對閘極驅動器11(n)之TFT-C之閘極端子輸入時脈信號CKB之H位準之電位。藉此，閘極線13G(n)充電為L位準之電位而切換為非選擇狀態。
其次，對本實施形態之閘極線13G之驅動方法進行說明。本實施形態中，使用連接於閘極線13G(1)~13G(M)各者之閘極驅動器群11A與閘極驅動器群11B之任一個閘極驅動器群驅動閘極線13G。亦即，於每一特定期間，使閘極驅動器群11A與閘極驅動器群11B交替動作。藉此，藉由一閘極驅動器群之閘極驅動器11而將閘極線13G切換為選擇狀態。
具體而言，例如，如圖9所示，顯示控制電路4係於第1動作期間，對閘極驅動器群11A供給時脈信號CKA及CKB作為控制信號GCK1_a及GCK2_a。另一方面，顯示控制電路4於第1動作期間之間，對閘極驅動器群11B分別供給電位為L位準之動作停止信號來作為控制信號GCK1_b及GCK2_b。
其次，於第2動作期間，顯示控制電路4對閘極驅動器群11A分別供給電位為L位準之動作停止信號來作為控制信號GCK1_a及GCK2_a，對閘極驅動器群11B供給時脈信號CKA及CKB來作為控制信號GCK1_b及GCK2_b。雖省略第3動作期間以後之說明，但第3動作期間以後亦與第1動作期間、第2動作期間為相同情形。亦即，以使閘極驅動器群11A與閘極驅動器群11B交替動作之方式，對閘極驅動器群11A與閘極驅動器群11B供給控制信號。
如此，顯示控制電路4係於每一動作期間，對動作之閘極驅動器群供給時脈信號，對停止動作之閘極驅動器群供給動作停止信號。亦即，於每一動作期間，對動作之閘極驅動器供給使TFT進行切換為接通狀態之動作的控制信號，且對其他閘極驅動器供給使TFT維持於斷開狀態而停止動作之控制信號。
再者，動作期間可為1訊框期間或複數個訊框期間，亦可為任意設定之時間。又，亦可為液晶顯示裝置1之電源處於接通狀態之期 間。
圖10顯示將1訊框作為動作期間，於每1訊框使閘極驅動器群11A與閘極驅動器群11B交替切換地動作時之時序圖。該例中，於第j訊框中，藉由閘極驅動器群11A驅動閘極線13G(1)~13G(M)。又，於第j+1訊框中，藉由閘極驅動器群11B驅動閘極線13G(1)~13G(M)之情形進行說明。
再者，該例中，驅動閘極線13G(M)之閘極驅動器11(以下稱為閘極驅動器11(M))之TFT-B及TFT-C，係與圖4所示之配線122a或122b連接，且被供給控制信號GCK2_a或GCK2_b。閘極驅動器11(M)之TFT-E與配線121a或121b連接，且被供給控制信號GCK1_a或GCK1_b。又，驅動閘極線13G(1)之閘極驅動器11(以下稱為閘極驅動器11(1))之TFT-B及TFT-C，係與圖4所示之配線121a或121b連接，且被供給控制信號GCK1_a或GCK1_b。閘極驅動器11(1)之TFT-E與圖4所示之配線122a或122b連接，且被供給控制信號GCK2_a或GCK2_b。
於第j訊框中，顯示控制電路4對閘極驅動器群11A分別供給時脈信號CKA及CKB來作為控制信號GCK1_a及GCK2_a。又，對閘極驅動器群11B分別供給電位為L位準之動作停止信號來作為控制信號GCK1_b及GCK2_b。
藉此，藉由閘極驅動器群11A而將各閘極線13G自閘極線13G(1)依序切換為選擇狀態。於自時刻t1至t2，若閘極線13G(M-1)切換為選擇狀態，則對閘極驅動器群11A之閘極驅動器11(M)(以下稱為閘極驅動器11(A_M))之TFT-B輸入閘極線13G(M-1)之H位準之電位作為重置信號S。藉此，閘極驅動器11(A_M)之netA(以下稱為netA(A_M))預充電為(H位準之電位-TFT-B之閾值電壓)之電位。
其次，於時刻t2，閘極線13G(M-1)切換為非選擇狀態。又，對閘極驅動器11(A_M)之TFT-B之閘極端子輸入控制信號GCK2_a(CKB)之L位準之電位，且對汲極端子輸入閘極線13G(M-1)之L位準之電位。藉此，TFT-B成為斷開狀態。又，對閘極驅動器11(A_M)之TFT-E之汲極端子輸入控制信號GCK1_a(CKA)之H位準之電位。又，藉由連接於netA(A_M)與閘極線13G(M)之間之電容器Cbst，將netA(A_M)而充電至較時脈信號CKA之H位準之電位更高之電位。此時，因對閘極驅動器11(A_M)之TFT-C之閘極端子輸入控制信號GCK2(1)(CKB)之L位準之電位，故TFT-C成為斷開狀態。藉此，閘極線13G(M)切換為所選擇之狀態。
顯示控制電路4係於時刻t3之時序，對閘極驅動器群11A及閘極驅動器群11B經由配線123供給H位準之重置信號CLR。藉此，對各閘極驅動器11之TFT-A及TFT-D之閘極端子輸入重置信號CLR。又，各閘極驅動器11之netA及閘極線13G(1)~13G(M)之電位轉變為電源電壓VSS(L位準)。
顯示控制電路4係於第j+1訊框之開始時刻t4之時序，開始對閘極驅動器群11A供給電位為L位準之動作停止信號來作為控制信號GCK1_a及GCK2_a。另一方面，顯示控制電路4係於時刻t4之時序，開始對閘極驅動器群11B供給時脈信號CKA及CKB來作為控制信號GCK1_b、GCK2_b。又，顯示控制電路4係於時刻t4，對閘極驅動器群11B之閘極驅動器11(1)(以下稱為閘極驅動器11(B_1))供給閘極啟動脈衝信號GSP作為設置信號S。
藉此，對閘極驅動器11(B_1)之TFT-B之閘極端子輸入H位準之GCK1_b(CKA)，且對汲極端子輸入閘極啟動脈衝信號GSP。閘極驅動器11(B_1)之netA(以下稱為netA(B_1))預充電為(H位準之電位- TFT-B之閾值電壓)之電位。
其次，於時刻t5，對閘極驅動器11(B_1)之TFT-B之汲極端子輸入L位準之閘極啟動脈衝信號GSP，且對閘極端子輸入時脈信號CKA之L位準之電位，TFT-B成為斷開狀態。又，對閘極驅動器11(B_1)之TFT-E之汲極端子輸入控制信號GCK2_b之H位準之電位，netA(B_1)藉由電容器Cbst充電至較時脈信號CKB之H位準之電位更高之電位。
此時，因對閘極驅動器11(B_1)之TFT-C之閘極端子輸入時脈信號CKA之L位準之電位，故TFT-C成為斷開狀態。藉此，閘極線13G(1)切換為所選擇之狀態，閘極線13G(1)之電位作為設置信號S而輸入至驅動閘極線13G(2)之閘極驅動器群11B之閘極驅動器11。於第j+1訊框中，係設為於驅動閘極線13G(1)後，閘極線13G(2)~13G(M)亦與上述同樣藉由閘極驅動器群11B依序驅動。
如此，液晶顯示裝置1係於每一特定期間，藉由連接於閘極線13G(1)~13G(M)之閘極驅動器群11A或閘極驅動器群11B而依序驅動閘極線13G(1)~13G(M)。又，於選擇閘極線13G(1)~13G(M)之期間，藉由由源極驅動器3對各源極線15S供給資料信號，而於顯示面板2顯示圖像。
圖11係表示閘極驅動器11之TFT之閘極-源極間電壓Vgs與汲極電流Id之關係之圖。例如，對具有圖11所示之(a)特性之TFT之閘極-源極間施加超過閾值電壓Vth之電壓之時間越長，則圖11所示之(b)之特性變化越明顯。亦即，TFT之閾值電壓Vth朝正方向側移位，而造成TFT劣化。於上述閘極驅動器11時，特別是閘極端子被輸入時脈信號之TFT-B及TFT-C，係以工作比50%被施加正偏壓，故TFT容易劣化。
上述第1實施形態中，於每一特定期間，使連接於閘極線13G之 複數個閘極驅動器11之任一者動作而驅動閘極線13，且使其他閘極驅動器11停止動作。根據此種構成，與使所有閘極驅動器11動作而驅動閘極線13之情形相比，閘極驅動器11之TFT之被接通之期間縮短，從而可抑制TFT之劣化。
又，如圖12(a)所示，於將閘極驅動器配置於主動矩陣基板20a'之邊框區域202'之先前情形時，若於區域S1、S2、S3配置閘極驅動器，則離設置有將對向基板(省略圖示)與主動矩陣基板20a'貼合之密封材之密封區域203越近之位置上配置之閘極驅動器，越容易受到外界空氣等之影響。其結果，閘極驅動器之劣化視閘極驅動器所配置之位置而有所不同。
圖12(b)係模式性表示藉由配置於區域S1、S2、S3之各閘極驅動器之閘極線之驅動波形的圖。圖12(b)之各驅動波形之H位準之期間係選擇閘極線之期間。如圖12(b)所示，藉由配置於區域S3之閘極驅動器之閘極線的驅動波形成為較圓鈍的波形。若於每一特定期間使配置於區域S1、S2、S3之閘極驅動器交替動作，則於施加至每一閘極驅動器之閘極線之選擇電壓中產生差異，導致每一特定期間之顯示區域內之亮度有所不同。
上述第1實施形態中，於顯示區域201內設置有閘極驅動器11，閘極驅動器11遠離貼合對向基板20b與主動矩陣基板20a之密封區域(省略圖示)。因此，閘極驅動器11之TFT不容易因外界空氣等之影響而產生劣化。其結果，如上所述，即便於每一特定期間使連接於閘極線13G之任一個閘極驅動器11動作，且使其他閘極驅動器11停止動作，各閘極驅動器11之TFT之特性變動亦變得大致均勻，由此可降低TFT之特性變動所致之顯示性能之下降。
<第2實施形態>
於上述第1實施形態中，已說明對2個閘極驅動器群各者供給2相之時脈信號(CKA、CKB)之例。於本實施形態中，將說明對2個閘極驅動器各者供給4相之時脈信號之例。再者，於以下說明中，對與第1實施形態相同之構成使用與第1實施形態相同之符號而進行說明。
於本實施形態中，藉由顯示控制電路4對閘極驅動器群11A與閘極驅動器群11B各者，供給每2水平期間(2H)重複H位準與L位準之時脈信號CKA[1]、CKA[2]、CKB[1]及CKB[2]、或電位為L位準之動作停止信號來作為控制信號GCK1、GCK2、GCK3及GCK4。
圖13係表示時脈信號CKA[1]、CKA[2]、CKB[1]、CKB[2]之波形之圖。雖時脈信號CKA[1]與CKB[1]、時脈信號CKA[2]與CKB[2]彼此相位相反，但時脈信號CKA[1]與CKA[2]、時脈信號CKB[1]與CKB[2]，係相位偏移1/4週期。
本實施形態中，於端子部12g，設置有各4條用於對閘極驅動器群11A與閘極驅動器群11B各者供給控制信號GCK1、GCK2、GCK3、GCK4之配線。
於以下說明中，於區分供給至閘極驅動器群11A與閘極驅動器群11B之控制信號之情形時，將對於閘極驅動器群11A之控制信號設為控制信號GCK1_a、GCK2_a、GCK3_a、GCK4_a，且以控制信號GCK1_b、GCK2_b、GCK3_b、GCK4_b表示對於閘極驅動器群11B之控制信號。又，於區分供給至閘極驅動器群11A與供給至閘極驅動器群11B之時脈信號時，將對於閘極驅動器群11A之時脈信號設為時脈信號CKA[1]_a、CKA[2]_a、CKB[1]_a、CKB[2]_a，且以時脈信號CKA[1]_b、CKA[2]_b、CKB[1]_b、CKB[2]_b表示對於閘極驅動器群11B之時脈信號。
圖14係表示本實施形態之閘極驅動器11(n)之等效電路之圖。於 上述第1實施形態中，對TFT-B之汲極端子輸入閘極線13G(n-1)之電位作為設置信號S，而本實施形態與第1實施形態之不同之處在於輸入閘極線13G(n-2)之電位。
其次，對本實施形態之閘極驅動器群11A及閘極驅動器群11B之顯示區域內之配置例進行說明。圖15A及圖15B係表示本實施形態之閘極驅動器群11A之配置例之模式圖。閘極驅動器群11A具有2個子閘極驅動器群111a及112a。子閘極驅動器群111a之各閘極驅動器11分別驅動閘極線13G(n)與閘極線13G(n+2)。子閘極驅動器群112a之各閘極驅動器11驅動閘極線13G(n+1)與閘極線13G(n+3)各者。
具體而言，於圖15A中，驅動閘極線13G(n)之閘極驅動器11(n)之TFT-B之汲極端子連接於未圖示之閘極線13G(n-2)，且自閘極線13G(n-2)接收設置信號S。又，驅動閘極線13G(n+2)之閘極驅動器11(n+2)之TFT-B之汲極端子連接於閘極線13G(n)，且自閘極線13G(n)接收設置信號S。對閘極驅動器11(n)之TFT-B及TFT-C之閘極端子，供給控制信號GCK3_a(CKB[1])。對閘極驅動器11(n+2)之TFT-B之閘極端子及TFT-C之閘極端子供給控制信號GCK1_a(CKA[1])。時脈信號CKA[1]及CKB[1]係彼此相位相反之時脈信號。
又，圖15B中，驅動閘極線13G(n+1)之閘極驅動器11(n+1)之TFT-B之汲極端子連接於閘極線13G(n-1)，且自閘極線13G(n-1)接收設置信號S。又，驅動閘極線13G(n+3)之閘極驅動器11(n+3)之TFT-B之汲極端子連接於閘極線13G(n+1)，且自閘極線13G(n+1)接收設置信號S。對閘極驅動器11(n+1)之TFT-B及TFT-C之閘極端子，供給控制信號GCK4_a(CKB[2])。對閘極驅動器11(n+3)之TFT-B之閘極端子及TFT-C之閘極端子供給控制信號GCK2_a(CKA[2])。時脈信號CKA[2]及CKB[2]係彼此相位相反之時脈信號。
於本實施形態中，配置於鄰接之列之閘極驅動器被供給相位偏移1/4週期之時脈信號。子驅動器群111a及子驅動器群112a於動作期間，自2段前之閘極線13G接收設置信號S，且根據所供給之時脈信號CKA[1]_a及CKB[1]_a而將閘極線13G切換為選擇狀態。
圖15C及15D係表示本實施形態之閘極驅動器群11B之配置例之模式圖。於本實施形態中，閘極驅動器群11B具有2個子閘極驅動器群111b及112b。子閘極驅動器群111b與上述子閘極驅動器群111a同樣，分別驅動閘極線13G(n)與閘極線13G(n+2)。子閘極驅動器群112b與上述子閘極驅動器群112a同樣，驅動閘極線13G(n+1)與閘極線13G(n+3)各者。以下，對與閘極驅動器群11A不同之處進行說明。
圖15C所示之子閘極驅動器群111b係經由與子閘極驅動器群111a不同之配線，而被供給與子閘極驅動器群111a相同之控制信號GCK1_b及GCK3_b(CKA[1]及CKB[1])。又，圖15D所示之子閘極驅動器群112b係經由與子閘極驅動器群112a不同之配線，而被供給與子閘極驅動器112a相同之控制信號GCK2_b及GCK4_b(CKA[2]及CKB[2])。
再者，與第1實施形態同樣，閘極驅動器群11A及閘極驅動器群11B之各閘極驅動器11(1)之TFT-B之閘極端子，被供給閘極啟動脈衝信號GSP(以下稱為GPS(1))作為設置信號S。又，於本實施形態中，對驅動閘極線13G(2)之閘極驅動器11(2)之TFT-B之閘極端子，自顯示控制電路4供給閘極啟動脈衝信號GSP(2)。
其次，對閘極線13G之驅動方法進行說明。本實施形態與第1實施形態同樣，於每一特定期間，使閘極驅動器群11A與閘極驅動器群11B交替切換地動作，而驅動各閘極線13。
圖16A及圖16B表示於每1訊框使閘極驅動器群11A與閘極驅動器 群11B交替動作，而驅動閘極線13G(1)~閘極線13(M)之時序圖。
再者，該例係設定如下：對閘極驅動器群11A及閘極驅動器群11B之閘極驅動器11(1)之TFT-B與TFT-C之各閘極端子，於動作期間供給時脈信號CKB[1]，且對TFT-E之汲極端子供給時脈信號CKA[1]。又設定為：對閘極驅動器群11A及閘極驅動器群11B之驅動閘極線13G(M)之閘極驅動器11(M)之TFT-B與TFT-C之各閘極端子，於動作期間供給時脈信號CKA[2]，且對TFT-E之汲極端子供給時脈信號CKB[2]。
於第j訊框之開始時刻t1之前，自顯示控制電路4對閘極驅動器群11A及閘極驅動器群11B供給H位準之重置信號CLR，各閘極驅動器11之netA及各閘極線13G之電位轉變為L位準。其次，於時刻t1之時序，顯示控制電路4開始對閘極驅動器群11A之各閘極驅動器11之TFT-B、TFT-C及TFT-E供給時脈信號CKA[1]_a、CKA[2]_a、CKB[1]_a、CKB[2]_a作為控制信號。又，對閘極驅動器群11A之閘極驅動器11(1)之TFT-B之閘極端子，自顯示控制電路4供給閘極啟動脈衝信號GSP(1)。
閘極驅動器群11A之閘極驅動器11(1)係藉由閘極啟動脈衝信號GSP(1)、及H位準之控制信號GCK3_a(CKB[1]_a)之輸入，而於時刻t2對閘極驅動器11(1)之netA(A_1)預充電。又，於時刻t2對閘極驅動器群11A之閘極驅動器11(2)之TFT-B之閘極端子，自顯示控制電路4供給閘極啟動脈衝信號GSP(2)。對閘極驅動器群11A之閘極驅動器11(2)，輸入閘極啟動脈衝信號GSP(2)、及H位準之控制信號GCK4_a(CKB[2]_a)，由此對閘極驅動器11(2)之netA(A_2)預充電。
其次，於時刻t3，若對閘極驅動器群11A之閘極驅動器11(1)之TFT-E之閘極端子輸入時脈信號CKA[1]_a之H位準之電位，則netA(A _1)預充電至較控制信號GCK1_a(CKA[1]_a)更高之電位。此時，因控制信號GCK3_a(CKB[1]_a)為L位準，故閘極驅動器11(1)之TFT-C成為斷開狀態，閘極線13G(1)切換為選擇狀態。又，對驅動閘極線13G(3)之閘極驅動器11(省略圖示)之TFT-B之閘極端子輸入閘極線13G(1)之H位準之電位作為設置信號S。
其次，於時刻t4，若對閘極驅動器11(2)之TFT-E之汲極端子輸入控制信號GCK2_a(CKA[2]_a)之H位準之電位，則閘極驅動器11(2)之netA(A_2)充電至較時脈信號CKA[2]_a更高之電位。此時，因控制信號GCK4_a(CKB[2]_a)為L位準，故閘極驅動器11(2)之TFT-C成為斷開狀態，閘極線13G(2)切換為選擇狀態。又，對驅動閘極線13G(4)之閘極驅動器11(省略圖示)之TFT-B之閘極端子，輸入閘極線13G(2)之H位準之電位作為設置信號S。
其次，於時刻t5，控制信號GCK1_a(CKA[1]_a)轉變為L位準，控制信號GCK3_a(CKB[1]_a)轉變為H位準。對閘極驅動器群11A之閘極驅動器11(1)之TFT-B之汲極端子輸入L位準之設置信號S，netA(A_1)充電為L位準之電位。又，閘極驅動器11(1)之TFT-C成為接通狀態，閘極線13G(1)切換為非選擇狀態。
其次，於時刻t6，控制信號GCK2_a(CKA[2]_a)轉變為H位準，控制信號GCK4_a(CKB[2]_a)轉變為L位準。對閘極驅動器群11A之閘極驅動器11(2)之TFT-B之汲極端子，輸入L位準之設置信號S，netA(A_2)充電為L位準之電位。又，閘極驅動器11(2)之TFT-C成為接通狀態，閘極線13G(2)切換為非選擇狀態。
如此，亦以2段前之閘極線13G之驅動時序對閘極線13G(3)~13G(M-1)預充電，自前段之閘極線13G之驅動時序延遲1/4週期而依序驅動。
又，於閘極線13G(M-2)切換為選擇狀態之時刻t7之時序，對閘極驅動器群11A之閘極驅動器11(M)之TFT-B輸入閘極線13G(M-2)之H位準之電位、及H位準之控制信號GCK2_a(CKA[2]_a)。藉此，對閘極驅動器11(M)之netA(A_M)預充電。
其次，於時刻t8，若對閘極驅動器11(M)之TFT-E之汲極端子輸入控制信號GCK4_a(CKB[2]_a)之H位準之電位，則閘極驅動器11(M)之netA(A_M)充電至較時脈信號CKB[2]_a更高之電位。此時，因控制信號GCK2_a(CKA[2]_a)為L位準，故閘極線13G(M)切換為選擇狀態。
其次，於時刻t9，控制信號GCK2_a(CKA[2]_a)轉變為H位準，控制信號GCK4_a(CKB[2]_a)轉變為L位準。此時，閘極線13G(M-2)為非選擇狀態。因此，對閘極驅動器11(M)之TFT-B之汲極端子輸入L位準之設置信號S，netA(A_M)充電為L位準之電位。又，閘極驅動器11(M)之TFT-C成為接通狀態，閘極線13G(M)切換為非選擇狀態。
顯示控制電路4係於閘極線13G(M)切換為非選擇狀態後，於時刻t10，對閘極驅動器群11A及閘極驅動器群11B供給重置信號CLR而開始第j+1訊框之處理。
圖16B顯示驅動第j+1訊框之閘極線13G時之時序圖。於第j+1訊框之時刻t11，顯示控制電路4對閘極驅動器群11A(參照圖15A、15B)供給電位為L位準之動作停止信號作為控制信號。另一方面，顯示控制電路4開始對閘極驅動器群11B(參照圖15C、15D)，供給時脈信號CKA[1]_b、CKA[2]_b、CKB[1]_b、CKB[2]_b來作為控制信號。
如圖16B所示，第j+1訊框與上述第j訊框同樣，於時刻t11，將閘極啟動脈衝信號GSP(1)輸入至閘極驅動器群11B之閘極驅動器11(1)，對該閘極驅動器11(1)之netA(B_1)預充電。又，於時刻t12，將閘極 啟動脈衝信號GSP(2)輸入至閘極驅動器群11B之閘極驅動器11(2)，對該閘極驅動器11(2)之netA(B_2)預充電。
時刻t13以後之藉由閘極驅動器群11B之閘極線13G之驅動時序與圖16A所示之時刻t3以後之藉由閘極驅動器11A之閘極線13G之驅動時序相同。亦即，如圖16B所示，閘極線13G(1)~閘極線13G(M)與圖16A同樣，被於2段前之閘極線13G之驅動時序預充電，自前段之閘極線13G之驅動時序延遲1/4週期而被驅動。
於上述第2實施形態中，於每一特定期間，對閘極驅動器群11A與閘極驅動器群11B之一者，供給於每2水平期間重複H位準與L位準之4相之時脈信號。又，以與前段之閘極線13G之驅動開始偏差1/4週期之時序依序驅動閘極線13G。第2實施形態相較於第1實施形態，可降低時脈信號之頻率。由此，可延長各動作期間之閘極線13G之充放電時間而提高閘極驅動器11之動作裕度。
<第3實施形態>
於上述第1實施形態及第2實施形態中，已說明使連接於一閘極線13G之2個閘極驅動器11中之任一個閘極驅動器11動作而驅動閘極線13G之例。於本實施形態中，對一閘極線13G連接有3個以上之閘極驅動器11，且使至少2個以上之閘極驅動器11同步動作而驅動一閘極線13G之例進行說明。
圖17係表示配置於本實施形態之主動矩陣基板20a之閘極驅動器11之模式圖。本圖之例中，省略源極線15S及端子部12s之圖示。以下，對與第1實施形態不同之構成進行說明。
如圖17所示，本實施形態與第1實施形態同樣，於顯示區域201之區域201a、201b，分別配置閘極驅動器群11A、11B(參照圖18)，進而，於區域201c配置驅動閘極線13G(1)~13G(M)之閘極驅動器群 11C(參照圖18)。亦即，於圖17之例中，設置有3個用於驅動一閘極線13G之閘極驅動器11。
圖18係表示圖17所示之端子部12g之構成例之模式圖。如圖18所示，於端子部12g，除設置配線121a~122b以外，亦設置有供給信號GCK1_c、GCK2_c之配線121c、122c。閘極驅動器群11C係經由配線15L而與配線121c、122c連接。又，閘極驅動器群11C與端子部12g中之被供給重置信號CLR之配線123、及被供給電源電壓信號VSS之配線124各者經由配線15L而連接。
配線121c被供給圖5所示之時脈信號CKA、或電位為L位準之動作停止信號來作為控制信號GCK1_c。配線122c被供給圖5所示之時脈信號CKB、或電位為L位準之動作停止信號來作為控制信號GCK2_c。
再者，於以下說明中，於不區分供給至閘極驅動器群11A~11C之控制信號GCK1_a、GCK2_a、GCK1_b、GCK2_b、GCK1_c、GCK2_c時，則稱為控制信號GCK1及GCK2。
其次，對本實施形態之閘極線13G之驅動方法進行說明。本實施形態中，於每一特定期間，使閘極驅動器群11A~11C中之2個閘極驅動器群動作而驅動閘極線13G，且使1個閘極驅動器群停止動作。
具體而言，例如，如圖19所示，顯示控制電路4係於第1動作期間，對閘極驅動器群11A與閘極驅動器群11C供給時脈信號CKA及CKB作為控制信號。又，顯示控制電路4於第1動作期間之間，對閘極驅動器群11B供給電位為L位準之動作停止信號來作為控制信號。其次，於第2動作期間，顯示控制電路4對閘極驅動器群11A與閘極驅動器群11B供給時脈信號CKA及CKB作為控制信號。又，顯示控制電路4於第2動作期間，對閘極驅動器群11C供給電位為L位準之動作停止 信號來作為控制信號。其次，於第3動作期間，顯示控制電路4對閘極驅動器群11A供給電位為L位準之動作停止信號來作為控制信號。又，顯示控制電路4對閘極驅動器群11B與閘極驅動器群11C供給時脈信號CKA及CKB作為控制信號。如此，於本實施形態中，於1動作期間，2個閘極驅動器群同步動作，各閘極驅動器群每2動作期間停止動作。
圖20表示於作為動作期間之每1訊框，使2個閘極驅動器群動作而驅動閘極線13G時之時序圖。該例中，於第j訊框中，藉由閘極驅動器群11A及11B驅動閘極線13G(1)~13G(M)，且使閘極驅動器群11C停止動作。於下一即第j+1訊框中，藉由閘極驅動器11B及11C驅動閘極線13G(1)~13G(M)，且使閘極驅動器群11A停止動作。
再者，於該例中，閘極驅動器群11A~11C之閘極驅動器11(M)之TFT-B及TFT-C於動作期間，被供給時脈信號CKB作為控制信號GCK2。又，該閘極驅動器11(M)之TFT-E被供給時脈信號CKA來作為控制信號GCK1。又，閘極驅動器群11A~11C之閘極驅動器11(1)之TFT-B及TFT-C於動作期間，被供給時脈信號CKA作為控制信號GCK1。而且，該閘極驅動器11(1)之TFT-E被供給時脈信號CKB來作為控制信號GCK2。
於第j訊框中，顯示控制電路4係對閘極驅動器群11A及11B供給時脈信號CKA及CKB作為控制信號。又，顯示控制電路4對閘極驅動器群11C供給電位為L位準之動作停止信號。
藉此，藉由閘極驅動器群11A及11B，各閘極線13G係自閘極線13G(1)開始依序切換為選擇狀態。自時刻t1至t2，若閘極線13G(M-1)切換為選擇狀態，則對閘極驅動器群11A與11B之閘極驅動器11(M)(以下稱為閘極驅動器11(A_M)、閘極驅動器11(B_M))之TFT- B，輸入閘極線13G(M-1)之H位準之電位來作為設置信號S。藉此，閘極驅動器11(A_M)之netA(A_M)、與閘極驅動器11(B_M)之netA(B_M)預充電為(H位準之電位-TFT-B之閾值電壓)之電位。
其次，於時刻t2，閘極線13G(M-1)切換為非選擇狀態，對閘極驅動器11(A_M)與閘極驅動器11(B_M)之TFT-B之閘極端子輸入時脈信號CKB之L位準之電位，且對汲極端子輸入閘極線13G(M-1)之L位準之電位。藉此，各閘極驅動器之TFT-B成為斷開狀態。又，對閘極驅動器11(A_M)與閘極驅動器11(B_M)之TFT-E之汲極端子輸入時脈信號CKA之H位準之電位，藉由閘極驅動器11(A_M)與閘極驅動器11(B_M)之各電容器Cbst，而將netA(A_M)及netA(B_M)充電至較時脈信號CKA之H位準之電位更高之電位。此時，對閘極驅動器11(A_M)及閘極驅動器11(B_M)之TFT-C之閘極端子輸入時脈信號CKB之L位準之電位，閘極線13G(M)切換為選擇狀態。
顯示控制電路4係於時刻t3之時序，對閘極驅動器群11A~11C供給H位準之重置信號CLR。藉此，閘極驅動器群11A~11C之各閘極驅動器11之netA、及閘極線13G(1)~13G(M)之電位轉變為電源電壓VSS(L位準)。
其次，顯示控制電路4係於第j+1訊框之開始時刻t4之時序，開始對閘極驅動器群11A供給電位為L位準之動作停止信號，且對閘極驅動器群11B及11C供給時脈信號CKA、CKB。又，顯示控制電路4係於時刻t4，對閘極驅動器群11B及閘極驅動器群11C之閘極驅動器11(1)(以下稱為閘極驅動器11(B_1)、閘極驅動器11(C_1))供給閘極啟動脈衝信號GSP來作為設置信號S。
藉此，分別對閘極驅動器11(B_1)及閘極驅動器11(C_1)之TFT-B之閘極端子輸入時脈信號CKA之H位準之電位，且對汲極端子輸入 閘極啟動脈衝信號GSP。藉此，閘極驅動器11(B_1)及閘極驅動器11(C_1)之netA(以下稱為netA(B_1)、netA(C_1))預充電為(H位準之電位-TFT-B之閾值電壓)之電位。
其次，於時刻t5，對閘極驅動器11(B_1)及閘極驅動器11(C_1)之TFT-B之汲極端子輸入L位準之閘極啟動脈衝信號GSP。進而，對其閘極端子輸入時脈信號CKA之L位準之電位，TFT-B成為斷開狀態。又，對閘極驅動器11(B_1)及閘極驅動器11(C_1)之TFT-E之汲極端子輸入時脈信號CKB之H位準之電位。又，藉由電容器Cbst，將netA(B_1)及netA(C_1)充電至較時脈信號CKB(2)之H位準之電位更高之電位。
此時，因對閘極驅動器11(B_1)及閘極驅動器11(C_1)之TFT-C之閘極端子輸入時脈信號CKA之L位準之電位，故TFT-C成為斷開狀態。藉此，閘極線13G(1)切換為選擇狀態，閘極線13G(1)之電位作為設置信號S被輸入至閘極驅動器群11B及閘極驅動器群11C之驅動閘極線13G(2)之閘極驅動器11。
於第j+1訊框中，設為於驅動閘極線13G(1)後，與上述同樣，閘極線13G(2)~13G(M)亦藉由閘極驅動器群11B及閘極驅動器群11C依序驅動。
於上述第3實施形態中，使連接於一閘極線13G之N(N：自然數、N≧3)個閘極驅動器11中之、2以上且未達N個之閘極驅動器11同步動作，而驅動一閘極線13G，且使其他閘極驅動器11之TFT停止動作。閘極驅動器11之TFT中尤其TFT-E係作為對閘極線13G輸出選擇電壓之輸出緩衝器發揮功能。輸出緩衝器，需將尤其通道寬度設定得大於其他TFT，故期望由複數個TFT構成。上述第3實施形態中，可分散驅動一閘極線13G之輸出緩衝器之負載。因此，與藉由1個閘極驅動器11 驅動閘極線13G之情形相比，可減少作為輸出緩衝器發揮功能之TFT之個數。
<第4實施形態>
於上述第1實施形態至第3實施形態中，已對閘極驅動器11之各TFT包含1個TFT之例進行說明。本實施形態中，對包含複數個TFT之閘極驅動器11之一部分TFT之情形進行說明。
圖21係例示本實施形態之閘極驅動器之等效電路之圖。如圖21所示，本實施形態之閘極驅動器110與閘極驅動器11之TFT-B之不同之處在於：將以B1及B2表示之TFT(以下稱為TFT-B1、TFT-B2)並聯連接而構成。以下，對與第1實施形態不同之構成進行說明。
對閘極驅動器110之TFT-B1與TFT-B2之各閘極端子供給控制信號GCK2或GCK1。以下，於區分供給至TFT-B1與TFT-B2之控制信號GCK1、GCK2之情形時，將TFT-B1之控制信號設為GCK1(1)、GCK2(1)，且將TFT-B2之控制信號表示為GCK1(2)、GCK2(2)。
圖22A及22B係表示閘極驅動器110之顯示區域內之配置例之模式圖。再者，於圖22A及22B中，雖為方便起見而省略“TFT-”之表記，但A~E係與圖21所示之TFT-A~TFT~E對應。
圖22A顯示分別驅動閘極線13G(n)、13G(n+2)之閘極驅動器110(以下稱為閘極驅動器110(n)、閘極驅動器110(n+2))之配置例。又，圖22B顯示分別驅動閘極線13G(n+1)、13G(n+3)之閘極驅動器110(以下稱為閘極驅動器110(n+1)、閘極驅動器110(n+3))之配置例。本實施形態中，如圖22A及圖22B所示，用於驅動一閘極線13G之閘極驅動器110，設置至少1個即可。
如圖22A及圖22B所示，於端子部12g除設置被供給電源電壓信號VSS之配線123、與被供給重置信號CLR之配線123以外，亦設置有配 線221~226。
配線221、222係自顯示控制電路4(參照圖3)被供給圖5所示之時脈信號CKA及CKB。又，配線223~226係分別被自顯示控制電路4(參照圖3)供給控制信號GCK1(1)、GCK1(2)、GCK2(1)、GCK2(2)。具體而言，對配線223、224供給圖5所示之時脈信號CKA、或電位為L位準之動作停止信號。對配線225、226供給圖5所示之時脈信號CKB，或電位為L位準之動作停止信號。
如圖22A及圖22B所示，構成閘極驅動器110之各元件分散配置於鄰接之閘極線13G之間。於圖22A中，對閘極驅動器110(n)與閘極驅動器110(n+2)之TFT-B1、B2之閘極端子，經由配線15L而分別供給控制信號GCK2(1)、GCK2(2)。又，對閘極驅動器110(n)與閘極驅動器110(n+2)之TFT-C之閘極端子，經由配線15L而供給時脈信號CKB。又，對閘極驅動器之TFT-E之汲極端子，經由配線15L而供給時脈信號CKA。
另一方面，於圖22B中，對閘極驅動器110(n+1)與閘極驅動器110(n+3)之TFT-B1、B2之閘極端子，經由配線15L而供給控制信號GCK1(1)及GCK1(2)。又，對閘極驅動器110(n+1)與閘極驅動器110(n+3)之TFT-C之閘極端子，經由配線15L而供給時脈信號CKA。又，對該等閘極驅動器之TFT-E之汲極端子，經由配線15L而供給時脈信號CKB。如此，各閘極驅動器110被供給與配置閘極驅動器11之各元件之列鄰接之列所配置之閘極驅動器11相位相反之時脈信號。
其次，對本實施形態之閘極線13G之驅動方法進行說明。圖23A及23B表示藉由閘極驅動器110驅動閘極線13G時之時序圖。本實施形態中，於每1訊框，使分別驅動閘極線13G(1)~13G(M)之閘極驅動器110之TFT-B1與TFT-B2之任一者與其他TFT動作，而驅動一閘極線 13G。亦即，本實施形態中，使閘極驅動器110之TFT-B1與TFT-B2於每訊框交替動作，藉此抑制TFT-B1與TFT-B2之劣化。
如圖23A所示，顯示控制電路4(參照圖3)於第j訊框之開始時刻t1，供給時脈信號CKA、CKB來作為控制信號GCK1(1)及GCK2(1)。又，顯示控制電路4(參照圖3)供給電位為L位準之動作停止信號來作為控制信號GCK1(2)及GCK2(2)。
藉此，對驅動閘極線13G(1)~13G(M)各者之閘極驅動器110之TFT-C及TFT-E分別供給時脈信號CKA及CKB，且對TFT-B1供給時脈信號CKB或CKA。
又，若對驅動閘極線13G(1)之閘極驅動器110(以下稱為閘極驅動器110(1))之TFT-B1之汲極端子，自顯示控制電路4供給閘極啟動脈衝信號GSP，則閘極驅動器110(1)之TFT-B1成為接通狀態。由此，對閘極驅動器110(1)之netA(1)預充電。
其次，於時刻t2，若控制信號GCK2(1)(CKB)轉變為L位準，控制信號GCK1(1)(CKA)轉變為H位準，則閘極驅動器110(1)之TFT-B1成為斷開狀態。又，對閘極驅動器11(1)之TFT-E之汲極端子，輸入時脈信號CKA之H位準之電位，netA(1)充電至較時脈信號CKA之H位準之電位更高之電位。此時，閘極驅動器110(1)之TFT-C成為斷開狀態，閘極線13G(1)切換為所選擇之狀態。又，對驅動閘極線13G(2)之閘極驅動器110(以下稱為閘極驅動器110(2))之TFT-B1之汲極端子，輸入閘極線13G(1)之H位準之電位來作為設置信號S。於時刻t2，對閘極驅動器110(2)之TFT-B1之閘極端子輸入控制信號GCK1(1)(CKA)之H位準之電位。由此，對閘極驅動器110(2)之netA(2)預充電。
其次，於時刻t3，控制信號GCK2(1)(CKB)轉變為H位準，時脈信號CKA轉變為L位準。藉此，對閘極驅動器110(1)之TFT-B1之閘極端 子與汲極端子分別輸入控制信號GCK2(1)(CKB)之H位準之電位、與閘極啟動脈衝信號GSP之L位準之電位，netA(1)充電為L位準之電位。又，閘極驅動器110(1)之TFT-C成為接通狀態，閘極線13G(1)充電為L位準之電位而切換為非選擇狀態。於時刻t3，對閘極驅動器110(2)之TFT-E之汲極端子輸入時脈信號CKB之H位準之電位。又，對閘極驅動器110(2)之TFT-C之閘極端子輸入時脈信號CKA之L位準之電位。藉此，閘極驅動器110(2)之netA(2)充電至較時脈信號CKB之H位準之電位更高之電位，閘極線13G(2)切換為選擇狀態。又，閘極線13G(2)之H位準之電位作為設置信號S，被輸入至驅動閘極線13G(3)之閘極驅動器110(以下稱為閘極驅動器110(3))之TFT-B1之汲極端子。如此，設為於時刻t4~t8，閘極線13G(3)~13G(M)與上述同樣地被依序驅動。
於閘極線13G(M)切換為選擇狀態後，顯示控制電路4(參照圖3)於自時刻t9至圖23B所示之第j+1訊框之開始時刻t10，將重置信號CLR供給至配線123。藉此，各閘極驅動器110之netA、及閘極線13G(1)~13G(M)之電位轉變為L位準。又，於時刻t10，顯示控制電路4供給電位為L位準之動作停止信號來作為控制信號GCK1(1)及GCK2(1)。又，顯示控制電路4供給時脈信號CKA、CKB來作為控制信號GCK1(2)及GCK2(2)。又，顯示控制電路4對閘極驅動器110(1)之TFT-B2之汲極端子供給閘極啟動脈衝信號GSP。藉此，閘極驅動器11(1)之TFT-B2成為接通狀態，對netA(1)預充電。
時刻t10以後，因除使TFT-B2替換各閘極驅動器110之TFT-B1而動作之點以外，其他與上述第j訊框相同，故省略對時刻t10以後之詳細之動作說明。於第j+1訊框中，對各閘極驅動器110之TFT-B2供給時脈信號CKA、CKB，且對TFT-B1供給電位為L位準之動作停止信號。 因此，第j+1訊框，係各閘極驅動器110之TFT-B2動作，於時刻t10~t16，依序驅動閘極線13G(1)~13G(M)。
於上述第4實施形態中，已說明將各閘極驅動器110之TFT-B1、TFT-B2並聯連接，且於每1訊框使各閘極驅動器110之TFT-B1與TFT-B2交替動作之例，然亦可使TFT-C包含複數個TFT。第1實施形態之閘極驅動器11之TFT-B與TFT-C於1訊框切換為接通之工作比為50%，因與其他TFT相比較大，故更容易產生劣化。因此，對於此種工作比為特定值以上之TFT，以將複數個TFT並聯化而構成，且於每一特定期間使並聯化之TFT交替動作。其結果，可調整一閘極驅動器之各TFT之工作比而降低TFT劣化之不均。
<第5實施形態>
於上述第4實施形態中，亦可設置複數個用於驅動一閘極線13G之閘極驅動器110，且於每一特定期間切換用於驅動一閘極線13G之閘極驅動器110。以下，關於該情況之例，將以與第4實施形態不同之構成為主而進行說明。
本實施形態係設定為如下者：用於分別驅動閘極線13G(1)~13G(M)之閘極驅動器110，於圖3所示之主動矩陣基板20a之區域201a與區域201b設置有各1個。以下，將配置於區域201a之閘極驅動器群稱為閘極驅動器群110A，且將配置於區域201b之閘極驅動器群稱為閘極驅動器群110B。
圖24A表示驅動閘極線13G(n-1)~13G(n+3)各者之閘極驅動器群110A之配置例與端子部12g之構成例。又，圖24B表示驅動閘極線13G(n-1)~13G(n+3)各者之閘極驅動器群110B之配置例與端子部12g之構成例。再者，為方便起見，而將閘極驅動器群110A之閘極驅動器110之TFT-D、與閘極驅動器群110B之閘極驅動器110之TFT-D，於 圖24B中一併記載，但實際上TFT-D係配置於各閘極驅動器群所配置之區域。
如圖24A及圖24B所示，於端子部12g，除設置配線123、124以外，亦設置有配線221a~226a、配線221b~226b。配線221a~226a係經由配線15L而與閘極驅動器110A連接。配線221b~226b係經由配線15L而與閘極驅動器群110B連接。
配線221a、221b係被自顯示控制電路4(參照圖3)供給圖5所示之時脈信號CKA、或電位為L位準之動作停止信號來作為控制信號GCK1_a、GCK1_b。配線222a、222b係被自顯示控制電路4供給圖5所示之時脈信號CKB、或電位為L位準之動作停止信號來作為控制信號GCK2_a、GCK2_b。以下，將供給至配線221a、222a之時脈CKA、CKB稱為時脈信號CKA_a、CKB_a，且將供給至配線221b、222b之時脈信號CKA、CKB稱為時脈信號CKA_b、CKB_b。
配線223a~226a及配線223b~226b各者係被自顯示控制電路4供給控制信號GCK1(1)、GCK1(2)、GCK2(1)、GCK2(2)。具體而言，配線223a、224a、223b、224b被供給圖5所示之時脈信號CKA、或電位為L位準之動作停止信號。又，配線225a、226a、225b、226b被供給圖5所示之時脈信號CKB、或電位為L位準之動作停止信號。以下，將供給至配線223a~226a之控制信號設為GCK1(1)_a、GCK1(2)_a、GCK2(1)_a、GCK2(2)_a，且將供給至配線223b~226b之控制信號表示為控制信號GCK1(1)_b、GCK1(2)_b、GCK2(1)_b、GCK2(2)_b。
因此，對閘極驅動器群110A之各閘極驅動器110之TFT-B1之閘極端子供給控制信號GCK1(1)_a與GCK2(1)_a之一者。對TFT-B2之閘極端子供給控制信號GCK1(2)_a與GCK2(2)_a之一者。又，對閘極 驅動器群110A之各閘極驅動器110之TFT-E之汲極端子與TFT-C之閘極端子供給控制信號GCK1_a或GCK2_a。
對閘極驅動器群110B之各閘極驅動器110之TFT-B1之閘極端子供給控制信號GCK1(1)_b與GCK2(1)_b之一者。對TFT-B2之閘極端子供給控制信號GCK1(2)_b與GCK2(2)_b之一者。又，對閘極驅動器群110B之各閘極驅動器110之TFT-E之汲極端子與TFT-C之閘極端子供給控制信號GCK1_b或GCK2_b。
其次，對本實施形態之閘極線13G之驅動方法進行說明。圖25A~25D係驅動閘極線13G(1)~13G(M)時之時序圖。如圖25A所示，顯示控制電路4(參照圖3)係於第j訊框之開始時刻t1，供給時脈信號CKA、CKB來作為控制信號GCK1_a及GCK2_a、控制信號GCK1(1)_a及GCK2(1)_a。又，顯示控制電路4於時刻t1，供給電位為L位準之動作停止信號來作為控制信號GCK1_b、GCK2_b、GCK1(2)_a、GCK2(2)_a、GCK1(1)_b、GCK2(1)_b、GCK1(2)_b、GCK2(2)_b。進而，顯示控制電路4於時刻t1，對閘極驅動器群110A之閘極驅動器110(1)(以下稱為閘極驅動器110(A_1))之TFT-B1之汲極端子供給閘極啟動脈衝信號GSP。
藉此，於第j訊框中，閘極驅動器群110B之各閘極驅動器110、閘極驅動器群110A之各閘極驅動器110之TFT-B停止動作。對閘極驅動器群110A之各閘極驅動器110供給時脈信號CKA、CKB，且對閘極驅動器110A(A_1)之TFT-B1之汲極端子輸入閘極啟動脈衝信號GSP。藉此，對閘極驅動器110(A_1)之netA(A_1)預充電。於時刻t2以後至時刻t8，與上述第4實施形態同樣，對應於閘極驅動器群110A之各閘極驅動器110之TFT-B1、TFT-E、TFT-C之動作，依序驅動閘極線13G(1)~13G(M)。
於第j訊框中，於閘極線13G(M)切換為選擇狀態後，顯示控制電路4(參照圖3)係於時刻t9之時序，對閘極驅動器群110A及閘極驅動器群110B供給重置信號CLR。藉此，將閘極驅動器110A及閘極驅動器110B之各閘極驅動器110之netA、與閘極線13G(1)~13G(M)充電為L位準。
其次，如圖25B所示，於第j+1訊框之開始時刻t10，顯示控制電路4(參照圖3)分別供給時脈信號CKA、CKB來作為控制信號GCK1_a及GCK2_a、控制信號GCK1(2)_a及GCK2(2)_a。又，顯示控制電路4係於時刻t10，供給電位為L位準之動作停止信號作為控制信號GCK1_b、GCK2_b、GCK1(1)_a、GCK2(1)_a、GCK1(1)_b、GCK2(1)_b、GCK1(2)_b、GCK2(2)_b。進而，顯示控制電路4於時刻t10，對閘極驅動器110(A_1))之TFT-B2之汲極端子供給閘極啟動脈衝信號GSP。
藉此，於第j+1訊框中，閘極驅動器群110B之各閘極驅動器110、閘極驅動器群110A之各閘極驅動器110之TFT-B1停止動作。對閘極驅動器群110A之各閘極驅動器110供給時脈信號CKA、CKB。又，若對閘極驅動器110A(A_1)之TFT-B2之汲極端子輸入閘極啟動脈衝信號GSP，則對閘極驅動器110(A_1)之netA(A_1)預充電。
時刻t11以後至時刻t17，係設為與上述第4實施形態同樣，對應於閘極驅動器群110A之各閘極驅動器110之TFT-B2、TFT-E、TFT-C之動作，而依序驅動閘極線13G(1)~13G(M)。
於第j+1訊框中，於閘極線13G(M)切換為選擇狀態後，顯示控制電路4(參照圖3)係於時刻t18之時序，對閘極驅動器群110A及閘極驅動器群110B供給重置信號CLR。藉此，閘極驅動器110A及閘極驅動器110B之各閘極驅動器110之netA與閘極線13G(1)~13G(M)充電為L 位準。
其次，如圖25C所示，於第j+2訊框之開始時刻t19，顯示控制電路4(參照圖3)供給電位為L位準之動作停止信號作為控制信號GCK1_a及GCK2_a。又，顯示控制電路4(參照圖3)供給時脈信號CKA、CKB作為控制信號GCK1_b、GCK2_b。又，顯示控制電路4供給時脈信號CKA、CKB作為控制信號GCK1(1)_b、GCK2(1)_b。又，顯示控制電路4(參照圖3)，供給電位為L位準之動作停止信號來作為控制信號GCK1(1)_a、GCK2(1)_a、GCK1(2)_a、GCK2(2)_a、GCK1(2)_b、GCK2(2)_b。進而，顯示控制電路4於時刻t19，對閘極驅動器群110B之閘極驅動器110(1)(以下稱為閘極驅動器110(B_1))之TFT-B1之汲極端子供給閘極啟動脈衝信號GSP。
藉此，於第j+2訊框中，閘極驅動器群110A與閘極驅動器群110B之各閘極驅動器110之TFT-B2停止動作。若對閘極驅動器群110B之各閘極驅動器110供給時脈信號CKA、CKB，且對閘極驅動器110(B_1)之TFT-B1之汲極端子輸入閘極啟動脈衝信號GSP，則對閘極驅動器110(B_1)之netA(B_1)預充電。於時刻t19以後至時刻t26，與上述第4實施形態同樣，對應於閘極驅動器群110B之各閘極驅動器110之TFT-B1、TFT-E、TFT-C之動作，而依序驅動閘極線13G(1)~13G(M)。
於第j+2訊框中，於閘極線13G(M)切換為選擇狀態後，顯示控制電路4(參照圖3)係於時刻t27之時序，對閘極驅動器群110A及閘極驅動器群110B供給重置信號CLR。藉此，閘極驅動器群110A及閘極驅動器群110B之各閘極驅動器110之netA與閘極線13G(1)~13G(M)充電為L位準。
其次，如圖25D所示，於第j+3訊框之開始時刻t28，顯示控制電路4(參照圖3)供給電位為L位準之動作停止信號來作為控制信號GCK1 _a及GCK2_a。又，顯示控制電路4(參照圖3)供給時脈信號CKA、CKB來作為控制信號GCK1_b及GCK2_b。又，顯示控制電路4供給時脈信號CKA、CKB作為控制信號GCK1(2)_b及GCK2(2)_b。又，顯示控制電路4(參照圖3)，供給電位為L位準之動作停止信號來作為控制信號GCK1(1)_a、GCK2(1)_a、GCK1(2)_a、GCK2(2)_a、GCK1(1)_b、GCK2(1)_b。進而，顯示控制電路4於時刻t28，對閘極驅動器110(B_1)之TFT-B2之汲極端子，供給閘極啟動脈衝信號GSP。
藉此，於第j+3訊框中，閘極驅動器群110A與閘極驅動器群110B之各閘極驅動器110之TFT-B1停止動作。若對閘極驅動器群110B之各閘極驅動器110供給時脈信號CKA、CKB，對閘極驅動器110(B_1)之TFT-B2之汲極端子輸入閘極啟動脈衝信號GSP，則對閘極驅動器110(B_1)之netA(B_1)預充電。於時刻t28以後至時刻t35，與上述第4實施形態同樣，對應於閘極驅動器群110B之各閘極驅動器110之TFT-B2、TFT-E及TFT-C之動作，而依序驅動閘極線13G(1)~13G(M)。
如此，於上述第5實施形態中，於每一特定期間，使驅動一閘極線13G之任一個閘極驅動器110動作，且使動作之閘極驅動器110之並聯化之TFT-B1與TFT-B2交替動作。因此，與第4實施形態相比，各閘極驅動器110之TFT之工作比較小，由此可降低TFT之劣化。
<第6實施形態>
於上述第1實施形態中，存在於驅動閘極線13G時，對已停止動作之閘極驅動器輸入雜訊形式之閘極線13G之電位而導致該閘極驅動器誤動作之情況。本實施形態可防止已停止動作之閘極驅動器因閘極線13G之驅動所致之雜訊而誤動作。
圖26係表示本實施形態之配置有閘極驅動器之主動矩陣基板20a 之模式圖。於該圖之例中，省略對源極線15S及端子部12s之圖示。以下，對與第1實施形態不同之構成進行說明。
如圖26所示，於本實施形態中，於區域201a、201b、201c配置有分別驅動閘極線13G(1)~13G(M)之閘極驅動器120。以下，將包含區域201a中所配置之閘極驅動器120之閘極驅動器群稱為閘極驅動器群120A，將包含區域201b中所配置之閘極驅動器120之閘極驅動器群稱為閘極驅動器群120B，且將包含區域201c中所配置之閘極驅動器120之閘極驅動器群稱為閘極驅動器群120C。
圖27係表示圖26所示之端子部12g之構成例之模式圖。雖圖27中省略圖示，但端子部12g與第1實施形態同樣，係與顯示控制電路4及電源5(參照圖3)連接。如圖27所示，於端子部12g，除設置配線123、124以外，亦設置有分別供給控制信號GCK1_a、GCK2_a之配線121a、122a、分別供給控制信號GCK1_b、GCK2_b之配線121b、122b、及分別供給控制信號GCK1_c、GCK2_c之配線121c、122c。又，於端子部12g設置有分別供給控制信號ACLR(1)~ACLR(3)之配線331~333。
控制信號GCK1_a、GCK2_a、GCK1_b、GCK2_b、GCK1_c及GCK2_c、控制信號ACLR(1)~ACLR(3)係由顯示控制電路4(參照圖3)輸入至各配線。以下，於不區分控制信號ACLR(1)~ACLR(3)時稱為控制信號ACLR。
閘極驅動器群120A係經由配線15L而連接於配線121a及122a、配線332及333。閘極驅動器群120B係經由配線15L而連接於配線121b及122b、配線331及333。閘極驅動器群120C係經由配線15L而連接於配線121c及122c、配線331及332。
對配線121c及122c，與上述控制信號GCK1及GCK2同樣供給圖5 所示之時脈信號CKA及CKB、或電位為L位準之動作停止信號來作為控制信號GCK1_c及GCK2_c。
控制信號ACLR(1)~ACLR(3)係表示L位準或H位準之電位之控制信號。具體而言，控制信號ACLR(1)係於閘極驅動器群120A之動作期間成為H位準之電位，於閘極驅動器群120A之非動作期間成為L位準之電位的信號。又，控制信號ACLR(2)係於閘極驅動器群120B之動作期間成為H位準之電位，於閘極驅動器群120B之非動作期間成為L位準之電位的信號。控制信號ACLR(3)係於閘極驅動器群120C之動作期間成為H位準之電位，於閘極驅動器群120C之非動作期間成為L位準之電位的信號。
其次，對閘極驅動器120之構成進行說明。圖28係表示閘極驅動器群120A之閘極驅動器120之等效電路之圖。於該例中表示閘極驅動器群120A之驅動閘極線13G(n)之閘極驅動器120(以下稱為閘極驅動器120(A_n))。
如圖28所示，閘極驅動器120(A_n)除具有上述圖6所示之閘極驅動器11之各元件以外，亦具有連接於閘極驅動器120之netA(以下稱為netA(A_n))之電路部1201。
電路部1201包含以F及G表示之TFT(以下稱為TFT-F、TFT-G)。TFT-F之汲極端子連接於netA(A_n)。TFT-F之閘極端子被供給控制信號ACLR(2)，源極端子被供給電源電壓信號VSS。又，TFT-G之汲極端子連接於netA(A_n)。TFT-G之閘極端子被供給控制信號ACLR(3)，源極端子被供給電源電壓信號VSS。
於第1實施形態之閘極驅動器11之情形時，當藉由其他閘極驅動器11將閘極線13G(n)切換為選擇狀態時，藉由閘極線13G(n)之電位上升，而經由電容器Cbst，netA(A_n)之電位突升。又，輸入至TFT-E 之汲極端子之時脈信號之L位準之電位被輸出至閘極線13G(n)。本實施形態中，netA(A_n)連接有電路部1201，於閘極驅動器120(A_n)之非動作期間，H位準之控制信號ACLR被供給至電路部1201。於閘極驅動器120(A_n)之非動作期間，電路部1201之TFE-F及TFT-G之一者成為接通狀態，netA(A_n)被控制於電源電壓VSS(L位準)。其結果，於閘極驅動器120(A_n)之非動作期間，輸入至閘極驅動器120(A_n)之TFT-E之汲極端子之時脈信號之L位準之電位並未被輸出至閘極線13G(n)，從而可防止閘極驅動器120(A_n)之誤動作。
圖29A及29B係表示閘極驅動器群120A之顯示區域內之配置例之模式圖。圖29A及29B中，為方便起見，僅記載英文字母A~G而省略“TFT-”之表記，但A~G係與圖28所示之TFT-A~TFT-G對應。圖29A表示分別驅動閘極線13G(n-2)與閘極線13G(n)之閘極驅動器120之配置例。圖29B表示分別驅動閘極線13G(n-1)與閘極線13G(n+3)之閘極驅動器120之配置例。
如圖29A所示，分別驅動閘極線13G(n-2)與閘極線13G(n)之閘極驅動器120之TFT-B及TFT-C之閘極端子被供給控制信號GCK2_a。又，對該閘極驅動器120之TFT-E之汲極端子供給控制信號GCK1_a。又，如圖29B所示，分別驅動閘極線13G(n-1)與閘極線13G(n+3)之閘極驅動器120之TFT-B及TFT-C之閘極端子被供給控制信號GCK1_a。又，對該閘極驅動器120之TFT-E之汲極端子，供給控制信號GCK2_a。圖29A及圖29B所示之閘極驅動器群120A之各閘極驅動器120之TFT-F及TFT-G之閘極端子，分別被供給控制信號ACLR(2)及ACLR(3)。
再者，閘極驅動器群120B及閘極驅動器群120C之配置例與閘極驅動器群120A相同，不同之處在於供給至電路部1201之控制信號。 亦即，對閘極驅動器群120B之閘極驅動器120之TFT-F、TFT-G之閘極端子分別供給控制信號ACLR(1)、ACLR(3)，且對閘極驅動器群120C之閘極驅動器120之TFT-F、TFT-G之閘極端子分別供給控制信號ACLR(1)、ACLR(2)。
其次，對閘極線13G之驅動方法進行說明。圖30係表示本實施形態之閘極線13G(n)之驅動時序之時序圖。於該例中，使閘極驅動器群120A~120C於每1訊框以閘極驅動器群120A、120B、120C之順序動作，而依序驅動閘極線13G(1)~閘極線13G(M)。以下，對閘極驅動器120(A_n)之動作例進行說明。
圖30中，顯示控制電路4(參照圖3)於第j訊框之間，供給時脈信號CKA及CKB作為控制信號GCK1_a及GCK2_a。又，顯示控制電路4(參照圖3)作為控制信號GCK1_b及GCK2_b、控制信號GCK1_c及GCK2_c，供給電位為L位準之動作停止信號。又，顯示控制電路4供給H位準之控制信號ACLR(1)、L位準之控制信號ACLR(2)、及控制信號ACLR(3)。
藉此，閘極驅動器群120B及120C之各閘極驅動器120停止動作。閘極驅動器群120A之各閘極驅動器120之TFT-B、TFT-C及TFT-E，係根據所供給之時脈信號CKA及CKB而動作，TFT-F及TFT-G係根據控制信號ACLR(2)及控制信號ACLR(3)而動作。
於第j訊框之時刻t1，對閘極驅動器120(A_n)之TFT-B之汲極端子輸入閘極線13G(n-1)之H位準之電位，對閘極端子輸入控制信號GCK2_a(CKB)之H位準之電位。又，對閘極驅動器120(A_n)之TFT-E之汲極端子輸入控制信號GCK1_a(CKA)之L位準之電位，對TFT-C之閘極端子輸入控制信號GCK2_a(CKB)之H位準之電位。對閘極驅動器120(A_n)之TFT-F及TFT-G之閘極端子輸入控制信號ACLR(2)及 控制信號ACLR(3)之L位準之電位。藉此，TFT-B及TFT-C成為接通狀態，TFT-F及TFT-G成為斷開狀態，對閘極驅動器120(A_n)之netA(A_n)預充電。
於時刻t2，對閘極驅動器120(A_n)之TFT-B及TFT-C之閘極端子輸入控制信號GCK2_a(CKB)之L位準之電位。又，對閘極驅動器120(A_n)之TFT-E之汲極端子輸入控制信號GCK1_a(CKA)之H位準之電位。對閘極驅動器120(A_n)之TFT-F及TFT-G之閘極端子輸入控制信號ACLR(2)及控制信號ACLR(3)之L位準之電位。藉此，TFT-B及TFT-C成為斷開狀態，TFT-F及TFT-G成為斷開狀態。又，netA(A_n)上升至較控制信號GCK1_a(CKA)之H位準之電位更高之電位，閘極線13G(n)切換為選擇狀態。
設定為時刻t3之後亦與上述同樣，藉由閘極驅動器群120A之閘極驅動器120依序驅動閘極線13G。
於第j訊框之後且第j+1訊框之開始時刻t4，顯示控制電路4(參照圖3)供給電位為L位準之動作停止信號來作為控制信號GCK1_a及GCK2_a、與控制信號GCK1_c及GCK2_c。又，顯示控制電路4(參照圖3)供給時脈信號CKA及CKB來作為控制信號GCK1_b及GCK2_b。又，顯示控制電路4供給L位準之控制信號ACLR(1)、控制信號ACLR(3)、及H位準之控制信號ACLR(2)。
藉此，閘極驅動器群120A及120C之各閘極驅動器120停止動作，閘極驅動器群120B之各閘極驅動器120動作而驅動閘極線13G。如圖30所示，於第j+1訊框之間，因對閘極驅動器120(A_n)之TFT-F輸入H位準之控制信號ACLR(2)，故TFT-F成為接通狀態。因此，於第j+1訊框之時刻t5，於閘極線13G(n)已切換為選擇狀態時，netA(A_n)之電位被控制於電源電壓VSS(L位準)。
其次，於第j+1訊框之後且第j+2訊框之開始時刻t6，顯示控制電路4(參照圖3)供給電位為L位準之動作停止信號來作為控制信號GCK1_a及GCK2_a、控制信號GCK1_b及GCK2_b。又，顯示控制電路4(參照圖3)供給時脈信號CKA及CKB來作為控制信號GCK1_c及GCK2_c。又，顯示控制電路4供給L位準之控制信號ACLR(1)、控制信號ACLR(2)、及H位準之控制信號ACLR(3)。
藉此，閘極驅動器120A及120B之各閘極驅動器120停止動作，閘極驅動器群120C之各閘極驅動器120動作而驅動閘極線13G。如圖30所示，於第j+2訊框之間，因對閘極驅動器120(A_n)之TFT-F輸入H位準之控制信號ACLR(3)，故TFT-G成為接通狀態。因此，於第j+2訊框之時刻t7，於閘極線13G(n)已切換為選擇狀態時，netA(A_n)之電位被控制於電源電壓VSS(L位準)。
上述第6實施形態中，於閘極驅動器120之動作期間，閘極驅動器120之TFT-F及TFT-G均成為斷開狀態。又，於閘極驅動器120之非動作期間，以使TFT-F及TFT-G之任一者成為接通狀態之方式對TFT-F及TFT-G供給控制信號ACLR。因此，於閘極驅動器120之非動作期間，netA被控制於L位準，從而可防止供給至TFT-E之汲極端子之時脈信號之L位準之電位被輸出至閘極線13G。
<第6實施形態之應用例1>
已說明上述第6實施形態之閘極驅動器120設置有源極端子以電源電壓VSS接地之TFT-F及TFT-G，而作為將netA之電位控制於L位準之電路部1201之例，然而電路部1201亦可設為如下構成。
圖31係表示本實施形態之閘極驅動器120(A_n)之等效電路之圖。如圖31所示，閘極驅動器120(A_n)之電路部1201僅包含以H表示之TFT(以下稱為TFT-H)。TFT-H之閘極端子連接於閘極線13G(n)，源 極端子連接於netA(A_n)。又，TFT-H之汲極端子與TFT-E之汲極端子連接，且被供給控制信號GCK1。
圖32A及圖32B係表示本實施形態之閘極驅動器120之顯示區域內之配置例之模式圖。於圖32A及圖32B中，為方便起見，僅記載英文字母A~E、H而省略“TFT-”之表記，但A~E、H係與圖31所示之TFT-A~TFT-E、TFT-H對應。
圖32A表示分別驅動閘極線13G(n-2)與閘極線13G(n)之閘極驅動器120之配置例，圖32B表示分別驅動閘極線13G(n-1)與閘極線13G(n+3)之閘極驅動器120之配置例。如圖32A所示，分別驅動閘極線13G(n-2)與閘極線13G(n)之閘極驅動器120之TFT-B及TFT-C之閘極端子被供給控制信號GCK2_a。又，對該閘極驅動器120之TFT-E及TFT-H之汲極端子供給控制信號GCK1_a。又，如圖32B所示，分別驅動閘極線13G(n-1)與閘極線13G(n+3)之、閘極驅動器120之TFT-B及TFT-C之閘極端子被供給控制信號GCK1_a。又，對該閘極驅動器120之TFT-E及TFT-H之汲極端子供給控制信號GCK2_a。
其次，對閘極線13G之驅動方法進行說明。圖33係表示本實施形態之閘極線13G(n)之驅動時序之時序圖。於該例中，使閘極驅動器群120A~120C於每1訊框以閘極驅動器群120A、120B、120C之順序動作而驅動閘極線13G。以下，對與上述第6實施形態不同之閘極驅動器120(A_n)之動作進行說明。
如圖33所示，於閘極驅動器群120A之動作期間，即於第j訊框中，於時刻t1之時序，對閘極驅動器120(A_n)之netA(A_n)預充電。其次，於時刻t2之時序，對閘極驅動器120(A_n)之TFT-E及TFE-H之汲極端子輸入控制信號GCK1_a之H位準之電位。對閘極驅動器120(A_n)之TFT-H之閘極端子輸入閘極線13G(n)之電位。
於時刻t2之時序，對閘極線13G(n)輸出控制信號GCK1_a(CKA)之H位準之電位，對TFT-H之源極端子輸入netA(A_n)之電位。因netA(A_n)之電位高於輸入至TFT-H之閘極端子及汲極端子之閘極線13G(n)及控制信號GCK1_a之H位準之電位，故TFT-H成為斷開狀態。
其次，於閘極驅動器群120A之非動作期間，即第j+1訊框中，於時刻t3之時序，閘極線13G(n)切換為選擇狀態。又，與第j訊框同樣，對閘極驅動器120(A_n)TFT-H之閘極端子輸入閘極線13G(n)之電位，TFT-H成為接通狀態。於第j+1訊框之間，對TFT-H之汲極端子輸入電位為L位準之動作停止信號。因此，於閘極線13G(n)切換為選擇狀態之時刻t3，netA(A_n)被輸入L位準之電位。
第j+2訊框亦與第j+1訊框同樣，於時刻t4之時序，閘極線13G(n)切換為選擇狀態，TFT-H成為接通狀態。於第j+2訊框之間，對TFT-H之汲極端子輸入電位為L位準之動作停止信號。因此，於時刻t4，netA(A_n)被輸入L位準之電位。
於上述第6實施形態中，於3個訊框中之2個訊框之期間，電路部1201之TFT-F及TFT-G切換為接通狀態。於上述應用例1時，TFT-H於3個訊框中僅2次切換為接通狀態。因此，與上述第6實施形態相比，可抑制電路部1201之TFT之劣化，能以更大的動作裕度使電路部1201動作。
<應用例1之變化例>
上述應用例1亦可與上述第3實施形態同樣，於每1訊框使複數個閘極驅動器群同步動作。
圖34係表示本實施形態之閘極線13G(n)之驅動時序之時序圖。圖34顯示於每1訊框使閘極驅動器群120A及120B、閘極驅動器群120B及 120C、閘極驅動器群120A及120C之各組之閘極驅動器同步動作之例。以下，將閘極驅動器群120B及120C之驅動閘極線13G(n)之閘極驅動器120稱為閘極驅動器120(B_n)及閘極驅動器120(C_n)。
如圖34所示，第j訊框被供給時脈信號CKA及CKB作為控制信號GCK1_a及GCK2_a、控制信號GCK1_b及GCK2_b。又，供給電位為L位準之動作停止信號作為控制信號GCK1_c及GCK2_c。與上述應用例1同樣，於時刻t1之時序，閘極線13G(n)輸出控制信號GCK1(CKA)之H位準之電位。又，對閘極驅動器120(A_n)及閘極驅動器120(B_n)之TFT-H之源極端子，分別輸入netA(A_n)、及閘極驅動器120(B_n)之netA(A_n)(以下稱為netA(B_n))之電位。netA(A_n)及netA(B_n)之電位高於輸入至該TFT-H之閘極端子及汲極端子之閘極線13G(n)及時脈信號CKA之H位準之電位。因此，該TFT-H成為斷開狀態。
於第j+1訊框中，供給時脈信號作為控制信號GCK1_b及GCK2_b、控制信號GCK1_c及GCK2_c。又，供給電位為L位準之動作停止信號作為控制信號GCK1_a及GCK2_a。於時刻t3之時序，與第j訊框同樣，對閘極驅動器120(A_n)之TFT-H之閘極端子輸入閘極線13G(n)之H位準之電位。又，對該TFT-H之汲極端子輸入電位為L位準之動作停止信號。因此，於時刻t2，netA(A_n)被輸入L位準之電位。
於第j+2訊框中，供給時脈信號CKA及CKB作為控制信號GCK1_a、GCK2_a、GCK1_c、GCK2_c。又，供給電位為L位準之動作停止信號作為控制信號GCK1_b、GCK2_b。與第j訊框同樣，於時刻t3之時序，對閘極驅動器120(A_n)及閘極驅動器120(C_n)之TFT-H之源極端子，分別輸入netA(A_n)及閘極驅動器120(C_n)之netA(A_n)(以下稱為netA(C_n))之電位。netA(A_n)及netA(C_n)之電位高 於被輸入至TFT-H之閘極端子及汲極端子之閘極線13G(n)及控制信號GCK1_a(CKA)之H位準之電位。藉此，netA(A_n)及閘極驅動器120(C_n)之TFT-H成為斷開狀態。
於上述應用例1中，藉由1個閘極驅動器120驅動一閘極線13G。本變化例中，係藉由2個閘極驅動器120驅動一閘極線13G。因此，與應用例1相比，本變化例可分散驅動閘極線13G之負載。其結果，可縮小作為輸出緩衝器發揮功能之TFT-E之通道寬度。
<第6實施形態之應用例2>
已說明上述第6實施形態之閘極驅動器120被供給2相之時脈信號CKA、CKB之例。於如上述第2實施形態之被供給4相之時脈信號(參照圖13)之情形時，亦可將閘極驅動器120之電路部1201設為如下構成。
圖35係表示本實施形態之閘極驅動器群120A之閘極驅動器120之等效電路之圖。如圖35所示，閘極驅動器120除於netA(A_n)設置有電路部1201之點以外，其他與上述圖14所示之閘極驅動器11為相同構成。電路圖1201包含以I表示之TFT(以下稱為TFT-I)。TFT-I之閘極端子連接於閘極線13G(n-1)，源極端子連接於netA(A_n)，對汲極端子供給控制信號GCK4_a(CKB[2])。
圖36A~36D係表示本實施形態之閘極驅動器120之顯示區域內之配置例之模式圖。圖36A表示分別驅動閘極線13G(n)與閘極線13G(n+4)之閘極驅動器120(以下稱為閘極驅動器120(n)、閘極驅動器120(n+4))之配置例。如圖36A所示，對閘極驅動器120(n)與閘極驅動器120(n+4)之TFT-B、TFT-C之閘極端子供給控制信號GCK3_a。又，對該等閘極驅動器之TFT-E之汲極端子供給控制信號GCK1_a。此外，對該等閘極驅動器之TFT-I之汲極端子供給控制信號GCK4_a。
圖36B表示分別驅動閘極線13G(n+1)與閘極線13G(n+5)之閘極閘極驅動器120(以下稱為閘極驅動器120(n+1)、閘極驅動器120(n+5))之配置例。如圖36B所示，對閘極驅動器120(n+1)、閘極驅動器120(n+5)之TFT-B、TFT-C之閘極端子供給控制信號GCK4_a。又，對該等閘極驅動器之TFT-E之汲極端子供給控制信號GCK2_a。又，對該等閘極驅動器之TFT-I之汲極端子供給控制信號GCK1_a。
圖36C表示驅動閘極線13G(n+2)之閘極驅動器120(以下稱為閘極驅動器120(n+2))之配置例。如圖36C所示，對閘極驅動器120(n+2)之TFT-B、TFT-C之閘極端子供給控制信號GCK1_a。又，對該閘極驅動器之TFT-E之汲極端子供給控制信號GCK3_a。又，對該閘極驅動器之TFT-I之汲極端子供給控制信號GCK2_a。
圖36D表示驅動閘極線13G(n+3)之閘極驅動器120(以下稱為閘極驅動器120(n+3))之配置例。如圖36D所示，對閘極驅動器120(n+3)之TFT-B、TFT-C之閘極端子供給控制信號GCK2_a。又，對該閘極驅動器之TFT-E之汲極端子供給控制信號GCK4_a。又，對該閘極驅動器之TFT-I之汲極端子供給控制信號GCK3_a。
其次，對閘極線13G之驅動方法進行說明。圖37係表示本實施形態之閘極線13G(n)之驅動時序之時序圖。與第2實施形態同樣，該例係於每1訊框使閘極驅動器群120A與閘極驅動器群120B交替動作而驅動閘極線13G。以下，對與上述第6實施形態不同之閘極驅動器120(A_n)(參照圖35)之動作進行說明。
於使閘極驅動器群120A動作之第j訊框中，於時刻t1之時序，閘極線13G(n-2)切換為選擇狀態。其次，對閘極驅動器120(A_n)之TFT-B之汲極端子輸入閘極線13G(n-2)之H位準之電位，對閘極端子輸入控制信號GCK3_a(CKB[1])之H位準之電位。此時，控制信號GCK1 _a(CKA[1])之電位為L位準，控制信號GCK3_a(CKB[1])之電位為H位準。因此，netA(A_n)預充電為(H位準之電位-TFT-B之閾值電壓)之電位。
其次，於時刻t2，閘極線13G(n-1)切換為選擇狀態。其次，對閘極驅動器120(A_n)之TFT-I之閘極端子供給閘極線13G(n-1)之H位準之電位。又，對閘極驅動器120(A_n)之TFT-I之汲極端子輸入控制信號GCK4_a(CKB[2])之H位準之電位。又，對該TFT-I之源極端子輸入netA(A_n)之電位。此時，控制信號GCK1_a之電位為L位準，控制信號GCK3_a(CKB[1])之電位為H位準。因此，netA(A_n)維持(H位準之電位-TFT-B之閾值電壓)之電位。
其次，於時刻t3，控制信號GCK1_a(CKA[1])轉變為H位準，控制信號GCK3_a(CKB[1])轉變為L位準。又，對閘極驅動器120(A_n)之TFT-E之汲極端子輸入控制信號GCK1_a之H位準之電位。藉此，netA(A_n)充電至較控制信號GCK1_a之H位準更高之電位。因該閘極驅動器之TFT-I之源極端子被輸入較H位準更高之netA(A_n)之電位，故而成為斷開狀態。又，因該閘極驅動器之TFT-C成為斷開狀態，故對閘極線13G(n)輸出控制信號GCK1_a之H位準之電位。
於時刻t4~t5，TFT-I成為斷開狀態，控制信號GCK1_a(CKA[1])之電位維持於H位準，控制信號GCK3_a(CKB[1])之電位維持於L位準。因此，閘極線13G(n)維持於H位準之電位。
於閘極驅動器群120A成為非動作期間之第j+1訊框之時刻t6，閘極線13G(n-2)切換為選擇狀態。又，對閘極驅動器120(A_n)供給電位為L位準之動作停止信號作為控制信號GCK1_a~GCK4_a。因此，netA(A_n)維持於L位準。
於時刻t7，閘極線13G(n-1)切換為選擇狀態。又，對TFT-I之閘極 端子輸入H位準之閘極線13G(n-1)，TFT-I切換為接通狀態。對TFT-I之汲極端子輸入控制信號GCK4_a(CKB[2])之L位準之電位。又，該L位準之電位被輸入至netA(A_n)。
於時刻t7~t9，TFT-I維持接通狀態。於第j+1訊框之間，對TFT-I之汲極端子輸入控制信號GCK4_a(CKB[2])之L位準之電位。因此，於閘極線13G(n)之驅動期間，可將netA(A_n)維持於L位準之電位。
上述應用例2係於每1訊框，將4相之時脈信號交替供給至閘極驅動器群120A與閘極驅動器群120B。因此，與第6實施形態相比，可降低時脈信號之頻率。又，可由電路部1201將非動作期間之閘極驅動器120之netA之電位維持於L位準。其結果，可防止驅動閘極線13G時之閘極驅動器120之誤動作。
<第7實施形態>
於上述第1實施形態至第6實施形態中，已對於每一閘極驅動器群之端子部12g均設置用於對各閘極驅動器供給所輸入之控制信號之配線之例。例如，於圖4所例示之端子部12g，設置有各2條對閘極驅動器群11A與11B各者供給控制信號GCK1、GCK2之配線。亦即，需要對每一閘極驅動器群之控制信號之配線數H(H係自然數：H≧2)，乘以閘極驅動器群之數，K個(K係自然數：K≧1)之H×K根配線。配線根數越多，則配置端子部12g之邊框區域越大。因此，本實施形態，係利用開關使配線分支而謀求窄邊框化。
此處，將此例顯示於圖38A。如圖38A所示，於端子部22g設置供給控制信號GCK1、GCK2、重置信號CLR、電源電壓信號VSS之配線121~124、及分別供給開關信號SW1、SW2之配線311、312。
圖38B係表示圖38A所示之開關部31、32之構成例之模式圖。如圖38B所示，開關部31與閘極驅動器群11A及配線311、312連接。開 關部32與閘極驅動器群11B及配線311、312連接。開關部31具有用於連接閘極驅動器群11A與配線121、122、124之開關元件。開關部32具有開關元件T1~T8、R1~R8，其等用於連接閘極驅動器群11B與配線121、122、124。
開關部31係於將H位準之開關信號SW1輸入至對閘極驅動器群11A供給控制信號GCK1、GCK2之配線15L與配線121、122之間之情形時，經由開關元件T1~T4而切換為導通狀態。又，開關部31係於輸入L位準之開關信號SW1時，經由開關元件T1~T4而切換為非導通狀態。又，開關部31係於將H位準之開關信號SW2輸入至對閘極驅動器群11A供給控制信號VSS之配線15L與配線124之間之情形時，經由開關元件T5~T8而成為導通狀態。又，開關部31係於輸入L位準之開關信號SW2之情形時，經由開關元件T5~T8而切換為非導通狀態。
另一方面，開關部32係於將H位準之開關信號SW1輸入至對閘極驅動器群11B供給控制信號VSS之配線15L與配線124之間之情形時，經由開關元件R1~R4而切換為導通狀態。又，開關部32係於輸入L位準之開關信號SW1之情形時，經由開關元件R1~R4而將配線15L與配線124之間切換為非導通狀態。進而，開關部32係於將H位準之開關信號SW2輸入至對閘極驅動器群11B供給控制信號GCK1、GCK2之配線15L與配線121、122之間之情形時，經由開關元件R5~R8而切換為導通狀態。又，開關部32係於輸入L位準之開關信號SW2時，經由開關元件R5~R8而將配線15L與配線121、122之間切換為非導通狀態。
顯示控制電路24係於閘極驅動器群11A之動作期間，將H位準之開關信號SW1輸入至配線311，且將L位準之開關信號SW2輸入至配線312。又，於閘極驅動器群11B之動作期間，將L位準之開關信號SW1輸入至配線311，且將H位準之開關信號SW2輸入至配線312。
因圖38A及圖38B之例係供給2相之時脈信號之例，故與圖4之例之配線數相同。於如第2實施形態之對各閘極驅動器供給4相之時脈信號之情形時，針對每一閘極驅動器群需要4條供給4相之時脈信號之配線。於閘極驅動器群為2個之情形時，則需要共8條用於供給時脈信號之配線，然而於如上述第7實施形態般構成之情形時，僅需設置4條供給時脈信號之配線、及2條供給開關信號之配線即可。其結果，可減小主動矩陣基板20a之設置端子部22g之邊框區域。
以上，已說明本發明之實施形態，但上述實施形態不過為用於實施本發明之例示。因此，本發明並非限定於上述實施形態，而可於不脫離其主旨之範圍內，對上述實施形態實施適當變形或組合。以下，對本發明之變化例進行說明。
<變化例>
(1)於上述第1實施形態、第2實施形態及第5實施形態中，已說明設置各2個用於驅動各閘極線13G之閘極驅動器之例，但用於驅動一閘極線13G之閘極驅動器亦可為3個以上。於設置有3個以上之閘極驅動器時，於每一特定期間，藉由3個閘極驅動器之任一個閘極驅動器而進行將開關元件切換為接通狀態之動作。又，只要以使其他閘極驅動器之開關元件維持斷開狀態之方式進行控制即可。
(2)於上述第2實施形態中，已說明將4相之時脈信號供給至各閘極驅動器群之例，但例如亦可將相位互不相同之8相之時脈信號供給至各閘極驅動器群。於該情形時，被供給至驅動鄰接之閘極線13G之閘極驅動器各者之時脈信號，供給與對於驅動前段或後段之閘極線13G之閘極驅動器之時脈信號，相位偏移1/8期間之時脈信號。
(3)於上述第6實施形態，已說明設置有3個閘極驅動器群120A、120B、120C之例，然而於設置有2個閘極驅動器群之情形時，電路部 1201只要具備TFT-F或TFT-G即可。例如，於設置有閘極驅動器群120A、120B，且設置TFT-F作為電路部1201之情形時，只要對閘極驅動器120(A_n)之TFT-F之閘極端子供給控制信號ACLR(2)即可。另一方面，只要對閘極驅動器群120B之閘極驅動器120(B_n)之TFT-F之閘極端子供給控制信號ACLR(1)即可。
(4)於上述第6實施形態等(第6實施形態、應用例1及其變化例、應用例2)中，閘極驅動器120亦可設置於顯示區域之外側。無論閘極驅動器120是否設置於顯示區域內，均會因閘極線13G之驅動而對已停止動作之閘極驅動器120之netA輸入作為雜訊之閘極線13G之電位，從而導致閘極驅動器120誤動作。例如，於閘極線13G之一端側之邊框區域之每條閘極線13G均設置複數個閘極驅動器120之情形時，與上述第6實施形態等相比，邊框區域較大，TFT更容易受到外界空氣等之影響。然而，可藉由電路部1201而防止閘極線13G之驅動所致之閘極驅動器120之誤動作。
(5)於上述第1實施形態中，已說明如圖4所示，對端子部12g經由配線124而供給電源電壓信號VSS，自端子部12g經由配線15L而對閘極驅動器11供給電源電壓信號VSS之例，但亦可設為如下構成。
圖39係表示本變化例之端子部12g之概略構成之圖。如圖39所示，本變化例中，閘極驅動器群11A之閘極驅動器11與配線121b連接，而替代與配線124(參照圖4)連接。又，閘極驅動器群11B之閘極驅動器11與配線121a連接，而替代與配線124連接。亦即，閘極驅動器群11A之閘極驅動器11被供給控制信號GCK1_b，而替代電源電壓信號VSS。閘極驅動器11B之閘極驅動器11被供給控制信號GCK1_a，而替代電源電壓信號VSS。以下進行具體說明。
圖40A表示閘極驅動器群11A之閘極驅動器11(n)之等效電路。 又，圖40B係表示閘極驅動器群11A之一部分閘極驅動器11之配置例的模式圖。如圖40A、40B所示，閘極驅動器群11A之閘極驅動器11，除對TFT-A、TFT-D、及TFT-C之源極端子供給控制信號GCK1_b之信號以外，其他與上述圖6及圖7所示之閘極驅動器群11A之閘極驅動器11相同。
如上述圖9所示，於供給時脈信號作為控制信號GCK1_a、GCK2_a期間(第1動作期間、第3動作期間)，供給電位為L位準之動作停止信號作為控制信號GCK1_b、GCK2_b。因此，藉由對閘極驅動器群11A之TFT-A、TFT-D及TFT-C之源極端子供給控制信號GCK1_b，於閘極驅動器群11A之動作期間內，可將與電源電壓信號VSS為相同電位之信號供給至該等TFT。
再者，於供給動作停止信號作為控制信號GCK1_a、GCK2_a期間(第2動作期間、第4動作期間)，供給時脈信號作為控制信號GCK1_b、GCK2_b。然而，於該期間，因閘極驅動器群11A並未動作，故不會受到控制信號GCK1_b、GCK2_b之電位變動之影響。
又，對閘極驅動器群11B之閘極驅動器11之TFT-A、TFT-D及TFT-C之源極端子，與閘極驅動器群11A相反，供給控制信號GCK1_a。藉此，於閘極驅動器群11B之動作期間內，可將與電源電壓信號VSS為相同電位之信號供給至該等TFT。
於該例中，已說明對閘極驅動器群11A之閘極驅動器11之TFT-A、TFT-D及TFT-C之源極端子供給控制信號GCK1_b之例。然而，基於與上述控制信號GCK1_b相同原因，亦可將控制信號GCK2_b供給至該等TFT之源極端子。又，已說明對閘極驅動器群11B之閘極驅動器11之TFT-A、TFT-D及TFT-C之源極端子供給控制信號GCK1_a之例。然而，基於與上述控制信號GCK1_a相同原因，亦可將控制信號 GCK2_a供給至該等TFT之源極端子。
亦即，只要於閘極驅動器11之TFT-A、TFT-D及TFT-C之源極端子連接有於該閘極驅動器11之動作期間供給成為L位準之電位之控制信號之配線即可。藉由如此般地構成，可藉由動作中之閘極驅動器11，以特定時序使閘極線13G為非選擇狀態。又，可削減端子部12g之配線，從而可謀求端子部12g所配置之邊框區域之窄邊框化。
再者，於本變化例中，已說明對閘極驅動器11之TFT-A、TFF-D及TFT-C之所有源極端子，於該閘極驅動器11之動作期間，供給成為L位準之電位之控制信號之例，但並非限定於該構成。亦即，只要對該等TFT中之至少1個TFT之源極端子，於該閘極驅動器11之動作期間供給成為L位準之電位之控制信號即可。
(6)上述第2實施形態中，亦可與上述變化例(5)同樣，將閘極驅動器11之TFT-A之源極端子、TFT-D之汲極端子及TFT-C之汲極端子，連接於於該閘極驅動器11之動作期間供給成為L位準之電位之控制信號的配線。
具體而言，如圖41A及圖41B所示，例如亦可構成為：對閘極驅動器11A之閘極驅動器11之TFT-A、TFT-D及TFT-C之源極端子供給控制信號GCK1_b。如上述圖16A所示，於閘極驅動器群11A之動作期間(第j訊框)，供給動作停止信號來作為控制信號GCK1_b~GCK4_b。因此，可對閘極驅動器群11A之閘極驅動器11之TFT-A、TFT-D及TFT-C之源極端子，供給與電源電壓信號VSS為相同電位之信號。
另一方面，亦可構成為：對閘極驅動器群11B之閘極驅動器11之TFT-A、TFT-D及TFT-C之源極端子，與閘極驅動器群11A相反供給控制信號GCK1_a。如上述圖16B所示，於閘極驅動器群11B之動作期間(第j+1訊框)，供給動作停止信號來作為控制信號GCK1_a~GCK4 _a。因此，藉由如此般地構成，可於閘極驅動器群11B之動作期間內，對該等TFT供給與電源電壓信號VSS為相同電位之信號。
再者，只要對閘極驅動器群11A之閘極驅動器11之、TFT-A、TFT-D及TFT-C之源極端子，供給GCK1_b~GCK4_b之任一者即可。又，只要對閘極驅動器群11B之閘極驅動器11之TFT-A、TFT-D及TFT-C之源極端子，供給控制信號GCK1_a~GCK4_a之任一者即可。
(7)上述第3實施形態中，亦可與上述變化例(5)同樣，將閘極驅動器11之TFT-A、TFT-D及TFT-C之源極端子，連接於於該閘極驅動器11之動作期間供給成為L位準之電位之控制信號的配線。
具體而言，閘極驅動器群11A之閘極驅動器11係如圖42所示，與被供給控制信號GCK1_b或GCK2_b之配線121b或122b連接，而替代與被供給電源電壓信號VSS之配線124(參照圖18)連接。
又，閘極驅動器群11B之閘極驅動器11係如圖42所示，與被供給控制信號GCK1_c或GCK2_c之配線121c或122c連接，而替代與被供給電源電壓信號VSS之配線124(參照圖18)連接。
又，閘極驅動器群11C之閘極驅動器11係如圖42所示，與被供給控制信號GCK1_a或GCK2_a之配線121a或122a連接，而替代與被供給電源電壓信號VSS之配線124(參照圖18)連接。
如上述圖19所示，於閘極驅動器群11A與閘極驅動器群11C之動作期間(第1動作期間)，對配線121b及122b供給動作停止信號來作為控制信號GCK1_b及GCK2_b。又，於閘極驅動器群11A與閘極驅動器群11B之動作期間(第2動作期間)，對配線121c及122c供給動作停止信號來作為控制信號GCK1_c及GCK2_c。又，於閘極驅動器群11B與閘極驅動器群11C之動作期間(第3動作期間)，對配線121a及122a供 給動作停止信號作為控制信號GCK1_a及GCK2_a。
因此，藉由如圖42所示般構成，於各閘極驅動器群之動作期間內，可對閘極驅動器群之閘極驅動器11之TFT-A、TFF-D及TFT-C之源極端子供給與電源電壓信號VSS為相同電位之信號。
(8)上述第5實施形態中，亦可與上述變化例(5)同樣，將閘極驅動器110A、110B之各閘極驅動器110之TFT-A、TFT-D及TFT-C之源極端子，連接於於該閘極驅動器110之動作期間供給成為L位準之電位之控制信號之配線。
具體而言，如圖43A所示，例如亦可將供給控制信號GCK1(1)_b之配線223b，連接於對閘極驅動器群110A之閘極驅動器110之TFT-A、TFT-D及TFT-C之源極端子。又，如圖43B所示，例如，亦可將供給控制信號GCK1(1)_a之配線223a連接於對閘極驅動器群110B之閘極驅動器110之TFT-A、TFT-D及TFT-C之源極端子。
如上述圖25A、25B所示，於閘極驅動器群110A之動作期間(j訊框及j+1訊框)，控制信號GCK1(1)_b成為L位準之電位。因此，於閘極驅動器群110A之動作期間內，可對閘極驅動器群110A之閘極驅動器110之TFT-A、TFT-D及TFT-C之源極端子，供給與電源電壓信號VSS為相同電位之信號。
再者，如上述圖25A、25B所示，與控制信號GCK1(1)_b同樣，控制信號GCK1(2)_b、GCK2(1)_b、GCK2(2)_b，亦於閘極驅動器群110A之動作期間內成為L位準之電位。因此，只要對閘極驅動器群110A之閘極驅動器110之TFT-A、TFT-D及TFT-C之源極端子供給控制信號GCK1(1)_b、GCK1(2)_b、GCK2(1)_b、GCK2(2)_b之任一者即可。
又，如上述圖25C、25D所示，於閘極驅動器群110B之動作期間 (j+2訊框及j+3訊框)，控制信號GCK1(1)_a、GCK1(2)_a、GCK2(1)_a、GCK2(2)_a成為L位準之電位。因此，於閘極驅動器群110B之動作期間內，可對閘極驅動器群110B之閘極驅動器110之TFT-A、TFT-D及TFT-C之源極端子，供給與電源電壓信號VSS為相同電位之信號。
再者，如上述圖25C、25D，與控制信號GCK1(1)_a同樣，控制信號GCK1(2)_a、GCK2(1)_a、GCK2(2)_a，亦於閘極驅動器群110B之動作期間內，成為L位準之電位。因此，只要對閘極驅動器群110B之閘極驅動器110之TFT-A、TFT-D及TFT-C之源極端子，供給控制信號GCK1(1)_a、GCK1(2)_a、GCK2(1)_a、GCK2(2)_a之任一者即可。
(9)上述第6實施形態中，亦可與變化例(5)同樣，將閘極驅動器120之被供給電源電壓信號VSS之TFT之端子連接於於該閘極驅動器120之動作期間供給成為L位準之電位之控制信號之配線。
具體而言，如圖44A~44C所示，例如，亦可構成為：對閘極驅動器群120A之閘極驅動器120之TFT-A、TFT-D及TFT-C之源極端子供給控制信號ACLR(2)。又，亦可構成為對TFT-F之汲極端子供給控制信號ACLR(3)，且對TFT-G之汲極端子供給控制信號ACLR(1)。
如上述圖30所示，於閘極驅動器群120A之動作期間(第j訊框)，控制信號ACLR(1)成為H位準之電位，且控制信號ACLR(2)與ACLR(3)成為L位準之電位。又，於閘極驅動器群120B之動作期間(第j+1訊框)，控制信號ACLR(2)成為H位準之電位，控制信號ACLR(1)與ACLR(3)成為L位準之電位。又，於閘極驅動器群120C之動作期間(第j+2訊框)，控制信號ACLR(3)成為H位準之電位，控制信號ACLR(1)與ACLR(2)成為L位準之電位。
因此，可於閘極驅動器群120A之動作期間(第j訊框)，對閘極驅動器群120A之閘極驅動器120之TFT-A、TFT-D及TFT-C之源極端子，供給與電源電壓信號VSS為相同電位之信號。
又，如上述圖30所示，於閘極驅動器群120B之動作期間內，閘極驅動器群120A之閘極驅動器120之TFT-F係藉由控制信號ACLR(2)而接通。於閘極驅動器群120C之動作期間內，閘極驅動器群120A之閘極驅動器120之TFT-G係藉由控制信號ACLR(3)而接通。於該等動作期間，控制信號ACLR(3)或控制信號ACLR(1)成為L位準之電位。因此，可於閘極驅動器群120B與閘極驅動器群120C之動作期間，對閘極驅動器群120A之閘極驅動器120之TFT-F與TFT-G之源極端子，供給與電源電壓信號VSS為相同電位之信號。
再者，如上述圖30所示，於閘極驅動器群120A之動作期間，控制信號ACLR(2)亦成為L位準之電位。因此，亦可設為對閘極驅動器群120A之閘極驅動器120之TFT-A、TFT-D及TFT-C之源極端子供給控制信號ACLR(3)。又，如圖30所示，於閘極驅動器群120B之動作期間，即控制信號ACLR(2)成為H位準之電位之期間，控制信號ACLR(1)亦成為L位準之電位。因此，亦可對閘極驅動器群120A之閘極驅動器120之TFT-F之汲極端子供給控制信號ACLR(1)。又，如上述圖30所示，於閘極驅動器群120C之動作期間，即控制信號ACLR(3)成為H位準之電位之期間，控制信號ACLR(2)亦成為L位準之電位。因此，亦可對閘極驅動器群120A之閘極驅動器120之TFT-G之源極端子供給控制信號ACLR(2)。
又，如上述圖30所示，於閘極驅動器群120A之動作期間，控制信號GCK1_b、GCK2_b、GCK1_c、GCK2_c之任一者成為L位準之電位。因而，亦可設為對閘極驅動器群120A之閘極驅動器120中 之，TFT-A、TFT-D、TFT-C、TFT-F、及TFT-G之源極端子，供給該等控制信號之任一者。
再者，雖省略閘極驅動器群120B、120C之閘極驅動器120之圖示，然而只要與閘極驅動器群120A同樣構成為對閘極驅動器群120B、120C之閘極驅動器120之TFT-A、TFT-D、TFT-C、TFT-F、TFT-G之源極端子，於該閘極驅動器120之動作期間，供給成為L位準之電位之控制信號即可。
又，本變化例中，雖已顯示對閘極驅動器120之TFT-A、TFT-D、TFT-C、TFT-F、及TFT-G之所有源極端子，於該閘極驅動器120之動作期間，供給成為L位準之電位之控制信號之例，然而，只要對至少1個TFT之源極端子供給此種控制信號即可。

Claims (6)

  1. 一種主動矩陣基板，其係包含複數條源極線、及與上述複數條源極線交叉之複數條閘極線者；且其包含：驅動部，其針對每條上述閘極線均具有複數個驅動電路，且根據所供給之控制信號，藉由上述複數個驅動電路中之任一個驅動電路而將上述閘極線切換為選擇狀態；及信號供給部，其對上述驅動部供給上述控制信號；且設置於一條閘極線之上述複數個驅動電路各者包含：選擇電路部，其具有根據上述控制信號而切換為接通狀態，對上述一條閘極線施加電壓之輸出用開關元件；內部配線，其連接於上述輸出用開關元件之閘極端子且經由電容器與上述一條閘極線連接；及電位控制電路部，其連接於上述內部配線，且根據所供給之上述控制信號而控制上述內部配線之電位；上述信號供給部係於每一特定時間，對上述複數個驅動電路中之至少1個驅動電路之上述電位控制電路部，供給用於將上述內部配線控制於較上述輸出用開關元件之閾值電壓更低之電位的電位控制信號來作為上述控制信號，且對其他驅動電路之上述選擇電路部，作為上述控制信號供給使上述輸出用開關元件進行切換為接通狀態之動作且施加將上述一條閘極線切換為選擇狀態之選擇電壓的驅動信號，上述驅動部配置於由上述複數條源極線與上述複數條閘極線規定之顯示區域內，且各上述複數個驅動電路包含複數個電路元件，上述複數個電路元件分散配置於上述顯示區域之複數個像素。
  2. 如請求項1之主動矩陣基板，其中上述信號供給部切換設置於上述一條閘極線之複數個驅動電路中之供給上述電位控制信號之驅動電路。
  3. 如請求項1之主動矩陣基板，其中針對每條上述閘極線均設置有N個(N≧3、N係自然數)驅動電路，且上述信號供給部係於每一上述特定時間，對上述N個驅動電路中之n個(n係自然數、2≦n<N)驅動電路各者之上述選擇電路部供給上述驅動信號。
  4. 如請求項2或3之主動矩陣基板，其中上述電位控制電路部包含汲極端子連接於上述內部配線之第1開關元件，且上述信號供給部還對上述其他驅動電路之上述第1開關元件之閘極端子供給使該第1開關元件斷開之第1電壓信號，且對被供給上述電位控制信號之上述驅動電路之上述第1開關元件之閘極端子供給使該第1開關元件接通之第2電壓信號，並且對該第1開關元件之源極端子供給上述第1電壓信號。
  5. 如請求項4之主動矩陣基板，其中上述選擇電路部包含第2開關元件，其係汲極端子連接於上述一條閘極線，且根據上述控制信號而對上述一條閘極線施加使上述一條閘極線為非選擇狀態之非選擇電壓，上述第1電壓信號之電壓係上述閘極線成為非選擇狀態之電壓，且上述信號供給部還對上述其他驅動電路之上述第2開關元件之閘極端子供給使該第2開關元件接通之電壓信號，且對該第2開關元件之源極端子供給上述第1電壓信號，並且對被供給上述電位控制信號之上述驅動電路之上述第2開關元件之閘極端子供給使該第2開關元件斷開之電壓信號。
  6. 一種顯示裝置，其包含：如請求項1至5中任一項之主動矩陣基板；對向基板，其具有彩色濾光片；及液晶層，其被夾持於上述主動矩陣基板與上述對向基板之間。
TW104112953A 2014-04-22 2015-04-22 主動矩陣基板、及包含其之顯示裝置 TWI661416B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-088427 2014-04-22
JP2014088427 2014-04-22

Publications (2)

Publication Number Publication Date
TW201543460A TW201543460A (zh) 2015-11-16
TWI661416B true TWI661416B (zh) 2019-06-01

Family

ID=54332470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112953A TWI661416B (zh) 2014-04-22 2015-04-22 主動矩陣基板、及包含其之顯示裝置

Country Status (5)

Country Link
US (1) US10235956B2 (zh)
JP (1) JPWO2015163306A1 (zh)
CN (1) CN106233367B (zh)
TW (1) TWI661416B (zh)
WO (1) WO2015163306A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016035753A1 (ja) * 2014-09-05 2016-03-10 シャープ株式会社 表示装置
KR102481785B1 (ko) * 2015-12-30 2022-12-26 엘지디스플레이 주식회사 액정표시장치
US10586495B2 (en) * 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20190010052A (ko) * 2017-07-20 2019-01-30 엘지전자 주식회사 디스플레이 디바이스
JP2019191235A (ja) * 2018-04-19 2019-10-31 シャープ株式会社 表示装置
US20200035185A1 (en) * 2018-07-30 2020-01-30 Sharp Kabushiki Kaisha Display device
US10964244B2 (en) * 2018-09-04 2021-03-30 Sharp Kabushiki Kaisha Display device
US11315327B1 (en) 2018-11-02 2022-04-26 Facebook Technologies, Llc. Beam-racing fallbacks in a display engine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156920A1 (en) * 1999-09-30 2005-07-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US20120062528A1 (en) * 2010-09-09 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140043306A1 (en) * 2012-08-10 2014-02-13 Lg Display Co., Ltd. Liquid crystal display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10104663A (ja) 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JPH11184406A (ja) 1997-12-24 1999-07-09 Sony Corp 液晶ディスプレイ装置
JP2008276849A (ja) * 2007-04-27 2008-11-13 Mitsubishi Electric Corp 画像表示装置および半導体装置
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
CN102097074B (zh) * 2010-11-03 2012-08-29 友达光电股份有限公司 栅极驱动电路
US20130321495A1 (en) * 2011-02-14 2013-12-05 Sharp Kabushiki Kaisha Display device
JP5963551B2 (ja) * 2012-06-06 2016-08-03 キヤノン株式会社 アクティブマトリクスパネル、検出装置、及び、検出システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156920A1 (en) * 1999-09-30 2005-07-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US20120062528A1 (en) * 2010-09-09 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140043306A1 (en) * 2012-08-10 2014-02-13 Lg Display Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
JPWO2015163306A1 (ja) 2017-04-20
WO2015163306A1 (ja) 2015-10-29
CN106233367B (zh) 2019-03-26
CN106233367A (zh) 2016-12-14
US10235956B2 (en) 2019-03-19
TW201543460A (zh) 2015-11-16
US20170047033A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
TWI661416B (zh) 主動矩陣基板、及包含其之顯示裝置
TWI657424B (zh) 主動矩陣基板、及包含其之顯示裝置
US7636412B2 (en) Shift register circuit and image display apparatus equipped with the same
US9454940B1 (en) Gate driver on array (GOA) circuit and LCD device using the same
US8704748B2 (en) Gate driving circuit having improved tolerance to gate voltage ripple and display device having the same
KR101183431B1 (ko) 게이트 드라이버
KR101505940B1 (ko) 어레이 기판 및 그 구동 제어 방법과 디스플레이 장치
KR101030528B1 (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
US20070274433A1 (en) Shift register circuit and image display apparatus equipped with the same
TW201621850A (zh) 主動矩陣基板及顯示面板
US20180039146A1 (en) Active matrix substrate, and display device including same
WO2015033838A1 (ja) アクティブマトリクス基板、表示パネル及びそれを備えた表示装置
GB2439353A (en) Liquid crystal display device and method for driving the same
JP2008251094A (ja) シフトレジスタ回路およびそれを備える画像表示装置
KR101297241B1 (ko) 액정표시장치의 구동장치
US20180108309A1 (en) Shift register circuit, and display device including same
JP2014186158A (ja) 表示装置
US20080136810A1 (en) Image Display Device, Image Display Panel, Panel Drive Device, and Method of Driving Image Display Panel
KR20090110483A (ko) 쉬프트 레지스터
JP5766499B2 (ja) ゲート信号線駆動回路及び表示装置
KR100995627B1 (ko) 쉬프트 레지스터 회로
JP2012083478A (ja) ゲート信号線駆動回路及び表示装置
KR102218386B1 (ko) 게이트 구동부 및 이를 포함하는 액정표시장치
KR100196027B1 (ko) 표시장치 주사회로

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees