TW201621850A - 主動矩陣基板及顯示面板 - Google Patents

主動矩陣基板及顯示面板 Download PDF

Info

Publication number
TW201621850A
TW201621850A TW104138623A TW104138623A TW201621850A TW 201621850 A TW201621850 A TW 201621850A TW 104138623 A TW104138623 A TW 104138623A TW 104138623 A TW104138623 A TW 104138623A TW 201621850 A TW201621850 A TW 201621850A
Authority
TW
Taiwan
Prior art keywords
gate line
gate
line
tft
pixel
Prior art date
Application number
TW104138623A
Other languages
English (en)
Inventor
野間健史
田中耕平
西山隆之
米林諒
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201621850A publication Critical patent/TW201621850A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明之主動矩陣基板包含閘極線13G、源極線15S、像素開關元件、於顯示區域內分別控制閘極線之電位之複數之閘極線驅動電路11、及對複數之閘極線驅動電路11供給控制信號之控制信號線15L1。複數之閘極線驅動電路11之各者包含驅動用開關元件及電容。複數之驅動用開關元件或電容中至少一部分係配置於較與閘極線驅動電路對應之閘極線更接近其他閘極線之位置。

Description

主動矩陣基板及顯示面板
本發明係關於主動矩陣基板及顯示面板。
近年，提案有於顯示面板之主動矩陣基板中，將閘極驅動器配置於像素區域內之技術(例如參照國際公開第2014/069529號(下述專利文獻1))。於國際公開第2014/069529號揭示有根據自包含像素區域之顯示區域之外側供給之控制信號，控制包含閘極線之配線的電位之驅動電路。該驅動電路包含複數之開關元件，且該等複數之開關元件之至少一部分形成於像素區域。藉此，可減低賦予至主動矩陣基板上之閘極線等之配線的電位之鈍化，並可高速驅動配線。又，亦可謀求窄邊框化。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2014/069529號
於上述先前之構成中，於像素區域中，存在設置驅動電路之開關元件之像素與未設置之像素。於設置有驅動電路之開關元件之像素中，於切換像素驅動用之開關元件之導通/斷開之時序，可能引起驅動電路之開關元件之電位亦同時變化之情況。該情況時，朝像素輸入 之信號有受驅動電路之開關元件之電位變化之影響而變化之虞。受驅動電路之開關元件影響之像素與其他像素比較亮度不同。藉此產生顯示不均。即，顯示品質下降。
因此，本申請案揭示於主動矩陣基板之像素區域配置閘極線驅動電路之開關元件之構成中，可抑制顯示品質下降之構成。
本發明之一實施形態之主動矩陣基板包含於顯示區域中於第1方向延伸之複數之閘極線、於上述顯示區域中於與上述第1方向不同之第2方向延伸之複數之源極線、及於上述顯示區域中設置於上述閘極線及上述源極線所規定之個每像素且連接於上述閘極線及上述源極線之像素開關元件。又，主動矩陣基板包含於上述顯示區域內，對應於上述複數之閘極線之各者而設置且分別控制上述閘極線之電位的複數之閘極線驅動電路、及自上述顯示區域之外側對上述複數之閘極線驅動電路供給控制信號之控制信號線。上述複數之閘極線驅動電路之各者包含根據上述控制信號而切換導通/斷開之複數之驅動用開關元件及與上述複數之驅動用開關元件中至少一者連接之電容。上述複數之驅動用開關元件或上述電容之至少一部分係配置於相較於與包含上述複數之驅動用開關元件之閘極線驅動電路對應之閘極線，更接近該對應之閘極線以外之閘極線之位置。
根據本申請案揭示，於主動矩陣基板之像素區域配置閘極線驅動電路之開關元件之構成中，可抑制顯示品質之下降。
1‧‧‧液晶顯示裝置
1H‧‧‧脈衝寬
2‧‧‧顯示面板
2H‧‧‧脈衝寬
3‧‧‧源極驅動器
4‧‧‧顯示控制電路
4H‧‧‧脈衝寬
5‧‧‧電源
11‧‧‧閘極驅動器(閘極線驅動電路之一例)
12g‧‧‧端子部
12s‧‧‧端子部
13G‧‧‧閘極線
13G_a‧‧‧閘極線群
13G_b‧‧‧閘極線群
15L1‧‧‧控制信號線
15S‧‧‧源極線
20a‧‧‧主動矩陣基板
20b‧‧‧對向基板
21‧‧‧像素電極
22‧‧‧汲極電極
22a‧‧‧接觸孔
23‧‧‧半導體層
24‧‧‧配線
25‧‧‧閘極電極
27‧‧‧汲極電極
28‧‧‧閘極電極
29‧‧‧源極電極
AA‧‧‧顯示區域
Cbst‧‧‧電容
CK‧‧‧時脈信號線
CK1‧‧‧第1時脈信號
CK2‧‧‧第2時脈信號
CKA~CKH‧‧‧時脈信號
CLR‧‧‧重設信號
GL‧‧‧閘極線
GSP‧‧‧閘極開始脈衝
Imax‧‧‧主動矩陣基板X軸方向寬之最大長度
M1~M11‧‧‧TFT(驅動用開關元件之一例)
MP‧‧‧像素TFT(像素開關元件之一例)
NA‧‧‧邊框區域
netA‧‧‧配線
netB‧‧‧配線
PR‧‧‧像素
TR‧‧‧像素
t0~t14‧‧‧時刻
U1‧‧‧輸出部
VSS‧‧‧電源電壓信號
X‧‧‧軸
Y‧‧‧軸
Z‧‧‧軸
圖1係顯示本實施形態之液晶顯示裝置之概略構成之上視圖。
圖2係顯示主動矩陣基板20a之概略構成之上視圖。
圖3係顯示主動矩陣基板20a、及與主動矩陣基板20a連接之各部 之概略構成之上視圖。
圖4係顯示閘極驅動器11之等價電路之一例之圖。
圖5係顯示將圖4所示之閘極驅動器11配置於顯示區域之情形之電路構成例之圖。
圖6係顯示圖5之TFT-M5之周邊之電路構成例之圖。
圖7係顯示圖4及圖5所示之閘極驅動器11之動作時之信號波形之一例之時序圖。
圖8係顯示閘極線及對應之閘極驅動器元件之信號之時序圖。
圖9係顯示將閘極驅動器配置於最接近該閘極驅動器所驅動之閘極線之情形之電路構成例之圖。
圖10係顯示圖9之TFT-M5之周邊之電路構成例之圖。
圖11係顯示像素電極保持與本來不同之電位之情形之例之圖。
圖12係顯示閘極驅動器11(n)之TFT-M5(n)之配置之變化例之圖。
圖13係顯示實施形態2中閘極驅動器11之等價電路之一例之圖。
圖14係顯示將圖13所示之閘極驅動器配置於顯示區域之情形之電路構成例之圖。
圖15係顯示圖13及圖14所示之閘極驅動器11動作時之信號之波形之一例之時序圖。
圖16係顯示如圖14所示般配置之閘極線及對應之閘極驅動器之netA、netB之信號之時序圖。
圖17係顯示將圖13所示之閘極驅動器配置於最接近該閘極驅動器所驅動之閘極線之情形之電路構成例之圖。
圖18係顯示實施形態3中閘極驅動器11之等價電路之一例之圖。
圖19係顯示圖18所示之閘極驅動器11之動作時之信號之波形之一例之時序圖。
圖20係顯示本實施形態中控制配線之配置例之圖。
圖21係顯示將圖18所示之閘極驅動器配置於顯示區域AA之情形之電路構成例之圖。
本發明之一實施形態之主動矩陣基板包含於顯示區域中於第1方向延伸之複數之閘極線、於上述顯示區域中於與上述第1方向不同之第2方向延伸之複數之源極線、及於上述顯示區域中設於由上述閘極線及上述源極線所規定之每像素且連接於上述閘極線及上述源極線之像素開關元件。又，主動矩陣基板包含於上述顯示區域內對應於上述複數之閘極線之各者而設置且分別控制上述閘極線之電位之複數之閘極線驅動電路、及自上述顯示區域之外側對上述複數之閘極線驅動電路供給控制信號之控制信號線。上述複數之閘極線驅動電路之各者包含根據上述控制信號而切換導通/斷開之複數之驅動用開關元件及與上述複數之驅動用開關元件中至少一者連接之電容。上述複數之驅動用開關元件或上述電容之至少一部分係配置於相較於與包含上述複數之驅動用開關元件之閘極線驅動電路對應之閘極線，更接近該對應之閘極線以外之閘極線之位置。
於上述構成中，閘極線驅動電路中之複數之驅動用開關元件之導通/斷開係根據控制信號而切換，藉此控制與閘極線驅動電路對應之閘極線(控制對象之閘極線)之電位。根據該閘極線之電位變化，連接於該閘極線之像素開關元件動作。因此，像素開關元件之導通/斷開之時序與控制像素開關元件所連接之閘極線之閘極線驅動電路之驅動用開關元件或連接於該等驅動用開關元件之電容之電位之變化之時序相同之可能性較高。於上述構成中，閘極線驅動電路之複數之驅動用開關元件或電容之至少一部分係配置於較該閘極線驅動電路之對應之閘極線更接近其他閘極線之位置。因此，驅動用開關元件或電容之 至少一部分係配置於較連接於控制對象之閘極線之像素開關元件更接近連接於其他閘極線之像素開關元件之位置。即，驅動用開關元件係配置於相較於相同時序切換導通/斷開之可能性較高之像素開關元件，更接近該可能性較低之像素元件之位置。藉此，朝像素輸入之信號不易受閘極線驅動電路之驅動用開關元件之影響。其結果，像素之亮度不易因閘極線驅動電路變化，亦不易發生顯示不均。或，抑制顯示品質之下降。
亦可為於上述複數之驅動用開關元件或上述電容之上述至少一部分、與對應包含上述複數之驅動用開關元件之上述閘極線驅動電路之閘極線之間，配置上述其他閘極線之構成。藉此，可抑制驅動用開關元件之電位變化對控制對象之閘極線之像素造成之影響。
上述複數之閘極線驅動電路之各者亦可包含用以蓄積對與上述閘極線驅動電路對應之閘極線施加之電壓之蓄積配線。該情形時，上述電容可包含連接於上述蓄積配線及上述對應之閘極線之間之第1電容。上述複數之驅動用開關元件可包含連接於上述蓄積配線及上述對應之閘極線之間之第1開關元件。上述蓄積配線、第1上述電容、及上述第1開關元件之至少任一者可配置於較上述對應連接之閘極線更接近上述其他閘極線之位置。
藉此，可將電容或蓄積配線配置於與相同時序電位變化之可能性較高之像素開關元件相比，該可能性更低之像素開關元件之附近。因此，對像素輸入之信號更不易受閘極線驅動電路之驅動用開關元件之電位變化之影響。
上述閘極線驅動電路之上述複數之驅動用開關元件可配置於沿與上述閘極線驅動電路對應之閘極線以外之閘極線上排列之像素行內。該情形時，可於上述其他閘極線之像素行、與對應於上述閘極線驅動電路之閘極線之像素行之間，進而配置至少一行其他像素行。藉 此，可於閘極線驅動電路之上述複數之驅動用開關元件與控制對象之閘極線之像素之間，配置至少一個其他像素。藉此，可將閘極線驅動電路之驅動用開關元件配置於與相同時序電位變化之可能性較高之像素開關元件相比，該可能性更低之像素開關元件之附近。
上述控制信號包含時脈信號，上述時脈信號可採用4相以上之多相時脈。藉此，可進而使閘極線驅動電路之驅動用開關元件之電位變化之時序、與配置於較該閘極線驅動電路之控制對象之閘極線更近之位置之其他閘極線之像素開關元件之電位變化之時序更難重合。
上述控制信號線包含時脈信號線，上述時脈信號線可於上述顯示區域內，包含朝上述第1方向延伸且連接於上述顯示區域內之上述閘極線驅動電路之上述複數之開關元件之至少一者之第1時脈線、及連接於上述第1時脈線且於上述顯示區域之外側朝上述第2方向延伸之第2時脈線。藉此，可於顯示區域中，以時脈信號線、與連接有於時脈信號相同之時序切換導通/斷開之像素開關元件之閘極線彼此不交叉之方式配置時脈信號線。因此，可抑制時脈信號對於朝像素輸入之信號之影響。其結果，可進而抑制圖像品質之下降。
包含上述主動矩陣基板、與上述主動矩陣基板對向之對向基板、設於上述主動矩陣基板與上述對向基板之間之液晶層之顯示面板亦為本發明之實施形態之一者。
以下，參照圖式詳細說明本發明之實施形態。對圖中相同或相當部分附註相同符號，不重複其說明。另，為了便於理解說明，於下文參照之圖式中，簡略化或示意性顯示構成，或省略一部分之構成構件。又，各圖所示之構成構件間之尺寸比並非必定表示實際之尺寸比者。
<實施形態1> (液晶顯示裝置之構成)
圖1係顯示本實施形態之液晶顯示裝置之概略構成之上視圖。液晶顯示裝置1具有顯示面板2、源極驅動器3、顯示控制電路4、及電源5。顯示面板2具有主動矩陣基板20a、對向基板20b、及夾於該等基板之液晶層(省略圖示)。於圖1中省略了圖示，但於主動矩陣基板20a之下表面側與對向基板20b之上表面側設置有偏光板。於對向基板20b形成有黑色矩陣、紅(R)、綠(G)、藍(B)之3色之彩色濾光片、共通電極(均省略圖示)。
如圖1所示，顯示面板2於紙面中左右之上端部分形成為圓弧狀。即，顯示面板2自垂直於基板之方向觀看之外形為非矩形。顯示面板2之主動矩陣基板20a與源極驅動器3電性連接。顯示控制電路4與顯示面板2、源極驅動器3、及電源5電性連接。顯示控制電路4對源極驅動器3、形成於主動矩陣基板20a之後述之閘極驅動器(閘極線驅動電路之一例)輸出控制信號。控制信號包含用以於顯示面板2顯示圖像之重設信號(CLR)、時脈信號(CKA、CKB)、資料信號等。電源5與顯示面板2、源極驅動器3、及顯示控制電路4電性連接，對各者供給電源電壓信號。
(主動矩陣基板之構成)
圖2係顯示主動矩陣基板20a之概略構成之上視圖。如圖2所示，主動矩陣基板20a中之左右之上端部分形成為圓弧狀。即，主動矩陣基板20a之自垂直於基板面之方向觀看之外形為非矩形。於主動矩陣基板20a中，自X軸方向之一端至另一端為止，閘極線13G群以固定間隔大致平行地形成。閘極線13G群中，形成於圓弧狀部分之一部分之閘極線群13G_a較主動矩陣基板20a中閘極線之最大長度更短。又，閘極線之最大長度可與主動矩陣基板20a中X軸方向之寬之最大長度Imax大致相同。例如，閘極線群13G_a以外之閘極線群13G_b可設得較最大長度Imax更短或大致相同之長度。
又，如圖2所示，以與閘極線13G***叉之方式形成有源極線15S群。閘極線13G群於第1方向之一例即列方向(橫方向)延伸而形成，源極線15S群於第2方向之一例即行方向(縱方向)延伸而形成。藉此，閘極線13G群與源極線15S群配置成陣列狀。閘極線13G與源極線15S所包圍之區域形成1個像素，全像素區域成為顯示面板2之顯示區域。即，藉由像素顯示圖像之區域成為顯示區域。於各像素設有連接於閘極線13G與源極線15S之像素電極。
圖3係顯示省略了源極線15S之圖示之主動矩陣基板20a、及與主動矩陣基板20a連接之各部之概略構成之上視圖。如圖3之例所示，於閘極線13G之間，即顯示區域內，形成有閘極驅動器11(1)~11(N)(以下，尤其於未區分之情形，總稱為閘極驅動器11)。閘極驅動器11係根據自顯示區域之外側供給之控制信號，而控制閘極線13G之電壓位準(電位)之閘極線驅動電路之一例。複數之閘極驅動器11(1)~11(N)之各者與各閘極線GL(1)~GL(N)對應設置。
於下文中，將為了控制1條閘極線13G之電壓位準而設置之電路作為1個閘極驅動器11(即1個閘極線驅動電路)進行說明。各閘極驅動器11控制對應之1條閘極線之電壓位準。即，各閘極驅動器11係與控制對象之閘極線13G對應設置。各閘極驅動器11係對於對應之閘極線13G輸出電壓信號。因此，成為對複數之閘極線13G分別連接複數之閘極驅動器11之構成。另，閘極驅動器11不僅與控制對象之閘極線13G連接，亦可連接於控制對象之閘極線以外之閘極線(詳細例予以後述)。
圖3所示之例中，顯示區域之閘極驅動器11係配置於較對應之閘極線13G即控制對象之控制線更接近其他閘極線之位置。例如，與閘極線GL(2)對應之閘極驅動器11(2)係配置於較閘極線GL(2)更接近閘極線GL(1)之位置。即，與第k條閘極線GL(k)對應之閘極驅動器 11(k)(於圖3中省略圖示)係配置於較閘極線GL(k)更接近與該閘極線GL(k)相鄰之閘極線GL(k-1)(省略圖示)之位置。
另，與一端之閘極線GL(1)對應之閘極驅動器11(1)係其對應之閘極線GL(1)為配置得最近之閘極線。即，可構成為與複數之閘極線13G之兩端之閘極線GL(1)、GL(N)之一者對應之閘極驅動器11(1)或11(N)以外之閘極驅動器11(1)~11(N)係配置於較對應之閘極線更接近其他閘極線之位置。該情形時，與邊端之閘極線GL(1)對應之閘極驅動器11(1)亦可配置於顯示區域外。
又，於圖3所示之例中，於GL(1)、GL(2)、...、GL(K)之閘極線13G分別連接有4個閘極驅動器11，於GL(N-m)~GL(N)之閘極線13G，分別連接有2個閘極驅動器11。
於主動矩陣基板20a之顯示區域中，於設置有源極驅動器3之邊之側之邊框區域，形成有端子部12g。端子部12g與控制電路4及電源5連接。端子部12g接收自控制電路4及電源5輸出之控制信號。控制信號包含例如時脈信號(CKA、CKB)、重設信號或電源電壓信號等。輸入至端子部12g之時脈信號(CKA、CKB)及電源電壓信號等之控制信號係經由配線15L1供給至各閘極驅動器11。閘極驅動器11係根據供給之控制信號，對於所連接之閘極線13G輸出顯示選擇或非選擇之狀態之選擇信號。
又，連接於各段之閘極線13G之閘極驅動器11係連接於前段之閘極線13G。藉此，各段之閘極驅動器11可將來自上述閘極線13G之選擇信號作為設定信號而接收。即，各段之閘極驅動器11可對連接之閘極線輸出選擇信號，且對後段之閘極線13G輸出設定信號。於以下說明中，將對一條閘極線13G輸出選擇信號之動作稱為閘極線13G之驅動。
又，於主動矩陣基板20a中，於設置有源極驅動器3之邊之側之邊 框區域，形成有連接源極驅動器3與各源極線15S之端子部12s。源極驅動器3係根據自顯示控制電路4輸入之控制信號，對各源極線15S(參照圖2)輸出資料信號。
如圖3所示，於本實施形態中，於顯示區域內，對於GL(1)~GL(N)之各閘極線13G，連接有複數之對應之閘極驅動器11。連接於相同閘極線13G之複數之對應之閘極驅動器11同步進行，1條閘極線13G由該等複數之對應之閘極驅動器11同時驅動。於本實施形態中，與1條閘極線13G對應之複數之閘極驅動器11之各者以驅動1條閘極線13G之負荷大致均等之方式，於閘極線13G之延伸方向中大致等間隔而配置。
(閘極驅動器11之構成)
此處，對本實施形態之閘極驅動器11之構成進行說明。圖4係顯示驅動GL(n)(n為1、2、...、N-1、N之自然數)之閘極線13G之1個閘極驅動器11之等價電路之一例之圖。如圖4所示，閘極驅動器11具有作為開關元件且以薄膜電晶體(TFT：Thin Film Transistor)構成之TFT-M1~M11、電容Cbst、配線netA、netB。此處，netA為用以蓄積朝閘極線13G施加之電壓的蓄積配線之一例。閘極驅動器11作為電路區塊而包含輸出部U1。
輸出部U1控制蓄積配線之一例即netA與閘極線GL(n)之間之導通。輸出部U1包含連接於netA與閘極線GL(n)之間之TFT-M5(第1開關元件之一例)。又，於本例中，輸出部U1包含連接於閘極線GL(n)與netA之間之電容Cbst(第1電容之一例)。藉由電容Cbst及TFT-M5，可於netA蓄積應施加於閘極線GL(n)之電壓。因此，輸出部U1亦可稱為使朝閘極線GL(n)施加之電壓信號充電之最終緩衝器。又，輸出部U1亦可稱為包含連接於閘極線GL(n)與netA之間之開關元件及電容器之輸出電路。於圖4所示之例中，TFT-M5之閘極連接於netA，汲極連 接於供給時脈信號CKA之控制信號線，源極連接於閘極線GL(n)。又，電容Cbst之一電極連接於GL(n)及TFT-M5之源極，另一電極連接於netA。藉由該構成，可形成自舉電路(bootstrap circuit)。
於netA連接TFT-M1。該等TFT-M1係構成使蓄積配線即netA之電壓根據自其他閘極線輸入之信號而變化之蓄積電壓供給部之電路的要件。TFT-M1係連接於netA、與前段之閘極線GL(n-1)之間，根據自前段之閘極線GL(n-1)輸入之信號而使netA之電壓變化。於本例中，TFT-M1之閘極及汲極與前段之閘極線GL(n-1)連接(二極體連接)，TFT-M1之源極與netA連接。藉此，於接收到前段之閘極線GL(n-1)之選擇信號之時序，可對netA充電用以朝閘極線GL(n)施加之電壓。如此，TFT-M1亦可稱為將用以對閘極線GL(n)施加選擇狀態之位準(本例中為高位準)之電壓的電壓朝netA蓄積之充電電路。
於netA進而連接TFT-M2~M4。於TFT-M4之閘極連接netB。於netB連接TFT-M8~M11。以該等TFT-M2~M4、M8~M11構成之電路稱為根據控制信號將netA之電壓設為特定位準之蓄積電壓調整部。TFT-M2~M4、M8~M11係根據控制信號或其他閘極線GL(n+1)之信號將蓄積配線netA之電壓設為特定位準。
於圖4所示之例中，TFT-M2~M4、M8~M11係為了使閘極線GL(n)之電壓於適當時序自選擇狀態之位準回到非選擇狀態之位準，而控制netA之電壓的電路。因此，TFT-M4係連接於netA與供給特定位準(低位準)之電源電壓信號VSS之控制信號線之間。TFT-8~M11係基於時脈信號CKA、CKB及來自前段之閘極線GL(n-1)之設定信號，而生成控制TFT-M4之導通/斷開之信號。TFT-M2係連接於供給電源電壓信號VSS之控制信號線與netA之間，根據重設信號CLR而朝netA供給電源電壓信號VSS。TFT-M3係連接於供給電源電壓信號VSS之控制信號線與netA之間，根據後段之閘極線GL(n+1)之信號， 朝netA供給電源電壓信號VSS。
具體而言，TFT-M8之源極連接於netB，閘極與汲極連接於供給時脈信號CKB之控制信號線(二極體連接)。TFT-M9係汲極連接於netB，閘極連接於時脈信號CKA之控制信號線，源極連接於電源電壓信號VSS之控制信號線。TFT-M10之汲極連接於netB，閘極連接於供給重設信號CLR之控制信號線，源極連接於電源電壓信號VSS之控制信號線。TFT-M11之汲極連接於netB，閘極連接於前段之GL(n-1)，源極連接於電源電壓信號VSS之控制信號線。
連接於閘極線GL(n)之TFT-M6、M7係根據控制信號將閘極線GL(n)之電壓設為特定位準之電路之要件。於本例中，TFT-M6、M7係基於控制信號，將閘極線GL(n)之電壓設為非選擇狀態之位準。因此，TFT-M6、M7係設置於閘極線GL(n)、與特定位準(低位準)之電源電壓信號VSS之控制信號線之間。
TFT-M6之汲極連接於閘極線GL(n)，閘極連接於重設信號CLR之控制信號線，源極連接於電源電壓信號VSS之控制信號線。TFT-M7之汲極連接於閘極線GL(n)，閘極連接於時脈信號CKB之控制信號線，源極連接於電源電壓信號VSS之控制信號線。
於本實施形態中，時脈信號CKA之相位與時脈信號CKB之相位彼此相反。且，各段之閘極線之閘極驅動器11之時脈信號之相位、與相鄰之段之閘極線之閘極驅動器11之時脈信號之相位亦彼此相反。因此，例如，GL(n+1)之閘極線之閘極驅動器11於圖4所示之構成中，為CKA與CKB互換之構成。具體而言，係配置為GL(n)之閘極驅動器中，供給至TFT-M7、TFT-M5、TFT-M9、及TFT-M8之各者之時脈信號與供給至相鄰之GL(n+1)之閘極驅動器之該等TFT之各者之時脈信號成相反相位。
重設信號CLR例如可於閘極線之掃描開始前一定時間，設為H位 準。該情形時，於每1垂直期間，重設信號CLR成為H位準。藉由重設信號CLR成為H位準，而將netA及閘極線GL重設為L位準(電源電壓信號VSS之位準)。又，於1垂直期間一開始，對第1條閘極線GL(1)，輸入GSP(閘極開始脈衝：gate start pulse)作為信號S。
(顯示區域之配置例)
圖5係顯示將圖4所示之閘極驅動器11配置於顯示區域之情形之電路構成例之圖。於顯示區域中，於與源極線15S與閘極線GL之各交點對應之位置配置各像素。於各像素設置像素開關元件之一例即TFT-MP。TFT-MP連接於源極線15S及閘極線GL。又，TFT-MP亦連接於像素電極21。TFT-MP於閘極線GL被選擇之時序成為導通狀態(“ON”state)。於TFT-MP為導通狀態時，對像素電極21供給來自源極線15S之資料信號。
沿各閘極線GL於列方向排列配置像素。例如，第n列像素PR(n)沿第n列之閘極線GL(n)配置。1列之像素之TFT-MP全部連接於同1條閘極線GL。因此，於1條閘極線GL連接有於閘極線GL之方向排列之複數之TFT-MP。於該例中，連接於1條閘極線GL(n)之TFT-MP配置於較相鄰之閘極線GL(n+1)、GL(n-1)更接近所連接之閘極線GL(n)之位置。
於圖5所示之例中，用以驅動第n列之閘極線GL(n)之閘極驅動器11配置於較第n列之閘極線GL(n)更接近第n+1列之閘極線GL(n+1)之位置。具體而言，閘極線GL(n)之閘極驅動器所含之複數之TFT-M1~M11係配置於非沿著非閘極線GL(n)而是沿著其他閘極線GL(n+2)排列之像素行內。於其他閘極線GL(n+2)之像素行、與複數之TFT-M1~M11之閘極驅動器所驅動之閘極線GL(n)之像素行之間，進而配置其他像素行(第n+1之像素行)。如此，於1條閘極線GL(n)、與驅動該閘極線GL(n)之閘極驅動器之TFT-M1~M11之間，至少配置1條其他 閘極線GL(n+1)。藉此，於閘極驅動器與對應於該閘極驅動器之閘極線之間，至少配置1條其他閘極線之像素行。
於圖5所示之例中，不僅是與閘極線GL(n)對應之閘極驅動器之TFT-M1~M11，電容Cbst、及蓄積配線netA、netB亦配置於較閘極線GL(n)更接近其他閘極線GL(n+1)或GL(n+2)之位置。藉此，可使自閘極驅動器輸出驅動信號之閘極線自該閘極驅動器所包含之TFT、電容器及配線遠離至少1像素量。藉此，可增大連接於閘極線GL(n)之TFT-MP、與易與開關之時序變得相同之對應之閘極驅動器之TFT-M1~M11之距離。藉此，可將於與TFT-MP相同時序電位產生變化之閘極驅動器之TFT、電容器及配線配置於對TFT-MP不造成影響之程度之遠離位置。
圖6係顯示圖5之TFT-M5之周邊之電路構成例之圖。於圖6所示之例中，於源極線15S與閘極線GL交叉之部位，閘極線GL之線寬變粗，並形成像素TFT-MP之閘極電極25。於該閘極電極25上介隔絕緣膜(未圖示)所重合之位置設置半導體層23。於半導體層23之一部分重合配置與源極線15S一體而形成之源極電極、及汲極電極22。源極電極22係經由接觸孔22a與像素電極21連接。藉此，以使像素TFT-MP之角部位於源極線15S與閘極線GL交叉之部位之方式設置像素TFT-MP。
構成與閘極線GL(n-1)對應之閘極驅動器之TFT-M5(n-1)係配置於較閘極線GL(n-1)更接近閘極線GL(n)之位置。即，於TFT-M5(n-1)與閘極線GL(n-1)之間，配置相鄰於閘極線GL(n-1)之閘極線GL(n)、及連接於閘極線GL(n)之像素TFT-MP(n)及像素電極21(n)。
TFT-M5(n-1)具有閘極電極28、設置於閘極電極28上介隔絕緣膜重合之位置之半導體層28、於半導體層28上以彼此隔開對向之方式設置之源極電極29及汲極電極27。閘極電極28係形成於與閘極線 GL(n)對向之位置中沿閘極線GL(n)延伸之netA(n-1)之線寬較粗之部分。連接TFT-M5(n-1)之源極電極29與閘極線GL(n-1)之間之配線24係跨及閘極線GL(n)及連接於閘極線GL(n)之像素電極21(n)，延伸至閘極線GL(n-1)。於TFT-M5(n-1)之汲極電極27，連接有供給時脈信號之時脈信號線CK。於圖6所示之例中，可於TFT-M5(n-1)與像素TFT-MP(n)之間產生電容耦合。
(動作例)
圖7係顯示圖4及圖5所示之閘極驅動器11之動作時之信號波形之一例之時序圖。於以下之說明中，將作為信號位準之低位準(low level)稱為L位準，高位準(high level)稱為H位準。如圖4及圖5所示之閘極驅動器係使用2相時脈(CK)之閘極驅動器之例。於圖7顯示相位彼此不同之2個時脈信號CKA、CKB之波形。於圖7所示之例中，時脈信號CKA、CKB之脈衝寬為1H。將GSP上升之時刻設為t0，以後之每1H之時刻設為t1、t2、...。此處，1H可設為將垂直掃描週期除以閘極線13G之條數之值。
時刻t0前，時脈信號CKA、CKB為L位準，netA(1)、netB(1)及GL(1)任一者皆為L位準。
於時刻t0中，時脈信號(CKA)為L位準，時脈信號(CKB)為H位準，GSP被輸入至第1段之閘極驅動器之TFT-M1之閘極及汲極。藉此，TFT-M1成為導通狀態，netA(1)被充電至H位準。又，因TFT-M11成為導通狀態，TFT-M8成為導通狀態，TFT-M9成為斷開狀態，故netB(1)成為維持成L位準之狀態。因TFT-M4與TFT-M5成為斷開狀態，故維持netA(1)之電位不下降。其間，因TFT-M7成為導通狀態，故閘極線GL(1)之電位成為L位準。
於時刻t1中，若時脈信號(CKA)成為H位準，時脈信號(CKB)成為L位準，則TFT-M5成為導通狀態，TFT-M7成為斷開狀態。因於 netA(1)與閘極線GL(n)之間設置有電容Cbst，故伴隨TFT-M5之汲極之電位上升，netA(1)被充電至較時脈信號(CKA)之H位準更高之電位。其間，因TFT-M8與TFT-M11成為斷開狀態，TFT-M9成為導通狀態，故netB(1)之電位維持L位準。因TFT-M4為斷開狀態，故netA(1)之電位不下降，時脈信號(CKA)之H位準之電位輸出至閘極線GL(1)。藉此，閘極線GL(1)成為被選擇之狀態，對下一段之閘極線GL(2)之閘極驅動器11輸出設定信號S。藉此，下一段之閘極驅動器之netA(2)被預充電至自H位準下降TFT-M1之臨限值量之電壓位準。
於時刻t2中，若時脈信號(CKA)成為L位準，時脈信號(CKB)成為H位準，則因TFT-M8成為導通狀態，TFT-M9成為斷開狀態，故netB被充電至H位準。藉此，TFT-M4成為導通狀態，netA(1)被充電至L位準。其間，因TFT-M7成為導通狀態，TFT-M5成為斷開狀態，故朝閘極線GL(1)輸出L位準之電位，閘極線GL(1)被充電至L位準。閘極線GL(1)回到非選擇狀態。
又，於時刻t2中，下一段之TFT-M5藉由netA(2)之H位準以上之電位而成為導通狀態，時脈信號(CKB)之H位準之電壓被輸出至閘極線GL(2)。於時刻t3，閘極線GL(2)之電位自H位準成為L位準並成為非選擇狀態，且閘極線GL(3)之電位自L位準成為H位準並成為選擇狀態。以下，同樣，閘極線GL(1)~(N)根據時脈信號之週期依序被選擇。
如此，液晶顯示裝置1係藉由連接於各閘極線13G之複數之閘極驅動器11而依序掃描閘極線13G，且藉由源極驅動器3而對各源極線15S供給資料信號，藉此於顯示面板2顯示圖像。於本實施形態中，於顯示區域內，驅動1條閘極線13G之複數之閘極驅動器11形成於閘極線13G間。因此，即便於根據顯示面板2之外形寬度，決定閘極線13G之長度之情形，各閘極線13G亦根據自顯示區域內之閘極驅動器11輸 出之設定信號而被依序選擇。
又，對各閘極驅動器11供給之時脈信號或電源電壓信號等之控制信號於顯示面板2中，自設置源極驅動器3之1邊之側輸入。因此，關於未設置源極驅動器3之其他3邊之邊框區域，可謀求窄邊框化，且未因閘極驅動器11之配置而限制顯示面板2之外形設計，可提高設計之自由度。
(實施形態之效果)
圖8係顯示如圖6所示而配置之閘極線GL(n-1)、GL(n)、及與該等對應之閘極驅動器之netA、netB之信號之時序圖。圖8係以圖7所示之時序圖使閘極驅動器動作之情形之例。於閘極線GL(n-1)之電位自L位準變為H位準時，連接於閘極線GL(n-1)之像素TFT-MP自斷開狀態成為導通狀態。於像素TFT-MP為導通狀態之期間，對像素電極21經由源極線15S施加與欲顯示之亮度相應之信號電壓。於閘極線GL(n-1)之電位自H位準變為L位準時，像素TFT-MP自導通狀態成為斷開狀態。即便於像素TFT-MP成為斷開狀態後，亦保持施加於像素電極21之電壓。
於圖8所示之例中，於閘極線GL(n)之電位自H位準變化成L位準時，相鄰配置於閘極線GL(n)之附近之閘極驅動器之TFT-M5(n-1)與netA(n-1)(參照圖6)之電位未變化。因此，例如，即便閘極線GL(n)與TFT-M5(n-1)或netA(n-1)電容耦合，TFT-M5(n-1)或netA(n-1)之電位變化亦不易對像素TFT-MP(n)之動作造成影響。
即，關於第n列之像素TR(n)中電容耦合之影響，雖來自驅動第n列之閘極線GL(n)之閘極驅動器之影響幾乎不存在，但來自驅動第n-1列之閘極線GL(n-1)之閘極驅動器之影響係存在。此處，如圖8所示，於第n列之像素TR(n)之像素TFT-MP(n)自導通成為斷開之時序，驅動第n-1之閘極線GL(n-1)之閘極驅動器之netA(於閘極驅動器內 之節點中電位變化最大之節點)之電位未變化。因此，不易引起在閘極驅動器造成之饋通之影響殘留下而電位被保持於像素電極之情形。
圖9係顯示作為比較例而將閘極驅動器配置於最接近該閘極驅動器所驅動之閘極線之情形之電路構成例之圖。於圖9所示之例中，驅動第n條閘極線GL(n)之閘極驅動器之TFT之配置區域TR(n)較其他閘極線配置於最接近閘極線GL(n)之位置。圖10係顯示圖9之TFT-M5之周邊之電路構成例之圖。閘極驅動器之TFT-M5(n)以最接近該閘極驅動器所驅動之閘極線GL(n)之方式配置。
圖9及圖10所示之構成之閘極驅動器若與上述圖7、圖8所示之時序圖同樣進行動作，則於像素TFT-M5(n)自導通狀態成為斷開狀態之時序，M5(n)亦同時自導通狀態成為斷開狀態。於圖10所示之構成中，於像素TFT-MP(n)與TFT-M5(n)之間產生電容耦合。
因此，於閘極驅動器較近配置之像素TR(n)中，若於像素TFT-MP(n)自導通成為斷開之時序，配置於像素TFT-MP(n)或像素電極21(n)之周邊之閘極驅動器之元件(配線netA、電容Cbst、時脈信號(CK)之控制線等)之電位產生變化，則因電容耦合之影響，像素電極21(n)之電位產生變化。若以該狀態像素TFT-MP(n)成為斷開，則像素電極21(n)保持與源極線15S之本來電位不同之電位。圖11係顯示像素電極保持與本來不同之電位之情形之例之圖。因此，像素TR(n)與閘極驅動器未接近配置之像素比較亮度改變，故而於面板內看見顯示不均。
例如，於驅動第n列之閘極線GL(n)之閘極驅動器之netA(n)與第n列之像素TR(n)(尤其，像素TFT-MP(n)、共通電極、像素電極21(n))具有較大之寄生電容之情形，因於第n列之像素TFT-MP(n)自導通成為斷開前之時序，netA(n)之電位產生變化，以包含netA(n)之饋通影響之狀態斷開像素TFT-MP(n)並保持電荷，故若與未配置netA(n)之像素相 比，像素TFT-MP(n)斷開後之像素電極之電壓值不同，而以顯示不均被辨識到。
與此相對，於圖5及圖6所示之構成中，驅動某閘極線GL(n)之閘極驅動器11(n)配置於與閘極線GL(n)不同之其他閘極線GL(n+1)或GL(n-1)之附近。即，於以閘極線GL(n+1)驅動之第(n+1)列之像素、或以閘極線GL(n-1)驅動之第(n-1)列之像素之附近，配置驅動閘極線GL(n)之閘極驅動器11(n)。
如此，藉由使閘極線GL(n)與驅動該閘極線GL(n)之閘極驅動器11(n)之位置分離，可於像素TFT-MP(n)自導通成為斷開之時序，不引起位於該像素TFT-MP(n)及像素電極21(n)之周邊之閘極驅動器元件之電位變化。藉此，未引起電容耦合之饋通，而抑制顯示不均之產生。
另，於像素TFT-MP(n)為導通之狀態時較近之閘極驅動器元件之電位產生變化之情形，即便像素電極21(n)之電位受電容耦合之影響，亦因像素電極21(n)與源極線15S相連，故回復至本來之電位。 又，於像素TFT-MP(n)為斷開之狀態時較近之閘極驅動器元件之電位產生變化，且像素電極21(n)之電位受影響之情形，因交替受到正與負之影響，故電位變化抵消，對顯示品質之影響變小。因此，藉由將於與像素TFT-MP(n)之狀態變化相同之時序電位產生變化之閘極驅動器元件設為未配置於像素TFT-MP(n)之附近之構成，可有效地抑制顯示品質之下降。
(變化例)
於上述圖5所示之例中，與閘極線GL(n)對應之閘極驅動器11(n)之TFT-M1~M11全部配置於較閘極線GL(n)更接近其他閘極線GL(n+1)之位置。與此相對，例如，於閘極驅動器11(n)之TFT-M1~M11中，可採用將於與像素TFT-MP(n)相同時序電位產生變化之TFT配置於較對應之閘極線GL(n)更接近其他閘極線(例如，GL(n+1))之位置 之構成。
作為一例，可設為將輸出部U1(最終緩衝器)之TFT-M5配置於其他閘極線GL(n+1)之附近，其他TFT-M1~M4、M6~M7配置於與閘極驅動器11(n)對應之閘極線GL(n)之附近之構成。該情形，連接於最終緩衝器之蓄積配線即netA亦可配置於閘極線GL(n)以外之閘極線之附近。再者，藉由將輸出部U1之TFT-M5、電容Cbst及配線netA配置於對應之閘極線GL(n)以外之其他閘極線之附近，可使對像素電極21(n)造成影響之可能性較高之元件自像素電極21(n)之像素TFT-MP(n)遠離。
又，於圖5所示之例中，除了閘極驅動器11(n)之TFT-M1~M11以外，電容Cbst亦配置於較驅動之閘極線GL(n)更接近其他閘極線GL(n+1)之位置。可設為將閘極驅動器11(n)之TFT或電容中至少一者配置於較閘極驅動器11(n)所驅動之閘極線GL(n)更接近其他閘極線GL(n+1)之位置之構成。例如，僅將電容Cbst配置於較驅動之閘極線GL(n)更接近其他閘極線GL(n+1)之位置之構成，亦可獲得上述效果。又，配置於接近其他閘極線之位置之電容並未限定於最終緩衝器之電容。可將藉由連接於閘極驅動器11(n)之TFT之導體與其他導體對向配置而形成之電容以上述方式配置於接近其他閘極線之位置。
於圖5及圖6所示之例中，於閘極驅動器11(n)之TFT或電容、及與閘極驅動器11(n)對應之閘極線GL(n)之間，配置其他閘極線G(n+1)。與此相對，亦可為於閘極驅動器11(n)之TFT或電容、與對應之閘極線GL(n)之間，未配置其他閘極線之構成。
圖12係顯示閘極驅動器11(n)之TFT-M5(n)之配置之變化例之圖。於圖12所示之例中，於TFT-M5(n)及netA(n)、與藉由該等而驅動之對應之閘極線GL(n)之間，未配置其他閘極線。於TFT-M5(n)及netA(n)與對應之閘極線GL(n)之間，配置有連接於閘極線GL(n)之像素電極 21(n)。於像素電極21(n)之與閘極線GL(n)對向之邊配置像素TFT-MP(n)。於像素電極21(n)之與閘極線GL(n)相反側之邊對向之位置配置TFT-M5(n)。連接閘極線GL(n)與TFT-M5(n)之源極電極29之配線24設置於俯視時與像素電極21(n)重合之位置。
又，與TFT-M5(n)之汲極電極27連接之時脈信號線CK於俯視時與相鄰之像素電極(n-1)重合之位置，於與源極線15S相同方向延伸而形成。於該例中，可於TFT-M5(n)與像素TFT-MP(n-1)之間產生電容耦合。此處，像素TFT-MP(n-1)與TFT-M5(n)因動作時序不同，故TFT-M5(n)之電位變化對於像素電極21(n)之電位不造成重大影響。
<實施形態2>
圖13係顯示實施形態2中閘極驅動器11之等價電路之一例之圖。圖13所示之閘極驅動器係以4相時脈(CK)動作之閘極驅動器之構成。對於與圖4所示之等價電路相同之部分省略說明。於圖13所示之例中，於連接於netA之TFT-M1之汲極及閘極連接前段之閘極線GL(n-1)。又，於TFT-M3之閘極連接3段後之閘極線GL(n+3)。又，分別於TFT-M8之汲極及閘極連接時脈信號CKD之控制配線，於TFT-M9之閘極連接時脈信號CKC之控制配線。又，於TFT-M11之閘極，連接2段前之閘極線GL(n-2)。
圖14係顯示將圖13所示之閘極驅動器配置於顯示區域之情形之電路構成例之圖。於圖14所示之例中，驅動第n列之閘極線GL(n)之閘極驅動器11(n)之TFT-M1~M11及電容Cbst配置於較閘極線GL(n)更接近2段後之閘極線GL(n+2)之位置。於TFT-M1~M11及電容Cbst、與對應之閘極線GL(n)之間配置2條其他閘極線GL(n+1)、GL(n+2)。閘極驅動器11(n)之netA及netB之一部分配置於沿閘極線GL(n+1)之位置。於該例中，閘極驅動器11(n)之TFT之配置區域TR(n)與該閘極驅動器11(n)所驅動之閘極線GL(n)之像素PR(n)隔開2像素量。
圖15係顯示圖13及圖14所示之閘極驅動器11之動作時之信號波形之一例之時序圖。於圖7所示之例中，時脈信號CKA、CKB、CKC、CKD之脈衝寬為2H。CKA與CKB為相反相位，CKC與CKD亦為相反相位。CKA與CKC其相位偏移4分之1波長量。CKB與CKD相位亦偏移4分之1波長量。
於圖15所示之例中，於時刻t2中，於CKA最初自L位準上升至H位準時，第1之閘極驅動器11(1)之netA(1)及閘極線GL(1)之電位自L位準變化成H位準。閘極線GL(1)成為選擇狀態。於自時刻t2經過1H後之時刻t3，與CKC之上升同時，第2之閘極驅動器11(2)之netA(2)及閘極線GL(2)之電位上升，於時刻t4，與CKA自H位準回到L位準相配合，閘極線GL(1)亦自H位準回到L位準(非選擇狀態)。以下，依序，每經過1H，GL(3)、GL(4)、...於2H之期間成為選擇狀態。
圖16係顯示如圖14所示而配置之閘極線GL(n-1)、GL(n)、及與該等對應之閘極驅動器之netA、netB之信號之時序圖。圖16係閘極驅動器以圖15所示之時序圖動作之情形之例。
於如圖14之配置中，例如，關於以第n列之閘極線GL(n)驅動之像素(第n列之像素)，與驅動GL(n)之閘極驅動器11(n)相比，驅動GL(n-2)之閘極驅動器11(n-2)配置於較近之距離。關於電容耦合之影響，雖驅動第n列之閘極線GL(n)之閘極驅動器11(n)對GL(n)之像素幾乎無影響，但驅動第n-2列之閘極線GL(n-2)之閘極驅動器11(n-2)會對GL(n)之像素造成影響。此處，於圖16所示之例中，於第n列之像素TFT-MP(n)自導通變化成斷開之時序，即閘極線GL(n)之電位自H變化成L之時序，驅動第n-2列之閘極線GL(n-2)之閘極驅動器11(n-2)之內部節點即蓄積配線netA及netB之電位無變化。因此，未產生在饋通之影響殘留下電位被保持於像素電極之情形。
於圖8所示之例中，於GL(n)自H位準變化成L位準之時序中， netB(n-1)變化。因此，於netB(n-1)位於閘極線GL(n)之附近之情形，netB之影響有殘留於GL(n)之像素之可能性。與此相對，於圖16所示之例中，於GL(n)自H位準變化成L位準之時序中，netA(n-2)及netB(n-2)之任一者皆未變化。因此，GL(n)之像素變得不受netA(n-2)及netB(n-2)兩者之影響。如此，藉由使用4相以上之多相時脈，可抑制電容耦合之影響。
又，於本實施形態中，於閘極驅動器11(n)之配置區域、與閘極驅動器11(n)所驅動之閘極線GL(n)之間，配置有2行量之像素行。如此，配置閘極驅動器11(n)之像素行與閘極線GL(n)之像素行係隔開1像素而配置，亦可隔開2像素以上。但若隔得越開，引繞連接輸出部U1之TFT-M5等與閘極線之配線之距離變得越長。若配線變長，則閘極線之負荷變大。因此，期望隔開可減輕電容耦合之影響之最低限度之距離。
圖17係顯示作為比較例而將圖13所示之閘極驅動器配置為最接近該閘極驅動器所驅動之閘極線之情形之電路構成例之圖。於圖17所示之例中，驅動第n條閘極線GL(n)之閘極驅動器之TFT之配置區域TR(n)配置於較其他閘極線最接近閘極線GL(n)之位置。該情形時，連接閘極驅動器之netA與TFT-M1~M4之配線配置於閘極線GL(n)之像素。於閘極線GL(n)之像素TFT-MP(n)自導通變化成斷開之時序，同時變化之netA之電位對閘極線GL(n)之像素電壓造成影響。又，最終緩衝器之TFT-M5配置於與閘極線GL(n)之像素TFT-MP(n)對向之位置。因此，於閘極線GL(n)之像素TFT-MP(n)變化之時序，同時變化之TFT-M5之電位對閘極線GL(n)之像素電壓造成影響。其結果，辨識到顯示不均之可能性變高。
<實施形態3>
圖18係顯示實施形態3中閘極驅動器11之等價電路之一例之圖。 圖18所示之閘極驅動器係以8相時脈(CK)動作之閘極驅動器之構成。對於與圖4所示之等價電路相同之部分省略說明。於圖18所示之例中，於連接於netA之TFT-M1之汲極及閘極連接4段前之閘極線GL(n-4)。又，於TFT-M3之閘極連接4段後之閘極線GL(n+4)。於TFT-M11之閘極，連接4段前之閘極線GL(n-2)。
圖18所示之閘極驅動器11(n)之下一段之閘極驅動器11(n+1)係連接時脈信號CKC、CKD之控制配線以取代時脈信號CKA、CKB之控制配線。時脈信號CKC、CKD可設為相位相對於時脈信號CKA、CKB偏移8分之1波長量之信號。同樣，於閘極驅動器11(n+2)，連接有相位相對於時脈信號CKA、CKB偏移8分之2波長之時脈信號CKE、CKF之控制配線。於閘極驅動器11(n+3)，連接有相位相對於時脈信號CKA、CKB偏移8分之3波長之時脈信號CKG、CKH之控制配線。
閘極驅動器11(n+5)可採用於圖18所示之構成中，使時脈信號CKA與時脈信號CKB彼此互換之構成。閘極驅動器11(n+6)~11(n+8)之構成亦同樣為使閘極驅動器11(n+2)~11(n+4)之2個時脈頻率彼此互換之構成。
圖19係顯示圖18所示之閘極驅動器11之動作時之信號波形之一例之時序圖。於圖19所示之例中，時脈信號CKA、CKB、CKC、CKD、CKE、CKF、CKG、CKH之脈衝寬為4H。CKA與CKB為相反相位，同樣，CKC與CKD、CKE與CKF、CKG與CKH亦為相反相位。CKA與CKC係相位偏移8分之1波長量。CKB與CKD相位亦偏移8分之1波長量。同樣，CKC與CKE、CKD與CKF、CKE與CKG、CKF與CKH相位亦偏移8分之1波長。
於圖19所示之例中，於時刻t4中，於CKA最初自L位準上升至H位準時，第1之閘極驅動器11(1)之netA(1)及閘極線GL(1)之電位自L位準變化成H位準。閘極線GL(1)成為選擇狀態。於自時刻t4經過1H後 之時刻t5，與CKC之上升同時，第2之閘極驅動器11(2)之netA(2)及閘極線GL(2)之電位上升。閘極線GL(2)成為選擇狀態。同樣，於時刻t6、t7、t8中，依序，閘極線GL(3)、GL(4)、GL(5)成為選擇狀態。於時刻t8，與CKA自H位準回到L位準相配合，閘極線GL(1)亦自H位準回到L位準(非選擇狀態)。以下，依序，每經過1H，GL(6)、GL(7)、...於4H之期間成為選擇狀態。
圖20係顯示本實施形態中控制配線之配置例之圖。於圖20中，顯示與配置於顯示區域AA內之閘極驅動器連接之控制配線，且省略其他配線即閘極線及源極線。圖20所示之顯示面板為矩形，但亦可為圖1所示之非矩形。控制配線包含傳輸例如時脈信號CK、閘極開始脈衝GSP、重設信號CLR、電源電壓信號VSS等之控制配線。
該等之控制配線中，時脈信號CK之控制配線(時脈信號線)包含於顯示區域AA之內側朝與閘極線相同之方向(第1方向)延伸之第1時脈信號線CK1、於顯示區域AA之外側朝與源極線相同方向(第2方向之一例)延伸之第2時脈信號線CK2。第1時脈信號線CK1與第2時脈信號線係於邊框區域NA中彼此連接。第1時脈信號線CK1係與配置於顯示區域AA內之閘極驅動器之TFT之至少一者連接。
第1及第2時脈信號線CK1、CK2可針對每個時脈信號設置。例如本實施形態，使用8個相位不同之時脈信號之情形，設置8組第1及第2時脈信號CK1、CK2。第1時脈信號線CK1設於與作為對象之以時脈信號進行動作之閘極驅動器對應之像素列。藉此，可成為時脈信號不與全部閘極線交叉之構成。因此，可抑制時脈信號對於與時脈信號相同之時序使電位變化之閘極線之像素造成影響。
圖21係顯示將圖18所示之閘極驅動器配置於顯示區域AA之情形之電路構成例之圖。於圖21所示之例中，與第n條閘極線GL(n)對應，設置驅動閘極線GL(n)之閘極驅動器11(n)之TFT-M1~M11、電容 Cbst、及netA、netB。於該例中，最接近閘極驅動器11(n)之閘極線成為閘極驅動器11(n)所驅動之閘極線GL(n)。與此相對，與上述實施形態同樣，亦可構成為閘極驅動器11(n)配置於較對應之閘極線GL(n)更接近其他閘極線之位置。
於圖21所示之例中，沿閘極線GL(n)，配置閘極驅動器11(a)之TFT-M1~M11及電容Cbst。netA、netB之一部分沿閘極線GL(n)以外之閘極線GL(n+1)配置。再者，連接於TFT-M9、TFT-M5之時脈信號CKA之第1時脈信號線CK1、及連接於TFT-M7、M8之時脈信號CKB之第1時脈信號線CK1進而沿其他閘極線GL(n+2)、GL(n+3)配置。
第1時脈信號線可配置於相較於與時脈信號之電位變化之時序相同時序電位產生變化之頻率較高之閘極線，更接近於在相同時序電位產生變化之頻率較低之閘極線GL之位置。藉此，可於相較於時脈信號造成影響之可能性較高之像素，更接近該可能性較低之像素之位置配置第1時脈信號線。例如本實施形態，藉由採用8相時脈，而增加於與時脈信號相同之時序電位產生變化之頻率較低之閘極線之比例。藉此，第1時脈信號線之設計自由度變高。
另，本實施形態亦可應用於使用8相時脈以外之多相時脈或單相時脈之閘極驅動器。又，本實施形態可與上述實施形態1或2中至少任一者組合。
本實施形態之主動矩陣基板包含於顯示區域中於第1方向延伸之複數之閘極線、於上述顯示區域中於與上述第1方向不同之第2方向延伸之複數之源極線、於上述顯示區域中設於由上述閘極線及上述源極線所規定之每像素且連接於上述閘極線及上述源極線之像素開關元件、於上述顯示區域內與上述複數之閘極線之各者對應設置且分別控制上述閘極線之電位之複數之閘極線驅動電路、及自上述顯示區域之外側對上述複數之閘極線驅動電路供給控制信號之控制信號線。
上述複數之閘極線驅動電路之各者包含根據上述控制信號切換導通/斷開之複數之驅動用開關元件。控制信號線包含時脈信號線。上述時脈信號線於上述顯示區域內，包含朝上述第1方向延伸且連接於上述顯示區域內之上述閘極線驅動電路之上述複數之開關元件之至少一者之第1時脈線、及連接於上述第1時脈線且於上述顯示區域之外側朝上述第2方向延伸之第2時脈線。
藉由本實施形態之構成，可以不使時脈信號與於與時脈信號相同時序電位產生變化之閘極線交叉之方式構成。因此，可抑制顯示品質之劣化。
<其他變化例>
本發明未限定於上述實施形態1~3。例如，可將實施形態1、2之閘極驅動器安裝於矩形面板。又，可以顯示區域外之元件安裝上述實施形態之閘極驅動器11之功能之一部分。
於上述實施形態1~3中，說明了顯示面板2為液晶面板之例，但亦可於使用有機EL(Electro-Luminescence：電致發光)、MEMS(Micro Electromechanical System：微機電系統)快門等驅動主動矩陣基板之顯示方式之面板應用本發明。
上述實施形態及變化例之主動矩陣基板及顯示面板可利用於智慧型手機或平板終端之顯示器、車輛之車速表、彈珠台或遊戲機等之顯示器。
3‧‧‧源極驅動器
4‧‧‧顯示控制電路
5‧‧‧電源
11‧‧‧閘極驅動器(閘極線驅動電路之一例)
12g‧‧‧端子部
12s‧‧‧端子部
13G‧‧‧閘極線
15L1‧‧‧控制信號線
20a‧‧‧主動矩陣基板
GL‧‧‧閘極線

Claims (7)

  1. 一種主動矩陣基板，其包含：複數之閘極線，其等於顯示區域中於第1方向延伸；複數之源極線，其等於上述顯示區域中於與上述第1方向不同之第2方向延伸；像素開關元件，其於上述顯示區域中，設於由上述閘極線及上述源極線所規定之每個像素，且連接於上述閘極線及上述源極線；複數之閘極線驅動電路，其等於上述顯示區域內，對應於上述複數之閘極線之各者而設置，且分別控制上述閘極線之電位；及控制信號線，其自上述顯示區域之外側對上述複數之閘極線驅動電路供給控制信號；且上述複數之閘極線驅動電路之各者包含根據上述控制信號而切換導通/斷開之複數之驅動用開關元件及與上述複數之驅動用開關元件中至少一者連接之電容；上述複數之驅動用開關元件或上述電容之至少一部分係配置於相較於與包含上述複數之驅動用開關元件之閘極線驅動電路對應之閘極線，更接近該對應之閘極線之其他閘極線之位置。
  2. 如請求項1之主動矩陣基板，其中於上述複數之驅動用開關元件或上述電容之上述至少一部分、及與包含上述複數之驅動用開關元件之上述閘極線驅動電路對應之閘極線之間，配置上述其他閘極線。
  3. 如請求項1或2之主動矩陣基板，其中上述複數之閘極線驅動電路之各者包含用以蓄積對與上述閘極線驅動電路對應之閘極線 施加之電壓之蓄積配線；上述電容包含連接於上述蓄積配線與上述對應之閘極線之間之第1電容；上述複數之驅動用開關元件包含連接於上述蓄積配線與上述對應之閘極線之間之第1開關元件；上述蓄積配線、第1上述電容、及上述第1開關元件之至少任一者係配置於較上述對應之所連接之閘極線更接近上述其他閘極線之位置。
  4. 如請求項1至3中任一項之主動矩陣基板，其中上述閘極線驅動電路之上述複數之驅動用開關元件係配置於沿與上述閘極線驅動電路對應之閘極線之其他閘極線排列之像素行內；於上述其他閘極線之像素行、及與上述閘極線驅動電路對應之閘極線之像素行之間，進而配置至少一行其他像素行。
  5. 如請求項1至4中任一項之主動矩陣基板，其中上述控制信號包含時脈信號；且上述時脈信號為4相以上之多相時脈。
  6. 如請求項1至5中任一項之主動矩陣基板，其中上述控制信號線包含時脈信號線；上述時脈信號線係於上述顯示區域內，包含朝上述第1方向延伸且連接於上述顯示區域內之上述閘極線驅動電路之上述複數之開關元件之至少一者之第1時脈線、及連接於上述第1時脈線且於上述顯示區域之外側朝上述第2方向延伸之第2時脈線。
  7. 一種顯示面板，其包含：如請求項1至6中任一項之主動矩陣基板；與上述主動矩陣基板對向之對向基板；及設置於上述主動矩陣基板與上述對向基板之間之液晶層。
TW104138623A 2014-11-21 2015-11-20 主動矩陣基板及顯示面板 TW201621850A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014236843 2014-11-21

Publications (1)

Publication Number Publication Date
TW201621850A true TW201621850A (zh) 2016-06-16

Family

ID=56014030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138623A TW201621850A (zh) 2014-11-21 2015-11-20 主動矩陣基板及顯示面板

Country Status (5)

Country Link
US (2) US10191344B2 (zh)
JP (1) JP6215490B2 (zh)
CN (1) CN107003581B (zh)
TW (1) TW201621850A (zh)
WO (1) WO2016080498A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548740A (zh) * 2016-12-02 2017-03-29 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
US11842679B2 (en) 2018-01-30 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107003581B (zh) * 2014-11-21 2020-11-13 夏普株式会社 有源矩阵基板及显示面板
KR102481785B1 (ko) * 2015-12-30 2022-12-26 엘지디스플레이 주식회사 액정표시장치
CN105403950B (zh) * 2016-01-05 2019-11-12 京东方科技集团股份有限公司 导光板及其制作方法、阵列基板及其制作方法和显示装置
TWI582739B (zh) * 2016-04-29 2017-05-11 群創光電股份有限公司 顯示器面板
WO2018181266A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
WO2018181445A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
KR102573291B1 (ko) * 2017-12-29 2023-08-30 엘지디스플레이 주식회사 발광 표시 장치
JP7253332B2 (ja) * 2018-06-26 2023-04-06 ラピスセミコンダクタ株式会社 表示装置及び表示コントローラ
CN112384965B (zh) * 2018-06-29 2023-04-18 京瓷株式会社 显示装置
CN108877716B (zh) * 2018-07-20 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
JP7270422B2 (ja) * 2019-03-14 2023-05-10 ラピスセミコンダクタ株式会社 表示装置及び表示ドライバ
TWI796138B (zh) * 2021-03-08 2023-03-11 瑞鼎科技股份有限公司 低功耗的顯示驅動裝置及方法
JP2022149664A (ja) * 2021-03-25 2022-10-07 凸版印刷株式会社 表示装置
US20240169925A1 (en) * 2021-03-29 2024-05-23 Hefei Boe Joint Technology Co.,Ltd. Display panel and display device
CN115631710A (zh) * 2021-07-16 2023-01-20 群创光电股份有限公司 显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10197851A (ja) * 1997-01-07 1998-07-31 Toshiba Corp 液晶表示装置
JPH11184406A (ja) * 1997-12-24 1999-07-09 Sony Corp 液晶ディスプレイ装置
GB2397710A (en) 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
KR101160836B1 (ko) * 2005-09-27 2012-06-29 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
CN101290409B (zh) * 2007-04-17 2010-05-19 北京京东方光电科技有限公司 栅极驱动电路及液晶显示器
JP5192042B2 (ja) * 2009-11-19 2013-05-08 パナソニック株式会社 表示パネル装置、表示装置及びその制御方法
KR101686102B1 (ko) * 2010-07-20 2016-12-29 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
SG11201503377XA (en) * 2012-10-30 2015-06-29 Sharp Kk Active-matrix substrate, display panel and display device including the same
US9685131B2 (en) * 2013-03-15 2017-06-20 Sharp Kabushiki Kaisha Active-matrix substrate, method of manufacturing active-matrix substrate, and display panel
CN104157236B (zh) * 2014-07-16 2016-05-11 京东方科技集团股份有限公司 一种移位寄存器及栅极驱动电路
CN107003581B (zh) * 2014-11-21 2020-11-13 夏普株式会社 有源矩阵基板及显示面板
CN104505049B (zh) * 2014-12-31 2017-04-19 深圳市华星光电技术有限公司 一种栅极驱动电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548740A (zh) * 2016-12-02 2017-03-29 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
US10490295B2 (en) 2016-12-02 2019-11-26 Boe Technology Group Co., Ltd. Shift register circuit and driving method, gate driver circuit, and display apparatus
US11842679B2 (en) 2018-01-30 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device

Also Published As

Publication number Publication date
JP6215490B2 (ja) 2017-10-18
WO2016080498A1 (ja) 2016-05-26
US10634968B2 (en) 2020-04-28
CN107003581A (zh) 2017-08-01
US20170261828A1 (en) 2017-09-14
JPWO2016080498A1 (ja) 2017-09-07
CN107003581B (zh) 2020-11-13
US10191344B2 (en) 2019-01-29
US20190121213A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
TW201621850A (zh) 主動矩陣基板及顯示面板
KR102360787B1 (ko) 내장형 게이트 드라이버 및 그를 이용한 표시 장치
US9460676B2 (en) GOA circuit and liquid crystal display device applied to liquid crystal displays
KR102191977B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
JP6029247B2 (ja) 液晶表示装置
US10115369B2 (en) Active matrix substrate, and display device including the active matrix substrate
WO2016140281A1 (ja) アクティブマトリクス基板、及びそれを備えた表示装置
TWI657424B (zh) 主動矩陣基板、及包含其之顯示裝置
US10621938B2 (en) Drive circuit of a gate drive, driving method thereof and a display device
TWI661416B (zh) 主動矩陣基板、及包含其之顯示裝置
US10121429B2 (en) Active matrix substrate, display panel, and display device including the same
TWI599832B (zh) 顯示裝置
US10852591B2 (en) Image display device
WO2012063696A1 (ja) 液晶表示装置
WO2015190488A1 (ja) シフトレジスタ回路、及びそれを備えた表示装置
WO2015186832A1 (ja) アクティブマトリクス基板及び表示パネル
US10629147B2 (en) Display device
US20170337887A1 (en) Active matrix substrate, and display device including same
WO2018181435A1 (ja) 液晶表示装置
JP2010002812A (ja) 液晶表示装置
KR102348713B1 (ko) 액정표시장치
WO2018181266A1 (ja) アクティブマトリクス基板、及びそれを備えた表示装置
WO2018181445A1 (ja) アクティブマトリクス基板、及びそれを備えた表示装置