JP2019191235A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2019191235A JP2019191235A JP2018080393A JP2018080393A JP2019191235A JP 2019191235 A JP2019191235 A JP 2019191235A JP 2018080393 A JP2018080393 A JP 2018080393A JP 2018080393 A JP2018080393 A JP 2018080393A JP 2019191235 A JP2019191235 A JP 2019191235A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- gate driver
- gate line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 description 16
- 201000005569 Gout Diseases 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000000725 suspension Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 1
- 101000854879 Homo sapiens V-type proton ATPase 116 kDa subunit a 2 Proteins 0.000 description 1
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 1
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】表示領域にゲートドライバの少なくとも一部の回路素子が設けられる構成において、ゲートドライバの動作エラーをより確実に検知する。【解決手段】表示装置は、表示パネル2、ゲート線ごとに複数のゲートドライバを有するゲート線駆動部、制御部40a、及び信号処理回路40dを備える。各ゲートドライバを構成する回路素子の少なくとも一部は表示領域に設けられる。制御部40aは、複数のゲート線を走査する単位期間において最初に走査されるべきゲート線に対応する少なくとも1つのゲートドライバに制御信号を供給する。制御信号が供給されたゲートドライバは、当該制御信号に基づいて駆動し、制御信号が供給されたゲートドライバより後段のゲートドライバは、前段のゲートドライバの走査信号に基づいて駆動する。信号処理回路40dは、単位期間において最後に走査されるべきゲート線に対応する少なくとも1つのゲートドライバの走査信号と制御信号とに基づいて、ゲートドライバが正常か否かを示す検知信号を出力する。【選択図】図4
Description
本発明は、表示装置に関し、特に、表示領域内に設けられたゲートドライバの動作エラーを検知する表示装置に関する。
従来、マトリクス状に配置された画素を有し、それらの画素を1行ずつ選択して画像を表示させる表示装置が知られている。下記特許文献1には、このような表示装置が開示されている。この表示装置は、1行の画素を選択して駆動信号(選択信号)を供給するためのゲートドライバは表示領域外(いわゆる額縁領域)に配置されている。
上記特許文献1のように、額縁領域にゲートドライバが配置されることが一般的であったが、最近は、ゲートドライバを構成する回路素子の全部または少なくとも一部が、表示領域内に配置された構成も知られている。このような構成において、1つのゲート線に対して複数のゲートドライバを設け、一部のゲートドライバを交代で駆動させる駆動モードと、全てのゲートドライバを駆動させる駆動モードとを切り替えてゲートドライバを駆動させる場合がある。この場合、各ゲートドライバが正常に動作しているか否かをより確実に検出する必要がある。
本発明は、表示領域内にゲートドライバの少なくとも一部の回路素子が設けられる構成において、ゲートドライバの動作エラーをより確実に検知し得る表示装置を提供することを目的とする。
上記の課題を解決するために、本発明に係る表示装置は、複数のゲート線と複数のソース線とを有する表示パネルと、前記複数のゲート線のそれぞれに対して複数のゲートドライバを有するゲート線駆動部と、前記ゲート線駆動部を制御する制御部と、前記ゲート線駆動部と前記制御部との間に設けられた信号処理回路と、を備え、ゲート線ごとの複数のゲートドライバを構成する回路素子の少なくとも一部は前記表示パネルの表示領域内に設けられ、前記制御部は、前記複数のゲート線のうち、前記複数のゲート線を走査する単位期間において最初に走査されるべきゲート線に対応する前記複数のゲートドライバの少なくとも1つにゲート線を走査するタイミングを示す制御信号を供給し、前記ゲート線駆動部において、前記制御信号が供給されたゲートドライバは、当該制御信号に基づいて駆動し、前記制御信号が供給されたゲートドライバより後段のゲートドライバは、前段のゲートドライバの走査信号に基づいて駆動し、前記信号処理回路は、前記複数のゲート線のうち前記単位期間において最後に走査されるべきゲート線に対応する前記複数のゲートドライバの少なくとも1つのゲートドライバの走査信号と、前記制御信号とに基づいて、ゲートドライバが正常に動作しているか否かを示す検知信号を出力する。
本発明の構成によれば、表示領域内にゲートドライバの少なくとも一部の回路素子が設けられる構成において、ゲートドライバの動作エラーをより確実に検知することができる。
本発明の一実施形態に係る表示装置は、複数のゲート線と複数のソース線とを有する表示パネルと、前記複数のゲート線のそれぞれに対して複数のゲートドライバを有するゲート線駆動部と、前記ゲート線駆動部を制御する制御部と、前記ゲート線駆動部と前記制御部との間に設けられた信号処理回路と、を備え、ゲート線ごとの複数のゲートドライバを構成する回路素子の少なくとも一部は前記表示パネルの表示領域内に設けられ、前記制御部は、前記複数のゲート線のうち、前記複数のゲート線を走査する単位期間において最初に走査されるべきゲート線に対応する前記複数のゲートドライバの少なくとも1つにゲート線を走査するタイミングを示す制御信号を供給し、前記ゲート線駆動部において、前記制御信号が供給されたゲートドライバは、当該制御信号に基づいて駆動し、前記制御信号が供給されたゲートドライバより後段のゲートドライバは、前段のゲートドライバの走査信号に基づいて駆動し、前記信号処理回路は、前記複数のゲート線のうち前記単位期間において最後に走査されるべきゲート線に対応する前記複数のゲートドライバの少なくとも1つのゲートドライバの走査信号と、前記制御信号とに基づいて、ゲートドライバが正常に動作しているか否かを示す検知信号を出力する(第1の構成)。
第1の構成によれば、ゲート線ごとに複数のゲートドライバが設けられたゲート線駆動部を有し、ゲート線ごとの複数のゲートドライバを構成する回路素子の少なくとも一部は表示領域内に配置されている。制御部は、ゲート線の走査タイミングを示す制御信号を最初に走査すべきゲート線に対応する少なくとも1つのゲートドライバに供給し、当該ゲートドライバは制御信号に基づいて駆動する。また、制御信号が供給されたゲートドライバより後段のゲートドライバは、前段のゲートドライバの走査信号に基づいて駆動する。信号処理回路は、最後にゲート線を走査すべき少なくとも1つのゲートドライバの走査信号と制御信号とに基づいて、ゲートドライバが正常に動作しているか否かを示す検知信号を出力する。そのため、検知信号によって、ゲートドライバが適切に動作しているか否かを確実に検知することができる。
第1の構成において、前記制御部は、ゲート線ごとに、当該ゲート線に対応する前記複数のゲートドライバの一部を前記単位期間に駆動させる第1の駆動モードと、前記ゲート線ごとに、当該ゲート線に対応する前記複数のゲートドライバの全部を前記単位期間に駆動させる第2の駆動モードとを有し、1又は複数の単位期間ごとに前記第1の駆動モードと前記第2の駆動モードとを切り替えることとしてもよい(第2の構成)。
第2の構成によれば、ゲート線ごとに一部のゲートドライバを駆動させる第1の駆動モードと全部のゲートドライバを駆動させる第2の駆動モードとを、1又は複数の単位期間ごとに切り替える。そのため、ゲート線を駆動する際の消費電力を削減するとともに、ゲートドライバの回路素子の劣化を抑制することができる。
第2の構成において、前記制御部は、ゲート線ごとの前記複数のゲートドライバにおいて、前記第1の駆動モードに駆動させるゲートドライバを前記1又は複数の単位期間ごとに変更することとしてもよい(第3の構成)。
第3の構成によれば、1又は複数の単位期間ごとに第1の駆動モードでゲート線を駆動させるゲートドライバを変更するため、ゲートドライバの回路素子の劣化を抑制できる。
第2又は第3の構成の前記第1の駆動モードにおいて、前記信号処理回路は、前記検知信号として、前記単位期間において最後に走査されるべきゲート線に対応する前記複数のゲートドライバの全ての走査信号と、前記制御信号とに基づいて、非駆動対象のゲートドライバが正常であるか否かを示す信号を出力することとしてもよい(第4の構成)。
第4の構成によれば、検知信号によって、駆動対象のゲートドライバだけでなく、非駆動対象のゲートドライバが正常であるか否かを検知することができる。
第1から第4のいずれかの構成において、前記信号処理回路は、前記制御信号を所定電圧まで昇圧した昇圧信号を、前記最初に走査されるべきゲート線に対応するゲートドライバに出力する昇圧回路と、前記最後に走査されるべきゲート線に対応する前記複数のゲートドライバの少なくとも1つのゲートドライバの走査信号を降圧した降圧信号を出力する降圧回路と、をさらに備え、前記降圧信号と前記制御信号とに基づいて前記検知信号を出力することとしてもよい(第5の構成)。
第5の構成によれば、ゲートドライバの入出力信号を適切な電圧に制御することができる。
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
[第1実施形態]
(液晶表示装置の構成)
図1は、本実施形態に係る液晶表示装置の概略構成を示した模式図である。液晶表示装置1は、表示パネル2、ソースドライバ3、表示制御回路4、および電源5を有する。表示パネル2は、アクティブマトリクス基板20aと、対向基板20bと、これら基板に挟持された液晶層(図示略)とを有する。図1において図示を省略しているが、アクティブマトリクス基板20aの下面側と対向基板20bの上面には、偏光板が設けられている。対向基板20bには、カラーフィルタと共通電極(いずれも図示略)が形成されている。
(液晶表示装置の構成)
図1は、本実施形態に係る液晶表示装置の概略構成を示した模式図である。液晶表示装置1は、表示パネル2、ソースドライバ3、表示制御回路4、および電源5を有する。表示パネル2は、アクティブマトリクス基板20aと、対向基板20bと、これら基板に挟持された液晶層(図示略)とを有する。図1において図示を省略しているが、アクティブマトリクス基板20aの下面側と対向基板20bの上面には、偏光板が設けられている。対向基板20bには、カラーフィルタと共通電極(いずれも図示略)が形成されている。
図1に示すように、アクティブマトリクス基板20aは、フレキシブル基板に形成されたソースドライバ3と接続されている。表示制御回路4は、表示パネル2、ソースドライバ3、および電源5と電気的に接続されている。表示制御回路4は、ソースドライバ3と、後述のゲートドライバとに制御信号を出力する。制御信号には、外部から入力される画像信号やタイミング信号に応じた、表示パネル2に画像を表示するためのリセット信号、クロック信号、データ信号、ゲート線の走査タイミングを示すゲートスタートパルス等が含まれる。電源5は、表示パネル2、ソースドライバ3、および表示制御回路4と電気的に接続されており、各々に電源電圧信号を供給する。
(アクティブマトリクス基板の構成)
図2および図3は、表示パネル2のアクティブマトリクス基板20aの概略構成を示す上面図である。図2および図3に示すように、アクティブマトリクス基板20aには、アクティブマトリクス基板20aの一方向(図2ではX方向)に沿って平行に複数のゲート線GLが形成されている。また、図3では図示を省略しているが、図2に示すように、ゲート線GLと交差するように複数のソース線SLが形成されている。ゲート線GLとソース線SLとで囲まれる領域が1つの画素を形成する。画素が形成されている領域が、表示パネル2の表示領域となる。
図2および図3は、表示パネル2のアクティブマトリクス基板20aの概略構成を示す上面図である。図2および図3に示すように、アクティブマトリクス基板20aには、アクティブマトリクス基板20aの一方向(図2ではX方向)に沿って平行に複数のゲート線GLが形成されている。また、図3では図示を省略しているが、図2に示すように、ゲート線GLと交差するように複数のソース線SLが形成されている。ゲート線GLとソース線SLとで囲まれる領域が1つの画素を形成する。画素が形成されている領域が、表示パネル2の表示領域となる。
ゲート線GLとソース線SLとの交点の近傍に、画素TFT(thin film transistor)(図示略)が形成されている。画素TFTのゲートがゲート線GLに接続され、ソースがソース線SLに接続され、ドレインが画素電極(図示略)に接続される。
ゲート線GLは、後述のゲートドライバによって1本ずつ選択(走査)される。選択されたゲート線GLに接続された画素TFTがオン状態となり、ソース線SLから、表示すべき階調に応じた画素信号が供給されることにより、各画素が所望の階調を表示する。
なお、表示パネル2には、M本のゲート線が設けられている。それぞれのゲート線を、図2に示すように、GL1,GL2,…,GLMと称する。説明の便宜上、GL1が配置されている側を表示パネル2の上側と称し、GLMが配置されている側を表示パネル2の下側と称する。
図3に示すように、ゲートドライバ11は、アクティブマトリクス基板20aの表示領域内において、隣接するゲート線GLの間に形成されている。なお、図3においては、ゲートドライバ11を1つのブロックとして表記しているが、実際のゲートドライバ11は1か所に集積回路のような形態で設けられているのではなく、ゲートドライバ11を構成する複数の回路素子(トランジスタ等)が、画素領域内に分散配置されている。
図3に示すように、本実施形態では、表示領域200において、M本のゲート線GLの各々に対し、当該ゲート線GLを駆動するゲートドライバ11がN個(N:2以上の整数)配置されている。一のゲート線GLを駆動するゲートドライバ11の各々は、隣接する他のゲート線GLを駆動するゲートドライバ11と信号配線15Lを介して接続されている。信号配線15Lを介して互いに接続され、ソース線SLの延伸方向に配置されたN個のゲートドライバ11をゲートドライバ群と称する。この例では、M×N個のゲートドライバ11は、ゲートドライバ群11_1〜11_Nに分けられる。以下、ゲートドライバ群11_1〜11_Nを特に区別しないときは、ゲートドライバ群11_nと称する。
表示制御回路4は、ゲートドライバ群11_1〜ゲートドライバ群11_Nを、全駆動モード又は交代駆動モードで動作させる。
全駆動モードは、ゲートドライバ群11_1〜ゲートドライバ群11_Nの全てを駆動させ、ゲート線GLに電位がH(High)レベルの選択電圧(走査電圧)を順次供給するモードである。
交代駆動モードは、ゲートドライバ群11_1〜11_Nのうち、任意に定められた一部のゲートドライバ群を駆動させ、駆動対象のゲートドライバ群により、ゲート線GLに電位がHレベルの選択電圧を順次供給し、非駆動対象のゲートドライバの駆動は休止するモードである。
表示制御回路4は、1又は複数のフレームごとに、全駆動モードと交代駆動モードとを切り替え、駆動モードに応じて駆動対象となるゲートドライバ群のゲートドライバ11を駆動させる。
本実施形態では、例えば、あるフレーム期間に、交代駆動モードでゲートドライバ群を駆動させる。このフレーム期間に動作させるゲートドライバ群は、例えばゲートドライバ群11_1であり、他のゲートドライバ群は駆動を休止させる。なお、交代駆動モードで動作させる駆動対象のゲートドライバ群は、1又は複数のフレーム期間ごとに切り替えてもよい。つまり、例えば、1フレーム期間ごとに、ゲートドライバ群11_1、ゲートドライバ群11_2、ゲートドライバ群11_3・・・の順に駆動対象のゲートドライバ群を切り替えてもよい。
このように交代駆動モードでゲートドライバ群を動作させることで、全駆動モードよりもゲート線GLを駆動する際の消費電力を軽減することができるとともに、ゲートドライバ11を構成する回路素子の劣化を抑制できる。また、1又は複数のフレーム単位に、交代駆動モードで動作させるゲートドライバ群を変更することにより、同じゲートドライバ群を連続して動作させる場合と比べ、各ゲートドライバ群のゲートドライバを構成する回路素子の劣化を抑制することができる。
表示制御回路4および電源5から出力される制御信号や電源電圧信号等は端子部12に入力される。端子部12は、表示領域外に形成されている。端子部12に入力された信号は、信号配線15Lを介して各ゲートドライバ11に供給される。信号配線15Lは、ソース線SLと略平行に形成されている。
全駆動モードの場合、表示制御回路4は、ゲートドライバ群11_1〜11_Nにおけるゲートドライバ11のうち、フレーム期間において最初に走査すべきゲート線GL1に対応する全てのゲートドライバ11に対し、端子部12を介してゲートスタートパルスGSPを出力する。この例において、ゲートスタートパルスは、後述する昇圧回路によって昇圧された高電圧信号である。
ゲート線GL1と接続されたゲートドライバ群11_1〜11_Nのゲートドライバ11は、ゲートスタートパルスGSPと、クロック信号(GCK)等の制御信号に基づいて駆動する。そして、ゲートドライバ群11_1〜11_Nのゲート線GL1と接続されたゲートドライバ11は、ゲート線GL1を選択状態に切り替える選択信号SSを略同時に供給する。
ゲート線GL2と接続されたゲートドライバ11は、前段のゲート線GL1に供給される選択信号SSを受け、表示制御回路4から端子部12に入力されるクロック信号(GCK)等に基づいて駆動し、ゲート線GL2に選択信号SSを供給する。ゲート線GL3以降も同様に駆動される。つまり、ゲート線GL3以降のゲート線GLを駆動するゲートドライバ11は、当該ゲートドライバ11が走査するゲート線GLの前段のゲート線GLに供給される選択信号SSの電位を受けて駆動する。
各ゲートドライバ11は、対応するゲート線GLに選択信号SSを出力後、当該ゲート線GLの走査期間の経過時に電位がLレベルの電圧信号(非選択電圧)を出力し、当該ゲート線GLを非選択状態に切り替える。
交代駆動モードの場合、表示制御回路4は、駆動対象のゲートドライバ群11_1のゲートドライバ11のうち、フレーム期間において最初に走査すべきゲート線GL1に対応するゲートドライバ11に対し、端子部12を介してゲートスタートパルスGSPを出力する。一方、表示制御回路4は、非駆動対象のゲートドライバ群に対してゲートスタートパルスを出力しない。
ゲートドライバ群11_1においてゲート線GL1に対応するゲートドライバ11は、ゲートスタートパルスGSPと、クロック信号等の制御信号に基づいて駆動し、ゲート線GL1に電位がHレベルの選択信号SSを供給する。ゲートドライバ群11_1においてゲート線GL2以降の各ゲート線GLに対応するゲートドライバ11は、前段のゲート線GLの選択信号SSを受けて駆動し、対応するゲート線GLに選択信号SSを出力する。また、ゲートドライバ群11_1の各ゲートドライバ11は、対応するゲート線GLに選択信号SSを出力後、当該ゲート線GLの走査期間の経過時に電位がLレベルの電圧信号(非選択電圧)を出力し、当該ゲート線GLを非選択状態に切り替える。
図4は、液晶表示装置1における表示制御回路4と表示パネル2とを抜き出して示したブロック図である。図4に示すように、表示制御回路4は、タイミングコントローラ40aと、レベルシフタ(昇圧回路)40bと、レベルダウン回路40c(401c,402c)及び出力制御回路411を含む信号処理回路40dとを備えている。レベルシフタ40bと信号処理回路40dは、タイミングコントローラ40aと表示パネル2との間であって、表示パネル2の外部(例えばフレキシブル基板上等)に設けることができる。
タイミングコントローラ40aは、レベルシフタ40bと信号処理回路40dとに接続されている。タイミングコントローラ40aは、レベルシフタ40bと信号処理回路40dに、例えば3.3V(0V〜+3.3V)の振幅を有する低電圧のタイミング信号STVを出力する。
レベルシフタ40bは、交代駆動モード又は全駆動モードを示す駆動モード信号Zを外部回路(図示略)から取得する。駆動モード信号Zは、例えば、交代駆動モードにおいて電位がHレベルとなり、全駆動モードの場合に、交代駆動モードの電位を反転させたLレベルの電位となる信号である。
タイミングコントローラ40aは、駆動モードに応じてゲートドライバ群が動作しているか否かを示す帰還信号RT(検知信号)を信号処理回路40dから受け取る。
レベルシフタ40bは、タイミングコントローラ40aから出力される低電圧のタイミング信号STVを昇圧した信号を、ゲートスタートパルスGSPとして、外部回路(図示略)から入力される駆動モード信号Zに基づいて駆動対象のゲートドライバ群に出力する。なお、ゲートスタートパルスGSPは、例えば28V(+21V〜−7V)の振幅を有する高電圧信号である。ゲートスタートパルスGSPは、レベルシフタ40bで、タイミング信号STVをゲートドライバの駆動タイミングに合わせてタイミング調整され、増幅されることにより生成される。
駆動モード信号Zが全駆動モードを示す場合、レベルシフタ40bは、ゲートドライバ群11_1〜11_Nにおいて最初に動作させる全てのゲートドライバ11に対してゲートスタートパルスGSPを出力する。また、駆動モード信号Zが交代駆動モードを示す場合、レベルシフタ40bは、例えば、駆動対象となるゲートドライバ群11_1において、最初に動作させるゲートドライバ11にゲートスタートパルスGSPを出力する。
なお、この例では、交代駆動モードの場合、N個のゲートドライバ群のうち一部(1又は複数)のゲートドライバ群が駆動対象として予め定められているが、駆動対象となるゲートドライバ群を外部回路(図示略)からレベルシフタ40bに指定してもよい。
レベルダウン回路401cは、レベルシフタ40bから出力されたゲートスタートパルスGSPを降圧した低電圧信号(以下、ゲートスタートパルスgsp)を、対応する出力制御回路411へ出力する。
レベルダウン回路402cは、ゲートドライバ群11_1〜11_Nにおけるゲートドライバ11のうち、最後に走査されるべきゲート線GLに対して設けられたN個のゲートドライバ11(以下、最終段ゲートドライバ)と接続されている。最終段ゲートドライバ11のそれぞれがゲート線GLを走査する際に出力する選択信号SSはゲートスタートパルスGSPと同等の高電圧信号である。レベルダウン回路402cは、各最終段ゲートドライバ11から出力される高電圧の選択信号SSを、例えば所定の低電圧(例えば0V〜+3.3V程度)に降圧し、帰還信号RSとして信号処理回路40dへ出力する。なお、帰還信号RSも、タイミング信号STVと同様に、例えば3.3V(0V〜+3.3V)の振幅を有する低電圧信号である。
出力制御回路411(411_1〜411_N)は、N個のゲートドライバ群のそれぞれに対して設けられている。また、出力制御回路411のそれぞれは、レベルダウン回路401cと接続され、対応するゲートドライバ群に対するゲートスタートパルスGSPを降圧したゲートスタートパルスgspを受け取る。つまり、駆動対象のゲートドライバ群に対応する出力制御回路411は、レベルダウン回路401cからゲートスタートパルスgspが供給される。
出力制御回路411は、1フレームごとに、ゲートスタートパルスと、対応するゲートドライバ群の最終段ゲートドライバ11の帰還信号RSとに基づいて、当該ゲートドライバ群が正常に動作しているか否かを示す検知信号RTをタイミングコントローラ20に出力する。
ここで、出力制御回路411の具体的な回路構成の例を図5に示す。図5に示すように、出力制御回路411は、NOT回路411aと、Dフリップフロップ回路411bと、スイッチ回路411cとを備える。
NOT回路411aは、トランジスタTr1と抵抗R1とを含む。トランジスタTr1は、npn型バイポーラトランジスタである。トランジスタTr1のベースはSTV端子と接続され、トランジスタTr1のコレクタは、抵抗R1の一端、及びDフリップフロップ回路411bのCLK端子と接続されている。抵抗R1の他端は、低電圧(例えば3.3V程度)の電源電圧Vccと接続されている。トランジスタTr1のエミッタは接地されている。端子STVは、タイミングコントローラ40aと接続されており、タイミングコントローラ40aからタイミング信号STVが入力される。
Dフリップフロップ回路411bのD端子はレベルダウン回路401cと接続されている。D端子には、対応するゲートドライバ群と同じゲートスタートパルスGSPを降圧したゲートスタートパルスgspが入力される。Dフリップフロップ回路411bのCLK端子は、NOT回路411aの抵抗R1とトランジスタTr1の間に接続されている。また、Dフリップフロップ回路411bのQ端子はスイッチ回路411cと接続されている。
スイッチ回路411cは、トランジスタTr2と抵抗R2とを含む。トランジスタTr2は、npn型バイポーラトランジスタである。トランジスタTr2のベースは、Dフリップフロップ回路411bのQ端子と接続され、トランジスタTr2のコレクタは、GOUT端子と接続されている。GOUT端子は、出力制御回路411に対応するゲートドライバ群の最終段ゲートドライバ11とレベルダウン回路402cを介して接続されている。GOUT端子は、最終段ゲートドライバ11からの選択信号SSをレベルダウン回路402cで降圧した帰還信号RSが入力される。トランジスタTr2のエミッタは抵抗R2の一端と接続され、抵抗R2の他端は接地されている。
トランジスタTr2と抵抗R2との間にはRT端子が接続されている。RT端子は、タイミングコントローラ40aと接続されており、RT端子からの出力信号がゲートドライバ群の帰還信号RTとしてタイミングコントローラ40aに入力される。
次に、出力制御回路411の各部の動作について説明する。NOT回路411aにおいて、STV端子から電位がHレベルのタイミング信号STVが入力されるとトランジスタTr1がオンになり、Dフリップフロップ回路411bのD端子に、タイミング信号STVの電位を反転させた反転信号が入力される。
Dフリップフロップ回路411bは、CLK端子にタイミング信号STVの反転信号が入力されると、反転信号の電位がHレベルとなるタイミングで、D端子に入力されたゲートスタートパルスgspをQ端子から出力する。
スイッチ回路411cにおいて、トランジスタTr2は、電位がHレベルのゲートスタートパルスgspがベースに入力された場合にオンになり、コレクタに入力される選択信号SSが、対応するゲートドライバ群の帰還信号RTとして出力される。ゲートスタートパルスgspの電位がLレベルである場合、トランジスタTr2はオフ状態のため、接地電位を示す信号が対応するゲートドライバ群の帰還信号RTとして出力される。
図6は、ゲートドライバ群11_1に対応する出力制御回路411_1の動作例を示すタイミングチャートである。図6において、T1期間(フレーム)はゲートドライバ群11_1の駆動期間であり、T2期間(フレーム)はゲートドライバ群11_1の駆動休止期間である。この場合、T1期間は、ゲートドライバ群11_1に対してレベルシフタ40bからゲートスタートパルスGSPが供給され、出力制御回路411_1に対し、レベルダウン回路401cからゲートスタートパルスgspが供給される。また、T2期間は、レベルシフタ40bとレベルダウン回路401cからゲートスタートパルスGSP及びゲートスタートパルスgspが供給されない。以下、具体的に説明する。
T1期間のタイミングt11において、タイミングコントローラ40aからHレベルの電位のタイミング信号STVが所定クロック期間だけ供給される。
出力制御回路411_nのNOT回路411aは、タイミングコントローラ40aから出力されるタイミング信号STVを反転させ、Dフリップフロップ回路411bのCLK端子に入力する。
また、タイミング信号STVはレベルシフタ40bで昇圧され、ゲートスタートパルスGSPとして駆動対象のゲートドライバ群11_1とレベルダウン回路401cに出力される。レベルダウン回路401cに出力されたゲートスタートパルスGSPは降圧され、ゲートスタートパルスgspとして出力制御回路411_nのDフリップフロップ回路411bに入力される。
Dフリップフロップ回路411bは、CLK端子に入力される反転信号がLレベルからHレベルとなるタイミングt12において、D端子からゲートスタートパルスgspを取り込み、ゲートスタートパルスgspの有無を表す電圧信号(Hレベル又はLレベル)をQ端子から出力する。
スイッチ回路411cのトランジスタTr2は、タイミングt12でオン状態となる。スイッチ回路411cは、ゲートドライバ群11_1の最終段ゲートドライバ11からの選択信号SSを降圧した帰還信号RSがGOUT端子に入力されるタイミングt13で、その帰還信号RSをゲートドライバ群11_1の帰還信号RTとして出力する。
タイミングコントローラ40aは、次のT2期間の開始時t21に電位がHレベルのタイミング信号STVを出力する。出力制御回路411_1のNOT回路411aは、そのタイミング信号STVの反転信号をDフリップフロップ回路411bのCLK端子に入力する。
Dフリップフロップ回路411bは、T1期間におけるタイミングt12から、T2期間においてタイミング信号STVの反転信号がLレベルからHレベルとなるタイミングt22まで、タイミングt12で取り込んだゲートスタートパルスgspをQ端子から出力する。スイッチ回路411cのトランジスタTr2は、t12〜t22の間、オン状態を維持する。
T2期間は、ゲートドライバ群11_1が駆動休止期間であり、レベルシフタ40bからゲートドライバ群11_1に対し、電位がLレベルのゲートスタートパルスGSPが供給され、レベルダウン回路401cから出力制御回路411_1に電位がLレベルのゲートスタートパルスgspが供給される。そのため、タイミングt22において、Dフリップフロップ回路411bのQ端子から電位がLレベルの電圧信号が出力され、トランジスタTr2はオフ状態となる。また、この例では、ゲートドライバ群11_1の最終段ゲートドライバ11からHレベルの電位の選択信号SSが出力されない。よって、レベルダウン回路402cから電位がHレベルの帰還信号RSが出力されないため、接地電位を示す帰還信号RTがRT端子から出力される。
このように、上記の例では、ゲートスタートパルスGSPが入力された駆動対象のゲートドライバ群11_1の最終段ゲートドライバ11から出力される選択信号SSを降圧した帰還信号RSのみが帰還信号RTとしてタイミングコントローラ40aへ入力される。そのため、駆動対象のゲートドライバ群が正常に動作しているか否かを検知することができる。
[第2実施形態]
上述した第1実施形態では、ゲートスタートパルスGSPが入力された駆動対象のゲートドライバ群が適切に動作しているか否かを検知できるが、駆動対象でないゲートドライバ群の状態が正常であるか否かを検知できない。
上述した第1実施形態では、ゲートスタートパルスGSPが入力された駆動対象のゲートドライバ群が適切に動作しているか否かを検知できるが、駆動対象でないゲートドライバ群の状態が正常であるか否かを検知できない。
つまり、図5に示す出力制御回路411の構成において、ゲートスタートパルスgspが出力制御回路411に供給されない場合、トランジスタTr2は常にオフ状態となる。そのため、GOUT端子の電位に関わらず、帰還信号RTは接地電位となり、駆動対象でないゲートドライバ群が正常か否かを検知することができない。具体的には、駆動対象でないゲートドライバ群の最終段ゲートドライバ11からの選択信号SSを降圧した帰還信号RSがGOUT端子に入力された場合、そのゲートドライバ群11の動作が異常であることを検知することができない。なお、このようなゲートドライバ群の動作異常の要因としては、例えば表示パネル上の配線のショートや、静電気(ESD)等による表示パネルにおけるスイッチング素子の破壊等が考えられる。さらに、駆動対象でないゲートドライバ群の最終段ゲートドライバ11から選択信号SSが出力されず、帰還信号RSがGOUT端子に入力されない場合、このゲートドライバ群11の動作が正常であることを検知できない。
本実施形態では、駆動対象でないゲートドライバ群が正常であるか否かを検知できるように出力制御回路を構成する。
図7Aは、本実施形態における液晶表示装置の表示制御回路と表示パネルとを示すブロック図である。図7Aにおいて、第1実施形態と同じ構成には第1実施形態と同じ符号を付している。以下、第1実施形態と異なる構成について説明する。
図7Aに示すように、本実施形態における信号処理回路410dは、ゲートドライバ群ごとに出力制御回路4110(4110_1〜4110_N)を有する。また、信号処理回路410dは、タイミングコントローラ40aから入力されるタイミング信号STVとは別に、外部回路(図示略)からパルス信号(TP)が入力される。パルス信号は、タイミング信号STVの電位がHレベルであるときにHレベルの電位となる信号である。パルス信号は、ゲートドライバ群11が正常に動作し、最終段ゲートドライバ11からHレベルの選択信号SSが適切なタイミングで出力される場合に、その選択信号SSの出力期間内に電位がHレベルとなる信号である。
図7Bは、出力制御回路4110の構成例を示す図である。図7Bに示すように、出力制御回路4110は、NOT回路411a、Dフリップフロップ回路421a〜421c、及びXNOR回路422を組みわせて構成されている。
NOT回路411aは、STV1端子から入力されるタイミング信号STVの反転信号をDフリップフロップ回路421aのCLK端子に入力する。
Dフリップフロップ回路421aにおいて、D端子はゲートスタートパルスgspが入力され、¬Q1(Q1の否定)端子はXNOR回路422の一方の入力端子と接続されている。
Dフリップフロップ回路421bにおいて、D端子はGOUT端子と接続され、CLK端子はTP端子と接続され、Q2端子はXNOR回路422の他方の入力端子と接続されている。TP端子は、GOUT端子に入力される帰還信号RSがHレベルとなるタイミングでHレベルの電位となるパルス信号が入力される。
Dフリップフロップ回路421cにおいて、D端子はXNOR回路422の出力端子と接続され、CLK端子はSTV2端子と接続され、Q3端子はタイミングコントローラ40aと接続されている。STV2端子は、タイミングコントローラ40aと接続され、上述したタイミング信号STVが入力される。本実施形態において、Q3端子から出力される信号は、対応するゲートドライバ群が正常に動作しているか否かを示すエラー検出信号である。この例において、ゲートドライバ群が正常に動作している場合、エラー検出信号の電位はLレベル、ゲートドライバ群が正常に動作していない場合、エラー検出信号の電位はHレベルになるものとする。
図8は、一のゲートドライバ群11_1に対応する出力制御回路4110_1の動作例を示すタイミングチャートである。図8において、T11〜T12期間(2フレーム期間)はゲートドライバ群11_1の駆動期間であり、T21〜T22期間(2フレーム期間)はゲートドライバ群11_1の駆動休止期間である。
以下、駆動期間であるT11、T12期間において、ゲートドライバ群11_1がT11期間は正常に動作し、T12期間は正常に動作しない場合について説明する。
T11期間の開始前のタイミングt0において、タイミングコントローラ40aから電位がHレベルのタイミング信号STVが入力されると、NOT回路411aによってタイミング信号STVの反転信号¬STV(タイミング信号STVの否定)がDフリップフロップ回路421aのCLK端子に入力される。
T11期間においてゲートドライバ群11_1は駆動期間である。そのため、T11期間の開始時(t10)に、ゲートドライバ群11_1のゲート線GL1に対応するゲートドライバ11に対し、レベルシフタ40bからゲートスタートパルスGSPが入力される。また、ゲートドライバ群11_1に対応する出力制御回路4110_1に対し、レベルダウン回路401cからゲートスタートパルスgspが入力される。
Dフリップフロップ回路421aは、反転信号¬STVの電位がLレベルからHレベルになるタイミングt11で、D端子に入力されたゲートスタートパルスgspを取り込み、当該ゲートスタートパルスgspの反転信号を¬Q1端子から出力する。
タイミングt11において、GOUT端子の電位はLレベルであり、TP端子に入力されるパルス信号の電位もLレベルのため、Dフリップフロップ回路421bは、t11より前の電位(Lレベル)を引き続き維持する。
その後、タイミングt12において、ゲートドライバ群11_1の最終段ゲートドライバ11から電位がHレベルの選択信号SSが出力され、その選択信号SSを降圧した帰還信号RSがレベルダウン回路402cから出力される。続いてタイミングt13において、外部回路(図示略)から電位がHレベルのパルス信号が出力される。これにより、Dフリップフロップ回路421bのD端子に入力された帰還信号RSが、タイミングt13でDフリップフロップ回路421bに取り込まれ、Q2端子から、帰還信号RSの有無を表す電圧信号(Hレベル又はLレベル)が出力される。タイミングt13において¬Q1端子の電位はLレベルである。そのため、XNOR回路421bの出力端子の電位はLレベルとなり、Dフリップフロップ回路421cのD端子にLレベルの電圧信号が入力される。
Dフリップフロップ回路421cは、CLK端子に入力されるタイミング信号STVの電位がHレベルとなるタイミングまでD端子に入力されるLレベルの電圧信号を取り込まない。次に、タイミングコントローラ40aからタイミング信号STVが入力されるのは、次のフレーム期間(T12期間)が開始される前のタイミングt14である。Dフリップフロップ回路421cは、D端子に入力されるLレベルの電圧信号をタイミングt14で取り込み、電位がLレベルのエラー検知信号をQ3端子から出力する。つまり、T11期間のエラー検知信号は次フレームのT12期間にタイミングコントローラ40aへ出力される。タイミングコントローラ40aは、電位がLレベルのエラー検知信号を出力した場合、駆動対象のゲートドライバ群11_1が正常であると判断する。
また、タイミングt14にタイミング信号STVが入力されると、NOT回路411aからタイミング信号STVの反転信号がDフリップフロップ回路421aのCLK端子に入力される。T12期間はゲートドライバ群11_1は駆動期間のため、T12期間の開始時(t15)に、ゲートドライバ群11_1においてゲート線GL1に対応するゲートドライバ11にゲートスタートパルスGSPが入力され、出力制御回路4110_1にゲートスタートパルスgspが入力される。タイミング信号STVの反転信号(¬STV)がHレベルの電位となるt16において、Dフリップフロップ回路421aは、D端子に入力されたゲートスタートパルスgspを取り込み、¬Q1端子からゲートスタートパルスgspの反転信号を出力する。
タイミングt16において、GOUT端子の電位はLレベルであり、Dフリップフロップ回路421bのCLK端子に入力されるパルス信号の電位もLレベルである。Dフリップフロップ回路421bのQ2端子の電位は、CLK端子に入力されるパルス信号の電位がLレベルからHレベルとなるタイミングになるまで維持される。そのため、XNOR回路422の出力端子の電位もLレベルとなる。このとき、Dフリップフロップ回路421cのCLK端子に入力されるタイミング信号STVはLレベルのため、Q3端子の電位は、引き続き前の状態の電位(Lレベル)を維持する。
その後、ゲートドライバ群11_1の最終段ゲートドライバ11からHレベルの選択信号SSは出力されないが、タイミングt17に、外部回路(図示略)から電位がHレベルのパルス信号が出力される。これにより、Dフリップフロップ回路421bのD端子のLレベルの電位が取り込まれ、Q2端子からLレベルの電圧信号が出力される。タイミングt17において¬Q1端子の電位はLレベルである。そのため、XNOR回路421bの出力端子の電位はHレベルとなり、Dフリップフロップ回路421cのD端子にHレベルの電圧信号が入力される。
Dフリップフロップ回路421cは、次のフレーム期間(T21期間)が開始される前のタイミングt18に、D端子に入力されるHレベルの電圧信号を取り込み、Hレベルの電位のエラー検知信号をQ3端子から出力する。つまり、T12期間のエラー検知信号は次フレームのT21期間にタイミングコントローラ40aへ出力される。タイミングコントローラ40aは、電位がHレベルのエラー検知信号が出力された場合、駆動対象のゲートドライバ群11_1の動作が正常でないと判断する。
次に、ゲートドライバ群11_1の駆動を休止させるT21、T22期間の動作について説明する。なお、この例では、ゲートドライバ群11_1がT21期間は正常に動作せず、T22期間は正常に動作するものとする。
タイミングt18において、タイミングコントローラ40aから電位がHレベルのタイミング信号STVが入力されると、NOT回路411aによってタイミング信号STVの反転信号¬STVがDフリップフロップ回路421aのCLK端子に入力される。
この例では、T21期間はゲートドライバ群11_1は駆動休止期間であり、ゲートドライバ群11_1におけるゲート線GL1に対応するゲートドライバ11にゲートスタートパルスGSPが入力されず、出力制御回路4110_1にゲートスタートパルスgspが入力されない。つまり、Dフリップフロップ回路421aのD端子の電位はLレベルとなる。Dフリップフロップ回路421aは、反転信号¬STVの電位がLレベルからHレベルになるタイミングt19で、D端子のLレベルの電位を取り込み、電位がHレベルの反転信号を¬Q1端子から出力する。
タイミングt19において、GOUT端子の電位はLレベルであり、TP端子に入力されるパルス信号の電位もLレベルのため、Dフリップフロップ回路421bのQ2端子の電位はLレベルのままである。このとき、XNOR回路422の出力端子はHレベルの電位となり、Dフリップフロップ回路421cのCLK端子に入力されるタイミング信号STVはLレベルである。そのため、Dフリップフロップ回路421cのQ3端子の電位は引き続きタイミングt18と同じHレベルの電位を維持する。
その後、タイミングt20において、ゲートドライバ群11_1の最終段ゲートドライバ11から電位がHレベルの選択信号SSが出力され、続いてタイミングt21において、外部回路(図示略)から電位がHレベルのパルス信号が出力される。これにより、Dフリップフロップ回路421bのD端子に入力されている帰還信号RSが、タイミングt21でDフリップフロップ回路421bに取り込まれ、Q2端子からHレベルの電位が出力される。タイミングt21において¬Q1端子の電位はHレベルである。そのため、XNOR回路421bの出力端子の電位はHレベルとなり、Dフリップフロップ回路421cのD端子にHレベルの電圧信号が入力される。
Dフリップフロップ回路421cは、次のフレーム期間(T22期間)が開始される前のタイミングt22に、タイミング信号STVがCLK端子に入力されると、D端子に入力されたHレベルの電圧信号を取り込み、当該電圧信号をエラー検知信号としてQ3端子から出力する。この場合、本来駆動対象でないゲートドライバ群11_1が動作し、最終段ゲートドライバ11からHレベルの選択信号SSが出力されているため、ゲートドライバ群11_1の状態が正常でないと判断する。
タイミングt22にタイミング信号STVが入力されると、NOT回路411aからタイミング信号STVの反転信号がDフリップフロップ回路421aのCLK端子に入力される。この例では、T22期間はゲートドライバ群11_1の駆動休止期間であり、ゲートドライバ群11_1にゲートスタートパルスGSPが入力されず、出力制御回路4110_1にゲートスタートパルスgspが入力されない。つまり、Dフリップフロップ回路421aのD端子の電位はLレベルとなる。Dフリップフロップ回路421aは、反転信号¬STVの電位がLレベルからHレベルになるタイミングt23で、D端子のLレベルの電位を取り込み、電位がHレベルの反転信号を¬Q1端子から出力する。このときもGOUT端子の電位はLレベル、Q2端子の電位はHレベルが維持されている。そのため、XNOR回路421bの出力端子の電位はHレベルを維持する。
その後、ゲートドライバ群11_1の最終段ゲートドライバ11から電位がHレベルの選択信号SSは出力されず、タイミングt24において、外部回路(図示略)から電位がHレベルのパルス信号が出力される。これにより、Dフリップフロップ回路421bのD端子におけるLレベルの電位が、タイミングt24でDフリップフロップ回路421bに取り込まれ、Q2端子から電位がLレベルの電圧信号が出力される。タイミングt24において¬Q1端子の電位はHレベルである。そのため、XNOR回路421bの出力端子の電位はLレベルとなり、Dフリップフロップ回路421cのD端子に電位がLレベルの電圧信号が入力される。
Dフリップフロップ回路421cは、次のフレーム期間T31が開始される前のタイミングt25に、タイミング信号STVがCLK端子に入力されると、D端子のLレベルの電位をエラー検知信号としてQ3端子から出力する。タイミングコントローラ40aは、休止駆動のゲートドライバ群11_1に対応する出力制御回路4110_1から電位がLレベルの検知信号を取得した場合、当該ゲートドライバ群11_1の状態が正常であると判断する。
上述した第1実施形態では、駆動対象のゲートドライバ群の最終段ゲートドライバ11からの選択電圧を降圧した帰還信号RSのみを帰還信号RTとしてタイミングコントローラ40aへ出力したため、休止駆動のゲートドライバ群の動作が正常であるか否かを検知することができなかった。第2実施形態では、駆動対象と非駆動対象の両方のゲートドライバ群の最終段ゲートドライバ11からの選択電圧と、当該ゲートドライバ群に対するゲートスタートパルスGSPとに基づいて、ゲートドライバ群の動作が正常であるか否かを検知することができる。
(変形例)
以上、本発明の実施形態について説明したが、本発明の実施形態は上記の具体例に限定されず、様々な変更が可能である。
以上、本発明の実施形態について説明したが、本発明の実施形態は上記の具体例に限定されず、様々な変更が可能である。
(1)上述した実施形態では、各ゲートドライバ群11_1〜11_Nは、ゲート線GL1〜GLMのそれぞれに対して設けられた一のゲートドライバ11を含む例であったが、ゲートドライバ群の構成はこれに限定されない。図9に示すように、ゲートドライバ群11_A及び11_Bにおいて、ゲート線のそれぞれを駆動するゲートドライバは複数設けられていてもよい。この場合、各ゲートドライバ群の最終段ゲートドライバ11が複数あるため、出力制御回路411,4110のGOUT端子に、複数の最終段ゲートドライバ11のうち少なくとも1つの最終段ゲートドライバ11の選択電圧が入力されるように構成してもよい。
(2)上述の実施形態では、矩形の表示パネルを例示したが、表示パネルの形状は矩形に限定されず、任意である。ゲートドライバを構成する回路素子を表示領域内に配置することにより、ゲート線の長さを部分的に異ならせることができるので、表示パネルの幅方向(図2に示すX方向)の端部の形状を、自由に設計することができる。これにより、例えば、楕円状や半円状等の表示パネルを実現することができる。
(3)上述した実施形態では、ゲートドライバを構成する回路素子の全てを表示領域内に配置する構成を例示したが、ゲートドライバを構成する回路素子の一部が表示領域外の額縁領域等に設けられた構成としても良い。
1…液晶表示装置、2…表示パネル、3…ソースドライバ、4,401…表示制御回路、5…電源、11…ゲートドライバ、11_1〜11_N,11_n…ゲートドライバ群40a,401a…タイミングコントローラ、40b…レベルシフタ、40c,401c,402c…レベルダウン回路、40d,410d…信号処理回路、411,411_1〜411_N,4110,4110_1〜4110_N…出力制御回路、411a…NOT回路、411b,421a〜421c…Dフリップフロップ回路、422…XNOR回路
Claims (5)
- 複数のゲート線と複数のソース線とを有する表示パネルと、
前記複数のゲート線のそれぞれに対して複数のゲートドライバを有するゲート線駆動部と、
前記ゲート線駆動部を制御する制御部と、
前記ゲート線駆動部と前記制御部との間に設けられた信号処理回路と、を備え、
ゲート線ごとの複数のゲートドライバを構成する回路素子の少なくとも一部は前記表示パネルの表示領域内に設けられ、
前記制御部は、前記複数のゲート線のうち、前記複数のゲート線を走査する単位期間において最初に走査されるべきゲート線に対応する前記複数のゲートドライバの少なくとも1つにゲート線を走査するタイミングを示す制御信号を供給し、
前記ゲート線駆動部において、前記制御信号が供給されたゲートドライバは、当該制御信号に基づいて駆動し、前記制御信号が供給されたゲートドライバより後段のゲートドライバは、前段のゲートドライバの走査信号に基づいて駆動し、
前記信号処理回路は、前記複数のゲート線のうち前記単位期間において最後に走査されるべきゲート線に対応する前記複数のゲートドライバの少なくとも1つのゲートドライバの走査信号と、前記制御信号とに基づいて、ゲートドライバが正常に動作しているか否かを示す検知信号を出力する、表示装置。 - 前記制御部は、ゲート線ごとに、当該ゲート線に対応する前記複数のゲートドライバの一部を前記単位期間に駆動させる第1の駆動モードと、前記ゲート線ごとに、当該ゲート線に対応する前記複数のゲートドライバの全部を前記単位期間に駆動させる第2の駆動モードとを有し、1又は複数の単位期間ごとに前記第1の駆動モードと前記第2の駆動モードとを切り替える、請求項1に記載の表示装置。
- 前記制御部は、ゲート線ごとの前記複数のゲートドライバにおいて、前記第1の駆動モードに駆動させるゲートドライバを前記1又は複数の単位期間ごとに変更する、請求項2に記載の表示装置。
- 前記第1の駆動モードにおいて、前記信号処理回路は、前記検知信号として、前記単位期間において最後に走査されるべきゲート線に対応する前記複数のゲートドライバの全ての走査信号と、前記制御信号とに基づいて、非駆動対象のゲートドライバが正常であるか否かを示す信号を出力する、請求項2又は3に記載の表示装置。
- 前記信号処理回路は、
前記制御信号を所定電圧まで昇圧した昇圧信号を、前記最初に走査されるべきゲート線に対応するゲートドライバに出力する昇圧回路と、
前記最後に走査されるべきゲート線に対応する前記複数のゲートドライバの少なくとも1つのゲートドライバの走査信号を降圧した降圧信号を出力する降圧回路と、をさらに備え、
前記降圧信号と前記制御信号とに基づいて前記検知信号を出力する、請求項1から4のいずれか一項に記載の表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018080393A JP2019191235A (ja) | 2018-04-19 | 2018-04-19 | 表示装置 |
US16/387,577 US10726756B2 (en) | 2018-04-19 | 2019-04-18 | Display device |
CN201910314397.4A CN110390917A (zh) | 2018-04-19 | 2019-04-18 | 显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018080393A JP2019191235A (ja) | 2018-04-19 | 2018-04-19 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019191235A true JP2019191235A (ja) | 2019-10-31 |
Family
ID=68238023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018080393A Pending JP2019191235A (ja) | 2018-04-19 | 2018-04-19 | 表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10726756B2 (ja) |
JP (1) | JP2019191235A (ja) |
CN (1) | CN110390917A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111261094A (zh) * | 2020-03-31 | 2020-06-09 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动阵列型显示面板 |
JP2023511470A (ja) * | 2019-11-29 | 2023-03-20 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019191235A (ja) * | 2018-04-19 | 2019-10-31 | シャープ株式会社 | 表示装置 |
JP2022149664A (ja) * | 2021-03-25 | 2022-10-07 | 凸版印刷株式会社 | 表示装置 |
WO2024044939A1 (zh) * | 2022-08-30 | 2024-03-07 | 京东方科技集团股份有限公司 | 待机控制信号生成电路、显示驱动装置及方法、显示设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007072062A (ja) | 2005-09-06 | 2007-03-22 | Hitachi Displays Ltd | 表示装置 |
CN102262851A (zh) * | 2011-08-25 | 2011-11-30 | 旭曜科技股份有限公司 | 栅极驱动器及具有栅极驱动器的显示装置 |
JP5990134B2 (ja) * | 2013-06-11 | 2016-09-07 | 株式会社ジャパンディスプレイ | タッチ検出機能付き表示装置及び電子機器 |
US10235956B2 (en) * | 2014-04-22 | 2019-03-19 | Sharp Kabushiki Kaisha | Active-matrix substrate and display device including the same |
TWI597706B (zh) * | 2015-04-17 | 2017-09-01 | 矽創電子股份有限公司 | 顯示裝置與電腦系統 |
CN105096876B (zh) * | 2015-08-19 | 2017-06-27 | 深圳市华星光电技术有限公司 | Goa驱动***及液晶面板 |
US10366648B2 (en) * | 2015-10-14 | 2019-07-30 | Rohm Co., Ltd. | Semiconductor integrated circuit, timing controller, and display device |
US10339882B2 (en) * | 2015-12-09 | 2019-07-02 | L-3 Communications Corporation | Fault-tolerant AMLCD display |
EP3580746A2 (en) * | 2017-02-10 | 2019-12-18 | L-3 Technologies, Inc. | Fault-tolerant lcd display with dual transistor pixel cells |
JP2019128536A (ja) * | 2018-01-26 | 2019-08-01 | 株式会社ジャパンディスプレイ | 表示装置 |
US10756721B2 (en) * | 2018-02-15 | 2020-08-25 | Infineon Technologies Ag | Short circuit protection for a gate driver using pulsed operation |
JP2019191235A (ja) * | 2018-04-19 | 2019-10-31 | シャープ株式会社 | 表示装置 |
-
2018
- 2018-04-19 JP JP2018080393A patent/JP2019191235A/ja active Pending
-
2019
- 2019-04-18 CN CN201910314397.4A patent/CN110390917A/zh active Pending
- 2019-04-18 US US16/387,577 patent/US10726756B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023511470A (ja) * | 2019-11-29 | 2023-03-20 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法 |
JP7422869B2 (ja) | 2019-11-29 | 2024-01-26 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法 |
CN111261094A (zh) * | 2020-03-31 | 2020-06-09 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动阵列型显示面板 |
US11361695B2 (en) | 2020-03-31 | 2022-06-14 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Gate-driver-on-array type display panel |
Also Published As
Publication number | Publication date |
---|---|
CN110390917A (zh) | 2019-10-29 |
US20190325797A1 (en) | 2019-10-24 |
US10726756B2 (en) | 2020-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019191235A (ja) | 表示装置 | |
JP6305709B2 (ja) | 表示パネル | |
US20080192032A1 (en) | Display apparatus and method of driving the same | |
CN108154901B (zh) | 移位寄存器、包括其的图像显示器及其驱动方法 | |
US20120086703A1 (en) | Display Driving Circuit, Display Device And Display Driving Method | |
JP6653593B2 (ja) | 表示装置及び表示装置の検査方法 | |
US10510291B2 (en) | Display method and display device | |
US7286107B2 (en) | Liquid crystal display | |
TWI462082B (zh) | 一電泳顯示裝置之穩定期控制 | |
KR20070034800A (ko) | 쉬프트레지스터, 표시장치용 스캔구동장치 및 이를포함하는 표시장치 | |
US11138947B2 (en) | Scanning signal line drive circuit and display device provided with same | |
CN112992092A (zh) | 一种驱动电路和驱动电路的控制方法 | |
JP4502025B2 (ja) | 液晶表示装置 | |
JP2005049849A (ja) | 表示装置 | |
JP2010217344A (ja) | 表示装置及びその駆動方法 | |
KR101241139B1 (ko) | 액정표시장치 및 이의 구동방법 | |
US10176779B2 (en) | Display apparatus | |
US10777156B2 (en) | Display driving device and display device having electric potential controlling circuitry | |
US11328681B2 (en) | Display device and drive method thereof | |
KR101654323B1 (ko) | 액정표시장치 및 그의 보상 방법 | |
JP2002099256A (ja) | 平面表示装置 | |
JP4605199B2 (ja) | 液晶表示装置及びその駆動方法 | |
JPH11282422A (ja) | 液晶表示装置 | |
KR101816305B1 (ko) | 액정표시장치 | |
WO2018051943A1 (ja) | 表示装置 |