TWI660402B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI660402B
TWI660402B TW106143696A TW106143696A TWI660402B TW I660402 B TWI660402 B TW I660402B TW 106143696 A TW106143696 A TW 106143696A TW 106143696 A TW106143696 A TW 106143696A TW I660402 B TWI660402 B TW I660402B
Authority
TW
Taiwan
Prior art keywords
region
members
pattern
mask structure
mask
Prior art date
Application number
TW106143696A
Other languages
English (en)
Other versions
TW201919098A (zh
Inventor
Shing-Yih Shih
施信益
Original Assignee
Nanya Technology Corporation
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corporation, 南亞科技股份有限公司 filed Critical Nanya Technology Corporation
Publication of TW201919098A publication Critical patent/TW201919098A/zh
Application granted granted Critical
Publication of TWI660402B publication Critical patent/TWI660402B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供一種半導體結構的製造方法，該製造方法包含以下步驟：提供具有一第一區與一第二區定義於其上的一基板，形成一第一遮罩結構於該基板上方，形成複數個第一構件於該第一區的第一遮罩結構中，形成一第二遮罩結構於該第一遮罩結構上方，同時形成複數個第二構件於該第二區中的該第二遮罩結構中與複數個第三構件於該第一區中的該第二遮罩結構中，以及將該等第二構件與該等第三構件轉移至該第一遮罩結構，以同時形成複數個島構件於該第一區中及複數個線構件於該第二區中。

Description

半導體結構及其製造方法
本揭露係關於一種半導體結構及其製造方法，更特別地，係關於包含不同形狀之圖案的半導體結構以及製造該半導體結構的圖案化方法。
在半導體製造程序中，光微影蝕刻技術通常用以定義結構。通常，在一或多個光罩上設計且輸出積體電路佈局。而後，該積體電路佈局自該光阻轉移至遮罩層以形成遮罩圖案，而後自遮罩圖案轉移至目標層。然而，隨著半導體元件(例如，動態隨機存取記憶體(dynamic random access memory，DRAM)、快閃記憶體、靜態隨機存取記憶體(static random access memory，SRAM)、以及鐵磁(ferroelectric，FE)記憶體)的微小化與整合需求的進展，該等元件的半導體結構或特徵(feature)變得更精緻且更加微小化。據此，半導體結構和特徵尺寸的不斷縮小對用以形成結構和特徵的技術提出了越來越高的要求。 上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的實施例提供一種半導體結構的製造方法。該製造方法包含以下步驟：提供一基板，該基板具有一第一區與一第二區定義於其上。形成一第一遮罩結構於該基板上方。在該第一區中的該第一遮罩結構中形成延伸於一第一方向的複數個第一構件。形成一第二遮罩結構於該第一遮罩結構上方。同時形成複數個第二構件於該第二區的該第二遮罩結構中及複數個第三構件於該第一區中的第二遮罩結構中。該等第二構件延伸於該第一方向且該等第三構件延伸於一第二方向，該第二方向係不同於該第一方向。該等第二構件與該等第三構件轉移至該第一遮罩結構，以同時形成複數個島構件於該第一區中及複數個線構件於該第二區中。 在一些實施例中，形成該等第一構件的步驟另包含以下步驟：形成複數個第一圖案於該第一遮罩結構上方。形成複數個間隔物於每一個第一圖案的側壁上方。形成複數個第二圖案於該第一遮罩結構上方。移除該等間隔物，以形成複數個開口於該等第一圖案與該等第二圖案之間。接著，經由該等開口而蝕刻該第一遮罩結構，以形成該等第一構件。 在一些實施例中，該第二遮罩結構填充該等第一構件之間的空間，以形成一平坦表面。 在一些實施例中，形成該等第二構件與該等第三構件的步驟另包含以下步驟：複數個第三圖案形成於該第一區中，以及複數個第四圖案形成於該第二遮罩結構上方的該第二區中。接著，複數個第五圖案形成於該第一區中以及複數個第六圖案形成於該第二遮罩結構上方的第二區中，其中該等第三圖案與該等第五圖案係交替配置，以及該等第四圖案與該等第六圖案係交替配置。接著，該等第三圖案、該等第四圖案、該等第五圖案、與該等第六圖案轉移至該第二遮罩結構，以形成該等第二構件與該等第三構件。 在一些實施例中，該等第三圖案與該等第五圖案延伸於該第二方向，以及該等第四圖案與該等第六圖案延伸於該第一方向。 在一些實施例中，相鄰的第三與第五圖案之間的距離係相同的。 在一些實施例中，相鄰的第四與第六圖案之間的距離係相同的。 在一些實施例中，該半導體結構的製造方法另包含包括形成一框架構件於該第一區與該第二區之間的步驟。 在一些實施例中，該等第三構件與該框架構件接觸。 在一些實施例中，該框架構件的至少一部分係與該等第二構件其中之一相鄰。 在一些實施例中，該製造方法另包含將該等島構件與該等線構件自該第一遮罩結構轉移至該基板，以形成複數個島結構於該第一區中及複數個線結構於該第二區中。 在一些實施例中，該第一方向與該第二方向形成一夾角，並且該夾角係等於或小於90°。 本揭露的實施例提供一種半導體結構。該半導體結構包含具有一第一區與一第二區定義於其上的一基板、位於該第一區中的複數個島結構、位於該第二區中的複數個線結構、以及位於該第一區與該第二區之間的一框架結構。該等島結構係配置於一第一方向與一第二方向以形成一陣列。該第一方向與該第二方向係彼此不同。該等線結構延伸於該第一方向。該框架結構係與該等線結構其中之一相鄰，以及該框架結構與其相鄰線結構之間的一距離係大於兩個相鄰線結構之間的一距離。 在一些實施例中，該等島結構、該等線結構與該框架結構包含相同材料。 在一些實施例中，於該第一方向之島結構對之間的距離係相同的，以及於該第二方向之島結構對之間的的距離係相同的。 在一些實施例中，該框架結構環繞由該等島結構形成的該陣列。 在一些實施例中，該框架結構環的一寬度係大於該等線結構的一寬度。在一些實施例中，該框架結構的該寬度係大於該等島結構的一寬度。 在本揭露中，該半導體結構另包含至少一虛擬結構，位於該等島結構其中之一與該框架結構之間。 在一些實施例中，該虛擬結構係與該框架結構接觸。 在一些實施例中，該第一方向與該第二方向形成一夾角，並且該夾角係等於或小於90°。 在本揭露中，提供一種半導體結構的製造方法。該製造方法包含藉由間隔倍增程序(pitch doubling process)而形成該等第一構件於該第一區中，並且藉由雙重圖案化(double patterning)而形成該等第二構件於該第二區中以及該等第三構件於該第一區中。藉由整合兩個程序，可在該第一區中形成複雜且精細的島構件，且同時在第二區中形成細線構件。據此，縮短製程期間。 相對地，在比較方法中，在第二區中形成線結構之前或之後，在第一區中形成島結構，因而該比較方法具有一些缺點，例如長製程期間且處理量有限。 上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
圖式所示之揭露內容的實施例或範例係以特定語言描述。應理解此非意圖限制本揭露的範圍。所述實施例的任何變化或修飾以及本案所述原理任何進一步應用，對於本揭露相關技藝中具有通常技術者而言為可正常發生。元件符號可重複於各實施例中，但即使它們具有相同的元件符號，實施例中的特徵並非必定用於另一實施例。 應理解雖然在本文中可使用第一、第二、第三等用語描述各種元件、組件、區域、層或區段，然而，這些元件、組件、區域、層或區段應不受限於這些用語。這些用語僅用於區分一元件、組件、區域、層或區段與另一區域、層或區段。因此，以下所述之第一元件、組件、區域、層或區段可被稱為第二元件、組件、區域、層或區段，而仍不脫離本揭露發明概念之教示內容。 本揭露所使用的語詞僅用於描述特定例示實施例之目的，並非用以限制本發明概念。如本文所使用，單數形式「一」與「該」亦用以包含複數形式，除非本文中另有明確指示。應理解說明書中所使用的「包括」一詞專指所稱特徵、整數、步驟、操作、元件或組件的存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件或其群組的存在。 在本揭露中，「構件(feature)」一詞係指圖案的部分，例如線、間隔、通路、柱(pillar)、溝槽、通道(trough)、或溝渠(moat)。在本揭露中，「核心(core)」一詞係指於垂直階層形成的遮罩構件。在本揭露中，「目標層」係指待形成半導體之圖案的層。目標層可為基板的一部分。目標層可為形成於基板上方的金屬層、半導體層、或是絕緣層。 在本揭露中，「圖案化」或「圖案化的」用語係描述在表面上形成預定圖案的操作。圖案化操作包含各種步驟與程序，並且根據不同的實施例變化。在一些實施例中，圖案化程序用以圖案化現存的膜或層。圖案化程序包含在該現存膜或層上形成遮罩，並且以蝕刻或其他移除程序移除未遮罩的膜或層。該遮罩可為光阻或硬遮罩。在一些實施例中，圖案化程序用以在表面上直接形成圖案化層。圖案化程序包含在該表面上形成光敏膜(photosensitive film)、進行光微影程序、以及進行顯影程序。剩餘的光敏膜被保留並且整合至半導體元件中。 圖1為流程圖，例示本揭露實施例之半導體結構10的製造方法。半導體結構10的製造方法包含步驟100，提供含有第一區與第二區定義於其上的基板。半導體結構10的製造方法另包含步驟110，在該基板上方形成第一遮罩結構。半導體結構10的製造方法包含步驟120，在第一區中的第一遮罩結構中，形成於第一方向延伸的複數個第一構件。半導體結構10的製造方法另包含步驟130，在第一遮罩結構上方形成第二遮罩結構。半導體結構10的製造方法另包含步驟140，在第二遮罩結構中，同時形成複數個第二構件於第二區中與複數個第三構件於第一區中。再者，第二構件於第一方向延伸且第三構件於第二方向延伸，該第二方向不同於該第一方向。半導體結構10的製造方法另包含步驟150，將第二構件與第三構件轉移至第一遮罩結構，形成複數個島構件(islanding feature)於該第一區中以及複數個線構件於第二區中。半導體結構10的製造方法另包含步驟160，將島構件與線構件從第一遮罩結構轉移至基板，形成複數個島結構於第一區中與複數個線結構於第二區中。根據一或多個實施例，進一步詳述半導體結構10的製造方法。 圖2為流程圖，例示本揭露實施例之半導體結構10的製造方法之步驟120的細節。半導體結構10的製造方法之步驟120另包含步驟121，在第一遮罩結構上方形成複數個第一圖案。半導體結構10的製造方法之步驟120另包含步驟122，在每一個第一圖案的側壁上方形成複數個間隔物。半導體結構10的製造方法之步驟120另包含步驟123，在第一遮罩結構上方形成複數個第二圖案。半導體結構10的製造方法之步驟120另包含步驟124，移除該等間隔物，形成複數個開口於該等第一圖案與該等第二圖案之間。半導體結構10的製造方法之步驟120另包含步驟125，經由該等開口蝕刻第一遮罩結構，形成第一構件。 圖3為流程圖，例示本揭露實施例之半導體結構10的製造方法之步驟140的細節。半導體結構10的製造方法之步驟140另包含步驟141，在第二遮罩結構上方，形成複數個第三圖案於第一區中及複數個第四圖案於第二區中。半導體結構10的製造方法之步驟140另包含步驟142，在第二遮罩結構上方，形成複數個第五圖案於第一區中及複數個第六圖案於第二區中。第三圖案與第五圖案係交替配置，以及第四圖案與第六圖案係交替配置。半導體結構10的製造方法之步驟140另包含步驟143，將第三圖案、第四圖案與第五圖案轉移至第二遮罩結構，形成第二構件與第三構件。 圖4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A與16A為示意圖，例示本揭露實施例之半導體結構的製造方法之各個製造階段，圖4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B、15B與16B分別為沿著圖4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A與16A之線A-A’的剖面圖。參閱圖4A與圖4B，根據步驟100，提供含有第一區210與第二區212定義於其上的基板200。在本揭露的一些實施例中，第一區210為陣列區，以及第二區212為周邊區。可在陣列區210中形成複數個半導體記憶胞元，以及可在周邊區212中形成由周邊電路組成的周邊電晶體。基板200可包含矽(Si)、鎵(Ga)、砷化鎵(GaAs)、氮化鎵(GaN)、應變矽(strained silicon)、矽鍺(SiGe)、碳化矽(SiC)、鑽石、磊晶層、或其組合。在本揭露的一些實施例中，在基板200上方形成目標層202。目標層202可包含多層或是單層。目標層202可為待經由IC製造程序形成各種IC組件、部分或結構的層。該組件、部分或結構例如包含電晶體、電容器、電阻器、二極體、導線、電極、間隔物、溝槽等。目標層202可包含基於待形成之元件形式而選擇的材料。例如，目標層材料包含介電材料、半導體材料與傳導材料，但不以此為限。 參閱圖4A與圖4B，根據步驟110，在目標層202與基板200上方形成第一遮罩結構220。在本揭露的一些實施例中，第一遮罩結構220包含多層結構。例如，第一遮罩結構220可包含至少一第一遮罩層222a以及堆疊在第一遮罩層222a上的一第二遮罩層222b。第一遮罩層222a與第二遮罩層222b可包含不同材料或是組成充分不同的材料，使得可使用相對於第一遮罩層222a之適當的蝕刻化學而選擇性移除第二遮罩層222b。作為例示而非限制，第一遮罩層222a可包含SiO材料、SiN材料或是SiON材料。第二遮罩層222b經選擇，使得當使用適當化學時，選擇性移除第二遮罩層222b而不影響第一遮罩層222a。該領域中具有通常技術者可輕易理解本揭露可包含對於給定之應用，基於成本、時間、效能與處理考量，選擇單一硬遮罩或是雙層硬遮罩。 參閱圖4A與圖4B，在第一遮罩結構220上方形成另一遮罩層或犧牲層224。在本揭露的一些實施例中，犧牲層224可包含有機材料，並且該有機材料可包含光敏材料或非光敏材料，但本揭露不以此為限。接著，在犧牲層224上方形成圖案化光阻226。圖案化光阻226可包含線，如半導體製造領域中已知者，該線係由進行例如但不限於習知的微影技術而形成。應理解雖然圖4A與圖4B為簡化說明而繪示圖案化光阻226的兩線，然而可形成任何數目的線，這對於該領域中具有通常技術者在考量本揭露之後係清楚可知的。應注意，根據本揭露，線形成於第一區210中，而第二區212完全被圖案化光阻226覆蓋。 參閱圖5A與圖5B，根據步驟121，經由圖案化光阻226蝕刻犧牲層224，形成複數個第一圖案230於第一區210中的第一遮罩結構220上方。如圖5A與圖5B所示，該等第一圖案230彼此相隔。該領域之技術人士應可輕易理解如圖案化光阻226定義之含有線的第一圖案230完全形成於第一區210中，而在形成第一圖案230的過程，第二區212中的犧牲層224受到圖案化226保護。而後，移除圖案化光阻226。此外，可進行修整(trimming)步驟，因而每一個第一圖案230的寬度可小於圖案化光阻226的線之寬度。 參閱圖6A與圖6B，在第一圖案230上方形成間隔物層(未繪示)。共形地(conformally)形成間隔物層，以覆蓋或塗覆每一個第一圖案230的側壁與頂表面。在本揭露的一些實施例中，間隔物層的材料可不同於犧牲層224的材料，但本揭露不以此為限。在本揭露的一些實施例中，間隔物層可包含但不限於SiN、SiO、SiON、其組合、其堆疊層、或類似物。接著，根據步驟122，進行回蝕(etching back)步驟，因而複數個間隔物232覆蓋每一個第一圖案230的側壁，如圖6A與圖6B所示。 參閱圖7A與圖7B，在基板200上方形成另一犧牲層(未繪示)。形成犧牲層以填充第一圖案230與間隔物232之間的空間。在本揭露的一些實施例中，犧牲層可包含有機材料，並且該有機材料可包含光敏材料或非光敏材料，但本揭露不以此為限。 在本揭露的一些實施例中，此犧牲層的材料可不同於犧牲層224的材料。在本揭露的一些實施例中，犧牲層224與此犧牲層可包含相同材料。而後，根據步驟123，移除此犧牲層的一部分以形成複數個第二圖案234於第一遮罩結構220上方。此外，暴露間隔物232與第一圖案230，如圖7A與圖7B所示。 參閱圖8A與圖8B，根據步驟124，移除間隔物232，以於第一圖案230與第二圖案234之間形成複數個開口。在本揭露的一些實施例中，第一遮罩結構220(例如第二遮罩層222b)暴露於開口226的底部，如圖8A與圖8B所示。據此，第一圖案230與第二圖案234交替配置，並且藉由開口236而彼此相隔。 參閱圖9A與圖9B，接著，根據步驟125，經由開口236，蝕刻開口236之底部所暴露的第一遮罩結構222b的至少一部分。據此，根據步驟120，其包含上述的步驟121至125，延伸於第一方向D1的複數個第一構件240係形成於第一區210中的第一遮罩結構220中。此外，而後，移除犧牲層224。在一些實施例中，第一構件240皆具有相同寬度，並且以相同距離而彼此相隔，如圖9A與圖9B所示。此外，第二區212中的第一遮罩結構220的部分係不受蝕刻影響。 參閱圖10A與圖10B，根據步驟130，在第一遮罩結構220上方形成第二遮罩結構250。在一些實施例中，第二遮罩結構250可包含下遮罩層252a、中間遮罩層252b與上遮罩層252c依序堆疊於第一遮罩結構220上。在一些實施例中，可形成下遮罩層252a，以填充第一圖案240之間的空間。因此，由於下遮罩層252a而得到平坦表面。接著，在下遮罩層252a上依序形成中間遮罩層252b與上遮罩層252c。下遮罩層252a、中間遮罩層252b與上遮罩層252c可含有彼此不同的材料或是組成充分彼此不同的材料。該領域中具有通常技術者可輕易理解本揭露可包含基於給定應用之成本、時間、效能與處理考量而選擇單一硬遮罩或是雙層硬遮罩。 參閱圖10A與圖10B，在第二遮罩層250上方形成圖案化光阻254。圖案化光阻254可包含由進行例如但不限於習知光微影製程而形成的線，這是半導體製造領域已知的。應理解雖然圖10A與圖10B為簡化說明而繪示圖案化光阻254的數條線，然而可形成任何數目的線，這是該領域中具有通常技術者在考量本揭露之後可理解的。 參閱圖11A與圖11B，而後，經由圖案化光阻254，蝕刻第二遮罩層250的部分，例如上遮罩層252c的部分。據此，根據步驟141，複數個第三圖案260形成於第一區210中，以及複數個第四圖案262形成於第二遮罩結構250上方的第二區212中。在一些實施例中，第三圖案260延伸於第二方向D2，而第四圖案262延伸於第一方向D1。如圖11A所示，第二方向D1與第一方向D1不同。在一些實施例中，第一方向D1與第二方向D2形成夾角θ，並且夾角θ等於或小於90°，但本揭露不以此為限。再者，如圖11A與圖11B所示，相鄰對的第四圖案262之間的距離是相同的，並且相鄰對的第三圖案260之間的距離是相同的。在一些實施例中，可在第一區210與第二區212之間形成框架圖案264。更詳細而言，框架圖案264係位於第三圖案260與第四圖案262之間。在一些實施例中，框架圖案264環繞第三圖案260，並且該等第三圖案260皆與框架圖案264物理性接觸，但本揭露不以此為限。再者，框架圖案264係與第四圖案262相隔。在一些實施例中，框架圖案264的一部分係延伸於第一方向D1，如圖11A所示，以及框架圖案264的該部分與其相鄰的第四圖案262之間的距離係小於任何兩相鄰的第四圖案262之間的距離。在一些實施例中，框架圖案264的該部分與其相鄰的第四圖案262之間的距離可等於一預定值，例如形成第三圖案260、第四圖案262與框架圖案264的設計原則之最小間隔寬度。在一些實施例中，第三圖案260的寬度實質等於第四圖案262的寬度。在一些實施例中，框架圖案264的寬度係大於第三圖案260的寬度與第四圖案262的寬度，但本揭露不以此為限。 參閱圖12A與圖12B，形成另一犧牲層256或另一遮罩層256，以填充第三圖案260、第四圖案262與框架圖案264之間的空間，並且提供實質平坦的表面，如圖12B所示。在犧牲層256上方，形成另一圖案化光阻258。圖案化光阻258可包含由進行例如但不限於習知光微影製程而形成的線，這是半導體製造領域已知的。應理解雖然圖12A與圖12B為簡化說明而繪示圖案化光阻258的數條線，然而可形成任何數目的線，這是該領域中具有通常技術者在考量本揭露之後可理解的。 參閱圖13A與圖13B，而後，經由圖案化光阻258，蝕刻犧牲層256的一部分。據此，根據步驟142，複數個第五圖案270形成於第一區210中，以及複數個第六圖案272形成於第二遮罩結構250上方的第二區212中。在一些實施例中，第五圖案270延伸於第二方向D2，而第六圖案272延伸於第一方向D1。再者，第三圖案260與第四圖案270交替配置，並且第四圖案262與第六圖案272交替配置，如圖13A與圖13B所示。相鄰對的第五圖案270之間的距離是相同的，並且相鄰對的第六圖案272之間的距離是相同的。再者，相鄰的第三圖案260與第五圖案270之間的距離是相同的，以及相鄰的第四圖案262與第六圖案272之間的距離是相同的。在一些實施例中，可在第一區210與第二區212之間，形成框架圖案274。框架圖案274可覆蓋框架圖案264，但本揭露不以此為限。在一些實施例中，框架圖案274環繞第五圖案270，並且第五圖案270皆與框架圖案274物理性接觸，但本揭露不以此為限。再者，框架圖案274與第六圖案272相隔。在一些實施例中，第五圖案270的寬度係與第六圖案272的寬度實質相同。在一些實施例中，框架圖案274的寬度大於第五圖案270的寬度與第六圖案272的寬度，但本揭露不以此為限。在一些實施例中，第三圖案260的寬度、第四圖案262的寬度、第五圖案270的寬度與第六圖案272的寬度皆為相同的，但本揭露不以此為限。 參閱圖14A與圖14B，根據步驟143，第三圖案260、第四圖案262、第五圖案270、第六圖案272與框架圖案264和274皆轉移至第二遮罩結構250。據此，根據步驟140，其包含上述的步驟141至143，同時形成複數個第二構件242於第二區212中以及複數個第三構件244於第二遮罩結構250中的第一區210中。第二構件242延伸於第一方向D1，並且第三構件244延伸於第二方向D2。再者，在第一區210與第二區212之間，形成框架構件246。如圖14A與圖14B所示，第三構件244係與框架構件246接觸。框架構件246的至少一部分係與該等第二構件242其中之一相鄰。 參閱圖15A與圖15B，在一些實施例中，第二構件242、第三構件244與框架構件246係轉移至第一遮罩結構220。因此，在轉移第三構件244期間，切斷線形的第一構件240。因此，根據步驟150，同時形成複數個島構件280於第一區212中以及複數個線構件282於第一遮罩結構220中的第二區212中。此外，框架構件246自第二遮罩結構250轉移至第一結構220，以形成框架構件284。 參閱圖16A與圖16B，根據步驟160，島構件280、線構件282與框架構件284可自第一遮罩結構220轉移至基板200或目標層202，以形成複數個島結構290於第一區210中、複數個線結構292於第二區212中、以及框架結構294於第一區210與第二區212之間。 請繼續參閱圖16A與圖16B。根據本揭露的一些實施例，提供半導體結構20。半導體結構20包含的基板200/202，其具有第一區210與第二區212定義於其上、複數個島結構290位於第一區210中、複數個線結構292位於第二區212中、以及框架結構294位於第一區210與第二區212之間。島結構290、線結構292與框架結構294皆包含相同的材料。如圖16A與圖16B所示，島結構290配置於第一方向D1與第二方向D2，以形成陣列22。如上所述，第一方向D1與第二方向D2彼此不同，並且第一方向D1與第二方向D2形成的夾角θ可等於或小於90°。線結構292延伸於第一方向D1。框架結構294係與該等線結構292其中之一相鄰。框架結構294與其相鄰的線結構292之間的距離d1係大於兩相鄰的線結構292之間的距離d2，如圖16A與圖16B所示。 在本揭露的一些實施例中，第一方向D1中的兩相鄰對的島結構290之間的距離d A是相同的，以及第二方向D2中的兩相鄰對的島結構290之間的距離d B是相同的。如圖16A與圖16B所示，框架結構294環繞由島結構290形成的陣列22。在一些實施例中，框架結構294的寬度Wf係大於線結構292的寬度W1，但本揭露不以此為限。在本揭露的一些實施例中，半導體結構20另包含至少一虛擬結構(dummy structure)296位於島結構290其中之一與框架結構294之間。再者，虛擬結構296係接觸框架結構294，如圖16A所示。 在本揭露中，提供形成半導體結構10的方法。方法10包含藉由間隔倍增程序(pitch doubling process)而形成第一構件240於第一區210中，並且藉由雙重圖案化(double patterning)而形成第二構件242於第二區212中以及第三構件244於第一區210中。藉由整合兩個程序，可在第一區210中形成複雜且精細的島構件280，且同時在第二區212中形成細線構件282。據此，縮短製程期間。 相對地，在比較方法中，在第二區中形成線結構之前或之後，在第一區中形成島結構，因而該比較方法具有一些缺點，例如長製程期間且處理量有限。 本揭露的一些實施例提供一種半導體結構的製造方法。該製造方法包含以下步驟：提供具有第一區與第二區定義於其上的基板。在該基板上方，形成第一遮罩結構。在第一區中的第一遮罩結構中，形成延伸於第一方向的複數個第一構件。在該第一遮罩結構上方，形成第二遮罩結構。同時形成複數個第二構件在該第二區中的第二遮罩結構中以及複數個第三構件於第一區中的第二遮罩結構中。該等第二構件延伸於該第一方向，以及該等第三構件延伸於第二方向，該第二方向係與該第一方向不同。將該等第二構件與該等第三構件轉移至該第一遮罩結構，以同時形成複數個島構件於該第一區中以及複數個線構件於該第二區中。 本揭露的一些實施例提供一種半導體結構。該半導體結構包含基板，該基板具有第一區與第二區定義於其上、複數個島結構位於該第一區中、複數個線結構位於該第二區中、以及框架結構位於該第一區與該第二區之間。該等島結構係配置於第一方向與第二方向，以形成陣列。該第一方向與該第二方向係不相同的。該等線結構延伸於該第一方向。該框架結構係與該等線結構其中之一相鄰，以及該框架結構與其相鄰的線結構之間的距離係大於兩相鄰的線結構之間的距離。 雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。 再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
20 半導體結構
22 陣列
200 基板
202 目標層
210 第一區
212 第二區
220 第一遮罩結構
222a 第一遮罩層
222b 第二遮罩層
224 犧牲層
226 圖案化光阻
230 第一圖案
232 間隔物
234 第二圖案
236 開口
240 第一構件
242 第二構件
244 第三構件
246 框架構件
250 第二遮罩結構
252a 下遮罩層
252b 中間遮罩層
252c 上遮罩層
254 圖案化光阻
256 犧牲層
258 圖案化光阻
260 第三圖案
262 第四圖案
264 框架圖案
270 第五圖案
272 第六圖案
274 框架圖案
280 島構件
282 線構件
284 框架構件
290 島結構
292 線結構
294 框架結構
296 虛擬結構
D1 第一方向
D2 第二方向
dA 距離
dB 距離
W1 寬度
Wi 寬度
Wf 寬度
d1 距離
d2 距離
A-A’ 線
B-B’ 線
θ 夾角
參閱詳細說明與申請專利範圍結合考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為流程圖，例示本揭露實施例之半導體結構的製造方法。 圖2為流程圖，例示本揭露實施例之半導體結構的製造方法之步驟。 圖3為流程圖，例示本揭露實施例之半導體結構的製造方法之步驟。 圖4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A與16A為示意圖，例示本揭露實施例之半導體結構的製造方法之各個製造階段。 圖4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B分別為沿著圖4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A之線A-A'的剖面圖。 圖15B、16B分別為沿著圖15A、16A之線B-B'的剖面圖。

Claims (19)

  1. 一種半導體結構的製造方法，包括：提供一基板，該基板包括一第一區與一第二區定義於其上；形成一第一遮罩結構於該基板上方；在該第一區中的該第一遮罩結構中形成延伸於一第一方向的複數個第一構件；形成一第二遮罩結構於該第一遮罩結構上方；同時形成複數個第二構件於該第二區中及複數個第三構件於該第二遮罩結構中的第一區中，該等第二構件延伸於該第一方向且該等第三構件延伸於一第二方向，該第二方向係不同於該第一方向；以及轉移該等第二構件與該等第三構件至該第一遮罩結構，以同時形成複數個島構件於該第一區中及複數個線構件於該第二區中；其中形成該等第一構件另包括：形成複數個第一圖案於該第一遮罩結構上方；形成複數個間隔物於每一個第一圖案的側壁上方；形成複數個第二圖案於該第一遮罩結構上方；移除該等間隔物，以形成複數個開口於該等第一圖案與該等第二圖案之間；以及經由該等開口而蝕刻該第一遮罩結構，以形成該等第一構件。
  2. 如請求項1所述之製造方法，其中該第二遮罩結構填充該等第一構件之間的空間，以形成一平坦表面。
  3. 一種半導體結構的製造方法，包括：提供一基板，該基板包括一第一區與一第二區定義於其上；形成一第一遮罩結構於該基板上方；在該第一區中的該第一遮罩結構中形成延伸於一第一方向的複數個第一構件；形成一第二遮罩結構於該第一遮罩結構上方；同時形成複數個第二構件於該第二區中及複數個第三構件於該第二遮罩結構中的第一區中，該等第二構件延伸於該第一方向且該等第三構件延伸於一第二方向，該第二方向係不同於該第一方向；以及轉移該等第二構件與該等第三構件至該第一遮罩結構，以同時形成複數個島構件於該第一區中及複數個線構件於該第二區中；其中形成該等第二構件與該等第三構件另包括：形成複數個第三圖案於該第一區中及複數個第四圖案於該第二遮罩結構上方的該第二區中；形成複數個第五圖案於該第一區中及複數個第六圖案於該第二遮罩結構上方的第二區中，其中該等第三圖案與該等第五圖案係交替配置，以及該等第四圖案與該等第六圖案係交替配置；以及轉移該等第三圖案、該等第四圖案、該等第五圖案、與該等第六圖案至該第二遮罩結構，以形成該等第二構件與該等第三構件。
  4. 如請求項3所述之製造方法，其中該等第三圖案與該等第五圖案延伸於該第二方向，以及該等第四圖案與該等第六圖案延伸於該第一方向。
  5. 如請求項3所述之製造方法，其中相鄰的第三與第五圖案之間的距離係相同的。
  6. 如請求項3所述之製造方法，其中相鄰的第四與第六圖案之間的距離係相同的。
  7. 一種半導體結構的製造方法，包括：提供一基板，該基板包括一第一區與一第二區定義於其上；形成一第一遮罩結構於該基板上方；在該第一區中的該第一遮罩結構中形成延伸於一第一方向的複數個第一構件；形成一第二遮罩結構於該第一遮罩結構上方；同時形成複數個第二構件於該第二區中及複數個第三構件於該第二遮罩結構中的第一區中，該等第二構件延伸於該第一方向且該等第三構件延伸於一第二方向，該第二方向係不同於該第一方向；轉移該等第二構件與該等第三構件至該第一遮罩結構，以同時形成複數個島構件於該第一區中及複數個線構件於該第二區中；以及形成一框架構件於該第一區與該第二區之間。
  8. 如請求項7所述之製造方法，其中該等第三構件與該框架構件接觸。
  9. 如請求項7所述之製造方法，其中該框架構件的至少一部分係與該等第二構件其中之一相鄰。
  10. 如請求項7所述之製造方法，另包括將該等島構件與該等線構件自該第一遮罩結構轉移至該基板，以形成複數個島結構於該第一區中及複數個線結構於該第二區中。
  11. 如請求項7所述之製造方法，其中該第一方向與該第二方向包括一夾角，並且該夾角係等於或小於90°。
  12. 一種半導體結構，包括：一基板，包括一第一區與一第二區定義於其上；複數個島結構，位於該第一區中，該等島結構係配置於一第一方向與一第二方向以形成一陣列，其中該第一方向與該第二方向係彼此不同；複數個線結構，位於該第二區中，以及該等線結構延伸於該第一方向；以及一框架結構，位於該第一區與該第二區之間，該框架結構係與該等線結構其中之一相鄰，以及該框架結構與其相鄰線結構之間的一距離係大於兩個相鄰線結構之間的一距離。
  13. 如請求項12所述之半導體結構，其中該等島結構、該等線結構與該框架結構包括相同材料。
  14. 如請求項12所述之半導體結構，其中於該第一方向之相鄰對的島結構之間的距離係相同的，以及於該第二方向之相鄰對的島結構之間的的距離係相同的。
  15. 如請求項12所述之半導體結構，其中該框架結構環繞由該等島結構形成的該陣列。
  16. 如請求項12所述之半導體結構，其中該框架結構環的一寬度係大於該等線結構的一寬度，以及該框架結構的該寬度係大於該等島結構的一寬度。
  17. 如請求項12所述之半導體結構，另包括至少一虛擬結構位於該等島結構其中之一與該框架結構之間。
  18. 如請求項17所述之半導體結構，其中該虛擬結構係與該框架結構接觸。
  19. 如請求項12所述之半導體結構，其中該第一方向與該第二方向包括一夾角，並且該夾角係等於或小於90°。
TW106143696A 2017-11-09 2017-12-13 半導體結構及其製造方法 TWI660402B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/808,359 US20190139766A1 (en) 2017-11-09 2017-11-09 Semiconductor structure and method for preparing the same
US15/808,359 2017-11-09

Publications (2)

Publication Number Publication Date
TW201919098A TW201919098A (zh) 2019-05-16
TWI660402B true TWI660402B (zh) 2019-05-21

Family

ID=66327626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143696A TWI660402B (zh) 2017-11-09 2017-12-13 半導體結構及其製造方法

Country Status (3)

Country Link
US (2) US20190139766A1 (zh)
CN (1) CN109767977B (zh)
TW (1) TWI660402B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786444A (zh) * 2019-11-08 2021-05-11 长鑫存储技术有限公司 存储器及其形成方法
CN112786443A (zh) * 2019-11-08 2021-05-11 长鑫存储技术有限公司 存储器及其形成方法
CN113345800B (zh) * 2020-03-02 2022-09-09 长鑫存储技术有限公司 有源区阵列的形成方法及半导体结构
CN113594095B (zh) * 2020-04-30 2024-05-14 长鑫存储技术有限公司 半导体结构及其形成方法
US11444180B2 (en) * 2020-08-09 2022-09-13 Nanya Technology Corporation Method of forming uniform fin features
CN113097142B (zh) * 2021-03-30 2022-05-10 长鑫存储技术有限公司 一种图案化方法及半导体结构
US11990345B2 (en) 2021-03-30 2024-05-21 Changxin Memory Technologies, Inc. Patterning method and semiconductor structure
US20220375783A1 (en) * 2021-05-20 2022-11-24 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor device and method of fabricating the same
CN113964089B (zh) * 2021-09-29 2024-05-17 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113964088B (zh) * 2021-09-29 2024-05-17 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN114530450A (zh) * 2022-02-17 2022-05-24 福建省晋华集成电路有限公司 半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101368A (en) * 2009-06-23 2011-01-01 Nanya Technology Corp Patterning method
US20150056810A1 (en) * 2013-08-22 2015-02-26 Nanya Technology Corp. Method for semiconductor cross pitch doubled patterning process
TW201735168A (zh) * 2015-12-15 2017-10-01 台灣積體電路製造股份有限公司 半導體元件結構及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090074472A (ko) * 2008-01-02 2009-07-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101532012B1 (ko) * 2008-12-24 2015-06-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR101087835B1 (ko) * 2009-11-26 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR101096263B1 (ko) * 2009-12-29 2011-12-22 주식회사 하이닉스반도체 스페이서 패터닝 기술을 이용한 반도체 소자의 형성방법
GB2520687A (en) * 2013-11-27 2015-06-03 Seren Photonics Ltd Semiconductor devices and fabrication methods
JP2016149409A (ja) * 2015-02-10 2016-08-18 マイクロン テクノロジー， インク． 半導体装置
KR102370284B1 (ko) * 2015-07-24 2022-03-07 에스케이하이닉스 주식회사 반도체장치의 패턴 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101368A (en) * 2009-06-23 2011-01-01 Nanya Technology Corp Patterning method
US20150056810A1 (en) * 2013-08-22 2015-02-26 Nanya Technology Corp. Method for semiconductor cross pitch doubled patterning process
TW201735168A (zh) * 2015-12-15 2017-10-01 台灣積體電路製造股份有限公司 半導體元件結構及其形成方法

Also Published As

Publication number Publication date
CN109767977B (zh) 2021-03-26
US20190139767A1 (en) 2019-05-09
CN109767977A (zh) 2019-05-17
US20190139766A1 (en) 2019-05-09
US10553433B2 (en) 2020-02-04
TW201919098A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
TWI660402B (zh) 半導體結構及其製造方法
KR102250656B1 (ko) 반도체 소자의 패턴 형성 방법
TWI528459B (zh) 具有多重寬度之鰭片之元件及用於形成該鰭片之方法
KR101849451B1 (ko) 반도체 디바이스 및 반도체 핀 제조 방법
US10923402B2 (en) Semiconductor device and method of manufacturing the same
KR20150137025A (ko) 이중 패터닝을 사용한 자기-정렬 나노와이어 형성
US9269606B2 (en) Spacer enabled active isolation for an integrated circuit device
CN106816364B (zh) 形成包括焊盘部分和线部分的精细图案的方法
CN109309091A (zh) 图案化方法
US20210242013A1 (en) Patterned structure
TWI726370B (zh) 具有縮減臨界尺寸的半導體元件及其製備方法
US10332749B2 (en) Method for preparing a semiconductor pattern having semiconductor structure of different lengths
TWI701739B (zh) 半導體結構的製備方法
TWI818085B (zh) 半導體裝置與其製作方法
JP2012038848A (ja) 半導体装置および半導体装置の製造方法
US10262862B1 (en) Method of forming fine interconnection for semiconductor devices
TWI538015B (zh) 半導體元件的製作方法
US10147611B1 (en) Method for preparing semiconductor structures
US20160027783A1 (en) Production method for semiconductor device
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
US20200075741A1 (en) Semiconductor device and method for manufacturing the same
TWI527196B (zh) 半導體結構及其製造方法
TWI716055B (zh) 具有精細圖案的半導體元件結構及其製備方法
US9553026B1 (en) Semiconductor device and method for fabricating the same
JP2013258186A (ja) 半導体装置の製造方法