TWI657480B - 具壓應力之矽基板及其製造方法 - Google Patents

具壓應力之矽基板及其製造方法 Download PDF

Info

Publication number
TWI657480B
TWI657480B TW104120363A TW104120363A TWI657480B TW I657480 B TWI657480 B TW I657480B TW 104120363 A TW104120363 A TW 104120363A TW 104120363 A TW104120363 A TW 104120363A TW I657480 B TWI657480 B TW I657480B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
main surface
diffusion layer
heterostructure
Prior art date
Application number
TW104120363A
Other languages
English (en)
Other versions
TW201601193A (zh
Inventor
張耀中
梁智欽
徐文慶
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Publication of TW201601193A publication Critical patent/TW201601193A/zh
Application granted granted Critical
Publication of TWI657480B publication Critical patent/TWI657480B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種異質結構包括：一基板，具有一第一主表面、一第二主表面、從該第一主表面延伸入該基板一距離之一擴散層；以及一磊晶層，設置於該基板之該第二主表面上。上述異質結構係隨著製作其之方法所揭露。

Description

具壓應力之矽基板及其製造方法 【相關申請的交叉引用】
本申請要求於2014年6月25日提交的美國臨時專利申請62/016,973的優先權。此臨時申請通過參考的形式合併到本申請中。
本發明係關於一種矽基板及其製造方法，尤指一種具壓應力之矽基板及其製造方法。
氮化物半導體例如用於創造新的固態照明、用於無線通信之高效放大器、具有空前的低損耗之先進的電力電子元件，大陣列之新高性能元件。
在半導體材料中，氮化鎵(GaN)已經顯示出具有良好的導電性，導熱性和熱穩定性。此外，由於其寬的能隙，氮化鎵能夠在綠色到紫色波長發射並且也適合作為全色發光元件。然而，用於GaN的磊晶成長之典型的基板，如矽基板分別具有晶格常數和熱膨脹係數的巨大差異，即17%和46%；導致了生產期間或之後之大的應力。由於這些過量的拉伸應力，異質結構的彎曲/翹曲或破裂可能會發生在GaN的磊晶薄膜成長完成後之冷卻過程中，而導致元件產量的降低。例如，第1圖繪示習知在矽基板上之GaN磊晶成長所產生的一個異質結構10之剖面圖。如圖所示，由於在晶格常數 和熱膨脹係數的差異，所形成之異質結構可表現出具有一凹主表面12的GaN層之彎曲/翹曲。採用藍寶石(氧化鋁)基板可能有相同的問題(16%的晶格錯配和34%的熱膨脹係數差異)，以及具有較高的成本。此外，碳化矽(SiC)也可以用作為基板(3.5%的晶格錯配和25%的熱膨脹係數差異)。然而，SiC的成本太高不敷一般商業目的使用。
在一方面，本文中揭露的實施例涉及一種異質結構，包括：一基板，具有一第一主表面、一第二主表面、從該第一主表面延伸入該基板一距離之一擴散層；以及一磊晶層，設置於該基板之該第二主表面上。
在另一方面，本文中揭露的實施例涉及一種製作異質結構之方法，該方法包括：提供具有一第一主表面及一第二主表面之一基板；以約1200度至1300度之間的溫度加熱存在p型或n型摻質之該基板，以形成從該第一主表面延伸入該基板一深度之一擴散層；於該之第二主表面上沈積一磊晶層。
在另一方面，本文中揭露的實施例涉及一種製作異質結構之方法，該方法包括：提供具有一第一主表面及一第二主表面之一基板；以1200度至1300度之間的溫度加熱存在p型或n型摻質之該基板，以形成由該第一主表面及該第二主表面延伸入該基板一深度之擴散層，其中該擴散層在該基板之一非擴散層之任一側。
本揭露的其它方面和優點從下面的描述和所附的權利要求書將為顯而易見。
10‧‧‧異質結構
12‧‧‧凹主表面
20‧‧‧基板
22‧‧‧擴散層
24‧‧‧非擴散層
26‧‧‧凹主表面
28‧‧‧凸主表面
300‧‧‧半導體裝置異質結構
301‧‧‧基板
301a‧‧‧非擴散層
301b‧‧‧底部區域
301c‧‧‧頂部區域
303‧‧‧磊晶層
307‧‧‧緩衝層
410‧‧‧階段
411‧‧‧基板
411a‧‧‧第一主表面部
411b‧‧‧第二主表面
413‧‧‧厚度
420‧‧‧階段
421a‧‧‧第一擴散層
421b‧‧‧第二擴散層
423‧‧‧非擴散層
430a‧‧‧階段
433‧‧‧虛線箭頭
440‧‧‧階段
441‧‧‧緩衝層
443‧‧‧磊晶層
510‧‧‧階段
520‧‧‧階段
521‧‧‧基板
521a‧‧‧擴散層
521b‧‧‧擴散層
523‧‧‧非擴散層
530a‧‧‧階段
530b‧‧‧階段
531‧‧‧基板
531a‧‧‧已切片的基板
531b‧‧‧已切片的基板
533‧‧‧虛線箭頭
540‧‧‧階段
541‧‧‧緩衝層
543‧‧‧GaN層
600‧‧‧基板
601‧‧‧損傷層
603‧‧‧上層
700‧‧‧基板
701‧‧‧保護層
703‧‧‧上層
800‧‧‧基板
801‧‧‧損傷層
803‧‧‧擴散層
805‧‧‧保護層
807‧‧‧非擴散層
1001‧‧‧矽基板
1003‧‧‧平坦區域
1005‧‧‧過渡寬度
1007‧‧‧界面
1009‧‧‧矽磊晶層
1011‧‧‧矽基板
1103‧‧‧擴散層
1105‧‧‧矽基板
1107‧‧‧界面
第1圖繪示習知在矽基板上之GaN磊晶成長所產生的一個異質結構之剖面圖。
第2圖繪示根據本發明的一個或多個實施例之具有擴散層之基板的剖面圖。
第3圖是根據本發明的一個或多個實施例的異質結構的半導體裝置之剖面圖。
第3A圖是根據本發明的一個或多個實施例的異質結構的半導體裝置之剖面圖。
第4圖為根據本揭露的一個或多個實施例表示在Si基板製造III-V族化合物層的方法之具有剖面圖之流程圖。
第5圖為根據本揭露的一個或多個實施例表示在Si基板製造III-V族化合物層的方法之具有剖面圖之流程圖。
第6圖繪示根據本揭露的一個或多個實施例的一個損傷層施加到基板之後的基板之剖面圖。
第7圖繪示根據本揭露的一個或多個實施例的一個保護層施加到基板之後的基板之剖面圖。
第8圖繪示根據本發明的一個或多個實施例之具有損傷層、擴散層及保護層之基板的剖面圖。
第9圖繪示的實驗數據示出了施加III-V族層以形成異質結構之前的用於減輕基板之彎曲/弓起之傳統方法之電阻率結果。
第10圖繪示根據本發明的一個或多個實施例之當擴散製程施加到基板 之實驗數據。
第11圖是比較繪示在第10圖和第11圖的兩個例子之電阻率對深度作圖。
本發明的一個或多個實施例一般涉及半導體異質結構，其具有沈積/成長在基板之III-V族化合物，例如GaN或AlN之磊晶層之半導體異質結構及其製作方法。一般而言，此揭露的異質結構和方法可以使用矽(Si)，藍寶石(Al2O3)和碳化矽(SiC)作為基板。
傳統上，當磊晶層的材料為GaN(或其他的III-V族化合物)時，不同的基板與磊晶層在晶格常數和熱膨脹係數的差異，針對不同基板分別是：對於矽基板(17%、46%)；對於藍寶石基板(16%、34%)，以及對於SiC基板(3.5%、25%)。雖然SiC基板具有最小的晶格常數錯配和最小的熱膨脹係數，但它們也比其他的基板昂貴得多。由於基板與磊晶層之間的晶格常數和熱膨脹係數差異，如果磊晶層直接成長在一個不根據本揭露調整的基板上，異質結構內將產生應力場。具體地，當在基板上成長磊晶層時，通過GaN磊晶層的晶格錯配以及熱膨脹係數的差異，該基板變得有應力產生。然後，當在GaN磊晶層隨著矽基板被完整成長和冷卻時，GaN磊晶層比在冷卻之前由於大的熱膨脹係數而對矽基板造成更大的拉伸應力。因此，該異質結構的矽基板的可能彎曲及/或破裂。如上所討論的，這些應力場可導致晶片翹曲及/或破裂，使得處理困難並可能損害裝置的性能。
在一些實施例中，通過在矽基板與磊晶層之間設置一緩衝層，可防止所述異質結構彎曲/翹曲及/或破裂。因此，在一個或多個實施例 中，具有黏彈性材料之緩衝層可結合使用，矽基板、藍寶石基板等。例如，用於這些基板和此揭露的III-V族化合物之合適的緩衝層可包括氮化鋁(AlN)。根據本揭露之一個或多個實施例之緩衝層可以減少矽基板與磊晶層之間的晶格錯配所造成的應力。但是，即使具有一個緩衝層以減小晶格及/或熱膨脹係數錯配，但應力場可能太大而無法克服彎曲及/或破裂。另外，緩衝層在為了成長有良好品質之磊晶層而必須具有良好的晶格結構；因此，它仍然需要高溫晶體成長的處理，而這是複雜且昂貴的。在一些實施例中，本文所討論的基板在本文所揭露的任何方法的應用之前可以摻雜成p型或n型。揭露於此的任何方法之應用之前，所討論的基板的幾何形狀大致為直徑為約四英寸之圓形，厚度為約500微米至約1000微米。貫穿本揭露所討論的基板/異質結構的「主表面」意指包含基板/異質結構的直徑或表面(即較長尺寸的表面)，而表面包圍基板/異質結構的厚度表面(即圓形的基板/異質結構之側邊緣)可以被稱為「二次表面」。在一些實施例中，本文揭露的方法可以在相對低的成本上有利地生產具有實質平坦的主表面的半導體異質結構。
如上所述，由於晶格常數錯配和熱膨脹係數的差異，III-V族化合物的異質結構磊晶地施加到基板上和如果不進行處理，在由磊晶施加層引起的應力下將趨向彎曲/弓起。換言之，所述異質結構的主表面變為擁有該磊晶施加層之具有凹狀表面之略微杯狀。在磊晶層沈積到所述基板之前，本揭露內容的一個或更多個實施例涉及在基板的主表面引起彎曲/弓起之方法。因此，當該磊晶層隨後沈積在預彎曲/弓起的基板之該凸狀主表面時，其合成的彎曲/弓起可以實質上抵消先前在基板上所引起的彎曲/弓 起，以便最終創建一個實質上平坦的異質結構。
本揭露的一個或多個實施例採用以下技術中的至少一個以在基板施加一個彎曲/低頭及/或減少由其形成在異質結構的彎曲/弓起：(1)在基板上創建一損傷層、(2)應用摻質在基板內形成擴散層、以及(3)在基板施加保護層。在一些實施例中，可以使用所有三種技術的組合。在一個或多個實施例中，不同的技術可以被混合和匹配取決於具體情況，即使用(1)和(3)，即用(2)和(3)，及/或使用(1)和(2)。下面的部分提供了關於上述三個各自的技術之更多見解。
施加摻質以形成擴散層
在一個或多個實施例中，應用摻質通過擴散過程以形成在基板內的擴散層可被作為一種在III-V族化合物的磊晶沈積之前在基板引起彎曲/弓起的技術。根據本發明的一個或多個實施例中，任一基板的上主表面可以被摻雜或基板的下主表面可被摻雜，或基板的二者主表面都可以被摻雜以形成從擴散層延伸入該基板一個厚度。在一個或多個實施例中，該基板的至少一個擴散層的可以是p++摻雜的。但是，摻質不必限於p型摻質，可能例如是n型摻質以形成n++摻雜的擴散層。如本文所使用的，「p」或「n」後的加號表示具有p++/n++摻雜的基板具有之摻質的水平或濃度比的p+/n+摻雜的基板或p/n型摻雜的基板所具有的摻質高。因此，p+/n+基板具有的摻質的濃度高於P/N基板。
所使用的摻質，在一般情況下，可以包括但不限於：硼、磷、碳、鍺、氮、砷、鎵和鋁。通過將在後面解釋的擴散過程，由於固溶硬化效果，基板的p++/n++摻雜形成在基板內摻質的一擴散層，並增加基板 的強度。具體地，當摻質加到基板時，摻質能夠擴散到基板的基質中，以形成一個間隙固溶體，其中摻質佔據在基體基底基質(bulk substrate matrix)內的間隙空間。在一些實施例中，由於固體-固體擴散的自然限制，摻質的濃度在表面為最高，且隨著深入到基板而減少。
此外，當摻質被施加到一個基板的(多個)主表面上以形成在其中之擴散層時，由於摻質有限的穿透深度，隨著具有擴散層形成凹主表面之主表面(多個)與其它主表面為一個凸面(如果選擇地只施加到基板的一個主表面)，基板容易彎曲/弓起。第2圖繪示何謂透過p++/n+摻雜使得基板引起「彎曲/弓起」之實施例。在第2圖中，一個p型或n型基板20之底部已分別被p++摻雜或n-++摻雜，以形成在其中之擴散層22。仍保持不被重摻雜(即由於摻質有限的穿透深度仍保持P/N型的該層)之層可稱為非擴散層24。隨著重摻雜的擴散層22包圍該凹主表面26和非擴散層24包圍凸主表面28，該擴散層從而在基板引起造成基板20彎曲/弓起之應力。沒有被理論所束縛，據信基板的彎曲/弓起可能會導致因為高摻質濃度導致在引起應力之基板中形成更強及更硬的擴散層而易於彎曲弓起基板。
根據本發明的一個或多個實施例中，一個具有擴散層在其頂部或底部區域之基板可以具有分別在基板的頂部或底部的凹主表面。因此，假使該擴散層是在基板的上部區域內(在向上的基板的凹主表面)，所述基板也可以上下翻轉，即180度，使得該基板的凹主表面現在是向下的並使得一磊晶層可塗敷在相反於擴散層的凸主表面。接著，當磊晶層沈積在彎曲/弓起的基板之凸主表面(即相反於擴散層的主表面)，因為磊晶層傾向於引起相反的彎曲/弓起，導致形成的異質結構可以實質上是平坦的。也就是 說，平坦的異質結構是從具有擴散層之彎曲/弓起的基板與磊晶層的應用/成長所引起的彎曲/弓起的產物。此外，在一些實施例中，在其上的沈積/成長磊晶層之前，通過已知方法，該凸表面可被蝕刻，拋光，或研磨而在表面呈現平坦。
如上所述，也可以在基板的兩個頂部和底部表面上施加摻質，從而形成兩個分別被未摻雜或輕摻雜的基板層(即非擴散層)隔開的擴散層。在這種特殊情況下，該基板趨於彎曲/弓起使得該凹主表面是其中具有更高的濃度摻質的主表面。例如，如果基板的第一主表面周圍的區域具有比基板的第二主表面的周圍的區域更高的摻雜濃度，所述基板的第一主表面將是凹的。據此，萬一在第二主表面周圍的區域的摻質濃度大於第一主表面周圍的區域，所述基板的第二主表面將是凹的。雖然，在一些實施例中，由於摻質的運用所建立的應力，每個主表面具有施加於其的摻質可能成為凹主表面。此外，所屬領域通常知識者將理解，如果基板的兩面被進行摻雜，它們可以這樣同時或分開進行。例如，基板的一個主表面可以被阻止摻質摻入/擴散的材料所屏蔽，而留下基板的另一表面和區域成為摻雜的；或者如果摻質被直接施加到用於摻雜的表面上，僅一個表面可具有向其施加的摻質。
在本發明的一個或多個實施例中，基板之兩個主表面可以是如上述之p++或n++摻雜的以便在該基板的上和的下部區域內形成擴散層。由於摻質的滲透到基板超過一定深度的能力有限，非擴散層(即未摻雜或輕摻雜層)可以被夾在兩擴散層之間。摻質滲透的深度，通常可以(到一個點)通過增加溫度及/或增加用於摻質應用的時間來增加。進一步地，在一些 實施例中，這些主表面之一包括擴散層的部分可以研磨或使用鋸，切片，或其它裝置以便產生一個較薄的擴散層。但應進一步注意的是，磨削區別於噴砂打磨。如下所示，雖然噴砂打磨也能夠降低基板的厚度，噴砂打磨的過程中也在基板上加上濃厚的材料。另一方面，研磨則單純地除去基板的厚度的。在一些實施例中，在磊晶層被沈積以進一步降低磊晶層與基板之間的晶格錯配且並進一步在磊晶成長過程中降低拉伸應力之前，可施加一緩衝層在擴散層的該研磨主表面上。
第3圖是根據本發明的一個或多個實施例的半導體裝置異質結構(300)。該半導體裝置異質結構包括基板(301)，磊晶層(303)，和緩衝層(307)。基板301已被p++摻雜到一定深度，以形成在底部區域(301b)之擴散層，而基板301的上部區域是一個非擴散層301a且保持p型。磊晶層(303)已被施加而相鄰於非擴散層(301a)，且緩衝層(307)被佈置在非擴散層(301a)和磊晶層(303)之間。在一些實施例中，該緩衝層307可以不存在，在這種情況下，磊晶層303可直接在非擴散層301a上沈積/成長。
在一些實施例中，成長在基板(301)(或緩衝層307)上的磊晶層(303)通常由III-V族化合物(如此命名是因為它們是由元素週期表中包括III和V族組元素所組成的化合物)所製成，其具有寬的能隙，高電子遷移率和高物理強度特性，並因此可應用於發光元件，高功率元件或高頻元件。例如，該磊晶層(303)可以是氮化鎵(GaN)磊晶層或氮化鋁(AlN)磊晶層。
第3A圖繪示根據本發明的一個或多個實施例的半導體裝置異質結構(300)。在第3A圖中，類似的元件具有如第3圖所示之匹配的數字。該半導體裝置異質結構包括基板(301)，磊晶層(303)，和緩衝層(307)。基板 301已被p++摻雜到一定深度，以形成在底部區域(301b)以及頂部區域(301c)之擴散層，而基板301的中間區域是一個非擴散層301a且保持p型。磊晶層(303)已被施加而鄰接於頂部區域(301c)，且緩衝層(307)被佈置在頂部區域(301c)和磊晶層(303)之間。在一些實施例中，該緩衝層307可以不存在，在這種情況下，磊晶層303可直接在頂部區域301c上沈積/成長。在一些實施例中，頂部區域301c中的擴散層，鄰接於磊晶層303，可以比底部區域301b的擴散層更薄。
第4圖為根據本揭露的一個或多個實施例表示在Si基板涉及研磨/切片擴散層以製造III-V族化合物層的方法的流程圖。參照第4圖，該方法開始於階段410，其中提供一個矽基板411。雖然在第4圖中未示出，該基板411可經過習知和傳統之涉及化學蝕刻或其他蝕刻型製程(即拋光)「蝕刻」流程，其可以被執行以去除殘留的表面損傷、使光滑及清潔該基板411的主表面(411a和411b)。
在階段410，通常使用p型或n型的矽基板411。矽基板包括第一主表面411a和第二主表面411b。在這個例子中，p型矽基板只是為了說明的目的。的矽基板411具有一個厚度413(即沿一個次表面的距離)。在一些實施例中，厚度413，例如可以大於或等於500微米。進一步地，在一些實施例中，該基板411可為大約4英寸的直徑(即沿著主表面的距離)。
在本揭露的一個或多個實施例中，該第一主表面部411a和第二主表面411b可各為是矽的{111}表面。如根據米勒指數定義，矽的{111}表面可以通過沿{111}晶格面剖開或切割矽來獲得。在本揭露的其他的實施例中，該第一主表面部411a和第二主表面411b可各為是矽的{100}表面。如 根據米勒指數定義，矽的{100}表面可以通過沿{100}晶格面剖開或切割矽來獲得。
在特殊的實施例中，該矽基板411可選擇為具有{111}表面，因為此配置具有相對於一特定保護層之相對小的錯配，該保護層可以一些製程形成在該矽的{111}表面。雖然可以使用由表面所定義之不同的晶格平面的矽，所屬領域通常知識者將會認識到某些參數，即使用的摻質類型、摻雜時間等等，可能需要根據該錯配的性質和使用之暴露的主表面來進行調節。
在階段420中，兩個主表面411a，411b上(可見於階段410)和環繞區域可通過擴散過程摻雜p++/n++。摻質可以包括但不限於：硼、磷、碳、鍺、氮、砷、鎵和鋁。在一些實施例中，擴散過程可以從約5小時持續至約400小時。在一些實施例中，根據本揭露的擴散過程可以發生在溫度約1200℃至約1500℃。在一些實施例中，根據本揭露的擴散過程可以使得的p++/n++摻雜到矽基板之深度大約為20-250微米。然而，所屬領域通常知識者將理解，摻雜深度可以相對於時間變化，其取決於所使用的具體摻質和條件。
在本發明的一個或多個實施例中，該擴散/摻質材料可以是固體(例如，包含摻質像硼砂玻璃之擴散片)，液體及/或氣體(例如，氯氧化磷(POCl3))。所述的POCl3是一個深擴散原料，其在進入管式爐前為液體、在管式爐加熱後為氣體。在一些實施例POCl3可以用作液體(或被加熱時為氣體)磷源，其中所述磷充當對矽基板之n型摻質。在一些實施例中，硼砂玻璃(也稱為硼酸鈉、四硼酸鈉、和四硼酸二鈉)可以被作為固體擴散/摻質材料。 例如，硼砂玻璃材料可以被施加到基板的一個主表面，接著在上述條件下加熱到擴散硼進入基板作為p型摻質。
在一個或多個實施例中，擴散可通過在所需的摻質存在下以加熱基板來進行。也就是說，摻質可通過控制摻質的在基板表面的表面濃度，加熱溫度，和擴散時間而擴散到指定的深度。在一個或多個實施例中，所述基板可在約200℃至800℃放入爐中，而對於一個預沈積的溫度可以為約1100℃-1200℃，摻質擴散進入基板之溫度可約為1200℃-1500℃，或更具體地約為1200℃-1300℃。
在摻雜/擴散過程結束時，第一擴散層421a可從第一表面411a開始並延伸到基板411的一深度所形成，且第二擴散層421b可從第二表面411b開始並延伸到基板的一深度所形成。當摻質的穿透深度是有限的，基本上不包含附加摻質(即只有初始基板材料)之非擴散層423可被夾在第一擴散層421a和第二擴散層421b的中間。
在階段430a上，所述第一擴散層421a上可受到研磨/切片，以便創造一個更薄、更平坦(如果擴散過程造成的表面成為凹表面)之第一擴散層421a。虛線箭頭433示出了研磨的程度。因此，在階段430的研磨後，所述第一擴散層431a的可能比第二擴散層421b的厚度小。在一些實施例中，所述研磨/切片可以從主表面移除約5至40微米、或約15-30微米。
在階段440中，緩衝層441可以沈積在第一擴散層421a(可見於階段430b，在這種情況下，其為預先研磨層)的表面上。該緩衝層441可以是，例如，是AlN或結構相似(即相似的晶格常數、組成等)於矽基板以及將被磊晶地施加/成長的III-V族化合物兩者的其他材料。隨後，磊晶層443包括 可以成長在緩衝層441之III-V族化合物。在其他實施例中，所述緩衝層可以省略，且該磊晶層可被直接施加到第一擴散層421a的表面上。在一些實施例中，所得的半導體異質結構可以是實質上平坦的並且具有降低之裂痕可能性。
在一個或多個實施例中，如由本領域技術人員熟知的，沈積該緩衝層及沈積該磊晶層係由選自化學氣相沈積、電化學沈積、氣液固沈積、汽相傳輸沈積、溶膠-凝膠法、原子層沈積、電漿增強原子層沈積、及其組合所組成之群組中之方法所完成。
根據本發明的一個或多個實施例中，一個具有頂部和底部之擴散層的基板也可沿兩擴散層之間的中心平面切片，即該中央平面位於沿兩個擴散層之間的非擴散層。在此實施例中，兩半的基板係由該切片所構成，每個都具有一個包括一個擴散層之主表面和一個包括一個非擴散層之主表面。由於基板的各主表面上的擴散層，經切片，二基板可隨著每個具有包括它的擴散層之凹表面所形成。上半可以翻轉，即旋轉180度，以便下半部看起來大致相同。接著，當磊晶層沈積在兩個向下彎曲/弓起的半部的未摻雜的切片表面(在擴散層表面相反)上時，由於磊晶層的向上彎曲/弓起傾向，最終兩個異質結構實質上是平坦的。也就是說，實質上平坦的異質結構可以是引起彎曲/弓起的擴散層抵消由所施加的磊晶層所引起的彎曲/弓起之一種產物。在一些實施例中，在沈積磊晶層以進一步減少在磊晶成長製程時的晶格錯配和拉伸應力之前，一緩衝層可被沈積在兩個向下彎曲/弓起的半部的頂部(即在非擴散面)。
第5圖為根據本揭露的一個或多個實施例表示在基板包括 沿著兩擴散層之間的中央平面切片以製造III-V族化合物層的方法的流程圖。所繪示的方法類似於參考第4圖所討論到的加上一些修改。因此，為簡潔起見可以省略了已經描述的步驟及/或細節。例如，階段510和階段520對應的是在第4圖的階段410和階段420所討論的。因此，階段520示出了一個具有兩個擴散層521a和521b的基板521和一個是由p型矽基板構成的p++摻雜所製備的非擴散層523。
階段530a與第4圖階段430a有很大不同。不像研磨擴散層的一部分，以減少其厚度(參考第4圖430a)，在階段530a上的基板531被沿虛線箭頭線533切成兩個已切片的基板531a和531b，該虛線箭頭533位於並通過一個非擴散層523並靠近基板531的中央厚度。在一些實施例中，切片可通過使用機械鋸，激光切割，或類似物來完成。此外，自動化技術可以較佳地確保切片的準確性(即沿著基板的中心厚度均勻切片)。
階段530b繪示了一個從階段530a的切割產生的已切片的基板531b。如可以看到的，由於擴散層521b只存在於已切片的基板531b的一側，該二分之一基板531b隨著包括擴散層521b之凹主表面而被彎曲/弓起。同樣地，已切片的基板531a在切開處隨著包括擴散層521a之凹主表面而被彎曲/弓起。以這種方式，可以創建出二基板。
在階段540，緩衝層541可以形成於已切片的基板531b的非擴散層523上。在一些實施例中，如上所討論的，可省略沈積緩衝層541。此外，採用磊晶成長，例如GaN層543可以沈積在緩衝層541的頂部。可替代地，該GaN層可以直接沈積到已切片的基板531b的非擴散層523上。因此，在階段540中，在二分之一基板531b最初引起的彎曲/弓起抵銷從磊晶層所引 起的彎曲/弓起，以形成實質上平坦的異質結構。
損傷層
在一個或多個實施例中，可通過在基板的主表面的進行噴砂打磨創造出損傷層。在噴砂打磨過程中，該基板之原本光滑主表面由緻密顆粒的加壓轟擊所粗糙化。用於噴砂打磨之緻密顆粒材料可以包括，但不限於碳化矽，氧化鋁，及/或二氧化矽。通常，任何比所述基板緻密的材料都可用於噴砂打磨。雖然基板的一定厚度可被噴砂的結果所鑿去，但噴砂也會在基板上沈積至少一些緻密顆粒材料例如碳化矽，氧化鋁，及/或二氧化矽。在一個或多個實施例中，磨料噴射可以與從0.1-0.3兆帕(Mpa)，並在室溫範圍的壓力下進行。
第6圖繪示根據本揭露的一個或多個實施例的一個損傷層601施加到基板600之後的基板600。如圖所示，基板600的下層具有損傷層601，而上層603基本上保持不變。該損傷層601的存在引起基板600的壓應力。
因此，如果一個磊晶層隨後成長/沈積在損傷層對面的基板主表面(例如，上層603在第6圖的面)，因為沈積的磊晶層的傾向於引起造成相對於損傷層引起的壓縮應力之反方向之弓起/彎曲的拉伸應力，該異質結構可變成實質上是平坦的。換句話說，該平坦的異質結構是由損傷層引起抵消的壓縮應力以及磊晶層引起的拉伸應力的結果。所屬領域通常知識者將理解什麼構成實質上平坦。具體而言，從一個特定的技術到另一個，平坦度的要求可能會發生變化。
保護層
最後，也可被認為是一個應力調整層之保護層可以形成/施加在一基板之所需的磊晶沈積主表面之相反的主表面上，以減少在基板上由III-V族化合物層的磊晶沈積所形成的異質結構之彎曲/弓起及裂痕。例如，已轉讓給本受讓人並在這裡通過引用併入之申請日為2015年6月9日之美國專利申請第14/734,779討論使用保護層以減少在基板上由III-V族化合物層的磊晶沈積所形成的異質結構之彎曲/弓起之應力。在一個或多個實施例中，所述保護層可包括至少一種玻璃、非結晶、及/或黏彈性材料，例如多晶矽、金屬矽化物、二氧化矽或氮化矽。該金屬矽化物可以是過渡金屬矽化物，如NiSi、Ni2Si、NiSi2、矽化鎢、矽化鈦、矽化鉭、矽化鉬等等。由於多晶矽或金屬矽化物材料具有良好的熱機械效應而基板可由此得到更好的保護。
本發明中使用的黏彈性材料的特性包括當應力是固定時隨時間減少應力，使得可調整由任何晶格錯配的應力場。例如，當在矽基板上成長GaN時，由於GaN的晶格常數比矽小，所述矽基板將被應力所壓，氮化鎵將受到拉伸應力，並且預先設置於該基板底部的保護層可先減少應力場的影響。
然後，當在GaN磊晶層的成長完成後，將GaN磊晶層與矽基板一起冷卻下來。由於大的熱膨脹係數，冷卻時氮化鎵受到更大的拉伸應力(冷收縮)，且矽基板受到的壓力更大以導致彎曲和裂紋現象。然而，隨著應力調整和保護層的保護，可釋放應力。
另外，由於構成保護層的黏彈性材料具有玻璃狀非結晶形結構，且不同於一個習知的結晶緩衝層。因此，該保護層可由低溫製程而 得，其為更簡單的並具有不需經過為了成長晶體之高溫處理之更低的成本。另外，由於保護層是一種非結晶形結構，保護層將不會造成晶格錯配的問題且適用於各種基板。因此，對於基板的選擇將是更廣泛的，因此其為應用等級。在某些實施例中，該保護層可以在900℃至1100℃之間的溫度下使用熱氧化法，或在350℃至450℃之間的溫度下使用化學氣相沈積氧化法施加到基板上。在更特別的實施例中，所述保護層包括非結晶形二氧化矽，其可使用熱氧化製程或使用化學氣相沈積施用。
第7圖繪示根據本揭露的一個或多個實施例的一個保護層701施加到基板700的下主表面之後的基板700。如圖所示，基板700的下層具有保護層701，而上層703基本上保持不變。
在本揭露的一個或多個實施例中，磊晶層被施加到基板的特定的主表面，並且施加/成長磊晶層前，該保護層施加到該基板之相反的主表面上。在一個或多個實施例中，磊晶層和保護層的熱膨脹係數兩者都大於基板，或者兩者都小於基板。
摻質/損傷/保護層的結合
如上所述，在一些實施例中，擴散層、保護層及損傷層概念的組合也可被用來產生實質上平坦的異質結構。例如，在基板的一側或兩側上轟擊創造一個損傷層後，摻質可以添加到基板的一側或兩側上。如果摻質添加於基板的兩個損傷的主表面，摻雜/擴散過程會導致損傷層具有的摻質在每個損壞主表面下擴散入該基板一深度/厚度。在一些實施例中，該基板可以被切片，形成兩個已切片的基板，每一個具有在一個主表面上的一個損傷層，從該損壞的主表面之下一深度具有一擴散層，沿著被切片 的主表面之下一個深度具有一非擴散層。在一些實施例中，保護層可以被添加到該損傷層，GaN(或其他III-V族化合物)層可磊晶地成長在切片主表面上以產生實質上平坦的異質結構。在其他實施例中，保護層可被省略，GaN(或其他III-V族化合物)層可磊晶地成長在切片主表面上以產生實質上平坦的異質結構。
在另一實施例中，轟擊基板的單一主表面而形成損傷層之後，可以通過施加摻質到的損傷層主表面來形成擴散層，產生一個從該損傷層表面延伸一深度且進入基板之厚度的擴散層。在一些實施例中，以下的摻雜/擴散過程中，保護層可被施加到擴散/損傷層主表面。這個特定的實施例示於第8圖，其中基板800具有非擴散層807，擴散層803，損傷層801和保護層805。GaN(或其他III-V族化合物)層可磊晶地成長在非擴散層807之主表面上以產生實質上平坦的異質結構。在其他實施例中，保護層可被省略，GaN(或其他III-V族化合物)層可磊晶地成長在非擴散層807之主表面上以產生實質上平坦的異質結構。
此外，如上所述，在一些實施例中，可以適用於制止發生在具有沈積在基板上的III-V族化合物之半導體異質結構的彎曲/弓起和裂痕的多層的下列組合：(1)一個損傷層和一個保護層；(2)一個擴散層和一個保護層；(3)一個擴散層和一個損傷層和(4)一個損傷層、一個擴散層和一個保護層。
在實施例的以下詳細描述中，許多具體的細節被闡述以便提供該結構之更透徹的理解。然而，這些實施例可以在沒有這些具體細節的情況下實踐，其對於本領域普通技術人員將是顯而易見的。在其他實例 中，沒有詳細描述眾所周知的特徵以避免不必要地使描述複雜。
實例
例子1
第9圖繪示的實驗數據示出了施加III-V族層以形成異質結構之前的用於減輕基板之彎曲/弓起損害之傳統方法之電阻率結果。在業界使用的傳統方法中，在III-V族化合物磊晶層施加到基板前，矽磊晶地施加到矽基板的表面。在這些情況下，摻雜在磊晶施加的矽的量小於摻雜在矽基板的量。矽的磊晶層被施加後，則III-V族化合物磊晶地施加到磊晶施加的矽的表面上。第9圖顯示包括矽基板1011和矽磊晶層1009的異質結構之電阻率數據，矽磊晶層1009在矽基板1011之上，如第9圖底部顯示的插圖所示。
具體地，第9圖呈現的實驗數據示出電阻率值以在一矽基板(基板顯示於第9圖之較低的部分)磊晶地施加/成長矽之進入基板深度作為函數，使得當從矽基板1011轉變到矽磊晶層1009時電阻率的改變可被審問到。該圖的左側為起點，其中電阻率測量值非常接近的矽磊晶層1009的最上主表面，直到矽磊晶層1009和矽基板1011的界面區域時，測量探針深入磊晶層時電阻率是相對地平坦的。在該界面的電阻率被示為在一個狹窄的寬度急劇變化(即電阻率變化的斜率較大)。所屬領域通常知識者將理解，在III-V族化合物成長在磊晶地施加/成長的矽矽基板上的異質結構中，電阻率相對於在表面的固定深度有較大的差異可能會導致更大的應力，並因此增加破裂的可能性。也就是說，實驗數據的斜率更大，基板在III-V族化合物在其上磊晶成長時更有可能破裂。
因此，在第9圖中，雖然矽磊晶層1009的電阻率穿過大部分 矽磊晶層1009保持恆定(參照平坦區域1003)，當探頭接近與矽基板1011的界面1007，可以觀察到電阻率在過渡寬度1005明顯下降(大的負斜率)。不用驚訝，這過渡寬度1005也發生在接近矽基板1011和矽磊晶層1009之界面，在那裡，存在較大的差異(即該矽磊晶層1009與該矽基板1011之間的摻質和晶格常數。
例子2
與上述第9圖相反，第10圖繪示根據本發明的一個或多個實施例之當摻質施加到矽基板以形成擴散層之實驗數據。
第10圖示出了包括矽基板1105和擴散層1103形成於其中的結構，在第10圖中該擴散層1103位於矽基板1105的頂部。另外，第10圖呈現的實驗數據所表示的電阻率為進入具有一擴散層的基板之深度的函數。如上所述，所屬領域通常知識者將理解，在III-V族化合物成長在該基板上的異質結構中，電阻率相對於在表面的固定深度有較大的差異可能指出基板內之更大的應力，並因此增加破裂的可能性。也就是說，實驗數據的斜率更大，使用所述基板形成的III-V族異質結構更有可能破裂。
在第10圖中，該圖的左側之為擴散層開始的起點，雖然電阻率先保持平坦，它隨著朝著該矽基板1105區域移動進入基板的深度而逐漸增加，擴散層1103不包含該矽基板1105(即非擴散層1101)。然而，比較於第9圖在過渡寬度1005的斜率，該斜率在第10圖雖然改變，但增加的幅度在比第9圖小得多。值得注意的是，在擴散層1103和非擴散矽1101之間的界面1107之斜率是比在矽基板1011和磊晶層1009之間的界面1007之斜率更恆定。據此，該實驗數據至少表明具有擴散層1103比該基板不具有第10圖中 所示的擴散層1103是更有幫助於減少/釋放應力，並且因此當III-V族化合物成長/施加到具有擴散層1103之基板時，可以防止III-V族化合物異質結構形成裂紋。
第11圖繪示了一個圖，其顯示在第9圖所示的傳統方法(即應用於磊晶地成長在矽基板的矽層)，標記為A和第10圖所示的方式(當前揭露之該擴散層概念)，標記為B的電阻率對深度之比較。因此，如上所討論的該過渡寬度的斜率對於A係更陡峭的，相比於如B所示的目前揭露的方法時，這表示很難從氮化鎵(或其他的III-V族化合物)的磊晶沈積釋放應力。
所屬領域通常知識者將認識到，製備適合於III-V族化合物的磊晶成長的基板/結構之製造成本的會隨著基板/結構被製造的厚度增加。此外，將理解摻質和擴散過程所構成附加之可變的製造成本，其可能會增加總的製造成本。然而，在初步經濟評價，本申請的發明人已經發現，有關於具有擴散層之基板比利用習知方法製造具有磊晶矽層沈積在其上的基板是比較便宜的實例。具體地，發明人發現，當擴散層/矽磊晶層之厚度大於20微米時，他們製作具有擴散層之基板比他們製作具有磊晶矽層沈積在其上之基板更具成本效率。此外，雖然在成本上，當該層的厚度小於20微米時，在矽基板之矽磊晶層的施加/成長可能更便宜，但這種厚度可能不足以防止在異質結構的半導體元件的生產過程中之彎曲或破裂。此外，此經濟評價還表明，由於具有擴散層是比不具有擴散層更有幫助於減輕壓力和防止基板彎曲或破裂，製造異質結構的半導體元件的成本可通過在基板內形成擴散層而顯著降低。
而本揭露闡述了各種實施例使用特定的方塊圖、流程圖以 及實例展示的每個框圖部件，流程圖步驟，操作及/或部件中描述及/或示出可以實現單獨地及/或共同地使用一個寬範圍之配置。製程參數和所描述及/或說明的步驟序列僅以作為示例的方式給出。例如，雖然在步驟說明及/或本文中所描述，可以顯示或以特定的順序討論，這些步驟不一定需要以示出或討論的順序來執行。各種示例性方法描述及/或說明也可省略一個這裡描述或示出或包括除了所揭露的那些附加的步驟或多個步驟。
雖然本揭露已經描述了相對於有限數量的實施例，本領域的技術中，具有本揭露內容的利益，將了解其它實施例可以如本文所揭露之不偏離本揭露的範圍的來設計。
此外，所屬領域通常知識者將理解，某些「元件」、「部件」、「零件」、「單元」或任何暫時的術語來說，如果用於描述本發明，可使用任何已知的方法來實現。因此，本揭露的範圍應僅由所附權利要求來限定。

Claims (19)

  1. 一種異質結構，包括：一基板，具有一第一主表面、一第二主表面、從該第一主表面延伸入該基板一距離之一擴散層；以及一磊晶層，設置於該基板之該第二主表面上；其中該擴散層為p++或n++摻雜的。
  2. 如申請專利範圍第1項所述之異質結構，其中該基板具有至少一p型或n型摻雜、約500微米至1000微米之厚度及在該第一主表面之一損傷層。
  3. 如申請專利範圍第1項所述之異質結構，其中該擴散層具有約20微米至250微米之厚度。
  4. 如申請專利範圍第1項所述之異質結構，其中存在於該擴散層之摻質係選自硼、磷、碳、鍺、氮、砷、鎵及鋁所組成之群組。
  5. 如申請專利範圍第1項所述之異質結構，更包括：一保護層，鄰接於該第一主表面。
  6. 如申請專利範圍第1項所述之異質結構，更包括：一緩衝層，設置於該基板與該磊晶層之間。
  7. 如申請專利範圍第1項所述之異質結構，更包括：一第二擴散層，由該第二主表面延伸入該基板，其中該第二擴散層較該第一擴散層薄。
  8. 一種製作異質結構之方法，該方法包括：提供具有一第一主表面及一第二主表面之一基板；以約1200度至1300度之間的溫度加熱存在p型或n型摻質之該基板，以形成從該第一主表面延伸入該基板一深度之一擴散層；以及於該第二主表面上沈積一磊晶層。
  9. 如申請專利範圍第8項所述之方法，其中該加熱約5至400小時。
  10. 如申請專利範圍第8項所述之方法，更包括：在加熱前，透過選自碳化矽、氧化鋁、二氧化矽、或其組合所組成之群組中之材料噴砂打磨該第一主表面。
  11. 如申請專利範圍第8項所述之方法，更包括：在沈積該磊晶層之前，於該基板之該第二主表面上沈積一緩衝層。
  12. 如申請專利範圍第8項所述之方法，更包括：採用熱氧化或化學氣相沈積氧化來沈積鄰接於該第一主表面之一保護層。
  13. 如申請專利範圍第12項所述之方法，其中該保護層係由選自多晶矽、金屬矽化物、二氧化矽、氮化矽、矽化鎢、矽化鈦、矽化鉭、矽化鉬、鉑、鎳及其組合所組成之群組中之材料所形成。
  14. 如申請專利範圍第11項所述之方法，其中沈積該緩衝層及沈積該磊晶層係由選自化學氣相沈積、電化學沈積、氣液固沈積、汽相傳輸沈積、溶膠-凝膠法、原子層沈積、電漿增強原子層沈積、及其組合所組成之群組中之方法所完成。
  15. 一種製作異質結構之方法，該方法包括：提供具有一第一主表面及一第二主表面之一基板；以1200度至1300度之間的溫度加熱存在p型或n型摻質之該基板，以形成由該第一主表面及該第二主表面延伸入該基板一深度之擴散層。
  16. 如申請專利範圍第15項所述之方法，其中該加熱約5至400小時。
  17. 如申請專利範圍第15項所述之方法，更包括：從該基板內之一非擴散層的一中間厚度對該基板切片，以形成各具有一擴散層及一非擴散層之兩已切片的基板；以及在至少一已切片的基板之該非擴散層之至少一部份上沈積一磊晶層。
  18. 如申請專利範圍第15項所述之方法，更包括：研磨該第一主表面以減少從該第一主表面延伸之該第一擴散層之厚度；以及在較薄的該擴散層之至少一部份上沈積一磊晶層。
  19. 如申請專利範圍第18項所述之方法，更包括：在研磨後且在沈積該磊晶層之前，在該第一主表面上沈積一緩衝層。
TW104120363A 2014-06-25 2015-06-24 具壓應力之矽基板及其製造方法 TWI657480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462016973P 2014-06-25 2014-06-25
US62/016,973 2014-06-25

Publications (2)

Publication Number Publication Date
TW201601193A TW201601193A (zh) 2016-01-01
TWI657480B true TWI657480B (zh) 2019-04-21

Family

ID=54931299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120363A TWI657480B (zh) 2014-06-25 2015-06-24 具壓應力之矽基板及其製造方法

Country Status (3)

Country Link
US (1) US9378946B2 (zh)
CN (1) CN105226029B (zh)
TW (1) TWI657480B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015000451A1 (de) * 2015-01-15 2016-07-21 Siltectra Gmbh Unebener Wafer und Verfahren zum Herstellen eines unebenen Wafers
US10217641B2 (en) * 2015-01-20 2019-02-26 International Business Machines Corporation Control of current collapse in thin patterned GaN
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
CN107564855B (zh) * 2017-08-24 2020-05-26 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020072207A1 (en) * 2000-12-12 2002-06-13 Hideyuki Andoh Semiconductor device and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686554A (en) * 1983-07-02 1987-08-11 Canon Kabushiki Kaisha Photoelectric converter
JPS60223153A (ja) * 1984-04-19 1985-11-07 Nippon Telegr & Teleph Corp <Ntt> Ｍｉｓ型キャパシタを有する半導体装置の製法
US5062688A (en) * 1990-09-14 1991-11-05 Nippon Sheet Glass Co., Ltd. Flat plate optical element and method for preparing the same
US7880278B2 (en) * 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
FR2924273B1 (fr) * 2007-11-28 2010-02-19 Commissariat Energie Atomique Procede de moderation de deformation
JP5156059B2 (ja) * 2009-12-16 2013-03-06 株式会社豊田中央研究所 ダイオードとその製造方法
CN102157366A (zh) * 2011-01-31 2011-08-17 杭州士兰明芯科技有限公司 一种减少晶片减薄后翘曲的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020072207A1 (en) * 2000-12-12 2002-06-13 Hideyuki Andoh Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US9378946B2 (en) 2016-06-28
CN105226029B (zh) 2018-12-28
CN105226029A (zh) 2016-01-06
TW201601193A (zh) 2016-01-01
US20150380242A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
TWI793755B (zh) 用於功率及rf應用的工程基板結構
TWI657480B (zh) 具壓應力之矽基板及其製造方法
US11804818B2 (en) Method of manufacturing composite substrate
TWI570260B (zh) 矽晶圓
US9355852B2 (en) Method for manufacturing semiconductor device
TWI645454B (zh) 磊晶基板及其製造方法
JP2012513113A (ja) 歪み処理複合半導体基板及びそれを形成する方法
JP5384450B2 (ja) 化合物半導体基板
US10655243B2 (en) Growth of epitaxial gallium nitride material using a thermally matched substrate
CN115698394A (zh) 外延结晶生长用自立基板及功能元件
US9633843B2 (en) Silicon substrates with compressive stress and methods for production of the same
JP5439675B2 (ja) 窒化物半導体形成用基板及び窒化物半導体
JP6101565B2 (ja) 窒化物半導体エピタキシャルウェハ
KR101209487B1 (ko) 반도체 발광소자 및 그 제조방법
JP6108609B2 (ja) 窒化物半導体基板
JP2010037139A (ja) 半導体基板の製造方法
JP2020059648A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP2013051388A (ja) 窒化物系化合物半導体結晶及びその製造方法並びにｉｉｉ族窒化物半導体デバイス用基板
TWI470831B (zh) 分層半導體基材及其製造方法
JP2009161436A (ja) Ｉｉｉ族窒化物半導体結晶基板、ｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2017019710A (ja) 窒化物半導体基板
JP2016004960A (ja) 半導体デバイスの製造方法
CN114361013A (zh) 一种用于制作GaN HEMT的横向金刚石/GaN/金刚石衬底及制备方法
WO2014038374A1 (ja) 半導体装置の製造方法
KR20160028772A (ko) 질화물 반도체 기판 제조방법