JP5384450B2 - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JP5384450B2
JP5384450B2 JP2010197207A JP2010197207A JP5384450B2 JP 5384450 B2 JP5384450 B2 JP 5384450B2 JP 2010197207 A JP2010197207 A JP 2010197207A JP 2010197207 A JP2010197207 A JP 2010197207A JP 5384450 B2 JP5384450 B2 JP 5384450B2
Authority
JP
Japan
Prior art keywords
region
single crystal
substrate
dopant concentration
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010197207A
Other languages
English (en)
Other versions
JP2012051774A (ja
Inventor
浩司 大石
純 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2010197207A priority Critical patent/JP5384450B2/ja
Publication of JP2012051774A publication Critical patent/JP2012051774A/ja
Application granted granted Critical
Publication of JP5384450B2 publication Critical patent/JP5384450B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、発光ダイオード、レーザ発光素子、その他各種の電子素子用のHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)構造を有する窒化物半導体等の化合物半導体に用いられる化合物半導体基板に関する。
化合物半導体、特に、窒化ガリウム(GaN)や窒化アルミニウム(AlN)等からなるワイドバンドギャップ窒化物半導体デバイスは、そのバンド構造を生かした青色、紫外等の短波長の発光デバイスの他、ヘテロ接合界面に発生する2次元電子ガスの高い電子移動度、材料自体の持つ高い耐熱性等の優れた特性を生かしたスイッチング電源向けの高速・高耐圧電子デバイスや、高周波アンプ向けの超高速電子デバイス等への応用が期待されている。
この窒化物半導体に用いる窒化物半導体基板は、一例として、サファイア、6H−SiC、Si等の異種基板上へ窒化物半導体結晶を薄膜で成膜する方法で作製できるが、この場合、特にSi基板を用いた場合は、他の異種基板と比べて、高品質な結晶を安定供給でき、低価格で大面積の基板が得られる点で、好適といえる。以下、このような異種材料基板上に窒化物半導体結晶を製膜したものを、化合物半導体基板と呼ぶこととする。
ところで、Si基板上に窒化物半導体結晶を成膜する場合、Siと窒化物半導体との熱膨張係数の違いにより発生する応力起因の基板の反り、窒化物半導体単結晶膜の割れさらにはSi基板へのスリップ欠陥の導入といった問題がある。この解決のためにさまざまな方法が考えられており、Si基板の基板特性を最適設計する手法も、いくつか試みられている。
具体的には、Si中の各種物質の濃度、例えば酸素濃度、窒素濃度、炭素濃度、酸素析出物等の欠陥濃度、ドーパント濃度を制御することが考えられる。特に、ドーパントとして含まれるボロン(B)、リン(P)、ヒ素(As)等の各種元素の濃度を高くするとSi基板の機械強度が向上することから、窒化物半導体基板の反りや割れ、スリップなどの欠陥導入頻度を大幅に低減させることが可能である。
例えば、特許文献1には、シリコン基板よりも大きい熱膨張率を持つ半導体材料の層をエピタキシャル成長させても、シリコン基板の湾曲を抑制することができるシリコン基板及びその製造方法を提供することを目的として、一の主面からまたは該主面近傍の所定の深さから裏面まで、連続的または段階的に減少する窒素不純物の濃度分布を有し、該窒素不純物の濃度分布に概ね対応して分布する酸素析出物を有することを特徴とするシリコン基板という技術が開示されている。
また、特許文献2には、反りや割れの発生や、Si基板へのスリップ欠陥の導入という課題の解決に関するものではないが、順方向電圧(Vf)が従来よりも低い窒化物系半導体素子を提供する目的で、基板にSiを用いる窒化物系半導体素子において、Si基板の少なくとも一部と窒化物半導体層とを能動領域に含み、Si基板における能動領域の導電型がp型であること、あるいは、Si基板における能動領域の不純物濃度が、1E+18atoms/cm以上1E+22atoms/cm以下である窒化物系半導体素子という技術が開示されている。
ところで、Si中のドーパント濃度については、例えば非特許文献1では、Si中のドーパント濃度が高くなると、Siの熱伝導性が低下するということが開示されている。
特開2008−251704号公報 WO2006−120908号公報
M.Asheghi,et.al.:J.Appl.Phys.,Vol.91 No.8 15.April2002 5079
特許文献1に記載の方法においては、酸素析出の生成時における膨張力を利用することにより、化合物半導体基板の反りを制御する方法が開示されているが、この方法は、化合物半導体層を形成後、所定の熱処理によって酸素析出物を生成させ、反りの制御を行うため、化合物半導体層の形成時に発生する応力は、従来と同様となる。そのため、化合物半導体層の形成時に発生するSi基板へのスリップ欠陥導入に関しては、効果が得られない。
特許文献2は、順方向電圧(Vf)が従来よりも低い窒化物系半導体素子を提供する目的で、Si基板とGaN層の界面に接するSi基板の不純物すなわちドーパント濃度を高くすることが記載されており、Si基板の不純物濃度が窒化物半導体の特性に影響することが示唆されている。しかし、反りや割れの発生や、転位や結晶欠陥の多発という課題に対して、Si基板中のドーパント濃度の形態がどのように影響するかについては、特許文献2の記載のみでは明らかでないと考えられる。
一般に、Si中のドーパントの濃度を高くすると、機械強度の向上、すなわち臨界せん断応力値の向上がみられるので、スリップ発生や反りの抑制には効果的である。一方、ドーパント濃度が高い場合においては、非特許文献1に記載されているように、Si単結晶の熱伝導率が低下してしまい、化合物半導体基板を窒化物半導体光・電子デバイスとして用いるには好ましくない。高濃度ドーピングにおける機械強度と熱伝導率にはトレードオフの関係が存在するため、ドーパントの濃度、深さ方向の分布については、最適設計が必要となるが、これまでに十分な検討がなされていたとは言い難い。
本発明は、これらの課題を鑑みてなされたもので、効果的に転位発生の防止と基板の反りの低減を成すとともに、熱伝導率の低下を必要最小限に抑えることを簡易な手法で実現する、Si単結晶基板を用いた化合物半導体基板を提供するものである。
本発明に係る化合物半導体基板は、Si単結晶基板と、前記Si単結晶基板の一主面上形成された化合物半導体からなる中間層と、前記中間層上に形成された化合物半導体からなるデバイス活性層から構成され、前記Si単結晶基板は、前記中間層側の一主面の表面から厚さ方向に向かって平均ドーパント濃度が1×1019atoms/cm以上1×1021atoms/cm以下である領域1と、前記領域1に続いて形成されドーパント濃度が連続的に減少する遷移領域1と、前記遷移領域1に続いて形成され平均ドーパント濃度が1×1012atoms/cm以上5×1017atoms/cm以下である領域2と、前記領域2に続いて形成されドーパント濃度が連続的に増加する遷移領域2と、前記遷移領域2に続いて前記Si単結晶基板の他主面の表面まで形成され平均ドーパント濃度が1×1019atoms/cm以上1×1021atoms/cm以下である領域3とが順次形成され、さらに、前記領域1と前記領域3のそれぞれの厚さが前記Si単結晶基板の全体の厚さに対して15%以上35%以下の範囲であることを特徴とする。このような構成をとることで、基板におけるスリップなどの転位発生防止、基板の反り低減、基板の熱伝導率低下抑制という効果を、効率よく併せ持つ化合物半導体基板とすることができる。
また、本発明に係る化合物半導体基板におけるドーパントは、ボロン(B)、リン(P)、アンチモン(Sb)、ヒ素(As)、アルミニウム(Al)、ガリウム(Ga)、ゲルマニウム(Ge)のうち、いずれか1種類もしくは複数種類であることがさらに好ましい。このような構成をとることで、簡易かつ低コストで、効率よく基板におけるスリップなどの転位発生防止、基板の反り低減、基板の熱伝導率低下抑制という効果を得ることが出来る。これらの元素はSiの格子位置に置換して固溶するため、固溶強化によりSi基板の機械強度、即ち臨界せん断応力を向上させることが出来る。
また、本発明に係る化合物半導体基板においては、中間層およびデバイス活性層は、アルミニウム(Al)とガリウム(Ga)を含む窒化物半導体からなることが好ましい。このような構成をとることで、ワイドバンドギャップ材料の特性を生かした半導体デバイスの実現が可能となる他、それらの組み合わせによって、優れた基板の反り低減効果を発揮することが出来る。
本発明に係る化合物半導体基板は、化合物半導体基板において重要である、スリップなどの欠陥発生防止、基板の反り低減、および基板厚さ方向の熱伝導率低下抑制という効果を、簡易な基板構造で効率的かつバランスよく実現することができ、優れた特性を有する化合物半導体基板を提供することが可能となる。
以下、本発明の実施形態について詳細に説明する。図1は、本発明の一実施形態に係る化合物半導体基板の構造を示す概念図、図2は、本発明に係るSi単結晶基板の厚さ方向における領域1と領域2の関係を示す概念図、図3は、本発明に係るSi単結晶基板の厚さ方向における遷移領域のドーパント濃度プロファイルの他の形態を示す概念図、図4は、本発明に係るSi単結晶基板の各領域の形態を示す概略図、そして図5は、本発明に係るSi単結晶基板の応力と曲げモーメントの関係を示す式と概念図である。
本発明の一実施形態に係る、化合物半導体基板の構造を示す概念図。 本発明に係る、Si単結晶基板の厚さ方向におけるドーパント濃度プロファイルの、遷移領域の一形態を示す概念図。 本発明に係る、Si単結晶基板の厚さ方向における遷移領域のドーパント濃度プロファイルの、他の形態を示す概念図。 本発明に係る、Si単結晶基板の各領域の形態を示す概略図。 本発明に係る、Si単結晶基板の応力と曲げモーメントの関係を示す式と概念図。
本発明に係る化合物半導体基板は、Si単結晶基板と、前記Si単結晶基板の一主面上に形成された化合物半導体からなる中間層と、前記中間層上に形成された化合物半導体からなるデバイス活性層から構成され、前記Si単結晶基板は、前記中間層側の一主面の表面から厚さ方向に向かって平均ドーパント濃度が1×1019atoms/cm以上1×1021atoms/cm以下である領域1と、前記領域1に続いて形成されドーパント濃度が連続的に減少する遷移領域1と、前記遷移領域1に続いて形成され平均ドーパント濃度が1×1012atoms/cm以上5×1017atoms/cm以下である領域2と、前記領域2に続いて形成されドーパント濃度が連続的に増加する遷移領域2と、前記遷移領域2に続いて前記Si単結晶基板の他主面の表面まで形成され平均ドーパント濃度が1×1019atoms/cm以上1×1021atoms/cm以下である領域3とが順次形成され、さらに、前記領域1と前記領域3のそれぞれの厚さが前記Si単結晶基板の全体の厚さに対して、15%以上35%以下の範囲である。
Si単結晶基板は、化合物半導体を形成する下地として用いられるが、基本的な製法や結晶構造は特に限定されるものではなく、公知の半導体デバイス作製用のSi単結晶基板を広く用いることができる。例えば、Si単結晶育成方法としてはCZ法でもFZ法でもよく、基板加工処理として各種熱処理を施したウェーハも適用できる。また、基板の面方位やベベル形状、化合物半導体が形成される主面および裏面の面粗さ等の仕上げ状態についても、設計する化合物半導体基板の仕様に合わせて適時選択できる。
Si単結晶基板の一主面上に形成された化合物半導体からなる中間層は、Si基板とデバイス活性層である化合物半導体との、格子定数の違いによる不整合や熱膨張係数の違いにより発生する応力を緩和する働きをもつ。中間層の構造については、特に限定されるものではないが、比較的簡易に作製できることから、任意の厚さと組成をもつ化合物半導体の積層からなる多層構造であることが好ましい。
中間層上には化合物半導体からなるデバイス活性層が形成される。化合物半導体としては、各種の材料が適用でき、例えばAlGaN等の窒化物半導体結晶が用いられる。
そして、Si単結晶基板は、前記中間層側の一主面の表面から厚さ方向に向かって平均ドーパント濃度が1×1019atoms/cm以上1×1021atoms/cm以下である領域1と、前記領域1に続いて形成されドーパント濃度が連続的に減少する遷移領域1と、前記遷移領域1に続いて形成され平均ドーパント濃度が1×1012atoms/cm以上5×1017atoms/cm以下である領域2と、前記領域2に続いて形成されドーパント濃度が連続的に増加する遷移領域2と、前記遷移領域2に続いて前記Si単結晶基板の他主面の表面まで形成され平均ドーパント濃度が1×1019atoms/cm以上1×1021atoms/cm以下である領域3と、が順次形成されている。
本発明において、領域1から領域3における平均ドーパント濃度とは、例えば領域1なら、一主面の表面から深さ方向における区間を任意に分割して得られた点でのドーパント濃度を平均した値で表現される。そして、ドーパント濃度は、例えば、広がり抵抗(SR)測定法や二次イオン質量分析(SIMS)法などの測定手法により、Si単結晶基板の深さ方向に対して、数点望ましくは数十点以上測定することで得られる。このとき同時に、各領域の厚さも測定されるが、厚さは、別途他の手法で測定することもできる。なお、深さ方向とは、Si単結晶基板の厚さ方向と同義で、一主面から他主面に対してほぼ垂直に向かう方向のことを指している。
本発明においては、ドーパント濃度の平均値が本発明の実施範囲内であればよく、例えば領域1で20ポイント測定して、1ポイントのドーパント濃度の測定値が領域2の濃度範囲であっても特に問題ない。この場合の目安として、測定ポイントの90%以上、より好ましくは95%以上が領域1の範囲であれば、それ以外の測定ポイントが全て領域2の濃度の範囲であっても、本発明の効果に大きな影響を与えない。
さらに、ドーパント濃度を厚さ方向にプロットすることでドーパント濃度プロファイルが得られるが、領域1から領域3の各領域内におけるドーパント濃度プロファイルの形状は、必ずしも一定のドーパント濃度値を保持した形状を要求するものではなく、例えば、深さ方向に対して、ドーパント濃度値が緩やかに低減または増加する形状でもよく、一旦ドーパント濃度値が上昇後減少に転じるような山なり形状でもよい。
次に、各領域について説明する。領域1は、中間層側の一主面の表面から厚さ方向に向かって平均ドーパント濃度が1×1019atoms/cm以上1×1021atoms/cm以下である。
Si基板上に窒化物半導体結晶を成膜する場合、Siと窒化物半導体との熱膨張係数の違いにより発生する応力起因の基板の反り、窒化物半導体単結晶膜の割れ、さらにはSi基板へのスリップ欠陥の導入といった問題がおこる。特に、デバイス活性層の厚膜化に伴い、応力が増大するので、この応力に対応するだけの臨界せん断応力をもたせるために、Si単結晶基板のドーパント濃度を高くする必要がある。
本発明においては、この応力に対応するだけの臨界せん断応力をもたせるのに必要な領域1の平均ドーパント濃度は、1×1019atoms/cm以上1×1021atoms/cm以下である。平均ドーパント濃度が1×1019atoms/cm未満では、必要な臨界せん断応力が得られず、一方1×1021atoms/cmを超えると、臨界せん断応力の向上がほとんどみられないことと、ドーパントが過剰に存在することによる偏析や結晶性の悪化が懸念されるので、いずれも好ましくない。
遷移領域1は、領域1に続いて基板の深さ方向に形成され、ドーパント濃度が連続的に変化する。図2は、領域1と領域2の間に形成された遷移領域1の、ドーパント濃度プロファイルの一形態を示す概念図である。
図3に、本発明に係る遷移領域1のドーパント濃度プロファイルの、他の形態を示す。本発明においては、ドーパント濃度が連続的に変化していれば、ごく短い深さ方向の間で急激に変化するいわゆる階段状の形態でもよい。また、図示しないが、ドーパント濃度の単位深さ方向あたりの減少率が一定である必要もなく、急激に変化したのち緩やかに変化してもよく、その逆でもよい。
遷移領域1の深さ方向における厚さは、後述するように、領域1、領域2、領域3のそれぞれの厚さが、化合物半導体の反りや熱伝導率に寄与しているので、これに影響を及ぼさない範囲で薄いほうが好ましい。遷移領域1の制御可能な厚さの範囲は、製造方法により異なるが、最も一般的な表層からの不純物熱拡散法や、不純物濃度の異なる基板の貼り合せ、Siエピ等の製造方法においては、遷移領域1の深さ方向における厚さは、0.1μm以上100μm以下の範囲が好ましいといえる。
領域2は、遷移領域1に続いて形成され、平均ドーパント濃度が1×1012atoms/cm以上5×1017atoms/cm以下である。
Si単結晶基板の深さ方向全体を、領域1のドーパント濃度にすると、臨界せん断応力は向上するが、高ドーパント濃度のSi単結晶基板は、フォノン散乱の増大により熱伝導率が低くなるため、化合物半導体基板の厚さ方向の熱抵抗も増大する。その結果、この化合物半導体基板上に各種デバイス構造を作製して動作させた場合、動作中のデバイス温度が上昇し、デバイスの寿命や信頼性を低下させてしまう。
図5は、Si単結晶基板の応力と曲げモーメントの関係を示す式と概念図で、これは基板の曲げを簡略化したモデルである。せん断応力は、断面厚さ方向の中立線から一方は引っ張り応力、反対方向には圧縮応力となり、それぞれ基板の表面で最大応力となる。スリップは臨界せん断応力を超えたときに発生するので、基板の表面でスリップが発生する以上のせん断応力を有するドーパント濃度の領域があれば、Si単結晶基板の厚さ方向の中心付近はこれより小さいせん断応力を有するドーパント濃度の領域でも、スリップ発生に対する基板の強度に影響はない。
従って、Si単結晶基板の深さ方向において、高ドーパント濃度の層と低ドーパント濃度の層2が適切な割合で存在すれば、臨界せん断応力と熱伝導率のバランスに優れたSi単結晶基板とすることが可能となる。なお、本発明においては、平均ドーパント濃度が1×1012atoms/cm以上という濃度は、実質的にドーパントを含まない、ノンドープのSi単結晶基板の平均ドーパント濃度と同義とする。
遷移領域2は、領域2に続いて形成されドーパント濃度が連続的に増加する領域であり、次に形成される領域3を接合、区分する役割を有する。基本的には、遷移領域1と構造、作用は同じである。ただし、遷移領域1と遷移領域2とは、完全に同じ構造、すなわち、ドーパント濃度プロファイルの濃度、形状、領域の厚さが一致している必要はない。ドーパント濃度については、本発明の範囲内での差異があってもよく、厚さについても1〜3μm程度の差異があってもよい。
領域3は、遷移領域2に続いて、Si単結晶基板の他主面の表面まで形成され、平均ドーパント濃度が1×1019atoms/cm以上1×1021atoms/cm以下である。領域3も、基本的な構造と作用効果は領域1に準じ、Si単結晶基板の機械強度を確保する目的で形成される。
さらに、本発明においては、領域1と領域3のそれぞれの厚さがSi単結晶基板の全体の厚さに対して15%以上35%以下の範囲であることを特徴とする。これは、臨界せん断応力に優れる領域1と領域3と、熱伝導率が高い領域2との割合によっては、片方の特性が著しく損なわれる範囲が存在するためである。領域1と領域3のそれぞれの厚さが、15%未満では機械強度が、35%超では熱伝導率の低下が、それぞれ影響大となり、いずれも好ましくない。より好ましい範囲としては、20%以上25%以下である。図4に各領域とその形態を模式的に表現した概念図を示す。
なお、領域1と領域3は、必ずしもドーパント濃度プロファイル形状と厚さが同一であることを要せず、例えば厚さについては、領域1と領域3のそれぞれの厚さが、本発明の範囲内であればよい。また、目的に応じて、Si単結晶基板の裏面側、すなわち化合物半導体層を形成しない側の面に各種の層や膜を形成することも、機械強度と熱伝導率の好ましいバランスを有するという、本発明の効果を損なわない限り、これを排除するものではない。
本発明においては、ドーパントの種類としては、Si単結晶のドーパントとして用いられる各種の元素が適用できるが、基板製造の容易さから、ボロン(B)、リン(P)、アンチモン(Sb)、ヒ素(As)、アルミニウム(Al)、ガリウム(Ga)、ゲルマニウム(Ge)のうち、いずれか1種類もしくは複数種類を適用することが好ましい。しかしながら、化合物半導体基板への影響を考慮すると、ボロン(B)、またはヒ素(As)を単体で用いることが、より好ましい。
本発明に係る化合物半導体基板として、中間層およびデバイス活性層を、アルミニウム(Al)とガリウム(Ga)を含む、具体的には組成AlGa1−xN(0≦x≦1)で表される窒化物半導体とすることがさらに好ましい。これらは、Si単結晶基板との相性がよく、本発明の構成を適用することで発明の効果が、簡易かつ確実に得られるためである。
なお、本発明に係るSi単結晶基板は、広く公知の製造方法によって作製される。例えば、低ドーパント濃度のSi単結晶基板上に気相成長法で高ドーパント濃度の層を形成するエピタキシャル法、低ドーパント濃度のSi単結晶基板と高ドーパント濃度のSi単結晶基板を準備しこれらを貼り合せる貼り合せ法、その他イオン打ち込み法などが適用できる。しかしながら、領域1〜3の厚さと遷移領域1,2のドーパント濃度プロファイル形状を、比較的安価かつ精密に制御できる点で、Si単結晶基板表層に高ドーパント濃度の層を熱拡散その他の方法で形成し、その後拡散炉等の熱処理装置にて所定の深さ方向までドーパントを熱拡散することで製造される、いわゆる拡散ウェーハが好適に用いられる。
以上のことから、本発明に係る化合物半導体基板は、化合物半導体基板において重要なスリップなどの欠陥発生防止、基板の反り低減、および基板厚さ方向の熱伝導率低下抑制という効果を、簡易な基板構造で効率的かつバランスよく実現することができ、優れた特性を有する化合物半導体基板を提供することが可能となる。
以下、本発明の好ましい実施形態を実施例に基づき説明するが、本発明はこの実施例により限定されるものではない。
CZ法で製造された、面方位(111)、直径4インチ、厚さ625μm、ノンドープのSi単結晶基板を準備した。そして、ドーパントとしてボロンまたはヒ素を用いて、横型熱処理炉を用いた熱拡散法にて、このSi単結晶基板の両面から、深さ方向に対してドーパントを拡散して領域1と領域3を形成した。そして、ドーパント濃度と各領域の厚さについては表1に示す内容で、各サンプルを作製した。また、領域1(t)と領域3(t)は同じ厚さとし、遷移領域1と遷移領域2の厚さは、ともに70μmから100μmの範囲とした。
次に、この各サンプルに対して、窒化物半導体からなる中間層とデバイス活性層を、気相成長法により堆積することで、窒化物半導体基板を作製した。なお、窒化物半導体の中間層およびデバイス活性層は、図1に示す構成とした。
Si単結晶基板1をMOCVD装置にセットし、原料としてトリメチルアルミニウム(TMA)、およびNH3を用い、1100℃での気相成長により、厚さ100nmのAlN単結晶層21を形成した。さらにその上に、原料としてトリメチルガリウム(TMG)、TMAおよびNH3を用い、1000℃での気相成長により、厚さ200nmのAl0.1Ga0.9N単結晶層22を積層させ、この2層を初期バッファ領域とした。
次に、原料としてTMAおよびNH3を用い、1000℃での気相成長により、前記初期バッファ領域上に、厚さ5nmのAlN単結晶層23を積層させ、続けて厚さ20nmのGaN単結晶層24を積層させた。前記AlN単結晶層23およびGaN単結晶層24を同様の工程にて交互に繰り返し、積層数を50として、第1の多層バッファ領域25を形成した。さらに、前記第1の多層バッファ領域25上に、厚さ5nmのAlN単結晶層26および厚さを250nmのGaN単結晶層27を交互に繰り返し積層させ、積層数を24として、それ以外は、前記第1の多層バッファ領域25の形成と同様の工程にて、第2の多層バッファ領域28を形成した。
前記第2の多層バッファ領域28上に、原料としてTMGおよびNH3を用い、1000℃での気相成長により、厚さ2000nmのGaN単結晶層31と、これに続けて、原料としてTMG、TMA、およびNH3を用い、1000℃での気相成長により、厚さ20nmのAl0.25Ga0.75N単結晶層32を積層させて、電子供給層3を形成した。なお、気相成長により形成した各層の厚さは、ガス流量および供給時間の調整により行った。さらに電子供給層3の上にソース、ゲート、ドレインの各電極をEB蒸着により形成することにより、HEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)デバイスを得た。
次に作製された窒化物半導体基板について、スリップ発生の有無、および基板厚さ方向の熱伝導率について、それぞれ評価した。
スリップ発生の有無は、各サンプルのデバイス活性層面を斜光下検査して、目視でスリップが発生しているかどうかを確認した。基準は、目視判断できる範囲で1本でもスリップが確認できた場合は“有り”として
本発明の効果が得られなかったものと評価し、スリップを確認できなかった場合は“無”として本発明の効果があったものと評価した。
熱伝導性の評価は、FET素子の裏面を同形状のヒートシンクに貼り付け、同一条件でデバイス動作させた際における素子表面の最高温度を非接触のサーモビューワにより測定、比較することで相対評価を行った。各サンプルの、“素子表面の温度がほぼ同等から大幅に減少した”、とする範囲においては、本発明の効果があったものと評価し、増加したものは“増”と表記して、本発明の効果が得られなかったものと評価した。
以上のようにした、各サンプルの作製条件と評価結果を、表1に示す。
表1の結果から、本発明の実施範囲においては、スリップの発生がなく、かつ各サンプルの裏面側の温度がほぼ同等か減少しており、本発明の効果が得られていた。一方、本発明の実施範囲を一部または全部外れた場合は、スリップまたは各サンプルの裏面側の温度の項目で少なくともいずれか一つについて、本発明の効果が得られていなかった。さらに、ドーパントがボロンとヒ素の場合でも、特に有意差はなく、本発明の効果が同様に確認された。
本発明は、発光ダイオード、レーザ発光素子、また、高速・高温での動作可能な電子素子等に好適に用いられるHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)構造を有する窒化物半導体基板として好適である。
1…Si単結晶基板、11…領域3、12…領域2、13…領域1、14…遷移領域2、15…遷移領域1、2…中間層、21…AlN単結晶層21、22…Al0.1Ga0.9N単結晶層22、23…AlN単結晶層、24…GaN単結晶層、25…第1の多層バッファ領域、26…AlN単結晶層、27…GaN単結晶層、28…第2の多層バッファ領域、3…デバイス活性層、31…GaN単結晶層、32…Al0.25Ga0.75N単結晶層。

Claims (3)

  1. Si単結晶基板と、前記Si単結晶基板の一主面上に形成された化合物半導体からなる中間層と、前記中間層上に形成された化合物半導体からなるデバイス活性層から構成され、前記Si単結晶基板は、前記中間層側の一主面の表面から厚さ方向に向かって平均ドーパント濃度が1×1019atoms/cm以上1×1021atoms/cm以下である領域1と、前記領域1に続いて形成されドーパント濃度が連続的に減少する遷移領域1と、前記遷移領域1に続いて形成され平均ドーパント濃度が1×1012atoms/cm以上5×1017atoms/cm以下である領域2と、前記領域2に続いて形成されドーパント濃度が連続的に増加する遷移領域2と、前記遷移領域2に続いて前記Si単結晶基板の他主面の表面まで形成され平均ドーパント濃度が1×1019atoms/cm以上1×1021atoms/cm以下である領域3とが順次形成され、さらに、前記領域1と前記領域3のそれぞれの厚さが前記Si単結晶基板の全体の厚さに対して15%以上35%以下の範囲であることを特徴とする化合物半導体基板。
  2. 前記ドーパントは、ボロン(B)、リン(P)、アンチモン(Sb)、ヒ素(As)、アルミニウム(Al)、ガリウム(Ga)、ゲルマニウム(Ge)のうち、いずれか1種類もしくは複数種類であることを特徴とする請求項1に記載の化合物半導体基板。
  3. 前記中間層および前記デバイス活性層は、アルミニウム(Al)とガリウム(Ga)を含む窒化物半導体からなることを特徴とする請求項1または請求項2に記載の化合物半導体基板。
JP2010197207A 2010-09-03 2010-09-03 化合物半導体基板 Active JP5384450B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010197207A JP5384450B2 (ja) 2010-09-03 2010-09-03 化合物半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010197207A JP5384450B2 (ja) 2010-09-03 2010-09-03 化合物半導体基板

Publications (2)

Publication Number Publication Date
JP2012051774A JP2012051774A (ja) 2012-03-15
JP5384450B2 true JP5384450B2 (ja) 2014-01-08

Family

ID=45905573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010197207A Active JP5384450B2 (ja) 2010-09-03 2010-09-03 化合物半導体基板

Country Status (1)

Country Link
JP (1) JP5384450B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6108609B2 (ja) * 2013-04-25 2017-04-05 クアーズテック株式会社 窒化物半導体基板
JP6101565B2 (ja) * 2013-05-27 2017-03-22 シャープ株式会社 窒化物半導体エピタキシャルウェハ
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
WO2015111915A1 (ko) 2014-01-22 2015-07-30 엘지전자 주식회사 전력 제어 수행 방법 및 사용자 장치
JP6736577B2 (ja) 2015-03-31 2020-08-05 スウェガン、アクチボラグSwegan Ab ヘテロ構造体およびその生成方法
JP7487726B2 (ja) * 2021-11-30 2024-05-21 信越半導体株式会社 窒化物半導体基板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2661040A1 (fr) * 1990-04-13 1991-10-18 Thomson Csf Procede d'adaptation entre deux materiaux semiconducteurs cristallises, et dispositif semiconducteur.
JPH11251322A (ja) * 1998-02-27 1999-09-17 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP2003218031A (ja) * 2002-01-28 2003-07-31 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
TWI436494B (zh) * 2005-05-02 2014-05-01 Nichia Corp Nitride semiconductor components
JP5158833B2 (ja) * 2006-03-31 2013-03-06 古河電気工業株式会社 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
JP5309451B2 (ja) * 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5170859B2 (ja) * 2007-03-29 2013-03-27 古河電気工業株式会社 基板及びその製造方法
JP2009224722A (ja) * 2008-03-18 2009-10-01 Covalent Materials Corp 化合物半導体基板
JP5053220B2 (ja) * 2008-09-30 2012-10-17 古河電気工業株式会社 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法

Also Published As

Publication number Publication date
JP2012051774A (ja) 2012-03-15

Similar Documents

Publication Publication Date Title
US10410859B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
EP2498293B1 (en) Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element
US9966259B2 (en) Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
JP6473017B2 (ja) 化合物半導体基板
KR101615822B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법
JP5384450B2 (ja) 化合物半導体基板
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
TWI814756B (zh) 化合物半導體基板
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
US20120211763A1 (en) Nitride semiconductor substrate and method of manufacturing the same
TW201923846A (zh) 用於iii-n半導體通道裝置的半導體結構的形成方法
US9099383B2 (en) Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate
TWI699462B (zh) Iii族氮化物半導體基板的製造方法
JP2014022685A (ja) 半導体積層構造およびこれを用いた半導体素子
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
WO2020137501A1 (ja) 化合物半導体基板
KR102002898B1 (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
JP6108609B2 (ja) 窒化物半導体基板
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP2012182283A (ja) 半導体装置
JP4726408B2 (ja) Iii−v族系窒化物半導体素子およびその製造方法
JPWO2017221863A1 (ja) Iii族窒化物積層体、及び該積層体を備えた縦型半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

R150 Certificate of patent or registration of utility model

Ref document number: 5384450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350