CN107564855B - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN107564855B CN107564855B CN201710736777.8A CN201710736777A CN107564855B CN 107564855 B CN107564855 B CN 107564855B CN 201710736777 A CN201710736777 A CN 201710736777A CN 107564855 B CN107564855 B CN 107564855B
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- substrate
- silicon
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。该阵列基板的制备方法包括采用刻蚀工艺在衬底的一侧形成含硅材料膜层的步骤，衬底通过顶针设于刻蚀腔室内，在形成含硅材料薄膜层之前，还包括：在衬底待形成含硅材料薄膜层的另一侧形成刻蚀保护层，刻蚀保护层使得衬底背面对应着顶针区的刻蚀速率与对应着非顶针区的刻蚀速率一致。该阵列基板一方面将现有的阵列基板的9Mask工艺减少使用一道掩模板成为8Mask工艺，能够有效的降低制备过程中的工艺难度；另一方面，通过在玻璃衬底的背面沉积一层SiNx来消除刻蚀不均引起的差异，进而消除刻蚀Pin Mura的产生。其中的刻蚀保护层特别适用于消除含硅材料刻蚀工艺中的衬底背面的刻蚀差异。
Description
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
目前，LCD(Liquid Crystal Display：液晶显示装置)和OLED(Organic Light-Emitting Diode:有机发光二极管)显示装置已经成为平板显示的主流，二者均采用薄膜晶体管(Thin FilmTransistor，简称TFT)形成阵列基板作为显示控制，薄膜晶体管不可避免的采用含硅材料。随着显示技术的发展，出现了低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)形成阵列基板的背板技术，由于高迁移率带来的高开口率、以及可实现GOA(Gate on Array)等原因，使得基于该背板技术的显示面板相比于非晶硅a-Si背板技术的显示面板具有更优良的显示效果
背板中的含硅材料膜层通常采用电感耦合等离子体(Inductive CouplePlasmas，简称ICP)的干法刻蚀(Dry Etch)工艺进行图案化。通常情况下，a-Si背板采用4-5道掩模板(Mask)；而LTPS背板需要9道以上掩模板，其中采用Mo材料形成光遮挡层(LightShield Layer，简称LS)，通过构图工艺将其图案化，再进行缓冲层(Buffer)和有源层(Active)的图案化，存在工艺复杂、成本较高等问题。若采用含硅的遮光材料节省掩模板，则由于LTPS背板的构图工艺包括干法刻蚀工艺，因刻蚀过程中需通过多颗顶针(Pin)悬浮设于刻蚀腔室内，在对应着顶针的区域会引起异常母拉(Pin Mura)不良。
设计一种阵列基板及其相应的制备方法，减少LTPS背板制程中使用的掩模板数量，同时消除异常母拉不良，成为目前亟待解决的技术问题。
发明内容
本发明所要解决的技术问题是针对现有技术中上述不足，提供一种阵列基板及其制备方法、显示装置，能有效减少LTPS背板制程中使用的掩模板数量，同时消除异常母拉不良，从而有效降低制备成本，同时提升产能。
解决本发明技术问题所采用的技术方案是该阵列基板的制备方法，包括采用刻蚀工艺在衬底的一侧形成含硅材料膜层的步骤，所述衬底通过顶针设于刻蚀腔室内，在形成含硅材料薄膜层之前，还包括：在所述衬底待形成所述含硅材料薄膜层的另一侧形成刻蚀保护层，所述刻蚀保护层使得所述衬底背面对应着顶针区的刻蚀速率与对应着非顶针区的刻蚀速率一致。
优选的是，在形成所述刻蚀保护层之前，还包括：在与所述刻蚀保护层同侧的所述衬底侧形成辅助刻蚀保护层的步骤，所述辅助刻蚀保护层相对于所述刻蚀保护层更靠近所述衬底，所述辅助刻蚀保护层用于释放所述刻蚀保护层对所述衬底的应力影响。
优选的是，所述刻蚀保护层采用沉积工艺形成，或者，所述辅助刻蚀保护层采用沉积工艺形成。
优选的是，所述刻蚀保护层采用透明材料形成，或者，所述辅助刻蚀保护层采用透明材料形成，所述透明材料包括氮化硅、氧化硅或氮氧化硅中的任一种。
优选的是，所述含硅材料膜层为非晶硅膜层、多晶硅膜层、氮化硅膜层、氧化硅膜层或氮氧化硅膜层。
优选的是，所述阵列基板包括薄膜晶体管，所述薄膜晶体管包括有源层，所述阵列基板还包括与所述有源层同侧依次相邻设置的缓冲层和光遮挡层，所述光遮挡层、所述缓冲层和所述有源层在同一构图工艺中形成，所述光遮挡层采用非晶硅材料形成。
一种阵列基板，包括设置在衬底的一侧的含硅材料膜层，还包括设置在所述衬底未设置所述含硅材料薄膜层的另一侧的刻蚀保护层，所述刻蚀保护层用于使得所述衬底背面的刻蚀速率一致。
优选的是，在所述衬底与所述刻蚀保护层之间，还设置有辅助刻蚀保护层，所述辅助刻蚀保护层相对于所述刻蚀保护层更靠近所述衬底，所述辅助刻蚀保护层用于释放所述刻蚀保护层对所述衬底的应力影响。
优选的是，在所述阵列基板包括薄膜晶体管，所述薄膜晶体管包括有源层，所述阵列基板还包括与所述有源层同侧依次相邻设置的缓冲层和光遮挡层。
一种显示装置，包括上述的阵列基板。
本发明的有益效果是：该阵列基板一方面将现有的阵列基板的9Mask工艺减少使用一道掩模板成为8Mask工艺，能够有效的降低制备过程中的工艺难度；另一方面，通过在玻璃衬底的背面沉积一层SiNx来消除刻蚀不均引起的差异，进而消除刻蚀PinMura的产生，从而有效降低成本，提高产能。
附图说明
图1为未设置刻蚀保护层的阵列基板中顶针区和正常区的表面示意图；
图2为未设置刻蚀保护层的阵列基板中顶针区和正常区的粗糙度差异统计图；
图3为本发明实施例1中阵列基板的局部结构剖视图；
图4为本发明实施例2中阵列基板的局部结构剖视图；
附图标识中：
1-衬底；2-第一缓冲层；3-第二缓冲层；4-光遮挡层；5-第三缓冲层；6-有源层；7-刻蚀保护层；8-辅助刻蚀保护层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对阵列基板及其制备方法、显示装置作进一步详细描述。
本发明中，光刻工艺，是指包括曝光(Photo)、显影、刻蚀(Etch)等工艺过程的利用光刻胶、掩模板、曝光机等进行刻蚀形成图形的工艺；构图工艺，包括光刻工艺，还包括打印、喷墨等其他用于形成预定图形的工艺。
本发明的技术构思在于：在液晶显示装置中，对于LTPS背板而言，Mo材料形成光遮挡层的作用只是对有源层进行背光的遮挡作用，在采用A-Si材料形成背光遮挡时同样能起到遮挡作用，而且如果能够将光遮挡层、缓冲层和有源层整合到一起，用一道掩模板进行光刻工艺，将能够有效的降低生产的成本。
本发明以液晶显示的应用作为示例，在设计阵列基板的8Mask的制备工艺中，一方面将a-Si作为光遮挡层，将光遮挡层和有源层采用同一道掩模板进行光刻工艺形成图形，从而减少一道掩模板的使用；另一方面，通过设置刻蚀保护层，还能避免在刻蚀工艺过程中，在同一刻蚀工艺进行缓冲层的刻蚀过程会有Pin Mura的产生的问题，进而避免造成最终的显示Mura。
实施例1：
本实施例提供一种阵列基板的制备方法，该制备方法能在减少LTPS背板制备工艺使用掩模板数量的同时，还能保证良好的制备质量，从而有效降低成本，提高产能。
本实施例的阵列基板的制备方法，包括采用刻蚀工艺在衬底的一侧形成含硅材料膜层的步骤，衬底通过顶针设于刻蚀腔室内，在形成含硅材料薄膜层之前还包括：在衬底待形成含硅材料薄膜层的另一侧形成刻蚀保护层，刻蚀保护层使得衬底背面对应着顶针区的刻蚀速率与对应着非顶针区的刻蚀速率一致。
在本实施例中，含硅材料膜层为非晶硅膜层(a-Si)、多晶硅膜层(p-Si)、氮化硅膜层(SiNx)、氧化硅膜层(SiO2)或氮氧化硅膜层(SiON)。阵列基板中的光遮挡层、缓冲层和有源层都可以为含硅材料形成，并在同一构图工艺中形成。
在LTPS 8Mask工艺中，对于如图3所示的阵列基板，其中需要刻蚀的结构，包括有源层6(p-Si)、第三缓冲层5(SiO2)和光遮挡层4(a-Si)，上述层结构进行一次刻蚀工艺即可完成图案化，可以实现减少一道掩模板的目的。在现有的未设置刻蚀保护层的制备方法中，虽然可以实现对于该三层膜角度的图形(Profile)刻蚀，但在刻蚀过程会有刻蚀Pin Mura不良。尤其是在液晶显示器件中，在对光遮挡层、缓冲层和有源层在同一构图工艺进行刻蚀的过程中，会在顶针区产生刻蚀Pin Mura，进而影响器件的最终透过率。
经过发明人对Pin Mura的认真研究分析发现，针对干法刻蚀Pin Mura不良，如图1所示，顶针区(Pin区)和正常区的膜层的厚度刻蚀关键尺寸(Critical Dimension，简称CD)分别为3.21μm和3.17μm，并不存在明显差异，说明Pin Mura的产生不是来自于衬底1设置薄膜晶体管侧的刻蚀关键尺寸差异。通过对Pin Mura区和正常区进行背面的原子力显微镜(Atomic Force Microscope，简称AFM，用于对阵列基板的外观粗糙度进行分析测试)的分析结果可以发现，Pin Mura区和正常区的粗糙度有较大的差异。如图2所示，衬底1的背面对应着顶针区和正常区的粗糙度有较大的差异，正常区的粗糙度的平均值是顶针区的2倍左右，因此判断肉眼可见的Pin Mura应当是来自于衬底1的背面的粗糙度的差异。
发明人经过进一步对Pin Mura研究发现，Pin Mura的产生是由于含硅材料膜层，尤其是对SiO2膜层的刻蚀过程中的刻蚀差异造成的，由此推断该刻蚀过程中刻蚀SiO2的气体在顶针区和非顶针区对衬底1的背面产生不同的影响，又因为顶针区和正常区的刻蚀条件不同(例如，由于顶针区和正常区的气体流动速度不同，导致温度差异，因此顶针区和正常区的刻蚀速率不同)，造成了粗糙度的差异其结构，导致了Pin Mura的产生。也即，凡是刻蚀含硅材料膜层结构或者类似的膜层结构，顶针区和未设置顶针的正常区的膜层刻蚀差异并不是Pin Mura产生的原因，Pin Mura来自于衬底1的背面的刻蚀差异。因此，本实施例为了解决Pin Mura的产生，采用在衬底1的背面设置刻蚀保护层，例如设置一定厚度的SiNx膜层来消除刻蚀Pin Mura影响。
其中，刻蚀保护层7采用透明材料，无需图形化，因此可通过沉积工艺形成，例如采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)工艺形成。优选的是，刻蚀保护层7采用氮化硅(SiNx)、氧化硅(SiO2)或氮氧化硅(SiON)中的任一种形成。例如，可以在衬底1的背面进行单层SiNx的沉积作为刻蚀保护层7，该刻蚀保护层7的厚度范围为500A-5000A。刻蚀保护层7包括但不限于SiNx、SiO2或SiON，只要为透明材质、且能对衬底1的背面进行刻蚀保护即可，这里不做限定。
在衬底1的背面进行SiNx膜层沉积形成刻蚀保护层后，将衬底1进行反面旋转即可进行后续的薄膜晶体管的制备。图3中，薄膜晶体管包括有源层6，在形成有源层6之前：在阵列基板上还形成有光遮挡层4和第三缓冲层5，光遮挡层4、第三缓冲层5和有源层6在同一构图工艺中形成，其中的薄膜晶体管采用低温多晶硅(LTPS)材料作为有源层6，光遮挡层4采用a-Si材料形成。
相应的，本实施例还提供一种阵列基板，包括设置在衬底1的含硅材料膜层，还包括设置在衬底1未设置含硅材料膜层的另一侧的刻蚀保护层7，刻蚀保护层7用于使得衬底1的背面的刻蚀速率一致。
在本实施例中，阵列基板包括薄膜晶体管，薄膜晶体管包括有源层6，阵列基板还包括与有源层6同侧依次相邻设置的第三缓冲层5和光遮挡层4。其中的衬底1为透明材质，例如为玻璃衬底。参考图3，衬底1的上方依次是第一缓冲层2、第二缓冲层3、光遮挡层4、第三缓冲层5和有源层6，衬底1的下方为刻蚀保护层7。其中，第一缓冲层2采用SiNx材料形成，用于防止颗粒杂质进入玻璃衬底1中；第二缓冲层3采用SiO2材料，用于与待在其上方形成的光遮挡层4的a-Si晶格相匹配；光遮挡层4采用a-Si材料，用于实现对背光的遮挡；第三缓冲层5采用SiO2材料形成，用于与其下方的a-Si晶格和待在其上方形成的有源层6的P-Si晶格相匹配。当然，作为薄膜晶体管的完整结构，阵列基板还包括源极、漏极和栅极等其他结构，根据顶栅型结构或底栅型结构设置相应的层次关系，这里不再详述。
本实施例的阵列基板，一方面将现有的阵列基板的9Mask工艺减少使用一道掩模板成为8Mask工艺，能够有效的降低制备过程中的工艺难度；另一方面，通过在玻璃衬底的背面沉积一层SiNx来消除刻蚀不均引起的差异，进而消除刻蚀Pin Mura的产生。
这里应该理解的是，本实施例中的阵列基板及其制备方法，只是针对液晶显示器件中具有光遮挡层的结构对刻蚀保护层的制备和作用进行了说明，本实施例的阵列基板及其制备方法的核心在于刻蚀保护层对于含硅材料膜层(尤其是SiO2材料)在刻蚀过程中对衬底的背面的刻蚀速率一致性的作用。推而广之，只要存在含硅材料膜层的制备工艺，均可采用本实施例所示例的刻蚀保护层，这里不做限定。
实施例2：
本实施例提供一种阵列基板的制备方法，该制备方法能在减少LTPS背板制备工艺使用掩模板数量的同时，还能保证良好的制备质量，从而有效降低成本，提高产能。
本实施例的阵列基板与实施例1的阵列基板的区别在于，如图4所示，本实施例中的阵列基板除了形成刻蚀保护层7，还形成辅助刻蚀保护层8。在本实施例的阵列基板的制备方法中，在形成刻蚀保护层7之前，还包括：在与刻蚀保护层7同侧的衬底1侧形成辅助刻蚀保护层8的步骤，辅助刻蚀保护层8相对于刻蚀保护层7更靠近衬底1，辅助刻蚀保护层8用于释放刻蚀保护层7对衬底1的应力影响。
其中，刻蚀保护层7和辅助刻蚀保护层8采用沉积工艺形成。与实施例1相同，刻蚀保护层7和辅助刻蚀保护层8采用透明材料形成。优选刻蚀保护层7、辅助刻蚀保护层8采用SiNx、SiO2或SiON中的任一种形成。这里，沉积该衬底1的背面的刻蚀保护层7时，为了不增加衬底1的应力，通过在刻蚀保护层7的SiNx膜层下方沉积一层SiO2，以释放衬底1的背面沉积膜层带来的应力的影响。
相应的，本实施例还提供一种阵列基板，参考图4，该阵列基板在衬底1与刻蚀保护层7之间，还设置有辅助刻蚀保护层8，辅助刻蚀保护层8用于释放刻蚀保护层7对衬底1的应力影响。
图4中，衬底1的上方依次是第一缓冲层2、第二缓冲层3、光遮挡层4、第三缓冲层5和有源层6，衬底1的下方为刻蚀保护层7。其中，第一缓冲层2采用SiNx材料形成，用于防止颗粒杂质进入玻璃衬底1中；第二缓冲层3采用SiO2材料，用于与待在其上方形成的光遮挡层4的a-Si晶格相匹配；光遮挡层4采用a-Si材料，用于实现对背光的遮挡；第三缓冲层5采用SiO2材料形成，用于与其下方的a-Si晶格和待在其上方形成的有源层6的P-Si晶格相匹配。
同理，在对衬底1的背面进行SiNx沉积形成辅助刻蚀保护层8和刻蚀保护层7后，将衬底1进行反面旋转就可以进行后续的薄膜晶体管的制备。
本实施例的阵列基板中，其他层结构的材料和制备工艺与实施例1中对应层结构的材料和制备工艺相同，这里不再赘述。
实施例1-实施例2的阵列基板的制备方法及其相应的阵列基板，通过至少设置刻蚀保护层，能有效解决含硅材料膜层在刻蚀工艺中的刻蚀速率差异问题，在实现减少LTPS背板制备工艺使用掩模板数量的同时，还进一步消除了Pin Mura的产生，从而有效降低成本，提高产能。
实施例3：
本实施例提供一种显示装置，该显示装置包括实施例1-实施例2中任一的阵列基板。
该显示装置可以为：台式电脑、平板电脑、笔记本电脑、手机、PDA、GPS、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、液晶面板、电子纸、电视机、显示器、数码相框、导航仪等任何具有显示功能的产品或部件，可应用于公共显示和虚幻显示等多个领域。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (9)
1.一种阵列基板的制备方法，包括采用刻蚀工艺在衬底的一侧形成含硅材料膜层的步骤，所述衬底通过顶针设于刻蚀腔室内，其特征在于，在形成含硅材料膜层之前，还包括：在所述衬底待形成所述含硅材料膜层的另一侧形成刻蚀保护层，所述刻蚀保护层使得所述衬底背面对应着顶针区的刻蚀速率与对应着非顶针区的刻蚀速率一致。
2.根据权利要求1所述的制备方法，其特征在于，在形成所述刻蚀保护层之前，还包括：在与所述刻蚀保护层同侧的所述衬底侧形成辅助刻蚀保护层的步骤，所述辅助刻蚀保护层相对于所述刻蚀保护层更靠近所述衬底，所述辅助刻蚀保护层用于释放所述刻蚀保护层对所述衬底的应力影响。
3.根据权利要求2所述的制备方法，其特征在于，所述刻蚀保护层采用沉积工艺形成，或者，所述辅助刻蚀保护层采用沉积工艺形成。
4.根据权利要求2所述的制备方法，其特征在于，所述刻蚀保护层采用透明材料形成，或者，所述辅助刻蚀保护层采用透明材料形成，所述透明材料包括氮化硅、氧化硅或氮氧化硅中的任一种。
5.根据权利要求1或2所述的制备方法，其特征在于，所述含硅材料膜层为非晶硅膜层、多晶硅膜层、氮化硅膜层、氧化硅膜层或氮氧化硅膜层。
6.根据权利要求1或2所述的制备方法，其特征在于，所述阵列基板包括薄膜晶体管，所述薄膜晶体管包括有源层，所述阵列基板还包括与所述有源层同侧依次相邻设置的缓冲层和光遮挡层，所述光遮挡层、所述缓冲层和所述有源层在同一构图工艺中形成，所述光遮挡层采用非晶硅材料形成。
7.一种阵列基板，包括设置在衬底的一侧的含硅材料膜层，其特征在于，还包括设置在所述衬底未设置所述含硅材料膜层的另一侧的刻蚀保护层，所述刻蚀保护层用于使得所述衬底背面的刻蚀速率一致；在所述衬底与所述刻蚀保护层之间，还设置有辅助刻蚀保护层，所述辅助刻蚀保护层相对于所述刻蚀保护层更靠近所述衬底，所述辅助刻蚀保护层用于释放所述刻蚀保护层对所述衬底的应力影响。
8.根据权利要求7所述的阵列基板，其特征在于，在所述阵列基板包括薄膜晶体管，所述薄膜晶体管包括有源层，所述阵列基板还包括与所述有源层同侧依次相邻设置的缓冲层和光遮挡层。
9.一种显示装置，其特征在于，包括权利要求7或8所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710736777.8A CN107564855B (zh) | 2017-08-24 | 2017-08-24 | 阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710736777.8A CN107564855B (zh) | 2017-08-24 | 2017-08-24 | 阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107564855A CN107564855A (zh) | 2018-01-09 |
| CN107564855B true CN107564855B (zh) | 2020-05-26 |
Family
ID=60975782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710736777.8A Expired - Fee Related CN107564855B (zh) | 2017-08-24 | 2017-08-24 | 阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107564855B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111583883B (zh) * | 2020-05-29 | 2022-03-15 | 上海中航光电子有限公司 | 一种集成驱动板、显示装置及制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105226029A (zh) * | 2014-06-25 | 2016-01-06 | 环球晶圆股份有限公司 | 具压应力之硅基板及其制造方法 |
| CN105304446A (zh) * | 2015-09-18 | 2016-02-03 | 京东方科技集团股份有限公司 | 干法刻蚀设备的下部电极基台及干法刻蚀设备 |
| CN106033289A (zh) * | 2015-03-19 | 2016-10-19 | 河北冀雅电子有限公司 | 一种黑白点阵触摸液晶屏及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102312297B1 (ko) * | 2014-10-20 | 2021-10-14 | 삼성디스플레이 주식회사 | 표시장치 |
-
2017
- 2017-08-24 CN CN201710736777.8A patent/CN107564855B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105226029A (zh) * | 2014-06-25 | 2016-01-06 | 环球晶圆股份有限公司 | 具压应力之硅基板及其制造方法 |
| CN106033289A (zh) * | 2015-03-19 | 2016-10-19 | 河北冀雅电子有限公司 | 一种黑白点阵触摸液晶屏及其制作方法 |
| CN105304446A (zh) * | 2015-09-18 | 2016-02-03 | 京东方科技集团股份有限公司 | 干法刻蚀设备的下部电极基台及干法刻蚀设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107564855A (zh) | 2018-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| US20170090233A1 (en) | Display Substrate, Method of Fabricating the Same, and Display Device | |
| US9268169B2 (en) | Display panel with pixel define layer, manufacturing method of pixel define layer of display panel, and display device | |
| US9484364B2 (en) | Array substrate and method for manufacturing the same, display device | |
| WO2015081732A1 (zh) | 彩膜基板及其制作方法、显示装置 | |
| US8339545B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| WO2014169525A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR20190077570A (ko) | 어레이 기판, 그 제조 방법 및 표시 장치 | |
| KR101788488B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| US20160011457A1 (en) | Fabrication method of substrate | |
| US20190043898A1 (en) | Array substrate motherboard, method for manufacturing the same, and display device | |
| WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| US9219088B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| WO2018032670A1 (zh) | Tft基板的制作方法 | |
| CN104934449A (zh) | 显示基板及其制作方法以及显示装置 | |
| WO2020082623A1 (zh) | 薄膜晶体管及其制造方法 | |
| WO2020093442A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| WO2014205987A1 (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN107564855B (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2018205596A1 (zh) | 薄膜晶体管及其制造方法、阵列基板、显示面板及显示装置 | |
| US9366932B2 (en) | TFT-LCD array substrate manufacturing method and LCD panel/device produced by the same | |
| US9366922B2 (en) | Thin film transistor array and method for manufacturing the same | |
| US8916404B2 (en) | E-paper array substrate with storage capacitor electrode and manufacturing method thereof | |
| US20220137456A1 (en) | Metal wire grid polarizer and manufacturing method thereof, display device | |
| US20130200377A1 (en) | Thin film transistor array substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200526 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |