TWI642102B - 含矽膜之成膜方法及成膜裝置 - Google Patents

含矽膜之成膜方法及成膜裝置 Download PDF

Info

Publication number
TWI642102B
TWI642102B TW105119373A TW105119373A TWI642102B TW I642102 B TWI642102 B TW I642102B TW 105119373 A TW105119373 A TW 105119373A TW 105119373 A TW105119373 A TW 105119373A TW I642102 B TWI642102 B TW I642102B
Authority
TW
Taiwan
Prior art keywords
silicon
gas
film
etching
gas supply
Prior art date
Application number
TW105119373A
Other languages
English (en)
Other versions
TW201709326A (zh
Inventor
佐藤潤
菊地宏之
村田昌弘
三浦繁博
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201709326A publication Critical patent/TW201709326A/zh
Application granted granted Critical
Publication of TWI642102B publication Critical patent/TWI642102B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一種含矽膜之成膜方法，係將含矽膜填充於基板表面所形成之凹陷，包含有第1成膜循環，該第1成膜循環係由第1矽吸附工序、矽蝕刻工序以及第1含矽膜沉積工序所構成；該第1矽吸附工序係將含矽氣體供給至該基板，而讓該含矽氣體吸附於該凹陷內；該矽蝕刻工序係將蝕刻氣體供給至該基板，而蝕刻吸附於該凹陷內之該含矽氣體的矽成分之一部分；該第1含矽膜沉積工序係將會與該矽成分反應之反應氣體供給至該基板，來與蝕刻後持續吸附於該凹陷內所殘留的該矽成分反應，以生成反應生成物，而讓含矽膜沉積於該凹陷內。

Description

含矽膜之成膜方法及成膜裝置
本發明係關於一種含矽膜之成膜方法及成膜裝置。
自以往，便如日本特開2012-209394號公報所記載般，已知一種成膜方法，係包含：吸附步驟，係在一真空容器內讓第1反應氣體吸附於基板；形成步驟，係讓吸附於基板之第1反應氣體與第2反應氣體反應，而形成反應生成物；改質-蝕刻步驟，係將改質氣體與蝕刻氣體活性化而供給至基板，以進行反應生成物之改質及蝕刻；以及蝕刻步驟，係將蝕刻氣體供給至基板，以蝕刻反應生成物；蝕刻步驟會在依序重複吸附步驟、形成步驟以及改質-蝕刻步驟後再加以進行。
根據相關成膜方法，由於會在將反應生成物形成於基板表面所形成之溝槽等的凹部後，馬上進行蝕刻步驟，故可防止凹部開口會因反應生成物而堵塞之情事，可防止空隙或接縫的產生並進行朝凹部之填埋成膜。
專利文獻：日本專利第5599350號公報
然而，在日本專利第5599350號公報所記載之構成中，為了進行改質-蝕刻步驟及蝕刻步驟便會使用電漿。在使用電漿之情況，便會難以校正晶圓面內之切凹形狀，又，亦會有所謂因附設有電漿單元而使得裝置大型化之問題。
於是，本發明之目的在於提供一種不使用電漿，且不在基板表面所形成之凹陷產生空隙、接縫等缺陷，而可進行含矽膜之填埋的含矽膜之成膜方法及成膜裝置。
為了達成上述目的，本發明一態樣相關之含矽膜之成膜方法係將含矽膜填充於基板表面所形成之凹陷的含矽膜之成膜方法，包含有第1成膜循環，該第1成膜循環係由第1矽吸附工序、矽蝕刻工序以及第1含矽膜沉積工序所構成；該第1矽吸附工序係將含矽氣體供給至該基板，而讓該含矽氣體吸附於該凹陷內；該矽蝕刻工序係將蝕刻氣體供給至該基板，而蝕刻吸附於該凹陷內之該含矽氣體的矽成分之一部分；該第1含矽膜沉積工序係將反應氣體供給至該基板，來氧化蝕刻後持續吸附於該凹陷內所殘留的該矽成分，而讓含矽膜沉積於該凹陷內。
本發明其他態樣相關之成膜裝置，係具有：處理室；旋轉台，係設置於該處理室內，且可於表面上載置基板；原料氣體供給部、蝕刻氣體供給部、反應氣體供給部，係設置於較該旋轉台要上方，並沿著該旋轉台之旋轉方向來從上游側依序互相分離；以及控制機構，係可切換第1成膜循環與第2成膜循環；該第1成膜循環會在各自以該原料氣體供給部來供給原料氣體，以該蝕刻氣體供給部來供給蝕刻氣體，以該反應氣體供給部來供給反應氣體的狀態下，讓該旋轉台旋轉，以讓該基板依序通過該原料氣體供給部、該蝕刻氣體供給部、該反應氣體供給部之下方；該第2成膜循環會在各自以該原料氣體供給部來供給原料氣體，以該反應氣體供給部來供給反應氣體的狀態下，讓該旋轉台旋轉，以讓該基板交互通過該原料氣體供給部、該反應氣體供給部之下方。
1‧‧‧真空容器
2‧‧‧旋轉台
4‧‧‧凸狀部
5‧‧‧突出部
7‧‧‧加熱器單元
7a‧‧‧蓋體構件
10‧‧‧搬送臂
11‧‧‧頂板
12‧‧‧容器本體
12a‧‧‧突出部
13‧‧‧密封構件
14‧‧‧底部
15‧‧‧搬送口
20‧‧‧殼體
21‧‧‧核心部
22‧‧‧旋轉軸
23‧‧‧驅動部
24‧‧‧凹部
31‧‧‧原料氣體噴嘴
31a‧‧‧氣體導入埠
32‧‧‧反應氣體噴嘴
32a‧‧‧氣體導入埠
33‧‧‧蝕刻氣體噴嘴
33a‧‧‧氣體導入埠
34‧‧‧噴嘴覆蓋體
35‧‧‧基部
36A、36B‧‧‧整流板
37‧‧‧氣體噴出口
41、42‧‧‧分離氣體噴嘴
41a‧‧‧氣體導入埠
42a‧‧‧氣體導入埠
42h‧‧‧氣體噴出孔
43‧‧‧溝部
44‧‧‧頂面
45‧‧‧頂面
46‧‧‧彎曲部
481、482‧‧‧下方空間
50‧‧‧空間
51‧‧‧分離氣體供給管
52‧‧‧空間
610‧‧‧第1排氣口
620‧‧‧第2排氣口
630‧‧‧排氣管
640‧‧‧真空泵
650‧‧‧壓力調整器
71‧‧‧覆蓋構件
71a‧‧‧內側構件
71b‧‧‧外側構件
72‧‧‧沖淨氣體供給配管
73‧‧‧沖淨氣體供給管
80‧‧‧凹陷
90‧‧‧矽氧化膜
91‧‧‧3DMAS分子層
92‧‧‧3DMAS吸附層
100‧‧‧控制部
101‧‧‧記憶部
102‧‧‧媒體
P1‧‧‧第1處理區域
P2‧‧‧第2處理區域
P21‧‧‧蝕刻氣體供給區域
P22‧‧‧反應氣體供給區域
C‧‧‧中心區域
H‧‧‧分離空間
h1‧‧‧高度
D‧‧‧分離區域
W‧‧‧晶圓
圖1係本發明實施形態相關之成膜裝置一範例之剖面圖。
圖2係本發明實施形態相關之成膜裝置一範例之立體圖。
圖3係本發明實施形態相關之成膜裝置一範例之俯視圖。
圖4係顯示本發明實施形態相關之成膜裝置一範例之原料氣體噴嘴及噴嘴覆蓋體一範例之構成的圖式。
圖5係本發明實施形態相關之成膜裝置一範例的沿著真空容器周圍方 向之部分剖面圖。
圖6係顯示本發明實施形態相關之成膜裝置一範例的設置有真空容器的頂面之區域的部分剖面圖。
圖7A~7E係顯示本發明實施形態相關之含矽膜之成膜方法一範例的一連串工序的圖式。
圖8A及8B係用以說明基底矽氧化膜形成工序中之氣體供給狀態及旋轉台之旋轉的圖式。
圖9A~9C係用以說明蝕刻併用成膜工序中之氣體供給狀態及旋轉台之旋轉的圖式。
圖10A~10D係用以說明本發明實施形態相關之含矽膜之成膜方法的蝕刻併用成膜循環中所產生之化學反應的圖式。
圖11A~11E係顯示本發明實施例相關之含矽膜之成膜方法的實施結果的圖式。
圖12A~12C係將實施例1~3之結果圖表化而加以顯示的圖式。
以下，便參照圖式，來進行用以實施本發明之形態的說明。
[成膜裝置]
首先，便使用圖式，就本發明實施形態相關之成膜裝置來加以說明。
圖1係本發明實施形態相關之成膜裝置一範例之剖面圖，圖2係本發明實施形態相關之成膜裝置一範例之立體圖，圖3係本發明實施形態相關之成膜裝置一範例之俯視圖。
參照圖1至圖3，此成膜裝置係具備有具有幾乎為圓形之平面形狀的扁平真空容器(處理室、腔室)1以及設置於此真空容器1內，並在真空容器1之中心具有旋轉中心的旋轉台2。真空容器1係具有擁有有底圓筒形狀之容器本體12以及相對於容器本體12上面，而透過例如O型環等的密封構件13(圖1)來氣密且裝卸自如地配置之頂板11。
旋轉台2會以中心部來被固定於圓筒狀之核心部21，此核心部21係被固定在延伸於垂直方向之旋轉軸22上端。旋轉軸22會貫穿真空容器1之 底部14，其下端會被安裝於會讓旋轉軸22(圖1)繞垂直軸旋轉之驅動部23。旋轉軸22及驅動部23係收納於上面有開口之筒狀殼體20內。此殼體20會將其上面所設置之凸緣部分氣密地安裝於真空容器1之底部14下面，以維持殼體20之內部氛圍與外部氛圍的氣密狀態。
旋轉台2表面如圖2及圖3所示，係沿著周圍方向來設置有用以載置複數(圖式之範例為5片)基板之半導體晶圓(以下稱為「晶圓」)W的圓形凹部24。另外，圖3為了簡化說明僅於1個凹部24顯示晶圓W。此凹部24係具有較晶圓W之直徑(例如300mm)稍微要大例如4mm的內徑以及幾乎等同於晶圓W之厚度的深度。從而，在將晶圓W載置於凹部24時，晶圓W與旋轉台2表面(未載置有晶圓W之區域)便會為相同高度。
圖2及圖3係說明真空容器1內之構造的圖式，為了簡化說明，便省略頂板11之圖示。如圖2及圖3所示，旋轉台2上方係各自配置有例如由石英所構成之原料氣體噴嘴31、反應氣體噴嘴32、蝕刻氣體噴嘴33以及分離氣體噴嘴41、42。圖式之範例中，係在真空容器1之周圍方向隔有間隔地從搬送口15(後述)繞逆時針(旋轉台2之旋轉方向)來依序配列有反應氣體噴嘴32、分離氣體噴嘴42、原料氣體噴嘴31、分離氣體噴嘴41以及蝕刻氣體噴嘴33。該等噴嘴31、32、33、41及42會將為個別之基端部的氣體導入埠31a、32a、33a、41a以及42a(圖3)固定於容器本體12之外周壁，而從真空容器1外周壁來導入至真空容器1內。然後，以噴嘴會沿著容器本體12之半徑方向而相對於旋轉台2來平行地延伸的方式來加以設置。
原料氣體噴嘴31係將原料氣體供給至晶圓W之原料氣體供給部。本發明實施形態相關之基板處理方法中，係可使用例如含Si氣體來作為原料氣體噴嘴31所供給之原料氣體。含Si氣體係可使用各種氣體，例如可使用有機胺基矽烷氣體。有機胺基矽烷氣體亦可使用例如3DMAS(Tris(dimethylamino)silane)氣體。
反應氣體噴嘴32係將可與原料氣體反應而生成反應生成物之反應氣體供給至晶圓W之反應氣體供給部。因此，反應氣體噴嘴32所供給之反應氣體係可使用含矽(Si)氣體，更詳而言之，是可與含矽氣體所含有之矽成分反應而生成反應生成物之氣體，例如，可使用氧化氣體、氮化氣體等。氧 化氣體亦可使用例如氧氣(O2)及/或臭氧(O3)氣體。藉此，便可在晶圓W上成膜出SiO2膜。又，氮化氣體亦可使用例如氨氣(NH3)。藉此，便可在晶圓W上成膜出SiN膜。
蝕刻氣體噴嘴33係將蝕刻氣體供給至晶圓W之蝕刻氣體供給部。蝕刻氣體噴嘴33所供給之蝕刻氣體係使用可將原料氣體所包含之原料成分蝕刻之氣體。在原料氣體為含Si氣體的情況，便使用可蝕刻Si成分之氣體，例如可使用氯氣(Cl2)。氯氣雖對蝕刻矽是有效果的，但對於矽氧化膜(SiO2)或矽氮化膜(SiN)等的矽絕緣膜之蝕刻卻不太有效果。因此，本發明實施形態相關之成膜裝置係構成為如圖3之箭頭所示般，讓旋轉台2繞逆時針旋轉，以使得晶圓W通過原料氣體噴嘴31之下，而於晶圓W表面吸附有含矽氣體的狀態下，通過蝕刻氣體噴嘴33之下，再於將含矽氣體之矽成分的一部分蝕刻而讓矽成分之吸附量成為微量的狀態下，通過反應氣體噴嘴32之下。另外，關於具體的成膜方法會在之後詳細說明。
又，本實施形態中，雖舉有使用蝕刻氣體噴嘴33來作為供給蝕刻氣體之機構的範例來加以說明，但亦可構成為例如使用噴淋頭來取代蝕刻氣體噴嘴33而將蝕刻氣體供給至晶圓W。如此般，只要蝕刻氣體噴嘴33可將蝕刻氣體供給至晶圓W的話，就可以置換為其他蝕刻氣體供給機構。
原料氣體噴嘴31及反應氣體噴嘴32係透過開閉閥及流量調整器(皆未圖示)來分別連接有儲存有原料氣體及反應氣體之原料氣體供給源及反應氣體供給源。又，蝕刻氣體噴嘴33係透過開閉閥及流量調整器(皆未圖示)來連接有儲存有蝕刻氣體之蝕刻氣體供給源。
另外，雖原料氣體所使用之含矽氣體並不特別限定，但除了上述3DMAS(三(二甲胺基)矽烷，Si(N(CH3)2)3H)之外，較佳地亦可使用4DMAS(四(二甲胺基)矽烷，Si(N(CH3)2)4)等的胺基矽烷系，或是TCS(四氯矽烷，SiCl4)，DCS(二氯矽烷，SiH2Cl2)，SiH4(矽甲烷)、HCD(六氯矽烷，Si2Cl6)等。
又，在使用氧化氣體作為反應氣體的情況，如上述，較佳地係可使用氧氣及/或臭氧氣體。特別是為了得到緻密的矽氧化膜，更佳地氧化氣體係含有臭氧氣體。
又，分離氣體噴嘴41、42係透過開閉閥及流量調整器(皆未圖示)來連接有Ar及He等的稀有氣體或N2氣體(氮氣)等的非活性氣體供給源。非活性氣體並不特別限定，可如上述使用稀有氣體及N2氣體等，亦可使用例如N2氣體。另外，該等非活性氣體係可作為所謂沖淨氣體來加以使用。因此，分離氣體噴嘴41、42亦可稱為沖淨氣體噴嘴。
圖4係顯示原料氣體噴嘴及噴嘴氣體覆蓋體一範例之構成的圖式，圖5係沿著真空容器1之周圍方向的部分剖面圖。
如圖4及圖5所示，原料氣體噴嘴31、反應氣體噴嘴32、蝕刻氣體噴嘴33係沿著原料氣體噴嘴31、反應氣體噴嘴32及蝕刻氣體噴嘴33之長度方向來配列有朝向旋轉台2而向下方開口的複數氣體噴出口37。關於氣體噴出口37之配置雖不特別限定，但可以例如10mm之間隔來加以配列。
原料氣體噴嘴31之下方區域會成為用以讓原料氣體之含矽氣體吸附於晶圓W的第1處理區域P1。蝕刻氣體噴嘴33及反應氣體噴嘴32之下方區域會成為第2處理區域P2。第2處理區域P2雖會共同存在有反應氣體噴嘴32與蝕刻氣體噴嘴33，但反應氣體噴嘴32下方會成為反應氣體供給區域，蝕刻氣體噴嘴33下方會成為蝕刻氣體供給區域。另外，反應氣體供給區域與蝕刻氣體供給區域雖無明確的分界，但蝕刻氣體噴嘴33係配置於第2處理區域P2內之旋轉台2的旋轉方向之最上游側，反應氣體噴嘴32係配置於第2處理區域P2內之旋轉台2的旋轉方向之最下游側，而配置於第2處理區域P2內互相分離最遠的位置。因此，亦可如圖3所示，將第2處理區域P2內之上游側端部作為蝕刻氣體供給區域P21，將第2處理區域P2內之下游側端部作為反應氣體供給區域P22。
在進行吸附於晶圓W之含矽氣體的蝕刻，並進行含矽膜之成膜的情況，係於各自從原料氣體噴嘴31供給含矽氣體，從反應氣體噴嘴32供給反應氣體，從蝕刻氣體噴嘴33供給蝕刻氣體，從分離氣體噴嘴41、42供給分離氣體的狀態下，來讓旋轉台2繞逆時針旋轉。
亦即，藉由從原料氣體噴嘴31及反應氣體噴嘴32來供給成膜用原料氣體及反應氣體，並同時地從蝕刻氣體噴嘴33來供給蝕刻氣體，且讓旋轉台2繞逆時針方向旋轉，便可在旋轉台2轉1次中進行成膜工序與蝕刻工 序兩者。另外，讓旋轉台2繞逆時針方向旋轉是因為在成膜出保護(conformal)膜之成膜工序中，需要讓含Si氣體等的原料氣體吸附於晶圓W上，而在將所吸附之原料氣體蝕刻而變薄之後，供給氧化氣體或氮化氣體等的反應氣體，以在晶圓W表面上讓較薄之原料氣體吸附層與反應氣體反應，且需要以原料氣體、蝕刻氣體、反應氣體的順序來供給至晶圓W的方式來讓旋轉台2旋轉。由於若是讓旋轉台2繞逆時針的話，便可以原料氣體噴嘴31、蝕刻氣體噴嘴32的順序來讓晶圓W通過下方後，再通過反應氣體噴嘴32下方，故會以吸附、蝕刻、反應物生成(沉積)的順序來重複循環，而可進行不會阻塞凹陷圖案之開口部的向上性(bottom-up)較高的成膜。
另一方面，在不進行吸附於晶圓W之含矽氣體的蝕刻，而僅進行含矽膜之成膜時，於不從蝕刻氣體噴嘴33供給蝕刻氣體，或是供給稀有氣體或N2氣體等的沖淨氣體，而各自從原料氣體噴嘴31來供給含矽氣體，從反應氣體噴嘴32來供給反應氣體，從分離氣體噴嘴41、42來供給分離氣體(沖淨氣體)的狀態下，藉由讓旋轉台2繞順時針或繞逆時針旋轉，便可在第1及第2處理區域P1、P2內僅進行成膜。
如圖4(a)及圖4(b)所示，較佳地原料氣體噴嘴31係設置有噴嘴覆蓋體34。以下，便參照圖4(a)及圖4(b)，就噴嘴覆蓋體34來加以說明。噴嘴覆蓋體34係具有沿著原料氣體噴嘴31之長邊方向延伸，而具有ㄈ字型之剖面形狀的基部35。基部35係配置為覆蓋原料氣體噴嘴31。沿著基部35之長邊方向的2個開口端之一邊係安裝有整流板36A，另邊係安裝有整流板36B。本實施形態中，整流板36A、36B係安裝為與旋轉台2上面平行。又，本實施形態中，如圖2及圖3所示，整流板36A係相對於旋轉台2之旋轉方向而配置於原料氣體噴嘴31，整流板36B係配置於下游側。
如圖4(b)清楚地表示般，整流板36、36B會相對於原料氣體噴嘴31之中心軸而形成為左右對稱。又，整流板36A、36B沿著旋轉台2旋轉方向的長度會越朝向旋轉台2之外周部而越長，因此，噴嘴覆蓋體34係具有大略扇形的平面形狀。在此，於圖4(b)以虛線所表示的扇開啟角度θ雖可考量後述凸狀部4(分離區域D)的大小來加以決定，但較佳地為例如5°以上，未達90°，具體而言，更佳地為例如8°以上，未達10°。
另外，本實施形態中，雖顯示僅於原料氣體噴嘴31設置有噴嘴覆蓋體34的範例，但亦可於蝕刻氣體噴嘴33及反應氣體噴嘴32設置有同樣的噴嘴覆蓋體。
參照圖2及圖3，真空容器1內係設置有2個凸狀部4。凸狀部4係具有頂部被裁切為圓弧狀之略扇形平面形狀，在本實施形態中，內圓弧會連接於突出部5(後述)，而外圓弧則會配置為沿著真空容器1之容器本體12內周面。圖5係顯示原料氣體噴嘴31至反應氣體噴嘴32的沿著旋轉台2之同心圓的真空容器1剖面。如圖所示，凸狀部4會安裝於頂板11內面。因此，真空容器1內係存在有為凸狀部4下面之平坦的較低頂面44(第1頂面)以及位於此頂面44周圍方向兩側的較頂面44要高之頂面45(第2頂面)。
又，如圖5所示，凸狀部4係在周圍方向中央形成有溝部43，溝部43會沿著旋轉台2之半徑方向來加以延伸。溝部43係收納有分離氣體噴嘴42。另一個凸狀部4亦同樣地形成有溝部43，並在此收納有分離氣體噴嘴41。另外，圖中所示之參照符號42h係分離氣體噴嘴42所形成之氣體噴出孔。氣體噴出孔42h會沿著分離氣體噴嘴42之長邊方向而隔有既定間隔(例如10mm)地形成有複數個。又，氣體噴出孔42h的開口徑係可例如為0.3mm至1.0mm。雖然省略圖式，但分離氣體噴嘴41亦可同樣地形成氣體噴出孔。
較高之頂面45的下方空間係分別設置有原料氣體噴嘴31及反應氣體噴嘴32。原料氣體噴嘴31及反應氣體噴嘴32會從頂面45分離而設置於晶圓W附近。另外，如圖5所示，係設置有具有原料氣體噴嘴31之較高頂面45的下方空間481以及具有反應氣體噴嘴32之較高頂面45的下方空間482。
較低頂面44會相對於旋轉台2而形成狹窄空間之分離空間H。從分離氣體噴嘴42來供給非活性氣體，例如N2氣體時，此N2氣體會通過分離空間H而朝空間481及空間482流去。此時，由於分離空間H的體積會較空間481及空間482之體積要小，故可藉由N2氣體來讓分離空間H的壓力成為較空間481及空間482的壓力要高。亦即，分離空間H會在空間481及482之間提供壓力障壁。並且，從分離空間H朝空間481及482流去的N2 氣體會相對於來自第1處理區域P1的原料氣體、來自第2處理區域P2之反應氣體及蝕刻氣體而作為抗流來加以作動。從而，來自第1處理區域P1的原料氣體、來自第2處理區域P2的反應氣體及蝕刻氣體便會藉由分離空間H來加以分離。因此，便可抑制原料氣體、蝕刻氣體及反應氣體會在真空容器1內混合而反應。
另外，頂面44相對於旋轉台2上面的高度h1會考量成膜時之真空容器1內的壓力、旋轉台2之旋轉速度以及所供給之分離氣體(N2氣體)之供給量等，而較佳地設定為讓分離空間H之壓力高於空間481及482之壓力所適合的高度。
如此般，由於形成有分離空間H的分離區域D可說是對晶圓W供給沖淨氣體的區域，亦可稱為沖淨氣體供給區域。
再次參照圖1~圖3，頂面11下面係以圍繞固定旋轉台2之核心部21外周的方式來設置有突出部5。此突出部5在本實施形態中，係連續於凸狀部4之旋轉中心側的部位，突出部5下面係形成為與頂面44相同高度。
先前所參照的圖1係沿著圖3之I-I’線的剖面圖，並顯示設置有頂面45的區域，另一方面，圖6係顯示設置有頂面44的區域的部分剖面圖。如圖6所示，略扇形凸狀部4之周緣部(真空容器1之外緣側部位)係可以對向於旋轉台2的外端面之方式來形成彎曲為L字型的彎曲部46。此彎曲部46可抑制氣體通過旋轉台2與容器本體12之內周面之間的空間而流通於空間481及空間482(圖5)之間。由於扇形凸狀部4係設置於頂板11，而頂板11可從容器本體12卸下，故在彎曲部46外周面與容器本體12之間有些許間隙。彎曲部46內周面與旋轉台2外端面之間隙以及彎曲部46外周面與容器本體12之間隙係可設定為例如與頂面44相對於旋轉台2上面的高度同樣的尺寸。
再次參照圖3，旋轉台2與容器本體內周面之間係形成有與空間481連通之第1排氣口610以及與空間482連通之第2排氣口620。第1排氣口610及第2排氣口620如圖1所示，係各自透過排氣管630來連接於為真空排氣機構之例如真空泵640。另外，圖1中還設置有壓力調整器650。
旋轉台2與真空容器1之底部14之間的空間如圖1及圖6所示，係可 設置有加熱機構之加熱器單元7，且可透過旋轉台2來將旋轉台2上之晶圓W加熱至程序配方所定之溫度。旋轉台2之周緣附近下方側為了抑制氣體朝旋轉台2之下方空間入侵，係設置有環狀之覆蓋構件71。如圖6所示，此覆蓋構件71可構成為具備有以從下方側來面對旋轉台2之外緣部及較外緣部要靠外周側的方式來設置的內側構件71a以及設置於此內側構件71a與真空容器1之內壁面之間的外側構件71b。外側構件71b會在凸狀部4外緣部所形成之彎曲部46下方接近於彎曲部46而加以設置，內側構件71a會在旋轉台2外緣部下方(及較外緣部稍微要靠外側的部分之下方)中，橫跨整周來圍繞加熱器單元7。
如圖1所示，較配置有加熱器單元7之空間要靠近旋轉中心的部位之頂部14會以靠近旋轉台2下面之中心部附近的核心部21之方式來朝上方側突出而成為突出部12a。此突出部12a與核心部21之間會成為狹窄空間。又，貫穿底部14之旋轉軸22的貫穿孔內周面與旋轉軸22之間隙會變窄，而該等狹窄空間會連通於殼體20。然後，殼體20係設置有將沖淨氣體之N2氣體供給至狹窄空間內而用以沖淨之沖淨氣體供給配管72。進一步地，真空容器1之底部14係在加熱器單元7下方，於周圍方向以既定的角度間隔來設置有用以沖淨加熱器單元7之配置空間的複數沖淨氣體供給管73(圖6係顯示一個沖淨氣體供給管73)。又進一步地，在加熱器單元7與旋轉台2之間為了抑制氣體朝設置有加熱器單元7之區域入侵，係設置有橫跨周圍方向而從外側構件71b內周壁(內側構件71a上面)覆蓋與突出部12a上端部之間的蓋體構件7a。蓋體構件7a係可以例如石英來加以製作。
在從沖淨氣體供給管72來供給N2氣體時，此N2氣體會通過旋轉軸22之貫穿孔內周面與旋轉軸22的間隙以及突出部12a與核心部21之間的間隙，而流通於旋轉台2與蓋體構件7a之間的空間，並從第1排氣口610或第2排氣口620(圖3)來加以排氣。又，在從沖淨氣體供給管73來供給N2氣體時，此N2氣體會從收納有加熱器單元7之空間通過蓋體構件7a與內側構件71a之間的間隙(未圖示)而流出，並從第1排氣口610或第2排氣口620(圖3)來加以排氣。藉由該等N2氣體之流動，便可抑制空間481及空間482內之氣體會通過真空容器1中央下方的空間以及旋轉台2下方之空間而 混合。
又，真空容器11之頂板11中心部係連接有分離氣體供給管51，且構成為將分離氣體之N2氣體供給至頂板11與核心部21之間的空間52。供給至此空間52的分離氣體會透過突出部5與旋轉台2之狹窄空間50(圖6)而沿著旋轉台2之晶圓載置區域側的表面朝向周緣被噴出。空間50係可藉由分離氣體來維持為較空間481及空間482要高之壓力。從而，藉由空間50，便可抑制供給至第1處理區域P1之原料氣體、供給至第2處理區域P2之蝕刻氣體及反應氣體會通過中心區域C而混合。亦即，空間50(或中心區域C)可具有與分離空間H(或分離區域D)相同的機能。
進一步地，真空容器1側壁如圖2、圖3所示，係可在外部搬送臂10與旋轉台2之間形成有用以進行基板之晶圓W的收授之搬送口15。此搬送口15可藉由未圖示之閘閥來加以開閉。在此情況，為旋轉台2之晶圓載置區域的凹部24便會在面對此搬送口15的位置，於與搬送臂10之間進行晶圓W的收授。因此，便可在旋轉台2下方側，於收授位置所對應之部位設置有貫穿凹部24而從內面來將晶圓W抬升用的收授用升降銷及其升降機構(皆未圖示)。
又，本實施形態之成膜裝置如圖1所示，係可設置有由用以進行裝置整體動作之控制的電腦所構成之控制部100。控制部100之記憶體內係可儲存有在控制部100之控制下，讓成膜裝置實施後述成膜方法的程式。此程式係以實行後述成膜方法的方式來組裝有步驟群，且被記憶於硬碟、光碟、磁光碟、記憶卡、軟碟等的媒體102，並可藉由既定讀取裝置來從記憶部101讀取，而安裝於控制部100內。
[含矽膜之成膜方法]
接著，便就本發明實施形態相關之含矽膜之成膜方法來加以說明。本實施形態相關之含矽膜之成膜方法雖亦可在上述實施形態相關之成膜裝置以外的成膜裝置上實施，但為了便於說明，便就以上述實施形態相關之成膜裝置來實施之範例加以說明。
圖7A~7E係顯示本發明實施形態相關之含矽膜之成膜方法一範例之一連串的工序之圖式。另外，本實施形態中，係舉成膜對象之基板為矽晶圓 W，成膜出之膜的種類為矽氧化膜的範例來加以說明。
圖7A係顯示基板準備工序之一範例的圖式。基板準備工序係準備為成膜對象之晶圓W。另外，圖7A中，係顯示有為填埋對象之晶圓W表面所形成之凹陷80的一範例。凹陷80係形成為晶圓W之配線圖案的一部分，亦可含有溝狀之溝槽、孔狀之孔洞。另外，凹陷80之寬度：深度的長寬比亦可含有從1：10左右到所謂1：100、1：200之數百等級的高長寬比的凹陷80。
在使用本實施形態相關之成膜裝置的情況，基板準備工序會將所準備之晶圓W載置於真空容器1內之旋轉台2的凹部24上。更詳而言之，首先開啟未圖示之閘閥，而如圖2、3所示般，從外部藉由搬送臂10，並透過搬送口15來將晶圓W收授至旋轉台2之凹部24內。此收授會在凹部24停止在面對於搬送口15的位置時，透過凹部24底面之貫穿孔來從真空容器1底部側藉由升降未圖示之升降銷來加以進行。間歇性地旋轉旋轉台2來進行此般之晶圓W的收授，而將晶圓W各自載置於旋轉台2的5個凹部24內。晶圓W表面係形成有如圖7A所示般之凹陷80。
接著關閉閘閥，並藉由真空泵640來將真空容器1內成為抽真空的狀態後，從分離氣體噴嘴41、42以既定流量來噴出分離氣體之N2氣體，亦從分離氣體供給管51及沖淨氣體供給管72、73以既定流量來噴出N2氣體。伴隨與此，藉由壓力調整機構650來將真空容器1內來調整為預設之處理壓力。接著，讓旋轉台2繞逆時針並以例如60rpm的轉速來旋轉，並藉由加熱器單元7來將晶圓W加熱至例如550℃。
圖7B係顯示基底矽氧化膜形成工序之一範例的圖式。基底矽氧化膜形成工序會藉由ALD法來在晶圓W表面形成為基底之矽氧化膜90。由於本實施形態之含矽膜之成膜方法係含有蝕刻矽之工序，故在填埋矽氧化膜前之基底膜為矽的情況，若是不先成膜出較薄之矽氧化膜(SiO2)來作為基底層的話，便會蝕刻基底層。因此，便進行將矽氧化膜形成於凹陷80內而將凹陷80覆蓋之前處理，而以不會因蝕刻使得凹陷80表面被蝕刻的方式來形成保護膜。
具體而言，係實行矽氧化膜之成膜工序。成膜工序中，係從原料氣體 噴嘴31來供給含Si氣體，從反應氣體噴嘴32來供給氧化氣體。又，從蝕刻氣體噴嘴33來供給N2氣體來作為沖淨氣體或不供給任何氣體。另外，含Si氣體雖可使用各種氣體，但本實施例係舉使用為有機胺基矽烷一種的3DMAS的範例來加以說明。又，雖氧化氣體亦可使用各種氣體，但在此係舉使用臭氧氣體之範例來加以說明。
圖8A及8B係用以說明基底矽氧化膜形成工序中之氣體供給狀態及旋轉台2之旋轉狀態一範例的圖式。圖8A係顯示基底矽氧化膜形成工序中之氣體供給狀態及旋轉台2之旋轉狀態的一範例之圖式，圖8B係顯示基底矽氧化膜形成工序中之凹陷80的填埋狀態之一範例的圖式。另外，圖8B係與圖7B同樣的圖式。
如圖8A所示，在晶圓W通過第1處理區域P1時，便會從原料氣體噴嘴31來供給原料氣體之3DMAS而吸附於晶圓W表面上。表面上吸附有3DMAS的晶圓W會在因旋轉台2之旋轉而通過具有分離氣體噴嘴42的分離區域D並被沖淨後，進行第2處理區域P2。第2處理區域P2係由於在蝕刻氣體供給區域P21中不會從蝕刻氣體噴嘴33來供給蝕刻氣體，故晶圓W便會在未產生任何化學反應(蝕刻反應)的狀態下，到達反應氣體供給區域P22。另外，蝕刻氣體噴嘴33可什麼都不供給或供給沖淨氣體之N2氣體、稀有氣體之Ar氣體。反應氣體供給區域P22中，會從反應氣體噴嘴32來供給臭氧氣體，並藉由臭氧氣體來氧化3DMAS所包含之矽成分，而於晶圓W表面沉積出為反應生成物之SiO2(參照圖8B)。通過第2處理區域P2之晶圓W會在通過具有分離氣體噴嘴41之分離區域D而被沖淨後，進入第1處理區域P1。在此又從原料氣體噴嘴31來供給3DMAS，而使得3DMAS吸附於晶圓W表面。然後，藉由之後重複同樣的循環，便會如圖8B所示，使得反應生成物之SiO2沉積於晶圓W表面，而成膜出基底SiO2膜。在此，雖圖8A顯示讓旋轉台2繞逆時針旋轉的範例，但在基底矽氧化膜形成工序中，旋轉台2之旋轉方向亦可為與圖8A相反之順時針方向。由於在此情況亦會重複所謂交互通過第1處理區域P1與第2處理區域P2的反應氣體供給區域P22的成膜循環，故不論為哪一個旋轉方向，都可實施基底矽氧化膜形成工序。然而，由於在接下來所進行之蝕刻併用成膜工序係讓旋轉台2 繞逆時針旋轉，故考量到與下個工序連結的順暢度，較佳地係設定為與下個工序為相同旋轉方向。
另外，基底SiO2膜只要為可防止凹陷80之矽表面的蝕刻之最低程度的膜厚的話便以足夠，例如可為2nm左右之膜厚。重複對相關晶圓W之由含矽氣體的供給、沖淨氣體之供給、氧化氣體之供給、沖淨氣體之供給所構成之一連串的成膜循環至成膜出既定膜厚的基底SiO2膜為止。
圖7C係顯示蝕刻併用成膜工序之初期階段的一範例之圖式，圖7D係顯示蝕刻併用成膜工序之中期階段的一範例之圖式。蝕刻併用成膜工序會在旋轉台2旋轉1次的期間，各自進行1次成膜與蝕刻。圖7C、D所示，蝕刻併用成膜工序係防止成膜之突出，且不堵塞凹陷80之開口上端部，而沿著凹陷80形狀進行保護膜的成膜，並且進行向上性較高之成膜。
圖9A~9C係用以說明蝕刻併用成膜工序中之氣體供給狀態及旋轉台2之旋轉狀態的一範例之圖式。圖9A係顯示蝕刻併用成膜工序中之氣體供給狀態及旋轉台2之旋轉狀態的一範例之圖式。圖9B係顯示蝕刻併用成膜工序之前半段中的凹陷80的填埋狀態之一範例的圖式，圖9C係顯示蝕刻併用成膜工序之前半段中的凹陷80的填埋狀態之一範例的圖式。另外，圖9B係與圖7C相同的圖式，圖9C係與圖7D相同的圖式。
如圖9A所示，蝕刻併用成膜工序中，係從基底矽氧化膜形成工序接續從第1處理區域P1內之原料氣體噴嘴31(參照圖2、3)來供給3DMAS，從反應氣體供給區域P22內之反應氣體噴嘴32(參照圖2、3)來供給臭氧氣體，並從蝕刻氣體供給區域P21內之蝕刻氣體噴嘴33(參照圖2、3)來供給蝕刻氣體之氯氣。藉由開始供給蝕刻氣體，在第1處理區域P1包含有晶圓W之凹陷80內的表面所吸附之3DMAS氣體的矽成分會在蝕刻氣體供給區域P21被蝕刻一部分，而使得較所吸附之矽成分要少量的矽成分會持續吸附而殘留。通過蝕刻氣體供給區域P21之晶圓W會到達反應氣體供給區域P22，而在反應氣體供給區域P22供給臭氧氣體。因此，雖然持續吸附於凹陷80內而殘留的矽成分會藉由臭氧氣體來被氧化，而生成矽氧化膜來作為反應生成物，並沉積於凹陷80內，但由於是在蝕刻之後，故只有形成有非常少量的矽氧化膜，而可進行保護膜的成膜(參照圖9)。又，由於蝕刻氣體會較 多地被供給至凹陷80之開口上端附近，而使得到達凹陷80底部之蝕刻氣體量會較開口上端附近要少，故矽成分之蝕刻量在凹陷80之開口上端部的一方會較多。亦即，可在凹陷80內形成V字狀的矽氧化膜90，並持續成膜。因此，矽氧化膜便一定會從底部開始依序沉積，而可進行向上性較高之成膜。另外，旋轉台2係設定為熱蝕刻(thermal etching)所適合之溫度，例如設定為400~650℃的範圍，較佳地係設定為550℃左右的範圍(參照圖9)。又，由於氯氣對於矽之蝕刻效果非常地高，故只要以極少的流量來供給便以足夠，例如，只要以10~300sccm的範圍之流量來供給的話便以足夠，較佳地係以50~200sccm，更佳地係以100sccm左右的流量來供給的話便以足夠。
圖7E係顯示結束凹陷80之填埋的狀態之圖式。如圖7C~7E所示，讓旋轉台2旋轉1次而進行蝕刻併用成膜循環僅重複需要的次數，而一邊注意不要在矽氧化膜90內產生空隙，一邊填埋凹陷80。蝕刻工序及成膜工序的重複次數係可對應含有凹陷80等的凹形狀圖案的長寬比之形狀來成為適當的次數。長寬比越大，則重複次數越多。
在圖7B、圖8A及圖8B所示的基底矽氧化膜形成工序之後，便重複圖7C~7E及圖9A~9C所示之蝕刻併用成膜循環，而最後如圖7E所示，完全以矽氧化膜90來填埋凹陷80。
如圖7C~7E所示，蝕刻併用成膜工序中，係在以蝕刻工序來被蝕刻為V字狀的矽氧化膜90上進一步地成膜出矽氧化膜，而使得膜厚增加。由於會成膜在被蝕刻為V字狀的矽氧化膜90上，故於成膜時不會阻塞入口，而可從矽氧化膜90底部開始沉積膜。藉此，便可防止填充於凹陷80內之矽氧化膜90產生空隙、接縫等的不良狀況。
另外，圖7A~7E中，雖顯示在圖7B之不供給蝕刻氣體的基底矽氧化膜形成工序後，僅循環性地重複蝕刻併用成膜循環來進行成膜之範例，但亦可以所謂在圖7B之基底矽氧化膜形成工序後，再實行既定次數同樣的不供給蝕刻氣體的矽氧化膜成膜循環後，實行1次蝕刻併用成膜循環，然後再次實行既定次數不進行蝕刻之矽氧化膜成膜循環後，實行1次蝕刻併用成膜循環之週期性的循環來實行蝕刻併用成膜循環。亦即，在基底矽氧化 膜形成工序後之成膜工序中，亦可採用所謂重複每實行既定次數無蝕刻成膜循環，便實行1次蝕刻併用成膜循環的成膜機制至填埋凹陷80而進行既定膜厚之成膜為止的方法。例如，在蝕刻效果稍微過強的情況，若是採用此般之每進行既定次數成膜循環便***1次蝕刻併用成膜循環的成膜機制的話，便可降低蝕刻效果，而可以適當地蝕刻強度來進行成膜。另外，1個成膜機制(成膜週期)內的不進行蝕刻之成膜循環的次數可例如為1~10次，較佳地係可為1~5次。
在實行使用蝕刻併用成膜循環之成膜工序後，便以將晶圓W搬入至真空容器1內相反的順序，來將成膜完畢的晶圓W從真空容器1搬出。具體而言，係以讓欲搬出之晶圓W移動到對向於搬送口15的位置之方式來讓旋轉台2停止，並以未圖示之升降銷來將晶圓W抬升，而從真空容器1外部，以搬送臂10來把持晶圓W，以搬運出真空容器1外部。讓旋轉台2間歇性地旋轉，並就載置於旋轉台2上之凹部24上的所有晶圓W來進行此動作，以將所有晶圓W搬出至真空容器1外部。
圖10A~10D係用以說明本發明實施形態相關之含矽膜之成膜方法的蝕刻併用成膜循環中所產生的化學反應之圖式。
圖10A係顯示凹陷80之初期氧化狀態的一範例之圖式。含有凹陷80之矽晶圓W表面會被氧化，而使得羥(OH)基存在於表面。在此狀態下，蝕刻併用成膜循環會供給原料氣體之3DMAS。
圖10B係顯示於含有凹陷80之晶圓W表面上吸附有3DMAS的狀態一範例之圖式。藉此，來在含有凹陷80之晶圓W表面上形成有含有矽成分之3DMAS分子層91。
圖10C係顯示於含有凹陷80之晶圓W表面上施予蝕刻後的狀態一範例之圖式。蝕刻工序會將氯氣作為蝕刻氣體來供給至晶圓W，而使得晶圓W表面及凹陷80上部會充分地被供給有蝕刻氣體，以蝕刻去除矽成分。另一方面，在蝕刻氣體難以到達之凹陷80底部中所吸附3DMAS並不會被蝕刻，而有較多殘留量。如此一來，便會在凹陷80內形成有V字狀的3DMAS吸附層92。
圖10D係顯示含有凹陷80之晶圓W表面被氧化後之狀態一範例的圖 式。在將臭氧氣體等的氧化氣體供給至晶圓W時，含有凹陷80之表面便會被氧化。在殘留有3DMAS而吸附之凹陷80的底部附近區域中，矽成分與臭氧氣體會反應，而沉積有反應生成物之矽氧化膜90。另一方面，在矽成分被蝕刻去除的凹陷80上部及晶圓W表面係形成有羥基。
藉由重複圖10A~10D之蝕刻併用成膜循環，便會在凹陷80內從凹陷80底面慢慢地朝向上方沉積出矽氧化膜，而於凹陷80填充矽氧化膜。
如此般，根據本實施形態相關之含矽膜之成膜方法，便可不使用電漿，而從凹陷80底部以良好的向上性來進行凹陷80內之填埋成膜。藉此，便可將裝置小型化，並進行無空隙或接縫等的缺陷，或缺陷較少的矽氧化膜之填埋。
另外，圖1所說明之控制部100如實施本實施形態相關之含矽膜之成膜方法般，係控制旋轉台2之旋轉、真空容器1內之溫度、來自各氣體噴嘴31~33、41、42的氣體供給時間點及供給量等。該等控制內容只要能作為程式而被記錄於記錄媒體，且安裝該程式來實施控制即可的觀點係如上述。
又，本實施形態相關之含矽膜之成膜方法只要可實行圖7A~10D所說明之程序的話，並不一定要使用圖1~6所說明的成膜裝置，而只要可在1個處理室內實施ALD法之成膜與蝕刻的話，便可以各種成膜裝置來加以實施。
進一步地，若是將氧化氣體改變為NH3等的氮化氣體的話，仍可以同樣的順序來成膜出矽氮化膜。
[實施例]
接著，便就實施本發明實施形態相關之含矽膜之成膜方法及成膜裝置的實施例來加以說明。
本發明實施例相關之含矽膜之成膜方法係使用具有與圖1~6所說明之裝置大致上相同構成的成膜裝置，來實施圖7A~10D所說明之含矽膜之成膜方法。但是，成膜裝置中，係使用噴淋頭來取代蝕刻氣體噴嘴33。
具體的處理條件在比較例相關之無蝕刻含矽膜之成膜方法中，晶圓W溫度為550℃，真空容器1內之壓力為1.8Torr，旋轉台2之轉速為60rpm。 又，含矽氣體係與N2載體氣體一同地供給有3DMAS。氧化氣體係使用臭氧氣體。流量係以300g/Nm3的濃度來將3DMAS設定為200sccm，將載體N2氣體設定為350sccm，將臭氧氣體設定為6000sccm。
本實施例相關之含矽膜之成膜方法中，亦將晶圓W溫度為550℃，將真空容器1內之壓力為1.8Torr，將旋轉台2之轉速為60rpm。成膜用之原料氣體、反應氣體及該等的氣體流量與比較例相同，係以300g/Nm3的濃度來各自以200sccm的流量供給3DMAS，以350sccm的流量供給載體N2氣體，以6000sccm的流量供給臭氧氣體。又，蝕刻條件係使用氬氣(Ar)、載體Ar氣體及氯氣(Cl2)的混合氣體。雖流量係Ar為2000sccm，載體Ar為1000sccm，Cl2為100sccm，但之後的實施例中會讓Cl2流量進行各種改變。
圖11A~11E係顯示本發明實施例相關之含矽膜之成膜方法的實施結果的圖式。在矽晶圓W，於具有80~90nm的開口徑，且略3μm的深度，並長寬比為37的孔洞進行矽氧化膜的填埋。另外，圖11A~11E中，係將孔洞開口最上端部表示為TOP，將較TOP稍微要靠下方處表示為T-Side，將較TOP要靠下方1μm處表示為1μm，將較TOP要靠下方2μm處表示為2μm，將較TOP要靠下方3μm處表示為3μm。
圖11A係顯示比較例相關之含矽膜之成膜方法的初期狀態之圖式。圖11A之比較例係僅進行無蝕刻之成膜工序。結果為在TOP處的矽氧化膜之膜厚為27nm，在T-Side處為28nm，在深度1~3μm處各自為27nm。如圖11A概略性地表示般，得知從TOP至3μm幾乎以相同膜厚來被加以成膜。
圖11B係本發明實施例1相關之含矽膜之成膜方法的實施結果。實施例1相關之含矽膜之成膜方法中，係將Cl2的流量成為100sccm，來實施蝕刻併用成膜工序。實施例1中之結果係TOP處為16nm的膜厚，T-Side處為17nm的膜厚，深度1μm處為21nm的膜厚，深度2μm處為22nm的膜厚，深度3μm處為21nm的膜厚。如圖11B概略性地表示般，得知在TOP及T-Side膜厚會稍微變薄，而稍微形成V字狀。
圖11C係本發明實施例2相關之含矽膜之成膜方法的實施結果。在實施例2相關之含矽膜之成膜方法中，係將Cl2的流量成為200sccm，來實施蝕刻併用成膜工序。實施例2中之結果係TOP處為8nm的膜厚，T-Side處 為8nm的膜厚，深度1μm處為17nm的膜厚，深度2μm處為19nm的膜厚，深度3μm處為18nm的膜厚。如圖11C概略性地表示般，可明確地了解到在TOP及T-Side膜厚會變薄，而形成V字狀。
圖11D係本發明實施例3相關之含矽膜之成膜方法的實施結果。在實施例3相關之含矽膜之成膜方法中，係將Cl2的流量成為300sccm，來實施蝕刻併用成膜工序。實施例3中之結果係TOP處為6nm的膜厚，T-Side處為9nm的膜厚，深度1μm處為15nm的膜厚，深度2μm處為17nm的膜厚，深度3μm處為18nm的膜厚。如圖11D概略性地表示般，可明確地了解到在TOP及T-Side膜厚會變得較圖11C要更薄，並以更大的開角來形成V字狀。
圖11E係本發明實施例4相關之含矽膜之成膜方法的實施結果。在實施例4相關之含矽膜之成膜方法中，係將Cl2的流量成為400sccm，來實施蝕刻併用成膜工序。實施例4中之結果係TOP處為5nm的膜厚，T-Side處亦為5nm的膜厚，深度1μm處為13nm的膜厚，深度2μm處為14nm的膜厚，深度3μm處為17nm的膜厚。如圖11E概略性地表示般，可明確地了解到在孔洞內部整體會從上端到底部明確地形成V字狀。
圖12A~12C係將實施例1~3的結果圖表化而加以表示之圖式。圖12A~12C中，橫軸係表示孔洞內之深度位置，縱軸係表示膜厚(nm)。又，比較例相關之無蝕刻成膜工序所形成之係氧化膜之膜厚以J來加以表示，實施例相關之蝕刻併用成膜工序所形成之係氧化膜之膜厚以K來加以表示，膜厚J減去膜厚K之數值而算出之蝕刻量以L來加以表示。
圖12A係顯示蝕刻氣體流量為100sccm的實施例1之結果的圖表。圖12A中，得知無蝕刻成膜工序中之膜厚J係即便深度位置改變仍在25nm前後而為固定，蝕刻併用成膜工序中之膜厚K則是越靠近於孔洞上部越減少，而讓開口變大，使得整體為V字狀。又，得知為膜厚J與膜厚K的差距之蝕刻量L係越靠近孔洞上部變越大，而成為形成V字狀所適合的蝕刻特性。
圖12B係顯示蝕刻氣體流量為200sccm的實施例2之結果的圖表。圖12B中，無蝕刻成膜工序中之膜厚J係與圖12A為同樣的資料，即便深度 位置改變仍在25nm前後而為固定。另一方面，得知蝕刻併用成膜工序中之膜厚K則是在孔洞的上部附近(TOP及T-Side)之膜厚會較圖12A的情況要大幅度地減少。又，得知即便在較深處(1~3μm)膜厚亦會較圖12A的情況要減少，使得整體的開口亦會變大。
圖12C係顯示蝕刻氣體流量為300sccm的實施例3之結果的圖表。圖12C中，無蝕刻成膜工序中之膜厚J係與圖12A、圖12B為同樣的資料，即便深度位置改變仍在25nm前後而為固定。另一方面，得知蝕刻併用成膜工序中之膜厚K則是越靠近孔洞上端越減少，且開口幾乎會成比例地變大，使得整體成為具有成比例的傾斜面之整齊的V字狀。又，得知為膜厚J與膜厚K的差距之蝕刻量L係越靠近孔洞上部而越成比例地變大，而成為形成具有略固定角度之傾斜面之整齊的V字狀所適合的蝕刻特性。
如此般，根據本實施例相關之含矽膜之成膜方法，便可形成V字狀且進行對矽氧化膜之孔洞的填埋，而表示可防止空隙或接縫等的產生及進行填埋成膜。
根據本發明實施形態，便可不使用電漿，而不讓空隙、接縫等的不良情況產生於基板表面所形成之凹陷，而進行含矽膜之填埋。
以上，雖已就本發明較佳的實施形態及實施例來加以說明，但本發明並不限於上述實施形態及實施例，只要不超脫本發明的範圍，便可在上述實施形態及實施例添加各種改變及置換。
本發明係主張基於2015年6月23日在日本專利局所申請之日本專利申請2015-126036號的優先權，並將日本專利申請2015-126036號的所有內容援用至此。

Claims (19)

  1. 一種含矽膜之成膜方法，係包含有第1成膜循環，該第1成膜循環係由第1矽吸附工序、矽蝕刻工序以及第1含矽膜沉積工序所構成；該第1矽吸附工序係將含矽氣體供給至該基板，而讓該含矽氣體吸附於該基板表面所形成之凹陷內；該矽蝕刻工序係將蝕刻氣體供給至該基板，而蝕刻吸附於該凹陷內之該含矽氣體的矽成分之一部分；該第1含矽膜沉積工序係將會與該矽成分反應之反應氣體供給至該基板，來與蝕刻後持續吸附於該凹陷內所殘留的該矽成分反應，以生成反應生成物，而讓含矽膜沉積於該凹陷內。
  2. 如申請專利範圍第1項之含矽膜之成膜方法，其係進一步地包含有第2成膜循環，該第2成膜循環係由第2矽吸附工序、第2含矽膜沉積工序所構成；該第2矽吸附工序係將含矽氣體供給至該基板，而讓該含矽氣體吸附於該凹陷內；該第2含矽膜沉積工序係將會與該含矽氣體反應之反應氣體供給至該基板，來與吸附於該凹陷內之該含矽氣體反應，以生成反應生成物，而讓含矽膜沉積於該凹陷內。
  3. 如申請專利範圍第2項之含矽膜之成膜方法，其係含有：連續機制，係連續性地重複該第1成膜循環。
  4. 如申請專利範圍第3項之含矽膜之成膜方法，其係在將該第2成膜循環重複既定次數，而在該凹陷內沉積有既定膜厚之該含矽膜後，進行該連續機制以讓該含矽膜填充該凹陷內。
  5. 如申請專利範圍第2項之含矽膜之成膜方法，其係含有：週期機制，係在將該第2成膜循環每進行既定次數時，便進行該第1成膜循環1次。
  6. 如申請專利範圍第5項之含矽膜之成膜方法，其係在將該第2成膜循環重複既定次數，而在該凹陷內沉積有既定膜厚之該含矽膜後，重複該週期機制以讓該含矽膜填充該凹陷內。
  7. 如申請專利範圍第2項之含矽膜之成膜方法，其中在該第1成膜循環中之該第1矽吸附工序與該矽蝕刻工序之間係設置有將沖淨氣體供給至該基板之第1沖淨氣體供給工序。
  8. 如申請專利範圍第7項之含矽膜之成膜方法，其中在該第1成膜循環中之該矽蝕刻工序與該第1含矽膜沉積工序之間係設置有將沖淨氣體供給至該基板之第2沖淨氣體供給工序。
  9. 如申請專利範圍第2項之含矽膜之成膜方法，其中在該第2成膜循環中之該第2矽吸附工序與該第2含矽膜沉積工序之間係設置有將沖淨氣體供給至該基板之第3沖淨氣體供給工序。
  10. 如申請專利範圍第8項之含矽膜之成膜方法，其係進一步地具有在處理室內之旋轉台上沿著周圍方向來載置該基板之工序；在較該旋轉台要上方，沿著該周圍方向來配置有含矽氣體供給部、蝕刻氣體供給部、反應氣體供給部；該第1成膜循環會在以該含矽氣體供給部來供給該含矽氣體，以該蝕刻氣體供給部來供給該蝕刻氣體，以該反應氣體供給部來供給該反應氣體的狀態下，藉由讓該旋轉台旋轉，並讓該基板依序通過該含矽氣體供給部、該蝕刻氣體供給部、該反應氣體供給部之下方來加以進行；該第2成膜循環會在以該含矽氣體供給部來供給該含矽氣體，以該反應氣體供給部來供給該反應氣體的狀態下，藉由讓該旋轉台旋轉，並讓該基板依序通過該含矽氣體供給部、該反應氣體供給部之下方來加以進行。
  11. 如申請專利範圍第10項之含矽膜之成膜方法，其中在該含矽氣體供給部與該蝕刻氣體供給部之間以及該反應氣體供給部與該含矽氣體供給部之間係各自設置有沖淨氣體供給區域；該第1至第3沖淨氣體供給工序會在從該沖淨氣體供給區域供給有該沖淨氣體的狀態下，藉由讓該旋轉台旋轉，並讓該基板通過該沖淨氣體供給區域來加以進行。
  12. 如申請專利範圍第1項之含矽膜之成膜方法，其中該蝕刻氣體係氯氣。
  13. 如申請專利範圍第1項之含矽膜之成膜方法，其中該含矽氣體係有機胺基矽烷氣體。
  14. 如申請專利範圍第1項之含矽膜之成膜方法，其中該反應氣體係氧化氣體或氮化氣體。
  15. 如申請專利範圍第1項之含矽膜之成膜方法，其中該基板係矽晶圓，該凹陷係形成於該基板表面之溝槽或孔洞。
  16. 一種成膜裝置，係具有：處理室；旋轉台，係設置於該處理室內，且可於表面上載置基板；原料氣體供給部、蝕刻氣體供給部、反應氣體供給部，係設置於較該旋轉台要上方，並沿著該旋轉台之旋轉方向來從上游側依序互相分離；以及控制機構，係可切換第1成膜循環與第2成膜循環；該第1成膜循環會在各自以該原料氣體供給部來供給原料氣體，以該蝕刻氣體供給部來供給蝕刻氣體，以該反應氣體供給部來供給會與該原料氣體反應而生成反應生成物之反應氣體的狀態下，讓該旋轉台旋轉，以讓該基板依序通過該原料氣體供給部、該蝕刻氣體供給部、該反應氣體供給部之下方；該第2成膜循環會在各自以該原料氣體供給部來供給原料氣體，以該反應氣體供給部來供給反應氣體的狀態下，讓該旋轉台旋轉，以讓該基板交互通過該原料氣體供給部、該反應氣體供給部之下方。
  17. 如申請專利範圍第16項之成膜裝置，其係各自在該原料氣體供給部與該蝕刻氣體供給部之間以及該反應氣體供給部與該原料氣體供給部之間設置有供給沖淨氣體之沖淨氣體供給區域。
  18. 如申請專利範圍第16項之成膜裝置，其中該控制機構會在重複該第2成膜循環既定次數後，進行連續性地重複該第1成膜循環之控制。
  19. 如申請專利範圍第16項之成膜裝置，其中該控制機構會在重複該第2成膜循環第1既定次數後，進行於每重複該第2成膜循環第2既定次數時，進行該第1成膜循環1次的機制之控制。
TW105119373A 2015-06-23 2016-06-21 含矽膜之成膜方法及成膜裝置 TWI642102B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-126036 2015-06-23
JP2015126036A JP6468955B2 (ja) 2015-06-23 2015-06-23 シリコン含有膜の成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
TW201709326A TW201709326A (zh) 2017-03-01
TWI642102B true TWI642102B (zh) 2018-11-21

Family

ID=57605201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119373A TWI642102B (zh) 2015-06-23 2016-06-21 含矽膜之成膜方法及成膜裝置

Country Status (5)

Country Link
US (1) US9865499B2 (zh)
JP (1) JP6468955B2 (zh)
KR (1) KR102010122B1 (zh)
CN (1) CN106282966B (zh)
TW (1) TWI642102B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436887B2 (ja) * 2015-09-30 2018-12-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6583081B2 (ja) * 2016-03-22 2019-10-02 東京エレクトロン株式会社 半導体装置の製造方法
JP6728087B2 (ja) * 2017-02-22 2020-07-22 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6920082B2 (ja) * 2017-03-17 2021-08-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7203515B2 (ja) 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長
JP6869141B2 (ja) * 2017-08-09 2021-05-12 東京エレクトロン株式会社 シリコン窒化膜の成膜方法及び成膜装置
JP6873007B2 (ja) * 2017-08-09 2021-05-19 東京エレクトロン株式会社 シリコン窒化膜の成膜方法及び成膜装置
US10734238B2 (en) * 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10170300B1 (en) * 2017-11-30 2019-01-01 Tokyo Electron Limited Protective film forming method
JP6971887B2 (ja) * 2018-03-02 2021-11-24 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7085929B2 (ja) 2018-07-13 2022-06-17 東京エレクトロン株式会社 成膜方法
JP7003011B2 (ja) * 2018-07-27 2022-01-20 東京エレクトロン株式会社 シリコン窒化膜の成膜方法及び成膜装置
JP7090568B2 (ja) 2019-01-30 2022-06-24 東京エレクトロン株式会社 成膜方法
JP6995073B2 (ja) * 2019-03-12 2022-01-14 株式会社Kokusai Electric 基板処理装置及び半導体装置の製造方法、プログラム
JP7193731B2 (ja) * 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP2021150383A (ja) 2020-03-17 2021-09-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2021195609A (ja) * 2020-06-17 2021-12-27 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7315756B2 (ja) * 2020-09-18 2023-07-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7087035B2 (ja) * 2020-09-18 2022-06-20 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100055316A1 (en) * 2008-09-04 2010-03-04 Tokyo Electron Limited Film deposition apparatus, substrate processing apparatus, film deposition method, and storage medium

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010028922A1 (en) * 1995-06-07 2001-10-11 Sandhu Gurtej S. High throughput ILD fill process for high aspect ratio gap fill
JP5313547B2 (ja) * 2008-05-09 2013-10-09 東京エレクトロン株式会社 半導体装置の製造方法
JP5181100B2 (ja) * 2009-04-09 2013-04-10 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US8158522B2 (en) * 2009-09-25 2012-04-17 Applied Materials, Inc. Method of forming a deep trench in a substrate
JP5692763B2 (ja) * 2010-05-20 2015-04-01 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5599350B2 (ja) 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
JP5712874B2 (ja) * 2011-09-05 2015-05-07 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
KR101842901B1 (ko) * 2011-10-18 2018-03-29 삼성전자주식회사 반도체 장치의 형성방법
JP5679581B2 (ja) * 2011-12-27 2015-03-04 東京エレクトロン株式会社 成膜方法
JP5750190B2 (ja) * 2014-08-11 2015-07-15 東京エレクトロン株式会社 成膜装置及び成膜方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100055316A1 (en) * 2008-09-04 2010-03-04 Tokyo Electron Limited Film deposition apparatus, substrate processing apparatus, film deposition method, and storage medium

Also Published As

Publication number Publication date
US9865499B2 (en) 2018-01-09
TW201709326A (zh) 2017-03-01
CN106282966B (zh) 2019-11-05
JP2017011136A (ja) 2017-01-12
JP6468955B2 (ja) 2019-02-13
US20160379868A1 (en) 2016-12-29
KR20170000351A (ko) 2017-01-02
KR102010122B1 (ko) 2019-08-12
CN106282966A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
TWI642102B (zh) 含矽膜之成膜方法及成膜裝置
KR102459905B1 (ko) 가스 공급 노즐, 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US10513775B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US8906246B2 (en) Film deposition apparatus and film deposition method
JP5392069B2 (ja) 成膜装置
US8882916B2 (en) Film deposition apparatus, film deposition method, and computer readable storage medium
CN107818911B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR101992156B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램
JP6294194B2 (ja) 基板処理方法及び基板処理装置
JP7345410B2 (ja) 成膜方法及び成膜装置
US10074535B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2013258383A (ja) 成膜方法
US11710633B2 (en) Deposition method and deposition apparatus
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
US10287680B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20150031207A (ko) 실리콘 산화막의 제조 방법
US9905413B2 (en) Method of manufacturing semiconductor device
JP2019096666A (ja) エッチング方法及びこれを用いた窪みパターンの埋め込み方法
JP6976213B2 (ja) 半導体装置の製造方法及び成膜装置