TWI641138B

TWI641138B - 半導體功率元件單元及其製造方法

Info

Publication number: TWI641138B
Application number: TW105133619A
Authority: TW
Inventors: 陳明欽; 楊亞諭; 杜尚儒
Original assignee: 晶元光電股份有限公司
Priority date: 2016-10-19
Filing date: 2016-10-19
Publication date: 2018-11-11
Also published as: TW201817009A

Abstract

一種半導體功率元件單元，包含一基板；一通道層，位於前述基板上；一障壁層，位於前述通道層上；一二維電子氣層，位於鄰近前述通道層與前述障壁層間之一介面；一汲極電極、一閘極電極、以及一源極電極，分別位於前述障壁層上，且前述閘極電極位於前述汲極電極及前述源極電極之間；一第一區域，包含一第一鎂佈植特徵，位於前述障壁層內相對應於前述閘極電極的下方；以及一第二區域，包含一第二鎂佈植特徵，位於前述障壁層內相對應於前述汲極電極與前述閘極電極之間及/或前述源極電極與前述閘極電極之間；其中，前述第一區域與前述第二區域相連接；其中，前述第一鎂佈植特徵大於前述第二鎂佈植特徵。

Description

半導體功率元件單元及其製造方法

本揭露是關於一種半導體元件單元及其製造方法，更具體而言，係關於一種半導體功率元件單元及其製造方法。

近幾年來，由於高頻及高功率產品的需求與日俱增，三五族半導體材料氮化鎵(GaN)的能隙約為3.4eV，熱傳導性＞1.5 W/cm，其寬能隙及高熱傳導性(易於散熱)適合操作在高溫以及耐化學腐蝕的環境。此外，氮化鎵材料的崩潰電場為(3 x 10⁶ V/cm) ，載子傳輸速度可以達到3× 10⁷ cm/s，使得氮化鎵材料適合作為微波高功率電子元件，可施加高電壓於其上而不致崩壞。因此，以氮化鎵材料為主的半導體功率元件，如氮化鋁鎵-氮化鎵(AlGaN/GaN)半導體功率元件等…因具高速電子遷移率、可達到非常快速的切換速度、可於高頻、高功率及高溫工作環境下操作的元件特性，廣泛地被應用在電源供應器(power supply)、DC/DC轉換器(DC/DC converter)、DC/AC逆變器(AC/DC inverter)以及工業運用，其領域包含電子產品、不斷電系統、汽車、馬達、風力發電等。

本揭露係關於一種半導體功率元件單元，包含一基板；一通道層，位於前述基板上；一障壁層，位於前述通道層上；一二維電子氣層，位於鄰近前述通道層與前述障壁層間之一介面；一汲極電極、一閘極電極、以及一源極電極，分別位於前述障壁層上，且前述閘極電極位於前述汲極電極及前述源極電極之間；一第一區域，包含一第一鎂佈植特徵，位於前述障壁層內相對應於前述閘極電極的下方；以及一第二區域，包含一第二鎂佈植特徵，位於前述障壁層內相對應於前述汲極電極與前述閘極電極之間及/或前述源極電極與前述閘極電極之間；其中，前述第一區域與前述第二區域相連接；其中，前述第一鎂佈植特徵大於前述第二鎂佈植特徵。

一種半導體功率元件單元的製造方法，包含提供一基板；形成一磊晶疊層於前述基板上，前述磊晶疊層包含一通道層、一障壁層，以及一二維電子氣層，位於鄰近前述通道層與前述障壁層間之一介面；形成一暫時性遮罩層於前述障壁層上；透過前述暫時性遮罩層對前述障壁層進行一次鎂佈植，並藉由前述一次鎂佈植步驟以使得前述障壁層具有一第一區域以及一第二區域；以及形成一源極電極、一閘極電極、以及一汲極電極於前述障壁層上；其中，前述閘極電極位於前述源極電極及前述汲極電極之間；其中，前述第一區域與前述第二區域相連接；其中，前述第一區域具有一第一鎂佈植特徵，前述第二區域具有一第二鎂佈植特徵；其中，前述第一鎂佈植特徵大於前述第二鎂佈植特徵。

為讓本揭露之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

以下實施例將伴隨著圖式說明本揭露之概念，在圖式或說明中，相似或相同之部分係使用相同之標號，並且在圖式中，元件之形狀或厚度可擴大或縮小。需特別注意的是，圖中未繪示或描述之元件，可以是熟習此技藝之人士所知之形式。

請參閱第1圖，第1圖為本揭露第一實施例之一半導體功率元件S的上視圖。半導體功率元件S例如為三端點的元件。於本實施例中，半導體功率元件S包含一源極墊S70、一汲極墊S80、一閘極墊S90和至少一個半導體功率元件單元E1。半導體功率元件單元E1例如是場效電晶體(FET)，具體來說可以是高電子遷移率電晶體(HEMT)。半導體功率元件單元E1可包括與源極墊S70電性連接之一源極電極70、與汲極墊S80電性連接之一汲極電極80、與閘極墊S90電性連接之一閘極電極90，以及一半導體疊層(未標示)，半導體疊層的材料、位置與外觀設計可依實際的需求而做調整。此外，半導體元件S所包含的半導體功率元件單元E1亦可被本揭露其他實施例中的半導體功率元件單元所取代。

請參閱第2A圖至第2B圖所示本揭露第一實施例之半導體功率元件單元E1的結構。為了清楚說明半導體功率元件單元E1的細部結構，第2A圖繪示了半導體功率元件單元E1之局部放大上視示意圖，而第2B圖繪示了第2A圖沿剖線FF’之剖面示意圖。半導體功率元件單元E1例如為一種常關型高電子遷移率電晶體，包括一基板10、一成核層20、一緩衝結構30、一通道層40、一障壁層50、一保護層60、一源極電極70、一汲極電極80、以及一閘極電極90。其中，成核層20與緩衝結構30依序位於基板10的上方；通道層40具有一第一能隙，且位於緩衝結構30上方；障壁層50位於通道層40上方，具有一第二能隙，且第二能隙大於第一能隙。障壁層50包含一具有第一鎂佈植特徵的第一區域501，其位置相對應於閘極電極90的下方；以及一具有第二鎂佈植特徵的第二區域502，包含有5021及5022的兩個子區域，其位置分別為相對應於源極電極70與閘極電極90之間的下方以及汲極電極80與閘極電極90之間的下方，在一實施例中第二區域也可以只包含有5021一個子區域或是只包含有5022一個子區域，於本領域具有通常知識者可以了解，可依元件需求進行適當調整當，本揭露並不以此實施例為限；保護層60則位於源極電極70與閘極電極90之間以及汲極電極80與閘極電極90之間。此外，第一區域501分別與第二區域502的子區域5021及5022相連接，而於第一區域501中的第一鎂佈植特徵大於於第二區域中的第二鎂佈植特徵。於本實施例中，鎂佈植特徵例如是障壁層50中的最高鎂佈植濃度或最大鎂佈植深度等物理性特徵；在一實施例中鎂佈植特徵同時具有最高鎂佈植濃度及最大鎂佈植深度兩個物理性特徵。詳細內容將於後續進行描述。

以下接著以第3A至第3F圖表示本實施例半導體功率元件單元E1製造方法的中間製程步驟圖。首先，如第3A圖所示，本實施例之半導體功率元件單元E1之製造方法包含一磊晶疊層形成步驟，首先提供基板10。基板10的材料可以是半導體材料或是氧化物材料，上述的半導體材料例如可以包含矽(Si) 、氮化鎵(GaN)、碳化矽(SiC)、砷化鎵(GaAs)等，而上述的氧化物材料例如可以包含藍寶石(sapphire)。另外，當以導電性來區分時，基板10本身可為導電基板或者是絕緣基板，上述的導電基板包含矽(Si)基板、氮化鎵(GaN)基板、砷化鎵(GaAs)等基板，而上述的絕緣基板則包含藍寶石(sapphire)、絕緣矽基板(Silicon on insulator, SOI)等基板。此外，基板10可選擇性的摻雜物質於其中，以改變其導電性，以形成導電基板或不導電基板，以矽(Si)基板而言，其摻雜物可為硼(B)或砷(As)或磷(P)。於本實施例中，基板10為導電之矽基板，厚度約為1000~1200um。

接著，將前述的成核層20以磊晶方式成長於基板10的(111)面上，其中成核層20係沿{0001}方向成長，厚度約可為數十奈米或數百奈米，可用以減少基板10和上方半導體層之間的晶格差異。磊晶成長的方式例如為物理氣相沉積法 (physical vapor deposition, PVD)、原子層沉積法(atomic layer deposition, ALD)、金屬有機物化學氣相沉積法(metal-organic chemical vapor deposition, MOCVD)、或分子束磊晶法(molecular-beam epitaxy, MBE)。藉由成核層20可讓後續形成於其上的緩衝結構30、通道層40等半導體層的磊晶品質較佳。成核層20的材料例如是三五族半導體材料，包括氮化鋁(AlN)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)等、或其混和組成的疊層，而成核層20的結構例如可以是非晶、多晶、單晶或是晶質漸變的混和層。於本實施例中，成核層20為氮化鋁層，厚度約為50~20nm，是藉由物理氣相沉積法形成，更具體而言是以濺鍍法(Sputtering)形成。

形成成核層20之後，再以與前述相似的磊晶方式將緩衝結構30成長於成核層20的上方，緩衝結構30係用以讓後續形成於其上的通道層40與障壁層50之磊晶品質較佳，其厚度約為1um~10um。緩衝結構30可以是單層或是多層，當緩衝結構30為多層時，可包括超晶格疊層(super lattice multilayer)或兩層以上材料各不相同之交互疊層。單層或多層緩衝結構30之材料可包括三五族半導體材料，例如氮化鋁(AlN)、氮化鎵(GaN)、或氮化鋁鎵(AlGaN)等材料，並且可摻雜其他元素，例如碳(C)或是鐵(Fe)於其中，摻雜濃度可為依成長方向漸變或固定。此外，當緩衝結構30為超晶格疊層時，其可由兩層具不同材料交互堆疊之多層磊晶層所構成，其材料可為三五族半導體材料，例如是由氮化鋁層(AlN)與氮化鋁鎵層(AlGaN)交疊所構成或是由氮化鎵層(GaN)與氮化銦鎵層(InGaN) 交疊所構成，氮化鋁層與氮化鋁鎵層兩層相加的一組疊層總厚度約為2nm~30nm，而整體疊層總厚度約為1um~9um。疊層中氮化鋁層與氮化鋁鎵層的材料亦可以氮化鎵層與氮化銦鎵層置換之。

於緩衝結構30形成之後，再以與前述相似的磊晶方式形成通道層40及障壁層50於緩衝結構30之上，通道層40的厚度範圍例如在50~300nm，形成於緩衝結構30之上，並具有一第一能隙。障壁層50的厚度範圍例如在20~50nm，形成在通道層40之上，並具有一第二能隙，而第二能隙較第一能隙高，且障壁層50之晶格常數比通道層40小。在本實施例中，通道層40的材料包含例如氮化銦鎵(In_x Ga_(1-x) N)，0≦x＜1，障壁層50包含氮化鋁銦鎵(Al_y In_z Ga_(1-y-z) N)，0＜y＜1，0≦z＜1。通道層40自身以及障壁層50自身形成自發性極化(spontaneous polarization)，而障壁層50與通道層40彼此之間又因通道層40與下方磊晶疊層中各層之間不同晶格常數相互作用的總和對上層障壁層50產生壓電極化(piezoelectric polarization)，進而在通道層40及障壁層50間的異質接面產生二維電子氣層(以虛線表示於圖中)。於本實施例中，通道層40及障壁層50的材料例如可為無摻雜其他元素的本質性半導體，但亦可以視元件特性摻雜其他元素。例如可摻雜元素矽(Si)於其中，以摻雜的元素濃度調整二維電子氣層的濃度，完成後的製程中間結構如第3A圖所示。

於形成通道層40及障壁層50之後即完成磊晶疊層形成步驟，接著再於障壁層50上形成圖案化的暫時性遮罩層50’。於本實施例中，如第3B圖所示，於形成障壁層50後，先於障壁層50表面形成一層原生(in situ)的原生氮化矽層504。原生氮化矽層504在本實施例中係與障壁層50於相同的製程機台中形成，可以作為暫時性遮罩層50’的第一部分，也同時可用以存在於障壁層50表面做為後續製程的護層。接著，如第3C圖所示，於原生氮化矽層504的表面相對應於後續閘極電極90的位置形成圖案化光阻90’。接著，再如第3D圖所示，於圖案化光阻90’存在下形成第二層外生氮化矽層505做為暫時性遮罩層50’的第二部分。接著移除圖案化光阻90’，便完成如第3D圖所示，由殘留的第二層外生氮化矽層505以及原生氮化矽層504所組合而成的暫時性遮罩層50’的結構。暫時性遮罩層50’例如以與前述磊晶疊層形成步驟相似的磊晶成長方式於相同的磊晶機台中形成，或是分別於不同的機台另外形成。而暫時性遮罩層50’的材料例如可以是氮化矽(SiN_x )、氧化矽(SiO₂ )、氮氧化矽(SiON)、氧化鋁(Al₂ O₃ )等介電層，但並不以此為限，亦可以是由不同的介電層形成的混和疊層。

在形成圖案化的暫時性遮罩層50’後，接著進行鎂佈植製程，如第3E圖中所示，在此先將不要佈植鎂的障壁層50上方區域，即相對應於後續要生成源極電極70及汲極電極80的位置區域上方，以一厚膜光阻100分別進行圖案化的保護後，透過暫時性遮罩層50’以一次性地佈植製程將鎂植入障壁層50中。在這邊，厚膜光阻100也可被視為一暫時性遮罩層，於該次佈植的製程中對植入障壁層50中的鎂佈植特徵產生調控的效果。值得注意的是，在此使用厚膜光阻100的用意是藉由厚膜光阻100的厚度來避免鎂佈植於障壁層50中相對應於厚膜光阻100下方的位置，即鎂不佈植於相對應於後續生成源極電極70及汲極電極80區域的障壁層50位置。然而，本領域具有通常知識者可以了解，本揭露並不以此實施例為限，也可因不同元件功能需求，透過減薄厚膜光阻100的厚度使鎂佈植特徵可調整地植入其下方的障壁層50中。

完成鎂佈植製程後，再移除厚膜光阻100以及暫時性遮罩層50’，其結構將如如第3F圖所示。由於圖案化的暫時性遮罩層50’於不同位置會具有不同的厚度，在一次性使用相同能量的鎂佈植製程中，會使相對應位於不同厚度的暫時性遮罩層50’下被鎂佈植的區域具有不同的鎂佈植特徵，例如是鎂植入的平均佈植濃度、平均佈植深度、最高鎂佈植濃度、或最大鎂佈植深度等，並不以本實施例為限。以本實施例為例，由於暫時性遮罩層50’位於相對應於後續閘極電極90位置下方的厚度(只具有原生氮化矽層504)較位於後續源極電極70與閘極電極90間及位於後續汲極電極80與閘極電極90間的厚度(同時具有原生氮化矽層504及外生氮化矽層505)薄，因此在一次性的鎂佈植製程後，於障壁層50內部會形成具有兩種不同鎂佈植特徵的區域。第一區域501相對應於後續閘極電極90位置的下方，具有較高的最高鎂佈植濃度、較深的鎂佈植深度等；第二區域502所包含的子區域5021及5022分別位於相對應於源極電極70與閘極電極90之間、及汲極電極80與閘極電極90之間的位置，具有比第一區域501低的鎂平均佈植濃度、較小的鎂平均佈植深度等。而被厚膜光阻100所遮蓋的區域則實質上沒有鎂佈植。

接著，於障壁層50上方分別形成源極電極70、汲極電極80與閘極電極90以作為與外部電性連接的端點。其中源極電極70、汲極電極80分別位於障壁層50的兩端，而閘極電極90則位於源極電極70與汲極電極80之間。在本實施例中，可以藉由選擇適當的源極電極70與汲極電極80的材料，以及/或者藉由製程(如，熱退火)以使源極電極70與汲極電極80和障壁層50之間形成歐姆接觸。類似地，也可藉由選擇適當的閘極電極90的材料，使得閘極電極90與障壁層50間形成蕭特基接觸或歐姆接觸。源極電極70、汲極電極80的材料可以選自鈦(Ti)、鋁(Al)，閘極電極90的材料可以選自鎳(Ni)、金(Au)、鎢(W)、氮化鈦(TiN)。

最後，如第2B圖所示，於形成電極後，形成保護層60覆蓋於包含有源極電極70、汲極電極80與閘極電極90的半導體功率元件單元E1整體表面，接著再蝕刻部分保護層60，以露出部分源極電極70、汲極電極80與閘極電極90，即源極電極70、汲極電極80與閘極電極90有一部份表面未被保護層60所覆蓋，以提供元件與外界電性連接的區域，便完成如前述第2B圖所示之半導體功率元件單元E1的結構。保護層60係用以防止障壁層50的電性受到影響。其中，保護層60可以是氧化物或者氮化物或者氮氧化物，如氧化矽或氧化鋁等氧化物，也可以是氮化矽或氮化鎵等氮化物，或氮氧化矽等氮氧化物。於另一實施例中，半導體功率元件單元亦可不包含保護層60 。

此外，在形成源極電極70、汲極電極80與閘極電極90之前，也可以選擇性地於源極電極70與汲極電極80間形成如介電層(圖未示)或氮化鎵帽層(圖未示)於障壁層50的上表面之上，用以維持障壁層50上表面的品質，並減少障壁層50的上表面因氧化產生的缺陷影響元件操作性能的可能。當介電層或氮化鎵帽層位於閘極電極90的下方時，能進一步降低閘極電極90的漏電流，更可提高閘極電極90操作偏壓範圍，提升元件可靠度。介電層例如是氮化矽或氮化鎵等氮化物、氧化鋁或氧化矽等氧化物、氮氧化矽等氮氧化物材料或其組合。然而本發明不以此為限，於其他實施例中亦可不形成介電層或氮化鎵帽層。

如第4A圖至第4C圖所示，顯示為模擬本揭露第一實施例結構於一次鎂佈植製程後，移除厚膜光阻100之前如第4D圖所示的中間結構I1剖面示意圖中，在標示之區域A1、B1、C1處鎂分佈特徵模擬圖。如圖中所示，區域A1包含部分暫時性遮罩層50’、第一區域501、及部分未被佈植的障壁層50，區域B1包含部分暫時性遮罩層50’、部份第二區域502、及部分未被佈植的障壁層50，區域C1包含部分厚膜光阻100。其中，圖中的橫軸座標所代表的是鎂佈植的深度，深度的位置自中間結構I1的表面開始垂直向下計算，深度單位為奈米(nm)，於區域A1、B1是自暫時性遮罩層50’表面，於區域C1則是自厚膜光阻100表面開始計算；而圖中的縱軸座標所代表的是鎂的佈植濃度，以每立方公分鎂的個數為單位(counts/cm³ ) 。在此值得注意的是，由於當鎂佈植於半導體層內後，可能會改變其特性，以離子、原子、錯合物等狀態存在於半導體層內。因此，在本發明中所指的鎂佈植濃度，係指以二次離子質譜儀(Secondary Ion Mass Spectrometry, SIMS)對元件半導體層進行量測後可測得的鎂濃度，並不以離子狀態為限。

於本實施例中，暫時性遮罩層50’的材料為氮化矽，相對應於第一區域501的暫時性遮罩層50’厚度設定為10奈米、相對應於第二區域502的暫時性遮罩層50’厚度設定為22奈米、於其上的厚膜光阻100厚度為0.2微米、障壁層50的厚度為25奈米。在鎂佈植的能量9KeV，佈植傾角為7度的條件下，可以發現於一次鎂佈植製程後，於區域A1中，第一區域501鎂之分佈狀況如第4A圖所示，由於區域A1的暫時性遮罩層50’的厚度較薄，於本實施例中例如為10奈米的氮化矽，因而於第一區域501中，會有一鎂佈植深度，於本實施例中為自暫時性遮罩層50’至障壁層50總深度35奈米。且在障壁層50第一區域501中鎂佈植淨深度為20奈米，未被佈植的障壁層50厚度約為5奈米，且於障壁層50第一區域501中，在鄰近暫時性遮罩層50’處有一最高鎂佈植濃度，於本實施例中例如約為8x10⁵ counts/cm³ ；於區域B1中，第二區域502鎂之分佈狀況如第4B圖所示，由於上方的暫時性遮罩層50’的厚度較厚，於本實施例中例如為22奈米的氮化矽；因而第二區域502中會有一較第一區域501的鎂佈植深度小的鎂佈植深度，於本實施例中為自暫時性遮罩層50’至障壁層50總深度37奈米。且在障壁層50中鎂佈植淨深度為15奈米，未被佈植的障壁層50厚度約為10奈米，且於障壁層50第二區域502中，鄰近暫時性遮罩層50’處，具有一最高鎂佈植濃度，但此處的最高鎂佈植濃度較第一區域501的最高鎂佈植濃度低，於本實施例中例如為2x10⁵ counts/cm³ ；而相對應於厚膜光阻100下方的位置，也就是於第4D圖結構中區域C1的位置，鎂之分佈狀況如第4C圖所示，此區域的鎂皆停留於厚膜光阻100內，並未被佈植入障壁層50內。

第5A圖顯示為本揭露一第二實施例之半導體功率元件單元E2的剖面示意圖。由於本實施例與第一實施例間除了鎂佈植條件外其餘結構皆相同，因此，除第一區域及第二區域外，其餘結構皆以相同標號表示，在此不再贅述。如第5B圖及第5C圖所示，其分別顯示在第5A圖中半導體功率元件單元E2標示之區域B’及區域A’處的能帶模擬圖。區域B’及區域A’皆包含自通道層40表面向下延伸的區域。如第5B圖至第5C圖的能帶模擬圖所示，圖中的橫軸座標所代表的是深度，深度的位置自通道層40的表面開始垂直向下計算，深度單位為奈米(nm)；而圖中的縱軸座標所代表的是能量，以電子伏特(eV)單位，E_c 為電子傳導帶能階，E_f 為費米能階，E_v 為電子價帶能階。由圖中的模擬結果可顯示，在一般的鎂佈植製程條件下，當鎂佈植濃度例如為1x10¹⁸ counts/cm³ ~1x10²⁰ counts/cm³ ，可達成半導體功率元件單元E2為一常關型高電子遷移率電晶體。如本實施例中的模擬結果所示，在本實施例中，障壁層50的厚度為25奈米，而鎂的佈植結果設定如下：於第一區域501’的最高鎂佈植深度為15奈米，鎂起始佈植濃度設定為1x10¹⁹ counts/cm³ ，假定鎂活化率為3%時(一般活化率例如為3-5%)，則於第一區域501’中鎂的活化濃度最高則例如為3x10¹⁷ -5x10¹⁷ counts/cm³ ，而相對應於第一區域501’下剩餘未被佈植的障壁層50厚度則為10奈米；於第二區域502’ (包含子區域5021’及5022’)的最高鎂佈植深度為5奈米，佈植濃度的條件設定為與第一區域501’相同，約為1x10¹⁹ counts/cm³ ；假定鎂活化率為3%時(一般活化率例如為3-5%)，則於第二區域502’中鎂的活化濃度最高則例如為3x10¹⁷ -5x10¹⁷ counts/cm³ ，而相對應於第二區域502’下剩餘未被佈植的障壁層50厚度為20奈米。能帶模擬圖結果如第5B圖所示，當於閘極電極90施加0伏特電壓時，相對應於第5A圖區域B’中，因鎂最終佈植深度相對於區域A’來得低，因此區域B’內鄰近障壁層50及通道層40間仍具有二維電子氣層存在(電子傳導帶能階E_c 的最低位置低於費米能階E_f )；於相同條件下，相對應於區域A’的能帶模擬圖則如第5C圖所示，因具有較大的鎂佈植深度，鄰近障壁層50及通道層40間的二維電子氣層已經被耗盡(電子傳導帶能階E_c 的最低位置高於費米能階E_f )。

於本揭露的兩個實施例中，由於半導體功率元件單元E1及E2中的障壁層50具有以鎂進行淺層佈植的第二區域502(502’)，當對閘極電極90施加正電壓，在元件進行順向導通操作(即對汲極電極80相對應於源極電極70施加高電壓；V_DS ＞0)時，在佈植有鎂的障壁層50表面便會形成一個通道，使障壁層50表面因為缺陷或其他原因被捕捉的多餘電子會順向流入閘極電極90再被導出。後續，於元件重複操作時或高壓操作時，可減少因缺陷造成電子被捕捉造成元件導通電流時產生的電流下降。即，可以改善因電流崩潰(current collapse)現象導致的元件輸出功率降低的問題。

除此之外，在元件進行反向操作(即對源極電極70相對應於汲極電極80施加高電壓；V_DS ＜0)時，被淺佈植的第二區域502(502’)會產生擴張的空乏區，可以抑制元件漏電流以達到提高元件崩潰電壓的效果。

接著，請參閱第6A圖及第6B圖所示本揭露第三實施例之一半導體功率元件單元E3的結構。半導體功率元件單元E3之上視圖和半導體功率元件單元E1相同，半導體功率元件S中的半導體功率元件單元E1可由半導體功率元件單元E3置換之。為了清楚說明半導體功率元件單元E3的細部結構，第6A圖繪示了半導體功率元件單元E3之局部放大上視示意圖，而第6B圖繪示了第6A圖沿剖線GG’之剖面示意圖。半導體功率元件單元E3例如為又一種常關型高電子遷移率電晶體，包括一基板310、一成核層320、一緩衝結構330、一通道層340、一障壁層350、一保護層360、一帽層3605、一源極電極370、一汲極電極380、一閘極電極390。其中，成核層320與緩衝結構330依序位於基板310的上方；通道層340具有第一能隙，且位於緩衝結構330上方；障壁層350位於通道層340上方，具有第二能隙，且第二能隙大於第一能隙；帽層3605位於障壁層350上方；障壁層350及帽層3605包含具有第一鎂佈植特徵的第一區域3501，位置相對應於閘極電極390的下方；以及具有第二鎂佈植特徵的第二區域3502，而第二區域又包含子區域35021及35022，其位置分別相對應於源極電極370與閘極電極390之間的下方以及汲極電極380與閘極電極390之間的下方；保護層360則配置於源極電極370與閘極電極390之間以及汲極電極380與閘極電極390之間。此外，第一區域3501分別與第二區域3502所包含的子區域35021及35022相連接，而於第一區域3501中的第一鎂佈植特徵大於於第二區域3502中的第二鎂佈植特徵。於本實施例中，鎂佈植特徵例如是最高鎂佈植濃度及/或最大鎂佈植深度等物理性特徵，詳細內容將於後續進行描述。

由於本實施例的製程步驟與前述半導體功率元件單元E1相似，於相同的製程步驟部分在此便不多加贅述。不同的是，於本實施例中，於完成障壁層350後，可以利用物理氣相沉積磊晶法 (physical vapor deposition, PVD)、原子層沉積法(atomic layer deposition, ALD)、金屬有機物化學氣相沉積法(metal-organic chemical vapor deposition, MOCVD)、或分子束磊晶法(molecular-beam epitaxy, MBE)將帽層3605成長於障壁層350上方。於本實施例中，帽層3605大致覆蓋障壁層350之表面，避免障壁層350因氧化等反應而產生表面劣化，並可以改善表面漏電流現象。於本實施例中，帽層3605例如為未摻雜氮化鎵(u-GaN)半導體層。值得注意的是，為了使後續成長的電極結構(源極電極370、汲極電極380、閘極電極390)與障壁層350間維持良好的電性接觸，帽層3605較佳的厚度為1~2奈米之間，以使電子可於帽層3605間穿隧通過。

參考第7A圖至第7D圖，第7D圖為本揭露第三實施例之半導體功率元件單元E3於一次鎂佈植製程後，移除厚膜光阻3100之前的一中間結構I2的剖面示意圖；第7A圖至第7C圖顯示為模擬本揭露第7D圖所示的中間結構I2中標示之區域A2、B2、C2處鎂分佈特徵模擬圖。區域A2包含部分暫時性遮罩層350’、部分帽層3605、第一區域3501、及部分未被佈植的障壁層350，區域B2包含部分暫時性遮罩層350’、部分帽層3605、部份第二區域3502、及部分障壁層350，區域C2包含部分厚膜光阻3100。其中，圖中的橫軸座標所代表的是鎂佈植的深度，深度單位為奈米(nm)；深度的位置自中間結構I2的表面開始垂直向下計算，其中於區域A2、B2是自暫時性遮罩層350’表面，於區域C2則是自厚膜光阻3100表面開始計算；而圖中的縱軸座標所代表的是鎂的佈植濃度，以每立方公分鎂的個數為單位(counts/cm³ )。

於本實施例中，暫時性遮罩層350’的材料為氮化矽，相對應於第一區域3501的暫時性遮罩層350’厚度設定為10奈米、相對應於第二區域3502的暫時性遮罩層350’厚度設定為25奈米、於其上的的厚膜光阻3100厚度為0.2微米。在鎂佈植的能量10KeV，佈植傾角為7度的條件下，可以得到於一次鎂佈植製程後，於區域A2中，第一區域3501鎂之分佈狀況如第7A圖所示，由於上方的暫時性遮罩層350’的厚度較薄，於本實施例中例如為10奈米的氮化矽，因而於第一區域3501中，會具有一最高鎂佈植濃度，於本實施例中例如為5~6x10⁵ counts/cm³ ，以及一鎂佈植深度，於本實施例中例如為深入障壁層350內25奈米；於區域B2中，第二區域3502鎂之分佈狀況如第7B圖所示，由於上方的暫時性遮罩層350’的厚度較厚，於本實施例中例如為25奈米的氮化矽；因而第二區域3502會有一最高鎂佈植濃度，但此處的最高鎂佈植濃度較第一區域3501的最高鎂佈植濃度低，於本實施例中例如為小於1x10⁵ counts/cm³ ，及較第一區域3501的鎂佈植深度小的鎂佈植深度，於本實施例中例如為深入障壁層350內約8奈米；而相對應於厚膜光阻3100下方的位置，也就是相對應於第7D圖結構中區域C2的位置，鎂之分佈狀況如第7C圖所示，此區域的鎂皆停留於厚膜光阻3100內，並未被佈植入其下方的障壁層350內。

第8A圖顯示為本揭露第四實施例之一半導體功率元件單元E4的剖面示意圖。由於本實施例與第三實施例間除了鎂佈植條件外其餘結構皆相同，因此，除第一區域及第二區域外，其餘結構皆以相同標號表示，在此不再贅述。如第8B圖及第8C圖所示，分別顯示為在第8A圖中半導體功率元件單元E4標示之區域B”及區域A”處的能帶模擬圖。區域B”及區域A”為自通道層40表面向下延伸的區域。如第8B圖至第8C圖的能帶模擬圖所示，圖中的橫軸座標所代表的是深度，深度的位置自通道層40的表面開始垂直向下計算，深度單位為奈米(nm)；而圖中的縱軸座標所代表的是能量，以電子伏特(eV)為單位，E_c 為電子傳導帶能階，E_f 為費米能階，E_v 為電子價帶能階。由圖中的模擬結果可顯示，在一般的鎂佈植製程條件下，當鎂佈植濃度例如為1x10¹⁸ counts/cm³ ~1x10²⁰ counts/cm³ ，可達成半導體功率元件單元E4為一常關型高電子遷移率電晶體。如本實施例中的模擬結果所示，在本實施例中，帽層3605例如為具有4奈米厚度的未摻雜氮化鎵(u-GaN)半導體層，而障壁層350之厚度為25奈米，而鎂的佈植結果設定如下：於第一區域3501’的最高鎂佈植深度為包含帽層3605全部4奈米及其下方障壁層350內深度15奈米，鎂佈植濃度為1x10¹⁹ counts/cm³ ，假定鎂活化率為3%時(一般活化率例如為3-5%)，則於第一區域3501’中鎂的活化濃度最高則例如為3x10¹⁷ counts/cm³ ，而相對應於第一區域3501’下，剩餘未被鎂佈植的障壁層350厚度則為10奈米；於第二區域3502’(包含子區域35021’及35022’)的最高鎂佈植深度為深入所有4奈米厚度的帽層3605內，並且深入障壁層350內1奈米深度，佈植濃度與第一區域3501’相同，約為1x10¹⁹ counts/cm³ ，假定鎂活化率為3%時(一般活化率例如為3-5%)，則於第二區域3502’中鎂的活化濃度最高則例如為3x10¹⁷ counts/cm³ ，相對應於第二區域3502’下剩餘未被佈植的障壁層350厚度為24奈米。能帶模擬圖結果如第8B圖所示，當於閘極電極390施加0伏特電壓時，相對應於第8A圖區域B”中，因鎂的最終佈植深度相對於區域A’’來得小，因此區域B”內鄰近障壁層350及通道層340間仍具有二維電子氣層存在(電子傳導帶能階E_c 最低位置低於費米能階E_f )；於相同條件下，相對應於區域A”的能帶模擬圖則如第8C圖所示，顯示此區域內因具有較大的鎂佈植深度，鄰近障壁層350及通道層340間的二維電子氣層已經被耗盡(電子傳導帶能階E_c 最低位置高於費米能階E_f )。

藉由本揭露精神的實施方式，在經由一次鎂佈植的製程下，可以同時達到形成常關型高電子遷移率電晶體、改善因電流崩潰(current collapse)現象導致的元件輸出功率降低的問題、並且達成提高元件崩潰電壓的效果，具有產業利用性。以上所述之實施例僅係為說明本揭露之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本揭露之內容並據以實施，當不能以之限定本揭露之專利範圍，即大凡依本揭露所揭示之精神所作之均等變化或修飾，仍應涵蓋在本揭露之專利範圍內。

10、310‧‧‧基板

20、320‧‧‧成核層

30、330‧‧‧緩衝結構

3605‧‧‧帽層

40、340‧‧‧通道層

50、350‧‧‧障壁層

50’、350’‧‧‧暫時性遮罩層

501、501’、3501、3501’‧‧‧第一區域

502、502’、3502、3502’‧‧‧第二區域

5021、5022、35021、35022、5021’、5022’、35021’、35022’‧‧‧子區域

504‧‧‧原生氮化矽層

505‧‧‧外生氮化矽層

60、360‧‧‧保護層

70、370‧‧‧源極電極

80、380‧‧‧汲極電極

90、390‧‧‧閘極電極

90’‧‧‧圖案化光阻

100、3100‧‧‧厚膜光阻

A1、B1、C1、A2、B2、C2、A’、B’、A”、B”‧‧‧區域

E1、E2、E3、E4‧‧‧半導體功率元件單元

I1、I2‧‧‧中間結構

S‧‧‧半導體功率元件

S70‧‧‧源極墊

S80‧‧‧汲極墊

S90‧‧‧閘極墊

FF’ 、GG’‧‧‧剖線

第1圖係本揭露第一實施例之半導體功率元件的上視圖。

第2A圖係本揭露第一實施例之半導體功率元件單元的局部放大上視示意圖。

第2B圖係第2A圖沿剖線FF’之剖面示意圖。

第3A圖至第3F圖係本揭露第一實施例之半導體功率元件單元中間製程步驟圖。

第4A圖係顯示本揭露第一實施例之半導體功率元件單元鎂佈植製程中間結構區域A1鎂分佈特徵模擬圖。

第4B圖係顯示本揭露第一實施例之半導體功率元件單元鎂佈植製程中間結構區域B1鎂分佈特徵模擬圖。

第4C圖係顯示本揭露第一實施例之半導體功率元件單元鎂佈植製程中間結構區域C1鎂分佈特徵模擬圖。

第4D圖係顯示本揭露第一實施例之半導體功率元件單元鎂佈植製程中間結構的剖面示意圖。

第5A圖係顯示本揭露第一實施例之半導體功率元件單元的剖面示意圖。

第5B圖係顯示本揭露第一實施例之半導體功率元件單元區域A’的能帶模擬圖。

第5C圖係顯示本揭露第一實施例之半導體功率元件單元區域B’的能帶模擬圖。

第6A圖係本揭露第三實施例之半導體功率元件單元的局部放大上視示意圖。

第6B圖係第6A圖沿剖線GG’之剖面示意圖。

第7A圖係顯示本揭露第三實施例之半導體功率元件單元鎂佈植製程中間結構區域A2鎂分佈特徵模擬圖。

第7B圖係顯示本揭露第三實施例之半導體功率元件單元鎂佈植製程中間結構區域B2鎂分佈特徵模擬圖。

第7C圖係顯示本揭露第三實施例之半導體功率元件單元鎂佈植製程中間結構區域C2鎂分佈特徵模擬圖。

第7D圖係顯示本揭露第三實施例之半導體功率元件單元鎂佈植製程中間結構的剖面示意圖。

第8A圖係顯示本揭露第四實施例之半導體功率元件單元的剖面示意圖。

第8B圖係顯示本揭露第四實施例之半導體功率元件單元區域A”的能帶模擬圖。

第8C圖係顯示本揭露第四實施例之半導體功率元件單元區域B”的能帶模擬圖。

無

Claims

一種半導體功率元件單元，包含：一基板；一通道層，位於該基板上；一障壁層，位於該通道層上；一二維電子氣層，位於該通道層內，且鄰近該通道層與該障壁間之一介面；一汲極電極、一閘極電極、以及一源極電極，分別位於該障壁層上，且該閘極電極位於該汲極電極及該源極電極之間；一第一區域，包含一第一鎂佈植特徵，位於該障壁層內相對應於該閘極電極的下方；以及一第二區域，包含一第二鎂佈植特徵，位於該障壁層內相對應於該汲極電極與該閘極電極之間及/或該源極電極與該閘極電極之間；其中，該第一區域與該第二區域相連接；其中，該第一鎂佈植特徵大於該第二鎂佈植特徵。
如申請專利範圍第1項所述之半導體功率元件單元，其中該第一鎂佈植特徵包含一第一最高鎂佈植濃度及一第一最大鎂佈植深度；該第二鎂佈植特徵包含一第二最高鎂佈植濃度及一第二最大鎂佈植深度；其中，該第一最高鎂佈植濃度大於該第二最高鎂佈植濃度及/或該第一最大鎂佈植深度大於該第二最大鎂佈植深度。
如申請專利範圍第1項所述之半導體功率元件單元，其中該第一區域與該閘極電極之間更包含一保護層、一介電層或一氮化鎵帽層。
如申請專利範圍第1項所述之半導體功率元件單元，其中該閘極電極與該第一區域間為蕭特基接觸。
如申請專利範圍第1項所述之半導體功率元件單元，其中該汲極電極與源極電極的材料係選自鈦(Ti)、鋁(Al)等金屬或其組合。
一種半導體功率元件單元的製造方法，包含：提供一基板；形成一磊晶疊層於該基板上，該磊晶疊層包含：一通道層；一障壁層；及一二維電子氣層，位於該通道層，且鄰近該通道層與該電子障壁層間之一介面；形成一暫時性遮罩層於該障壁層上；透過該暫時性遮罩層對該障壁層進行一一次鎂佈植，並藉由該一次鎂佈植步驟以使得該障壁層具有一第一區域以及一第二區域；及形成一源極電極、一閘極電極、以及一汲極電極於該障壁層上；其中，該閘極電極位於該源極電極及該汲極電極之間；其中，該第一區域與該第二區域相連接；其中，該第一區域具有一第一鎂佈植特徵，該第二區域具有一第二鎂佈植特徵，且該第一鎂佈植特徵大於該第二鎂佈植特徵。
如申請專利範圍第6項所述之半導體功率元件單元的製造方法，其中該第一鎂佈植特徵包含一第一最高鎂佈植濃度及一第一最大鎂佈植深度；該第二鎂佈植特徵包含一第二最高鎂佈植濃度及一第二最大鎂佈植深度；其中，該第一最高鎂佈植濃度大於該第二最高鎂佈植濃度及/或該第一最大鎂佈植深度大於該第二最大鎂佈植深度。
如申請專利範圍第6項所述之半導體功率元件單元的製造方法，其中形成該暫時性遮罩層的方法包含形成一具有不同厚度的介電層。
如申請專利範圍第6項所述之半導體功率元件單元的製造方法，更包含於該一次鎂佈植後移除該暫時性遮罩層。
如申請專利範圍第6項所述之半導體功率元件單元的製造方法，其中更包含形成一介電層或一氮化鎵帽層於該第一區域與該閘極電極之間。