TWI627846B - 等化增強模組、解調變系統以及等化增強方法 - Google Patents

Abstract

一種等化增強模組，包含有一乘法單元，用來將複數個等化訊號乘以一縮放係數，以取得複數個縮放訊號；一判斷單元，耦接於該乘法單元，用來判斷該複數個縮放訊號是否位於一特定區域，產生複數個判斷結果；一比例計算單元，耦接於該判斷單元，用來根據該複數個判斷結果，計算一區內比例，其中該區內比例相關於該複數個縮放訊號位於該特定區域之一比例；以及一係數計算單元，耦接於該比例計算單元，用來根據該區內比例，計算該縮放係數。

Description

等化增強模組、解調變系統以及等化增強方法

本發明係指一種等化增強模組、解調變系統以及等化增強方法，尤指一種可改善最小均方差等化器的等化增強模組、解調變系統以及等化增強方法。

數位通訊系統已廣泛地應用於手機、數位視訊轉換盒（Set-Top Box， STB）、數位電視棒、無線網卡等數位通訊裝置中。一般來說，數位通訊系統包含調變（Modulation）系統以及解調變（Demodulation）系統，調變系統將欲傳輸的位元（Bits）調變成為傳送符元並傳送至通道中再由解調變系統接收接收訊號以進行解調變；解調變系統所接收的一接收訊號y 可表示為y =hs +n ，其中s 代表調變系統產生的傳送符元，h 代表通道響應，n 代表雜訊。解調變系統接收道接收信號後，利用包含於解調變系統的一等化器以消除通道對傳送符元的影響。

在習知技術中，強制歸零等化器（Zero Forcing Equalizer）為複雜度低的等化器，其將接收信號y 乘以通道響應的倒數（記為h ^-1 ），強制歸零等化器之輸出訊號x_ZF 可表示為x_ZF =h ^-1 y =s +h ^-1 n ，如此一來，強制歸零等化器即可消除通道對傳送符元的影響。然而，當通道響應小時，強制歸零等化器具有雜訊增強（Noise Enhancement）的問題。為了避免強制歸零等化器所造成雜訊增強的效應，最小均方差等化器（Minimum Mean Square Error Equalizer，MMSE Equalizer）已成為解調變系統中常見的解決方案，最小均方差等化器係將接收信號y 乘以，其中及分別代表傳送符元及雜訊的能量，而最小均方差等化器之輸出訊號x_MMSE 可表示為x_MMSE = y 。如此一來，無論通道響應或強或弱，當接收訊雜比（Received Signal-to-Noise Ratio，Received SNR）夠高，即接收訊號能量遠大於雜訊能量時，可近似於h ^-1 ，最小均方差等化器可近似於強制歸零等化器。

然而，當雜訊能量較強時，最小均方差等化器會造成其輸出訊號x_MMSE 的能量減小，反而降低解調變系統的符元判斷精準度，即最小均方差等化器之輸出訊號x_MMSE 之能量減小會導致解調變系統的符元錯誤率（Symbol Error Rate，SER）及相應之位元錯誤率（Bit Error Rate，BER）上升，反而降低解調變系統的系統效能。

因此，習知技術實有改善之必要。

因此，本發明之主要目的即在於提供一種等化增強模組、解調變系統以及等化增強方法，以改善習知技術的缺點。

本發明揭露一種等化增強模組，包含有一乘法單元，用來將複數個等化訊號（Equalized Signal）乘以一縮放係數（Scaling Coefficient），以取得複數個縮放訊號（Scaled Signal）；一判斷單元，耦接於該乘法單元，用來判斷該複數個縮放訊號是否位於一特定區域，產生複數個判斷結果；一比例計算單元，耦接於該判斷單元，用來根據該複數個判斷結果，計算一區內比例，其中該區內比例相關於該複數個縮放訊號位於該特定區域之一比例；以及一係數計算單元，耦接於該比例計算單元，用來根據該區內比例，計算該縮放係數。

本發明另揭露一種解調變（Demodulation）系統，包含有一等化模組，用來對複數個接收訊號進行等化，以產生複數個等化訊號；一符元判斷模組；以及一等化增強模組，耦接於該等化模組與該符元判斷模組之間，該等化增強模組包含有一乘法單元，用來將該複數個等化訊號乘以一縮放係數，以取得複數個縮放訊號；一判斷單元，耦接於該乘法單元，用來判斷該複數個縮放訊號是否位於一特定區域，產生複數個判斷結果；一比例計算單元，耦接於該判斷單元，用來根據該複數個判斷結果，計算一區內比例；以及一係數計算單元，耦接於該比例計算單元，用來根據該區內比例，計算該縮放係數；其中，該符元判斷模組對該複數個縮放訊號進行解調變。

本發明另揭露一種等化增強方法，包含有將複數個等化訊號乘以一縮放係數，以取得複數個縮放訊號；判斷複數個縮放訊號是否位於一特定區域，產生複數個判斷結果；根據該複數個判斷結果，計算一區內比例，其中該區內比例相關於該複數個縮放訊號位於該特定區域之一比例；以及根據該區內比例，計算該縮放係數。

請參考第1圖，第1圖為本發明實施例一解調變系統1之示意圖。解調變系統1可為一特殊應用積體電路（Application-Specific Integrated Circuit，ASIC），其包含一等化模組12、一等化增強模組10以及一符元判斷模組14。解調變系統1自一通道中接收複數個接收訊號，等化模組12用來對該複數個接收訊號進行等化，以產生複數個等化訊號（Equalized Signal），等化增強模組10將該複數個等化訊號乘以一縮放係數（Scaling Coefficient），以產生複數個縮放訊號（Scaled Signal）至符元判斷模組14，符元判斷模組14即可對該複數個縮放符元進行解調變（Demodulation）。其中，等化模組12可為一最小均方差等化器（Minimum Mean Square Error Equalizer，MMSE Equalizer）。詳細來說，於一第1時間區間至一第n 時間區間中，解調變系統1分別由等化模組12接收到接收訊號y ₁ ～y_n ，而等化模組12接收到接收訊號y ₁ ～y_n 後分別對接收訊號y ₁ ～y_n 進行等化，而產生等化訊號x ₁ ～x_n 。等化增強模組10可根據等化訊號x ₁ ～x_{n- 1} （即於第n 時間區間前等化增強模組10所接收來自等化模組12的輸出訊號），產生縮放係數g ₁ ～g_n ，並將等化訊號x ₁ ～x_n 分別乘以縮放係數g ₁ ～g_n ，以產生縮放訊號gx ₁ ～gx_n 。符元判斷模組14即可對縮放訊號gx ₁ ～gx_n 進行解調變。

具體來說，於第1時間區間時，等化增強模組10可預先設定縮放係數g ₁ 為1，縮放訊號gx ₁ 即為等化訊號x ₁ 本身（即gx ₁ ＝x ₁ ）。於第2時間區間時，等化增強模組10可根據等化訊號x ₁ 產生縮放係數g ₂ ，並將等化訊號x ₂ 乘以縮放係數g ₂ 以產生縮放訊號gx ₂ 為gx ₂ ＝g ₂ x ₂ 。以此類推，於第n 時間區間時，等化增強模組10可根據等化訊號x ₁ ～x_{n- 1} 產生縮放係數g_n ，並將等化訊號x_n 乘以縮放係數g_n 以產生縮放訊號gx_n 為gx_n ＝g_n x_n 。

需注意的是，因等化模組12為最小均方差等化器，當雜訊能量強時，其輸出訊號（即等化訊號x ₁ ～x_n ）的能量比其對應的接收訊號y ₁ ～y_n 的能量小（即｜x_k ｜² ＜｜y_k ｜² ）。為了避免因等化訊號x ₁ ～x_n 的能量較小而導致對應於解調變系統1的符元錯誤率或位元錯誤率上升，等化增強模組10所產生的縮放係數g ₁ ～g_n 係用來補償等化模組12（即最小均方差等化器）所造成的能量縮減，以進一步改善系統效能。

關於等化增強模組10產生縮放係數g ₂ ～g_n （縮放係數g ₁ 已預先設定為1）的操作細節，請進一步參考第2圖，第2圖為等化增強模組10之示意圖。如第2圖所示，等化增強模組10包含一乘法單元200、一判斷單元202、一比例計算單元204以及一係數計算單元206。於第1時間區間至第n 時間區間中，等化增強模組10自等化模組12分別接收等化訊號x ₁ ～x_n ，乘法單元200分別將等化訊號x ₁ ～x_n 乘以縮放係數g ₁ ～ g_n ，以取得縮放訊號gx ₁ ～ gx_n 。判斷單元202耦接於乘法單元200，用來判斷縮放訊號gx ₁ ～ gx_n 之對應星座點是否位於一特定區域R，以產生判斷結果hit₁ ～hit _n 。比例計算單元204耦接於判斷單元202，用來根據判斷結果hit₁ ～hit _n ，計算區內比例I₁ ～I _n ，其中區內比例I₁ ～I _n 相關於縮放訊號gx ₁ ～ gx_{n -1} 位於特定區域R之比例。係數計算單元206耦接於比例計算單元204，用來根據區內比例I₁ ～I _n ，計算縮放係數g ₁ ～ g_n ，並將縮放係數g ₁ ～ g_n 傳遞回乘法單元200，使得於第n 時間區間時，乘法單元200可將等化訊號x_n 乘以縮放係數g_n ，以產生縮放訊號gx_n 至符元判斷模組14，符元判斷模組14即可對縮放訊號gx_n 進行解調變。

詳細來說，於第k 時間區間中，判斷單元202判斷縮放訊號gx_k 之對應星座點是否位於特定區域R，若縮放訊號gx_k 位於特定區域R，判斷單元202輸出對應於縮放訊號gx_k 的判斷結果hit _k 為1；反之，若縮放訊號gx_k 不位於特定區域R，判斷單元202輸出對應於縮放訊號gx_k 的判斷結果hit _k 為0。判斷單元202判斷縮放訊號gx_k 之對應星座點是否位於特定區域R的方式並未有所限，於一實施例中，判斷單元202可判斷縮放訊號gx_k 之一同相成份（In-phase Component）與一正交成份（Quadrature Component）是否於一特定範圍，若縮放訊號gx_k 之同相成份與正交成份於特定範圍，判斷單元202判斷縮放訊號gx_k 位於特定區域R且輸出判斷結果hit _k 為1；反之，判斷單元202判斷縮放訊號gx_k 不位於特定區域R且輸出判斷結果hit _k 為0。舉例來說，當接收訊號y ₁ ～y_n 具有以四位元相位偏移調變（Quadrature Phase Shift Keying，QPSK）之符元（Symbol）訊號時，判斷單元202可判斷縮放訊號gx_k 之同相成份之一絕對值（記為｜Re{gx_k }｜）是否小於一特定值d，並判斷縮放訊號gx_k 之正交成份之一絕對值（記為｜Im{gx_k }｜）是否小於特定值d，當｜Re{gx_k }｜小於特定值d且｜Im{gx_k }｜小於特定值d時，判斷單元202判斷縮放訊號gx_k 位於特定區域R且輸出判斷結果hit _k 為1；反之，判斷單元202輸出判斷結果hit _k 為0。判斷單元202產生判斷結果hit₁ ～hit _n ，並將判斷結果hit₁ ～hit _n 傳遞至比例計算單元204。

比例計算單元204可根據判斷結果hit₁ ～hit _n 並利用一遞迴平均（Recursive Average）方式，計算區內比例I₁ ～I _n 。請參考第3圖，第3圖為本發明實施例一比例計算單元304之示意圖。比例計算單元304可用來實現比例計算單元204，其包含有一多工器MUX以及一平均單元300，多工器MUX可耦接於判斷單元202，用來接收判斷單元202所產生的判斷結果hit₁ ～hit _n 。以判斷結果hit₁ ～hit _n 中一判斷結果hit _k 為例，當判斷結果hit _k 為1時，多工器MUX輸出一訊號S為一平均係數α；當判斷結果hit _k 為0時，多工器MUX輸出該訊號為0。換句話說，多工器MUX所輸出之訊號S可表示為αhit _k 。

另一方面，平均單元300可根據平均係數α以及判斷結果hit₁ ～hit _n ，計算區內比例I₁ ～I _n ，具體來說，平均單元300包含有一乘法器MP1、一加法器AD1以及一暫存器D1，加法器AD1耦接於多工器MUX，暫存器D1耦接於加法器AD1，乘法器MP1耦接於加法器AD1與暫存器D1之間。以下以第k 時間區間與第k +1時間區間為例進行說明，於第k 時間區間時，暫存器D1之輸出為一區內比例I _k （對應至暫存區內比例），乘法器MP1將區內比例I _k 乘以一係數為(1－α)後產生一相乘結果R1，並將相乘結果R1傳遞至加法器AD1，其中相乘結果R1可表示為R1＝ (1－α)I _k 。加法器AD1將訊號S與相乘結果R1相加以取得一相加結果R2，相加結果R2可表示為R2＝αhit _k +(1－α)I _k ，相加結果R2即為區內比例I _{k +1} 。另外，比例計算單元304將相加結果R2/區內比例I _{k +1} 儲存於暫存器D1中，使得於第k +1時間區間時，暫存器D1即可輸出區內比例I _{k +1} ，換句話說，比例計算單元304的平均單元300係用來實現I _{k +1} ＝αhit _k +(1－α)I _k ，其中整數k 可為1到n －1的正整數。如此一來，比例計算單元304於第1時間區間至第n －1時間區間接收到判斷結果hit₁ ～hit _{n -1} 後，即可根據判斷結果hit₁ ～hit _{n -1} 分別於第1時間區間至第n 時間區產生區內比例I₁ ～I _n ，其中區內比例I₁ 可預先設定為一特定值。同時，於第1時間區間至第n 時間區間中，比例計算單元304將所產生的區內比例I₁ ～I _n 傳遞至係數計算單元206。

係數計算單元206可於第1時間區間至第n 時間區間中分別判斷區內比例I₁ ～I _n 是否大於一特定比例IR，以計算縮放係數g ₂ ～g_n ，使得區內比例漸趨近於（收斂至）特定比例IR。以於第k 時間區間所收到的區內比例I _k 為例，當區內比例I _k 大於特定比例IR時，係數計算單元206計算縮放係數g_{k+ 1} 為縮放係數g_k （對應至暫存縮放係數）增加一第一特定值Δg ₁ （即g_{k+ 1} ＝g_k +Δg ₁ ）；反之，當區內比例I _k 小於特定比例IR時，係數計算單元206計算縮放係數g_{k+ 1} 為縮放係數g_k 減去一第二特定值Δg ₂ （即g_{k+ 1} ＝g_k －Δg ₂ ），其中第一特定值Δg ₁ 與第二特定值Δg ₂ 皆大於零。

具體來說，請參考第4圖，第4圖為本發明實施例一係數計算單元406之示意圖。係數計算單元406可用來實現係數計算單元206，其包含有一減法器SB、一乘法器MP2、一加法器AD2以及一暫存器D2。減法器SB耦接於比例計算單元204以接收比例計算單元204所產生的區內比例，乘法器MP2耦接於減法器SB，加法器AD2耦接於乘法器MP2與暫存器D2之間，且暫存器D2還將輸出回饋至加法器AD2。同樣地，以下以第k 時間區間與第k +1時間區間為例進行說明，於第k 時間區間時，減法器SB接收比例計算單元204所產生的區內比例I _k ，減法器SB將區內比例I _k 減去特定比例IR，產生一相減結果R3，相減結果R3可表示為R3＝I _k －IR。乘法器MP2將相減結果R3（即I _k －IR）乘以一調整係數μ，即產生一相乘結果R4並將相乘結果R4傳遞至加法器AD2，其中相乘結果R4可表示為R4＝μ（I _k －I_R ），此時（即於第k 時間區間中）暫存器D2之輸出為縮放係數g_k （對應至暫存縮放係數），而加法器AD2將相乘結果R4與縮放係數g_k 相加，以產生一相加結果R5，相加結果R5可表示為R5＝g_k +μ（I _k －IR），相加結果R5即為縮放係數g_{k +1} 。另外，係數計算單元406將相加結果R5/縮放係數g_{k +1} 儲存於暫存器D2中，使得於第k +1時間區間時，暫存器D2即可輸出縮放係數g_{k +1} ，換句話說，係數計算單元406係用來實現g_{k +1} ＝g_k +μ（I _k －IR），其中整數k 可為1到n －1的正整數。如此一來，係數計算單元406於第1時間區間至第n －1時間區間接收到區內比例I₁ ～I _{n － 1} ，並分別計算縮放係數g ₂ ～g_n （其中縮放係數g ₁ 預先設定為1），使得區內比例收斂至特定比例IR。

如此一來，等化增強模組10可產生縮放係數，以補償等化模組12（即最小均方差等化器）所造成的能量縮減。請參考第5圖及第6圖，第5圖為等化模組12所輸出之複數個等化訊號之星座圖，第6圖等化增強模組10所產生之複數個縮放訊號之星座圖。因等化模組12造成能量縮減，複數個等化訊號位於一特定區域R₀ 之一比例為52%，若直接對等化模組12所輸出之複數個等化訊號進行解調變，將導致符元錯誤率或位元錯誤率升高。相較之下，透過等化增強模組10所產生的縮放係數，可使複數個縮放訊號之星座點向外散開，複數個縮放訊號位於特定區域R₀ 之一比例降低為25%，對化增強模組10所產生的縮放係數進行解調變，可降低符元錯誤率或位元錯誤率，提昇解調變系統1之效能。

另一方面，解調變系統1可用來對一訊框（Frame）FR進行解調變。詳細來說，訊框FR可包含一標頭子訊框Header以及一資料子訊框Data，如第7圖所示。訊框FR可由一傳送端傳送至一通道中，解調變系統1可自通道接收對應於訊框FR之接收訊號y ₁ ～y _Ｎ ，其中接收訊號y ₁ ～y_n 可對應於標頭子訊框Header而接收訊號y_{n +1} ～y_N 可對應於資料子訊框Data。解調變系統1可依照上述方式根據接收訊號y ₁ ～y_n 產生縮放係數g_n （即最後更新的縮放係數），並根據縮放係數g_n 對其後續對應於資料子訊框Data的接收訊號y_{n +1} ～y_N 進行解調。如此一來，即可更準確地解調變出訊框FR所包含的資訊，以提昇系統效能。

關於等化增強模組產生縮放訊號的操作流程，可進一步歸納為一等化增強流程80，請參考第8圖，第8圖為本發明實施例等化增強流程80之示意圖。等化增強流程80可由一等化增強模組來執行，其包含以下步驟：

步驟800：開始。

步驟802：將等化訊號x ₁ ～x_{n- 1} 乘以一縮放係數g ，以取得縮放訊號gx ₁ ～gx_{n- 1} 。

步驟804：判斷縮放訊號gx ₁ ～gx_{n- 1} 之對應星座點是否位於特定區域R，產生判斷結果hit₁ ～hit _{n- 1} 。

步驟806：根據判斷結果hit₁ ～hit _{n- 1} ，計算一區內比例I _n ，其中區內比例I _n 相關於縮放訊號gx ₁ ～gx_{n- 1} 位於特定區域R之比例。

步驟808：根據區內比例I _n ，調整縮放係數g 。

步驟810：結束。

於等化增強流程80中，縮放係數g 的係數值可隨時間變化而不同，即縮放係數g 的係數值於第1時間區間至第n 時間區間可分別為縮放係數g ₁ ～ g_n 。另外，於步驟806中，等化增強模組可利用遞迴平均方式計算區內比例I _n ，即計算區內比例I _n 為I _{k +1} ＝αhit _k +(1－α)I _k ，除此之外，等化增強模組亦可直接計算區內比例I _n 為I _n ＝hit _k ，亦符合本發明之要求。

另外，於步驟808中，等化增強模組可判斷區內比例I _n 是否大於特定比例IR，當區內比例I _n 大於特定比例IR時，等化增強模組計算縮放係數g 為一暫存縮放係數g _-1 增加第一特定值Δg ₁ （即g ＝g_{- 1} +Δg ₁ ）；當區內比例I _n 小於特定比例IR時，等化增強模組計算縮放係數為暫存縮放係數g _-1 減去第二特定值Δg ₂ （即g_{k+ 1} ＝g_k －Δg ₂ ）。除此之外，等化增強模組亦可計算縮放係數g 為g ＝g_{- 1} +μ（I _n －IR），亦符合本發明之要求。其餘等化增強流程80之操作細節，可參考前述相關段落，於此不再贅述。

另一方面，等化增強模組不限於以特殊應用積體電路來實現，請參考第9圖，第9圖本發明實施例一等化增強模組90之示意圖，等化增強模組90包含一處理單元902及一儲存單元904。前述等化增強流程80可編譯成一程式碼908並儲存於儲存單元904中，以指示處理單元902執行等化增強流程80。其中，處理單元902可為一中央處理器（CPU）、一數位訊號處理器（Digital Signal Processor，DSP）或是一微處理器（Microprocessor），而不在此限，儲存單元904可為一唯讀式記憶體（read-only memory，ROM）或是一非揮發性記憶體（non-volatile memory，例如，一電子抹除式可複寫唯讀記憶體（electrically erasable programmable read only memory, EEPROM）或一快閃記憶體（flash memory）），而不在此限。

需注意的是，前述實施例係用以說明本發明之概念，本領域具通常知識者當可據以做不同之修飾，而不限於此。舉例來說，前述實施例係以接收訊號y ₁ ～y_n 為具有四位元相位偏移調變（QPSK）之符元訊號為例進行說明，而本發明不限於此，接收訊號y ₁ ～y_n 亦可具有正交振幅調變（Quadrature Amplitude Modulation，QAM）、相位偏移調變（Phase Shift Keying，PSK）或振幅相位偏移調變（Amplitude Phase Shift Keying，APSK）之符元訊號，亦屬於本發明之範疇。另外，等化模組12不限於最小均方差等化器，只要等化模組12所產生的等化訊號的能量不大於等化模組12所產生的接收訊號的能量，皆可利用本發明之等化增強模組補償等化模組12所造成的能量縮減，以進一步改善解調變系統1的系統效能。

由上述可知，本發明根據縮放訊號位於特定區域之比例來調整縮放係數，以補償等化模組（最小均方差等化器）所造成的能量縮減，進一步降低符元錯誤率或位元錯誤率，提昇解調變系統之效能。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧解調變系統
10‧‧‧等化增強模組
12‧‧‧等化模組
14‧‧‧符元判斷模組
200‧‧‧乘法單元
202‧‧‧判斷單元
204、304‧‧‧比例計算單元
206、406‧‧‧係數計算單元
300‧‧‧平均單元
80‧‧‧等化增強流程
800～810‧‧‧步驟
90‧‧‧等化增強模組
902‧‧‧處理單元
904‧‧‧儲存單元
908‧‧‧程式碼
y ₁～y_n ‧‧‧接收訊號
x ₁～x_n ‧‧‧等化訊號
gx ₁～gx_n ‧‧‧縮放訊號
AD1、AD2‧‧‧加法器
D1、D2‧‧‧暫存器
Data‧‧‧資料子訊框
FR‧‧‧訊框
Header‧‧‧標頭子訊框
MUX‧‧‧多工器
MP1、MP2‧‧‧乘法器
I _k 、I _{k +1}‧‧‧區內比例
IR‧‧‧特定比例
R₀‧‧‧特定區域
SB‧‧‧減法器
g_k 、g_{k+ 1}‧‧‧縮放係數
hit _k ‧‧‧判斷結果
α‧‧‧平均係數
μ‧‧‧調整係數

第1圖為本發明實施例一解調變系統之示意圖。 第2圖為本發明實施例一等化增強模組之示意圖。 第3圖為本發明實施例一比例計算單元之示意圖。 第4圖為本發明實施例一係數計算單元之示意圖。 第5圖為複數個等化訊號之星座圖。 第6圖為複數個縮放訊號之星座圖。 第7圖為一訊框之示意圖。 第8圖為本發明實施例一解調變系統之示意圖。 第9圖為本發明實施例一等化增強模組之示意圖。

Claims (18)

1. 一種等化增強模組，包含有： 一乘法單元，用來將複數個等化訊號（Equalized Signal）乘以一縮放係數（Scaling Coefficient），以取得複數個縮放訊號（Scaled Signal）； 一判斷單元，耦接於該乘法單元，用來判斷該複數個縮放訊號之對應星座點是否位於一特定區域，產生複數個判斷結果； 一比例計算單元，耦接於該判斷單元，用來根據該複數個判斷結果，計算一區內比例，其中該區內比例相關於該複數個縮放訊號位於該特定區域之一比例；以及 一係數計算單元，耦接於該比例計算單元，用來根據該區內比例，計算該縮放係數。
2. 如請求項1之等化增強模組，其中該比例計算單元包含有一平均單元，該平均單元根據該複數個判斷結果以及一平均係數，計算該區內比例。
3. 如請求項2之等化增強模組，其中該平均單元包含有： 一第一乘法器，用來將一暫存區內比例乘以一第一係數，以產生一第一相乘結果，其中該第一係數為1減該平均係數； 一第一加法器，耦接於該第一乘法器，用來將該第一相乘結果與一第一訊號相加，以產生一第一相加結果，其中該第一訊號相關於該複數個判斷結果中一判斷結果與該平均係數；以及 一第一暫存器，耦接於該第一加法器，用來輸出該區內比例為該第一相加結果。
4. 如請求項3之等化增強模組，其中當該判斷結果顯示該複數個縮放訊號之一縮放訊號位於該特定區域之內時，該第一訊號為該平均係數，當該判斷結果顯示該縮放訊號位於該特定區域之外時，該第一訊號為0。
5. 如請求項3之等化增強模組，其中該平均單元另包含有一多工器，耦接於該第一加法器，其中當該判斷結果顯示該複數個縮放訊號之一縮放訊號位於該特定區域之內時，該多工器所產生之該第一訊號為該平均係數，當該判斷結果顯示該縮放訊號位於該特定區域之外時，該多工器所產生之該第一訊號為0。
6. 如請求項1之等化增強模組，其中當該區內比例大於一特定比例時，該係數計算單元計算該縮放係數為一暫存縮放係數增加一第一特定值。
7. 如請求項6之等化增強模組，其中當該區內比例小於該特定比例時，該係數計算單元計算該縮放係數為該暫存縮放係數減去一第二特定值。
8. 如請求項6之等化增強模組，其中該係數計算單元包含有： 一減法器，用來產生該區內比例與該特定比例之一相減結果； 一第二乘法器，耦接於該減法器，用來將該相減結果乘以一調整係數，以產生一第二相乘結果； 一第二加法器，耦接於該第二乘法器，用來將該第二相乘結果與該暫存縮放係數相加，以產生一第二相加結果；以及 一第二暫存器，耦接於該第二加法器，用來輸出該縮放係數為該第二相加結果。
9. 一種解調變（Demodulation）系統，包含有： 一等化模組，用來對複數個接收訊號進行等化，以產生複數個等化訊號； 一符元判斷模組；以及 一等化增強模組，耦接於該等化模組與該符元判斷模組之間，該等化增強模組包含有： 一乘法單元，用來將該複數個等化訊號乘以一縮放係數，以取得複數個縮放訊號； 一判斷單元，耦接於該乘法單元，用來判斷該複數個縮放訊號是否位於一特定區域，產生複數個判斷結果； 一比例計算單元，耦接於該判斷單元，用來根據該複數個判斷結果，計算一區內比例；以及 一係數計算單元，耦接於該比例計算單元，用來根據該區內比例，計算該縮放係數； 其中，該符元判斷模組對該複數個縮放訊號進行解調變。
10. 如請求項9之解調變系統，其中該等化模組為一最小均方差（Minimum Mean Square Error，MMSE）等化器。
11. 如請求項9之解調變系統，其中該等化模組所產生的該複數個等化訊號的能量不大於其對應的複數個接收訊號的能量。
12. 一種等化增強方法，可提升一解調變系統之效能，包含有： 將複數個等化訊號乘以一縮放係數，以取得複數個縮放訊號； 判斷複數個縮放訊號之對應星座點是否位於一特定區域，產生複數個判斷結果； 根據該複數個判斷結果，計算一區內比例，其中該區內比例相關於該複數個縮放訊號位於該特定區域之一比例；以及 根據該區內比例，計算該縮放係數，使該區內比例漸趨近於一特定比例。
13. 如請求項12之等化增強方法，其中根據該複數個判斷結果計算該區內比例的步驟包含有： 根據該複數個判斷結果以及一平均係數，計算該區內比例。
14. 如請求項13之等化增強方法，其中根據該複數個判斷結果以及該平均係數計算該區內比例的步驟包含有： 將一暫存區內比例乘以一第一係數，以產生一第一相乘結果，其中該第一係數為1減該平均係數； 將該第一相乘結果與一第一訊號相加，以產生一第一相加結果，其中該第一訊號相關於該複數個判斷結果中一判斷結果與該平均係數；以及 輸出該區內比例為該第一相加結果。
15. 如請求項14之等化增強方法，其中當該判斷結果顯示該複數個縮放訊號之一縮放訊號位於該特定區域之內時，產生該第一訊號為該平均係數，當該判斷結果顯示該縮放訊號位於該特定區域之外時，產生該第一訊號為0。
16. 如請求項12之等化增強方法，其中根據該區內比例計算該縮放係數的步驟包含有： 當該區內比例大於該特定比例時，計算該縮放係數為一暫存縮放係數增加一第一特定值。
17. 如請求項16之等化增強方法，其中根據該區內比例計算該縮放係數的步驟另包含有： 當該區內比例小於該特定比例時，計算該縮放係數為該暫存縮放係數減去一第二特定值。
18. 如請求項16之等化增強方法，其中根據該區內比例計算該縮放係數的步驟包含有： 產生該區內比例與該特定比例之一相減結果； 將該相減結果乘以一調整係數，以產生一第二相乘結果； 將該第二相乘結果與該暫存縮放係數相加，以產生一第二相加結果；以及 取得該縮放係數為該第二相加結果。