TWI626867B - 無導線表面電鍍方法及由該方法製得的電路板 - Google Patents

無導線表面電鍍方法及由該方法製得的電路板 Download PDF

Info

Publication number
TWI626867B
TWI626867B TW105133172A TW105133172A TWI626867B TW I626867 B TWI626867 B TW I626867B TW 105133172 A TW105133172 A TW 105133172A TW 105133172 A TW105133172 A TW 105133172A TW I626867 B TWI626867 B TW I626867B
Authority
TW
Taiwan
Prior art keywords
conductive
substrate
conductive polymer
polymer film
gap
Prior art date
Application number
TW105133172A
Other languages
English (en)
Other versions
TW201815243A (zh
Inventor
Meng-Lu Jia
賈夢璐
Original Assignee
Avary Holding (Shenzhen) Co., Limited.
大陸商鵬鼎控股（深圳）股份有限公司
HongQiSheng Precision Electronics (QinHuangDao) Co.,Ltd.
大陸商宏啟勝精密電子（秦皇島）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding (Shenzhen) Co., Limited., 大陸商鵬鼎控股（深圳）股份有限公司, HongQiSheng Precision Electronics (QinHuangDao) Co.,Ltd., 大陸商宏啟勝精密電子（秦皇島）有限公司 filed Critical Avary Holding (Shenzhen) Co., Limited.
Publication of TW201815243A publication Critical patent/TW201815243A/zh
Application granted granted Critical
Publication of TWI626867B publication Critical patent/TWI626867B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一種無導線表面電鍍方法，其包括如下步驟：提供一初始電路板，該初始電路板包括基材及結合於該基材相背兩表面的兩個導電線路層，每一導電線路層的導電線路之間具有至少一間隙，該間隙的底面為基材的表面；在所述間隙的底面上形成導電高分子膜，該間隙兩側的導電線路藉由該導電高分子膜電性連接；在所述導電線路層及導電高分子膜的遠離基材表面形成光阻層；在所述光阻層上形成至少一電鍍槽；在所述電鍍槽內電鍍金屬保護層；移除所述光阻層；移除所述導電高分子膜。另，本發明還提供一種由上述無導線表面電鍍方法製得的電路板。

Description

無導線表面電鍍方法及由該方法製得的電路板
本發明涉及一種無導線表面電鍍方法及由該方法製得的電路板。
近年來，隨著電子產品的小型化及薄型化趨勢，要求其所使用的電路板也具有小型化及薄型化的特點。為滿足電子產品的小型化及薄型化，電子產品的電路板需採用密集電路設計。但是，在電路板的製作過程中，在導電線路層上電鍍金屬保護層時，為將電鍍時所需的電流傳入電路板，通常需要設計電鍍導線，該電鍍導線在完成金屬保護層電鍍後，通常會保留在電路板中，如此會佔據電路板的空間，降低電路板的排版利用率。
有鑑於此，有必要提供一種新的無導線表面電鍍方法，以解決上述問題。
另，還有必要提供一種應用上述無導線表面電鍍方法製得的電路板。
一種無導線表面電鍍方法，其包括如下步驟：
步驟S1：提供一初始電路板，該初始電路板包括基材及結合於該基材相背兩表面的兩個導電線路層，該初始電路板上具有導通孔，所述兩個導電線路層藉由該導通孔電連接，每一導電線路層主要由導電線路形成，每一導電線路層的導電線路之間具有至少一間隙，該間隙的底面為所述基材的表面；
步驟S2：在所述間隙的底面上形成導電高分子膜，該間隙兩側的導電線路藉由該導電高分子膜電性連接；
步驟S3：在所述導電線路層及導電高分子膜的遠離基材表面形成光阻層；
步驟S4：在所述光阻層上形成至少一電鍍槽；
步驟S5：在所述電鍍槽內電鍍金屬保護層；
步驟S6：移除所述光阻層，使被光阻層所覆蓋的導電線路層的表面、導電高分子膜的表面及金屬保護層的表面裸露；
步驟S7：移除所述導電高分子膜，使被導電高分子膜所覆蓋的基材的表面、導電線路層的間隙的側面及金屬保護層的表面裸露。
一種電路板，其包括基材及結合於該基材的相背兩表面的兩個導電線路層，每一導電線路層主要由導電線路形成，每一導電線路層的導電線路之間具有至少一間隙，該間隙具有一底面及與該底面連接的至少兩個側面，該底面為基材的表面，該電路板還包括至少一金屬保護層，該金屬保護層包括一第一部分及由該第一部分延伸形成的第二部分，該第一部分結合在所述導電線路層的遠離基材的表面上，該第二部分結合在所述間隙的鄰近該第一部分的側面上，該第二部分的鄰近基材的端部與基材之間具有一定的距離。
所述無導線表面電鍍方法藉由在導電線路層的藉由間隙裸露的基材上形成導電高分子膜，利用該導電高分子膜實現電鍍導通，在電鍍形成金屬保護層之後再將該導電高分子膜移除。相較於常規的使用電鍍引線實現電鍍導通時所需要的對電鍍引線進行衝切的製程及電鍍引線最終保留在電路板上，本發明的導電高分子膜不需要衝切製程而簡化製作流程，且導電高分子膜最終會從電路板上移除而提高電路板的空間利用率。此外，相較於使用電鍍引線實現電路導通，本發明的導電高分子膜不需要使用製作電鍍引線的金屬材料而節約成本。
圖1為本發明較佳實施例的初始電路板的截面示意圖。
圖2為在圖1所示的初始電路板的間隙的底部形成導電高分子膜的示意圖。
圖3為在圖2所示的導電線路層及導電高分子膜的表面形成光阻層的示意圖。
圖4為在圖3所示的光阻層上形成電鍍槽的示意圖。
圖5為在圖4所示的電鍍槽內電鍍金屬保護層的示意圖。
圖6為去除圖5所示的光阻層的示意圖。
圖7為本發明較佳實施例的電路板的示意圖。
請結合參閱圖1~7，本發明較佳實施方式提供一種電路板的無導線表面電鍍方法，其包括如下步驟：
步驟S1，請參閱圖1，提供一初始電路板10。該初始電路板10包括基材11、及結合於該基材11相背兩表面的兩個導電線路層12。該初始電路板10上具有導通孔（圖未示），所述兩個導電線路層12藉由該導通孔電連接。每一導電線路層12主要由導電線路120形成。每一導電線路層12的導電線路120之間具有至少一間隙13。
該間隙13具有一底面131及與該底面131連接的至少兩個側面132。該間隙13的底面131為基材11的表面，換言之，基材11藉由該間隙13裸露。
所述基材11的材質可以為聚醯亞胺等常規應用於電路板的基材的材質。
所述每一導電線路層12包括一層或多層。本實施例中，所述導電線路層12包括結合於基材11的表面的第一層121及結合於該第一層121的遠離基材11的表面的第二層122。該第一層121藉由化學鍍的方法形成在基材11的表面上。該第二層122藉由電鍍的方法形成在第一層121的表面上。
步驟S2，請進一步參閱圖2，在所述間隙13的底面131上形成導電高分子膜14。該導電高分子膜14覆蓋間隙13的整個底面131。該導電高分子膜14與間隙13兩側的導電線路120直接接觸並電性連接，換言之，該間隙13兩側的導電線路120藉由該導電高分子膜14電性連接。
所述導電高分子膜14的材質可以為聚苯胺、聚吡咯、聚噻吩、苯胺的衍生物、吡咯衍生物或者噻吩衍生物的聚合物。如聚3，4-乙撐二氧噻吩或者聚2，5-二甲氧苯胺等。
所述導電高分子膜14的厚度小於導電線路層12的厚度。優選的，所述導電高分子膜14的厚度為1~1000nm。
所述導電高分子膜14的形成步驟包括：
步驟S21，在基材11的表面形成一層緻密的MnO 2（二氧化錳）膜（圖未示）。
具體的，使用含有高錳酸根（MnO 4-）的氧化性溶液對間隙13內裸露的基材11進行氧化，以在基材11的表面形成所述MnO 2膜。
所述含有高錳酸根的氧化性溶液可以為高錳酸鹽與硼酸（HBO 3）的混合物。其中，該高錳酸鹽可以為高錳酸鉀（KMn 4）、高錳酸鈉（NaMn 4）、高錳酸鋰（LiMn 4）等可溶性高錳酸鹽。可以理解的，所述硼酸可以用鹽酸、硝酸等代替。
所述含有高錳酸根的氧化性溶液對間隙13內裸露的基材11進行氧化的反應機理為：3（CH）+5 MnO 4-+5H +→3CO 2+5MnO 2+4HO 2。其中，（CH）來自基材11。
步驟S22，提供導電性高分子單體及酸性溶液的混合液，將該混合液塗敷在所述MnO 2膜的表面。在二氧化錳的催化作用下，該導電性高分子單體發生聚合，從而在基材11的表面形成導電高分子膜14。
所述導電性高分子單體為聚合後形成的高分子具有導電性的單體。導電性高分子單體通常為液體。所述導電性高分子單體具體可以為苯胺、吡咯或噻吩等，也可以為苯胺的衍生物、吡咯衍生物或者噻吩衍生物等，如3，4-二氧乙撐噻吩、2，5-二甲氧苯胺等。優選為3，4-二氧乙撐噻吩。
所述酸性溶液可以為硫酸、硝酸、鹽酸等常規使用的酸性溶液。
可以理解的，還可以藉由噴塗、印刷或化學沉積導電高分子材料的方法在基材11的表面形成所述導電高分子膜14。該導電高分子材料可以為聚苯胺、聚吡咯、聚噻吩、苯胺的衍生物、吡咯衍生物或者噻吩衍生物的聚合物。如聚3，4-乙撐二氧噻吩或者聚2，5-二甲氧苯胺等。
步驟S3，請進一步參閱圖3，在所述導電線路層12及導電高分子膜14的表面形成光阻層15。該光阻層15結合在導電線路層12及導電高分子膜14的遠離基材11的表面並充在所述間隙13內。
所述光阻層15的材質為感光性幹膜或感光油墨。
步驟S4，請進一步參閱圖4，曝光顯影，以在所述光阻層15上形成至少一電鍍槽151。
該電鍍槽151為台階型凹槽。該電鍍槽151包括第一電鍍凹部1511及第二電鍍凹部1512。該第一電鍍凹部1511的底面為導電線路層12的遠離基材11的表面。該第二電鍍凹部1512的底面為導電高分子膜14的遠離基材11的表面，該第二電鍍凹部1512的其中一側面與間隙13的鄰近該第一電鍍凹部1511的側面132重合，該第二電鍍凹部1512的另一側面位於間隙13兩個相對的側面132之間。
步驟S5，請進一步參閱圖5，在所述電鍍槽151內電鍍金屬保護層16，此時，導電高分子膜14用於將電鍍時所需要的電流傳入電路板中。
該金屬保護層16大致為L型。該金屬保護層16包括結合在第一電鍍凹部1511的底面的第一部分161及形成在所述第二電鍍凹部1512內的第二部分162。該第二部分162與所述導電高分子膜14相接觸。
所述金屬保護層16的第二部分162的厚度小於或等於所述第二電鍍凹部1512的寬度的二分之一。
所述金屬保護層16的材質可以為常規應用於電路板的金、鎳等金屬。所述金屬保護層16的材質可以為常規應用於電路板的鎳金合金等金屬合金。
步驟S6，請進一步參閱圖6，移除所述光阻層15，以使被光阻層15所覆蓋的導電線路層12的表面、導電高分子膜14的表面及金屬保護層16的表面裸露。
所述移除光阻層15的方法為常規應用於電路板移除光阻層的方法。
步驟S7，請進一步參閱圖7，移除所述導電高分子膜14，使被導電高分子膜14所覆蓋的基材11的表面、導電線路層12的間隙13的側面及金屬保護層16的表面裸露，製得電路板100。
由於所述導電高分子膜14最終被去除，因此，該第二部分162的鄰近基材11的端部與基材11之間具有一定的距離。該距離優選為1~1000nm。
所述移除導電高分子膜14的方法為常規應用於電路板的表面去汙的方法。
在形成導電高分子膜14之前，在基材11的表面形成有二氧化錳膜時，在去除導電高分子膜14時，該二氧化錳膜也同時被去除。
可以理解的，在移除所述導電高分子膜14及二氧化錳膜後，還可以繼續在所述導電線路層12上進行增層，並重複所述步驟S1~S7，以製得更多層的電路板。
一種電路板100，其用於電腦、手機、智慧手錶、電子閱讀器等電子裝置（圖未示）中。該電路板100包括基材11及結合於該基材11的相背兩表面的兩個導電線路層12。每一導電線路層12主要由導電線路120形成，每一導電線路層12的導電線路120之間具有至少一間隙13。該間隙13具有一底面131及與該底面131連接的至少兩個側面132。該底面131為基材11的表面。
所述電路板100還包括至少一金屬保護層16。該金屬保護層16大致為L型。該金屬保護層16包括第一部分161及由該第一部分161延伸形成的第二部分162。該第一部分161結合在所述導電線路層12的遠離基材11的表面上，該第二部分162結合在所述間隙13的鄰近所述第一部分161的側面132上。該第二部分162的鄰近基材11的端部與基材11之間具有一定的距離。該距離優選為1~1000nm。
所述電路板100中不包含電鍍引線，可以有效的節約電路板100的空間，提高電路板100的空間利用率。
可以理解的，所述電路板100可以為柔性電路板、高密度互聯電路板（HDI）、剛撓結合板（Rigid-Flex）或IC載板。
本發明的無導線表面電鍍方法藉由在導電線路層12的藉由間隙13裸露的基材11上形成導電高分子膜14，利用該導電高分子膜14實現電鍍導通，在電鍍形成金屬保護層16之後再將該導電高分子膜14移除。相較於常規的使用電鍍引線實現電鍍導通時所需要的對電鍍引線進行衝切的製程及電鍍引線最終保留在電路板上，本發明的導電高分子膜14不需要衝切製程而簡化製作流程，且導電高分子膜14最終會從電路板上移除而提高電路板的空間利用率。此外，相較於使用電鍍引線實現電路導通，本發明的導電高分子膜14不需要使用製作電鍍引線的金屬材料而節約成本。
另外，對於本領域的普通技術人員來說，可以根據本發明的技術構思做出其它各種相應的改變與變形，而所有這些改變與變形都應屬於本發明申請專利範圍的保護範圍。
電路板：100
初始電路板：10
基材：11
導電線路層：12
導電線路：120
第一層：121
第二層：122
間隙：13
底面：131
側面：132
導電高分子膜：14
光阻層：15
電鍍槽：151
第一電鍍凹部：1511
第二電鍍凹部：1512
金屬保護層：16
第一部分：161
第二部分：162
無

Claims (10)

  1. 一種無導線表面電鍍方法，其包括如下步驟：
    步驟S1：提供一初始電路板，該初始電路板包括基材及結合於該基材相背兩表面的兩個導電線路層，該初始電路板上具有導通孔，所述兩個導電線路層藉由該導通孔電連接，每一導電線路層主要由導電線路形成，每一導電線路層的導電線路之間具有至少一間隙，該間隙的底面為所述基材的表面；
    步驟S2：在所述間隙的底面上形成導電高分子膜，該間隙兩側的導電線路藉由該導電高分子膜電性連接；
    步驟S3：在所述導電線路層及導電高分子膜的遠離所述基材表面形成光阻層；
    步驟S4：在所述光阻層上形成至少一電鍍槽；
    步驟S5：在所述電鍍槽內電鍍金屬保護層；
    步驟S6：移除所述光阻層，使被光阻層所覆蓋的導電線路層的表面、導電高分子膜的表面及金屬保護層的表面裸露；
    步驟S7：移除所述導電高分子膜，使被導電高分子膜所覆蓋的基材的表面、導電線路層的間隙的側面及金屬保護層的表面裸露。
  2. 如申請專利範圍第1項所述的無導線表面電鍍方法，其中，所述導電高分子膜覆蓋間隙的整個底面，且該導電高分子膜與間隙兩側的導電線路直接接觸並電性連接，所述導電高分子膜的厚度為1~1000nm。
  3. 如申請專利範圍第1項所述的無導線表面電鍍方法，其中，所述導電高分子膜的材質為聚苯胺、聚吡咯、聚噻吩、苯胺的衍生物、吡咯衍生物或者噻吩衍生物的聚合物。
  4. 如申請專利範圍第1項所述的無導線表面電鍍方法，其中，所述步驟S2包括以下步驟：
    步驟S21：使用含有高錳酸根的氧化性溶液對間隙內裸露的基材進行氧化，以在基材的表面形成二氧化錳膜；
    步驟S22：提供導電性高分子單體及酸性溶液的混合液，將該混合液塗敷在所述二氧化錳膜的表面，在二氧化錳的催化作用下，該導電性高分子單體發生聚合，而在基材的表面形成導電高分子膜，所述導電性高分子單體為苯胺、吡咯、噻吩、苯胺的衍生物、吡咯衍生物或者噻吩衍生物。
  5. 如申請專利範圍第1項所述的無導線表面電鍍方法，其中，所述形成導電高分子膜的方法為在基材的表面噴塗、印刷或化學沉積導電高分子材料。
  6. 如申請專利範圍第1項所述的無導線表面電鍍方法，其中，所述光阻層為感光性幹膜或感光油墨。
  7. 如申請專利範圍第1項所述的無導線表面電鍍方法，其中，利用電路板表面去汙的方法移除所述導電高分子膜。
  8. 如申請專利範圍第1項所述的無導線表面電鍍方法，其中，所述電鍍槽為台階型凹槽，該電鍍槽包括第一電鍍凹部及第二電鍍凹部，該第一電鍍凹部的底面為導電線路層的遠離基材的表面，該第二電鍍凹部的底面為導電高分子膜的遠離基材的表面，所述金屬保護層的厚度小於或等於所述第二電鍍凹部的寬度的二分之一。
  9. 如申請專利範圍第8項所述的無導線表面電鍍方法，其中，所述金屬保護層為L型，該金屬保護層包括結合在第一電鍍凹部的底面的第一部分及形成在所述第二電鍍凹部內的第二部分。
  10. 一種電路板，其包括基材及結合於該基材的相背兩表面的兩個導電線路層，每一導電線路層主要由導電線路形成，每一導電線路層的導電線路之間具有至少一間隙，該間隙具有一底面及與該底面連接的至少兩個側面，該底面為基材的表面，該電路板還包括至少一金屬保護層，其改良在於，該金屬保護層包括一第一部分及由該第一部分延伸形成的第二部分，該第一部分結合在所述導電線路層的遠離基材的表面上，該第二部分結合在所述間隙的鄰近該第一部分的側面上，該第二部分的鄰近基材的端部與基材之間具有一定的距離。
TW105133172A 2016-09-08 2016-10-14 無導線表面電鍍方法及由該方法製得的電路板 TWI626867B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610808990.0A CN107809852A (zh) 2016-09-08 2016-09-08 无导线表面电镀方法及由该方法制得的电路板
??201610808990.0 2016-09-08

Publications (2)

Publication Number Publication Date
TW201815243A TW201815243A (zh) 2018-04-16
TWI626867B true TWI626867B (zh) 2018-06-11

Family

ID=61575971

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133172A TWI626867B (zh) 2016-09-08 2016-10-14 無導線表面電鍍方法及由該方法製得的電路板

Country Status (2)

Country Link
CN (1) CN107809852A (zh)
TW (1) TWI626867B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015342A1 (en) * 2000-02-25 2003-01-23 Hajime Sakamoto Multilayer printed wiring board and method for producing multilayer printed wiring board
US20040201096A1 (en) * 2003-03-31 2004-10-14 Tomoo Iijima Wiring circuit board, manufacturing method for the wiring circuit board, and circuit module
US20060076671A1 (en) * 2002-02-06 2006-04-13 Ibiden Co., Ltd. Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module
US20070209831A1 (en) * 2000-09-25 2007-09-13 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US20090188703A1 (en) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. Multilayer wiring board and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100576971C (zh) * 2007-06-22 2009-12-30 健鼎科技股份有限公司 独立焊垫的无导线电镀方法
KR101126767B1 (ko) * 2007-10-26 2012-03-29 삼성테크윈 주식회사 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판
TW201005840A (en) * 2008-07-16 2010-02-01 Kinsus Interconnect Tech Corp Electroplating process of transferring current from solder ball surface without wire
CN104349588A (zh) * 2013-08-02 2015-02-11 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015342A1 (en) * 2000-02-25 2003-01-23 Hajime Sakamoto Multilayer printed wiring board and method for producing multilayer printed wiring board
US20070209831A1 (en) * 2000-09-25 2007-09-13 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US20060076671A1 (en) * 2002-02-06 2006-04-13 Ibiden Co., Ltd. Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module
US20040201096A1 (en) * 2003-03-31 2004-10-14 Tomoo Iijima Wiring circuit board, manufacturing method for the wiring circuit board, and circuit module
US20090188703A1 (en) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. Multilayer wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
TW201815243A (zh) 2018-04-16
CN107809852A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
US9265161B2 (en) Method of manufacturing an embedded printed circuit board
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2008047655A (ja) 配線基板およびその製造方法
US20180310417A1 (en) Circuit board structure and method for forming the same
JP6282425B2 (ja) 配線基板の製造方法
JP3982496B2 (ja) 固体電解コンデンサの製造方法
TWI538572B (zh) 電路板及其製作方法
US20100270067A1 (en) Printed circuit board and method of manufacturing the same
TW201924504A (zh) 電路板的製作方法及由該方法製得的電路板
CN103906370A (zh) 芯片封装结构、具有内埋元件的电路板及其制作方法
CN103906360A (zh) 柔性电路板及其制作方法
CN102111964B (zh) 电路板制作方法
TWI626867B (zh) 無導線表面電鍍方法及由該方法製得的電路板
CN107920427B (zh) 电路板的金属连接结构的制备方法和印刷电路板
JP3075484B2 (ja) プリント配線板の製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP2012074487A (ja) 半導体パッケージの製造方法
JP2000091048A (ja) 導通補助材及びその製造方法
TWI420992B (zh) 電路板製作方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
TW518924B (en) Multi-layer printed wiring board and manufacturing method therefor
CN110517960B (zh) 一种cof基板高强度凸块的制造方法
JP2005332830A (ja) 接続装置の製造方法
JP3037603B2 (ja) 半導体パッケージ用プリント回路基板