TWI621270B - 薄膜電晶體元件與薄膜電晶體顯示裝置 - Google Patents

薄膜電晶體元件與薄膜電晶體顯示裝置 Download PDF

Info

Publication number
TWI621270B
TWI621270B TW102104788A TW102104788A TWI621270B TW I621270 B TWI621270 B TW I621270B TW 102104788 A TW102104788 A TW 102104788A TW 102104788 A TW102104788 A TW 102104788A TW I621270 B TWI621270 B TW I621270B
Authority
TW
Taiwan
Prior art keywords
active region
film transistor
thin film
source
drain
Prior art date
Application number
TW102104788A
Other languages
English (en)
Other versions
TW201432914A (zh
Inventor
張鼎張
陳禹鈞
謝天宇
周政旭
張榮芳
Original Assignee
群創光電股份有限公司
國立中山大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司, 國立中山大學 filed Critical 群創光電股份有限公司
Priority to TW102104788A priority Critical patent/TWI621270B/zh
Priority to US14/138,880 priority patent/US20140217398A1/en
Publication of TW201432914A publication Critical patent/TW201432914A/zh
Application granted granted Critical
Publication of TWI621270B publication Critical patent/TWI621270B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一種薄膜電晶體元件包含一閘極、一源極、一汲極、一絕緣層以及一主動區。絕緣層使閘極與源極及汲極電性隔離。主動區與源極及汲極接觸而分別具有一接觸區，並產生一通道，通道具有一通道寬度與一通道長度。主動區包含一半導體材料，並具有複數個主動區邊緣。在平行通道寬度之方向上，該些接觸區之至少一接觸區邊緣與和該接觸區邊緣最鄰近之主動區邊緣之間距係大於2.5微米且小於等於16微米。本發明亦揭露一種薄膜電晶體顯示裝置。

Description

薄膜電晶體元件與薄膜電晶體顯示裝置
本發明係關於一種顯示裝置，特別關於一種薄膜電晶體顯示裝置及薄膜電晶體元件。
薄膜電晶體元件已廣泛應用在各種高階顯示器中。由於市場的快速競爭，顯示器的大小與顯示色彩飽和度的需求快速增加，以致薄膜電晶體電性表現與穩定度的要求也隨之提升。金屬氧化物半導體(Metal oxide semiconductors,MOSs)薄膜電晶體可在低溫中製備，並且擁有良好的電流輸出特性、較低的漏電流與高於非晶矽薄膜電晶體(amorphous silicon thin-film transistor,a-Si TFT)十倍以上的電子遷移率，這可降低顯示器的功率消耗並提升顯示器操作頻率，並有機會取代傳統的非晶矽薄膜電晶體，成為下個世代的顯示器中主流之驅動元件。
近年來普遍認為，金屬氧化物(Metal oxide-based)薄膜電晶體(TFT)雖具有良好的電流特性，但是卻容易有在照光與負偏壓操作下(Negative Gate Bias Illumination Stress,NBIS)產生元件電性不穩定的現象。因此，如何提供一種薄膜電晶體元件，其能改善這種不穩定的缺點，進而提升顯示器的性能，實為當前重要課題之一。
有鑑於上述課題，本發明之目的為提供一種能夠改善在照光與負偏壓操作下不穩定的缺點，進而提升顯示器性能之薄膜電晶體元件。
為達上述目的，依據本發明之一種薄膜電晶體元件包含一閘極、一源極、一汲極、一絕緣層以及一主動區。絕緣層使閘極與源極及汲極電性隔離。主動區與源極及汲極接觸而分別具有一接觸區，並產生一通道，通道具有一通道寬度與一通道長度。主動區包含一半導體材料，並 具有複數個主動區邊緣。在平行通道寬度之方向上，該些接觸區之至少一接觸區邊緣與和接觸區邊緣最鄰近之主動區邊緣之間距係大於2.5微米且小於等於16微米。
為達上述目的，依據本發明之一種薄膜電晶體顯示裝置包含複數薄膜電晶體元件。該等薄膜電晶體元件呈陣列設置，且各薄膜電晶體元件包含一閘極、一源極、一汲極、一絕緣層以及一主動區。絕緣層使閘極與源極及汲極電性隔離。主動區與源極及汲極接觸而分別具有一接觸區，並產生一通道，通道具有一通道寬度與一通道長度。主動區包含一半導體材料，並具有複數個主動區邊緣。在平行通道寬度之方向上，該些接觸區之至少一接觸區邊緣與和接觸區邊緣最鄰近之主動區邊緣之間距係大於2.5微米且小於等於16微米。
在一實施例中，間距係大於等於3微米，且小於等於12微米。
在一實施例中，主動區在一俯視方向上為多邊形、弧形、扇形或其組合。
在一實施例中，主動區在一俯視方向上為對稱圖形或不對稱圖形。
在一實施例中，半導體材料為至少一金屬之氧化物狀態，該金屬為銦、鎵、鋅、鋁、錫或鉿。氧化物狀態例如氧化銦鎵鋅、或氧化銦鉿鋅等。
在一實施例中，絕緣層位於閘極上，主動區、源極及汲極位於絕緣層上。
在一實施例中，源極與汲極係分別經由一開口區與主動區接觸。
承上所述，本發明之金屬氧化物薄膜電晶體元件係調整其主動區之幾何形狀，使得至少一接觸區之一接觸區邊緣與和接觸區邊緣最鄰近之主動區之一主動區邊緣之間距係大於2.5微米且小於等於16微米。藉此，當薄膜電晶體元件在照光負偏壓操作時，因照光而產生大量的電洞(hole)係導引至不影響元件啟始電壓之主動區的區域，而能減少元件在照光與負偏壓操作下之啟始電壓的飄移量，因而改善在照光與負偏壓操作下 不穩定的缺點，進而提升薄膜電晶體顯示裝置的顯示效能。
1、1a~1c、2‧‧‧薄膜電晶體元件
11、21‧‧‧閘極
12、22‧‧‧源極
13、23‧‧‧汲極
14、24‧‧‧絕緣層
15、15a~15c、25‧‧‧主動區
16、26‧‧‧基板
17‧‧‧蝕刻停止層
3‧‧‧薄膜電晶體顯示裝置
31‧‧‧薄膜電晶體基板
32‧‧‧彩色濾光基板
33‧‧‧液晶層
34‧‧‧背光模組
C1、C2‧‧‧接觸區
D、D1~D4‧‧‧間距
H‧‧‧電洞
L‧‧‧通道長度
W‧‧‧通道寬度
圖1為本發明較佳實施例之一種薄膜電晶體元件的剖面示意圖。
圖2為圖1所示之薄膜電晶體元件之一俯視示意圖。
圖3顯示間距為2.5微米的條件下，薄膜電晶體元件在照光負偏壓操作下之啟始電壓的飄移量。
圖4顯示間距為16微米的條件下，薄膜電晶體元件在照光負偏壓操作下之啟始電壓的飄移量。
圖5顯示間距分別為3微米、12微米及16微米的條件下，薄膜電晶體元件在照光負偏壓操作下之啟始電壓的飄移量。
圖6為本發明之啟始電壓飄移量減少之效應原因的說明圖。
圖7至圖9為本發明較佳實施例之薄膜電晶體元件之不同態樣的俯視示意圖。
圖10為本發明較佳實施例之薄膜電晶體元件之不同態樣之一剖面示意圖。
圖11為本發明較佳實施例之一種薄膜電晶體顯示裝置的示意圖。
以下將參照相關圖式，說明依本發明較佳實施例之一種薄膜電晶體元件與薄膜電晶體顯示裝置，其中相同的元件將以相同的參照符號加以說明。
圖1為本發明較佳實施例之一種薄膜電晶體元件1的剖面示意圖，圖2為圖1所示之薄膜電晶體元件1之一俯視示意圖。請參照圖1及圖2，薄膜電晶體元件1包含一閘極11、一源極12、一汲極13、一絕緣 層14以及一主動區15。
在本實施例中，閘極11設置於一基板16上。基板16為玻璃基板，其亦可由其他材質製成，並可為一可撓性基板或一非可撓性基板。閘極11之材質例如包含鉬(Mo)或鋁(Al)，其材質亦可為其他金屬或金屬化合物或多層組合。絕緣層14設置於閘極11上並覆蓋閘極11，並作為一閘極絕緣層。絕緣層14之材質可包含氮化矽或氧化矽或其他絕緣材料。主動區15設置於絕緣層14上，主動區15可包含一半導體材料，半導體材料為至少一金屬之氧化物狀態，例如金屬氧化物半導體(Metal oxide semiconductors,MOSs)。該金屬例如為銦、鎵、鋅、鋁、錫或鉿。金屬之氧化物狀態例如但不限於氧化銦鎵鋅(Indium Gallium Zinc Oxide,IGZO)、氧化銦鉿鋅(Hafnium Indium Zinc Oxide,HfIZO)、或其組合。金屬氧化物(Metal oxide-based)薄膜電晶體可在低溫中製備，並且擁有良好的電流輸出特性、較低的漏電流與高於非晶矽薄膜電晶體(amorphous silicon thin-film transistor,a-Si TFT)十倍以上的電子遷移率，這可降低顯示裝置的功率消耗並提升其操作頻率。
在本實施例中，薄膜電晶體元件1更包含一蝕刻停止層(etch stop layer,ESL)17，其係設置於主動區15上，並於主動區15處形成兩開口區。源極12與汲極13係設置於蝕刻停止層17上且部分位於該等開口區內。絕緣層14使閘極11與源極12及汲極13電性隔離。在本實施例中，主動區15與源極12及汲極13接觸而分別具有一接觸區C1、C2，並產生一通道，通道具有一通道寬度W與一通道長度L，在本例中，通道長度L係大於通道寬度W。於此，源極12與汲極13經由蝕刻停止層17所形成之開口區而與主動區15接觸，而產生接觸區C1、C2。
請參照圖2，在平行通道寬度W之方向上，至少一接觸區C1之一接觸區邊緣與和該接觸區邊緣最鄰近之主動區15之一主動區邊緣之一間距D係大於2.5微米且小於等於16微米。本發明經過驗證發現，當增加間距D的尺寸時，可有效改善薄膜電晶體元件1在照光與負偏壓操作下不穩定的缺點，進而提升顯示性能。而習知之間距D由於在增加畫素開口率的需求下，都設計為半導體工藝所能作到的極限，即2.5微米以下。反觀本發明，在發現此效應之後，將間距D增加而能提升顯示效能。
圖3顯示間距D為2.5微米的條件下，薄膜電晶體元件1在照光負偏壓操作(NBIS)下之啟始電壓的飄移量，圖4顯示間距D為16微米的條件下，薄膜電晶體元件1在照光負偏壓操作下之啟始電壓的飄移量。由圖3與圖4可知，藉由增加間距D，可有效減少啟始電壓長時間操作下所產生的飄移量，因而改善在照光與負偏壓操作下不穩定的缺點，進而提升薄膜電晶體顯示裝置的顯示效能。
另外，圖5顯示間距D分別為3微米、12微米及16微米的條件下，薄膜電晶體元件1在照光負偏壓操作下之啟始電壓的飄移量。由圖5可知，在不斷增加間距D的同時，啟始電壓之飄移量減少的效果也在遞減，因此考量畫素開口率的因素，將間距D的範圍限制在大於2.5微米且小於等於16微米，可使元件及顯示效能最佳化。另外，較佳者為間距D大於等於3微米，且小於等於12微米。
圖6為上述效應原因的說明圖，如圖6所示，當薄膜電晶體元件在照光負偏壓操作時，因照光而產生大量的電洞(hole)H導引(如圖中箭頭方向)至不影響元件啟始電壓之主動區15的區域，而減少元件在照光與負偏壓操作下之啟始電壓的飄移量。
如圖2所示，主動區15之一俯視圖形為梯形。除了圖2所示之主動區15之幾何圖形之外，主動區15亦可具有多種幾何圖形，只要至少一接觸區C1或C2之一接觸區邊緣與和該接觸區邊緣最鄰近之主動區15之一主動區邊緣之間距D大於2.5微米且小於等於16微米即可。以下舉例說明之。
如圖7所示，薄膜電晶體元件1a之主動區15a具有另一種幾何圖形，使得汲極13與主動區15a之接觸區C2之一接觸區邊緣與和該接觸區邊緣最鄰近之主動區15a之一主動區邊緣之間距D1係大於2.5微米且小於等於16微米。
如圖8所示，薄膜電晶體元件1b之主動區15b具有另一種幾何圖形，使得源極12與主動區15b之接觸區C1以及汲極13與主動區15b之接觸區C2之一邊緣與和其最鄰近之主動區15b之一主動區邊緣之間距D2、D3皆大於2.5微米且小於等於16微米。
如圖9所示，薄膜電晶體元件1c之主動區15c具有另一種 幾何圖形，使得源極12與主動區15c之接觸區C1之一邊緣與和其最鄰近之主動區15c之一主動區邊緣之間距D4大於2.5微米且小於等於16微米。於此，主動區15c之幾何圖形為多邊形與弧形之組合。
上述主動區之幾何圖形僅為舉例說明。主動區在一俯視方向上可例如為多邊形、弧形、扇形或其組合。並且主動區在一俯視方向上可為對稱圖形或不對稱圖形。此外，各接觸區之一接觸區邊緣與和其最鄰近之該主動區之一主動區邊緣之間距可皆大於2.5微米且小於等於16微米。
另外，圖1所示之薄膜電晶體元件1之剖面結構僅為舉例說明，而非用以限制本發明。本發明之薄膜電晶體元件可具有多種結構態樣，以下以圖10舉例說明之。
如圖10所示，本發明較佳實施例之另一種薄膜電晶體元件2包含一閘極21、一源極22、一汲極23、一絕緣層24以及一主動區25。閘極21設置於一基板26上，絕緣層24設置於基板26並覆蓋閘極21，使閘極21與源極22及汲極23電性隔離。主動區25與源極22及汲極23接觸而分別具有一接觸區C1、C2，並產生一通道，且主動區25之材質包含一金屬氧化物。此外，在平行通道寬度之方向上，至少一接觸區C1、C2之一邊緣與和其最鄰近之該主動區之一主動區邊緣之間距係大於2.5微米且小於等於16微米。
與薄膜電晶體元件1主要不同在於，薄膜電晶體元件2並無包含一蝕刻停止層，且源極22與汲極23並非經由一開口區而與主動區25接觸，而是直接平躺在主動區25上並與之接觸而產生接觸區C1、C2。
在本發明中，薄膜電晶體元件可應用於任一薄膜電晶體顯示裝置，例如被動發光之顯示裝置(例如液晶顯示裝置)、或主動發光之顯示裝置(例如有機發光二極體顯示裝置)。以下係以液晶顯示裝置舉例說明。
圖11為本發明較佳實施例之一種薄膜電晶體顯示裝置3的示意圖。請參照圖11，薄膜電晶體顯示裝置3包含一薄膜電晶體基板31、一彩色濾光基板32、設置於兩基板31、32之間的液晶層33以及一背光模組34。薄膜電晶體基板31與彩色濾光基板32相對設置，而背光模組34係提供光線至兩基板31、32及液晶層33，進而形成畫面。其中，薄膜電晶體基板31包含複數薄膜電晶體元件，該等薄膜電晶體元件呈陣列設置並控制 各畫素之發光。該等薄膜電晶體元件之至少其中之一可應用上述任一薄膜電晶體元件1、1a~1c、2。其中，薄膜電晶體元件之閘極可電性連接一掃描線，薄膜電晶體元件之源極(或汲極)可電性連接一資料線，而汲極(或源極)可電性連接一畫素電極。藉由薄膜電晶體元件可控制各畫素之發光時間與亮度，進而顯示畫面。並且藉由增加該間距，可有效減少金屬氧化物薄膜電晶體元件之啟始電壓由於操作時間所產生的飄移量，因而改善在照光與負偏壓操作下不穩定的缺點，進而提升薄膜電晶體顯示裝置的顯示效能。
綜上所述，本發明之金屬氧化物薄膜電晶體元件係調整其主動區之幾何形狀，使得至少一接觸區之一接觸區邊緣與和其最鄰近之主動區之一主動區邊緣之間距係大於2.5微米且小於等於16微米。藉此，當薄膜電晶體元件在照光負偏壓操作時，因照光而產生大量的電洞係導引至不影響元件啟始電壓之主動區的區域，而能減少元件在照光與負偏壓操作下之啟始電壓的飄移量，因而改善在照光與負偏壓操作下不穩定的缺點，進而提升薄膜電晶體顯示裝置的顯示效能。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

Claims (9)

  1. 一種薄膜電晶體元件，包含：一閘極；一源極；一汲極；一絕緣層，係使該閘極與該源極及該汲極電性隔離；以及一主動區，與該源極及該汲極接觸而分別具有一接觸區，並產生一通道，該通道具有一通道寬度與一通道長度，該主動區包含一半導體材料，並具有複數個主動區邊緣，該源極及該汲極位於該主動區遠離該閘極的一側，其中該源極、該汲極與該主動區位於不同層，且該主動區在一俯視方向上為不對稱圖形；其中，在平行該通道寬度之方向上，該些接觸區之至少一接觸區邊緣與和該接觸區邊緣最鄰近之該主動區邊緣之間距係大於等於12微米且小於等於16微米。
  2. 如申請專利範圍第1項所述之薄膜電晶體元件，其中該主動區在一俯視方向上為多邊形、弧形、扇形或其組合。
  3. 如申請專利範圍第1項所述之薄膜電晶體元件，其中該半導體材料為至少一金屬之氧化物狀態，該金屬為銦、鎵、鋅、鋁、錫或鉿。
  4. 如申請專利範圍第1項所述之薄膜電晶體元件，其中該源極與該汲極係分別經由一開口區與該主動區接觸。
  5. 如申請專利範圍第1項所述之薄膜電晶體元件，其中該主動區具有一第一側及與該第一側相對之一第二側，該源極形成於該第一側，該汲極形 成於該第二側，且該第一側的長度與該第二側的長度不同。
  6. 一種薄膜電晶體顯示裝置，包含：複數薄膜電晶體元件，其係呈陣列設置，且各該薄膜電晶體元件包含：一閘極；一源極；一汲極；一絕緣層，係使該閘極與該源極及該汲極電性隔離；以及一主動區，與該源極及該汲極接觸而分別具有一接觸區，並產生一通道，該通道具有一通道寬度與一通道長度，該主動區包含一半導體材料，並具有複數個主動區邊緣，該源極及該汲極位於該主動區遠離該閘極的一側，其中該源極、該汲極與該主動區位於不同層，且該主動區在一俯視方向上為不對稱圖形；其中，在平行該通道寬度之方向上，該些接觸區之至少一接觸區邊緣與和該接觸區邊緣最鄰近之該主動區邊緣之間距係大於等於12微米且小於等於16微米。
  7. 如申請專利範圍第6項所述之薄膜電晶體顯示裝置，其中該主動區在一俯視方向上為多邊形、弧形、扇形或其組合。
  8. 如申請專利範圍第6項所述之薄膜電晶體顯示裝置，其中該源極與該汲極係分別經由一開口區與該主動區接觸。
  9. 如申請專利範圍第6項所述之薄膜電晶體顯示裝置，其中該主動區具有一第一側及與該第一側相對之一第二側，該源極形成於該第一側，該汲極形成於該第二側，且該第一側的長度與該第二側的長度不同。
TW102104788A 2013-02-07 2013-02-07 薄膜電晶體元件與薄膜電晶體顯示裝置 TWI621270B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102104788A TWI621270B (zh) 2013-02-07 2013-02-07 薄膜電晶體元件與薄膜電晶體顯示裝置
US14/138,880 US20140217398A1 (en) 2013-02-07 2013-12-23 Thin-film transistor device and thin-film transistor display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102104788A TWI621270B (zh) 2013-02-07 2013-02-07 薄膜電晶體元件與薄膜電晶體顯示裝置

Publications (2)

Publication Number Publication Date
TW201432914A TW201432914A (zh) 2014-08-16
TWI621270B true TWI621270B (zh) 2018-04-11

Family

ID=51258546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104788A TWI621270B (zh) 2013-02-07 2013-02-07 薄膜電晶體元件與薄膜電晶體顯示裝置

Country Status (2)

Country Link
US (1) US20140217398A1 (zh)
TW (1) TWI621270B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201523738A (zh) * 2013-12-06 2015-06-16 Chunghwa Picture Tubes Ltd 薄膜電晶體基板及其製造方法
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
CN105993077B (zh) 2014-02-14 2019-12-06 夏普株式会社 有源矩阵基板
TWI569423B (zh) * 2014-10-15 2017-02-01 群創光電股份有限公司 薄膜電晶體基板與顯示器
CN106601689B (zh) * 2016-12-08 2019-04-09 惠科股份有限公司 主动开关阵列基板及其制备方法
KR102635447B1 (ko) * 2018-06-25 2024-02-08 삼성디스플레이 주식회사 유기발광 표시장치의 제조방법
CN111507016B (zh) * 2020-04-30 2020-12-15 中国核动力研究设计院 一种运动条件动态下并联窄通道流动失稳边界的确定方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201136435A (en) * 2010-04-06 2011-10-16 Au Optronics Corp Pixel structure of electroluminescent display panel and method of making the same
TW201138118A (en) * 2010-01-12 2011-11-01 Sony Corp Display device, switching circuit and field effect transistor
TW201230341A (en) * 2010-09-15 2012-07-16 Semiconductor Energy Lab Semiconductor device and display device
TW201244112A (en) * 2011-03-11 2012-11-01 Sharp Kk Thin-film transistor, manufacturing method therefor, and display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100660691B1 (ko) * 2002-03-25 2006-12-21 가부시끼가이샤 에키쇼 센탄 기쥬츠 가이하쯔 센터 박막 트랜지스터, 회로장치, 액정 디스플레이, 반도체장치 및 그 제조방법
JP4221314B2 (ja) * 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
WO2012002040A1 (en) * 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US20140014951A1 (en) * 2011-01-13 2014-01-16 Sharp Kabushiki Kaisha Semiconductor device
WO2013005604A1 (ja) * 2011-07-07 2013-01-10 シャープ株式会社 半導体装置およびその製造方法
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
US9012910B2 (en) * 2012-01-11 2015-04-21 Sharp Kabushiki Kaisha Semiconductor device, display device, and semiconductor device manufacturing method
KR20230062659A (ko) * 2012-11-30 2023-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201138118A (en) * 2010-01-12 2011-11-01 Sony Corp Display device, switching circuit and field effect transistor
TW201136435A (en) * 2010-04-06 2011-10-16 Au Optronics Corp Pixel structure of electroluminescent display panel and method of making the same
TW201230341A (en) * 2010-09-15 2012-07-16 Semiconductor Energy Lab Semiconductor device and display device
TW201244112A (en) * 2011-03-11 2012-11-01 Sharp Kk Thin-film transistor, manufacturing method therefor, and display device

Also Published As

Publication number Publication date
US20140217398A1 (en) 2014-08-07
TW201432914A (zh) 2014-08-16

Similar Documents

Publication Publication Date Title
TWI621270B (zh) 薄膜電晶體元件與薄膜電晶體顯示裝置
US9991475B2 (en) Display backplane, manufacturing method thereof and display device
US8928044B2 (en) Display device, switching circuit and field effect transistor
WO2016101719A1 (zh) 阵列基板及其制作方法和显示装置
TWI590423B (zh) 顯示裝置
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
US9099404B2 (en) Array substrate and manufacturing method thereof, OLED display device
US9825058B2 (en) Oxide semiconductor transistor used as pixel element of display device and manufacturing method therefor
US11362118B2 (en) Array substrate, manufacturing method thereof, and display panel
US20170352711A1 (en) Manufacturing method of tft backplane and tft backplane
WO2020142881A1 (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置
WO2016176878A1 (zh) 采用coa技术的双栅极tft基板结构
KR20130074980A (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
KR20170028986A (ko) 산화물 반도체 tft 기판의 제작방법 및 구조
CN106611764B (zh) 显示设备
US20170219863A1 (en) Thin film transistor array substrate and manufacturing method thereof
WO2020003625A1 (ja) 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置
US8704220B2 (en) Active device
US20130146864A1 (en) Thin film transistor display panel and manufacturing method thereof
TWI518430B (zh) 顯示面板及應用其之顯示裝置
US10090336B2 (en) TFT substrate, display device and manufacturing method
US10672797B2 (en) Array substrate, method for fabricating array substrate and display
US10749037B2 (en) Low temperature poly-silicon TFT substrate and manufacturing method thereof
US9691836B2 (en) Pixel unit, array substrate, display device and method for manufacturing the same including MoW/Cu/MoW conductive line
CN112289854B (zh) 一种阵列基板及其制备方法