TWI569423B - 薄膜電晶體基板與顯示器 - Google Patents

薄膜電晶體基板與顯示器 Download PDF

Info

Publication number
TWI569423B
TWI569423B TW103135621A TW103135621A TWI569423B TW I569423 B TWI569423 B TW I569423B TW 103135621 A TW103135621 A TW 103135621A TW 103135621 A TW103135621 A TW 103135621A TW I569423 B TWI569423 B TW I569423B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
thin film
film transistor
transistor substrate
Prior art date
Application number
TW103135621A
Other languages
English (en)
Other versions
TW201614814A (en
Inventor
李冠鋒
顏子旻
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Priority to TW103135621A priority Critical patent/TWI569423B/zh
Priority to US14/880,472 priority patent/US9640563B2/en
Publication of TW201614814A publication Critical patent/TW201614814A/zh
Application granted granted Critical
Publication of TWI569423B publication Critical patent/TWI569423B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體基板與顯示器
本發明有關於薄膜電晶體，且特別是有關於薄膜電晶體基板以及顯示器。
隨著顯示科技日益進步，顯示器可使生活更加便利。為求顯示器輕與薄之特性，平面顯示器(flat panel display，FPD)成為目前的主流。在諸多平面顯示器中，液晶顯示器(liquid crystal display，LCD)具有高空間利用效率、低消耗功率、無輻射、以及低電磁干擾等優越特性，因此深受消費者歡迎。
液晶顯示器主要是由薄膜電晶體基板、彩色濾光基板、與位於兩基板之間的液晶層所構成。薄膜電晶體基板具有多個薄膜電晶體分別位於多個畫素中。
目前液晶顯示器朝向提高解析度的方向發展。然而，受限於目前微影技術的解析度極限，薄膜電晶體中的源極與汲極之間的距離無法縮小，因此，薄膜電晶體的尺寸無法縮小，以致於當提高解析度(亦即，縮小各畫素的尺寸)時，畫素的開口率會大幅下降。因此，如何縮小薄膜電晶體的尺寸是當前的重要課題。
本發明一實施例提供之薄膜電晶體基板，包括：基 板；閘極，位於基板上；閘極絕緣層，位於基板上且覆蓋閘極；主動層，配置於閘絕緣層上；蝕刻停止層，位於主動層與閘極絕緣層上；第一開口，穿過蝕刻停止層並露出主動層之第一部份；源極，位於蝕刻停止層上，並經由第一開口電性連接至主動層之第一部份；第一無機絕緣層，位於源極與蝕刻停止層上；第二開口，穿過第一無機絕緣層與蝕刻停止層並露出主動層之第二部份；阻障層，位於第二開口之側壁與底部上且接觸主動層之第二部份；有機絕緣層，位於第一無機絕緣層上；第三開口，穿過有機絕緣層並露出阻障層；透明電極，位於部份有機絕緣層上且經由第三開口接觸阻障層。
本發明一實施例提供之薄膜電晶體基板，包括：基板；閘極，位於基板上；閘極絕緣層，位於基板上且覆蓋閘極；主動層，配置於閘絕緣層上；蝕刻停止層，位於主動層與閘極絕緣層上；第一開口，穿過蝕刻停止層並露出主動層之第一部份；源極，位於蝕刻停止層上，並經由第一開口電性連接至主動層之第一部份；第一無機絕緣層，位於源極與蝕刻停止層上；第二開口，穿過第一無機絕緣層與蝕刻停止層並露出主動層之第二部份；阻障層，位於第二開口之側壁與底部上且接觸主動層之第二部份；透明電極，位於部份第一無機絕緣層上且接觸阻障層。
本發明一實施例提供之顯示器，包括：上述之薄膜電晶體基板；對向基板，與薄膜電晶體基板相對設置；以及顯示介質，位於薄膜電晶體基板與對向基板之間。
I-I‧‧‧剖線
11‧‧‧基板
13‧‧‧閘極
15‧‧‧閘極絕緣層
17‧‧‧主動層
19‧‧‧蝕刻停止層
21、24、28、32、33、34‧‧‧開口
23‧‧‧源極
25‧‧‧第一無機絕緣層
26‧‧‧阻障層
27‧‧‧有機絕緣層
29‧‧‧共同電極
31‧‧‧第二無機絕緣層
35、35B‧‧‧透明電極
35A‧‧‧汲極
35C‧‧‧畫素電極
P1‧‧‧第一部分
P2‧‧‧第二部分
100、200、400、600、800、1010‧‧‧薄膜電晶體基板
1000‧‧‧顯示器
1020‧‧‧對向基板
1030‧‧‧顯示介質
第1圖係本發明一實施例中，薄膜電晶體基板之剖視圖。
第2圖係本發明一實施例中，薄膜電晶體基板之剖視圖。
第3圖係對應第2圖之薄膜電晶體基板之上視圖。
第4圖係本發明一實施例中，薄膜電晶體基板之剖視圖。
第5圖係對應第4圖之薄膜電晶體基板之上視圖。
第6圖係本發明一實施例中，薄膜電晶體基板之剖視圖。
第7圖係對應第6圖之薄膜電晶體基板之上視圖。
第8圖係本發明一實施例中，薄膜電晶體基板之剖視圖。
第9圖係對應第8圖之薄膜電晶體基板之上視圖。
第10圖係本發明一實施例中，顯示器之剖視圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，不同實施例可能使用重複的標號或標示，但這些重複僅用以簡單清楚地說明本發明，不代表不同實施例及/或結構之間具有相同標號或標示的元件具有類似的對應關係。再者，當述及第一材料層位於第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。在圖式中，實施例之形狀或是厚度可能擴大，以簡化說明或是突顯其特徵。再者，圖中未繪示或特別描述之元件，可為所屬技術領域中具有通常知識者所知的任意形式。
第1圖係本發明一實施例之薄膜電晶體基板100的剖面圖。上述薄膜電晶體基板100之製程與對應結構如下。值得注意的是，薄膜電晶體基板100之製程亦可由其他方式完成，並不限於下述步驟。薄膜電晶體基板100之基板11可為玻璃、塑膠、或其他常見之基板材料。閘極13位於基板11上，其形成方法可為先沉積閘極材料層於整面基板11上，再以微影製程圖案化閘極材料層以形成閘極13。在本發明一實施例中，閘極13可為金屬如鉬、鋁、銅、鈦等單層或多層組合的金屬或合金。閘極材料層之形成方法可為物理氣相沉積法(PVD)、濺鍍法、或類似方法。微影圖案化製程可為下述步驟：塗佈光阻如旋塗法、軟烘烤、對準光罩、曝光、曝光後烘烤、顯影、沖洗、乾燥如硬烘烤、其他合適製程、或上述之組合。此外，微影之曝光製程可改用其他方法如無光罩微影、電子束直寫、或離子束直寫。蝕刻製程可為乾蝕刻、濕蝕刻、或上述之組合。
接著形成閘極絕緣層15於基板11上以覆蓋閘極13。閘極絕緣層15可為有機矽氧化合物，或無機材質如氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質之多層結構。閘極絕緣層15之形成方法可為化學氣相沉積法(CVD)如電漿增強式CVD(PECVD)、低壓CVD(LPCVD)、次常壓CVD(SACVD)、物理氣相沉積(PVD)、或類似技術。在本發明一實施例中，閘極絕緣層15可為化學氣相沉積法。
接著形成主動層材料於閘極絕緣層15上，再以微影製程圖案化主動層材料以形成主動層17於閘極13上。在本發明一實施例中，主動層17可為金屬氧化物半導體。上述金屬氧化物半 導體可為銦鎵鋅氧化物(IGZO)。主動層材料之形成方法可為CVD如PECVD、LPCVD、或SACVD、物理與氣相沉積(PVD)、溶液合成方式沉積、或類似方法。
接著形成蝕刻停止層19於主動層17與該閘極絕緣層15上，並以微影製程圖案化蝕刻停止層19，形成第一開口21穿過蝕刻停止層19並露出主動層17之第一部份P1。蝕刻停止層19可為有機矽氧化合物，或無機材質如氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鉿、或上述材質之多層結構，其形成方法可為化學氣相沉積法(CVD)如電漿增強式CVD(PECVD)、低壓CVD(LPCVD)、次常壓CVD(SACVD)、物理氣相沉積(PVD)、或類似技術。接著形成金屬層於上述結構上，再圖案化金屬層以形成源極23於蝕刻停止層上，且源極23經由第一開口21電性連接至主動層17的第一部份P1。在本發明一實施例中，源極23可為鉬、鋁、銅、鈦等單層或多層組合的金屬或合金。
接著形成第一無機絕緣層25於源極23及蝕刻停止層19上。第一無機絕緣層25可為氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鈦、氧化鉿、或上述材質之多層結構，其形成方式可為CVD、PECVD、或PVD。
接著形成有機絕緣層27於上述結構上，再形成共同電極29於有機絕緣層27之上表面上。共同電極29可為透明的導電金屬氧化物如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鎘錫氧化物(CTO)、氧化錫(SnO2)、氧化鋅(ZnO)、或類似物，其形成方法為沉積透明的導電金屬氧化物層於有機絕緣層27上，再以微影製程圖案化透明的導電金屬氧化物層以定義共同 電極29。
接著形成第二無機絕緣層31於有機絕緣層27上，再以微影製程形成第二開口33穿過第二無機絕緣層31、有機絕緣層27、第一無機絕緣層25、與蝕刻停止層19，以露出主動層17之第二部份P2。第二無機絕緣層31可為氮化矽、氧化矽、氮氧化矽、碳化矽、氧化鋁、氧化鈦、氧化鉿、或上述材質之多層結構，其形成方式可為CVD、PECVD、或PVD。在本發明一實施例中，第二無機絕緣層31與第一無機絕緣層25可為相同材料。
接著形成透明電極材料於上述結構上，並以微影製程圖案化透明電極材料，使其保留於第二開口33之側壁與底部上與部份第二無機絕緣層31上，即完成透明電極35。位於第二開口33之底部上的透明電極作為汲極35A，位於部份第二無機絕緣層31上的透明電極作為畫素電極35C，且上述兩者係由位於第二開口33之側壁上的透明電極35B電性連接。透明電極35可為透明的導電金屬氧化物如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鎘錫氧化物(CTO)、氧化錫(SnO2)、氧化鋅(ZnO)、或類似物。在本發明一實施例中，透明電極35與共同電極29可採用相同材料。
經上述製程後，即完成第1圖所示之薄膜電晶體基板100。上述製程雖可大幅縮短主動層17的寬度，但在微影製程形成第二開口33之製程中會產生大量的副產品沉積於第二開口33的底部與側壁，劣化透明電極35之電性與薄膜電晶體基板100的效能。
為解決上述問題，本發明一實施例提供之薄膜電晶體基板200的剖視結構如第2圖所示，其對應第3圖之上視圖中的剖 線I-I。上述薄膜電晶體基板200之製程與對應結構如下。值得注意的是，薄膜電晶體基板200之製程亦可由其他方式完成，並不限於下述步驟。薄膜電晶體基板200之基板11、閘極13、閘極絕緣層15、主動層17、蝕刻停止層19、第一開口21、源極23、與第一無機絕緣層25之材質與形成方法與第1圖之薄膜電晶體基板100類似，在此不贅述。
在形成第一無機絕緣層25後，以微影製程圖案化第一無機絕緣層25與蝕刻停止層19，形成第二開口24露出主動層17的第二部份P2。接著形成阻障層26於第二開口24之側壁與底部上並接觸主動層17的第二部份P2。在本發明一實施例中，阻障層26可延伸至第一無機絕緣層25的部份上表面上。阻障層26可為金屬如鈦或鉬、金屬氧化物半導體如銦鎵鋅氧化物(IGZO)、或導電金屬氧化物如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鎘錫氧化物(CTO)、氧化錫(SnO2)、氧化鋅(ZnO)、或類似物。不論採用何種材料，阻障層26與主動層17之間需具有良好電性接觸。
接著形成有機絕緣層27於上述結構上，再形成共同電極層29於有機絕緣層27之上表面上。有機絕緣層27與共同電極層29之材料與形成方法同第1圖，在此不贅述。
接著形成第二無機絕緣層31於有機絕緣層27與共同電極29上，再以微影製程形成第三開口34穿過第二無機絕緣層31與有機絕緣層27，以露出阻障層26。第二無機絕緣層31之材料與形成方法同前述，在此不贅述。
接著形成透明電極材料於上述結構上，並以微影製 程圖案化透明電極材料，使其保留於阻障層26、第三開口34之側壁、與部份第二無機絕緣層31上，即完成透明電極35。位於阻障層26上的透明電極作為汲極35A，位於部份第二無機絕緣層31上的透明電極作為畫素電極35C，且上述兩者係由位於第三開口34之側壁上的透明電極35B電性連接。
經上述製程後，即完成第2-3圖所示之薄膜電晶體基板200。上述製程在縮短主動層17的寬度時，可避免形成第三開口34之步驟沉積副產品於第三開口34的側壁與底部，進而改善透明電極35之電性與薄膜電晶體基板200的效能。
在本發明一實施例中，薄膜電晶體基板400的剖視結構如第4圖所示，其對應第5圖之上視圖中的剖線I-I。上述薄膜電晶體基板400之製程與對應結構如下。值得注意的是，薄膜電晶體基板400之製程亦可由其他方式完成，並不限於下述步驟。薄膜電晶體基板400之基板11、閘極13、閘極絕緣層15、主動層17、蝕刻停止層19、第一開口21、源極23、第一無機絕緣層25、第二開口24、與阻障層26之材質與形成方法與第2-3圖之薄膜電晶體基板200類似，在此不贅述。
接著形成有機絕緣層27於第一無機絕緣層25上。有機絕緣層27之材質同前述，在此不贅述。接著進行微影製程以圖案化有機絕緣層27，形成第三開口28穿過有機絕緣層27並露出阻障層26。
接著形成透明電極材料於上述結構上，再以微影製程圖案化透明電極材料，使其保留於阻障層26、第三開口28之側壁、與部份有機絕緣層27上，即完成透明電極35。位於阻障層26 上的透明電極作為汲極35A，位於部份有機絕緣層27上的透明電極作為畫素電極35C，且上述兩者係由位於第三開口28之側壁上的透明電極35B電性連接。
接著形成第二無機絕緣層31於上述結構上，再形成共同電極29於第二無機絕緣層31上。第二無機絕緣層31與共同電極29之材料與形成方法同前述，在此不贅述。
經上述製程後，即完成第4-5圖所示之薄膜電晶體基板400。上述製程在縮短主動層17的寬度時，可避免形成第三開口28之步驟沉積副產品於第三開口28的側壁與底部，進而改善透明電極35之電性與薄膜電晶體基板400的效能。
在本發明一實施例中，薄膜電晶體基板600的剖視結構如第6圖所示，其對應第7圖之上視圖中的剖線I-I。上述薄膜電晶體基板600之製程與對應結構如下。值得注意的是，薄膜電晶體基板600之製程亦可由其他方式完成，並不限於下述步驟。薄膜電晶體基板600之基板11、閘極13、閘極絕緣層15、主動層17、蝕刻停止層19、第一開口21、源極23、第一無機絕緣層25、第二開口24、與阻障層26之材質與形成方法與第2-3圖之薄膜電晶體基板200類似，在此不贅述。
接著形成共同電極29於部份第一無機絕緣層25上。共同電極29的材質與形成方法同前述，在此不贅述。在本發明一實施例中，共同電極29與阻障層26之材質相同，因此可採用相同製程同時定義共同電極29與阻障層26。
接著形成第二無機絕緣層31於第一無機絕緣層25上。第二無機絕緣層31之材質同前述，在此不贅述。接著進行微 影製程以圖案化第二無機絕緣層31，形成第三開口32穿過第二無機絕緣層31並露出阻障層26。
接著形成透明電極材料於上述結構上，再以微影製程圖案化透明電極材料，使其保留於阻障層26、第三開口32之側壁、與部份第二無機絕緣層31上，即完成透明電極35。位於阻障層26上的透明電極作為汲極35A，位於部份第二無機絕緣層31上的透明電極作為畫素電極35C，且上述兩者係由位於第三開口32之側壁上的透明電極35B電性連接。
經上述製程後，即完成第6-7圖所示之薄膜電晶體基板600。上述製程在縮短主動層17的寬度時，可避免形成第三開口32之步驟沉積副產品於第三開口32的側壁與底部，進而改善透明電極35之電性與薄膜電晶體基板600的效能。
在本發明一實施例中，薄膜電晶體基板800的剖視結構如第8圖所示，其對應第9圖之上視圖中的剖線I-I。上述薄膜電晶體基板800之製程與對應結構如下。值得注意的是，薄膜電晶體基板800之製程亦可由其他方式完成，並不限於下述步驟。薄膜電晶體基板800之基板11、閘極13、閘極絕緣層15、主動層17、蝕刻停止層19、第一開口21、源極23、第一無機絕緣層25、第二開口24、與阻障層26之材質與形成方法與第2-3圖之薄膜電晶體基板200類似，在此不贅述。
接著形成透明電極材料於阻障層26與第一無機絕緣層25上，再以微影製程圖案化透明電極材料，使其保留於阻障層26與部份第一無機絕緣層25上，即完成透明電極35。位於阻障層26上的透明電極作為汲極35A，且位於部份第一無機絕緣層25上 的透明電極作為畫素電極35C。在本發明一實施例中，透明電極35與阻障層26之材料相同，因此可採用相同製程同時定義阻障層26與透明電極35。
接著形成第二無機絕緣層31於上述結構上，再形成共同電極29於第二無機絕緣層31上。第二無機絕緣層31與共同電極29之材料與形成方法同前述，在此不贅述。
經上述製程後，即完成第8-9圖所示之薄膜電晶體基板800。上述製程在縮短主動層17的寬度時，可避免形成第二開口24之步驟沉積副產品於第二開口24的側壁與底部，進而改善透明電極35之電性與薄膜電晶體基板800的效能。
第10圖係本發明一實施例之顯示器的剖面圖。在第10圖中，顯示器1000包括薄膜電晶體基板1010、對向基板1020以及夾於薄膜電晶體基板1010與對向基板1020之間的顯示介質1030。薄膜電晶體基板1010可為薄膜電晶體基板200、400、600、或800，顯示介質1030可為液晶層或有機發光層。對向基板1020可為彩色濾光基板或是透明基板。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
11‧‧‧基板
13‧‧‧閘極
15‧‧‧閘極絕緣層
17‧‧‧主動層
19‧‧‧蝕刻停止層
21‧‧‧第一開口
24‧‧‧第二開口
34‧‧‧第三開口
23‧‧‧源極
25‧‧‧第一無機絕緣層
26‧‧‧阻障層
27‧‧‧有機絕緣層
29‧‧‧共同電極
31‧‧‧第二無機絕緣層
35、35B‧‧‧透明電極
35A‧‧‧汲極
35C‧‧‧畫素電極
200‧‧‧薄膜電晶體基板
P1‧‧‧第一部分
P2‧‧‧第二部分

Claims (10)

  1. 一種薄膜電晶體基板，包括：一基板；一閘極，位於該基板上；一閘極絕緣層，位於該基板上且覆蓋該閘極；一主動層，配置於該閘絕緣層上；一蝕刻停止層，位於該主動層與該閘極絕緣層上；一第一開口，穿過該蝕刻停止層並露出該主動層之一第一部份；一源極，位於該蝕刻停止層上，並經由該第一開口電性連接至該第一部份；一第一無機絕緣層，位於該源極與該蝕刻停止層上；一第二開口，穿過該第一無機絕緣層與該蝕刻停止層並露出該主動層之一第二部份；一阻障層，位於該第二開口之側壁與底部上且接觸該第二部份；一有機絕緣層，位於該第一無機絕緣層上；一第三開口，穿過該有機絕緣層並露出該阻障層；以及一透明電極，位於部份該有機絕緣層上且經由該第三開口接觸該阻障層。
  2. 如申請專利範圍第1項所述之薄膜電晶體基板，其中位於該阻障層上之該透明電極係一汲極，位於部份該有機絕 緣層上之該透明電極係一畫素電極，且位於該第三開口之側壁上的該透明電極電性連接該汲極與該畫素電極。
  3. 如申請專利範圍第1項所述之薄膜電晶體基板，更包括一第二無機絕緣層位於該有機絕緣層上。
  4. 如申請專利範圍第3項所述之薄膜電晶體基板，更包括一共同電極位於部份該第二無機絕緣層上。
  5. 如申請專利範圍第3項所述之薄膜電晶體基板，更包括一共同電極夾設於該有機絕緣層與該第二無機絕緣層之間，該第三開口更穿過該第二無機絕緣層，且該畫素電極位於部份該第二無機絕緣層上。
  6. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該阻障層包括金屬、金屬氧化物半導體、或導電金屬氧化物。
  7. 一種顯示器，包括：如申請專利範圍第1項所述之薄膜電晶體基板；一對向基板，與該薄膜電晶體基板相對設置；以及一顯示介質，位於該薄膜電晶體基板與該對向基板之間。
  8. 一種薄膜電晶體基板，包括：一基板；一閘極，位於該基板上；一閘極絕緣層，位於該基板上且覆蓋該閘極；一主動層，配置於該閘絕緣層上；一蝕刻停止層，位於該主動層與該閘極絕緣層上； 一第一開口，穿過該蝕刻停止層並露出該主動層之一第一部份；一源極，位於該蝕刻停止層上，並經由該第一開口電性連接至該第一部份；一第一無機絕緣層，位於該源極與該蝕刻停止層上；一第二開口，穿過該第一無機絕緣層與該蝕刻停止層並露出該主動層之一第二部份；一阻障層，位於該第二開口之側壁與底部上且接觸該第二部份；一透明電極，位於部份該第一無機絕緣層上且接觸該阻障層。
  9. 如申請專利範圍第8項所述之薄膜電晶體基板，其中位於該阻障層上之該透明電極係一汲極，且位於部份該第一無機絕緣層上之該透明電極係一畫素電極。
  10. 如申請專利範圍第8項所述之薄膜電晶體基板，其中該阻障層包括金屬、金屬氧化物半導體、或導電金屬氧化物。
TW103135621A 2014-10-15 2014-10-15 薄膜電晶體基板與顯示器 TWI569423B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103135621A TWI569423B (zh) 2014-10-15 2014-10-15 薄膜電晶體基板與顯示器
US14/880,472 US9640563B2 (en) 2014-10-15 2015-10-12 Thin film transistor substrate and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103135621A TWI569423B (zh) 2014-10-15 2014-10-15 薄膜電晶體基板與顯示器

Publications (2)

Publication Number Publication Date
TW201614814A TW201614814A (en) 2016-04-16
TWI569423B true TWI569423B (zh) 2017-02-01

Family

ID=55749679

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103135621A TWI569423B (zh) 2014-10-15 2014-10-15 薄膜電晶體基板與顯示器

Country Status (2)

Country Link
US (1) US9640563B2 (zh)
TW (1) TWI569423B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR20200087912A (ko) * 2019-01-11 2020-07-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN114326231B (zh) * 2021-12-14 2023-10-13 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200822365A (en) * 2006-11-09 2008-05-16 Chunghwa Picture Tubes Ltd Trans-reflective liquid crystal display and manufacturing method thereof
TW201332118A (zh) * 2011-12-05 2013-08-01 Sharp Kk 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
TW201432914A (zh) * 2013-02-07 2014-08-16 Innolux Corp 薄膜電晶體元件與薄膜電晶體顯示裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187423B (zh) * 2013-02-04 2016-03-23 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
KR102059167B1 (ko) * 2013-07-30 2020-02-07 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조 방법
KR102085099B1 (ko) * 2013-10-15 2020-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200822365A (en) * 2006-11-09 2008-05-16 Chunghwa Picture Tubes Ltd Trans-reflective liquid crystal display and manufacturing method thereof
TW201332118A (zh) * 2011-12-05 2013-08-01 Sharp Kk 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
TW201432914A (zh) * 2013-02-07 2014-08-16 Innolux Corp 薄膜電晶體元件與薄膜電晶體顯示裝置

Also Published As

Publication number Publication date
TW201614814A (en) 2016-04-16
US20160111453A1 (en) 2016-04-21
US9640563B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
US10788907B2 (en) Touch display substrate, fabrication method and touch display device
WO2020140366A1 (en) Array substrate and manufacturing method thereof, display panel and display apparatus
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
WO2017008333A1 (zh) Tft基板结构的制作方法
CN106057827A (zh) 一种阵列基板及其制备方法、显示装置
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
WO2014194605A1 (zh) 阵列基板、其制造方法及显示装置
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
WO2013181909A1 (zh) 薄膜晶体管和阵列基板及其制造方法
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
KR20080043218A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
WO2014146358A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
US9721978B2 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
US9859307B2 (en) Display panel and manufacturing method for the same
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
TWI569423B (zh) 薄膜電晶體基板與顯示器
WO2016065780A1 (zh) 显示基板及其制作方法、显示装置
US9269637B2 (en) Thin film transistor substrate
CN105990332B (zh) 薄膜晶体管基板及其显示面板
CN108122932B (zh) 一种阵列基板及制备方法
KR102232258B1 (ko) 표시 기판 및 그의 제조방법
US8273590B2 (en) Methods for manufacturing array substrates
WO2013131390A1 (zh) Tft阵列基板及其制造方法和显示装置
CN108886042B (zh) 阵列基板及其制造方法、显示面板和显示设备
JP6555843B2 (ja) アレイ基板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees