KR20170028986A - 산화물 반도체 tft 기판의 제작방법 및 구조 - Google Patents

산화물 반도체 tft 기판의 제작방법 및 구조 Download PDF

Info

Publication number
KR20170028986A
KR20170028986A KR1020177003553A KR20177003553A KR20170028986A KR 20170028986 A KR20170028986 A KR 20170028986A KR 1020177003553 A KR1020177003553 A KR 1020177003553A KR 20177003553 A KR20177003553 A KR 20177003553A KR 20170028986 A KR20170028986 A KR 20170028986A
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
insulating layer
oxide
conductor layer
Prior art date
Application number
KR1020177003553A
Other languages
English (en)
Inventor
원회이 리
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20170028986A publication Critical patent/KR20170028986A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

산화물 반도체 TFT 기판의 제작방법 및 구조는 산화물 도체층(5)으로 산화물 반도체 TFT 기판의 채널(51)을 정의하였으며, 상기 산화물 도체층(5)이 비교적 얇기 때문에, 종래 기술에 비해 상기 채널(51)의 폭을 더욱 좁게 제작할 수 있고, 또한 채널(51) 폭을 정확하게 제어할 수 있으며, 따라서 산화물 반도체 TFT 기판의 공정 난도를 낮추고, 산화물 반도체 TFT 기판의 성능을 향상시키며, 생산 양품률을 높일 수 있다. 제조된 산화물 반도체 TFT 기판 구조에서, 산화물 도체층(5)과 산화물 반도체층(6)은 구조 성분이 유사하기 때문에, 양호한 옴 접촉을 형성할 수 있고; 산화물 도체층(5)은 산화물 반도체층(6)에 금속 이온의 오염을 조성하지 않으며; 산화물 도체층(5)은 투명하므로, 따라서 개구율을 향상시킬 수 있다.

Description

산화물 반도체 TFT 기판의 제작방법 및 구조{MANUFACTURING METHOD AND STRUCTURE OF OXIDE SEMICONDUCTOR TFT SUBSTRATE}
본 발명은 디스플레이 기술 분야에 관한 것으로서, 특히 산화물 반도체 TFT 기판의 제작방법 및 그 구조에 관한 것이다.
평판 디스플레이 장치는 몸체가 얇고, 전력 소모가 적으며, 무방사 등 많은 장점을 구비하여 광범위하게 응용되고 있다. 종래의 평판 디스플레이 장치는 주로 액정 디스플레이 장치(Liquid Crystal Display, LCD) 및 유기전계발광 디스플레이 장치(Organic Light Emitting Display, OLED)를 포함한다.
유기발광다이오드를 기반으로 하는 OLED 디스플레이 기술을 성숙한 LCD와 비교해보면, OLED는 능동발광 디스플레이로서, 자체발광, 고대비도, 광시야각(170°에 달함), 빠른 응답, 높은 발광효율, 낮은 동작전압(3~10V), 초경박(두께는 2mm 미만) 등 장점을 구비하여, 더욱 탁월한 컬러 디스플레이 화질, 더욱 넓은 시청 범위 및 더욱 큰 설계의 융통성을 갖는다.
박막 트랜지스터(Thin Film Transistor, TFT)는 평판 디스플레이 장치의 중요한 구성 부분으로서, 유리기판 또는 플라스틱 기판에 형성될 수 있으며, 통상적으로 스위치 장치와 구동장치로써 LCD, OLED, 전기영동 디스플레이 장치(EPD) 등에서 사용된다.
산화물 반도체 TFT 기술은 현재 가장 뜨거운 관심을 받는 기술이다. 산화물 반도체는 비교적 높은 전자 이동도를 가지며(산화물 반도체의 이동도는 >10cm2/Vs이고, a-Si의 이동도는 0.5~0.8cm2/Vs에 불과함), 또한 LTPS(저온폴리실리콘)에 비해, 산화물 반도체는 제조 공정이 단순하고, a-Si 공정과의 호환성이 비교적 높아, LCD(액정 디스플레이), 유기전계발광(OLED), 플렉시블 디스플레이(Flexible) 등등에 응용될 수 있고, 대형 디스플레이에 응용될 수 있어 양호한 응용 발전의 전망이 있으며, 현재 업계의 연구가 집중되는 대상이다.
그러나 산화물 반도체의 응용 및 개발은 여전히 많은 문제에 직면해 있다.
도 1은 종래의 BCE(백채널 에칭) 구조의 TFT로서, 구조가 단순하고, 생산 공정이 적으며, a-Si TFT 생산 과정에서 양품율이 비교적 높고, 가장 성숙한 기술이다. 따라서, 우수한 성능을 갖춘 BCE 구조의 산화물 반도체 TFT를 개발하는 것 역시 현재 연구가 집중되는 대상이다. 종래의 BCE 구조 산화물 반도체 TFT는 기판(100), 게이트 전극(200), 게이트 절연층(300), 및 게이트 절연층(300)에 위치하는 산화물 반도체층(600)을 포함하고, 산화물 반도체층(600)의 제작이 완료된 후, 금속 소스/드레인 전극(400)을 제작해야 하며, 금속 전극의 습식 에칭 공정에서 강산 및 그 혼합물(HNO3/H3PO4/CH3COOH 등)을 사용하므로 백채널 부위의 산화물 반도체가 파괴되기 쉽고, 생산 난도가 비교적 크다. 소스/드레인 전극(400)은 일반적으로 비교적 두껍고, 패터닝 시 선폭을 제어하기가 어려워 채널 폭에 편차가 발생하기 쉽다.
도 2는 종래의 ESL(에칭 저지층) 구조의 TFT로서, 기판(100), 게이트 전극(200), 게이트 절연층(300), 게이트 절연층(300)에 위치하는 IGZO(600), 및 금속 소스/드레인 전극(400)을 포함하고, IGZO(600) 채널에 보호층(700)을 구비하여 IGZO(600)가 파괴되지 않도록 보호하고 있으나, 별도로 ESL(700)의 제조 공정이 필요할 뿐만 아니라, 채널의 폭이 커지고, TFT의 크기가 증가하여 설계 공간이 좁아지는 단점이 있다.
도 3은 종래의 반전 공면(Coplanar) 구조의 TFT로서, 기판(100), 게이트 전극(200), 게이트 절연층(300)을 포함하고, 먼저 소스/드레인 전극(400)을 제작한 다음, IGZO(600)를 제작한다. 소스/드레인 전극(400)의 두께로 인하여, IGZO(600)는 채널 가장자리의 경사 부위에 불량이 발생하기 쉬워 성능에 영향을 미치며, 이밖에, 소스/드레인 전극(400) 단면 부위의 금속 이온이 IGZO(600)로 확산되어 IGZO(600)를 오염시키기 쉽다. 소스/드레인 전극(400)은 일반적으로 비교적 두껍고, 패터닝 시 선폭을 제어하기가 어려워, 채널 폭에 편차가 발생하기 쉽다.
본 발명의 목적은 종래 산화물 반도체 TFT 기판의 제조 공정 난도를 낮추고, 기판 성능을 향상시켜 생산 양품률을 높이며, 산화물 도체를 통해 산화물 반도체 TFT 기판의 채널을 정의함으로써, 채널 폭을 더욱 좁게 제작할 수 있어, TFT의 크기를 감소시키고, 채널 폭이 더욱 정확해질 수 있는 산화물 반도체 TFT 기판의 제작방법을 제공하고자 하는데 있다.
본 발명의 또 다른 목적은 산화물 도체로 산화물 반도체 TFT 기판의 채널을 정의하여, 상기 채널 폭을 더욱 좁게 제작할 수 있는 산화물 반도체 TFT 기판 구조를 제공하고자 하는데 있으며, 산화물 도체는 산화물 반도체와 구조 성분이 유사하기 때문에, 양호한 옴 접촉을 형성할 수 있고; 산화물 도체는 산화물 반도체층에 금속 이온의 오염을 조성하지 않으며; 산화물 도체는 투명하기 때문에 개구율을 향상시킬 수 있다.
상기 목적을 구현하기 위하여, 본 발명은 이하 단계를 포함하는 산화물 반도체 TFT 기판의 제작방법을 제공한다.
단계 1: 기판을 제공하여, 상기 기판에 산화물 도체층을 증착 및 패터닝하여 채널을 구비한 산화물 도체층을 획득하는 단계;
단계 2: 상기 산화물 도체층에 산화물 반도체층을 증착 및 패터닝하여 산화물 반도체층을 획득하는 단계;
단계 3: 상기 산화물 반도체층에 제1 절연층을 증착하는 단계;
단계 4: 상기 제1 절연층에 제1 금속층을 증착 및 패터닝하여 게이트 전극을 형성하는 단계;
단계 5: 상기 게이트 전극에 제2 절연층을 증착하는 단계;
단계 6: 상기 제1 절연층과 제2 절연층에 대해 패터닝 처리를 동시에 실시하여 비아홀을 획득하는 단계;
단계 7: 상기 제2 절연층에 소스 전극 및 드레인 전극을 형성하는 단계.
상기 단계 7의 구체적인 조작은 상기 제2 절연층에 제2 금속층을 증착 및 패터닝하고, 상기 제2 금속층이 비아홀을 충전하여 산화물 반도체층과 전기적으로 연결됨으로써 드레인 전극과 소스 전극을 형성하는 것이다.
상기 단계 7의 구체적인 조작은
단계 71: 상기 제2 절연층에 제2 금속층을 증착 및 패터닝하고, 상기 제2 금속층이 비아홀을 충전하여 산화물 반도체층과 전기적으로 연결됨으로써 드레인 전극을 형성하는 단계;
단계 72: 상기 제2 절연층에 제2 산화물 도체층을 증착 및 패터닝하고, 상기 제2 산화물 도체층이 비아홀을 충전하여 산화물 반도체층과 전기적으로 연결됨으로써 소스 전극을 형성하는 단계를 포함한다.
상기 기판은 유리기판이며, 상기 패터닝은 황색광 및 에칭 공정을 통해 구현된다.
상기 산화물 도체층은 ITO 또는 IZO이며, 상기 산화물 도체층의 두께는 드레인 전극의 두께보다 작다.
상기 소스 전극은 ITO 또는 IZO이다.
상기 소스 전극은 동시에 화소전극 역할을 한다.
상기 산화물 반도체층은 IGZO 반도체층이다.
본 발명은 산화물 반도체 TFT 기판 구조를 더 제공하며, 이는 기판, 기판에 위치하는 산화물 도체층, 산화물 도체층에 위치하는 산화물 반도체층, 순차적으로 기판과 산화물 반도체층에 위치하는 제1 절연층과 제2 절연층, 제1 절연층과 제2 절연층 사이에 위치하는 게이트 전극, 제2 절연층에 위치하면서 비아홀을 통해 산화물 반도체층과 전기적으로 연결되는 드레인 전극, 및 제2 절연층에 위치하면서 비아홀을 통해 산화물 반도체층과 전기적으로 연결되는 소스 전극을 포함한다.
상기 산화물 도체층에 채널이 구비되고, 상기 산화물 도체층의 두께는 상기 드레인 전극의 두께보다 작으며, 상기 드레인 전극은 금속이다.
상기 소스 전극은 금속 또는 산화물 도체이다.
본 발명의 유익한 효과는 다음과 같다.
본 발명이 제공하는 산화물 반도체 TFT 기판의 제작방법 및 구조는 산화물 도체층으로 산화물 반도체 TFT 기판의 채널을 정의하였으며, 상기 산화물 도체층이 비교적 얇기 때문에, 종래 기술에 비해 상기 채널의 폭을 더욱 좁게 제작할 수 있고, 또한 채널 폭을 정확하게 제어할 수 있으며, 따라서 산화물 반도체 TFT 기판의 공정 난도를 낮추고, 산화물 반도체 TFT 기판의 성능을 향상시키며, 생산 양품률을 높일 수 있다. 본 발명으로 제조되는 산화물 반도체 TFT 기판 구조에서, 산화물 도체층과 산화물 반도체층은 구조 성분이 유사하기 때문에, 양호한 옴 접촉을 형성할 수 있고; 산화물 도체층은 산화물 반도체층에 금속 이온의 오염을 조성하지 않으며; 산화물 도체층은 투명하므로, 따라서 개구율을 향상시킬 수 있다.
본 발명의 특징 및 기술 내용을 더욱 구체적으로 이해할 수 있도록 하기 위하여, 이하 본 발명에 관한 상세한 설명 및 첨부도면을 참고하기 바라며, 단 첨부 도면은 단지 참고 및 설명용으로 제공되는 것일뿐, 결코 본 발명을 제한하기 위한 것이 아니다.
이하 첨부도면을 결합하여, 본 발명의 구체적인 실시예에 대한 상세한 설명을 통해 본 발명의 기술방안 및 기타 유익한 효과가 자명해질 것이다.
도면 중,
도 1은 종래의 산화물 반도체 TFT 기판 구조의 단면도이다.
도 2는 다른 종래의 산화물 반도체 TFT 기판 구조의 단면도이다.
도 3은 또 다른 종래의 산화물 반도체 TFT 기판 구조의 단면도이다.
도 4는 본 발명의 산화물 반도체 TFT 기판의 제작방법 설명 흐름도이다.
도 5는 본 발명의 산화물 반도체 TFT 기판 구조의 제1 실시예의 단면도이다.
도 6은 본 발명의 산화물 반도체 TFT 기판 구조의 제2 실시예의 단면도이다.
본 발명이 채택한 기술 수단 및 그 효과를 더욱 구체적으로 논하기 위하여, 이하 본 발명의 바람직한 실시예 및 그 도면을 결합하여 상세히 설명한다.
도 4와 도 5를 동시에 참조하면, 본 발명의 산화물 반도체 TFT 기판의 제작방법의 제1 실시예는 이하 단계를 포함한다.
단계 1: 기판(1)을 제공하고, 상기 기판(1)에 산화물 도체층을 증착 및 패터닝하여 채널(51)을 구비한 산화물 도체층(5)을 획득하는 단계.
바람직하게는, 상기 기판(1)은 유리기판이다.
상기 산화물 도체층(5)은 ITO 또는 IZO이다. 바람직하게는, 상기 산화물 도체층(5)은 ITO이다.
단계 2: 상기 산화물 도체층(5)에 산화물 반도체층을 증착 및 패터닝하여 산화물 반도체층(6)을 획득하는 단계.
바람직하게는, 상기 산화물 반도체층(6)은 IGZO(인듐갈륨아연 산화물)이다. 상기 산화물 반도체층(6)은 상기 채널(51)에 충전된다.
단계 3: 상기 산화물 반도체층(6)에 제1 절연층(3)을 증착하는 단계.
단계 4: 상기 제1 절연층(3)에 제1 금속층을 증착 및 패터닝하여 게이트 전극(2)을 형성하는 단계.
단계 5: 상기 게이트 전극(2)에 제2 절연층(31)을 증착하는 단계.
상기 제2 절연층(31)은 제1 절연층(3)을 완전히 피복한다.
단계 6: 상기 제1 절연층(3)과 제2 절연층(31)에 대해 동시에 패터닝 처리를 실시하여 비아홀(32, 33)을 획득하는 단계.
단계 7: 상기 제2 절연층(31)에 제2 금속층을 증착 및 패터닝하고, 상기 제2 금속층이 비아홀(32, 33)을 충전하여 산화물 반도체층(6)과 전기적으로 연결됨으로써 드레인 전극(4)과 소스 전극(52)을 형성하는 단계.
그 중, 상기 산화물 도체층(5)의 두께는 드레인 전극(4)의 두께보다 작고; 상기 패터닝은 황색광과 에칭 공정을 통해 구현된다.
도 5에 도시된 바와 같이, 상기 제1 실시예의 제작방법을 기초로, 본 발명은 산화물 반도체 TFT 기판 구조를 더 제공하며, 이는 기판(1), 기판(1)에 위치하는 산화물 도체층(5), 산화물 도체층(5)에 위치하는 산화물 반도체층(6), 순차적으로 기판(1)과 산화물 반도체층(6)에 위치하는 제1 절연층(3)과 제2 절연층(31), 제1 절연층(3)과 제2 절연층(31) 사이에 위치하는 게이트 전극(2), 및 제2 절연층(31)에 위치하면서 비아홀(32, 33)을 통해 산화물 반도체층(6)과 전기적으로 연결되는 드레인 전극(4)과 소스 전극(52)을 포함한다.
그 중, 상기 산화물 도체층(5)에 채널(51)이 구비되고, 상기 산화물 도체층(5)의 두께는 드레인 전극(4)의 두께보다 작다. 상기 산화물 도체층(5)은 ITO 또는 IZO이고, 바람직하게는, 상기 산화물 도체층(5)은 ITO이다.
상기 기판(1)은 유리기판이고, 상기 드레인 전극(4)과 소스 전극(52)은 모두 금속이며, 상기 산화물 반도체층(6)은 IGZO이다.
도 4 및 도 6을 참조하면, 본 발명의 산화물 반도체 TFT 기판의 제작방법의 제2 실시예는 이하 단계를 포함한다.
단계 1: 기판(1)을 제공하고, 상기 기판(1)에 제1 산화물 도체층을 증착 및 패터닝하여 채널(51)을 구비한 산화물 도체층(5)을 획득하는 단계.
바람직하게는, 상기 기판(1)은 유리기판이다.
상기 산화물 도체층(5)은 ITO 또는 IZO이다. 바람직하게는, 상기 산화물 도체층(5)은 ITO이다.
단계 2: 상기 산화물 도체층(5)에 산화물 반도체층을 증착 및 패터닝하여 산화물 반도체층(6)을 획득하는 단계.
바람직하게는, 상기 산화물 반도체층(6)은 IGZO이다. 상기 산화물 반도체층(6)은 채널(51)을 충전한다.
단계 3: 상기 산화물 반도체층(6)에 제1 절연층(3)을 증착하는 단계.
단계 4: 상기 제1 절연층(3)에 제1 금속층을 증착 및 패터닝하여 게이트 전극(2)을 형성하는 단계.
단계 5: 상기 게이트 전극(2)에 제2 절연층(31)을 증착하는 단계.
상기 제2 절연층(31)은 제1 절연층(3)을 완전히 피복한다.
단계 6: 상기 제1 절연층(3)과 제2 절연층(31)에 대해 동시에 패터닝 처리를 실시하여 비아홀(32, 33)을 획득하는 단계.
단계 7: 상기 제2 절연층(31)에 제2 금속층을 증착 및 패터닝하고, 상기 제2 금속층이 비아홀(32)을 충전하여 산화물 반도체층(6)과 전기적으로 연결됨으로써 드레인 전극(4)을 형성하는 단계.
단계 8: 상기 제2 절연층(31)에 제2 산화물 도체층을 증착 및 패터닝하고, 상기 제2 산화물 도체층이 비아홀(33)을 충전하여 산화물 반도체층(6)과 전기적으로 연결됨으로써 소스 전극(52)을 형성하는 단계.
그 중, 상기 산화물 도체층(5)의 두께는 드레인 전극(4)의 두께보다 작고, 상기 패터닝은 황색광과 에칭 공정을 통해 구현된다.
도 6에 도시된 바와 같이, 상기 제2 실시예의 제작방법을 기초로, 본 발명은 산화물 반도체 TFT 기판 구조를 더 제공하며, 이는 기판(1), 기판(1)에 위치하는 산화물 도체층(5), 산화물 도체층(5)에 위치하는 산화물 반도체층(6), 순차적으로 기판(1)과 산화물 반도체층(6)에 위치하는 제1 절연층(3)과 제2 절연층(31), 제1 절연층(3)과 제2 절연층(31) 사이에 위치하는 게이트 전극(2), 및 제2 절연층(31)에 위치하면서 비아홀(32)을 통해 산화물 반도체층(6)과 전기적으로 연결되는 드레인 전극(4), 및 제2 절연층(31)에 위치하면서 비아홀(33)을 통해 산화물 반도체층(6)과 전기적으로 연결되는 소스 전극(52)을 포함한다.
그 중, 상기 산화물 도체층(5)에 채널(51)이 구비되고, 상기 산화물 도체층(5)과 소스 전극(52)은 모두 산화물 도체이며, 상기 산화물 도체는 ITO 또는 IZO이고, 바람직하게는, 상기 산화물 도체는 ITO이며; 상기 산화물 도체층(5)의 두께는 드레인 전극(4)의 두께보다 작다.
상기 기판(1)은 유리기판이고, 상기 드레인 전극(4)은 금속이며, 상기 산화물 반도체층(6)은 IGZO이다.
언급해두어야 할 점으로, 본 발명의 산화물 반도체 TFT 기판의 제작방법 중의 산화물 반도체층은 a-Si(비정질실리콘), poly-Si(폴리실리콘) 반도체, 유기 반도체 등과 같은 기타 반도체로 대체될 수도 있다. 또한 본 발명의 산화물 반도체 TFT 기판 구조는 LCD, OLED, EPD 디스플레이 등등에 응용될 수 있고, 논플렉시블 또는 플렉시블 디스플레이 등 능동형 디스플레이 응용 분야에 적용될 수 있는 동시에, 대, 중 소형 디스플레이 소자에도 역시 본 발명의 산화물 반도체 TFT 기판 구조가 사용될 수 있다.
결론적으로, 본 발명이 제공하는 산화물 반도체 TFT 기판의 제작방법 및 구조는 산화물 도체층으로 산화물 반도체 TFT 기판의 채널을 정의하였으며, 상기 산화물 도체층이 비교적 얇기 때문에, 종래 기술에 비해 상기 채널의 폭을 더욱 좁게 제작할 수 있고, 또한 채널 폭을 정확하게 제어할 수 있으며, 따라서 산화물 반도체 TFT 기판의 공정 난도를 낮추고, 산화물 반도체 TFT 기판의 성능을 향상시키며, 생산 양품률을 높일 수 있다. 본 발명으로 제조되는 산화물 반도체 TFT 기판 구조에서, 산화물 도체층과 산화물 반도체층은 구조 성분이 유사하기 때문에, 양호한 옴 접촉을 형성할 수 있고; 산화물 도체층은 산화물 반도체층에 금속 이온의 오염을 조성하지 않으며; 산화물 도체층은 투명하므로, 따라서 개구율을 향상시킬 수 있다.
이상으로, 본 분야의 통상의 기술자에게 있어서, 본 발명의 기술방안과 기술 구성에 따라 기타 각종 상응하는 변경과 변형을 실시할 수 있으며, 이러한 변경과 변형은 모두 본 발명에 첨부되는 청구항의 보호범위에 속하여야 한다.

Claims (11)

  1. 산화물 반도체 TFT 기판의 제작방법에 있어서,
    단계 1: 기판을 제공하여, 상기 기판에 산화물 도체층을 증착 및 패터닝하여 채널을 구비한 산화물 도체층을 획득하는 단계;
    단계 2: 상기 산화물 도체층에 산화물 반도체층을 증착 및 패터닝하여 산화물 반도체층을 획득하는 단계;
    단계 3: 상기 산화물 반도체층에 제1 절연층을 증착하는 단계;
    단계 4: 상기 제1 절연층에 제1 금속층을 증착 및 패터닝하여 게이트 전극을 형성하는 단계;
    단계 5: 상기 게이트 전극에 제2 절연층을 증착하는 단계;
    단계 6: 상기 제1 절연층과 제2 절연층에 대해 패터닝 처리를 동시에 실시하여 비아홀을 획득하는 단계;
    단계 7: 상기 제2 절연층에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 산화물 반도체 TFT 기판의 제작방법.
  2. 제1항에 있어서,
    상기 단계 7의 구체적인 조작은 상기 제2 절연층에 제2 금속층을 증착 및 패터닝하고, 상기 제2 금속층이 비아홀을 충전하여 산화물 반도체층과 전기적으로 연결됨으로써 드레인 전극과 소스 전극을 형성하는 것인 산화물 반도체 TFT 기판의 제작방법.
  3. 제1항에 있어서,
    상기 단계 7의 구체적인 조작은
    단계 71: 상기 제2 절연층에 제2 금속층을 증착 및 패터닝하고, 상기 제2 금속층이 비아홀을 충전하여 산화물 반도체층과 전기적으로 연결됨으로써 드레인 전극을 형성하는 단계;
    단계 72: 상기 제2 절연층에 제2 산화물 도체층을 증착 및 패터닝하고, 상기 제2 산화물 도체층이 비아홀을 충전하여 산화물 반도체층과 전기적으로 연결됨으로써 소스 전극을 형성하는 단계를 포함하는 산화물 반도체 TFT 기판의 제작방법.
  4. 제1항에 있어서,
    상기 기판은 유리기판이며, 상기 패터닝은 황색광 및 에칭 공정을 통해 구현되는 산화물 반도체 TFT 기판의 제작방법.
  5. 제1항에 있어서,
    상기 산화물 도체층은 ITO 또는 IZO이며, 상기 산화물 도체층의 두께는 드레인 전극의 두께보다 작은 산화물 반도체 TFT 기판의 제작방법.
  6. 제3항에 있어서,
    상기 소스 전극은 ITO 또는 IZO인 산화물 반도체 TFT 기판의 제작방법.
  7. 제1항에 있어서,
    상기 소스 전극은 동시에 화소전극 역할을 하고; 상기 산화물 반도체층은 IGZO인 산화물 반도체 TFT 기판의 제작방법.
  8. 산화물 반도체 TFT 기판 구조에 있어서,
    기판, 기판에 위치하는 산화물 도체층, 산화물 도체층에 위치하는 산화물 반도체층, 순차적으로 기판과 산화물 반도체층에 위치하는 제1 절연층과 제2 절연층, 제1 절연층과 제2 절연층 사이에 위치하는 게이트 전극, 제2 절연층에 위치하며 비아홀을 통해 산화물 반도체층과 전기적으로 연결되는 드레인 전극, 및 제2 절연층에 위치하며 비아홀을 통해 산화물 반도체층과 전기적으로 연결되는 소스 전극을 포함하는 산화물 반도체 TFT 기판 구조.
  9. 제8항에 있어서,
    상기 산화물 도체층에 채널이 구비되고, 상기 산화물 도체층의 두께는 상기 드레인 전극의 두께보다 작으며, 상기 드레인 전극은 금속인 산화물 반도체 TFT 기판 구조.
  10. 제9항에 있어서,
    상기 소스 전극은 금속 또는 산화물 도체인 산화물 반도체 TFT 기판 구조.
  11. 산화물 반도체 TFT 기판 구조에 있어서,
    기판, 기판에 위치하는 산화물 도체층, 산화물 도체층에 위치하는 산화물 반도체층, 순차적으로 기판과 산화물 반도체층에 위치하는 제1 절연층과 제2 절연층, 제1 절연층과 제2 절연층 사이에 위치하는 게이트 전극, 제2 절연층에 위치하며 비아홀을 통해 산화물 반도체층과 전기적으로 연결되는 드레인 전극, 및 제2 절연층에 위치하며 비아홀을 통해 산화물 반도체층과 전기적으로 연결되는 소스 전극을 포함하고;
    상기 산화물 도체층에 채널이 구비되며, 상기 산화물 도체층의 두께는 상기 드레인 전극의 두께보다 작고, 상기 드레인 전극은 금속이며;
    상기 소스 전극은 금속 또는 산화물 도체인 산화물 반도체 TFT 기판 구조.
KR1020177003553A 2014-09-02 2014-09-19 산화물 반도체 tft 기판의 제작방법 및 구조 KR20170028986A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410445154.1 2014-09-02
CN201410445154.1A CN104241299B (zh) 2014-09-02 2014-09-02 氧化物半导体tft基板的制作方法及结构
PCT/CN2014/086880 WO2016033836A1 (zh) 2014-09-02 2014-09-19 氧化物半导体tft基板的制作方法及结构

Publications (1)

Publication Number Publication Date
KR20170028986A true KR20170028986A (ko) 2017-03-14

Family

ID=52229087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177003553A KR20170028986A (ko) 2014-09-02 2014-09-19 산화물 반도체 tft 기판의 제작방법 및 구조

Country Status (6)

Country Link
US (1) US9705008B2 (ko)
JP (1) JP2017526185A (ko)
KR (1) KR20170028986A (ko)
CN (1) CN104241299B (ko)
GB (1) GB2542316B (ko)
WO (1) WO2016033836A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200003953A (ko) * 2018-07-02 2020-01-13 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US10902786B2 (en) 2017-09-22 2021-01-26 Samsung Display Co., Ltd. Display device and driving method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185715B (zh) * 2015-09-28 2018-09-18 深圳市华星光电技术有限公司 一种tft基板、tft开关管及其制造方法
CN108780619A (zh) * 2016-03-04 2018-11-09 夏普株式会社 薄膜晶体管基板和显示面板
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
CN110047849B (zh) * 2019-04-02 2024-06-14 福建华佳彩有限公司 一种Demux电路的TFT结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175231A (ja) * 1991-12-24 1993-07-13 Seiko Epson Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
WO2012020525A1 (ja) * 2010-08-07 2012-02-16 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
JP2013084925A (ja) * 2011-09-16 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置
WO2013094772A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP2011054812A (ja) * 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
KR20110139394A (ko) * 2010-06-23 2011-12-29 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102403363A (zh) * 2011-10-27 2012-04-04 华南理工大学 双层氧化物薄膜晶体管及其制备方法
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102593053B (zh) * 2012-03-19 2013-12-25 福建华映显示科技有限公司 像素结构及其制作方法
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175231A (ja) * 1991-12-24 1993-07-13 Seiko Epson Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007258675A (ja) * 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
WO2012020525A1 (ja) * 2010-08-07 2012-02-16 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
JP2013084925A (ja) * 2011-09-16 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体装置
WO2013094772A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013149965A (ja) * 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본 공개특허공보 특개2013-149965호(2013.08.01.) 1부. *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10902786B2 (en) 2017-09-22 2021-01-26 Samsung Display Co., Ltd. Display device and driving method thereof
KR20200003953A (ko) * 2018-07-02 2020-01-13 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US11784190B2 (en) 2018-07-02 2023-10-10 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
GB2542316B (en) 2020-01-22
CN104241299B (zh) 2017-02-15
US9705008B2 (en) 2017-07-11
JP2017526185A (ja) 2017-09-07
CN104241299A (zh) 2014-12-24
WO2016033836A1 (zh) 2016-03-10
GB201700579D0 (en) 2017-03-01
US20160247940A1 (en) 2016-08-25
GB2542316A (en) 2017-03-15

Similar Documents

Publication Publication Date Title
CN106558593B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US9947736B2 (en) Manufacture method of AMOLED back plate and structure thereof
EP3089217B1 (en) Thin film transistor, preparation method therefor, array substrate, and display device
US20160365458A1 (en) Array substrate, method for producing the same and display device
KR20170028986A (ko) 산화물 반도체 tft 기판의 제작방법 및 구조
WO2016033837A1 (zh) Tft背板结构及其制作方法
WO2016004668A1 (zh) 具有存储电容的tft基板的制作方法及该tft基板
EP2743989A1 (en) Thin film transistor and fabrication method thereof, array substrate, and display device
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
US8963157B2 (en) Thin film transistor, array substrate, and manufacturing method thereof
CN104952879A (zh) 采用coa技术的双栅极tft基板结构
CN104022079A (zh) 薄膜晶体管基板的制造方法
US8889444B2 (en) Method of manufacturing transistor, transistor, array substrate and display device
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
JP6560760B2 (ja) 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
KR102338735B1 (ko) Tft 패널의 제조 방법 및 tft 패널
US9793411B2 (en) Manufacturing method and structure of oxide semiconductor TFT substrate
US9082664B2 (en) Method for manufacturing thin-film transistor substrate and thin-film transistor substrate manufactured with same
CN104157611A (zh) 氧化物半导体tft基板的制作方法及其结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application