TWI597779B - 用於背側鈍化的設備及方法 - Google Patents

用於背側鈍化的設備及方法 Download PDF

Info

Publication number
TWI597779B
TWI597779B TW102143074A TW102143074A TWI597779B TW I597779 B TWI597779 B TW I597779B TW 102143074 A TW102143074 A TW 102143074A TW 102143074 A TW102143074 A TW 102143074A TW I597779 B TWI597779 B TW I597779B
Authority
TW
Taiwan
Prior art keywords
substrate
chamber
back side
plasma
support
Prior art date
Application number
TW102143074A
Other languages
English (en)
Other versions
TW201428851A (zh
Inventor
華瑞恰克拉拉
托比恩傑弗
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201428851A publication Critical patent/TW201428851A/zh
Application granted granted Critical
Publication of TWI597779B publication Critical patent/TWI597779B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Formation Of Insulating Films (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Description

用於背側鈍化的設備及方法
本發明的實施例大體係關於用於鈍化基板背側的設備和方法。更特定言之，本發明的實施例係關於包括狹長支撐件的設備，當存有基板時，狹長支撐件具有孔穴供電漿在內產生，以於基板背側上形成鈍化層。
在高溫腔室中的晶圓(亦稱作基板)具有背側層，背側層易受逸氣或昇華影響。昇華物或揮發膜組成或污染物會以各種方式攻擊腔室硬體。逸氣摻質或矽昇華物會塗覆腔室組件，包括反射體板材(光學反射體)或高溫計，以致腔室隨時間漂移而需停機來重新校正、更換硬體或清洗腔室。出自晶圓背側的氟會侵蝕反射體板材(反射體)的塗層，此亦需重新校正及最終更換硬體。
處理晶圓期間，快速熱處理(RTP)和其他製程與硬體會蒙受晶圓背面的膜或甚至裸矽逸氣(若為膜)或昇華(若為矽)損害。逸氣和昇華材料會塗覆光學器件或其他腔室組件，以致需頻於更換及/或清洗。
目前，係針對問題施以處理方法(例如抗氟用的不 同反射體板材堆疊、提供犧牲零件供矽昇華或摻質逸氣的MWBC套組)。
因此，現行技術仍需防止處理期間從晶圓逸氣及昇華的設備和方法。
本發明的實施例係針對處理方法，方法包含把基板放到腔室中，基板具有待處理前側和背側。在腔室中鈍化基板的背側，及處理基板的前側，其中處理前側包含加熱基板。
在一些實施例中，鈍化基板的背側包含使基板的背側接觸一或更多反應氣體或電漿，以沉積鈍化膜至基板的背側上。
在一或更多實施例中，膜包含一或更多的氮化物與氧化物層。在一些實施例中，膜的厚度大於約15埃(Å)。
在一些實施例中，腔室係負載鎖定室，並且在鈍化背側之後及在處理前側之前，將基板移到第二腔室。
在一或更多實施例中，鈍化基板的背側及處理基板的前側係在單一腔室中進行。
在一些實施例中，腔室係介於負載鎖定室與處理腔室間的中間區域，且處理腔室處理基板的前側。
一或更多實施例進一步包含自基板的背側移除鈍化膜。
本發明的附加實施例係針對背側鈍化系統。系統包含狹長基板支撐件，用以支承基板。狹長基板支撐件具有圓柱形主體，圓柱形主體包括開放頂表面，開放頂表面具有支 撐環，以由基板的邊緣區域來支承基板，如此當基板位於支撐環上時，圓柱形主體和基板會定義孔穴。系統包括電漿源，用以於基板的背側上形成鈍化膜。
一些實施例進一步包含升舉銷，用以移動基板，使基板靠近及遠離支撐環。
在一或更多實施例中，系統設在負載鎖定室內，使通過負載鎖定室的基板得放置到狹長基板支撐件上，且基板的背側可接觸電漿而形成鈍化膜。
在一些實施例中，系統設在半導體處理腔室內，使基板得放置到狹長基板支撐件上，且基板的背側可接觸電漿而形成鈍化膜，及在不移動基板的情況下，處理基板的前側。
在一或更多實施例中，系統設在坑道內，坑道連接移送站與處理腔室，使從移送站移到處理腔室的基板得放置到狹長基板支撐件上，且基板的背側可接觸電漿而形成鈍化膜，接著基板可沿著坑道進一步移到處理腔室供進一步處理。
在一些實施例中，電漿源離基板的背側至少約1吋。
在一或更多實施例中，電漿源在孔穴中產生感應耦合射頻(RF)電漿。
在一些實施例中，電漿源設置遠離孔穴，且電漿(或電漿的下游流出物)流入孔穴中。
本發明的進一步實施例係針對背側鈍化系統，系統包含負載鎖定室，負載鎖定室具有預燃室，用以接收處於支承位置的至少一基板。系統包括狹長支撐件，狹長支撐件具有圓柱形主體，圓柱形主體具有開放頂表面而形成支撐環。 狹長基板支撐件設在支承位置下方，如此當基板處於支承位置時，圓柱形主體和基板將定義孔穴。電漿源耦接至孔穴，以於孔穴中產生電漿，從而於基板的背側上形成鈍化膜。
在一些實施例中，當基板處於支承位置時，電漿源在離基板的背側至少約1吋處產生電漿。
一或更多實施例進一步包含升降裝置，用以移動至少一基板，使基板靠近及遠離狹長支撐件。
在一些實施例中，電漿源在孔穴中產生感應耦合RF電漿。
100‧‧‧鈍化系統
110‧‧‧支撐件
112‧‧‧主體
113‧‧‧內壁
114‧‧‧頂表面
116‧‧‧底部
118‧‧‧支撐環
119‧‧‧凹部
120‧‧‧孔穴
130‧‧‧電漿源
132‧‧‧氣體入口
134‧‧‧線圈
140‧‧‧升舉銷
142‧‧‧支撐端
160‧‧‧叢集工具
161a、161b‧‧‧流量閥
162、165、167‧‧‧處理腔室
163a、163b‧‧‧負載鎖定室
166‧‧‧機器人
168‧‧‧移送站
169‧‧‧坑道
200、202‧‧‧負載鎖定室
204、206‧‧‧預燃室
204a、206a‧‧‧存取埠
208、209、212‧‧‧流量閥
210‧‧‧主框架
214‧‧‧晶圓
216、260‧‧‧機器人
220‧‧‧真空源
222‧‧‧通風口
224‧‧‧閥
250、252‧‧‧匣盒
254‧‧‧緩衝桌
256、258‧‧‧裝載機器人
為讓本發明的上述概要特徵更明顯易懂，可配合參考實施例說明，部分實施例乃圖示在附圖。然應注意所附圖式僅說明本發明典型實施例，故不宜視為限定本發明範圍，因為本發明可接納其他等效實施例。
第1圖圖示根據本發明一或更多實施例的部分背側鈍化系統；第2圖圖示根據本發明一或更多實施例的部分背側鈍化系統；第3圖圖示根據本發明一或更多實施例，併入背側鈍化系統的叢集工具；第4圖圖示根據本發明一或更多實施例，併入背側鈍化系統的負載鎖定室。
本發明的實施例係針對背側鈍化腔室，背側鈍化腔 室可增設至具其他腔室(例如RTP腔室)的叢集工具。背側鈍化腔室可應用電漿來增加鈍化層做為背側帽(cap)。最初目標係在不改變晶圓前側的情況下，提供薄氮化物層至晶圓背側上。此已知可有效緩和矽與一些摻質昇華。腔室亦可經修改以容許其他單純薄膜(例如氧化物)類型使用及也許進行輕微表面清洗。
在第一態樣中，加熱燈具上腔室組件使用裝設在下 腔室部的自由基源(遠端電漿源)，以提供激發物種來形成層。為得到所需厚度，燈具需加熱晶圓並容許適當的擴散深度。
在第二態樣中，直接電漿感應耦合電漿(ICP)型源 裝設在晶圓底下的下腔室部。晶圓前側面向上腔室部，晶圓前側透過機械限制而擋開電漿。直接電漿解決方式不需高溫來製造足以抑制逸氣或昇華的膜厚，且亦無需加熱。
當鈍化腔室為簡易腔室時，鈍化腔室會佔用叢集工 具的一個埠口。然一些系統無法取得埠口。故最好尋找可鈍化晶圓背側、又不佔用埠口的位置。在第三態樣中，簡易感應電漿產生源設在晶圓下方的單一或多個晶圓負載鎖定室中(雖然此可在電漿源正上方的負載鎖定室中的晶圓上作用)。晶圓可在任何負載鎖定室中從大氣壓泵回，但達適度低壓時(~<200毫托耳)，可在氮大氣中點燃電漿，以製造SiN或SiON塗層至晶圓背面。晶圓放置在能有效密封電漿與前側的結構頂部，如此只有背側會受影響/鈍化。負載鎖定室的其餘功能維持不變。
因此，本發明的一或更多實施例係針對背側鈍化系統。第1圖圖示部分背側鈍化系統100的實例。系統100包括基板支撐件110，用以支承基板。本說明書和後附申請專利範圍所用的「基板」與「晶圓」等用語可互換使用。基板支撐件110包含狹長圓柱形主體112，主體112具有頂表面114和底部116。狹長圓柱形主體112可描述為「桶狀」。
頂表面114具有支撐環118，以由基板邊緣來支承基板。如第1圖所示，支撐環118可為平面，或者支撐環118可具凹部119讓基板安置於內(參見第2圖)。無論為平面或具凹部，支撐環118都可由邊緣來支承基板，以減少基板安置在支撐環上的面積。基板安置在環上的部分將不會或將遭受較少的背側鈍化。基板支撐件支承基板邊緣附近，並覆蓋約0.5至約3毫米(mm)的邊緣、或約1mm至約2.5mm的邊緣或約1.5mm至約2mm的邊緣。在一或更多實施例中，基板支撐件覆蓋約2mm的基板邊緣。
當基板位於支撐環118上時，將於基板支撐件內形成孔穴120。孔穴120由狹長圓柱形主體112的內壁113、底部116和基板背側(未圖示)所定義。支撐環上的基板接觸可防止反應氣體或電漿流到基板前側。基板與基板支撐件間的密封方式可為電漿密封。只要電漿熄滅，一些氣體可能會洩漏到晶圓前側。
支撐環118可由任何適合材料製成，包括鋁，但不以此為限。在一些實施例中，支撐環118係電氣接地。
電漿源130耦接至基板支撐件110的孔穴120。電 漿源130於基板背側上形成鈍化膜，且包括氣體入口132和裝置，以於孔穴中產生反應物種。氣體入口132流體連通適合製造鈍化層至基板背側上的氣源。氣源例如為氮氣、氧氣或上述氣體混合物。若氣體為氮氣，則鈍化層將包括氮化物層，若氣體為氧氣，則鈍化層將包括氧化物層。在一些實施例中，鈍化膜係一或更多的氮化物、氧化物和氮氧化物。在一或更多實施例中，基板係矽，鈍化膜包含氮化矽。氮化製程係自限製程，故將產生最大層厚度。另一方面，氧化物層會繼續成長，因而產生較難移除、但功能仍在的鈍化膜。
用以產生反應物種的裝置(電漿源130)可為任何能產生反應氣體及/或電漿的適合裝置。例如，電漿源130可產生自由基及/或氣體離子，以形成鈍化層至基板背側上。適合的電漿源包括能產生自由基的熱元件(例如熱線)和用以產生離子的感應耦合電漿線圈134(如第1圖所示)，但不以此為限。在一些實施例中，電漿係在孔穴內產生，例如利用ICP線圈。在一或更多實施例中，電漿(或電漿的下游流出物)係在遠端產生及流入孔穴，例如在遠端電漿系統。本說明書和後附申請專利範圍所用的「電漿」一詞包括下游流出物。
適合的基板包括矽、鍺和HF持續晶圓，但不以此為限。基板的背側可無特徵結構或已形成特徵結構於上。若晶圓背側已形成特徵結構，則本發明實施例將以無害方式保護特徵結構和處理裝備，以免形成特徵結構的膜昇華。
從基板背側到電漿源130的距離會影響形成於背側上的鈍化膜。例如，若電漿源130太靠近晶圓背側，則基板 與源間直接耦合將損壞晶圓。若距離太大，則無足夠的反應物種來形成鈍化層。在一些實施例中，電漿源130與晶圓背側間的距離為約0.25吋至約2.5吋、或約0.5吋至約2吋、或約0.75吋至約1.75吋或約1吋至約1.5吋。在一或更多實施例中，晶圓背側與電漿源130間的距離為至少約1吋或至少約1.5吋。在一些實施例中，晶圓背側與電漿源130間的距離為約2吋。
晶圓實質上只靠重力托在支撐環118上。晶圓與支撐環間有若干程度的相互作用，但晶圓主要係靠重力托在適當位置，若為凹部支撐環，則由凹部邊緣支承。在一些實施例中，晶圓未夾持(例如靜電)至支撐環118。
鈍化基板背側時，前側可閒置或進行處理。在一些實施例中，在背側鈍化期間，基板前側接觸鈍氣。在一或更多實施例中，可同時或緊接在背側鈍化後處理前側。
在一些實施例中，如第1圖所示，系統100包括升舉銷140，用以移動基板，使基板靠近及遠離支撐環118。所示升舉銷140通過基板支撐件的頂表面114及彎向孔穴120，如此當升舉銷140上下移動時，碰到基板的支撐端142將位於頂表面114的開口內。升舉銷140可由任何適合材料製成，包括金屬、塑膠和聚合材料，但不以此為限。所示升舉銷140僅為舉例說明，且不應視為限定本發明的範圍。熟諳此技術者應理解其他升舉銷140的設計也可採用。
背側鈍化系統可設在各種位置。例如，背側鈍化系統可為(1)叢集工具的分離處理腔室；(2)沿著坑道的中間處理 區，坑道連接處理腔室與叢集工具的中心移送站；或(3)在負載鎖定室中，負載鎖定室連接至叢集工具的移送站。這些僅為舉例說明可採用的一些系統位置，且不應視為限定本發明的範圍。
第3圖圖示叢集工具160的上視圖，叢集工具160具有多個單一晶圓處理腔室162裝設於上。類似第3圖所示的叢集工具可取自美國加州聖克拉拉的應用材料公司(Applied Materials,Inc.)。工具包括負載鎖定室163a、163b，負載鎖定室163a、163b分別由流量閥161a、161b隔開移送站168。移送站168(亦稱作中心移送站或移送室)包括手臂/關節/手腕型晶圓搬運機器人166，以於系統內移動晶圓位置，特別係在多個處理腔室162間移動。所示工具具有兩個單一晶圓處理腔室162和兩個徑向設在移送站168四周的背側鈍化系統100。工具亦具有具整合背側鈍化系統100的組合式單一晶圓處理腔室167和具背側鈍化系統100的單一晶圓處理腔室165，單一晶圓處理腔室165經由坑道169連接至中心移送站168。熟諳此技術者應理解此僅為叢集工具一例而已，此當有許多其他可能配置方式。
在第1圖所示叢集工具中，利用機器人166，基板可從負載鎖定室163a經由閥161a移到中心移送站168。如本文所述，機器人166接著可將基板移入鈍化晶圓背側的背側鈍化系統100。然後機器人166可將晶圓從背側鈍化系統100移到下一腔室162供進一步處理。在一些實施例中，可於背側鈍化前，在一或更多處理腔室162中處理晶圓。
叢集工具160係設備中較複雜及昂貴的部件。故期最佳化工具160的晶圓產量。特定言之，重要的係最大化工具的效率和晶圓搬運，使處理腔室162盡可能連續使用，且移送站168內的機器人166持續運作而不會做不必要的轉變操作。
在一些實施例中，背側鈍化系統100設在半導體處理腔室167內，以於把基板放到基板支撐件上後，鈍化基板背側，及在不移動基板的情況下，處理前側。背側和前側處理可相繼或同時進行。此構造繪示如第3圖的腔室167與背側鈍化系統100組合。
在另一實施例中，背側鈍化系統100設在坑道169內，坑道連接中心移送站168與處理腔室165。在此實施例中，機器人166將晶圓傳送到坑道169及把晶圓放到支撐件或升舉銷上，升舉銷把晶圓降至支撐件上。鈍化晶圓背側，並且升舉銷能抬起晶圓，使機器人得將晶圓移出坑道及送入處理腔室165供進一步處理。
在一些實施例中，背側鈍化系統設在負載鎖定室內，使通過負載鎖定室的基板得放置到狹長基板支撐件上，且基板的背側可接觸電漿而形成鈍化膜。第4圖係根據本發明一實施例，負載鎖定結構的平面視圖，該結構採用相對主負載鎖定室側向定位的預燃室。
第4圖圖示配合本發明實施例使用的示例性負載鎖定室200。熟諳此技術者當理解所示負載鎖定室僅為一可行實施例而已，且不應視為限定本發明的範圍。負載鎖定室200 包括主負載鎖定室202和第一負載鎖定預燃室204。第二負載鎖定預燃室206設置鄰接主負載鎖定室202、位於第一負載鎖定預燃室204的對側，且與第一預燃室204和主室202共平面。雖然第4圖係圖示單一負載鎖定室實施例，但其他實施例可包括一個以上的負載鎖定室。
各負載鎖定預燃室204、206分別連通第一與第二匣盒250、252形式的外部晶圓供應器。匣盒250、252設在本機緩衝桌254，讓裝載機器人256、258能分別存取內含晶圓214，裝載機器人256、258可為手臂/關節/手腕類型。緩衝桌254通常提供叢集工具與製造設施的其他組件間介面。
裝載機器人256、258經由存取埠204a、206a傳送各批晶圓進出負載鎖定預燃室204、206。雖然第4圖所示裝載機器人256、258係旋轉式手臂/關節/手腕類型，但也可採用其他機器人類型來進行此功能。
負載鎖定室200的主室202經由第一流量閥212選擇性連通叢集工具主框架210和叢集工具機器人216。第一負載鎖定預燃室204經由第一流量閥208選擇性連通主負載鎖定室202。第二負載鎖定預燃室206經由第二流量閥209選擇性連通主負載鎖定室202。
可以各種機械裝置在負載鎖定預燃室204、206與負載鎖定主室202間交換晶圓。如第4圖所示，負載鎖定主室202內的機器人260係梭型機器人，梭型機器人能沿著單線雙向移動。然其他可用於在負載鎖定室間傳送晶圓的機器人實例包括能繞著固定點轉動的手臂/關節型機器人。
第一負載鎖定預燃室204和第二負載鎖定預燃室206各自經由閥224選擇性流體連通真空源220和通風口222。故可個別使預燃室204、206和主負載鎖定室202排空及通風。此外，第一負載鎖定預燃室204和第二負載鎖定預燃室206的任一者或二者亦可包括背側鈍化系統100，用以鈍化匣盒底部的晶圓背側。
叢集工具210操作期間，機器人256、258分別經由存取埠204a、206a將各批晶圓214個別裝載至預燃室204、206。晶圓214接著選擇性移動通過流量閥208或209而至主負載鎖定室202，接著通過流量閥212而至叢集工具主框架210以進行處理。
當晶圓214在叢集工具210的各種處理階段之間循徑移動時，可將晶圓214放入預燃室204、206，等候可用的工具處理腔室或等待其他晶圓處理完成。為維持批量均勻性及確保誤差追溯性，在整個半導體處理程序過程中，晶圓通常保持與一些匣盒相關聯。位於該等預燃室時，晶圓可由背側鈍化系統100鈍化背側。
當特定批次的所有晶圓已由工具處理並返回各自的預燃室204或206時，可從主負載鎖定室202隔開來密封該預燃室及通氣，同時利用其他預燃室，繼續處理晶圓。此容許卸載通風預燃室內的晶圓及換上新批次，使工具得繼續進行處理。接著可使先通風的預燃室泵回及與仍排空的主負載鎖定室202重新結合。
本發明的附加實施例係針對處理方法。把具待處理 前側和背側的基板放到腔室中。在腔室中鈍化基板的背側，及處理基板的前側，其中處理基板包含加熱基板。在一些實施例中，處理基板涉及加熱基板達基板背側或基板背側上的特徵結構將昇華或逸氣的溫度。
在一些實施例中，鈍化基板的背側包含使基板的背側接觸一或更多反應氣體及/或電漿，以沉積鈍化膜至基板的背側上。
在一或更多實施例中，膜包含一或更多的氮化物與氧化物層。在一些實施例中，膜的厚度大於約5Å、或大於約10Å、或大於約15Å、或大於約20Å或大於約25Å。
在一或更多實施例中，在處理前側後，自基板背側移除鈍化膜。可以任何不會損壞底下特徵結構或基板前側的適合技術來蝕刻或移除膜。用於移除鈍化膜的特定技術取決於膜的組成和厚度。
在背側鈍化期間，可加熱或冷卻基板。可以任何適合手段來達成加熱或冷卻，包括改變基板支撐件的溫度及流入加熱或冷卻氣體至基板表面，但不以此為限。在一些實施例中，基板支撐件包括加熱器/冷卻器，加熱器/冷卻器經控制以傳導改變基板的溫度。在一或更多實施例中，使用氣體(無論為反應氣體或鈍氣)經加熱或冷卻而局部改變基板的溫度。在一些實施例中，加熱器/冷卻器設在鄰接基板表面的腔室內，以對流改變基板的溫度。
在背側鈍化期間，基板亦可固定不動或轉動。旋轉基板可持續或依不連續步驟轉動。例如，基板可在整個製程 過程轉動，或者基板可在接觸不同反應或淨化氣體之間按少量旋轉。在處理時使基板旋轉(無論為持續或依步驟)有助於最小化如氣流幾何形狀局部變異的影響，進而造成更均勻沉積或蝕刻。
雖然本發明已以特定實施例揭示如上，然應理解該等實施例僅為舉例說明本發明的原理和應用而已。在不脫離本發明的精神和範圍內，熟諳此技術者當可對本發明的方法和設備作各種更動與潤飾。因此本發明擬包括在後附申請專利範圍所界定範圍內的修改例與變化例和其均等物。

Claims (18)

  1. 一種背側鈍化系統，包含：一狹長基板支撐件，用以支承一基板，該狹長基板支撐件具有一圓柱形主體，該狹長支撐件包括一開放頂表面，該開放頂表面具有一支撐環，以由該基板的一邊緣區域來支承一基板，如此當一基板位於該支撐環上時，該圓柱形主體和該基板會在該狹長基板支撐件內定義一孔穴；及一電漿源，用以於該基板的一背側上形成一鈍化膜。
  2. 如請求項1所述之系統，進一步包含多個升舉銷，用以移動一基板，使該基板靠近及遠離該支撐環。
  3. 如請求項1所述之系統，其中該系統設在一負載鎖定室內，使通過該負載鎖定室的一基板得放置到該狹長基板支撐件上，且該基板的一背側可接觸一電漿而形成該鈍化膜。
  4. 如請求項1所述之系統，其中該系統設在一半導體處理腔室內，使一基板得放置到該狹長基板支撐件上，且該基板的一背側可接觸一電漿而形成該鈍化膜，及在不移動該基板的情況下，處理該基板的一前側。
  5. 如請求項1所述之系統，其中該系統設在一坑道內，該坑道連接一移送站與一處理腔室，使從該移送站移到該處理腔室的一基板得放置到該狹長基板支撐件上，且該基板的一 背側可接觸一電漿而形成該鈍化膜，接著該基板可沿著該坑道進一步移到該處理腔室供進一步處理。
  6. 如請求項1所述之系統，其中當一基板位於該狹長支撐件上時，該基板的一背側與一電漿源間有至少約1吋的一空間。
  7. 如請求項6所述之系統，其中該電漿源在該孔穴中產生一感應耦合RF電漿。
  8. 如請求項6所述之系統，其中該電漿源設置遠離該孔穴，且一電漿流入該孔穴中。
  9. 一背側鈍化系統，包含：一負載鎖定室，該負載鎖定室具有一預燃室，用以接收至少一基板，該基板處於一支承位置；一狹長支撐件，該狹長支撐件具有一圓柱形主體，該圓柱形主體具有一開放頂表面而形成一支撐環，該狹長基板支撐件設在該支承位置下方，如此當一基板處於該支承位置時，該圓柱形主體和該基板將定義一孔穴；及一電漿源，該電漿源耦接至該孔穴，以於該孔穴中產生一電漿，從而於該基板的一背側上形成一鈍化膜。
  10. 如請求項9所述之系統，其中該電漿源設置離該基板的 一背側至少約1吋。
  11. 如請求項9所述之系統，進一步包含一升降裝置，用以移動該至少一基板，使該基板靠近及遠離該狹長支撐件。
  12. 如請求項9所述之系統，其中該電漿源在該孔穴中產生一感應耦合RF電漿。
  13. 一種處理方法，包含：把一基板放到一腔室中，該基板具有一待處理前側和一背側；在該腔室中，鈍化該基板的該背側，其中鈍化該基板的該背側包含使該基板的該背側接觸一或更多反應氣體和一電漿，以沉積一鈍化膜至該基板的該背側上；處理該基板的該前側，其中處理包含加熱該基板；及自該基板的該背側移除該鈍化膜。
  14. 如請求項13所述之方法，其中該鈍化膜包含一或更多的一氮化物與一氧化物層。
  15. 如請求項14所述之方法，其中該鈍化膜具有大於約15Å的一厚度。
  16. 如請求項13所述之方法，其中該腔室係一負載鎖定室， 並且在鈍化該背側之後及在處理該前側之前，將該基板移到一第二腔室。
  17. 如請求項13所述之方法，其中鈍化該基板的該背側及處理該基板的該前側係在一單一腔室中進行。
  18. 如請求項13所述之方法，其中該腔室係介於一負載鎖定室與一處理腔室間的一中間區域，且該處理腔室處理該基板的該前側。
TW102143074A 2012-11-26 2013-11-26 用於背側鈍化的設備及方法 TWI597779B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261730051P 2012-11-26 2012-11-26
US14/087,815 US10020187B2 (en) 2012-11-26 2013-11-22 Apparatus and methods for backside passivation

Publications (2)

Publication Number Publication Date
TW201428851A TW201428851A (zh) 2014-07-16
TWI597779B true TWI597779B (zh) 2017-09-01

Family

ID=50773653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102143074A TWI597779B (zh) 2012-11-26 2013-11-26 用於背側鈍化的設備及方法

Country Status (6)

Country Link
US (2) US10020187B2 (zh)
JP (2) JP6367213B2 (zh)
KR (1) KR102121893B1 (zh)
CN (1) CN104813445B (zh)
TW (1) TWI597779B (zh)
WO (1) WO2014082033A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487342B1 (ko) 2016-06-14 2023-01-13 삼성전자주식회사 정전척 어셈블리 및 이를 구비하는 플라즈마 처리장치
JP2020170757A (ja) * 2019-04-02 2020-10-15 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
JP2020174076A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 成膜装置、成膜方法、および成膜システム
US20230077578A1 (en) * 2021-09-13 2023-03-16 Applied Materials, Inc. Chambers and coatings for reducing backside damage

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189910A (ja) * 1988-01-26 1989-07-31 Nobuatsu Watanabe 成膜装置
US4962049A (en) 1989-04-13 1990-10-09 Applied Materials, Inc. Process for the plasma treatment of the backside of a semiconductor wafer
JP2590271B2 (ja) * 1989-09-29 1997-03-12 信越半導体 株式会社 半導体基板の製造方法
DE4017870A1 (de) 1990-06-02 1991-12-05 Standard Elektrik Lorenz Ag Verfahren zur herstellung und passivierung von halbleiterbauelementen
JP2696265B2 (ja) * 1990-09-28 1998-01-14 株式会社半導体プロセス研究所 半導体装置の製造装置
JPH05275342A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 薄膜形成方法および薄膜形成装置
JPH098313A (ja) * 1995-06-23 1997-01-10 Sharp Corp 半導体装置の製造方法および液晶表示装置の製造方法
US5879128A (en) * 1996-07-24 1999-03-09 Applied Materials, Inc. Lift pin and support pin apparatus for a processing chamber
JP3777662B2 (ja) 1996-07-30 2006-05-24 信越半導体株式会社 エピタキシャルウェーハの製造方法
US6485531B1 (en) * 1998-09-15 2002-11-26 Levitronix Llc Process chamber
DE19847101C1 (de) 1998-10-13 2000-05-18 Wacker Siltronic Halbleitermat CVD-Reaktor und Verfahren zur Herstellung einer mit einer epitaktischen Schicht versehenen Halbleiterscheibe
JP2001050399A (ja) 1999-08-03 2001-02-23 Hitachi Ltd 圧延用ロールの軸受シール装置及び圧延用ロールの軸受シール方法
JP2001102321A (ja) * 1999-09-17 2001-04-13 Applied Materials Inc 半導体製造装置における基板加熱方法及び半導体製造装置
JP4371543B2 (ja) * 2000-06-29 2009-11-25 日本電気株式会社 リモートプラズマｃｖｄ装置及び膜形成方法
JP2002075977A (ja) * 2000-08-30 2002-03-15 Applied Materials Inc 成膜方法及び成膜装置
US20020076507A1 (en) * 2000-12-15 2002-06-20 Chiang Tony P. Process sequence for atomic layer deposition
JP4545955B2 (ja) * 2001-01-10 2010-09-15 ルネサスエレクトロニクス株式会社 半導体製造装置及び半導体装置の製造方法
JP4344835B2 (ja) * 2002-10-24 2009-10-14 東京エレクトロン株式会社 枚葉式の処理装置
CN1902031A (zh) 2003-11-10 2007-01-24 布卢希弗特科技公司 用于处理基于真空的半导体处理***中的工件的方法和***
US20070269297A1 (en) * 2003-11-10 2007-11-22 Meulen Peter V D Semiconductor wafer handling and transport
US20050113976A1 (en) 2003-11-10 2005-05-26 Blueshift Technologies, Inc. Software controller for handling system
US8658945B2 (en) * 2004-02-27 2014-02-25 Applied Materials, Inc. Backside rapid thermal processing of patterned wafers
JP2007242869A (ja) 2006-03-08 2007-09-20 Tokyo Electron Ltd 基板処理システム
JP2008153510A (ja) 2006-12-19 2008-07-03 Tokyo Electron Ltd 基板処理システム、基板処理方法及び記憶媒体
KR20080095413A (ko) 2007-04-24 2008-10-29 주식회사 탑 엔지니어링 박막 봉지용 트윈 타깃 스퍼터 시스템 및 이를 이용한 성막방법
US7704884B2 (en) * 2008-04-11 2010-04-27 Micron Technology, Inc. Semiconductor processing methods
EP2161742A1 (en) 2008-09-03 2010-03-10 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate
NL2002980C2 (en) 2009-06-05 2010-12-07 Otb Solar Bv Method for passivating al least a part of a substrate surface.
KR101104185B1 (ko) 2009-10-09 2012-01-09 주식회사 프로텍 웨이퍼 후면 코팅 장치
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
KR101501362B1 (ko) * 2012-08-09 2015-03-10 가부시키가이샤 스크린 홀딩스 기판처리장치 및 기판처리방법

Also Published As

Publication number Publication date
JP2016506064A (ja) 2016-02-25
KR102121893B1 (ko) 2020-06-11
US10020187B2 (en) 2018-07-10
JP2018195830A (ja) 2018-12-06
JP6602922B2 (ja) 2019-11-06
TW201428851A (zh) 2014-07-16
US20180294153A1 (en) 2018-10-11
WO2014082033A1 (en) 2014-05-30
KR20150088888A (ko) 2015-08-03
US20140147990A1 (en) 2014-05-29
CN104813445B (zh) 2017-09-22
CN104813445A (zh) 2015-07-29
JP6367213B2 (ja) 2018-08-01
US10535513B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
US9922819B2 (en) Wafer rotation in a semiconductor chamber
TWI645487B (zh) Substrate processing apparatus and substrate processing method
KR20190055259A (ko) 반도체 프로세싱을 위한 웨이퍼 포지셔닝 페데스탈
US10535513B2 (en) Apparatus and methods for backside passivation
TWI447791B (zh) 氮化鋁或氧化鈹的陶瓷覆蓋晶圓
JP7358301B2 (ja) ウエハガス放出のためのプラズマエンハンストアニールチャンバ
KR101139165B1 (ko) Ｔｉ계 막의 성막 방법 및 기억 매체
US20230264238A1 (en) Condition selectable backside gas
TW201619431A (zh) 基板處理裝置、半導體裝置的製造方法及程式
TW202122626A (zh) 用於改進基板上的邊緣薄膜厚度均勻性的處理套件
JP7427031B2 (ja) 高温腐食環境用の基板支持体カバー
US11749555B2 (en) Semiconductor processing system
US20140076849A1 (en) Etching apparatus and etching method
US10546753B2 (en) Method of removing silicon oxide film
TWI658164B (zh) 薄膜封裝處理系統和處理套組
JP6308030B2 (ja) 成膜装置、成膜方法及び記憶媒体
JP2005259902A (ja) 基板処理装置
US11682544B2 (en) Cover wafer for semiconductor processing chamber
JP2006083406A (ja) 基板処理装置、基板載置台および基板処理方法
JP2005064509A (ja) 半導体ウェハ取扱用のロボットのブレード
TW202407871A (zh) 在其表面上具有網格圖案和排氣溝槽的平坦基座
JP2020147828A (ja) フッ化コバルト膜の形成方法及び処理システム
JP2014013841A (ja) 処理方法およびコンデショニング方法