TWI593237B - 頻率控制電路,頻率控制方法以及鎖相迴路電路 - Google Patents
頻率控制電路,頻率控制方法以及鎖相迴路電路 Download PDFInfo
- Publication number
- TWI593237B TWI593237B TW105133745A TW105133745A TWI593237B TW I593237 B TWI593237 B TW I593237B TW 105133745 A TW105133745 A TW 105133745A TW 105133745 A TW105133745 A TW 105133745A TW I593237 B TWI593237 B TW I593237B
- Authority
- TW
- Taiwan
- Prior art keywords
- frequency
- signal
- control
- output signal
- unit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000001514 detection method Methods 0.000 claims description 37
- 238000010586 diagram Methods 0.000 description 16
- 238000004891 communication Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- TUJWIYZCAPMHSA-UHFFFAOYSA-N dipentylphosphoryloxybenzene Chemical compound CCCCCP(=O)(CCCCC)OC1=CC=CC=C1 TUJWIYZCAPMHSA-UHFFFAOYSA-N 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
Description
本案係關於頻率控制電路、頻率控制方法以及鎖相迴路電路,特別係關於不需要運用額外的時脈訊號以控制輸出訊號之頻率的頻率控制電路、頻率控制方法以及鎖相迴路電路。
鎖相迴路(Phase Locked Loop,PLL)電路係為一種運用負回授以產生輸出訊號的控制系統,且輸出訊號係相位鎖定於輸入訊號。鎖相迴路電路係廣泛地使用於各種應用中,例如合成穩定頻率或回復通訊通道中的訊號。
鎖相迴路係廣泛地使用於通訊系統中以回復時脈與資料。一般而言,鎖相迴路電路需要具有額外的時脈訊號,且時脈訊號係用於頻率追蹤迴路。額外的時脈訊號可以由接收發射器所發射的時脈訊號而產生,或由晶片上高精度參考時脈產生器直接產生。然而,由發射器所產生的參考時脈需要另一條通道以進行收發,而由晶片上高精確度參考時脈產生器所產生的參考時脈通常需要消耗更多功率。直接地由隨機資料串流中擷取頻率訊號為另一種於鎖相迴路中提供頻率鎖定的方
法。然而,由於通道衰減,隨機資料輸入訊號中普遍地存在符間干擾(Inter-Symbol Interference,ISI)抖動。因此,如何避免鎖相迴路電路的運作受到輸入訊號的抖動所影響亦是一個重要的議題。
本案揭示的一態樣係關於一種運用於鎖相迴路電路中的頻率控制電路,且此頻率控制電路包含第一頻率控制區塊、第二頻率控制區塊、泵控制單元以及充電泵單元。第一頻率控制區塊用以依據鎖相迴路電路的輸出訊號之頻率而產生第一控制訊號,且第一控制訊號用以控制位於預定頻率區域中的輸出訊號之頻率。第二頻率控制區塊用以依據輸入訊號之頻率與輸出訊號之頻率而產生第二控制訊號,且第二控制訊號用以控制位於目標頻率的輸出訊號之頻率。泵控制單元電性耦接第一頻率控制區塊與第二頻率控制區塊,且泵控制單元用以依據第一控制訊號與第二控制訊號而產生上拉訊號或下拉訊號。充電泵單元電性耦接泵控制單元,且充電泵單元用以產生控制電流以依據上拉訊號而上拉輸出訊號之頻率或依據下拉訊號而下拉輸出訊號之頻率。
本案揭示的另一態樣係關於一種運用於鎖相迴路電路中的頻率控制方法,且此頻率控制方法包含以下步驟:依據鎖相迴路電路的輸出訊號之頻率而產生第一控制訊號,且第一控制訊號用以控制位於預定頻率區域中的輸出訊號之頻率;依據輸入訊號之頻率與輸出訊號之頻率而產生第二控制訊
號,且第二控制訊號用以控制位於目標頻率的輸出訊號之頻率;依據第一控制訊號與第二控制訊號而產生上拉訊號或下拉訊號;以及產生控制電流以依據上拉訊號而上拉輸出訊號之頻率或依據下拉訊號而下拉輸出訊號之頻率。
本案所揭示的又一態樣係關於一種鎖相迴路電路,且此鎖相迴路電路包含電壓控制振盪器、相位控制電路、頻率控制電路。電壓控制振盪器用以產生輸出訊號。相位控制電路電性耦接電壓控制振盪器,且相位控制電路用以依據輸入訊號之相位與輸出訊號之相位而產生第一控制電流。頻率控制電路電性耦接該電壓控制振盪器,且頻率控制電路用以依據輸入訊號之頻率與輸出訊號之頻率而產生第二控制電流。頻率控制電路包含第一頻率控制區塊、第二頻率控制區塊、泵控制單元以及充電泵單元。第一頻率控制區塊用以依據輸出訊號之頻率而產生第一控制訊號,且第一控制訊號用以控制位於預定頻率區域中的輸出訊號之頻率。第二頻率控制區塊用以依據輸入訊號之頻率與輸出訊號之頻率而產生第二控制訊號,且第二控制訊號用以控制位於目標頻率的輸出訊號之頻率。泵控制單元電性耦接第一頻率控制區塊與第二頻率控制區塊,且泵控制單元用以依據第一控制訊號與第二控制訊號而產生上拉訊號或下拉訊號。充電泵單元電性耦接泵控制單元,且充電泵單元用以產生控制電流以依據上拉訊號而上拉輸出訊號之頻率或依據下拉訊號而下拉輸出訊號之頻率。
綜上所述,本案之技術方案與現有技術相比具有明顯的優點和有益效果。藉由應用本案所揭示的技術方案,即
可以不需要運用額外的高精度時脈訊號,從而可以減少鎖相電路的成本。另外,於一些實施例中,控制頻率偵測單元可以有效地避免鎖相迴路電路的運作受輸入訊號的抖動所影響,或於一些實施例中,可以關斷頻率偵測單元以降低功率消耗。
100‧‧‧鎖相迴路電路
110‧‧‧電壓控制振盪器
120‧‧‧相位控制電路
130‧‧‧頻率控制電路
131‧‧‧第一頻率控制區塊
132‧‧‧第二頻率控制區塊
S410、S420、S430、S440‧‧‧步驟
CP1、CP2‧‧‧充電泵單元
CPC‧‧‧泵控制單元
CK‧‧‧時脈產生單元
DU‧‧‧除頻單元
Fc1‧‧‧第一控制訊號
Fc2‧‧‧第二控制訊號
FD‧‧‧頻率偵測單元
FDUP、PDUP‧‧‧上拉訊號
FDDN、PDDN‧‧‧下拉訊號
Fin‧‧‧目標頻率
Fosc‧‧‧時脈訊號之頻率
Fout‧‧‧輸出訊號之頻率
Ic1‧‧‧第一控制電流
Ic2‧‧‧第二控制電流
LPF‧‧‧低通濾波器
N‧‧‧因數
OFF‧‧‧關斷控制單元
OSC‧‧‧時脈訊號
PD‧‧‧相位偵測單元
RU‧‧‧旋轉單元
Vd‧‧‧偵測訊號
Vdiv‧‧‧除頻訊號
Vin‧‧‧輸入訊號
Vout‧‧‧輸出訊號
第1圖為依據本案揭示的實施例所繪製的鎖相迴路電路的示意圖;第2A圖為依據本案揭示的實施例所繪製的頻率偵測單元的偵測原理的示意圖;第2B圖為依據本案揭示的實施例所繪製的頻率偵測單元的偵測原理的示意圖;第2C圖為依據本案揭示的實施例所繪製的頻率偵測單元的偵測原理的示意圖;第2D圖為依據本案揭示的實施例所繪製的頻率偵測單元的偵測原理的示意圖;第2E圖為依據本案揭示的實施例所繪製的第二頻率控制區塊的轉換函數的示意圖;第3圖為依據本案揭示的實施例所繪製的頻率控制的示意圖;以及第4圖為依據本案揭示的實施例所繪製的頻率控制方法的流程圖。
下文是舉實施例配合所附圖式作詳細說明,以更好地理解本案的態樣,但所提供的實施例並非用以限制本揭示所涵蓋的範圍,而結構操作的描述非用以限制其執行的順序,任何由元件重新組合的結構,所產生具有均等功效的裝置,皆為本揭示所涵蓋的範圍。此外,根據業界的標準及慣常做法,圖式僅以輔助說明為目的,並未依照原尺寸作圖,實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同的符號標示來進行說明以便於理解。
在全篇說明書與申請專利範圍所使用的用詞(terms),除有特別註明外,通常具有每個用詞使用在此領域中、在此揭示的內容中與特殊內容中的平常意義。某些用以描述本案揭示的用詞將於下或在此說明書的別處討論,以提供本領域技術人員在有關本案揭示的描述上額外的引導。
此外,在本案中所使用的用詞『包含』、『包括』、『具有』、『含有』等等,均為開放性的用語,即意指『包含但不限於』。
於本案中,當一元件被稱為『連接』或『耦接』時,可指『電性連接』或『電性耦接』。『連接』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外,雖然本案中使用『第一』、『第二』、...等用語描述不同元件,該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明,否則該用語並非特別指稱或暗示次序或順位,亦非用以限定本案。
請先參閱第1圖,第1圖為依據本案揭示的一實施例所繪製的鎖相迴路電路100的示意圖。鎖相迴路電路100可以運用於通訊系統中,且鎖相迴路電路100亦可以運用於其他需要相位鎖定與頻率鎖定的應用中,但本案並不侷限於此。鎖相迴路電路100包含電壓控制振盪器110、相位控制電路120以及頻率控制電路130。
如第1圖所示,電壓控制振盪器110用以產生輸出訊號Vout。相位控制電路120電性耦接電壓控制振盪器130,且相位控制電路120用以依據輸入訊號Vin之相位與輸出訊號Vout之相位而產生第一控制電流Ic1。頻率控制電路130電性耦接電壓控制振盪器110,且頻率控制電路130用以依據輸入訊號Vin之頻率與輸出訊號Vout之頻率而產生第二控制電流Ic2。換句話說,於此實施例中,可以將相位控制電路120視為相位追蹤迴路,並可以運用第一控制電流Ic1以讓輸出訊號Vout之相位與輸入訊號Vin之相位保持一致。另一方面,可以將頻率控制電路130視為頻率追蹤迴路,並可以運用第二控制電流Ic2以讓輸出訊號Vout之頻率與輸入訊號Vin之頻率保持一致。
更進一步說明,相位控制電路120包含相位偵測單元PD與充電泵單元CP1。相位偵測單元PD比較輸出訊號Vout之相位與輸入訊號Vin之相位,隨後,相位偵測單元PD依據比較結果而產生上拉訊號PDUP或下拉訊號PDDN。舉例而言,若輸出訊號Vout之相位領先輸入訊號Vin之相位,則相位偵測單元PD產生下拉訊號PDDN至充電泵單元CP1以減少第一控制電流Ic1。若輸出訊號Vout之相位落後輸入訊號Vin之相位,則相位偵測單元PD產生上拉訊號PDUP至充電泵單元CP1以增加第一控制電流Ic1。
頻率控制電路130包含第一頻率控制區塊131、第二頻率
控制區塊132、泵控制單元CPC以及充電泵單元CP2。第一頻率控制區塊131用以依據輸出訊號Vout之頻率而產生第一控制訊號Fc1,且第一控制訊號Fc1用以控制位於預定頻率區域中的輸出訊號Vout之頻率。第二頻率控制區塊132用以依據輸入訊號Vin之頻率與輸出訊號Vout之頻率而產生第二控制訊號Fc2,且第二控制訊號Fc2用以控制位於目標頻率的輸出訊號Vout之頻率。泵控制單元CPC電性耦接第一頻率控制區塊131與第二頻率控制區塊132,且泵控制單元CPC用以依據第一控制訊號Fc1與第二控制訊號Fc2而產生上拉訊號FDUP或下拉訊號FDDN。充電泵單元CP2電性耦接泵控制單元CPC,且充電泵單元CP2用以產生第二控制電流Ic2以依據上拉訊號FDUP而上拉輸出訊號之頻率Vout或依據下拉訊號FDDN而下拉輸出訊號Vout之頻率。
更進一步說明,於此實施例中,可以將第一頻率控制區塊131視為粗調控制器,並運用粗調控制器以控制位於預定頻率區域中的輸出訊號Vout之頻率。隨後,可以將第二頻率控制區塊132視為微調控制器,並運用微調控制器以控制位於目標頻率的輸出訊號Vout之頻率。因此,第一頻率控制區塊131與第二頻率控制區塊132可以讓輸出訊號Vout之頻率與輸入訊號Vin之頻率精確地保持一致。如第1圖所示,泵控制單元CPC產生上拉訊號FDUP與下拉訊號FDDN至充電泵單元CP2以為低通濾波器LPF進行充電/放電。另外,充電泵單元CP1與充電泵單元CP2電性耦接低通濾波器LPF,且低通濾波器LPF電性耦接電壓控制振盪器110。舉例而言,若預定頻率為1GHz並假設頻率偏差值為5%,則預定頻率區域為0.95GHz~1.05GHz。因此,若輸出訊號Vout之頻率並非位於0.95GHz~1.05GHz(如,1.2GHz),則產生第一控制訊號Fc1至泵控制單元CPC,並產生下拉訊號FDDN至充電泵單元CP2以減
少第二控制電流Ic2,從而下拉輸出訊號Vout之頻率。於此方案中,若輸出訊號Vout之頻率低於0.95GHz(如,0.8GHZ),則產生第一控制訊號Fc1至泵控制單元CPC,並產生上拉訊號FDUP至充電泵單元CP2以增加第二控制電流Ic2,從而上拉輸出訊號Vout之頻率。應瞭解到,上述數值僅用以例示性地說明本案的實現方式之一且可以任意地為其他的數值所替換,並非用以限制本案。
於一些實施例中,第一頻率控制區塊131包含時脈產生單元CK、除頻單元DU以及旋轉單元RU。時脈產生單元CK用以產生時脈訊號OSC,且時脈訊號OSC之頻率係表示為Fosc。舉例而言,若時脈訊號之頻率Fosc為10MHz且因數N為100,則預定頻率為1GHz,且預定頻率係等於時脈訊號之頻率Fosc乘以因數N。除頻單元DU用以為依據因數N而為輸出訊號Vout之頻率進行除頻以產生除頻訊號Vdiv。旋轉單元RU電性耦接除頻單元DU與時脈產生單元CK。當除頻訊號Vdiv之頻率與時脈訊號OSC之頻率之間的差值大於相應於預定頻率區域的預定值時,旋轉單元RU用以產生第一控制訊號Fc1。
於此實施例中,時脈產生單元CK可以為除了高精度以外任意類型的時脈產生器(如,低功率RC振盪器)。舉例而言,若低功率RC振盪器的精度為±3%,則當預定頻率區域為較預定頻率多3%之值與較預定頻率少3%之值之間的區域時,即可以確保目標頻率位於預定頻率區域中。然而,對於通訊應用而言,輸出訊號Vout之頻率(~GHz)可能遠高於時脈訊號OSC之頻率。因此,除頻單元DU依據因數N而為輸出訊號Vout之頻率進行除頻以取得除頻訊號Vdiv,且除頻訊號Vdiv之頻率相當地接近時脈訊號OSC之頻率。舉例而言,若時脈訊號OSC之頻率為10MHz,輸出訊號Vout之頻率為1.2GHz且因數N為100,則可
以取得具有12MHz之頻率的除頻訊號Vdiv。因此,旋轉單元RU可以取得除頻訊號Vdiv之頻率與時脈訊號OSC之頻率之間的差值(如,2MHz)。綜上所述,若輸出訊號Vout之預定頻率區間為0.95GHz~1.05GHz,且1.2GHz並非位於預定頻率區域中,於此實施例中,則旋轉單元RU可以判斷除頻訊號Vdiv是否位於(0.95GHz~1.05GHz)/100=(9.5MHz~10.5MHz)中。換句話說,旋轉單元RU判斷差值2MHz是否大於0.5MHz。就結果而言,12MHz並非位於9.5MHz~10.5MHz(或2MHz大於0.5MHz),從而旋轉單元RU可以產生第一控制訊號Fc1至泵控制單元CPC以下拉輸出訊號Vout之頻率。相似地,上述數值僅用以例示性地說明本案的實現方式之一且可以任意地為其他的數值所替換,並非用以限制本案。
請繼續參閱第1圖,第二頻率控制區塊132包含頻率偵測單元FD。頻率偵測單元FD用以依據輸出訊號Vout之頻率而產生偵測訊號Vd,並由輸入訊號之多個連續點位於異相區域中之持續時間而擷取輸出訊號Vout與輸入訊號Vin之間的頻率偏差值。
更進一步說明,請再參閱第2A~2D圖,第2A~2D為依據本案揭示的實施例所繪製的頻率偵測單元FD的偵測原理的示意圖,且第2E圖為依據本案揭示的實施例所繪製的第二頻率控制區塊的轉換函數的示意圖。如第2A圖所示,偵測訊號Vd之波形、輸出訊號Vout之波形以及輸入訊號Vin之波形位於第2A圖的上半部。偵測訊號Vd與輸出訊號Vout之間具有相位差值,因而,偵測訊號Vd與輸出訊號Vout之間具有異相區域(如陰影區域所示)。因此,若輸出訊號Vout之頻率位於或鎖定於輸入訊號Vin之頻率,則輸入訊號Vin之上升邊緣或下降邊緣將會持續地位於偵測訊號Vd與輸出訊號Vout
之間的同相區域中。
換句話說,若運用座標符號(0,0)、(0,1)、(1,0)以及(1,1)以描述輸入訊號Vin之波邊緣的位置,則第一數字代表偵測訊號Vd之電壓位準,第二數字代表輸出訊號Vout之電壓位準。若輸出訊號Vout之頻率位於或鎖定於輸入訊號Vin之頻率,則輸入訊號Vin之上升邊緣或下降邊緣將持續地位於區域(0,0)或區域(1,1)中。
偵測訊號Vd、輸出訊號Vout以及輸入訊號Vin之間的關係可以繪製為如第2A圖的下半部所示的圓形圖。由此可知,圓形圖中的陰影區域係對應於偵測訊號Vd與輸出訊號Vout之間的異相區域(如,區域(1,0)或區域(0,1))。圓形圖中的非陰影區域係對應於偵測訊號Vd與輸出訊號Vout之間的同相區域(如,區域(1,1)或區域(0,0))。圓形圖中的點代表輸入訊號Vin之波邊緣的位置,且第一數字代表偵測訊號Vd之電壓位準。應瞭解到,於此實施例中,圓形圖中的一個週期代表相位角度180°或輸入訊號Vin的一個單位間距。更進一步說明,由位置A上的波形追蹤至位置B上的波形將依序地通過區域(1,1)、區域(1,0)、區域(0,0)以及區域(0,1),且其係等於在圓形圖上追蹤兩個完整的週期。換句話說,第一週期係由圓形圖中的非陰影區域(代表(1,1))追蹤至圓形圖中的陰影區域(代表(1,0)),而第二周期係由圓形圖中的非陰影區域(代表(0,0))追蹤至圓形圖中的陰影區域(代表(0,1))。
於一些實施例中,鎖相迴路的輸入訊號Vin為隨機資料串流,且隨機資料串流係由通訊系統中的有損通道所形成,因此,輸入訊號Vin中可能具有較大的抖動(如第2B圖所示)。由此可知,儘管輸入訊號Vin之波邊緣未集中但仍分布於偵測訊號Vd與輸出訊號Vout之間的同相區域中,因而,輸出訊號Vout之頻率將不會改變並仍位於或
鎖定於輸入訊號Vin之頻率,且輸出訊號Vout之頻率不會受到輸入訊號Vin中的抖動所影響。
另一方面,若輸出訊號Vout之頻率並非位於或鎖定於輸入訊號Vin之頻率,輸入訊號Vin之部分的上升邊緣或下降邊緣將位於偵測訊號Vd與輸出訊號Vout之間的異相區域中(如第2C圖與第2D圖所示)。由此可知,第2C圖與第2D圖之間的差異為第2D圖中的點的密度遠高於第2C圖,且其代表第2C圖中的輸出訊號Vout之頻率與輸入訊號Vin之頻率之間的差異遠高第2D圖。陰影區域中的連續點的數量係正比於輸入訊號Vin停留於陰影區域中的時間。輸入訊號Vin停留於陰影區域中的持續時間可以代表輸出訊號Vout與輸入訊號Vin之間的頻率偏差值。輸入訊號Vin停留於陰影區域中的持續時間越長,頻率偏差值越小。頻率偵測單元FD可以依據陰影區域中的連續點的數量而調整第二控制訊號Fc2直到陰影區域中不具有任何點(意即頻率鎖定)。頻率偵測單元FD將輸出訊號Vout與輸入訊號Vin之間的頻率偏差值轉換為第二控制訊號Fc2之脈衝寬度(如第2E圖所示)。舉例而言,第二頻率控制區塊132用以接收輸出訊號Vout與輸入訊號Vin,並比較輸出訊號Vout與輸入訊號Vin之間的頻率偏差值以產生第二控制訊號Fc2。充電泵單元CP2為低通濾波器LPF進行充電/放電的充電/放電持續時間係依據第二控制訊號Fc2之脈衝寬度而決定,從而調整輸出訊號Vout之頻率。換句話說,充電/放電持續時間係相關於輸出訊號Vout與輸入訊號Vin之間的的頻率偏差值。因此,如第2E圖所示,每一輸出訊號Vout與輸入訊號Vin之間的的頻率偏差值係轉換為相應的第二控制訊號Fc2之脈衝寬度,且第二頻率控制區塊132的轉換函數係為對稱函數。換句話說,當不同的輸出訊號Vout與輸入訊號Vin之間的頻率偏差值具有相同的
絕對值時,此些頻率偏差值係轉換成相同的第二控制訊號Fc2之脈衝寬度。因此,在上述兩種條件下,頻率偵測單元FD將產生第二控制訊號Fc2以上拉或下拉輸出訊號Vout之頻率。藉由應用本案所揭示之技術方案,即可以不需要運用額外的時脈訊號,從而可以減少鎖相電路的成本。
於一些實施例中,頻率偵測單元FD更用以控制偵測訊號Vd以依據第一控制訊號Fc1而改變偵測訊號Vd與輸出訊號Vout之間的相位差值。換句話說,可以產生與輸出訊號Vout之間具有其他的相位差值的偵測訊號Vd,從而調整異相區域或圓形圖中陰影區域的大小。
更進一步說明,請參閱第3圖,第3圖為依據本案揭示的一實施例所繪製的頻率控制的示意圖。由此可知,輸出訊號Vout之頻率係表示為Fout,且Fosc代表時脈訊號OSC之頻率。Fin代表目標頻率,N*Fosc代表預定頻率,且0.95*N*Fosc~1.05*N*Fosc代表預定頻率區域。首先,於時間t0時,第一頻率控制區塊131控制輸出訊號之頻率Fout以讓輸出訊號之頻率Fout位於預定頻率區域0.95*N*Fosc~1.05*N*Fosc,隨後,第二頻率控制區塊132控制輸出訊號之頻率Fout以讓輸出訊號之頻率Fout位於目標頻率Fin。然而,如第2E圖所示,第二頻率控制區塊132僅能將頻率偏差值轉換為第二控制訊號Fc2,意即第二頻率控制區塊132不具有擷取正確的頻率調整方向的機制。因此,第一頻率控制區塊131用以將頻率偏差值轉換為第一控制訊號Fc1,意即第一頻率控制區塊131提供擷取正確的頻率調整方向的機制。換句話說,當泵控制單元CPC首次接收到第二控制訊號Fc2時,第二控制訊號Fc2可能具有用於泵控制單元CPC的預設設定。於此實施
例中,以用於泵控制單元CPC的預設設定來產生上拉訊號FDUP。因此,於時間週期t0~t1時,輸出訊號之頻率Fout增加至1.05*N*Fosc,第一頻率控制區塊131於時間t1時產生第一控制訊號Fc1至泵控制單元CPC以避免輸出訊號之頻率Fout位於預定頻率區域0.95*N*Fosc~1.05*N*Fosc以外,且泵控制單元CPC產生下拉訊號FDDN。因而,於時間周期t1~t2時,頻率偵測單元FD持續地輸出第二控制訊號Fc2,且輸出訊號之頻率Fout由1.05*N*Fosc減少至Fin。應瞭解到,輸出訊號之頻率Fout應該於時間t2時停止並位於目標頻率Fin,然而,於此實施例中,一開始便假設偵測訊號Vd與輸出訊號Vout之間具有相當大的相位差值,因而,異相區域或圓形圖中具有相當大的陰影區域。因此,若輸入訊號Vin中具有相當大的抖動(如第2B圖所示),則頻率偵測單元FD將偵測到輸入訊號Vin之部分的波邊緣係位於異相區域中,且頻率偵測單元FD將不會停止輸出第二控制訊號Fc2。就結果而言,於時間周期t2~t3時,輸出訊號之頻率Fout持續地由Fin減少至0.95*N*Fosc。相似地,第一頻率控制區塊131於時間t3時產生第一控制訊號Fc1至泵控制單元CPC以避免輸出訊號之頻率Fout位於預定頻率區域0.95*N*Fosc~1.05*N*Fosc以外,且泵控制單元CPC產生上拉訊號FDUP。於此實施例中,於時間t3時,頻率偵測單元FD更用以控制偵測訊號Vd以依據第一控制訊號Fc1而改變偵測訊號Vd與輸出訊號Vout之間的相位差值。換句話說,於時間t3時,頻率偵測單元FD改變偵測訊號Vd,藉以取得與輸出訊號Vout之間具有較小的相位偏差值的偵測訊號Vd,因而,異相區域或圓形圖中具有較小的陰影區域。因此,於時間t3後,輸出訊號之頻率Fout不僅可以由0.95*N*Fosc增加至Fin,更可以於時間t3後至時間t4前穩定地位於目標頻率Fin。因而,於一些實
施例中,控制頻率偵測單元可以有效地避免鎖相迴路電路的運作受到輸入訊號的抖動所影響。
於一些實施例中,第二頻率控制區塊132更包含關斷控制單元OFF。當輸出訊號Vout之頻率係位於目標頻率時,頻率偵測單元FD更用以產生至少一停止訊號至關斷控制單元OFF,且關斷控制單元OFF用以計算至少一停止訊號之連續計數值。當至少一停止訊號之連續計數值大於預定計數值時,關斷控制單元OFF關斷頻率偵測單元FD。換句說話,若輸出訊號之頻率Fout係穩定地位於或鎖定於輸入訊號Vin之頻率,則頻率偵測單元FD便不再需要持續地運作而讓能量損失。因此,於此實施例中,若輸出訊號之頻率Fout係穩定地位於或鎖定於輸入訊號Vin之頻率,則頻率偵測單元FD可以傳送至少一停止訊號至關斷控制單元OFF。當至少一停止訊號之連續計數值(如,連續計數值6)大於預定計數值(如,5)時,關斷控制單元OFF可以關斷頻率偵測單元FD。於一些實施例中,關斷控制單元OFF依據重置訊號而啟動頻率偵測單元FD。於一些實際的應用中,在關斷頻率偵測單元FD後,可以依據重置訊號以重新啟動頻率偵測單元FD。因而,於一些實施例中,可以關斷頻率偵測單元OFF以降低功率消耗。
請參閱第4圖,第4圖為依據本案揭示的一實施例所繪製的頻率控制方法400的流程圖。頻率控制方法400可以由頻率控制電路130(如第1圖所示)所實施,但本案並不以此為限。為了方便並清楚地瞭解頻率控制方法400,於此假設頻率控制方法400係由頻率控制電路130(如第1圖所示)所實施。
首先,頻率控制方法400進行步驟410,步驟410為依據鎖相迴路電路之輸出訊號之頻率而產生第一控制訊號,且第一控制訊
號用以控制位於預定頻率區域中的輸出訊號之頻率。
而後,頻率控制方法進行步驟420,步驟420為依據輸入訊號之頻率與輸出訊號之頻率而產生第二控制訊號,且第二控制訊號用以控制位於目標頻率的輸出訊號之頻率。於一實施例中,頻率控制訊號400同時地進行步驟410與步驟420,即依據輸入訊號之頻率與輸出訊號之頻率而產生第一控制訊號與第二控制訊號。
接著,頻率控制方法進行步驟430,步驟430為依據第一控制訊號與第二控制訊號而產生上拉訊號或下拉訊號。
然後,頻率控制方法進行步驟440,步驟440為產生控制電流以依據上拉訊號而上拉輸出訊號之頻率或依據下拉訊號而下拉輸出訊號之頻率。藉由應用本案所揭示之技術方案,即可以不需要運用額外的時脈訊號,從而可以減少鎖相電路的成本。
儘管上述說明包含示範性操作,但實際的操作並不需要依照所示的操作順序進行。實際的操作可以依據本案所揭示的實施例的精神與範圍而適當地增加、替換、改變與/或刪除。
藉由應用本案所揭示的技術方案,即可以不需要運用額外的高精度時脈訊號,從而可以減少鎖相電路的成本。另外,於一些實施例中,控制頻率偵測單元可以有效地避免鎖相迴路電路的運作受輸入訊號的抖動所影響,或於一些實施例中,可以關斷頻率偵測單元以降低功率消耗。
技術領域通常知識者可以容易理解到揭示的實施例實現一或多個前述舉例的優點。閱讀前述說明書之後,技術領域通常知識者將有能力對如同此處揭示內容作多種類的更動、置換、等效物以及多種其他實施例。因此本案之保護範圍
當視申請專利範圍所界定者與其均等範圍為主。
100‧‧‧鎖相迴路電路
110‧‧‧電壓控制振盪器
120‧‧‧相位控制電路
130‧‧‧頻率控制電路
131‧‧‧第一頻率控制區塊
132‧‧‧第二頻率控制區塊
CP1、CP2‧‧‧充電泵單元
CPC‧‧‧泵控制單元
CK‧‧‧時脈產生單元
DU‧‧‧除頻單元
Fc1‧‧‧第一控制訊號
Fc2‧‧‧第二控制訊號
FD‧‧‧頻率偵測單元
FDUP、PDUP‧‧‧上拉訊號
FDDN、PDDN‧‧‧下拉訊號
Ic1‧‧‧第一控制電流
Ic2‧‧‧第二控制電流
LPF‧‧‧低通濾波器
OFF‧‧‧關斷控制單元
OSC‧‧‧時脈訊號
PD‧‧‧相位偵測單元
RU‧‧‧旋轉單元
Vdiv‧‧‧除頻訊號
Vin‧‧‧輸入訊號
Vout‧‧‧輸出訊號
Claims (14)
- 一種頻率控制電路,運用於一鎖相迴路電路中,該頻率控制電路包含:一第一頻率控制區塊,用以依據該鎖相迴路電路的一輸出訊號之頻率而產生一第一控制訊號,其中該第一控制訊號用以控制位於一預定頻率區域中的該輸出訊號之頻率;一第二頻率控制區塊,用以依據一輸入訊號之頻率與該輸出訊號之頻率而產生一第二控制訊號,其中該第二控制訊號用以控制位於一目標頻率的該輸出訊號之頻率,其中該第二頻率控制區塊包含一頻率偵測單元與一關斷控制單元,當該輸出訊號之頻率位於該目標頻率時,該頻率偵測單元更用以產生至少一停止訊號至該關斷控制單元,且該關斷控制單元用以計算該至少一停止訊號之連續計數值,當該至少一停止訊號之該連續計數值大於一預定計數值時,該關斷控制單元關斷該頻率偵測單元;一泵控制單元,電性耦接該第一頻率控制區塊與該第二頻率控制區塊,其中該泵控制單元用以依據該第一控制訊號與該第二控制訊號而產生一上拉訊號或一下拉訊號;以及一充電泵單元,電性耦接該泵控制單元,其中該充電泵單元用以產生一控制電流以依據該上拉訊號而上拉該輸出訊號之頻率或依據該下拉訊號而下拉該輸出訊號之頻率。
- 如請求項1所述之頻率控制電路,其中該第一頻率控制區塊包含:一時脈產生單元,用以產生一時脈訊號; 一除頻單元,用以依據一因數而為該輸出訊號之頻率進行除頻以產生一除頻訊號;以及一旋轉單元,電性耦接該除頻單元與該時脈產生單元,其中當該除頻訊號之頻率與該時脈訊號之頻率之間的差值大於相應於該預定頻率區域的一預定值時,該旋轉單元用以產生該第一控制訊號。
- 如請求項1所述之頻率控制電路,其中該頻率偵測單元用以依據該輸出訊號之頻率而產生一偵測訊號,並由該輸入訊號之複數連續點位於異相區域中之持續時間而擷取該輸出訊號與該輸入訊號之間的頻率偏差值。
- 如請求項1所述之頻率控制電路,其中該關斷控制單元依據一重置訊號而啟動該頻率偵測單元。
- 如請求項3所述之頻率控制電路,其中該頻率偵測單元更用以依據該第一控制訊號而控制該偵測訊號以改變該偵測訊號與該輸出訊號之間的一相位差值。
- 一種頻率控制方法,運用於一鎖相迴路電路中,該頻率控制方法包含:依據該鎖相迴路電路的一輸出訊號之頻率而產生一第一控制訊號,其中該第一控制訊號用以控制位於一預定頻率區域中的該輸出訊號之頻率;依據一輸入訊號之頻率與該輸出訊號之頻率而產生一第 二控制訊號,其中該第二控制訊號用以控制位於一目標頻率的該輸出訊號之頻率;依據該第一控制訊號與該第二控制訊號而產生一上拉訊號或一下拉訊號;以及產生一控制電流以依據該上拉訊號而上拉該輸出訊號之頻率或依據該下拉訊號而下拉該輸出訊號之頻率;其中,該頻率控制方法更包含:當該輸出訊號之頻率位於該目標頻率時,產生至少一停止訊號;計算該至少一停止訊號之連續計數值;以及當該至少一停止訊號之該連續計數值大於一預定計數值時,產生一關斷訊號。
- 如請求項6所述之頻率控制方法,其中產生該第一控制訊號包含:產生一時脈訊號;依據一因數而為該輸出訊號之頻率進行除頻以產生一除頻訊號;以及當該除頻訊號之頻率與該時脈訊號之頻率之間的差值大於相應於該預定頻率區域的一預定值時,產生該第一控制訊號。
- 如請求項6所述之頻率控制方法,其中產生該第二控制訊號包含:依據該輸出訊號之頻率而產生一偵測訊號;以及 由該輸入訊號之複數連續點位於異相區域中之持續時間而擷取該輸出訊號與該輸入訊號之間的頻率偏差值。
- 如請求項8所述之頻率控制方法,更包含:依據該第一控制訊號而控制該偵測訊號以改變該偵測訊號與該輸出訊號之間的相位差值。
- 一種鎖相迴路電路,包含:一電壓控制振盪器,用以產生一輸出訊號;一相位控制電路,電性耦接該電壓控制振盪器,並用以依據一輸入訊號之相位與該輸出訊號之相位而產生一第一控制電流;一頻率控制電路,電性耦接該電壓控制振盪器,並用以依據該輸入訊號之頻率與該輸出訊號之頻率而產生一第二控制電流,其中該頻率控制電路包含:一第一頻率控制區塊,用以依據該輸出訊號之頻率而產生一第一控制訊號,其中該第一控制訊號用以控制位於一預定頻率區域中的該輸出訊號之頻率;一第二頻率控制區塊,用以依據該輸入訊號之頻率與該輸出訊號之頻率而產生一第二控制訊號,其中該第二控制訊號用以控制位於一目標頻率的該輸出訊號之頻率,其中該第二頻率控制區塊包含一頻率偵測單元與一關斷控制單元,當該輸出訊號之頻率位於該目標頻率時,該頻率偵測單元更用以產生至少一停止訊號至該關斷控制單元,且該關斷控制單元用以計算該至少一停止訊號之連續 計數值,當該至少一停止訊號之該連續計數值大於一預定計數值時,該關斷控制單元關斷該頻率偵測單元;一泵控制單元,電性耦接該第一頻率控制區塊與該第二頻率控制區塊,其中該泵控制單元用以依據該第一控制訊號與該第二控制訊號而產生一上拉訊號或一下拉訊號;以及一充電泵單元,電性耦接該泵控制單元,其中該充電泵單元用以產生一控制電流以依據該上拉訊號而上拉該輸出訊號之頻率或依據該下拉訊號而下拉該輸出訊號之頻率。
- 如請求項10所述之鎖相迴路電路,其中該第一頻率控制區塊包含:一時脈產生單元,用以產生一時脈訊號一除頻單元,用以依據一因數而為該輸出訊號之頻率進行除頻以產生一除頻訊號;以及一旋轉單元,電性耦接該除頻單元與該時脈產生單元,其中當該除頻訊號之頻率與該時脈訊號之頻率之間的差值大於相應於該預定頻率區域的一預定值時,該旋轉單元用以產生該第一控制訊號。
- 如請求項10所述之鎖相迴路電路,其中該頻率偵測單元用以依據該輸出訊號之頻率而產生一偵測訊號,並由該輸入訊號之複數連續點位於異相區域中之持續時間而擷取該輸出訊號與該輸入訊號之間的頻率偏差值。
- 如請求項10所述之鎖相迴路電路,其中該關斷控制單元依據一重置訊號而啟動該頻率偵測單元。
- 如請求項12所述之鎖相迴路電路,其中該頻率偵測單元更用以依據該第一控制訊號而控制該偵測訊號以改變該偵測訊號與該輸出訊號之間的一相位差值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/191,509 | 2016-06-23 | ||
US15/191,509 US9722832B1 (en) | 2016-06-23 | 2016-06-23 | Frequency control circuit, frequency control method and phase locked loop circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI593237B true TWI593237B (zh) | 2017-07-21 |
TW201810952A TW201810952A (zh) | 2018-03-16 |
Family
ID=59382749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105133745A TWI593237B (zh) | 2016-06-23 | 2016-10-19 | 頻率控制電路,頻率控制方法以及鎖相迴路電路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9722832B1 (zh) |
CN (1) | CN107547084B (zh) |
TW (1) | TWI593237B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020061901A1 (zh) * | 2018-09-27 | 2020-04-02 | 深圳市傲科光电子有限公司 | 一种低功耗时钟数据恢复电路及接收机 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3176331B2 (ja) * | 1997-10-15 | 2001-06-18 | 山形日本電気株式会社 | Pll回路 |
US6680887B2 (en) | 2000-05-15 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Optical disk apparatus and PLL circuit |
US6993107B2 (en) * | 2001-01-16 | 2006-01-31 | International Business Machines Corporation | Analog unidirectional serial link architecture |
US6803827B1 (en) * | 2003-04-09 | 2004-10-12 | Analog Devices, Inc. | Frequency acquisition system |
US7161443B2 (en) * | 2004-09-30 | 2007-01-09 | Broadcom Corporation | Temperature compensated crystal oscillator |
US7680232B2 (en) * | 2005-01-21 | 2010-03-16 | Altera Corporation | Method and apparatus for multi-mode clock data recovery |
US7323944B2 (en) * | 2005-04-11 | 2008-01-29 | Qualcomm Incorporated | PLL lock management system |
US20070140399A1 (en) * | 2005-12-20 | 2007-06-21 | International Business Machines Corporation | Phase-locked loop |
TWI323560B (en) | 2006-11-01 | 2010-04-11 | Princeton Technology Corp | Loop system capable of auto-calibrating oscillating frequency range and related method |
JP2011120106A (ja) * | 2009-12-04 | 2011-06-16 | Rohm Co Ltd | クロックデータリカバリ回路 |
JP5711949B2 (ja) * | 2010-12-03 | 2015-05-07 | ローム株式会社 | シリアルデータの受信回路、受信方法およびそれらを用いたシリアルデータの伝送システム、伝送方法 |
US8457269B2 (en) * | 2011-10-27 | 2013-06-04 | Ncku Research And Development Foundation | Clock and data recovery (CDR) architecture and phase detector thereof |
US9237004B2 (en) | 2013-09-16 | 2016-01-12 | Himax Technologies Limited | Clock data recovery circuit |
-
2016
- 2016-06-23 US US15/191,509 patent/US9722832B1/en active Active
- 2016-10-19 TW TW105133745A patent/TWI593237B/zh active
-
2017
- 2017-03-08 CN CN201710133607.0A patent/CN107547084B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW201810952A (zh) | 2018-03-16 |
CN107547084A (zh) | 2018-01-05 |
US9722832B1 (en) | 2017-08-01 |
CN107547084B (zh) | 2021-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7558311B2 (en) | Spread spectrum clock generator and method for generating a spread spectrum clock signal | |
US8724765B2 (en) | Locking system and method thereof | |
US7719329B1 (en) | Phase-locked loop fast lock circuit and method | |
US7446578B2 (en) | Spread spectrum clock generator | |
TWI429199B (zh) | 產生參考時脈訊號的方法及資料收發系統 | |
US20050200391A1 (en) | Controlling a voltage controlled osillator in a bang-bang phase locked loop | |
US8786329B1 (en) | Method for doubling the frequency of a reference clock | |
JP2006119123A (ja) | 位相差検出装置 | |
JP2011040943A (ja) | 位相ロックループ回路 | |
JP2000278124A (ja) | Pll回路 | |
CN112134558A (zh) | 具有锁频环的全数字锁相环(adpll) | |
CN110708061A (zh) | 一种全数字亚采样锁相环及其频率范围锁定方法 | |
CN116805865A (zh) | 通过数字锁相环中的时间-数字转换器进行独立时钟控制的数字环路滤波器 | |
TWI484758B (zh) | 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法 | |
KR102376745B1 (ko) | 위상 고정 루프 및 그것의 동작 방법 | |
TWI593237B (zh) | 頻率控制電路,頻率控制方法以及鎖相迴路電路 | |
US9966963B2 (en) | Frequency synthesizer | |
JP7346379B2 (ja) | 位相同期回路 | |
CN115149906A (zh) | 基于模拟反馈的占空比矫正的倍频器 | |
US7443251B2 (en) | Digital phase and frequency detector | |
JP2009272766A (ja) | 位相比較器、位相同期回路及び位相比較制御方法 | |
US7847641B2 (en) | Digital phase and frequency detector | |
KR101656759B1 (ko) | 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기 및 그 구동방법 | |
JP6453541B2 (ja) | クロック生成回路 | |
TW561694B (en) | Phase locked loop operating method and apparatus |