JP2006119123A

JP2006119123A - 位相差検出装置

Info

Publication number: JP2006119123A
Application number: JP2005253888A
Authority: JP
Inventors: Masahiro Ishida; 雅裕石田; Kiyotaka Ichiyama; 清隆一山; Takahiro Yamaguchi; 隆弘山口; Sooma Mani; ソーママニ
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2004-10-22
Filing date: 2005-09-01
Publication date: 2006-05-11
Also published as: US20060087346A1; DE102005049219A1

Abstract

【課題】回路内部で発生するジッタ成分を小さくすることができる位相差検出装置を提供する。
【解決手段】第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、第１入力信号を２分周した第１分周信号を、第１入力信号の全ての立ち上がりエッジが、第１分周信号の立ち上がりエッジ又は立ち下がりエッジのいずれかと対応するように生成する第１分周器と、第２入力信号を２分周した第２分周信号を、第１分周信号とエッジが対応するように生成する第２分周器と、第１分周信号における立ち上がりエッジと、第２分周信号において当該立ち上がりエッジと対応するエッジとの間の位相差を検出する第１位相検出器と、第１分周信号における立ち下がりエッジと、第２分周信号において当該立ち下がりエッジと対応するエッジとの間の位相差を検出する第２位相検出器とを備える位相差検出装置を提供する。
【選択図】図５

Description

本発明は、本発明は、入力される２つの信号間の位相差を検出する位相差検出装置に関する。特に、高周波数の信号間の位相差を検出するための位相差検出装置に関する。

従来、入力される２つの信号間の位相差を検出する位相検出器として、例えば２つのフリップフロップを用いた回路が知られている。図１は、従来の位相検出器３００の構成の一例を示す図である。位相検出器３００は、第１入力信号を動作クロックとして受け取る第１フリップフロップ３１０と、第２入力信号を動作クロックとして受け取る第２フリップフロップ３２０と、論理積回路３３０を備える。

第１フリップフロップ３１０及び第２フリップフロップ３２０のデータ入力には論理値１が入力される。論理積回路３３０は、第１フリップフロップ３１０のデータ出力と、第２フリップフロップ３２０のデータ出力との論理積を生成し、第１フリップフロップ３１０及び第２フリップフロップ３２０のリセット端子に入力する。このような構成により、第１フリップフロップ３１０は、第１入力信号の立ち上がりエッジが第２入力信号の立ち上がりエッジより進んでいる場合に、当該位相差に応じたパルス幅の位相差信号ＵＰを出力する。また、第２フリップフロップ３２０は、第１入力信号の立ち上がりエッジが第２入力信号の立ち下がりエッジより遅れている場合に、当該位相差に応じたパルス幅の位相差信号ＤＯＷＮを出力する。

図２は、従来の位相検出器３００の構成の他の例を示す図である。このような構成の位相検出器３００も、図１において説明した位相検出器３００と同様に、第１入力信号及び第２入力信号の位相差に応じたパルス幅の位相差信号ＵＰ及び位相差信号ＤＯＷＮを出力する。

図３は、位相検出器３００の入出力信号の一例を示す図である。図３に示すように、位相検出器３００は、第１入力信号の立ち上がりエッジの位相が、第２入力信号の立ち下がりエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅の位相差信号ＵＰを出力し、遅れている場合に、当該位相差に応じたパルス幅の位相差信号ＤＯＷＮを出力する。このような位相検出器３００は、入力信号の１周期分の位相進みから、１周期分の位相遅れまでを検出する。

また、このような位相検出器３００は、例えばＰＬＬ（Phase-Locked Loop）や、ＤＬＬ(Delay-Locked Loop）において、発振周波数を安定させるために用いられている。この場合、位相検出器３００は、基準クロックと電圧制御発振器の発振信号との位相差に基づいて位相差信号を生成し、当該位相差信号に基づいて電圧制御発振器の発振周波数を制御することにより、精度のよい発振信号を生成させている。

現在、関連する特許文献等は認識していないので、その記載を省略する。

しかし、このような構成の位相検出器３００は動作周波数に限界があり、位相比較を行うことのできる入力信号の周波数に限界がある。また、入力信号の周波数が高くなるにつれて、位相検出器３００において生じるジッタ成分が大きくなるという問題がある。

図４は、入力信号の周波数と、位相検出器３００において生じる固有のジッタ成分のＲＭＳ値との関係を示す図である。図４に示すように、入力信号の周波数が高くなると、ジッタ成分のＲＭＳ値が大きくなってしまう。このため、高周波の入力信号に対しては、正確な位相差信号を出力することができない。

このため本発明は、上述した課題を解決することのできる位相差検出装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１形態においては、第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、第１入力信号を２分周した第１分周信号を、第１入力信号の全ての立ち上がりエッジが、第１分周信号の立ち上がりエッジ又は立ち下がりエッジのいずれかと対応するように生成する第１分周器と、第２入力信号を２分周した第２分周信号を、第１分周信号とエッジが対応するように生成する第２分周器と、第１分周信号における立ち上がりエッジと、第２分周信号において当該立ち上がりエッジと対応するエッジとの間の位相差を検出する第１位相検出器と、第１分周信号における立ち下がりエッジと、第２分周信号において当該立ち下がりエッジと対応するエッジとの間の位相差を検出する第２位相検出器とを備える位相差検出装置を提供する。

第１位相検出器及び第２位相検出器は、検出した位相差に応じたパルス幅を有する位相差信号を出力し、位相差検出装置は、第１位相検出器が出力した位相差信号と、第２位相検出器が出力した位相差信号との論理和を、第１入力信号と第２入力信号との間の位相差を示す信号として出力する論理和回路を更に備えてよい。

第１位相検出器は、第１分周信号の立ち上がりエッジの位相が、第２分周信号において当該立ち上がりエッジと対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、第１分周信号の立ち上がりエッジの位相が、第２分周信号において当該立ち上がりエッジと対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、第２位相検出器は、第１分周信号の立ち下がりエッジの位相が、第２分周信号において当該立ち下がりエッジに対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、第１分周信号の立ち下がりエッジの位相が、第２分周信号において当該立ち下がりエッジと対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、論理和回路は、第１位相検出器が出力する第１位相差信号と、第２位相検出器が出力する第１位相差信号との論理和を出力する第１論理和ゲートと、第１位相検出器が出力する第２位相差信号と、第２位相検出器が出力する第２位相差信号との論理和を出力する第２論理和ゲートとを有してよい。第１位相検出器及び第２位相検出器は、位相周波数検出器であってよい。

本発明の第２の形態においては、第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、第１入力信号を２分周した第１分周信号を、第１入力信号の全ての立ち上がりエッジが、第１分周信号の立ち上がりエッジ又は立ち下がりエッジのいずれかと対応するように生成し、第１分周信号を反転した第１反転分周信号を更に生成する第１分周器と、第２入力信号を２分周した第２分周信号を、第１分周信号とエッジが対応するように生成し、第２分周信号を反転した第２反転分周信号を更に生成する第２分周器と、第１分周信号及び第２分周信号において対応する立ち上がりエッジ間の位相差を検出する第１位相検出器と、第１反転分周信号及び第２反転分周信号において対応する立ち上がりエッジ間の位相差を検出する第２位相検出器とを備える位相差検出装置を提供する。

第１位相検出器は、第１分周信号の立ち上がりエッジの位相が、第２分周信号の立ち上がりエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、第１分周信号の立ち上がりエッジの位相が、第２分周信号の立ち上がりエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、第２位相検出器は、第１反転分周信号の立ち上がりエッジの位相が、第２反転分周信号の立ち上がりエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、第１反転分周信号の立ち上がりエッジの位相が、第２反転分周信号の立ち上がりエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、論理和回路は、第１位相検出器が出力する第１位相差信号と、第２位相検出器が出力する第１位相差信号との論理和を出力する第１論理和ゲートと、第１位相検出器が出力する第２位相差信号と、第２位相検出器が出力する第２位相差信号との論理和を出力する第２論理和ゲートとを有してよい。また、第１位相検出器及び第２位相検出器は、位相周波数検出器であってよい。

本発明の第３の形態においては、第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、第１入力信号のそれぞれのパルスを基準として第１入力信号をＮ（但しＮは２以上の整数）分周したＮ個の第１分周信号を、前記第１入力信号の全ての立ち上がりエッジが、Ｎ個の前記第１分周信号のいずれかの立ち上がりエッジと対応するように生成する第１分周器と、第２入力信号のそれぞれのパルスを基準として第２入力信号をＮ分周したＮ個の第２分周信号を、それぞれ対応する第１分周信号とエッジが対応するように生成して出力する第２分周器と、第１分周信号及び第２分周信号のそれぞれの組み合わせに対応して設けられ、対応する第１分周信号の立ち上がりエッジと、対応する第２分周信号において当該立ち上がりエッジと対応するエッジとの位相差を検出するＮ個の位相差検出器とを備える位相差検出装置を提供する。

それぞれの位相検出器は、検出した位相差に応じたパルス幅を有する位相差信号を出力し、位相差検出装置は、Ｎ個の位相検出器が出力した位相差信号の論理和を、第１入力信号と第２入力信号との間の位相差を示す信号として出力する論理和回路を更に備えてよい。

それぞれの位相検出器は、対応する第１分周信号の立ち上がりエッジの位相が、対応する第２分周信号において当該立ち上がりエッジと対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、対応する第１分周信号の立ち上がりエッジの位相が、対応する第２分周信号において当該立ち上がりエッジと対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、論理和回路は、Ｎ個の位相検出器が出力するＮ個の第１位相差信号の論理和を出力する第１論理和ゲートと、Ｎ個の位相検出器が出力するＮ個の第２位相差信号の論理和を出力する第２論理和ゲートとを有してよい。それぞれの位相検出器は、位相周波数検出器であってよい。

本発明の第４の形態においては、第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、第１入力信号をＮ（但しＮは隅数）分周したＮ／２個の第１分周信号を、第１入力信号の全ての立ち上がりエッジが、Ｎ／２個の第１分周信号のいずれかの立ち上がりエッジ又は立ち下がりエッジに対応するように生成する第１分周器と、第２入力信号をＮ分周したＮ／２個の第２分周信号を、それぞれ対応する第１分周信号とエッジが対応するように生成する第２分周器と、互いに対応する第１分周信号と第２分周信号の組み合わせに対して設けられ、対応する第１分周信号の立ち上がりエッジと第２分周信号の立ち上がりエッジとの位相差を検出するＮ／２個の第１位相検出器と、互いに対応する第１分周信号と第２分周信号の組み合わせに対して設けられ、対応する第１分周信号の立ち下がりエッジと、対応する第２分周信号において当該立ち下がりエッジと対応するエッジとの位相差を検出するＮ／２個の第２位相差検出器とを備える位相差検出装置を提供する。

それぞれの第１位相検出器及びそれぞれの第２位相検出器は、検出した位相差に応じたパルス幅を有する位相差信号を出力し、位相差検出装置は、Ｎ／２個の第１位相検出器が出力した位相差信号、及びＮ／２個の第２位相検出器が出力した位相差信号の論理和を出力する論理和回路を更に備えてよい。

それぞれの第１位相検出器は、対応する第１分周信号の立ち上がりエッジの位相が、対応する第２分周信号において当該立ち上がりエッジと対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、対応する第１分周信号の立ち上がりエッジの位相が、対応する第２分周信号において当該立ち上がりエッジと対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、それぞれの第２位相検出器は、対応する第１分周信号の立ち下がりエッジの位相が、対応する第２分周信号において当該立ち下がりエッジと対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、対応する第１分周信号の立ち下がりエッジの位相が、対応する第２分周信号において当該立ち下がりエッジと対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、論理和回路は、Ｎ／２個の第１位相検出器が出力するＮ／２個の第１位相差信号、及びＮ／２個の第２位相検出器が出力するＮ／２個の第２位相差信号の論理和を出力する第１論理和ゲートと、Ｎ／２個の第１位相検出器が出力するＮ／２個の第２位相差信号、及びＮ／２個の第２位相検出器が出力するＮ／２個の第２位相差信号の論理和を出力する第２論理和ゲートとを有してよい。それぞれの第１位相検出器及びそれぞれの第２位相検出器は、位相周波数検出器であってよい。

本発明の第５の形態においては、第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、第１入力信号のそれぞれのパルスを基準として第１入力信号をＮ（但しＮは２以上の整数）分周したＮ個の第１分周信号を、第１入力信号の全ての立ち上がりエッジが、Ｎ個の第１分周信号のいずれかの立ち下がりエッジと対応するように生成する第１分周器と、第２入力信号のそれぞれのパルスを基準として第２入力信号をＮ分周したＮ個の第２分周信号を、それぞれ対応する第１分周信号とエッジが対応するように生成して出力する第２分周器と、第１分周信号及び第２分周信号のそれぞれの組み合わせに対応して設けられ、第１分周信号の立ち下がりエッジと、第２分周信号において対応するエッジとの位相差を検出するＮ個の位相差検出器とを備える位相差検出装置を提供する。

それぞれの位相検出器は、対応する第１分周信号の立ち下がりエッジの位相が、対応する第２分周信号において当該立ち下がりエッジと対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、対応する第１分周信号の立ち下がりエッジの位相が、対応する第２分周信号において当該立ち下がりエッジと対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、論理和回路は、Ｎ個の位相検出器が出力するＮ個の第１位相差信号の論理和を出力する第１論理和ゲートと、Ｎ個の位相検出器が出力するＮ個の第２位相差信号の論理和を出力する第２論理和ゲートとを有してよい。それぞれの位相検出器は、位相周波数検出器であってよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図５は、本発明の実施形態に係る位相差検出装置１００の構成の一例を示す図である。位相差検出装置１００は、与えられる第１入力信号と第２入力信号との位相差を検出する回路であって、第１分周器１０１、第２分周器１０２、第１位相検出器１０３、第２位相検出器１０４、及び論理和回路１０７を備える。本例において、位相差検出装置１００は、第１入力信号の立ち上がりエッジと、第２入力信号の立ち上がりエッジとの位相差を検出するが、例えば第１入力信号と第２入力信号を反転させて入力することにより、第１入力信号の立ち下がりエッジと、第２入力信号の立ち下がりエッジとの位相差も同様に検出することができる。

図６は、図５に示した位相差検出装置１００の動作の一例を示すタイミングチャートである。第１分周器１０１は、第１入力信号を２分周した第１分周信号を、第１入力信号の全ての立ち上がりエッジが、第１分周信号の立ち上がりエッジ又は立ち下がりエッジのいずれかと対応するように生成する。例えば図６に示すように、第１入力信号の第ｋサイクル（但しｋは整数）の立ち上がりエッジのタイミングで立ち上がり、第１入力信号の第ｋ＋１サイクルの立ち上がりエッジのタイミングで立ち下がる第１分周信号を生成する。

また、第２分周器１０２は、第２入力信号を２分周した第２分周信号を、対応する第１分周信号とエッジが対応するように生成する。ここで、第２分周信号を第１分周信号とエッジが対応するように生成するとは、例えば第１入力信号及び第２入力信号における同一のサイクルにおける立ち上がりエッジに基づいて、第１分周信号及び第２分周信号における同一のサイクルにおける同一方向のエッジを生成することを指す。

また、第１分周器１０１及び第２分周器１０２は、周知の構成の分周器を用いることができる。例えば、図５に示すように一つのフリップフロップにより構成されてよく、また他の構成によって構成されていてもよい。

第１位相検出器１０３は、第１分周信号及び第２分周信号において対応する立ち上がりエッジ間の位相差を検出する。ここで、第１分周信号及び第２分周信号において対応する立ち上がりエッジとは、第１入力信号と第２入力信号において位相を比較するべき同一のサイクルの立ち上がりエッジの組み合わせに対応する、第１分周信号及び第２分周信号におけるそれぞれのエッジを指す。本例においては、第１分周信号及び第２分周信号における、同一サイクルの立ち上がりエッジを指す。

第２位相検出器１０４は、第１分周信号及び第２分周信号において対応する立ち下がりエッジ間の位相差を検出する。ここで、第１分周信号及び第２分周信号において対応する立ち下がりエッジとは、第１入力信号と第２入力信号において位相を比較するべき同一のサイクルの立ち下がりエッジの組み合わせに対応する、第１分周信号及び第２分周信号におけるそれぞれのエッジを指す。本例においては、第１分周信号及び第２分周信号における、同一サイクルの立ち下がりエッジを指す。また図５、１１、１３、１６に示す位相差検出装置１００において、位相検出器は、同一方向のエッジ同士を比較したが、例えば入力される分周信号のいずれかが反転されている場合、異なる方向の対応するエッジ同士を比較する。

第１位相検出器１０３及び第２位相検出器１０４は、周知の構成の位相検出器を用いることができる。例えば、図１及び図２において説明した位相検出器３００と同様の構成であってよく、図７から図１０において後述する構成であってもよい。また、第１位相検出器１０３及び第２位相検出器１０４は、検出した位相差に応じたパルス幅を有する位相差信号を出力する。論理和回路１０７は、第１位相検出器１０３が出力した位相差信号と、第２位相検出器が出力した位相差信号との論理和を、第１入力信号と第２入力信号との間の位相差を示す信号として出力する。

本例において論理和回路１０７は、第１論理和ゲート１０５及び第２論理和ゲート１０６を有し、第１入力信号の位相が第２入力信号の位相より進んでいる場合の位相差を示す信号と、第１入力信号の位相が第２入力信号の位相より遅れている場合の位相差を示す信号とを出力する。

第１位相検出器１０３は、第１分周信号の立ち上がりエッジの位相が、第２分周信号の立ち上がりエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、第１分周信号の立ち上がりエッジの位相が、第２分周信号の立ち上がりエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力する。また第２位相検出器１０４も同様に、第１分周信号の立ち下がりエッジの位相が、第２分周信号の立ち下がりエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、第１分周信号の立ち下がりエッジの位相が、第２分周信号の立ち下がりエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力する。

そして、第１論理和ゲート１０５は、第１位相検出器１０３が出力する第１位相差信号と、第２位相検出器１０４が出力する第１位相差信号との論理和を、第１入力信号の位相が第２入力信号の位相より進んでいる場合の位相差を示す信号として出力する。また第２論理和ゲート１０６は、第１位相検出器１０３が出力する第２位相差信号と、第２位相検出器１０４が出力する第２位相差信号との論理和を、第１入力信号の位相が第２入力信号の位相より遅れている場合の位相差を示す信号として出力する。

本例における位相差検出装置１００によれば、それぞれの入力信号を分周してそれぞれの位相検出器に入力するため、位相検出器に入力される信号の周波数を低減することができる。このため、位相検出器の動作周波数を超える高周波の入力信号についても位相比較を行うことができる。また、位相検出器において生じるジッタ成分を低減することができる。

また、分周器は、位相検出器より簡易な構成であるため、高周波の信号を位相検出器に入力したときに位相検出器において生じるジッタ成分に比べ、高周波の信号を分周器に入力したときに分周器において生じるジッタ成分は小さくなる。このため、位相差検出装置１００において生じるジッタ成分を小さくすることができる。

図７は、第１位相検出器１０３の構成の一例を示す図である。第１位相検出器１０３は、論理積回路（１１０、１１２）、及び反転バッファ（１１４、１１６、１１８）を有する。本例に示す構成の場合、論理積回路１１０は、第１分周信号と第２分周信号との位相差と、反転バッファ（１１４、１１６、１１８）における遅延量とに応じたパルス幅の位相差信号を出力し、論理積回路１１２は、反転バッファ（１１４、１１６、１１８）における遅延量に応じたパルス幅の位相差信号を出力する。これらの出力の差分から、第１分周信号と第２分周信号との位相差を算出することができる。

図８は、第２位相検出器１０４の構成の一例を示す図である。本例における第２位相検出器１０４は、図７において説明した第１位相検出器１０３の構成に加え、第１分周信号を反転させる反転バッファ１２０、及び第２分周信号を反転させる反転バッファ１２２を更に有する。このような構成により、それぞれの分周信号の立ち下がりエッジの位相差を検出する。

図９は、第２位相検出器１０４の構成の他の例を示す図である。本例における第２位相検出器１０４は、図２において説明した位相検出器３００の構成に加え、第１分周信号を反転させる反転バッファ１２６、及び第２分周信号を反転させる反転バッファ１２８を更に有する。図９に示すように、第２位相検出器１０４は、位相周波数検出器であってよい。

この場合、第２位相検出器１０４は、前述したように、第１分周信号の位相が第２分周信号の位相より進んでいる場合の位相差信号と、第１分周信号の位相が第２分周信号の位相より遅れている場合の位相差信号とを出力する。また、第１位相検出器１０３も、同様に位相周波数検出器であってよい。例えば、第１位相検出器１０３は、図２において説明した位相検出器３００と同一の構成を有してよい。

図１０は、第２位相検出器１０４の構成の更なる他の例を示す図である。第２位相検出器１０４は、図１０に示すように、周知の位相周波数検出器の入力端に反転バッファを更に設けたものであってよい。

図１１は、位相差検出装置１００の構成の他の例を示す図である。本例における位相差検出装置１００は、第１分周器１０１、第２分周器１０２、第１位相検出器１０３、第２位相検出器１０４、及び論理和回路１０７を備える。

図１２は、図１１に示した位相差検出装置１００の動作の一例を示すタイミングチャートである。第１分周器１０１は、図５に関連して説明した第１分周器１０１と同様に、第１入力信号を２分周した第１分周信号を生成する。また、第１分周器１０１は、第１分周信号を反転した第１反転分周信号を更に生成する。

第２分周器１０２は、図５に関連して説明した第２分周器１０２と同様に、第２入力信号を２分周した第２分周信号を、第１分周信号と対応して生成する。また、第２分周器１０２は、第２分周信号を反転した第２反転分周信号を更に生成する。

第１位相検出器１０３は、図５に関連して説明した第１位相検出器１０３と同様に、第１分周信号及び第２分周信号において対応する立ち上がりエッジ間の位相差を検出する。つまり、第１分周信号及び第２分周信号における、同一サイクルの立ち上がりエッジの位相差を検出する。そして、第１分周信号の立ち上がりエッジの位相が、第２分周信号の立ち上がりエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅の第１位相差信号を出力し、遅れている場合に、当該位相差に応じたパルス幅の第２位相差信号を出力する。

第２位相検出器１０４は、第１反転分周信号及び第２反転分周信号において対応する立ち上がりエッジ間の位相差を検出する。つまり、第１反転分周信号及び第２反転分周信号における、同一サイクルの立ち上がりエッジの位相差を検出する。そして、第１反転分周信号の立ち上がりエッジの位相が、第２反転分周信号の立ち上がりエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅の第１位相差信号を出力し、遅れている場合に、当該位相差に応じたパルス幅の第２位相差信号を出力する。

また、第１論理和ゲート１０５は、図５に関連して説明した第１論理和ゲート１０５と同様に、２つの第１位相差信号の論理和を、第１入力信号の位相が第２入力信号の位相より進んでいる場合の位相差を示す信号として出力する。また、第２論理和ゲート１０６は、図５に関連して説明した第２論理和ゲート１０６と同様に、２つの第２位相差信号の論理和を、第１入力信号の位相が第２入力信号の位相より遅れている場合の位相差を示す信号として出力する。

本例において説明した構成によっても、図５に関連して説明した位相差検出装置１００と同様に、高周波の入力信号の位相差を低ジッタで検出することができる。また、図１１に示すように、分周器としてフリップフロップを用い、フリップフロップの正出力と反転出力とを用いることにより、簡易な構成で位相差を精度よく検出することができる。

図１３は、位相差検出装置１００の構成の更なる他の例を示す図である。本例における位相差検出装置１００は、第１分周器１４２、第２分周器１４４、Ｎ個（但しＮは２以上の整数）の位相検出器（１４０−１〜１４０−Ｎ、以下１４０と総称する）、及び論理和回路１０７を備える。

図１４は、図１３に示した位相差検出装置１００の動作の一例を示すタイミングチャートである。本例においては、４個の位相検出器１４０を備える位相差検出装置１００の動作について説明する。また、図５に示した位相差検出装置１００は、分周信号の立ち上がりエッジ及び立ち下がりエッジの位相差を検出したが、本例における位相差検出装置１００は、それぞれの分周信号の立ち上がりエッジの位相差のみを検出する。

第１分周器１４２は、第１入力信号のそれぞれのパルスを基準として第１入力信号をＮ分周したＮ個の第１分周信号（ＤＤＡＴＡ１１〜ＤＤＡＴＡ１Ｎ、本例においては、ＤＤＡＴＡ１１〜ＤＤＡＴＡ１４）を生成する。例えば、第１入力信号のそれぞれのパルスを基準として第１入力信号を４分周した４個の第１分周信号を生成する場合、第１分周器１４２は、第４ｍ＋１（但しｍは整数）サイクルのそれぞれの立ち上がりエッジを起点とするパルスを有する第１分周信号（ＤＤＡＴＡ１１）、第４ｍ＋２サイクルのそれぞれの立ち上がりエッジを起点とするパルスを有する第１分周信号（ＤＤＡＴＡ１２）、第４ｍ＋３サイクルのそれぞれの立ち上がりエッジを起点とするパルスを有する第１分周信号（ＤＤＡＴＡ１３）、第４ｍ＋４サイクルのそれぞれの立ち上がりエッジを起点とするパルスを有する第１分周信号（ＤＤＡＴＡ１４）を生成する。このとき、それぞれの第１分周信号のパルスの立ち下がりエッジは、任意のタイミングであってよい。

第２分周器１４４は、第１分周器１４２と同様に、第２入力信号のそれぞれのパルスを基準として第２入力信号をＮ分周したＮ個の第２分周信号（ＤＤＡＴＡ２１〜ＤＤＡＴＡ２Ｎ、本例においては、ＤＤＡＴＡ２１〜ＤＤＡＴＡ２４）を、それぞれ対応する第１分周信号とエッジが対応するように生成する。ここで、Ｎ個の第２分周信号をＮ個の第１分周信号とエッジが対応するように生成するとは、例えば第１入力信号及び第２入力信号における同一のサイクルにおける立ち上がりエッジに基づいて、対応する第１分周信号及び第２分周信号における同一のサイクルにおける立ち上がりエッジを生成することを指す。

位相検出器１４０は、対応する第１分周信号及び第２分周信号のそれぞれの組み合わせに対応してＮ個設けられる。つまり、位相検出器１４０は、第１入力信号及び第２入力信号において対応するパルスを基準として生成された第１分周信号及び第２分周信号のそれぞれの組み合わせに対応して設けられる。そして、位相検出器１４０は、対応する第１分周信号の立ち上がりエッジと、第２分周信号の立ち上がりエッジとの位相差を検出する。それぞれの位相検出器１４０の構成及び動作は、図５に関連して説明した第１位相検出器１０３と同様である。

また、論理和回路１０７は、Ｎ個の位相検出器１４０が出力した位相差信号の論理和を、第１入力信号と第２入力信号との間の位相差を示す信号として出力する。論理和回路１０７の第１論理和ゲート１０５は、図５に関連して説明した第１論理和ゲート１０５と同様に、Ｎ個の第１位相差信号の論理和を、第１入力信号の位相が第２入力信号の位相より進んでいる場合の位相差を示す信号として出力する。また、第２論理和ゲート１０６は、図５に関連して説明した第２論理和ゲート１０６と同様に、Ｎの個の第２位相差信号の論理和を、第１入力信号の位相が第２入力信号の位相より遅れている場合の位相差を示す信号として出力する。

このような構成により、それぞれの位相検出器１０４に入力される信号の周波数を更に低減することができる。このため、より高周波の入力信号の位相比較を行うことができ、また位相検出器１０４において生じるジッタを更に低減することができる。

図１５は、第１分周器１４２の構成の一例を示す図である。本例における第１分周器１４２は、第１入力信号を４分周した４個の第１分周信号を生成する。また、第２分周器１４４も、第１分周器１４２と同様の構成を有してよい。

第１分周器１４２は、フリップフロップ（１４６、１４８、１５２）、及び反転バッファ１５０を有する。フリップフロップ１４６は、図５に関連して説明した第１分周器１０１と同様に、第１入力信号を２分周した信号を出力する。フリップフロップ１４８は、フリップフロップ１４６が出力する信号を受け取り、当該信号を更に２分周した信号（ＤＤＡＴＡ１１）と、ＤＤＡＴＡ１１を反転した信号（ＤＤＡＴＡ１２）とを出力する。

フリップフロップ１５２は、フリップフロップ１４６が出力する信号を反転バッファ１５０を介して受け取り、当該信号を更に２分周した信号（ＤＤＡＴＡ１２）と、ＤＤＡＴＡ１２を反転した信号（ＤＤＡＴＡ１４）とを出力する。このような構成により、第１入力信号の異なる４つの立ち上がりエッジを基準とした、４個の第１分周信号を生成することができる。また、分周器の他の構成例としては、例えばカウンタ等を用いても、分周信号を生成することができる。

図１６は、位相差検出装置１００の構成の更なる他の例を示す図である。本例における位相差検出装置１００は、第１分周器１４２、第２分周器１４４、Ｎ／２個（但しＮは偶数）の第１位相検出器（１０３−１〜１０３−Ｎ／２、以下１０３と総称する）、Ｎ／２個の第２位相検出器（１０４−１〜１０４−Ｎ／２、以下１０４と総称する）、及び論理和回路１０７を備える。また、図１４に示した位相差検出装置１００は、分周信号の立ち上がりエッジの位相差のみを検出したが、本例における位相差検出装置１００は、分周信号の立ち上がりエッジ及び立ち下がりエッジの位相差を検出する。

図１７は、図１６に示した位相差検出装置１００の動作の一例を示すタイミングチャートである。本例においては、それぞれ２個の第１位相検出器１０３及び第２位相検出器１０４を備える位相差検出装置１００の動作について説明する。

第１分周器１４２は、第１入力信号をＮ分周したＮ／２個の第１分周信号（本例においては、ＤＤＡＴＡ１１及びＤＤＡＴＡ１２）を、第１入力信号の全ての立ち上がりエッジが、Ｎ／２個の第１分周信号のいずれかの立ち上がりエッジ又は立ち下がりエッジに対応するように生成する。例えば、第１分周器１４２は、第１入力信号の第４ｍ＋１サイクル（但しｍは整数）の立ち上がりエッジのタイミングで立ち上がり、第１入力信号の第４ｍ＋３サイクルの立ち上がりエッジのタイミングで立ち下がる第１分周信号（ＤＤＡＴＡ１１）と、第１入力信号の第４ｍ＋２サイクルの立ち上がりエッジのタイミングで立ち上がり、第１入力信号の第４ｍ＋４サイクルの立ち上がりエッジのタイミングで立ち下がる第１分周信号（ＤＤＡＴＡ１２）を生成する。このような動作により、第１入力信号の全ての立ち上がりエッジを、分周信号のいずれかのエッジに対応させる。

第２分周器１４４は、第２入力信号をＮ分周したＮ／２個の第２分周信号を、それぞれ対応する第１分周信号とエッジが対応するように生成する。ここで、Ｎ／２個の第２分周信号をＮ／２個の第１分周信号と対応して生成するとは、例えば第１入力信号及び第２入力信号における同一のサイクルにおける立ち上がりエッジに基づいて、対応する第１分周信号及び第２分周信号における同一のサイクルにおける同一方向のエッジを生成することを指す。

それぞれの第１位相検出器１０３は、互いに対応する第１分周信号と第２分周信号の組み合わせに対応して設けられ、対応する第１分周信号の立ち上がりエッジと、第２分周信号の立ち上がりエッジとの位相差を検出する。それぞれの第１位相検出器１０３の構成及び動作は、図５に関連して説明した第１位相検出器１０３と同様である。例えば、第１位相検出器１０３−１は、ＤＤＡＴＡ１１の立ち上がりエッジの位相と、ＤＤＡＴＡ１２の立ち上がりエッジの位相とを比較し、位相が進んでいることを示す第１位相差信号、及び位相が遅れていることを示す第２位相差信号を生成する。

それぞれの第２位相検出器１０４は、互いに対応する第１分周信号と第２分周信号の組み合わせに対して設けられ、対応する第１分周信号の立ち下がりエッジと第２分周信号の立ち下がりエッジとの位相差を検出する。それぞれの第２位相検出器１０４の構成及び動作は、図５に関連して説明した第２位相検出器１０４と同様である。

また、論理和回路１０７は、Ｎ／２個の第１位相検出器１０３が出力した位相差信号、及びＮ／２個の第２位相検出器１０４が出力した位相差信号の論理和を出力する。論理和回路１０７の第１論理和ゲート１０５は、図５に関連して説明した第１論理和ゲート１０５と同様に、Ｎ／２個の第１位相差信号の論理和を、第１入力信号の位相が第２入力信号の位相より進んでいる場合の位相差を示す信号として出力する。また、第２論理和ゲート１０６は、図５に関連して説明した第２論理和ゲート１０６と同様に、Ｎ／２個の第２位相差信号の論理和を、第１入力信号の位相が第２入力信号の位相より遅れている場合の位相差を示す信号として出力する。

このような構成により、図１３に関連して説明した位相差検出装置１００と同様に、それぞれの位相検出器１０４に入力される信号の周波数を更に低減することができる。このため、より高周波の入力信号の位相比較を行うことができ、また位相検出器１０４において生じるジッタを更に低減することができる。

図１８は、位相差検出装置１００を用いたＰＬＬ回路２００の構成の一例を示す図である。ＰＬＬ回路２００は、位相差検出装置１００、チャージポンプ部１５１、電圧制御発振器１６２、及び分周器１６４を備える。

位相差検出装置１００は、図５、１１、１３、１６に示したいずれの位相差検出装置１００の構成であってもよい。位相差検出装置１００には、第１入力信号として、外部から基準クロックが入力され、第２入力信号として、電圧制御発振器１６２が出力する出力クロックを分周した信号が入力される。分周器１６４は、出力クロックを分周することにより、出力クロックと基準クロックの周期を略同一にして位相差検出装置１００に供給する。

位相差検出装置１００は、基準クロックと出力クロックとの位相差に応じた信号をチャージポンプ部１５１に供給する。チャージポンプ部１５１は、電流源（１５３、１５８）、トランジスタ（１５４、１５６）、及びコンデンサ１６０を有し、位相差検出装置１００から与えられる信号に応じてコンデンサ１６０を充放電し、電圧制御発振器１６２に供給する制御電圧を調整する。

第１論理和ゲート１０５が出力する信号は、トランジスタ１５４のゲート端子に入力され、第１論理和ゲート１０５が出力する信号のパルス幅に応じて、電流源１５３で規定される電流でコンデンサ１６０を充電する。また、第２論理和ゲート１０６が出力する信号は、トランジスタ１５６のゲート端子に入力され、第２論理和ゲート１０６が出力する信号のパルス幅に応じて、電流源１５８で規定される電流でコンデンサ１６０を放電する。コンデンサ１６０の電圧は、制御電圧として電圧制御発振器１６２に供給される。

上述したように、位相差検出装置１００は、高周波の入力信号の位相を比較することができ、また低ジッタで動作することができる。このため、ＰＬＬ回路２００は、高周波且つ低ジッタの出力クロックを生成することができる。また、ＤＬＬ回路に位相差検出装置１００を用いた場合も同様の効果が得られる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

以上から明らかなように、本発明によれば、インターリーブにより内部回路の動作周波数を低くすることにより、回路内部で発生するジッタ成分を小さくすることができる。また、より高速の入力信号の位相を比較することができる。

従来の位相検出器３００の構成の一例を示す図である。従来の位相検出器３００の構成の他の例を示す図である。位相検出器３００の入出力信号の一例を示す図である。入力信号の周波数と、位相検出器３００において生じるジッタ成分の振幅との関係を示す図である。本発明の実施形態に係る位相差検出装置１００の構成の一例を示す図である。図５に示した位相差検出装置１００の動作の一例を示すタイミングチャートである。第１位相検出器１０３の構成の一例を示す図である。第２位相検出器１０４の構成の一例を示す図である。第２位相検出器１０４の構成の他の例を示す図である。第２位相検出器１０４の構成の更なる他の例を示す図である。位相差検出装置１００の構成の他の例を示す図である。図１１に示した位相差検出装置１００の動作の一例を示すタイミングチャートである。位相差検出装置１００の構成の更なる他の例を示す図である。図１３に示した位相差検出装置１００の動作の一例を示すタイミングチャートである。第１分周器１４２の構成の一例を示す図である。位相差検出装置１００の構成の更なる他の例を示す図である。図１６に示した位相差検出装置１００の動作の一例を示すタイミングチャートである。位相差検出装置１００を用いたＰＬＬ回路２００の構成の一例を示す図である。

符号の説明

１００・・・位相差検出装置、１０１・・・第１分周器、１０２・・・第２分周器、１０３・・・第１位相検出器、１０４・・・第２位相検出器、１０５・・・第１論理和ゲート、１０６・・・第２論理和ゲート、１０７・・・論理和回路、１１０、１１２・・・論理積回路、１１４、１１６、１１８、１２０、１２２、１２６、１２８・・・反転バッファ、１４０・・・位相検出器、１４２・・・第１分周器、１４４・・・第２分周器、１４６、１４８、１５２・・・フリップフロップ、１５０・・・反転バッファ、１５４、１５６・・・トランジスタ、１５１・・・チャージポンプ部、１５３、１５８・・・電流源、１６０・・・コンデンサ、１６２・・・電圧制御発振器、１６４・・・分周器、２００・・・ＰＬＬ回路、３００・・・位相検出器、３１０・・・第１フリップフロップ、３２０・・・第２フリップフロップ、３３０・・・論理積回路

Claims

第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、
前記第１入力信号を２分周した第１分周信号を、前記第１入力信号の全ての立ち上がりエッジが、前記第１分周信号の立ち上がりエッジ又は立ち下がりエッジのいずれかと対応するように生成する第１分周器と、
前記第２入力信号を２分周した第２分周信号を、前記第１分周信号とエッジが対応するように生成する第２分周器と、
前記第１分周信号における立ち上がりエッジと、前記第２分周信号において当該立ち上がりエッジと対応するエッジとの間の位相差を検出する第１位相検出器と、
前記第１分周信号における立ち下がりエッジと、前記第２分周信号において当該立ち下がりエッジと対応するエッジとの間の位相差を検出する第２位相検出器と
を備える位相差検出装置。
前記第１位相検出器及び前記第２位相検出器は、検出した位相差に応じたパルス幅を有する位相差信号を出力し、
前記位相差検出装置は、前記第１位相検出器が出力した前記位相差信号と、前記第２位相検出器が出力した前記位相差信号との論理和を、前記第１入力信号と前記第２入力信号との間の位相差を示す信号として出力する論理和回路を更に備える
請求項１に記載の位相差検出装置。
前記第１位相検出器は、前記第１分周信号の立ち上がりエッジの位相が、前記第２分周信号において対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、前記第１分周信号の立ち上がりエッジの位相が、前記第２分周信号において対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、
前記第２位相検出器は、前記第１分周信号の立ち下がりエッジの位相が、前記第２分周信号において対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する前記第１位相差信号を出力し、前記第１分周信号の立ち下がりエッジの位相が、前記第２分周信号において対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する前記第２位相差信号を出力し、
前記論理和回路は、
前記第１位相検出器が出力する前記第１位相差信号と、前記第２位相検出器が出力する前記第１位相差信号との論理和を出力する第１論理和ゲートと、
前記第１位相検出器が出力する前記第２位相差信号と、前記第２位相検出器が出力する前記第２位相差信号との論理和を出力する第２論理和ゲートと
を有する請求項２に記載の位相差検出装置。
前記第１位相検出器及び前記第２位相検出器は、位相周波数検出器である請求項１に記載の位相差検出装置。
第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、
前記第１入力信号を２分周した第１分周信号を、前記第１入力信号の全ての立ち上がりエッジが、前記第１分周信号の立ち上がりエッジ又は立ち下がりエッジのいずれかと対応するように生成し、前記第１分周信号を反転した第１反転分周信号を更に生成する第１分周器と、
前記第２入力信号を２分周した第２分周信号を、前記第１分周信号とエッジが対応するように生成し、前記第２分周信号を反転した第２反転分周信号を更に生成する第２分周器と、
前記第１分周信号及び前記第２分周信号において対応する立ち上がりエッジ間の位相差を検出する第１位相検出器と、
前記第１反転分周信号及び前記第２反転分周信号において対応する立ち上がりエッジ間の位相差を検出する第２位相検出器と
を備える位相差検出装置。
前記第１位相検出器及び前記第２位相検出器は、検出した位相差に応じたパルス幅を有する位相差信号を出力し、
前記位相差検出装置は、前記第１位相検出器が出力した前記位相差信号と、前記第２位相検出器が出力した前記位相差信号との論理和を、前記第１入力信号と前記第２入力信号との間の位相差を示す信号として出力する論理和回路を更に備える
請求項５に記載の位相差検出装置。
前記第１位相検出器は、前記第１分周信号の立ち上がりエッジの位相が、前記第２分周信号の立ち上がりエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、前記第１分周信号の立ち上がりエッジの位相が、前記第２分周信号の立ち上がりエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、
前記第２位相検出器は、前記第１反転分周信号の立ち上がりエッジの位相が、前記第２反転分周信号の立ち上がりエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する前記第１位相差信号を出力し、前記第１反転分周信号の立ち上がりエッジの位相が、前記第２反転分周信号の立ち上がりエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する前記第２位相差信号を出力し、
前記論理和回路は、
前記第１位相検出器が出力する前記第１位相差信号と、前記第２位相検出器が出力する前記第１位相差信号との論理和を出力する第１論理和ゲートと、
前記第１位相検出器が出力する前記第２位相差信号と、前記第２位相検出器が出力する前記第２位相差信号との論理和を出力する第２論理和ゲートと
を有する請求項６に記載の位相差検出装置。
前記第１位相検出器及び前記第２位相検出器は、位相周波数検出器である請求項５に記載の位相差検出装置。
第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、
前記第１入力信号のそれぞれのパルスを基準として前記第１入力信号をＮ（但しＮは２以上の整数）分周したＮ個の第１分周信号を、前記第１入力信号の全ての立ち上がりエッジが、Ｎ個の前記第１分周信号のいずれかの立ち上がりエッジと対応するように生成する第１分周器と、
前記第２入力信号のそれぞれのパルスを基準として前記第２入力信号をＮ分周したＮ個の第２分周信号を、それぞれ対応する前記第１分周信号とエッジが対応するように生成して出力する第２分周器と、
前記第１分周信号及び前記第２分周信号のそれぞれの組み合わせに対応して設けられ、対応する前記第１分周信号の立ち上がりエッジと、対応する前記第２分周信号において対応するエッジとの位相差を検出するＮ個の位相差検出器と
を備える位相差検出装置。
それぞれの前記位相検出器は、検出した位相差に応じたパルス幅を有する位相差信号を出力し、
前記位相差検出装置は、前記Ｎ個の位相検出器が出力した前記位相差信号の論理和を、前記第１入力信号と前記第２入力信号との間の位相差を示す信号として出力する論理和回路を更に備える
請求項９に記載の位相差検出装置。
それぞれの前記位相検出器は、対応する前記第１分周信号の立ち上がりエッジの位相が、対応する前記第２分周信号において当該立ち上がりエッジと対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、対応する前記第１分周信号の立ち上がりエッジの位相が、対応する前記第２分周信号において当該立ち上がりエッジと対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、
前記論理和回路は、
前記Ｎ個の位相検出器が出力するＮ個の前記第１位相差信号の論理和を出力する第１論理和ゲートと、
前記Ｎ個の位相検出器が出力するＮ個の前記第２位相差信号の論理和を出力する第２論理和ゲートと、
を有する請求項１０に記載の位相差検出装置。
それぞれの前記位相検出器は、位相周波数検出器である請求項９に記載の位相差検出装置。
第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、
前記第１入力信号をＮ（但しＮは隅数）分周したＮ／２個の第１分周信号を、前記第１入力信号の全ての立ち上がりエッジが、前記Ｎ／２個の第１分周信号のいずれかの立ち上がりエッジ又は立ち下がりエッジに対応するように生成する第１分周器と、
前記第２入力信号をＮ分周したＮ／２個の第２分周信号を、それぞれ対応する前記第１分周信号とエッジが対応するように生成する第２分周器と、
互いに対応する前記第１分周信号と前記第２分周信号の組み合わせに対して設けられ、対応する前記第１分周信号の立ち上がりエッジと、対応する前記第２分周信号において当該立ち上がりエッジと対応するエッジとの位相差を検出するＮ／２個の第１位相検出器と、
互いに対応する前記第１分周信号と前記第２分周信号の組み合わせに対して設けられ、対応する前記第１分周信号の立ち下がりエッジと、対応する前記第２分周信号において当該立ち下がりエッジと対応するエッジとの位相差を検出するＮ／２個の第２位相差検出器と
を備える位相差検出装置。
それぞれの前記第１位相検出器及びそれぞれの前記第２位相検出器は、検出した位相差に応じたパルス幅を有する位相差信号を出力し、
前記位相差検出装置は、前記Ｎ／２個の第１位相検出器が出力した前記位相差信号、及び前記Ｎ／２個の第２位相検出器が出力した前記位相差信号の論理和を出力する論理和回路を更に備える
請求項１３に記載の位相差検出装置。
それぞれの前記第１位相検出器は、対応する前記第１分周信号の立ち上がりエッジの位相が、対応する前記第２分周信号において当該立ち上がりエッジと対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、対応する前記第１分周信号の立ち上がりエッジの位相が、対応する前記第２分周信号において当該立ち上がりエッジと対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、
それぞれの前記第２位相検出器は、対応する前記第１分周信号の立ち下がりエッジの位相が、対応する前記第２分周信号において当該立ち下がりエッジと対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する前記第１位相差信号を出力し、対応する前記第１分周信号の立ち下がりエッジの位相が、対応する前記第２分周信号において当該立ち下がりエッジと対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する前記第２位相差信号を出力し、
前記論理和回路は、
前記Ｎ／２個の第１位相検出器が出力するＮ／２個の前記第１位相差信号、及び前記Ｎ／２個の第２位相検出器が出力するＮ／２個の前記第２位相差信号の論理和を出力する第１論理和ゲートと、
前記Ｎ／２個の第１位相検出器が出力するＮ／２個の前記第２位相差信号、及び前記Ｎ／２個の第２位相検出器が出力するＮ／２個の前記第２位相差信号の論理和を出力する第２論理和ゲートと、
を有する請求項１４に記載の位相差検出装置。
それぞれの前記第１位相検出器及びそれぞれの前記第２位相検出器は、位相周波数検出器である請求項１３に記載の位相差検出装置。
第１入力信号と第２入力信号との位相差を検出する位相差検出装置であって、
前記第１入力信号のそれぞれのパルスを基準として前記第１入力信号をＮ（但しＮは２以上の整数）分周したＮ個の第１分周信号を、前記第１入力信号の全ての立ち上がりエッジが、Ｎ個の前記第１分周信号のいずれかの立ち下がりエッジと対応するように生成する第１分周器と、
前記第２入力信号のそれぞれのパルスを基準として前記第２入力信号をＮ分周したＮ個の第２分周信号を、それぞれ対応する前記第１分周信号とエッジが対応するように生成して出力する第２分周器と、
前記第１分周信号及び前記第２分周信号のそれぞれの組み合わせに対応して設けられ、対応する前記第１分周信号の立ち下がりエッジと、対応する前記第２分周信号において当該立ち下がりエッジと対応するエッジとの位相差を検出するＮ個の位相差検出器と
を備える位相差検出装置。
それぞれの前記位相検出器は、検出した位相差に応じたパルス幅を有する位相差信号を出力し、
前記位相差検出装置は、前記Ｎ個の位相検出器が出力した前記位相差信号の論理和を、前記第１入力信号と前記第２入力信号との間の位相差を示す信号として出力する論理和回路を更に備える
請求項１７に記載の位相差検出装置。
それぞれの前記位相検出器は、対応する前記第１分周信号の立ち下がりエッジの位相が、対応する前記第２分周信号において当該立ち下がりエッジと対応するエッジの位相より進んでいる場合に、当該位相差に応じたパルス幅を有する第１位相差信号を出力し、対応する前記第１分周信号の立ち下がりエッジの位相が、対応する前記第２分周信号において当該立ち下がりエッジと対応するエッジの位相より遅れている場合に、当該位相差に応じたパルス幅を有する第２位相差信号を出力し、
前記論理和回路は、
前記Ｎ個の位相検出器が出力するＮ個の前記第１位相差信号の論理和を出力する第１論理和ゲートと、
前記Ｎ個の位相検出器が出力するＮ個の前記第２位相差信号の論理和を出力する第２論理和ゲートと、
を有する請求項１８に記載の位相差検出装置。
それぞれの前記位相検出器は、位相周波数検出器である請求項１７に記載の位相差検出装置。