TWI592016B - 固態成像器件及成像裝置，以及驅動影像感測器之方法 - Google Patents

固態成像器件及成像裝置，以及驅動影像感測器之方法 Download PDF

Info

Publication number
TWI592016B
TWI592016B TW102146451A TW102146451A TWI592016B TW I592016 B TWI592016 B TW I592016B TW 102146451 A TW102146451 A TW 102146451A TW 102146451 A TW102146451 A TW 102146451A TW I592016 B TWI592016 B TW I592016B
Authority
TW
Taiwan
Prior art keywords
pixels
pixel
read
switching element
lines
Prior art date
Application number
TW102146451A
Other languages
English (en)
Other versions
TW201434316A (zh
Inventor
馬淵圭司
Original Assignee
新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新力股份有限公司 filed Critical 新力股份有限公司
Publication of TW201434316A publication Critical patent/TW201434316A/zh
Application granted granted Critical
Publication of TWI592016B publication Critical patent/TWI592016B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

固態成像器件及成像裝置，以及驅動影像感測器之方法 [相關申請案交叉參考]
本申請案主張2013年2月21日申請之日本優先權專利申請案JP 2013-032089號之權利，該案之全文以引用的方式併入本文中。
本發明係關於固態成像器件及一成像裝置，且特定言之係關於當在由複數個像素形成之各像素區塊中提供一類比數位(AD)轉換單元時係較佳之一固態成像器件。
作為安裝在一數位靜態相機或一數位視訊相機上之一固態成像器件，一CMOS影像感測器(在下文中縮寫為CIS)已為吾人所知。另外，在一成像裝置中使用之CIS可用於感測，且在此一使用之一情況中，操作之快速性係尤為需要。
為加速CIS之操作，一種將一AD轉換單元(在下文中縮寫為ADC)提供至一或一相對較少數目個像素，且複數個ADC並行操作之方法已為吾人所知。
在此一方法中，當在像素之相同基板中提供ADC時，犧牲像素之光學特性。
因此，已提議在各別基板上提供像素及ADC之一組態及藉由使用銅-銅鍵結結合而連接兩個基板以免犧牲像素之光學特性。另外，因為一ADC之一大小通常與複數個像素之一大小對應，故各別基板上 之複數個像素係與一ADC(例如，參考PTL 1)對應連接。
圖1係一CIS之一示意圖，其中在不同基板上提供像素及ADC。即，藉由一上部基板11及一下部基板12組態CIS 10，且上部基板11及下部基板12係使用銅-銅鍵結或類似物結合且在對應部分處彼此連接。
圖2A及圖2B示意性繪示CIS 10之上部基板11及下部基板12之各自電路組態。
如圖2A中所繪示，複數個像素21係配置在一矩陣中，在上部基板11上提供一垂直掃描單元23及一水平掃描單元24。根據稍後將描述之一ADC，將複數個像素21之各者劃分為4*4像素之一像素區塊22。像素21用光電轉換處理產生對應於輸入光之一電荷，累積電荷，且基於來自垂直掃描單元23及水平掃描單元24之一控制，在一掃描時序處將對應於所累積之電荷之一像素信號傳輸至下部基板12之ADC 31。
如圖2B中所繪示，下部基板12具備分別對應於上部基板11之像素區塊22、一數位信號處理單元32、一時序產生單元33及一DAC 34之複數個ADC 31。各ADC 31將自屬於對應像素區塊22之複數個像素21循序傳輸之類比像素信號轉換為一數位信號。
舉例而言，在上部基板11之左上方之一像素區塊22對應於在下部基板12之左上方之一ADC 31a。另外，相似地，在上部基板11之右上方之一像素區塊22對應於下部基板12之右上方之一ADC 31e。即，在上部基板11上之一像素區塊22及在下部基板12上之一ADC 31之各自佔據面積及其形狀係經設置以彼此相匹配。
圖3繪示ADC 31之一組態實例。ADC 31包含一比較單元41及一鎖存器單元42。比較單元41將自一對應像素區塊22之各像素21循序傳輸之類比像素信號與自DAC 34輸入之一斜坡信號比較，且將其之一比較結果輸出至鎖存器單元42。當一斜坡信號基於比較單元41之比較 結果跨像素信號時，鎖存器單元42保持一輸入編碼值。保持在鎖存器單元42中之編碼值係在數位信號處理單元32中作為一數位像素信號讀出。
圖4繪示組態一像素區塊22之4*4像素之通用掃描順序。在圖中，一矩形之一細線標示一像素21，一粗線標示與一ADC 31相關之一像素區塊22，數字標示像素之位置，且箭頭標示像素之掃描順序。 另外，位於一X列及一Y行之一像素亦可描述為一像素(X,Y)。
舉例而言，在一像素區塊中，其中一像素(0,0)係在左上方頂部，藉由將在左上方之一像素(0,0)設定為起點，在右水平方向中開始掃描，及欲被掃描之一列係在下部垂直方向中循序移動，及右下方像素(0,3)係最後讀出。相似地，在另一像素區塊22中，藉由在左上方設定一像素21，在右水平方向中開始掃描，一欲被掃描之一列係在下部垂直方向中循序移動，及在右下方之一像素21係最後讀出。
圖5繪示用於將在一像素區塊22中之掃描順序改變至如圖4中繪示之水平方向及垂直方向之各像素21之一組態實例。
一像素21係藉由一光二極體(PD)51、一傳送閘極(Trf)52、一浮動擴散(FD)53、一放大電晶體(Amp)54、用於垂直掃描之一選擇電晶體(Sel)55、用於水平掃描之一選擇電晶體(Sel)56、一重設電晶體(Rst)57、電源接線58及一信號線59組態而成。
在像素21中，透過Trf 52將在作為一光電轉換器件之PD 51中產生之一電荷傳輸至與Amp 54之一閘極連接之FD 53。在此時，當打開藉由垂直掃描單元23控制之Sel 55及藉由水平掃描單元24控制之Sel 56時，Amp 54透過垂直信號線59將對應於維持在FD 53中之電荷之一電位之一電壓信號輸出至位於後階段中之一ADC 31。另外，當打開Rst 57時，在電源接線58中丟棄在FD 53中累積之電荷。
[引用列表]
[專利文獻]
日本未審查專利申請案公開案第2009-177207號
如在圖5中繪示，舉例而言，兩個選擇電晶體(Sel 55,56)對於像素21而言係必須，以執行在圖4中繪示之掃描順序，且如圖2A及圖2B中所繪示，對於整個CIS 10而言，水平掃描單元24及垂直掃描單元23係必須。因此，實現像素單元及CIS單元之小型化或成本減少係困難。
另外，舉例而言，對於整個CIS，藉由省略水平掃描單元，僅藉由垂直掃描單元組態CIS亦係可行，然而，即使在此情況中，因為四個不同Sel接線在4*4像素之一像素區塊之各列中係必須，故在像素單元中實現其小型化係困難。
另外，當將一4*4像素之像素區塊22藉由與其相關聯而連接至一ADC 31時，各像素21之一垂直信號線59係一起放在像素區塊22或類似物之一中心處。然而，在此情況中，存在各像素21之接線之一佈局係非對稱且歸因於像素之位置，光學及電特性變得略微不同之一問題。
本發明已配合此一情境說明，且以便於實現一像素或一CIS之小型化及成本減少或像素之間之特性之均勻性。
根據本發明之一例示性繪示，一成像器件可包含一像素區域，其包含配置在成列及行之一矩陣形式中且分組為各包含N個像素之像素單元之複數個像素。N係大於1，行之各者可包含來自像素單元之至少兩者之像素，且複數個像素可經組態以感測光且將一像素信號輸出至複數個讀出線之一者，複數個讀出線之各者係與像素單元之一對 應者之像素連接。成像器件可包含在一行方向中延伸且係經組態以藉由將掃描脈衝施加至各與像素之一對應列連接之掃描線選擇用於讀出之像素之一掃描單元。成像器件可包含各與複數個讀出線之一對應者連接且經組態以在輸出至其之像素信號上執行類比至數位轉換之複數個讀出單元。不存在延伸於一列方向且將脈衝施加至與像素行連接之線以致能該等選擇用於讀出之像素之掃描單元。
根據本發明之另一例示性繪示，一電子裝置可包含如以上描述之關於本發明之第一例示性繪示之一成像器件。
根據本發明之另一例示性繪示，提供一種驅動一影像感測器之方法。影像感測器可包含一像素區域，其包含配置在成列及行之一矩陣形式中且分組為各包含N個像素之像素單元之複數個像素，其中N>1，行之各者包含來自像素單元之至少兩者之像素，且複數個像素之各者係經組態以感測光且將一像素信號輸出至複數個讀出線之一者，複數個讀出線之各者係與像素單元之一對應者之像素連接；及複數個讀出單元，各與複數個讀出線之一對應者連接且經組態以在輸出至其之像素信號上執行類比至數位轉換。該方法可包含藉由將掃描脈衝施加至各與像素之一對應列連接之掃描線選擇用於讀出之像素。前述之用於讀出之選擇像素並非取決於將任何脈衝施加至與一行像素連接之一線。
根據本發明之另一例示性繪示，一成像器件可包含像素區域，其包含配置在成列及行且分組為各包含N個像素之像素單元之複數個像素。N係大於1，行之各者可包含來自像素單元之至少兩者之像素，且當被選擇用於讀出時，複數個像素之各者可經組態以感測光且將一像素信號輸出至複數個讀出線之一者，複數個讀出線之各者與像素單元之一對應者之像素連接。成像器件可包含一掃描單元，其延伸在行方向且經組態藉由將掃描脈衝施加至各與像素之一對應列連接之 掃描線選擇用於讀出之像素。成像器件可包含複數個讀出單元，各與複數個讀出線之一對應者連接且經組態以在輸出至其之像素信號上執行類比至數位轉換。各掃描脈衝可選擇用於讀出與掃描線連接之該等像素，其中各自掃描脈衝係獨立於任何其他選擇信號施加至掃描線。
根據本發明之實施例，實現小型化、降低成本及像素之間之特性的均勻性係可行。
10‧‧‧CMOS影像感測器(CIS)
11‧‧‧上部基板
12‧‧‧下部基板
21‧‧‧像素
22‧‧‧像素區塊
23‧‧‧垂直掃描單元
24‧‧‧水平掃描單元
31‧‧‧數位類比轉換單元(ADC)
32‧‧‧數位信號處理單元
33‧‧‧時序產生單元
34‧‧‧類比數位轉換單元(DAC)
41‧‧‧比較單元
42‧‧‧鎖存器單元
51‧‧‧光二極體
52‧‧‧傳送閘極
53‧‧‧浮動擴散
54‧‧‧放大電晶體
55‧‧‧選擇電晶體
56‧‧‧選擇電晶體
57‧‧‧重設電晶體
58‧‧‧電源接線
59‧‧‧信號線
60‧‧‧CMOS影像感測器(CIS)/固態成像器件
61‧‧‧上部基板
62‧‧‧下部基板
71‧‧‧像素
72‧‧‧像素區塊
73‧‧‧垂直掃描單元
81‧‧‧數位類比轉換單元(ADC)
82‧‧‧數位信號處理單元
83‧‧‧時序產生單元
84‧‧‧類比數位轉換單元(DAC)
91‧‧‧全域快門電晶體(GS)
100‧‧‧成像裝置
101‧‧‧光學透鏡
102‧‧‧DSP
[圖1]圖1係相關技術中之一CIS之一示意圖，其係藉由上部基板及下部基板而組態。
[圖2A]圖2A係繪示圖1中之CIS之上部基板之一組態實例之一方塊圖。
[圖2B]圖2B係繪示圖1中之CIS之下部基板之一組態實例之一方塊圖。
[圖3]圖3係繪示一ADC之一組態實例之一方塊圖。
[圖4]圖4係繪示在圖2A中之各像素區塊中像素之掃描順序之一圖式。
[圖5]圖5係繪示一像素之一組態實例之一圖式，其中執行圖4中之掃描順序。
[圖6A]圖6A係繪示應用本發明之CIS之上部基板之一組態實例之一方塊圖。
[圖6B] 圖6B係繪示應用本發明之CIS之下部基板之一組態實例之一方塊圖。
[圖7]圖7係繪示圖6A中之各像素區塊中之像素之掃描順序之一圖式。
[圖8]圖8係繪示圖6A中之各像素區塊中之像素之掃描順序之一圖式。
[圖9]圖9係繪示一像素之一第一組態實例之一圖式，其中執行圖7中之掃描順序。
[圖10]圖10係繪示一第二組態實例之一圖式，其中執行圖7中之掃描順序。
[圖11]圖11係繪示根據本發明之一成像裝置之一組態實例之一方塊圖。
在下文中，將參考圖式詳細描述用於執行本發明(在下文中，稱為實施例)之最佳形式。
[實施例]
[作為本發明之實施例之CIS之組態實例]
圖6A及圖6B係示意性繪示作為本發明之一實施例之一CIS 60之一上部基板61及一下部基板62之各者之一電路組態之圖式。另外，CIS 60之上部基板61及下部基板62係使用銅-銅鍵結或類似物而結合(與圖1中之CIS 10相似)及在對應部分處彼此連接。
如在圖6A中繪示，在上部基板61上提供配置在一矩陣中之複數個像素71及一垂直掃描單元73。
一般技術者將瞭解，一矩陣形式係包括在一通常規則圖案中彼 此交叉之兩組線之一形式，其中第一組線係通常平行於界定矩陣之兩個主要方向之一者且第二組線係通常平行於兩個主要方向之另一者。 舉例而言，在一常見矩陣形式中，兩個主要方向係彼此垂直且構成矩陣之線係形成「柵格」或「棋盤」類型圖案。通常言之，界定矩陣之兩個主要方向之一者係稱為一行方向且主要方向之另一方向係稱為一列方向(且平行於列方向之該等線係稱為「列」，平行於行方向之該等線係稱為「行」)。可任意選擇主要方向之何者稱為行方向及何者稱為列方向。
行方向與列方向之定向係不受一外部參考框支配。換言之，可相對於外部參考框任意定向矩陣。因此，舉例而言，行方向並非必須係垂直且列方向並非必須係水平。在附圖中，一垂直方向係稱為行方向且一水平方向係稱為一列方向，但應瞭解，此僅係一可能定向且係非限制性。
因此，如隨附專利申請範圍中使用之「行」及「列」僅標示像素之矩陣之兩個主要方向，且並非限制為相對於一外部參考框(諸如藉由包含像素之矩陣之一電子裝置界定之一參考框)之任何特定定向，除非另外明確指示。特定言之，「行」及「列」並非必須分別與一垂直方向及水平方向對應。
複數個像素71之各者係劃分為由1*16像素(=列(水平)*行(垂直))形成之一像素區塊72。另外，組態像素區塊72之像素71之數目，即像素區塊72之一面積係經設置以與稍後將要描述之下部基板62之一ADC 81之一面積匹配。像素71使用光電轉換處理產生對應於輸入光之一電荷，累積電荷，且基於來自垂直掃描單元73之一控制，在一掃描時序處將與所累積之電荷相對應之一像素信號傳輸至下部基板62之ADC 81。
另外，根據實施例之像素區塊72係由總計1*16像素之16個像素 組態而成，然而，像素區塊可藉由消除垂直掃描單元73及藉由提供一水平掃描單元由16*1像素組態而成。
如圖6B中所繪示，在下部基板62上提供對應於上部基板61之像素區塊72之複數個ADC 81、一數位信號處理單元82、一時序產生單元83及一DAC 84。另外，在圖中，「a」至「t」標示ADC 81之部分。 舉例而言，在左上方之一ADC 81係由一ADC 81a標示。各ADC 81將自屬於一對應像素區塊82之複數個像素71循序傳輸之類比像素信號轉換為數位信號。另外，因為ADC 81之一組態係與圖3中繪示之ADC 31之組態相似，故將省略其之描述。
另外，在圖6A及6B中，歸因於空間限制，僅繪示像素71之20*16像素及ADC 81之5*4 ADC，然而，自然地，像素71之數目係一萬單元之一巨大數目，且作為像素71之數目除以16之值，像素區塊72之數目及ADC 81之數目亦係一巨大數目。
圖7及圖8繪示上部基板61之各像素區塊72中之16個像素之掃描順序。在圖中，一細線之一矩形標示一像素71，一粗線標示與一ADC 81相關之一像素區塊72，數字標示像素之部分及箭頭標示像素之掃描順序。另外，位於一X列及一Y行上之一像素71係可描述為一像素(X,Y)。
組態各像素區塊72之十六個像素71具備一共同垂直信號線59，且垂直信號線59之後階段係與一對應ADC 81連接。
一像素區塊720,0係與一ADC 81a相關，其中十六個像素71係與行(垂直)方向對準，其中一像素(0,0)係上端。在像素區塊720,0右側之一像素區塊720,1係與在ADC 81a之下方之一ADC 81f相關。在像素區塊720,1右側之一像素區塊720,2係與在ADC 81f之下方之一ADC 81k相關。在像素區塊720,2右側之一像素區塊720,3係與在ADC 81k之下方之一ADC 81p相關。
即，一像素區塊72及與其對應之一ADC 81係經設定使得其等之面積彼此匹配，及其等之形狀彼此不同。另外，在其等之一單元中，在列(水平)方向中相鄰之四個像素區塊72(例如，像素區塊720,0、像素區塊720,1、像素區塊720,2、像素區塊720,3)係與在行(垂直)方向中相鄰之四個ADC 81(例如，ADC 81a、ADC 81f、ADC 81k、ADC 81p)相關。
垂直掃描單元73係由對應於像素區塊72之一分離之16個列重複，且藉由一共同時序信號並行操作。以此方式，在整個像素區塊72中，像素係同時在行方向中自上端像素71循序掃描至下端。因此，在像素區塊72中，在列(水平)方向中開關掃描並非必須。另外，無論影像之一大小，使用十六次掃描自組態一影像之全部像素71讀出像素信號係可行。
圖9繪示用於執行圖7中繪示之像素區塊72之掃描順序之各像素71之一組態實例。
另外，在圖9中所繪示之像素71之組成器件中，因為在圖5中繪示作為相關技術中之一實例之像素21之共同組成器件係被給定共同數字，將省略其等之描述。在像素71之第一組態實例中，自圖5中之像素21消除Sel(用於水平掃描之選擇電晶體)56，如藉由相互比較圖5及圖9闡明。因此，像素71之第一組態實例可經組態以比像素21簡單。 另外，因為使接線之佈局在各像素區塊72中常見係可行，故亦可實現一像素單元及CIS單元小型化或成本減少。另外，因為屬於相同像素區塊72之十六個像素71係透過一共同垂直信號線連接，且受大約相同接線佈局支配，故抑制像素之間之特性中之不規則係可行。
在像素71之第一組態實例中，在作為一光電轉換器件之PD 51中產生之一電荷係透過Trf 52傳輸至與Amp 54之一閘極連接之FD 53。在此時，當打開藉由垂直掃描單元73控制之Sel 55時，Amp 54透過垂 直信號線59將對應於維持在FD 53中之電荷之一電位的一電壓信號輸出至在後階段中之一ADC 31。另外，當打開Rst 57時，在FD 53中累積之電荷係投至電源接線58。
如上所描述，在第一組態實例之一情況中，無論一影像之一大小，使用16次掃描在整個螢幕上讀出像素71係可行的。然而，換言之，無論一影像之一大小，16次掃描係必須。當在一物件中不存在移動時，此係並非一問題，然而，當存在一移動時，因為雜訊(諸如在對應於像素區塊72之一邊界之一影像的一位置處存在線)此可係一問題。
圖10繪示用於解決該問題之像素71之一第二組態實例。第二組態實例係像素71包含一全域快門功能之一實例。
另外，在圖10中繪示之像素71之組成器件中，因為在圖5中繪示之像素21之共同組成器件係被給定共同數字，將省略其之描述。在像素71之第二組態實例中，自圖5中之像素21消除Sel(用於水平掃描之選擇電晶體)56，且添加一全域快門電晶體(GS)91，如藉由相互比較圖5及圖10所闡明。
在GS 91中，共同GS接線係與整個像素71連接，其之一末端係與PD 51連接，且另一末端係與電源接線58連接。
在像素71之第二組態實例中，在整個像素71中，在一共同時序處曝光之前，將GS 91打開，且在將PD 51中之電荷投至電源接線58之後，開始曝光。其後，在整個像素71中，在一共同時序處打開Trf 52，且將在PD 51中產生之電荷傳輸至與Amp 54之一閘極連接之FD 53。另外，因為在將電荷傳輸至FD 53之前，打開藉由垂直掃描單元73控制之Sel 55，故Amp 54透過垂直信號線59將對應於在FD 53中累積之電荷之一電位的一電壓信號輸出至在後階段中之一ADC 31。另外，當打開Rst 57時，將在FD 53中累積之電荷投至電源接線58。
在像素71之第二組態之一情況中，因為可使曝光時序在整個像素71中變成共同的曝光時序，故阻止產生雜訊(諸如線)之一問題在對應於像素區塊72之一邊界之影像之一位置處出現係可行。另外，為包含全域快門之功能，舉例而言，可在PD 51與FD 53之間包含代替GS 91之另一信號維持節點。
[固態成像器件60之應用實例]
圖11繪示其上安裝一固態成像器件60之一成像裝置100之一組態實例。在成像裝置100中，固態成像器件60根據藉由一光學透鏡101聚光之輸入光執行光電轉換處理，且基於由其產生之一電荷而將一數位影像信號輸出至一DSP 102。舉例而言，成像裝置100可用以感測。
另外，本發明之實施例不限於以上描述之實施例，且在不背離本發明之範疇之情況下，可作出各種改變。舉例而言，至少以下組態係在本發明之範疇之內。
(組態1)
一種成像器件，其包括：一像素區域，其包含配置在成列及行之一矩陣形式中且分組為各包含N個像素之像素單元之複數個像素，其中N>1，該等行之各者包含來自該等像素單元之至少兩個之像素，且複數個像素之各者係經組態以感測光且將一像素信號輸出至複數個讀出線之一者，複數個讀出線之各者係與該等像素單元之一對應者之該等像素連接；一掃描單元，其在一行方向中延伸且係經組態以藉由將掃描脈衝施加至各與像素之一對應列連接之掃描線選擇用於讀出之像素；及複數個讀出單元，各與複數個讀出線之一對應者連接且經組態以在輸出至其之像素信號上執行類比至數位轉換，其中不存在於一列方向中延伸且將脈衝施加至與像素行連接之線以致能該等選擇用於讀出之像素之掃描單元。
(組態2)
如組態1之成像器件，其進一步包括：複數個基板，其等相互堆疊，其中該像素區域及該掃描單元係安置在不同於複數個讀出單元之複數個基板之一者上。
(組態3)
如組態1及2中之任一項之成像器件，其中，對於複數個讀出單元之各者而言，其之一佈局區域之一形狀係不同於該等像素單元之一者之一佈局區域之形狀。
(組態4)
如組態1至3中之任一項之成像器件，其中，對於複數個讀出單元之各者而言，其之該佈局區域之二維面積係等於該等像素單元之一者之該佈局區域之二維面積。
(組態5)
如組態1至4中之任一項之成像器件，其中，對於該等像素單元之各者而言，包含在各自像素單元中之全部像素係在一相同行中。
(組態6)
如組態1至5中之任一項之成像器件，其中複數個像素之各者包括：一感測元件，其經組態以在入射光上執行光電轉換，一讀出元件，其經組態以接收由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號，一傳送元件，其安置在該感測元件與該讀出元件之一輸入終端之間，該傳送元件係經組態以控制將在該感測元件中產生之電荷傳送至該讀出元件之該輸入終端之一電荷傳送操作，一重設元件，其安置在該讀出元件之該輸入終端與一重設電位 線之間，該重設元件係經組態以控制自該讀出元件之該輸入終端清除電荷之一重設操作，及一選擇電晶體，其控制用於包含在各自像素內之任何其他主動電路元件之獨立讀出之該各自像素之選擇，藉由施加至與該選擇電晶體之一閘極連接之該等掃描線之一者之該等掃描脈衝控制該選擇電晶體之一導電狀態。
(組態7)
如組態1至6中之任一項之成像器件，其中，複數個像素之各者包含經組態以在入射光上執行光電轉換之一感測元件及經組態以接收藉由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號之一讀出元件，及對於複數個像素之各者而言：當其之一電力供應終端係與攜載一電力供應電位之一電力供應線導電連接時，該讀出元件輸出該像素信號，一第一開關元件係安置在該讀出元件之該電力供應終端與該電力供應線之間之一電流路徑中，藉由施加至與該第一開關元件之一控制終端連接之該等掃描線之一者之該等掃描脈衝控制該第一開關元件之一導電狀態，及除該第一開關元件外，沒有任何開關元件被安置在該讀出元件之該電力供應終端與該電力供應線之間之該電流路徑中。
(組態8)
如組態1至7中之任一項之成像器件，其中，對於複數個像素之各者而言，該讀出元件係組態為一放大器之一第一電晶體且該第一開關元件係組態為一開關之一第二電晶體，該第一電晶體之一第一電流電極係該電力供應終端且係與該第 二電晶體連接之一電流電極連接，該第一電晶體之一第二電流電極係與該等讀出線之一者連接，及藉由該感測元件產生之電荷係接收在該第一電晶體之一閘極電極上，及該第二電晶體之一閘極電極係該控制終端。
(組態9)
如組態1至8中之任一項之成像器件，其中複數個像素之各者進一步包括：一第二開關元件，其安置在該感測元件與該讀出元件之一輸入終端之間，該第二開關元件係經組態以控制將在該開關元件中產生之電荷傳送至該讀出元件之該輸入終端之一電荷傳送操作，及一第三開關元件，其安置在該讀出元件之該輸入終端與一重設電位線之間，該第三開關元件係經組態以控制自該讀出元件之該輸入終端清除電荷之一重設操作。
(組態10)
如組態1至9中之任一項之成像器件，其中複數個像素之各者進一步包括安置在該感測元件與一第二重設電位線之間之一第四開關元件，該第四開關元件係經組態以控制在該感測元件中之一電荷整合週期之開始。
(組態11)
如組態1至10中之任一項之成像器件，其中該電力供應線、該重設電位線及該第二重設電位線係全部相同之線。
(組態12)
如組態1至11中之任一項之成像器件，其進一步包括傳送選擇線、重設選擇線、及全域快門選擇線，各與在一對應列中之像素連接， 其中對於複數個像素之各者而言，藉由該等傳送選擇線之一者控制該第二開關元件，藉由該等重設線之一者控制該第三開關元件，及藉由該等全域快門選擇線之一者控制該第四開關元件。
(組態13)
如組態1至12中之任一項中之成像器件，其中複數個讀出單元之各者之一佈局區域之二維面積係等於N．A，其中，A係複數個像素之一者之一佈局區域之二維面積。
(組態14)
一種包括如組態1至13中之任一項之成像器件之電子裝置。
(組態15)
一種驅動包括一像素區域之一影像感測器之方法，該像素區域包含配置在成列及行之一矩陣形式中且分組為各包含N個像素之像素單元之複數個像素，其中N>1，該等行之各者包含來自該等像素單元之至少兩者之像素，且複數個像素之各者係經組態以感測光且將一像素信號輸出至複數個讀出線之一者，複數個讀出線之各者係與該等像素單元之一對應者之該等像素連接；及複數個讀出單元，各與複數個讀出線之一對應者連接且經組態以在輸出至其之像素信號上執行類比至數位轉換，該方法包括：藉由將掃描脈衝施加至各與像素之一對應列連接之掃描線選擇用於讀出之像素，其中用於讀出之該等選擇像素並非取決於將任何脈衝施加至與一行像素連接之一線。
(組態16)
如組態15之方法，其中複數個像素之各者包含：一感測元件，其經組態以在入射光上執行光電轉換；及一讀出元件，其經組態以接收由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號，該方法進一步包括： 在用於讀出之該等選擇像素之前：執行一全域快門操作，其導致全部複數個像素同時開始一電荷整合週期，及執行一傳送操作，其導致像素將在其等各自感測元件中產生之電荷傳送至其等之各自讀出元件，及在該等選擇用於讀出之像素之後，執行一重設操作，自已被讀出之該等像素之讀出元件清除電荷。
(組態17)
如組態15及16中之任一項之方法，其中該影像感測器進一步包括相互堆疊之複數個基板，其中將該像素區域及該掃描單元安置在不同於複數個讀出單元之複數個基板之一者上。
(組態18)
如組態15至17中任一項之方法，其中，對應複數個讀出單元之各者而言，其之一佈局區域之一形狀係不同於該等像素單元之一者之一佈局區域之一形狀。
(組態19)
如組態15至18中任一項之方法，其中，對於複數個讀出單元之各者而言，其之該佈局區域之二維面積係等於該等像素單元之一者之該佈局區域之二維面積。
(組態20)
如組態15至19中任一項之方法，其中，對於該等像素單元之各者而言，包含在各自像素單元中之全部該等像素係在一相同行中。
(組態21)
如組態15至20中任一項之方法，其中複數個像素之各者包括：一感測元件，其經組態以在入射光上執行光電轉換， 一讀出元件，其經組態以接收由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號，一傳送元件，其安置在該感測元件與該讀出元件之一輸入終端之間，該傳送元件係經組態以控制將在該感測元件中產生之電荷傳送至該讀出元件之該輸入終端之一電荷傳送操作，一重設元件，其安置在該讀出元件之該輸入終端與一重設電位線之間，該重設元件係經組態以控制自該讀出元件之該輸入終端清除電荷之一重設操作，及一選擇電晶體，其控制用於包含在各自像素內之任何其他主動電路元件之獨立讀出之該各自像素之選擇，藉由施加至與該選擇電晶體之一閘極連接之該等掃描線之一者之該等掃描脈衝控制該選擇電晶體之一導電狀態。
(組態22)
如組態15至21中之任一項之方法，其中，複數個像素之各者包含經組態以在入射光上執行光電轉換之一感測元件及經組態以接收藉由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號之一讀出元件，及對於複數個像素之各者而言：當其之一電力供應終端係與攜載一電力供應電位之一電力供應線導電連接時，該讀出元件輸出該像素信號，一第一開關元件係安置在該讀出元件之該電力供應終端與該電力供應線之間之一電流路徑中，藉由施加至與該第一開關元件之一控制終端連接之該等掃描線之一者之該等掃描脈衝控制該第一開關元件之一導電狀態，及除該第一開關元件外，沒有任何開關元件被安置在該讀出元件之該電力供應終端與該電力供應線之間之該電流路徑中。
(組態23)
如組態15至22中之任一項之方法，其中，對於複數個像素之各者而言，該讀出元件係組態為一放大器之一第一電晶體且該第一開關元件係組態為一開關之一第二電晶體，該第一電晶體之一第一電流電極係該電力供應終端且係與該第二電晶體之一電流電極連接，該第一電晶體之一第二電流電極係與該等讀出線之一者連接，及藉由該感測元件產生之電荷係接收在該第一電晶體之一閘極電極上，及該第二電晶體之一閘極電極係該控制終端。
(組態24)
如組態15至23中之任一項之方法，其中複數個像素之各者進一步包括：一第二開關元件，其安置在該感測元件與該讀出元件之一輸入終端之間，該第二開關元件係經組態以控制將在該開關元件中產生之電荷傳送至該讀出元件之該輸入終端之一電荷傳送操作，及一第三開關元件，其安置在該讀出元件之該輸入終端與一重設電位線之間，該第三開關元件係經組態以控制自該讀出元件之該輸入終端清除電荷之一重設操作。
(組態25)
如組態15至24中之任一項之方法，其中複數個像素之各者進一步包括安置在該感測元件與一第二重設電位線之間之一第四開關元件，該第四開關元件係經組態以控制在該感測元件中之一電荷整合週期之開始。
(組態26)
如組態15至25中之任一項方法， 其中該電力供應線、該重設電位線及該第二重設電位線係全部相同之線。
(組態27)
如組態15至26中任一項之方法，其進一步包括傳送選擇線、重設選擇線、及全域快門選擇線，各與在一對應列中之像素連接，其中對於複數個像素之各者而言，藉由該等傳送選擇線之一者控制該第二開關元件，藉由該等重設線之一者控制該第三開關元件，及藉由該等全域快門選擇線之一者控制該第四開關元件。
(組態28)
如組態15至27中之任一項中之方法，其中複數個讀出單元之各者之一佈局區域之二維面積係等於N．A，其中，A係複數個像素之一者之一佈局區域之二維面積。
(組態29)
一種包括如組態1至13中之任一項之成像器件之電子裝置。
(組態30)
一種成像器件，其包括：一像素區域，其包含配置在成列及行之一矩陣形式中且分組為各包含N個像素之像素單元之複數個像素，其中N>1，該等行之各者包含來自該等像素單元之至少兩個之像素，且複數個像素之各者係經組態以感測光且當複數個讀出線之一者被選擇用於讀出時可將一像素信號輸出至該讀出線，複數個讀出線之各者係與該等像素單元之一對應者之該等像素連接；一掃描單元，其在一行方向中延伸且係經組態以藉由將掃描脈衝施加至各與像素之一對應列連接之掃描線選擇用於讀出之像素；及複數個讀出單元，各與複數個讀出線之一對應者連接且經組態 以在輸出至其之像素信號上執行類比至數位轉換，其中各掃描脈衝選擇用於讀出之該等像素，其等係與對其獨立於任何其他選擇信號施加各自掃描脈衝之掃描線連接。
(組態31)
如組態30之成像器件，其進一步包括：複數個基板，其等相互堆疊，其中該像素區域及該掃描單元係安置在不同於複數個讀出單元之複數個基板之一者上。
(組態32)
如組態30及31中之任一項之成像器件，其中，對於複數個讀出單元之各者而言，其之一佈局區域之一形狀係不同於該等像素單元之一者之一佈局區域之形狀。
(組態33)
如組態30至32中之任一項之成像器件，其中，對於複數個讀出單元之各者而言，其之該佈局區域之二維面積係等於該等像素單元之一者之該佈局區域之二維面積。
(組態34)
如組態30至33中之任一項之成像器件，其中，對於該等像素單元之各者而言，包含在各自像素單元中之全部像素係在一相同行中。
(組態35)
如組態30至34中之任一項之成像器件，其中複數個像素之各者包括：一感測元件，其經組態以在入射光上執行光電轉換，一讀出元件，其經組態以接收由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號，一傳送元件，其安置在該感測元件與該讀出元件之一輸入終端 之間，該傳送元件係經組態以控制將在該感測元件中產生之電荷傳送至該讀出元件之該輸入終端之一電荷傳送操作，一重設元件，其安置在該讀出元件之該輸入終端與一重設電位線之間，該重設元件係經組態以控制自該讀出元件之該輸入終端清除電荷之一重設操作，及一選擇電晶體，其控制用於包含在各自像素內之任何其他主動電路元件之獨立讀出之該各自像素之選擇，藉由施加至與該選擇電晶體之一閘極連接之該等掃描線之一者之該等掃描脈衝控制該選擇電晶體之一導電狀態。
(組態36)
如組態30至35中之任一項之成像器件，其中，複數個像素之各者包含經組態以在入射光上執行光電轉換之一感測元件及經組態以接收藉由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號之一讀出元件，及對於複數個像素之各者而言：當其之一電力供應終端係與攜載一電力供應電位之一電力供應線導電連接時，該讀出元件輸出該像素信號，一第一開關元件係安置在該讀出元件之該電力供應終端與該電力供應線之間之一電流路徑中，藉由施加至與該第一開關元件之一控制終端連接之該等掃描線之一者之該等掃描脈衝控制該第一開關元件之一導電狀態，及除該第一開關元件外，沒有任何開關元件被安置在該讀出元件之該電力供應終端與該電力供應線之間之該電流路徑中。
(組態37)
如組態30至36中之任一項之成像器件，其中，對於複數個像素之各者而言，該讀出元件係組態為一放 大器之一第一電晶體且該第一開關元件係組態為一開關之一第二電晶體，該第一電晶體之一第一電流電極係該電力供應終端且係與該第二電晶體連接之一電流電極連接，該第一電晶體之一第二電流電極係與該等讀出線之一者連接，及藉由該感測元件產生之電荷係接收在該第一電晶體之一閘極電極上，及該第二電晶體之一閘極電極係該控制終端。
(組態38)
如組態30至37中之任一項之成像器件，其中複數個像素之各者進一步包括：一第二開關元件，其安置在該感測元件與該讀出元件之一輸入終端之間，該第二開關元件係經組態以控制將在該開關元件中產生之電荷傳送至該讀出元件之該輸入終端之一電荷傳送操作，及一第三開關元件，其安置在該讀出元件之該輸入終端與一重設電位線之間，該第三開關元件係經組態以控制自該讀出元件之該輸入終端清除電荷之一重設操作。
(組態39)
如組態30至38中之任一項之成像器件，其中複數個像素之各者進一步包括安置在該感測元件與一第二重設電位線之間之一第四開關元件，該第三開關元件係經組態以控制在該感測元件中之一電荷整合週期之開始。
(組態40)
如組態30至39中之任一項之成像器件，其中該電力供應線、該重設電位線及該第二重設電位線係全部相同之線。
(組態41)
如組態30至40中之任一項之成像器件，其進一步包括傳送選擇線、重設選擇線、及全域快門選擇線，各與在一對應列中之像素連接，其中對於複數個像素之各者而言，藉由該等傳送選擇線之一者控制該第二開關元件，藉由該等重設線之一者控制該第三開關元件，及藉由該等全域快門選擇線之一者控制該第四開關元件。
(組態42)
如組態30至41中之任一項中之成像器件，其中複數個讀出單元之各者之一佈局區域之二維面積係等於N．A，其中，A係複數個像素之一者之一佈局區域之二維面積。
(組態43)
一種電子裝置，其包括如組態30至42中之任一項之成像器件。
[參考符號列表]
60 固態成像器件
61 上部基板
62 下部基板
71 像素
72 像素區塊
81 ADC
100 成像裝置
61‧‧‧上部基板
71‧‧‧像素
72‧‧‧像素區塊
73‧‧‧垂直掃描單元

Claims (25)

  1. 一種成像器件，其包括：一像素區域，其包含配置在成列及行之一矩陣形式中且分組為各包含N個像素之像素單元之複數個像素，其中N>1，該等行之各者包含來自該等像素單元之至少兩個之像素，且該複數個像素之各者係經組態以感測光且將一像素信號輸出至複數個讀出線之一者，該複數個讀出線之各者係與該等像素單元之一對應者之該等像素連接；一掃描單元，其延伸在一行方向且係經組態以藉由將掃描脈衝施加至各與像素之一對應列連接之掃描線來選擇用於讀出之像素；及複數個讀出單元，各與該複數個讀出線之一對應者連接且經組態以在輸出至其之像素信號上執行類比至數位轉換，其中不存在延伸於一列方向中且將脈衝施加至與像素行連接之線以致能該等選擇用於讀出之像素之掃描單元。
  2. 如請求項1之成像器件，其進一步包括：複數個基板，其等相互堆疊，其中該像素區域及該掃描單元係安置在不同於該複數個讀出單元之該複數個基板之一者上。
  3. 如請求項1之成像器件，其中，對於該複數個讀出單元之各者而言，其之一佈局區域之一形狀係不同於該等像素單元之一者之一佈局區域之一形狀。
  4. 如請求項3之成像器件，其中，對於該複數個讀出單元之各者而言，其之該佈局區域之一二維面積係等於該等像素單元之一者之該佈局區域之一二 維面積。
  5. 如請求項1之成像器件，其中，對於該等像素單元之各者而言，包含在各自像素單元中之全部該等像素係在一相同行中。
  6. 如請求項1之成像器件，其中該複數個像素之各者包括：一感測元件，其經組態以在入射光上執行光電轉換，一讀出元件，其經組態以接收由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號，一傳送元件，其安置在該感測元件與該讀出元件之一輸入終端之間，該傳送元件係經組態以控制將在該感測元件中產生之電荷傳送至該讀出元件之該輸入終端之一電荷傳送操作，一重設元件，其安置在該讀出元件之該輸入終端與一重設電位線之間，該重設元件係經組態以控制自該讀出元件之該輸入終端清除電荷之一重設操作，及一選擇電晶體，其控制用於包含在該各自像素內之任何其他主動電路元件之獨立讀出之該各自像素之選擇，藉由施加至與該選擇電晶體之一閘極連接之該等掃描線之一者之該等掃描脈衝來控制該選擇電晶體之一導電狀態。
  7. 如請求項1之成像器件，其中，該複數個像素之各者包含經組態以在入射光上執行光電轉換之一感測元件及經組態以接收藉由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號之一讀出元件，及對於該複數個像素之各者而言： 當其之一電力供應終端係與攜載一電力供應電位之一電力供應線導電連接時，該讀出元件輸出該像素信號，一第一開關元件係安置在該讀出元件之該電力供應終端與該電力供應線之間之一電流路徑中，藉由施加至與該第一開關元件之一控制終端連接之該等掃描線之一者之該等掃描脈衝控制該第一開關元件之一導電狀態，及除該第一開關元件外，沒有任何開關元件被安置在該讀出元件之該電力供應終端與該電力供應線之間之該電流路徑中。
  8. 如請求項7之成像器件，其中，對於該複數個像素之各者而言，該讀出元件係組態為一放大器之一第一電晶體且該第一開關元件係組態為一開關之一第二電晶體，該第一電晶體之一第一電流電極係該電力供應終端且係與該第二電晶體之一電流電極連接，該第一電晶體之一第二電流電極係與該等讀出線之一者連接，及藉由該感測元件產生之電荷被接收在該第一電晶體之一閘極電極上，及該第二電晶體之一閘極電極係該控制終端。
  9. 如請求項7之成像器件，其中該複數個像素之各者進一步包括：一第二開關元件，其安置在該感測元件與該讀出元件之一輸入終端之間，該第二開關元件係經組態以控制將在該開關元件中產生之電荷傳送至該讀出元件之該輸入終端之一電荷傳送操作，及一第三開關元件，其安置在該讀出元件之該輸入終端與一重設電位線之間，該第三開關元件係經組態以控制自該讀出 元件之該輸入終端清除電荷之一重設操作。
  10. 如請求項9之成像器件，其中該複數個像素之各者進一步包括安置在該感測元件與一第二重設電位線之間之一第四開關元件，該第四開關元件係經組態以控制在該感測元件中之一電荷整合週期之開始。
  11. 如請求項9之成像器件，其中該電力供應線、該重設電位線及該第二重設電位線係全部相同之線。
  12. 如請求項9之成像器件，其進一步包括傳送選擇線、重設選擇線、及全域快門選擇線，各與在一對應列中之像素連接，其中對於該複數個像素之各者而言，藉由該等傳送選擇線之一者控制該第二開關元件，藉由該等重設線之一者控制該第三開關元件，及藉由該等全域快門選擇線之一者控制該第四開關元件。
  13. 如請求項1之成像器件，其中該複數個讀出單元之各者之一佈局區域之二維面積係等於N．A，其中，A係該複數個像素之一者之一佈局區域之一二維面積。
  14. 一種電子裝置，其包括如請求項1之成像器件。
  15. 如請求項14之電子裝置，其中該成像器件進一步包括：複數個基板，其等相互堆疊，其中像素區域及掃描單元係安置在不同於複數個讀出單元之該複數個基板之一者上。
  16. 如請求項14之電子裝置，其中，對於該複數個讀出單元之各者而言，其之一佈局區域之一形狀係不同於像素單元之一者之一佈局區域之一形狀。
  17. 如請求項16之電子裝置， 其中，對於該複數個讀出單元之各者而言，其之該佈局區域之一二維面積係等於該等像素單元之一者之該佈局區域之一二維面積。
  18. 如請求項14之電子裝置，其中，對於該等像素單元之各者而言，包含在各自像素單元中之全部像素係在一相同行中。
  19. 如請求項14之電子裝置，其中複數個像素之各者包括：一感測元件，其經組態以在入射光上執行光電轉換，一讀出元件，其經組態以接收由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出像素信號，一傳送元件，其安置在該感測元件與該讀出元件之一輸入終端之間，該傳送元件係經組態以控制將在該感測元件中產生之電荷傳送至該讀出元件之該輸入終端之一電荷傳送操作，一重設元件，其安置在該讀出元件之該輸入終端與一重設電位線之間，該重設元件係經組態以控制自該讀出元件之該輸入終端清除電荷之一重設操作，及一選擇電晶體，其控制用於包含在該各自像素內之任何其他主動電路元件之獨立讀出之該各自像素之選擇，藉由施加至與該選擇電晶體之一閘極連接之掃描線之一者之掃描脈衝來控制該選擇電晶體之一導電狀態。
  20. 如請求項14之電子裝置，其中，該複數個像素之各者包含經組態以在入射光上執行光電轉換之一感測元件及經組態以接收藉由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號之一讀出 元件，及對於該複數個像素之各者而言：當其之一電力供應終端係與攜載一電力供應電位之一電力供應線導電連接時，該讀出元件輸出該像素信號，一第一開關元件係安置在該讀出元件之該電力供應終端與該電力供應線之間之一電流路徑中，藉由施加至與該第一開關元件之一控制終端連接之該等掃描線之一者之該等掃描脈衝控制該第一開關元件之一導電狀態，及除該第一開關元件外，沒有任何開關元件被安置在該讀出元件之該電力供應終端與該電力供應線之間之該電流路徑中。
  21. 如請求項20之電子裝置，其中該複數個像素之各者進一步包括：一第二開關元件，其安置在該感測元件與該讀出元件之一輸入終端之間，該第二開關元件係經組態以控制將在該開關元件中產生之電荷傳送至該讀出元件之該輸入終端之一電荷傳送操作，及一第三開關元件，其安置在該讀出元件之該輸入終端與一重設電位線之間，該第三開關元件係經組態以控制自該讀出元件之該輸入終端清除電荷之一重設操作。
  22. 如請求項21之電子裝置，其中該複數個像素之各者進一步包括安置在該感測元件與一第二重設電位線之間之一第四開關元件，該第四開關元件係經組態以控制在該感測元件中之一電荷整合週期之開始。
  23. 一種驅動包括一像素區域之一影像感測器之方法，該像素區域包含配置在成列及行之一矩陣形式中且分組為各包含N個像素之 像素單元之複數個像素，其中N>1，該等行之各者包含來自該等像素單元之至少兩者之像素，且該複數個像素之各者係經組態以感測光且將一像素信號輸出至複數個讀出線之一者，該複數個讀出線之各者係與該等像素單元之一對應者之該等像素連接；及複數個讀出單元，各與該複數個讀出線之一對應者連接且經組態以在輸出至其之像素信號上執行類比至數位轉換，該方法包括：藉由將掃描脈衝施加至各與像素之一對應列連接之掃描線選擇用於讀出之像素，其中用於讀出之該等選擇像素並非取決於將任何脈衝施加至與一行像素連接之一線。
  24. 如請求項23之方法，其中該複數個像素之各者包含：一感測元件，其經組態以在入射光上執行光電轉換；及一讀出元件，其經組態以接收由該感測元件產生之電荷及當該像素係選定用於讀出時用以輸出該像素信號，該方法進一步包括：在用於讀出之該等選擇像素之前：執行一全域快門操作，其導致全部該複數個像素同時開始一電荷整合週期，及執行一傳送操作，其導致像素將在其等各自感測元件中產生之電荷傳送至其等之各自讀出元件，及在該等選擇用於讀出之像素之後，執行一重設操作，自已被讀出之該等像素之讀出元件清除電荷。
  25. 一種成像器件，其包括：一像素區域，其包含配置在成列及行之一矩陣形式中且分組為各包含N個像素之像素單元之複數個像素，其中N>1，該等行之各者包含來自該等像素單元之至少兩個之像素，且該複數個像素之各者係經組態以感測光且當複數個讀出線之一者被選擇 用於讀出時將一像素信號輸出至該讀出線，該複數個讀出線之各者係與該等像素單元之一對應者之該等像素連接；一掃描單元，其在一行方向中延伸且係經組態以藉由將掃描脈衝施加至各與像素之一對應列連接之掃描線以選擇用於讀出之像素；及複數個讀出單元，各與該複數個讀出線之一對應者連接且經組態以在輸出至其之像素信號上執行類比至數位轉換，其中各掃描脈衝選擇用於讀出之該等像素，其等係與對其獨立於任何其他選擇信號施加各自掃描脈衝之該掃描線連接。
TW102146451A 2013-02-21 2013-12-16 固態成像器件及成像裝置，以及驅動影像感測器之方法 TWI592016B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013032089A JP5984018B2 (ja) 2013-02-21 2013-02-21 固体撮像素子、および撮像装置

Publications (2)

Publication Number Publication Date
TW201434316A TW201434316A (zh) 2014-09-01
TWI592016B true TWI592016B (zh) 2017-07-11

Family

ID=50189748

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146451A TWI592016B (zh) 2013-02-21 2013-12-16 固態成像器件及成像裝置，以及驅動影像感測器之方法

Country Status (6)

Country Link
US (4) US9621833B2 (zh)
JP (1) JP5984018B2 (zh)
KR (3) KR102566553B1 (zh)
CN (3) CN104956663B (zh)
TW (1) TWI592016B (zh)
WO (1) WO2014129148A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5984018B2 (ja) * 2013-02-21 2016-09-06 ソニー株式会社 固体撮像素子、および撮像装置
JP6515999B2 (ja) 2015-03-30 2019-05-22 株式会社ニコン 撮像素子および撮像装置
AU2016264606B2 (en) * 2015-05-19 2020-09-03 Magic Leap, Inc. Semi-global shutter imager
JP6289425B2 (ja) * 2015-09-25 2018-03-07 キヤノン株式会社 撮像素子およびその製造方法、撮像装置、撮像方法ならびにプログラム
EP3451651B1 (en) 2016-04-27 2022-06-08 Sony Group Corporation Imaging control device, imaging control method, and imaging apparatus
EP3468169B1 (en) * 2016-05-31 2020-08-26 Sony Semiconductor Solutions Corporation Image capturing device, image capturing method, camera module, and electronic device
CN110024373B (zh) * 2016-11-14 2021-05-28 富士胶片株式会社 摄像装置、摄像方法及存储介质
JP6832155B2 (ja) 2016-12-28 2021-02-24 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、画像処理方法、及び画像処理システム
KR102406996B1 (ko) 2017-04-07 2022-06-08 삼성전자주식회사 이미지 센서
CN111033315B (zh) * 2017-08-08 2023-07-21 国立大学法人静冈大学 距离图像测定装置以及距离图像测定方法
JP7023659B2 (ja) 2017-09-29 2022-02-22 キヤノン株式会社 撮像装置、撮像システム、移動体
JP2019149713A (ja) * 2018-02-27 2019-09-05 ソニーセミコンダクタソリューションズ株式会社 センサ素子および電子機器
JP2020028098A (ja) 2018-08-17 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
EP3627830A1 (en) 2018-09-18 2020-03-25 IniVation AG Image sensor and sensor device for imaging temporal and spatial contrast

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848577A (ja) * 1981-09-18 1983-03-22 Semiconductor Res Found 固体撮像装置の画像信号読出し方法
JPH0518309A (ja) 1991-07-12 1993-01-26 Daihatsu Motor Co Ltd エンジン冷却水温の検出値校正装置
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
FR2924532B1 (fr) * 2007-11-30 2009-12-18 E2V Semiconductors Capteur d'image a pixel a quatre ou cinq transistors avec reduction de bruit de reinitialisation
KR101448918B1 (ko) * 2007-12-18 2014-10-15 삼성전자주식회사 픽셀 데이터의 고속 출력이 가능한 ｃｍｏｓ 이미지 센서
JP5151507B2 (ja) * 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
JP5165520B2 (ja) * 2008-10-01 2013-03-21 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置のａｄ変換方法
JP5446282B2 (ja) * 2009-01-21 2014-03-19 ソニー株式会社 固体撮像素子およびカメラシステム
JP2010279016A (ja) * 2009-04-30 2010-12-09 Sony Corp 固体撮像素子とその駆動方法および撮像装置
JP5083272B2 (ja) 2009-05-07 2012-11-28 ソニー株式会社 半導体モジュール
JP2010283624A (ja) * 2009-06-05 2010-12-16 Panasonic Corp 固体撮像装置およびその制御方法
JP5402349B2 (ja) * 2009-07-23 2014-01-29 ソニー株式会社 固体撮像装置とその駆動方法、及び電子機器
US8310580B2 (en) * 2009-07-27 2012-11-13 Sony Corporation Solid-state imaging device and camera system for suppressing occurrence of quantization vertical streaks
JP5458869B2 (ja) 2009-12-21 2014-04-02 ソニー株式会社 固体撮像装置およびその駆動方法、カメラ
TWI513301B (zh) * 2010-06-02 2015-12-11 Sony Corp 半導體裝置，固態成像裝置及相機系統
JP5500007B2 (ja) * 2010-09-03 2014-05-21 ソニー株式会社 固体撮像素子およびカメラシステム
CN102401906B (zh) * 2010-09-19 2014-03-12 同方威视技术股份有限公司 辐射探测器及其成像装置、电极结构和获取图像的方法
JP5633323B2 (ja) * 2010-11-11 2014-12-03 ソニー株式会社 固体撮像装置及び電子機器
JP2012109658A (ja) * 2010-11-15 2012-06-07 Sony Corp 固体撮像素子及び参照電圧の調整方法
GB2492387B (en) * 2011-06-30 2017-07-19 Cmosis Nv Pixel array with individual exposure control for a pixel or pixel region
US8817154B2 (en) * 2012-08-30 2014-08-26 Omnivision Technologies, Inc. Image sensor with fixed potential output transistor
JP5984018B2 (ja) * 2013-02-21 2016-09-06 ソニー株式会社 固体撮像素子、および撮像装置

Also Published As

Publication number Publication date
CN108419034A (zh) 2018-08-17
KR20230119734A (ko) 2023-08-16
TW201434316A (zh) 2014-09-01
US20170171490A1 (en) 2017-06-15
CN111556263A (zh) 2020-08-18
JP5984018B2 (ja) 2016-09-06
US10375335B2 (en) 2019-08-06
CN108419034B (zh) 2021-01-19
US10070087B2 (en) 2018-09-04
US20190349548A1 (en) 2019-11-14
KR102566553B1 (ko) 2023-08-14
CN111556263B (zh) 2023-03-24
CN104956663A (zh) 2015-09-30
KR20210048581A (ko) 2021-05-03
US20180343411A1 (en) 2018-11-29
US10694135B2 (en) 2020-06-23
WO2014129148A1 (en) 2014-08-28
JP2014165520A (ja) 2014-09-08
KR20150122630A (ko) 2015-11-02
CN104956663B (zh) 2020-04-14
US20150381918A1 (en) 2015-12-31
US9621833B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
TWI592016B (zh) 固態成像器件及成像裝置，以及驅動影像感測器之方法
JP2022046686A (ja) 撮像素子および撮像装置
US10319774B2 (en) Image capturing device
KR102389417B1 (ko) 고체 촬상 소자 및 촬상 장치
US9674469B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
JP6351423B2 (ja) 撮像装置及び撮像システム
CN112292849B (zh) 摄像元件和电子设备
JP6670451B2 (ja) 固体撮像装置、信号処理方法、及び、電子機器
JP7314061B2 (ja) 撮像装置及び電子機器
JP6037878B2 (ja) 撮像装置
JP2013017124A (ja) 固体撮像装置、撮像装置、および信号読み出し方法
JP7074128B2 (ja) 撮像素子および電子カメラ
KR20200118720A (ko) 이미지 센서 및 이를 포함하는 시스템
CN113906733B (zh) 摄像装置和摄像装置的驱动方法
US10602088B2 (en) Solid-state imaging device and imaging apparatus
WO2023074168A1 (ja) 撮像装置および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees