TWI590470B - 具有電極結構之電容器，製造具有電極結構之電容器及具有電極結構之半導體裝置的方法 - Google Patents
具有電極結構之電容器，製造具有電極結構之電容器及具有電極結構之半導體裝置的方法 Download PDFInfo
- Publication number
- TWI590470B TWI590470B TW100104675A TW100104675A TWI590470B TW I590470 B TWI590470 B TW I590470B TW 100104675 A TW100104675 A TW 100104675A TW 100104675 A TW100104675 A TW 100104675A TW I590470 B TWI590470 B TW I590470B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive pattern
- layer
- pattern
- opening
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 137
- 239000004065 semiconductor Substances 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000000034 method Methods 0.000 claims description 197
- 230000008569 process Effects 0.000 claims description 183
- 239000000758 substrate Substances 0.000 claims description 157
- 239000012535 impurity Substances 0.000 claims description 87
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 229910044991 metal oxide Inorganic materials 0.000 claims description 48
- 150000004706 metal oxides Chemical class 0.000 claims description 48
- 238000005530 etching Methods 0.000 claims description 36
- 230000003647 oxidation Effects 0.000 claims description 33
- 238000007254 oxidation reaction Methods 0.000 claims description 33
- 229910052721 tungsten Inorganic materials 0.000 claims description 20
- 239000010937 tungsten Substances 0.000 claims description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052715 tantalum Inorganic materials 0.000 claims description 13
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 13
- 150000002736 metal compounds Chemical class 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000011946 reduction process Methods 0.000 claims description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 9
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 9
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 229910003437 indium oxide Inorganic materials 0.000 claims description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims 2
- 239000010410 layer Substances 0.000 description 540
- 239000011229 interlayer Substances 0.000 description 65
- 239000000463 material Substances 0.000 description 52
- 150000004767 nitrides Chemical class 0.000 description 31
- 230000009471 action Effects 0.000 description 20
- 125000006850 spacer group Chemical group 0.000 description 16
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- 238000009413 insulation Methods 0.000 description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 10
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical compound [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 description 10
- 229910052732 germanium Inorganic materials 0.000 description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 229910052735 hafnium Inorganic materials 0.000 description 8
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000004549 pulsed laser deposition Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- -1 tungsten nitride Chemical class 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 3
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- 229910010421 TiNx Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- VDDXNVZUVZULMR-UHFFFAOYSA-N germanium tellurium Chemical compound [Ge].[Te] VDDXNVZUVZULMR-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-O phosphonium Chemical compound [PH4+] XYFCBTPGUUZFHI-UHFFFAOYSA-O 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- SITVSCPRJNYAGV-UHFFFAOYSA-L tellurite Chemical compound [O-][Te]([O-])=O SITVSCPRJNYAGV-UHFFFAOYSA-L 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
發明性概念之實例實施例係關於一種具有電極結構之電容器、一種製造具有電極結構之電容器的方法及一種具有電極結構之半導體裝置。更特定言之，發明性概念之實例實施例係關於一種具有包括導電圖案(含有金屬及金屬氧化物)之電極結構的電容器、一種製造該電容器之方法及一種具有該電極結構之半導體裝置。
本申請案依據35 USC § 119主張2010年2月25日在韓國智慧財產局(KIPO)申請之韓國專利申請案第2010-17134號之優先權，該案之內容以全文引用的方式併入本文中。
隨著半導體記憶體裝置變得更加高度整合，半導體記憶體裝置之導電圖案的大小變得微小，同時增加半導體記憶體裝置之所要儲存容量。為補償電容器中之儲存電極之減小的面積，電容器之高度可增加，使得儲存電極可具有極大地增加之縱橫比。
當半導體記憶體裝置中之電容器具有高縱橫比時，電容器可能頻繁地倒坍或鄰近之電容器可能彼此接觸。考慮到此問題，已藉由執行若干光製程及蝕刻製程來形成電容器之下電極。然而，額外光微影製程可能導致半導體記憶體裝置之製造程序複雜及半導體記憶體裝置之製造成本增加。此外，當藉由複數個光微影製程來獲得電容器時，可能未充分確保半導體記憶體裝置之製程範圍。
發明性概念之實例實施例提供一種具有電極結構之電容器，該電極結構包括一含有金屬之電極圖案及一電極圖案金屬氧化物。
發明性概念之實例實施例提供一種製造具有電極結構之電容器的方法，該電極結構包括一含有金屬之電極圖案及一含有金屬氧化物之電極圖案。
發明性概念之實例實施例提供一種具有電極結構之半導體裝置，該電極結構包括一含有金屬之電極圖案及一含有金屬氧化物之電極圖案。
根據發明性概念之實例實施例，提供一種電容器，其包括一物件、一電極結構、一介電層及一上方電極。該物件可包括一具有開口之絕緣層。該電極結構可具有一包括金屬之第一導電圖案及一包括自該第一導電圖案產生之金屬氧化物的第二導電圖案。該第一導電圖案可填充該開口且可突出超過該絕緣層。該第二導電圖案可自該第一導電圖案延伸。該介電層可安置於該電極結構上，且該上方電極可安置於該介電層上。
在發明性概念之實例實施例中，該第一導電圖案可包括鎢、釕及/或銦，且該第二導電圖案可包括氧化鎢、氧化釕及/或氧化銦。
在發明性概念之實例實施例中，該第二導電圖案可與該第一導電圖案一體式形成。
在發明性概念之實例實施例中，該第一導電圖案可具有與該第二導電圖案之橫截面實質上相同的橫截面。
在發明性概念之實例實施例中，該第一導電圖案可具有凸出上方表面。
在發明性概念之實例實施例中，該第二導電圖案可在實質上垂直於該物件之方向上自該第一導電圖案之上方周邊部分延伸。
在發明性概念之實例實施例中，該第一導電圖案可具有凹入上方表面。此處，該第二導電圖案可具有圓柱體形狀、橢圓柱體形狀或多邊柱體形狀。該第二導電圖案之下部部分可部分地內埋於該第一導電圖案中。
根據發明性概念之實例實施例，提供一種電容器，其包括一基板、一電極結構、一介電層及一上方電極。該基板可包括一絕緣層。該電極結構可具有一包括金屬之第一導電圖案、一包括金屬氧化物之第二導電圖案及一安置於第二導電圖案上之第三導電圖案。該第一導電圖案可內埋於絕緣層中。該第二導電圖案可自該第一導電圖案延伸。該介電層可安置於該第二導電圖案及該第三導電圖案上。該上方電極可安置於該介電層上。
在發明性概念之實例實施例中，該第一導電圖案可具有與該第二導電圖案之橫截面實質上相同之橫截面。
在發明性概念之實例實施例中，該第三導電圖案可具有圓柱形狀、橢圓柱形狀、多邊柱形狀、圓柱體形狀、橢圓柱體形狀或多邊柱體形狀。此處，該第三導電圖案之上部部分可具有實質上大於該第三導電圖案之下部部分之寬度的寬度。該第三導電圖案之下部部分之寬度可與該第二導電圖案之寬度實質上相同或可實質上小於該第二導電圖案之寬度。
在發明性概念之實例實施例中，該第三導電圖案可包括與該第一導電圖案中之金屬實質上相同之金屬。
在發明性概念之實例實施例中，該第三導電圖案可包括金屬、金屬化合物及/或多晶矽。
在發明性概念之實例實施例中，該電容器可進一步包括一安置於該第三導電圖案之鄰近元件之間的支撐部件。
根據發明性概念之實例實施例，提供一種電容器，其包括一具有絕緣層之基板、一電極結構、一介電層及一安置於該介電層上之上方電極。該電極結構可具有一包括金屬之第一導電圖案、一安置於該第一導電圖案上之第二導電圖案及一自該第二導電圖案延伸之第三導電圖案。該第一導電圖案可內埋於該絕緣層中且包括金屬。該第三導電圖案可與該第二導電圖案一體式形成。該介電層可安置於該第二導電圖案及該第三導電圖案上。
在發明性概念之實例實施例中，該第二導電圖案及該第三導電圖案中之每一者可包括與該第一導電圖案中之金屬相同的金屬。另外，該第二導電圖案及該第三導電圖案中之每一者可具有圓柱體形狀、橢圓柱體形狀或多邊柱體形狀。
根據發明性概念之實例實施例，提供一種半導體裝置，其包括一具有雜質區域之基板、一安置於該基板上之開關裝置、一電極結構、一安置於該電極結構上之介電層及一安置於該介電層上之上方電極。該電極結構可具有一包括金屬之第一導電圖案、一包括金屬氧化物之第二導電圖案及一安置於該第二導電圖案上之第三導電圖案。該第一導電圖案可電連接至該雜質區域。該第二導電圖案可係自該第一導電圖案產生。
在發明性概念之實例實施例中，該開關裝置可包括具有在實質上平行於基板之方向上形成之通道的電晶體或具有在實質上垂直於基板之方向上形成之通道的電晶體。
根據發明性概念之實例實施例，提供一種半導體裝置，其包括一具有雜質區域之基板、一安置於該基板上之電晶體、一電極結構、一覆蓋該電極結構之介電層及一安置於該介電層上之上方電極。該電極結構可具有第一導電圖案、第二導電圖案及一自該第二導電圖案延伸之第三導電圖案。該第一導電圖案可電連接至該雜質區域。該第二導電圖案可安置於該第一導電圖案上。該第三導電圖案可與該第二導電圖案一體式形成。
根據發明性概念之實例實施例，提供一種製造電容器之方法。在製造電容器之該方法中，在一物件上形成一具有第一開口之初步絕緣層。形成一包括金屬之初步第一導電圖案以填充該第一開口。在自該初步第一導電圖案形成第一導電圖案之同時，自該初步第一導電圖案形成第二導電圖案。該第二導電圖案可突出超過該初步絕緣層，且可包括自該初步第一導電圖案產生之金屬氧化物。藉由部分地移除該初步絕緣層來曝露該第一導電圖案之上部部分。在該第一導電圖案及該第二導電圖案上形成介電層。在該介電層上形成上方電極。
在發明性概念之實例實施例中，可調整該第二導電圖案之電阻。此處，可藉由在包括氫氣或氨氣之氣氛下執行的還原製程來調整該第二導電圖案之電阻。
在發明性概念之實例實施例中，可藉由使初步第一導電圖案氧化來形成第一導電圖案及第二導電圖案。舉例而言，可藉由熱氧化製程或電漿氧化製程來使初步第一導電圖案氧化。
在發明性概念之實例實施例中，可另外在形成第二導電圖案之前在初步絕緣層上形成一具有第二開口之犧牲層。可在第二開口之側壁上形成第一犧牲圖案。可形成第二犧牲圖案以填充該第二開口。可藉由移除該第一犧牲圖案來形成第三開口。該第三開口可曝露初步第一導電圖案。可在該第三開口中形成第二導電圖案。
根據發明性概念之實例實施例，提供一種製造電容器之方法。在製造電容器之方法中，在基板上形成一絕緣層。形成一包括金屬之第一導電圖案以內埋於該絕緣層中。自該第一導電圖案產生一包括金屬氧化物之第二導電圖案。在該第二導電圖案上形成第三導電圖案。在該第二導電圖案及該第三導電圖案上形成一介電層。在該介電層上形成一上方電極。
在發明性概念之實例實施例中，可另外在第三導電圖案之鄰近元件之間形成一支撐部件。
在發明性概念之實例實施例中，可在形成第二導電圖案之前在絕緣層上形成第一犧牲層。可在第一犧牲層上形成第二犧牲層以覆蓋第二導電圖案。可藉由蝕刻該第二犧牲層來形成一曝露該第二導電圖案之開口。可在第二導電圖案及開口之側壁上形成第三導電圖案。
在發明性概念之實例實施例中，可在第一導電圖案及絕緣層上形成一犧牲層。可藉由蝕刻該犧牲層來形成一曝露第一導電圖案之第一開口。可在該第一開口之側壁上形成第一犧牲圖案。可形成第二犧牲圖案以填充該第一開口。可藉由移除該第一犧牲圖案來形成第二開口。該第二開口可部分地曝露該第一導電圖案。可形成第二導電圖案以填充該第二開口。
根據發明性概念之實例實施例，提供一種製造電容器之方法。在製造電容器之方法中，在基板上形成一絕緣層。形成一包括金屬之第一導電圖案以內埋於該絕緣層中。自該第一導電圖案產生一包括金屬氧化物之犧牲導電圖案。藉由移除該犧牲導電圖案來曝露第一導電圖案。在該第一導電圖案上形成第二導電圖案。在該第二導電圖案上形成第三導電圖案。在該第二導電圖案及該第三導電圖案上形成一介電層。在該介電層上形成一上方電極。
在發明性概念之實例實施例中，可形成一犧牲層以覆蓋犧牲導電圖案。可藉由蝕刻該犧牲層來形成第一開口。該第一開口可曝露該犧牲導電圖案。可藉由移除該犧牲導電圖案來形成一曝露該第一導電圖案之第二開口。該第二開口可連接至該第一開口。可在該第一導電圖案及該第二開口之側壁上形成第二導電圖案。可在該第一開口之側壁上形成第三導電圖案。該第三導電圖案可自該第二導電圖案延伸。
根據發明性概念之實例實施例，在無光微影製程的情況下電容器可具有包括金屬圖案及金屬氧化物圖案之電極結構。因此，電容器可經由簡化之製程來確保高整合度與低製造成本及時間。舉例而言，包括金屬之第一導電圖案可與包括金屬氧化物之第二導電圖案一體式形成，使得即使電極結構及/或電容器具有相當高之縱橫比，電極結構及電容器中之每一者仍可具有增強之結構穩定性。另外，電容器可具有極有效之面積，因為包括各種導電材料之第三導電圖案可另外提供於第二導電圖案上。因此，電容器及/或半導體裝置可具有極大地改良之儲存容量及整合度。此外，可恰當地調整電極結構之第二導電圖案的電阻，使得電容器及半導體裝置可確保所要之電氣特性。
將自以下結合隨附圖式進行之詳細描述來更清楚地理解發明性概念之實例實施例。圖1至圖19表示如本文中所描述之發明性概念之非限制性實例實施例。
下文中將參看隨附圖式來更充分地描述發明性概念之實例實施例，在隨附圖式中展示發明性概念之一些實例實施例。然而，本發明性概念可體現為許多不同形式，且不應解釋為限於本文中所陳述之發明性概念之實例實施例。實情為，提供此等發明性概念之實例實施例以使得此描述將為透徹且完整的，且將向熟習此項技術者充分傳達本發明性概念之範疇。在圖式中，出於清晰起見，可能誇示層及區域之大小及相對大小。
應理解，當一元件或層被稱為「在」另一元件或層「上」、「連接至」另一元件或層或「耦接至」另一元件或層時，其可直接位於另一元件或層上、連接至或耦接至另一元件或層，或可存在介入元件或層。相比而言，當一元件被稱為「直接在」另一元件或層「上」、「直接連接至」另一元件或層或「直接耦接至」另一元件或層時，不存在介入元件或層。相似之數字貫穿此描述指代相似之元件。如本文中所使用，術語「及/或」包括相關聯之所列項目中之一或多者的任何及所有組合。
應理解，儘管可在本文中使用術語第一、第二、第三、第四等來描述各種元件、組件、區域、層及/或區段，但此等元件、組件、區域、層及/或區段不應受此等術語限制。此等術語僅用以區分一元件、組件、區域、層或區段與另一區域、層或區段。因此，在不脫離本發明性概念之教示的情況下，可將下文所論述之第一元件、組件、區域、層或區段稱為第二元件、組件、區域、層或區段。
為易於描述，本文中可使用空間相對術語，諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」及其類似術語來描述如圖中所說明之一個元件或特徵與另外一或多個元件或特徵之關係。應理解，該等空間相對術語意欲涵蓋使用或操作中之裝置之除圖中所描繪之定向以外的不同定向。舉例而言，若將圖中之裝置翻轉，則描述為在其他元件或特徵「下方」或「之下」的元件繼而將定向於其他元件或特徵「上方」。因此，例示性術語「下方」可涵蓋上方及下方兩種定向。可以其他方式定向裝置(旋轉90度或處於其他定向)，且可相應地解釋本文中所使用之空間相對描述詞。
本文中所使用之術語係用於僅描述發明性概念之特定實例實施例而並不意欲限制本發明性概念。如本文中所使用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另有清晰指示。應進一步理解，術語「包含」在用於本說明書中時指定所陳述之特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。
本文中參考為發明性概念之理想化實例實施例(及中間結構)之示意性說明的橫截面說明來描述發明性概念之實例實施例。因而，可預期由於(例如)製造技術及/或容差而存在該等說明之形狀的變化。因此，不應將發明性概念之實例實施例解釋為限於本文中所說明之特定區域形狀，而應包括由(例如)製造引起之形狀偏差。舉例而言，說明為矩形之植入區域將通常具有修圓或彎曲的特徵及/或在其邊緣處之植入濃度的梯度而非自植入區域至非植入區域之二元改變。同樣，由植入形成之內埋區域可導致在內埋區域與藉以發生植入之表面之間的區域中之一些植入。因此，圖中所說明之區域實質上為示意性的，且其形狀並不意欲說明裝置之區域之實際形狀且並不意欲限制本發明性概念之範疇。
除非另外定義，否則本文中所使用之所有術語(包含技術及科學術語)具有與一般熟習本發明性概念所屬技術者通常所理解之意義相同的意義。應進一步理解，諸如在常用辭典中所定義之彼等術語的術語應解釋為具有與其在相關技術之情境及本說明書中之含義一致的含義且將不以理想化或過度正式之意義加以解釋，除非本文中明確地如此定義。
圖1為根據發明性概念之實例實施例之說明具有電極結構之電容器的橫截面圖。
參看圖1，電容器40包括：一電極結構，其部分地內埋於一形成於物件1上之絕緣層5中；一形成於電極結構上之介電層圖案20；及一形成於介電層圖案20上之上方電極25。該電極結構可具有內埋於絕緣層5中之一部分。舉例而言，電極結構之下部部分可內埋於絕緣層5中，而電極結構之上部部分可突出超過絕緣層5。
該電極結構包括部分地內埋於絕緣層5中之第一導電圖案10及安置於第一導電圖案10上之第二導電圖案15。
其上具有電容器40之物件1可包括一基板及一下部結構，該下部結構包括導電層、導電圖案、接點、插塞等。當物件1包括基板時，該基板可包括半導體基板、具有半導體層之基板等。舉例而言，基板可包括矽(Si)基板、鍺(Ge)基板、矽-鍺(Si-Ge)基板、絕緣體上矽(SOI)基板、絕緣體上鍺(GOI)基板等。在一實例實施例中，一開關裝置可形成於物件1上。該開關裝置可包括一具有導電區域(諸如雜質區域或擴散區域)之電晶體。
絕緣層5包括曝露物件1之預定部分的開口4。舉例而言，絕緣層5之開口4可曝露提供於物件1上之導電區域、導電圖案、接點或插塞。絕緣層5可包括氧化物、氮化物、氮氧化物等。舉例而言，絕緣層5可包括氧化矽、氮化矽、氮氧化矽等。或者，絕緣層5可具有一包括氧化物膜、氮化物膜及/或氮氧化物膜之多層結構。
第一導電圖案10安置於物件1上以填充開口4且部分地自開口4突出。舉例而言，第一導電圖案10之下部部分可定位於開口4中，而第一導電圖案10之上部部分可突出超過絕緣層5。亦即，第一導電圖案10可包括一內埋於絕緣層5中之第一部分及一突出於絕緣層5上方之第二部分。
第一導電圖案10之突出超過開口4之第二部分可具有實質上小於第一導電圖案10之內埋於開口4(經形成穿過絕緣層5)中之第一部分的高度的高度。第一導電圖案10可取決於開口4之形狀而具有各種三維結構。舉例而言，第一導電圖案10可具有實質上圓柱結構、實質上橢圓柱結構、實質上多邊柱結構等。此外，第一導電圖案10可具有實質上圓形形狀、實質上橢圓形狀、實質上多邊形狀等之橫截面。
在發明性概念之實例實施例中，第一導電圖案10可包括可經由氧化製程而膨脹以確保所要體積的金屬。舉例而言，第一導電圖案10可包括鎢(W)、釕(Ru)、銦(In)等。
第二導電圖案15可自第一導電圖案10產生且可在實質上垂直於物件1之上方表面的方向上自第一導電圖案10突出。當第二導電圖案15自第一導電圖案10產生時，第二導電圖案15可具有與第一導電圖案10之結構實質上相同或實質上類似的結構。舉例而言，第二導電圖案15亦可具有各種三維結構，諸如實質上圓柱結構、實質上橢圓柱結構、實質上多邊柱結構等。此外，第二導電圖案15可具有與第一導電圖案10之橫截面形狀實質上相同或實質上類似的橫截面形狀。舉例而言，第二導電圖案15可具有實質上圓形形狀、實質上橢圓形狀、實質上多邊形狀等之橫截面。
在發明性概念之實例實施例中，第二導電圖案15可包括由第一導電圖案10中所包括之金屬產生之金屬氧化物。舉例而言，第二導電圖案15可包括氧化鎢(WOx)、氧化釕(RuOx)、氧化銦(InOx)等。當第一導電圖案10包括鎢且第二導電圖案15包括自第一導電圖案10產生之氧化鎢時，氧化鎢可具有實質上高於鎢之功函數的功函數。儘管鎢具有約4.5 eV之相對高的功函數，但氧化鎢可由於氧化鎢中之強原子鍵而具有實質上高於鎢之功函數的功函數。亦即，第二導電圖案15可具有實質上高於第一導電圖案10之功函數的功函數。因此，具有包括第一導電圖案10及第二導電圖案15之電極結構的電容器40可具有改良之電氣特性。
介電層圖案20安置於絕緣層5上以覆蓋第二導電圖案15及第一導電圖案10之第二部分。介電層圖案20可沿電極結構之輪廓而均一地形成於絕緣層5上。因此，介電層圖案20可具有位於第一導電圖案10及第二導電圖案15上之中心部分，該中心部分實質上高於絕緣層5上之側向部分。介電層圖案20可包括氧化物、氮化物及/或金屬氧化物。舉例而言，介電層圖案20可包括氧化矽(SiOx)、氮化矽(SiNx)、氧化鉿(HfOx)、氧化鋁(AlOx)、氧化鑭(LaOx)、氧化釔(YOx)、氧化鑭鋁(LaAlxOy)、氧化鉭(TaOx)等。此等物可單獨或以其組合來使用。
在發明性概念之一些實例實施例中，介電層圖案20可具有包括第一氧化物膜圖案、氮化物膜圖案及/或第二氧化物膜圖案之多層結構。此處，第一氧化物膜圖案及第二氧化物膜圖案可包括氧化矽或金屬氧化物，且氮化物膜圖案可包括氮化矽。
上方電極25位於介電層圖案20上。上方電極25可沿介電層圖案20之輪廓而均一地形成。亦即，上方電極25可具有實質上高於其側向部分的中心部分。上方電極25可包括諸如金屬、金屬化合物及/或多晶矽之導電材料。舉例而言，上方電極25可包括銥(Ir)、釕、銠(Rh)、鈀(Pd)、鋁、銀(Ag)、鉑(Pt)、鈦、鉭、鎢、氮化鋁(AlNx)、氮化鈦(TiNx)、氮化鉭(TaNx)、氮化鎢(WNx)、摻雜有雜質之多晶矽等。此等物可單獨或以其組合來使用。
圖2A至圖2D為說明根據發明性概念之實例實施例之製造具有電極結構之電容器之方法的橫截面圖。藉由參看圖2A至圖2D所描述之方法而獲得的電容器可具有與參看圖1所描述之電容器之結構實質上相同或實質上類似的結構。
參看圖2A，初步絕緣層3形成於物件1上。物件1可包括基板，諸如半導體基板、其上具有半導體層之基板等。具有導電層、導電圖案、接點、插塞等之下部結構可提供於基板上。此外，諸如雜質區域或擴散區域之導電區域可形成於物件1上。諸如電晶體或二極體之開關裝置可提供於物件1上。此處，初步絕緣層3可形成於物件1上以覆蓋下部結構、開關裝置、導電區域等。
可使用氧化物、氮化物或氮氧化物來形成初步絕緣層3。舉例而言，可使用未摻雜之矽酸鹽玻璃(USG)、旋塗式玻璃(SOG)、可流動氧化物(FOX)、氟矽酸鹽玻璃(FSG)、tonen silazene()、硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、正矽酸四乙酯(TEOS)、電漿增強TEOS(PE-TEOS)、高密度電漿-化學氣相沈積(HDP-CVD)氧化物等來形成初步絕緣層3。此外，可藉由化學氣相沈積(CVD)製程、高密度電漿-化學氣相沈積(HDP-CVD)製程、電漿增強化學氣相沈積(PECVD)製程、低壓化學氣相沈積(LPCVD)製程、旋塗製程等來形成初步絕緣層3。
在發明性概念之實例實施例中，初步絕緣層3可經由平坦化製程而具有一水平面。舉例而言，可藉由化學機械拋光(CMP)製程及/或回蝕製程來獲得初步絕緣層3之平坦表面。
第一遮罩(未說明)形成於初步絕緣層3上。藉由將第一遮罩用作蝕刻遮罩來部分地蝕刻初步絕緣層3而形成開口4。開口4可曝露物件1之預定部分或可部分地曝露下部結構。舉例而言，開口4可曝露導電區域、導電圖案、襯墊等。可使用相對於初步絕緣層3及物件1具有蝕刻選擇性之材料來形成第一遮罩。舉例而言，可使用諸如光阻材料之有機材料來形成第一遮罩。
參看圖2B，在自初步絕緣層3移除第一遮罩之後，一金屬層(未說明)形成於初步絕緣層3上以填充開口4。該金屬層可沿開口4之輪廓均一地形成於開口4及初步絕緣層3之側壁及底部上。
在發明性概念之實例實施例中，可使用可容易經由氧化製程而體積膨脹之金屬來形成金屬層。舉例而言，可使用鎢、釕、銦等來形成金屬層。另外，可藉由濺鍍製程、CVD製程、原子層沈積(ALD)製程、脈衝式雷射沈積(PLD)製程、真空蒸鍍製程等來形成金屬層。
初步第一導電圖案7藉由部分地移除金屬層直至曝露初步絕緣層3而形成於開口4中。初步第一導電圖案7可藉由CMP製程而形成於開口4中。此處，初步第一導電圖案7可具有一凸出上方表面，在該凸出上方表面中，初步第一導電圖案7之中心部分突出的程度大於第一初步導電圖案7之側向部分，因此初步第一導電圖案7可具有修圓之上方表面。當初步第一導電圖案7具有凸出上方表面時，第二導電圖案15(見圖2C)可沿實質上垂直於物件1之方向而自初步第一導電圖案7均一地形成。亦即，當初步第一導電圖案7具有凸出上方表面時，可在形成第二導電圖案15之製程中不需要任何模具。同時，當初步第一導電圖案7具有凹入上方表面時，可沿隨機方向形成第二導電圖案15。因此，可能難以獲得具有所要高度之第二導電圖案15，且第二導電圖案15亦可能具有不良均一性。在發明性概念之實例實施例中，考慮到第二導電圖案15之形成，藉由控制用於初步第一導電圖案7之製程的製程條件，初步第一導電圖案7可確保凸出上方表面。
根據發明性概念之一些實例實施例，可藉由兩個CMP製程來獲得具有凸出上方表面之初步第一導電圖案7。舉例而言，可使用含有第一含量之過氧化氫(H2O2)的第一漿料對金屬層執行第一CMP製程。接著，可使用含有第二含量之過氧化氫(H2O2)的第二漿料對金屬層執行第二CMP製程。此處，過氧化氫之第一含量可實質上高於過氧化氫之第二含量。因此，當填充開口4時，可獲得具有凸出上方表面之初步第一導電圖案7。舉例而言，第一漿料中之過氧化氫之第一含量可等於或大於約2%，且第二漿料中之過氧化氫之第二含量可等於或小於約0.5%。可藉由第一漿料來相對快速地拋光金屬層，而可藉由第二漿料來相對快速地拋光初步絕緣層3。此外，可執行第一CMP製程歷時約3秒至約2分鐘，且可實施第二CMP製程歷時約10秒至約30秒。如上文所描述，可藉由使用第一漿料及第二漿料進行第一CMP製程及第二CMP製程來形成具有凸出上方表面之初步第一導電圖案7。
參看圖2C，在自初步第一導電圖案7形成第一導電圖案10之同時，藉由在具有凸出上方表面之初步第一導電圖案7周圍執行氧化製程來形成第二導電圖案15。亦即，可同時獲得第二導電圖案15及第一導電圖案10。舉例而言，可對包括金屬之初步第一導電圖案7執行氧化製程，使得包括金屬氧化物之第二導電圖案15可自初步第一導電圖案7生長。當初步第一導電圖案7包括鎢、釕或銥時，第二導電圖案15可包括氧化鎢、氧化釕或氧化銥。在第二導電圖案15之形成中，初步第一導電圖案7可改變為第一導電圖案10。由於初步第一導電圖案7之一部分可經氧化以形成第二導電圖案15，所以第一導電圖案10可具有實質上小於初步第一導電圖案7之高度的高度。亦即，第一導電圖案10可部分地填充開口4，且可具有實質上小於開口4之高度的高度。第二導電圖案15可填充開口4，且可突出超過初步絕緣層3之上方表面。即，第二導電圖案15之下部部分可內埋於開口4中，且第二導電圖案15之上部部分可在實質上垂直於物件1之方向上突出超過初步絕緣層3。
在發明性概念之實例實施例中，可藉由熱氧化製程或電漿氧化製程來形成第一導電圖案10及第二導電圖案15。舉例而言，可藉由在包括氧氣之氣氛下在相對高的溫度下進行快速熱退火(RTA)製程來處理初步第一導電圖案7，使得可自初步第一導電圖案7獲得包括第一導電圖案10及第二導電圖案15之電極結構。可在約400℃至約600℃之溫度下執行RTA製程歷時約1分鐘至約20分鐘。或者，當藉由施加高於約20 W之功率而使初步第一導電圖案7曝露於氧電漿時，可藉由電漿氧化製程來形成第一導電圖案10及第二導電圖案15以獲得電極結構。
根據發明性概念之實例實施例，可藉由在氧化製程中自初步第一導電圖案7中之金屬產生之金屬氧化物的體積膨脹來形成第二導電圖案15。因此，第二導電圖案15之尺寸可藉由調整氧化製程之製程條件而加以控制。判定第二導電圖案15之尺寸的主要因素可包括溫度及處理時間。此處，氧化製程之溫度較處理時間而言可為用於判定第二導電圖案15之尺寸的主導因素。
下文中，將描述第二導電圖案根據氧化製程中之製程條件的尺寸變化。
圖3為說明根據發明性概念之實例實施例之在氧化製程之不同製程條件下所獲得的第二導電圖案之厚度的圖表。藉由在包括氧氣之氣氛下經由RTA製程來使初步第一導電圖案氧化而形成圖3中之第二導電圖案。在圖3中，「I」指示藉由在約550℃之溫度下所執行之歷時約2分鐘之氧化製程而形成的第二導電圖案之厚度。另外，「II」、「III」及「IV」分別表示藉由在約600℃之溫度下所執行之歷時約2分鐘、約5分鐘及約10分鐘之氧化製程而形成的第二導電圖案之厚度。此外，「V」表示藉由在約650℃之溫度下所執行之歷時約10分鐘之氧化製程而形成的第二導電圖案之厚度。
如圖3中所說明，當在維持約2分鐘之處理時間時氧化製程之溫度自約550℃增加約1.1倍而至約600℃時，第二導電圖案之厚度亦可自約1,600 (I)增加約1.38倍而至約2,200 (II)。另外，當在保持約10分鐘之處理時間時氧化製程之溫度自約600℃增加約1.08倍而至約650℃時，第二導電圖案之厚度亦可自約3,100 (IV)增加約1.32倍而至約4,100 (V)。
當在維持約600℃之溫度時處理時間分別自約2分鐘增加2.5倍而至約5分鐘及自約2分鐘增加5倍而至約10分鐘時，第二導電圖案之厚度可分別自約2,200 (II)增加約1.36倍而至約3,000 (III)及自約2,200 (II)增加約1.41倍而至約3,100 (IV)。當藉由氧化製程而自初步第一導電圖案形成第二導電圖案時，氧化製程之溫度可為主要因素而非氧化製程之處理時間。亦即，可藉由調整氧化製程之溫度來較容易地控制第二導電圖案之尺寸。因此，可根據各種半導體裝置之各種設計規則來有利地調整第二導電圖案之尺寸(諸如第二導電圖案之厚度及寬度)。
參看圖2D，藉由部分地移除初步絕緣層3來形成絕緣層5以曝露電極結構之第二導電圖案15之下部部分及第一導電圖案10之上部部分。當初步絕緣層3包括氧化物時，可藉由使用包括氟化氫(HF)之蝕刻氣體或蝕刻溶液進行蝕刻製程來形成絕緣層5。當初步絕緣層3包括氮化物時，可藉由使用包括磷酸(H3PO4)之蝕刻氣體或蝕刻溶液進行蝕刻製程來形成絕緣層5。
當絕緣層5形成於物件1上時，第一導電圖案10之上部部分及第二導電圖案15被曝露。換言之，第一導電圖案10之上部部分可突出超過絕緣層5之上部部分，此係因為絕緣層5的厚度實質上小於初步絕緣層3之厚度。
一介電層18形成於絕緣層5上以覆蓋第二導電圖案15及曝露之第一導電圖案10。可使用金屬氧化物及/或氮化物來形成介電層18。舉例而言，可使用氧化鉿、氧化鋯、氧化鋁、氧化鉭、氧化鈦、氮化矽等來形成介電層18。此等物可單獨或以其組合來使用。此外，可藉由ALD製程、CVD製程、真空沈積製程、PECVD製程等來形成介電層18。介電層18可沿電極結構之輪廓而均一地形成於絕緣層5上。
根據本發明概念之一些範例實施例，可藉由依次在電極結構及絕緣層5上形成氧化物膜、氮化物膜及/或金屬氧化物膜來形成介電層18。亦即，介電層18可具有包括氧化物膜、氮化物膜及/或金屬氧化物膜之多層結構。
上方電極層23形成於介電層18上。上方電極層23可沿電極結構之輪廓而均一地形成於介電層18上。可使用金屬、金屬化合物及/或多晶矽來形成上方電極層23。舉例而言，可使用銥、釕、銠、鈀、鋁、銀、鈦、鉭、氮化鋁、氮化鈦、氮化鉭、氮化鎢、摻雜有雜質之多晶矽等來形成上方電極層23。此等物可單獨或以其組合來使用。另外，可藉由ALD製程、濺鍍製程、真空沈積製程、PECVD製程、PLD製程等而在介電層18上形成上方電極層23。
在上方電極層23上形成第二遮罩(未說明)，且接著將第二遮罩用作蝕刻遮罩來蝕刻介電層18及上方電極層23。可使用相對於上方電極層23及介電層18具有蝕刻選擇性的材料來形成第二遮罩。因此，包括具有與參看圖1所描述之電極結構之構造實質上相同或實質上類似之構造的電極結構的電容器可形成於物件1上。
關於用於製造具有安置於金屬插塞(諸如鎢插塞)上之堆疊式電極之電容器的習知方法，可在金屬插塞上形成用於下電極之導電層。當藉由光微影製程及乾式蝕刻製程來圖案化導電層時，下電極可提供於金屬插塞上。然而，可執行額外製程以形成下電極，使得用於製造程序之成本及時間可能增加。此外，當下電極在所形成之穿過絕緣層之小接觸孔中具有接點或插塞之形狀時，可能容易在下電極中出現空隙或縫隙。當具有電容器之半導體裝置之設計規則減小時，下電極與金屬插塞之間的對準錯誤可能頻繁出現，藉此使半導體裝置之電氣特性及可靠性劣化。根據發明性概念之實例實施例，電容器之電極結構可包括第一導電圖案及自第一導電圖案產生之第二導電圖案，使得在無額外蝕刻製程的情況下可容易地獲得電極結構。此外，第二導電圖案可包括自第一電極結構中之金屬生長之金屬氧化物，即使包括電容器之半導體裝置具有相當微小之設計規則，仍可有效地防止電極結構中空隙或縫隙之形成。因此，具有電極結構之電容器可確保增強之電氣特性及可靠性。
圖4為說明根據發明性概念之一些實例實施例之包括電極結構之電容器的橫截面圖。
參看圖4，電容器95包括物件50、絕緣層55、包括第一導電圖案60及第二導電圖案65之電極結構、介電層圖案70及上方電極75。
圖4中所說明之電容器95之物件50及絕緣層55可包括與參看圖1所描述之電容器40之物件1及絕緣層5的材料及結構實質上相同或實質上類似的材料及結構。此外，第一導電圖案60、第二導電圖案65、介電層圖案70及上方電極75亦可具有與參看圖1所描述之第一導電圖案10、第二導電圖案15、介電層圖案20及上方電極25之材料實質上相同或實質上類似的材料。
第一導電圖案60形成於物件50上以填充經形成穿過絕緣層55之開口(未說明)，且第二導電圖案65在實質上垂直於物件50之方向上自第一導電圖案60之上方周邊部分延伸。如上文參看圖1所描述，第一導電圖案60之上部部分可突出超過絕緣層55。第二導電圖案65可部分地內埋於第一導電圖案60中。
在發明性概念之實例實施例中，第一導電圖案60可具有各種三維結構，諸如實質上圓柱、實質上橢圓柱、實質上多邊柱等。第二導電圖案65可具有諸如實質上圓柱體、實質上橢圓柱體、實質上多邊柱體等之三維結構。此外，第二導電圖案65可具有諸如實質上圓環形狀、實質上橢圓環形狀、實質上多邊環形狀等之橫截面。當第二導電圖案65具有實質上圓柱形結構時，電極結構與介電層圖案70之間的接觸面積可增加，因此電容器95可提供改良之儲存容量。另外，第二導電圖案65之下部部分可部分地內埋於第一導電圖案60中，此係因為第二導電圖案65係自第一導電圖案60之上方周邊部分產生。因此，第一導電圖案60與第二導電圖案65之間的組合強度可增加，且電極結構可具有增強之結構穩定性。
介電層圖案70安置於第一導電圖案60及絕緣層55上以封閉第二導電圖案65。由於第二導電圖案65自第一導電圖案60之上方周邊部分延伸，所以與介電層圖案70之中心部分相比，封閉第二導電圖案65之介電層圖案70之側向部分可突出得更多。因此，一凹口提供於介電層圖案70之中心部分處。
上方電極75沿介電層圖案70之輪廓均一地定位於介電層圖案70上。上方電極75可提供於介電層圖案70上以填充介電層圖案70之凹口。亦即，填充介電層圖案70之凹口的上方電極75之中心部分可朝向電極結構延伸。
圖5A至圖5D為說明根據發明性概念之一些實例實施例之製造具有電極結構之電容器之方法的橫截面圖。
參看圖5A，藉由執行與參看圖2A所描述之製程實質上相同或實質上類似的製程，具有第一開口(未說明)之初步絕緣層53形成於物件50上。具有凸出上方表面之初步第一導電圖案58可形成於物件50上以填充該第一開口。
犧牲層80形成於初步第一導電圖案58及初步絕緣層53上。可使用氧化物、氮化物或氮氧化物藉由CVD製程、PECVD製程、HDP-CVD製程、旋塗製程等來形成犧牲層80。在發明性概念之實例實施例中，可使用實質上相同或實質上類似之材料來形成犧牲層80及初步絕緣層53。或者，可使用不同於初步絕緣層53之材料的材料來形成犧牲層80。
一遮罩(未說明)形成於犧牲層80上。可將該遮罩用作蝕刻遮罩來部分地蝕刻犧牲層80，使得形成穿過犧牲層80之第二開口83。第二開口83曝露初步第一導電圖案58。此處，第二開口83可具有與初步第一導電圖案58之寬度實質上相同之寬度。
第一犧牲圖案85形成於第二開口83之側壁上。舉例而言，第一犧牲圖案85可具有間隔物之形狀。第一犧牲圖案85可具有與在隨後製程(見圖5C)中所形成之第二導電圖案65之寬度實質上相同之寬度。
在發明性概念之實例實施例中，第一絕緣層(未說明)形成於初步第一導電圖案58、第二開口83之側壁及犧牲層80上。可藉由CVD製程、PECVD製程、HDP-CVD製程、旋塗製程等來形成第一絕緣層。可藉由部分地蝕刻第一絕緣層而僅在第二開口83之側壁上形成第一犧牲圖案85。可藉由經由各向異性蝕刻製程來部分地移除第一絕緣層而在第二開口83之側壁上形成第一犧牲圖案85。
在發明性概念之實例實施例中，第一犧牲圖案85可包括相對於初步絕緣層53及犧牲層80具有蝕刻選擇性的材料。舉例而言，當初步絕緣層53及犧牲層80包括氧化物時，第一犧牲圖案85可包括氮化物或氮氧化物。或者，當初步絕緣層53及犧牲層80包括氮化物時，第一犧牲圖案85可包括氧化物。
參看圖5B，第二犧牲圖案88形成於初步第一導電圖案58上以填充第二開口83。第二犧牲圖案88之底面可與初步第一導電圖案58接觸，且第二犧牲圖案88之側面可接觸第一犧牲圖案85。可使用相對於第一犧牲圖案85具有蝕刻選擇性的材料來形成第二犧牲圖案88。舉例而言，可使用氧化物、氮化物、氮氧化物、光阻材料等來形成第二犧牲圖案88。
在第二犧牲圖案88之形成中，第二絕緣層(未說明)可形成於犧牲層80及第一犧牲圖案85上以填充第二開口83。藉由部分地移除第二絕緣層直至曝露犧牲層80，可在第二開口83中形成第二犧牲圖案88。可藉由CVD製程、PECVD製程、HDP-CVD製程、旋塗製程等來形成第二絕緣層。可藉由CMP製程及/或回蝕製程來形成第二犧牲圖案88。
在發明性概念之實例實施例中，第二犧牲圖案88可包括與初步絕緣層53及/或犧牲層80之材料實質上相同或實質上類似的材料。舉例而言，當初步絕緣層53及犧牲層80包括氧化物時，第二犧牲圖案88可包括氧化物。此處，第一犧牲圖案85可包括氮化物或氮氧化物。當第一犧牲圖案85包括氧化物時，第二犧牲圖案88、初步絕緣層53及犧牲層80可分別包括氮化物或氮氧化物。
現參看圖5B，自第二開口83之側壁移除第一犧牲圖案85，使得形成第三開口90以曝露初步第一導電圖案58之上方周邊部分(亦即，初步第一導電圖案58之上方輪緣部分)。當第一犧牲圖案85包括氧化物時，可使用包括氟化氫之蝕刻氣體或蝕刻溶液來移除第一犧牲圖案85。當第一犧牲圖案85包括氮化物時，可使用包括磷酸之蝕刻氣體或蝕刻溶液來移除第一犧牲圖案85。
由於第二犧牲圖案88、初步絕緣層53及犧牲層80中之每一者包括不同於第一犧牲圖案85之材料的材料，所以第二犧牲圖案88、初步絕緣層53及犧牲層80可在藉由移除第一犧牲圖案85來形成第三開口90中未被蝕刻。
參看圖5C，藉由自經由第三開口90所曝露之初步第一導電圖案58之一部分生長金屬氧化物來形成第二導電圖案65以填充第三開口90。第二導電圖案65可在具有圓柱形狀之第三開口90中生長，且因此第二導電圖案65亦可具有實質上圓柱形結構。當形成第二導電圖案65時，初步第一導電圖案58可改變為第一導電圖案60。用於形成第二導電圖案65之氧化製程可與參看圖2C所描述之製程實質上相同或實質上類似。當形成第一導電圖案60及第二導電圖案65時，具有第一導電圖案60及第二導電圖案65之電極結構形成於物件50上。此處，該電極結構可具有與參看圖4所描述之電極結構實質上相同或實質上類似之構造。
在發明性概念之實例實施例中，初步第一導電圖案58可不具有凸出上方表面，此係因為第二導電圖案65形成於第三開口90中。由於提供第三開口90之犧牲層80及第二犧牲圖案88可充當模具，所以金屬氧化物可在第三開口90中容易地自初步第一導電圖案58生長。即使金屬氧化物在隨機方向上自初步第一導電圖案58生長，金屬氧化物之生長方向仍可受第三開口90的限制，藉此在第三開口90中形成第二導電圖案65而不管初步第一導電圖案58之表面條件如何。因此，初步第一導電圖案58可具有凸出上方表面及/或凹入上方表面。
參看圖5D，藉由自電極結構移除第二犧牲圖案88及犧牲層80與初步絕緣層53之一部分而形成絕緣層55以曝露第一導電圖案60之上部部分。當第二犧牲圖案88、犧牲層80及初步絕緣層53包括實質上相同之材料時，可藉由執行一個蝕刻製程來同時移除第二犧牲圖案88、犧牲層80及初步絕緣層53之該部分。或者，可藉由第一蝕刻製程來移除第二犧牲圖案88及犧牲層80，且可藉由第二蝕刻製程來移除初步絕緣層53之該部分以形成絕緣層55。
介電層(未說明)及上方電極層(未說明)依次形成於電極結構上。上方電極層及介電層經圖案化以在物件50上形成一電容器。該電容器可具有與參看圖4所描述之電容器之構造實質上相同或實質上類似的構造。
圖6為說明根據發明性概念之一些實例實施例之具有電極結構之電容器的橫截面圖。
參看圖6，電容器包括一具有第一導電圖案115、第二導電圖案120、第三導電圖案125之電極結構、介電層150及上方電極160。第一導電圖案115可接觸基板100，且第二導電圖案120可自第一導電圖案115延伸。第三導電圖案125可安置於第二導電圖案120上。
基板100可包括半導體基板、具有半導體層之基板、金屬氧化物基板等。舉例而言，基板100可包括矽基板、鍺基板、矽-鍺基板、SOI基板、GOI基板、氧化鋁基板等。在基板100上，可提供一包括導電區域、電晶體、二極體、接點、插塞、襯墊、導電圖案、絕緣圖案等之下伏結構。
第一導電圖案115定位於一形成於基板100上之絕緣層105中。舉例而言，第一導電圖案115可內埋於絕緣層105中。第一導電層115可電連接至基板100之導電區域。絕緣層105可具有一包括氧化物層、氮化物層或氮氧化物層之單層結構。或者，絕緣層105可具有一包括氧化物膜、氮化物膜及/或氮氧化物膜之多層結構。
在發明性概念之實例實施例中，第一導電圖案115可內埋於絕緣層105中而不突出超過絕緣層105。第一導電圖案115可具有如上文所描述之凸出上方表面。在發明性概念之一些實例實施例中，第一導電圖案115可具有與參看圖1所描述之第一導電圖案10之結構實質上相同或實質上類似的結構。亦即，第一導電圖案115之上部部分可突出超過絕緣層105。
第二導電圖案120可在實質上垂直於基板100之方向上自第一導電圖案115延伸。第二導電圖案120可包括自第一導電圖案115中所包括之金屬產生的金屬氧化物。第二導電圖案120可具有與第一導電圖案115之三維結構實質上相同或實質上類似之三維結構，諸如各種柱結構。另外，第二導電圖案120可具有與第一導電圖案115之橫截面形狀實質上相同或實質上類似的橫截面形狀。
在發明性概念之實例實施例中，第一導電圖案115及第二導電圖案120可一體式形成，此係因為第二導電圖案120包括自第一導電圖案115中之金屬產生的金屬氧化物。即使第二導電圖案120具有自第一導電圖案115開始之大的高度，電極結構仍可能不傾斜或倒坍。亦即，當包括第一導電圖案115及第二導電圖案120之電極結構具有高縱橫比時，該電極結構可能不倒坍或接觸鄰近之電極結構。
蝕刻終止層110安置於絕緣層105上。蝕刻終止層110可在用於形成電容器之蝕刻製程中充當絕緣層105及第一導電圖案115的保護層。因此，蝕刻終止層110可包括相對於絕緣層105及電極結構具有蝕刻選擇性的材料。蝕刻終止層110可包括氮化物、氮氧化物、金屬氧化物等。舉例而言，蝕刻終止層110可包括氮化矽、氮氧化矽、經加熱之氧化鉿、經加熱之氧化鋁等。此等物可單獨或以其混合物來使用。
第三導電圖案125定位於第二導電圖案120上。第三導電圖案125可具有實質上圓柱形結構。舉例而言，第三導電圖案125可具有各種結構，諸如實質上圓柱體、實質上橢圓柱體、實質上多邊柱體等。第三導電圖案125可包括鎢、鈦、鉭、鉬、銥、鉿、鋯、釕、鉑、鎳、鋁、銅、氮化鎢、氮化鋁、氮化鉭、氮化鈦、氮化鉬、氮化鉿、氮化鋯、摻雜有雜質之多晶矽等。此等物可單獨或以其組合來使用。
在發明性概念之實例實施例中，第三導電圖案125可包括與第一導電圖案115中之材料實質上相同或實質上類似的材料。或者，第一導電圖案115及第三導電圖案125可分別包括不同材料。此外，第三導電圖案125可具有一結構，在該結構中，上部直徑可實質上大於下部直徑。即，第三導電圖案125可具有一具有預定斜率之傾斜側壁。第三導電圖案125之下部部分可具有實質上小於第二導電圖案120之寬度的寬度。
當第三導電圖案125包括與第一導電圖案115之材料實質上相同的材料時，第二導電圖案120與第三導電圖案125之間的黏著強度可增加，此係因為可自第一導電圖案115產生第二導電圖案120。
支撐部件130安置於鄰近之第三導電圖案125之間。支撐部件130可防止鄰近之導電圖案彼此接觸或彼此相靠。因此，支撐部件130可改良電極結構之結構穩定性。支撐部件130可包括氮化物、氮氧化物、非晶形材料等。舉例而言，支撐部件130可包括氮化矽、氧化矽、非晶矽、非晶碳等。在一實例實施例中，支撐部件130可包括與蝕刻終止層110之材料實質上相同或實質上類似的材料。或者，支撐部件130及蝕刻終止層110可分別包括不同材料。
在發明性概念之實例實施例中，支撐部件130可具有線或桿之形狀。支撐部件130可沿第一方向及/或實質上平行於基板100之第二方向而定位於鄰近之第三導電圖案125之間。此處，第一方向可實質上垂直於第二方向。舉例而言，支撐部件130可沿X軸及/或Y軸而位於鄰近之第三導電圖案125之間。
在發明性概念之一些實例實施例中，由於具有第一導電圖案115、第二導電圖案120及第三導電圖案125之電極結構確保改良之結構穩定性，所以可在不需要位於鄰近之第三導電圖案125之間的支撐部件130的情況下簡化電容器之結構。
介電層150安置於支撐部件130及蝕刻終止層110上以覆蓋電極結構。介電層150可沿支撐部件130、第三導電圖案125及第二導電圖案120之輪廓而均一地形成。介電層150可包括氮化物及/或金屬氧化物。介電層150可具有多層結構或單層結構。當支撐部件130具有桿形狀或線形狀時，介電層150可均一地形成以覆蓋支撐部件130、第二導電圖案120及第三導電圖案125。
上方電極160位於介電層150上。上方電極160可形成於介電層150上以填充鄰近之電極結構之間的間隙。舉例而言，上方電極160可具有板之形狀。上方電極160可包括金屬、金屬化合物及/或多晶矽。上方電極160可沿介電層150之輪廓而均一地形成於介電層150上。
圖7A至圖7E為說明根據發明性概念之一些實例實施例之製造具有電極結構之電容器之方法的橫截面圖。藉由圖7A至圖7E中所說明之方法製造的電容器可具有與參看圖6所描述之電容器之構造實質上相同或實質上類似的構造。
參看圖7A，絕緣層105及蝕刻終止層110形成於基板100上。用於形成絕緣層105之製程可與參看圖2A所描述之製程實質上相同或實質上類似。可使用相對於絕緣層105具有蝕刻選擇性之材料藉由CVD製程、ALD製程、PECVD製程、LPCVD製程、濺鍍製程、真空蒸鍍製程等來形成蝕刻終止層110。舉例而言，可使用氮化物、氮氧化物、金屬氧化物等來形成蝕刻終止層110。
第一犧牲層123形成於蝕刻終止層110上。使用與絕緣層105之材料實質上相同或實質上類似之材料來形成第一犧牲層123。舉例而言，當使用氧化物來形成絕緣層105時，可使用氧化物來形成第一犧牲層123，而可使用氮化物或氮氧化物來形成蝕刻終止層110。可藉由CVD製程、PECVD製程、LPCVD製程、HDP-CVD製程等在蝕刻終止層110上形成第一犧牲層123。
在第一遮罩(未說明)形成於第一犧牲層123上之後，將第一遮罩用作蝕刻遮罩來部分地蝕刻第一犧牲層123、蝕刻終止層110及絕緣層105。因此，形成穿過絕緣層105之第一開口(未說明)以曝露基板100之預定部分(例如，接觸區域)。
第一導電層(未說明)形成於第一犧牲層123上以填充第一開口。可使用體積容易膨脹至所要水準的材料來形成第一導電層。舉例而言，可使用諸如鎢、釕、銦等之金屬藉由濺鍍製程、ALD製程、CVD製程、PLD製程、真空沈積製程等在第一犧牲層123上形成第一導電層。
藉由部分地移除第一導電層直至曝露第一犧牲層123來形成初步第一導電圖案113以填充第一開口。用於形成初步第一導電圖案113之詳細製程與參看圖2B或圖5A所描述之製程實質上相同或實質上類似。
參看圖7B，在使初步第一導電圖案113改變為第一導電圖案115之同時，藉由經由氧化製程而自初步第一導電圖案113生長金屬氧化物來形成第二導電圖案120。第二導電圖案120之下部部分可內埋於第一犧牲層123中，且第二導電圖案120之上部部分可突出超過第一犧牲層123。用於形成第一導電圖案115及第二導電圖案120之氧化製程可與參看圖2C所描述之氧化製程實質上相同或實質上類似。
參看圖7C，第二犧牲層128形成於第一犧牲層123上以覆蓋第二導電圖案120。考慮到電極結構之總高度，第二犧牲層128可具有足以覆蓋第二導電圖案120之厚度。由於電極結構之總高度主要取決於第一犧牲層123及第二犧牲層128之厚度，所以電極結構之高度可藉由調整第一犧牲層123及第二犧牲層128之厚度來加以控制。
可使用與第一犧牲層123之材料及/或絕緣層105之材料實質上相同或實質上類似的材料來形成第二犧牲層128。舉例而言，可使用氧化物、氮化物或氮氧化物藉由CVD製程、PECVD製程、LPCVD製程、HDP-CVD製程等在第一犧牲層123上形成第二犧牲層128。
支撐層129形成於第二犧牲層128上。可使用相對於第二犧牲層128、第一犧牲層123及/或絕緣層105具有蝕刻選擇性之材料來形成支撐層129。舉例而言，可使用與蝕刻終止層110之材料實質上相同或實質上類似之材料來形成支撐層129。另外，可藉由與用於形成蝕刻終止層110之製程實質上相同或實質上類似之製程來形成支撐層129。
參看圖7D，第二遮罩133形成於支撐層129上。將第二遮罩用作蝕刻遮罩來部分地移除支撐層129及第二犧牲層128。因此，形成第二開口135以曝露第二導電圖案120。舉例而言，第二開口135可曝露第二導電圖案120之至少一部分。
當第二開口135形成於第二犧牲層128中時，支撐層129改變為支撐部件130。此外，隨後形成之第三導電圖案之結構可取決於第二開口135之形狀。在發明性概念之實例實施例中，第二開口135可具有各種三維結構，諸如實質上圓柱體、實質上橢圓柱體、實質上多邊柱體等。第二開口可具有實質上大於下部寬度之上部寬度。
參看圖7E，第二導電層137形成於曝露之第二導電圖案120、第二開口135之側壁及第二遮罩133上。第二導電層137可沿第二開口135之輪廓而均一地形成。可使用金屬、金屬化合物及/或多晶矽藉由濺鍍製程、ALD製程、真空沈積製程、CVD製程、PECVD製程、PLD製程等來形成第二導電層137。舉例而言，可使用鎢、鈦、鉭、鉬、銥、鉿、鋯、釕、鉑、鎳、鋁、銅、氮化鎢、氮化鋁、氮化鉭、摻雜有雜質之多晶矽等來形成第二導電層137。此等物可單獨或以其組合來使用。
藉由部分地移除第二導電層137直至曝露第二遮罩133而在第二開口135中形成第三導電圖案(未說明)。可藉由CMP製程來形成第三導電圖案。第三導電圖案可具有與參看圖6所描述之第三導電圖案125之結構實質上相同或實質上類似的結構。
在移除第二遮罩133之後，自第二導電圖案120及第三導電圖案移除第一犧牲層123及第二犧牲層128。因此，可獲得具有與參看圖6所描述之電極結構之結構實質上相同或實質上類似之結構的電極結構。可根據第一犧牲層123及第二犧牲層128中所包括之材料使用包括氟化氫或磷酸之蝕刻氣體或蝕刻溶液來移除第一犧牲層123及第二犧牲層128。當第一犧牲層123及第二犧牲層128被移除時，支撐部件130保留於鄰近之第三導電圖案之間。
當介電層(未說明)及上方電極(未說明)形成於支撐部件130、第三導電圖案、第二導電圖案120及蝕刻終止層110上時，具有與參看圖6所描述之電容器之結構實質上相同或實質上類似之結構的電容器可提供於基板100上。可使用氮化物及/或金屬氧化物來形成介電層，且可使用多晶矽、金屬及/或金屬化合物來形成上方電極。
在發明性概念之一些實例實施例中，可藉由對第二導電圖案120執行還原製程而將第二導電圖案120之電阻控制至所要水準，該第二導電圖案120之電阻相對大於第一導電圖案115之電阻。舉例而言，用於第二導電圖案120之還原製程可包括在含有氫氣(H2)或氨氣(NH3)之氣氛下所執行之熱處理製程。
在於含有氫氣之氣氛下所執行之還原製程中，可藉由以下方程式(1)來表示用於移除氧之機制：
MxOy+yH2 →yH2O+xM..................(1)
下表表示根據還原製程之第一導電圖案及第二導電圖案之電阻。在下表中，樣本1包括在不執行還原製程的情況下形成於晶圓上之複數個第二導電圖案，且樣本2包括藉由在包括氫氣之氣氛下執行還原製程而形成於晶圓上的第二導電圖案。樣本3包括藉由在含有氨氣之氣氛下執行還原製程而形成於晶圓上之第二導電圖案，且樣本4包括在無任何還原製程的情況下形成於晶圓上之第一導電圖案。第二導電圖案及第一導電圖案分別包括氧化鎢及鎢。
在上表中，「T」指示定位於晶圓之上部部分上的導電圖案之電阻，「C」表示位於晶圓之中心部分處的導電圖案之電阻，且「B」表示形成於晶圓之下部部分上的導電圖案之電阻。「L」及「R」分別表示定位於晶圓之左部分處及晶圓之右部分處的導電圖案之電阻。
如表中所示，在無還原製程之情況下的第二導電圖案(樣本1)具有約252 Ω‧cm之相對高的平均電阻，而包括鎢之第一導電圖案(樣本4)具有約119 Ω‧cm之平均電阻。然而，在包括氨氣之氣氛下被還原的第二導電圖案(樣本3)之平均電阻為約167 Ω‧cm，其顯著減小。特定言之，在包括氫氣之氣氛下被還原的第二導電圖案(樣本2)之平均電阻為約147 Ω‧cm，其極大地減小以幾乎達到第一導電圖案(樣本1)之平均電阻。因此，可藉由還原製程將包括金屬氧化物之第二導電圖案之電阻控制至所要水準。
圖8為說明根據發明性概念之一些實例實施例之包括電極結構之電容器的橫截面圖。
參看圖8，該電容器包括具有第一導電圖案116、第二導電圖案121、第三導電圖案126之電極結構、支撐部件130、介電層150及上方電極160。第一導電圖案116可電連接至基板100之預定區域，且第二導電圖案121可自第一導電圖案116之上側向部分延伸。第三導電圖案126可自第二導電圖案121延伸。
關於圖8中所說明之電容器，基板100、絕緣層105、蝕刻終止層110及支撐部件130與參看圖6所描述之基板、絕緣層、蝕刻終止層及支撐部件實質上相同或實質上類似。此外，圖8中之電極結構之第一導電圖案116及第二導電圖案121可具有與參看圖3所描述之第一導電圖案60及第二導電圖案65之結構實質上相同或實質上類似的結構。亦即，第二導電圖案121可具有三維結構，諸如實質上圓柱體形狀、實質上橢圓柱體形狀、實質上多邊柱體形狀等。藉由控制氧化製程之製程條件，可增加第二導電圖案121之高度，且因此第一導電圖案116可不具有凸出上方表面。
第三導電圖案126可在實質上垂直於基板100之方向上自第二導電圖案121延伸。第三導電圖案126可具有實質上圓柱形結構，該圓柱形結構之上部寬度實質上小於下部寬度。舉例而言，第三導電圖案126可具有實質上圓柱體形狀、實質上橢圓柱體形狀、實質上多邊柱體形狀等。在發明性概念之實例實施例中，第三導電圖案126之下部部分可具有與第二導電圖案121之寬度實質上相同或實質上類似的寬度。第三導電圖案126可包括與參看圖6所描述之第三導電圖案125之材料實質上相同或實質上類似的材料。
圖9A至圖9C為說明根據發明性概念之一些實例實施例之製造包括電極結構之電容器之方法的橫截面圖。
參看圖9A，藉由執行與參看圖7A所描述之製程實質上相同或實質上類似的製程而在基板100上形成絕緣層105、蝕刻終止層110及第一犧牲層117。此外，用於形成穿過第一犧牲層117、蝕刻終止層110及絕緣層105之第一開口(未說明)的製程及用於在第一開口中形成初步第一導電圖案113的製程可與參看圖7A所描述之製程實質上相同或實質上類似。
在第二犧牲層123形成於第一犧牲層117上之後，藉由部分地蝕刻第二犧牲層123來形成穿過第二犧牲層123之第二開口124。第二開口124曝露初步第一導電圖案113。可使用與第一犧牲層117及/或絕緣層105之材料實質上相同或實質上類似的材料來形成第二犧牲層123。
第一犧牲圖案118形成於第二開口124之側壁上。可藉由執行與參看圖5A所描述之製程實質上相同或實質上類似的製程來形成第一犧牲圖案118。
參看圖9B，在初步第一導電圖案113上形成第二犧牲圖案134以填充第二開口124，且接著藉由移除第一犧牲圖案118來形成第三開口(未說明)。第三開口部分地曝露初步第一導電圖案113。可藉由與參看圖5B所描述之製程實質上相同或實質上類似的製程來移除第二犧牲圖案134及第一犧牲圖案118。
在初步第一導電圖案113經由與參看圖5C所描述之製程實質上相同或實質上類似之製程而改變為第一導電圖案116之同時，自初步第一導電圖案113形成第二導電圖案121以填充第三開口。在發明性概念之實例實施例中，第一導電圖案116可突出超過蝕刻終止層110之上部部分，且第二導電圖案121可在實質上垂直於基板100之方向上自第一導電圖案116之上側向部分突出。
參看圖9C，第三犧牲層140及支撐層(未說明)依次形成於第二犧牲層123、第二導電圖案121及第二犧牲圖案134上。用於形成支撐層之製程可與參看圖7C所描述之製程實質上相同或實質上類似。可使用與第一犧牲層117、第二犧牲層123及/或絕緣層105之材料實質上相同或實質上類似的材料來形成第三犧牲層140。舉例而言，可使用氧化物藉由CVD製程、PECVD製程、LPCVD製程、旋塗製程、HDP-CVD製程等來形成第三犧牲層140。
遮罩133形成於支撐層上。將遮罩133用作蝕刻遮罩來部分地移除支撐層及第三犧牲層140，使得形成穿過支撐層及第三犧牲層140之第四開口143。第四開口143曝露第二導電圖案121及第二犧牲圖案134。藉由形成第四開口143，得以自支撐層提供支撐部件130。
導電層146形成於第四開口143之側壁及底部與遮罩133上。可藉由與參看圖7E所描述之用於形成第二導電層137之製程實質上相同或實質上類似的製程來形成導電層146。
移除導電層146之一部分及遮罩133。藉由依次移除第三犧牲層140、第二犧牲層123及第一犧牲層117與第二犧牲圖案134，具有與圖8中所說明之電極結構之結構實質上相同或實質上類似之結構的電極結構可提供於基板100上。當移除第二犧牲圖案134時，保留於第二導電圖案134上之導電層146亦被移除，藉此在鄰近之第三導電圖案之間形成支撐部件130。
介電層(未說明)及上方電極(未說明)依次形成於電極結構及蝕刻終止層110上，且因此電容器形成於基板100上。該電容器可具有與參看圖8所描述之電容器之結構實質上相同或實質上類似的結構。
圖10為說明根據發明性概念之一些實例實施例之包括電極結構之電容器的橫截面圖。
參看圖10，該電容器包括安置於基板200上之電極結構、介電層250及上方電極260。該電極結構包括一接觸基板200之第一導電圖案215、一安置於第一導電圖案215上之第二導電圖案220及一自第二導電圖案220延伸之第三導電圖案225。在發明性概念之實例實施例中，第二導電圖案220及第三導電圖案225可一體式形成。
該電極結構之第一導電圖案215可內埋於提供於基板200上之絕緣層205中。蝕刻終止層210定位於絕緣層205上。第一導電圖案215可電連接至基板200之導電區域(諸如雜質區域或擴散區域)。
第二導電圖案220可具有實質上圓柱體、實質上橢圓柱體或實質上多邊柱體之結構。自第二導電圖案220延伸之第三導電圖案225可具有實質上圓柱形狀。在發明性概念之實例實施例中，第二導電圖案220及第三導電圖案225可包括實質上相同之材料。舉例而言，第二導電圖案220可包括無自第一導電圖案215中之金屬產生之金屬氧化物的導電材料。第二導電圖案220及第三導電圖案225可一體式形成。此處，第三導電圖案225之下部部分之寬度可實質上小於其上部部分之寬度。第三導電圖案225之上部部分之寬度可實質上與第二導電圖案220之寬度相同。支撐部件230位於鄰近之第三導電圖案225之間，藉此改良電極結構之結構穩定性。
介電層250沿第二導電圖案220及第三導電圖案225、支撐部件230及蝕刻終止層210之輪廓而均一地形成。上方電極260安置於介電層250上。上方電極260可具有板之形狀。或者，上方電極260可沿介電層250之輪廓而具有均一厚度。
圖11A至圖11B為說明根據發明性概念之一些實例實施例之製造包括電極結構之電容器之方法的橫截面圖。
參看圖11A，藉由執行與參看圖7A至圖7D所描述之製程實質上相同或實質上類似的製程而在基板200上形成絕緣層205、蝕刻終止層210、第一犧牲層218、第一導電圖案215、犧牲導電圖案221及第二犧牲層223。可藉由與參看圖7B所描述之形成第二導電圖案120之製程實質上相同或實質上類似的製程而自第一導電圖案215形成犧牲導電圖案221。因此，犧牲導電圖案221可包括藉由氧化製程所獲得之金屬氧化物。
支撐層(未說明)及遮罩233形成於第二犧牲層223上。支撐層及第二犧牲層223經部分地移除以藉此形成支撐部件230及曝露犧牲導電圖案221之一部分的第一開口235。
參看圖11B，藉由移除經由第一開口235所曝露之犧牲導電圖案221來形成連接至第一開口235之第二開口238。第二開口238曝露第一導電圖案215。當形成第二開口238時，亦可曝露對應於第二開口238之側壁的第二犧牲層223及第一犧牲層218。
導電層237形成於曝露之第一導電圖案215、第二開口238之側壁、第一開口235之側壁及遮罩233上。可藉由與參看圖7E所描述之製程實質上相同或實質上類似的製程來形成導電層237。
藉由移除遮罩233及導電層237之一部分直至曝露支撐部件230，形成第二導電圖案及第三導電圖案(未說明)。第二導電圖案及第三導電圖案可具有與參看圖10所描述之第二導電圖案220及第三導電圖案225實質上相同或實質上類似的結構。舉例而言，第三導電圖案可對應於導電層237之位於第一開口235之側壁上的剩餘部分，且第二導電圖案可對應於第三導電層237之位於第一導電圖案215及第二開口238之側壁上的剩餘部分。
在形成第二導電圖案及第三導電圖案之後，蝕刻第一犧牲層218及第二犧牲層223以在基板200上形成電極結構。該電極結構可具有與參看圖10所描述之電極結構之構造實質上相同或實質上類似的構造。
在介電層(未說明)均一地形成於第二導電圖案及第三導電圖案、支撐部件230及蝕刻終止層210上之後，上方電極(未說明)形成於介電層上以使得電容器提供於基板200上。該電容器可具有與參看圖10所描述之電容器之結構實質上相同或實質上類似的結構。
圖12為說明根據發明性概念之一些實例實施例之包括電極結構之電容器的橫截面圖。
參看圖12，該電容器包括具有第一導電圖案315、第二導電圖案320及第三導電圖案325之電極結構。該電容器進一步包括一覆蓋電極結構之介電層340及一安置於介電層340上之上方電極345。
該電極結構包括安置於基板300上之第一導電圖案315、自第一導電圖案315延伸之第二導電圖案320及位於第二導電圖案320上之第三導電圖案325。
支撐部件330定位於鄰近之第三導電圖案325之間。第一導電圖案315可內埋於形成於基板300上之絕緣層305中。蝕刻終止層310位於絕緣層305上。介電層340及上方電極345依次形成於蝕刻終止層310上以覆蓋電極結構。
第一導電圖案315及第二導電圖案320可具有與參看圖6所描述之第一導電圖案115及第二導電圖案120之結構實質上相同或實質上類似的結構。第三導電圖案325可具有實質上圓柱體形狀、實質上橢圓柱體形狀或實質上多邊柱體形狀等。第三導電圖案325可包括下部部分，該下部部分具有實質上小於該第三導電圖案325之上部部分之寬度的寬度。即，第三導電圖案325可具有傾斜之側壁。此外，第三導電圖案325之下部部分之寬度可實質上小於第二導電圖案320之寬度。
介電層340安置於蝕刻終止層310上以覆蓋電極結構之第二導電圖案320及第三導電圖案325。舉例而言，介電層340在第三導電圖案325、第二導電圖案320及蝕刻終止層310上可具有實質上均一之厚度。
上方電極345位於介電層340上。上方電極345可具有填充鄰近之電極結構之間的間隙的板之形狀，或可沿介電層340之輪廓而具有均一厚度。
圖13為說明根據發明性概念之一些實例實施例之製造包括電極結構之電容器之方法的橫截面圖。藉由圖13中之方法所製造的電容器可具有與參看圖12所描述之電容器之構造實質上相同或實質上類似的構造。
參看圖13，藉由執行與參看圖7A至圖7D所描述之製程實質上相同或實質上類似的製程而在基板300上形成絕緣層305、蝕刻終止層310、第一導電圖案315、第一犧牲層318、第二導電圖案320、第二犧牲層323、支撐部件330及遮罩333。
導電層338形成於遮罩333上以填充曝露第二導電圖案320之開口(未說明)。導電層338可足以填充該開口。亦即，導電層338可完全填滿該開口，且可基於遮罩333之上方表面而具有預定厚度。
在部分地移除導電層338直至曝露遮罩333之後，移除遮罩333以形成具有與參看圖12所描述之電極結構之構造實質上相同或實質上類似之構造的電極結構。
在介電層(未說明)均一地形成於蝕刻終止層310上以封閉第二導電圖案320及第三導電圖案之後，上方電極(未說明)形成於介電層上。因此，電容器形成於基板300上。該電容器可具有與參看圖12所描述之電容器之構造實質上相同或實質上類似的構造。
下文中，將參看隨附圖式來描述根據發明性概念之實例實施例之具有電極結構之各種半導體裝置及製造半導體裝置之方法。
圖14為說明根據發明性概念之一些實例實施例之包括電極結構之半導體裝置的橫截面圖。圖14中所說明之半導體裝置之電極結構可具有與參看圖6所描述之電極結構之構造實質上相同或實質上類似的構造。然而，參看圖8、圖10或圖12所描述之各種電極結構可用於該半導體裝置中。
參看圖14，該半導體裝置包括一提供於基板350上之開關裝置及一包括電極結構之電容器。
隔離層353形成於基板350上。隔離層353可界定基板350之供定位開關裝置的作用區域。該開關裝置可包括一具有通道區域之第一電晶體，該通道區域沿實質上平行於基板350之方向而形成於該作用區域中。舉例而言，該第一電晶體可包括金氧半導體(MOS)電晶體。
在發明性概念之實例實施例中，第一電晶體可包括閘極結構363、第一雜質區域368及第二雜質區域370。第一雜質區域368及第二雜質區域370可位於基板350之鄰近於閘極結構363之部分處。
閘極結構363包括閘極絕緣層圖案355、閘電極358及閘極遮罩360。閘極間隔物365可另外形成於閘極結構363之側壁上。第一雜質區域368及第二雜質區域370可定位於基板350之位於鄰近之閘極結構363之間的作用區域中。第一電晶體之通道區域可沿實質上平行於基板350之方向而產生於作用區域中。
覆蓋第一電晶體之第一絕緣間層371安置於基板350上。第一絕緣間層371可形成於基板350上以使鄰近之第一電晶體與導電圖案及佈線電絕緣。
形成穿過第一絕緣間層371之第一插塞373及第二插塞375。第一插塞373及第二插塞375可分別與第一雜質區域368及第二雜質區域370接觸。位元線(未說明)提供於第一絕緣間層371上。該位元線可經由第二插塞375而電連接至第二雜質區域370。該位元線可具有與閘極結構363之結構實質上相同或實質上類似的結構。
覆蓋位元線之第二絕緣間層380形成於第一絕緣間層371上。覆蓋位元線之第三絕緣間層383安置於第二絕緣間層380上，且蝕刻終止層385位於第三絕緣間層383上。
形成穿過第三絕緣間層383及第二絕緣間層380之開口(未說明)。該開口曝露第一插塞373。第一導電圖案390安置於該開口中。第二導電圖案395在實質上平行於基板350之方向上自第一導電圖案390延伸。第三導電圖案400定位於第二導電圖案395上。
介電層401位於蝕刻終止層385上以覆蓋包括第一導電圖案390、第二導電圖案395及第三導電圖案400之電極結構。上方電極402提供於介電層401上。
圖15A至圖15C為說明根據發明性概念之實例實施例之製造包括電極結構之半導體裝置之方法的橫截面圖。
參看圖15A，藉由在基板350上形成隔離層353來界定基板之作用區域及場效區域。基板350可包括半導體基板或具有半導體層之基板。可使用諸如氧化矽之氧化物來形成隔離層353。舉例而言，可藉由諸如淺溝槽隔離(STI)製程之隔離製程來形成隔離層353。
閘極絕緣層(未說明)、閘極導電層(未說明)及閘極遮罩層(未說明)依次形成於具有隔離層353之基板350上。藉由圖案化閘極絕緣層、閘極導電層及閘極遮罩層而在基板350上形成閘極結構363。閘極結構363包括閘極絕緣層圖案355、閘電極358及閘極遮罩360。閘極絕緣層圖案355可包括氧化矽及/或金屬氧化物，且閘電極358可包括金屬、金屬化合物及/或多晶矽。閘極遮罩360可包括氮化物、氮氧化物等。
閘極間隔物365形成於閘極結構363之側壁上。可使用氮化矽或氮氧化矽來形成閘極間隔物365。第一雜質區域368及第二雜質區域370形成於曝露於鄰近之閘極結構363之間的作用區域中。可藉由將閘極間隔物365及閘極結構363用作植入遮罩進行離子植入製程來形成第一雜質區域368及第二雜質區域370。
第一絕緣間層371形成於基板350上以覆蓋具有閘極遮罩360之閘極結構363。可使用諸如氧化矽之氧化物來形成第一絕緣間層371。可部分地移除第一絕緣間層371以形成分別曝露第一雜質區域368及第二雜質區域370之第一開口372及第二開口374。舉例而言，可藉由各向異性蝕刻製程來形成第一開口372及第二開口374。
參看圖15B，第一插塞373及第二插塞375形成於第一雜質區域368及第二雜質區域370上以分別填充第一開口372及第二開口374。可使用金屬及/或金屬化合物來形成第一插塞373及第二插塞375。
位元線(未描繪)形成於第二插塞375上。該位元線可包括位元線電極、位元線遮罩及位元線間隔物。該位元線的結構可實質上類似於閘極結構363之結構。
覆蓋該位元線之第二絕緣間層380形成於第一插塞373及第二插塞375與第一絕緣間層371上。可使用諸如氧化矽之氧化物來形成第二絕緣間層380。在本發明概念之範例實施例中，第二絕緣間層380可經平坦化直至曝露出位元線。舉例而言，可藉由CMP製程及/或回蝕製程來平坦化第二絕緣間層380。
第三絕緣間層383形成於第二絕緣間層380上。可使用與第一絕緣間層371之材料及/或第二絕緣間層380之材料實質上相同或實質上類似的材料來形成第三絕緣間層383。藉由部分地移除第三絕緣間層383及第二絕緣間層380來形成穿過第三絕緣間層383及第二絕緣間層380而曝露第一插塞373的第三開口(未描繪)。舉例而言，可藉由各向異性蝕刻製程來部分地移除第二絕緣間層380及第三絕緣間層383以提供該第三開口。
形成初步第一導電圖案388以填充該第三開口。初步第一導電圖案388可與第一插塞373接觸。填充第三開口之初步第一導電圖案388可突出超過第三絕緣間層383。可藉由與參看圖2B或圖7A所描述之製程實質上相同或實質上類似的製程來獲得初步第一導電圖案388。
參看圖15C，在使初步第一導電圖案388改變為第一導電圖案390之同時，自初步第一導電圖案388形成第二導電圖案395。根據發明性概念之各種實例實施例，用於形成第一導電圖案390及第二導電圖案395之氧化製程可與上文所描述之製程實質上相同或實質上類似。
蝕刻終止層385形成於第三絕緣間層383上。可使用相對於第一絕緣間層至第三絕緣間層371、380及383具有蝕刻選擇性的材料來形成蝕刻終止層385。舉例而言，可使用氮化物、氮氧化物等來形成蝕刻終止層385。
在發明性概念之實例實施例中，可藉由與參看圖7C至圖7E所描述之製程實質上相同或實質上類似的製程來形成電極結構。該電極結構可具有與參看圖14所描述之電極結構之構造實質上相同或實質上類似的構造。
藉由在電極結構及蝕刻終止層385上依次形成介電層圖案(未說明)及上方電極(未說明)，一具有電極結構之半導體裝置形成於基板350上。此處，該半導體裝置可具有與圖14中所說明之半導體記憶體裝置之構造實質上相同或實質上類似的構造。
圖16為說明根據發明性概念之實例實施例之包括電極結構之半導體裝置的橫截面圖。圖16中之半導體裝置之電極結構可具有與參看圖6所描述之電極結構之構造實質上相同或實質上類似的構造，然而，參看圖8、圖10或圖12所描述之各種電極結構可用於該半導體裝置中。
參看圖16，該半導體裝置包括提供於基板403上之開關裝置及電極結構。該等開關裝置可包括形成於基板403之第一區域A中的第一電晶體及提供於基板403之第二區域B中的第二電晶體。
基板403可包括具有半導體層之基板。舉例而言，基板403可包括SOI基板、GOI基板等。基板403之第一區域A可為形成有半導體裝置之單位晶胞的晶胞區域，且基板403之第二區域B可為其上提供有用於控制單位晶胞之裝置的周邊電路區域。第一電晶體可具有一沿實質上垂直於基板403之方向形成的通道區域，而第二電晶體可具有一在實質上平行於基板403之方向上形成的通道區域。
下絕緣層406形成於基板403上。第一佈線408及第二佈線409形成於下絕緣層406上。第一佈線408及第二佈線409可電連接至開關裝置。第一電晶體及第二電晶體分別形成於第一佈線408及第二佈線409之上部部分上。在發明性概念之實例實施例中，第一區域A之第一佈線408可充當用於半導體裝置之單位晶胞的內埋式位元線。
第一電晶體可包括第一作用圖案412、第一閘極絕緣層421、第一閘電極424、第一雜質區域418及第二雜質區域427。
第一閘電極424可沿基板403上之預定方向在基板403上延伸。第一閘電極424可覆蓋第一作用圖案412之上部部分。可在定位成實質上垂直於基板403之第一雜質區域418與第二雜質區域427之間的第一作用圖案412中產生第一電晶體之通道區域。亦即，第一電晶體可具有沿實質上垂直於基板403之方向所形成的通道。
第二電晶體可安置於第二作用圖案415上。第二電晶體可包括第二閘極絕緣層圖案430、第二閘電極433、閘極遮罩436、閘極間隔物439、第三雜質區域442及第四雜質區域445。可在定位成實質上平行於基板403之第三雜質區域442與第四雜質區域445之間的第二作用圖案415中形成第二電晶體之通道區域。即，第二電晶體可具有沿實質上平行於基板403之方向所形成的通道。
第一絕緣間層416安置於基板403上以覆蓋第二作用圖案415及第一作用圖案412之下部部分。第二絕緣間層440形成於第一絕緣間層416上以足以覆蓋第一電晶體及第二電晶體。蝕刻終止層448定位於第二絕緣間層440上。
電極結構之第一導電圖案451可通過蝕刻終止層448及第二絕緣間層440，且第一導電圖案451可與第一電晶體之第二雜質區域427接觸。電極結構之第二導電圖案454可自第一導電圖案451延伸。第二導電圖案454可突出超過蝕刻終止層448。電極結構之第三導電圖案457可安置於第二導電圖案454上。
介電層460形成於基板403之第一區域A上以覆蓋電極結構之第三導電圖案457及第二導電圖案454。上方電極470安置於介電層460上。
圖17A至圖17D為說明根據發明性概念之實例實施例之製造包括電極結構之半導體裝置之方法的橫截面圖。
參看圖17A，佈線層407形成於具有半導體層之基板403及下絕緣層406上。舉例而言，基板403可包括其上可具有半導體層之SOI基板或GOI基板。當基板403包括SOI基板或GOI基板時，佈線層407可形成於基板403之半導體層與下絕緣層406之間。
可使用氧化物或氮化物來形成下絕緣層406，且可使用諸如金屬、金屬化合物及/或多晶矽之導電材料來形成佈線層407。此等物可單獨或以其組合來使用。
遮罩層(未說明)形成於基板403之半導體層上。藉由蝕刻遮罩層，第一遮罩410提供於基板403之第一區域A中，且第二遮罩413形成於基板403之第二區域B中。可使用相對於基板403之半導體層具有蝕刻選擇性的材料來形成第一遮罩410及第二遮罩413中之每一者。舉例而言，可使用氮化矽或氮氧化矽來形成第一遮罩410及第二遮罩413。在發明性概念之實例實施例中，第二遮罩413可具有實質上大於第一遮罩410之寬度的寬度。第一遮罩410可具有各種柱結構，諸如實質上圓柱形狀、實質上橢圓柱形狀或實質上多邊柱形狀。此外，第一遮罩410可具有各種橫截面形狀，諸如實質上圓形形狀、實質上橢圓形狀或實質上多邊形狀。第二遮罩413可具有在預定方向上在基板403之半導體層上延伸之線形狀或桿形狀。在發明性概念之實例實施例中，複數個第一遮罩410可形成於基板403之第一區域A中，且複數個第二遮罩413可形成於基板403之第二區域B中。
第一初步作用圖案411及第二初步作用圖案414分別形成於基板403之第一區域A及第二區域B上。藉由將第一遮罩410及第二遮罩413用作蝕刻遮罩來部分地蝕刻基板403之半導體層而形成第一初步作用圖案411及第二初步作用圖案414。舉例而言，可藉由各向異性蝕刻製程來形成第一初步作用圖案411及第二初步作用圖案414。在發明性概念之實例實施例中，複數個第一初步作用圖案411可形成於基板403之第一區域A中，且複數個第二初步作用圖案414可形成於基板403之第二區域B中。此處，第一初步作用圖案411可具有各種柱形狀，諸如實質上圓柱形狀、實質上橢圓柱形狀或實質上多邊柱形狀。另外，第一初步作用圖案411可取決於第一遮罩410之橫截面形狀而具有各種橫截面形狀，諸如實質上圓形形狀、實質上橢圓形狀或實質上多邊形狀。此外，第二初步作用圖案414可取決於第二遮罩413之形狀而具有線形狀或桿形狀。
參看圖17B，間隔物460形成於第一初步作用圖案411及第一遮罩410之側壁上。可使用諸如氮化矽之氮化物或如氮氧化矽之氮氧化物來形成間隔物460。
藉由將第一雜質植入至半導體層之鄰近於第一初步作用圖案411的一部分中來形成第一初步雜質區域417。第一初步雜質區域417可形成於基板403之第一區域A之位於鄰近之第一初步作用圖案411之間的曝露部分處。第一雜質可包括P型雜質或N型雜質。舉例而言，第一初步雜質區域417可包括P型雜質(諸如硼(B)、銦(In)等)或N型雜質(諸如氮(N)、砷(As)等)。在發明性概念之實例實施例中，第一初步雜質區域417可經由額外佈線、額外接點、額外插塞等電連接至在隨後製程中所形成之第一佈線408(見圖17C)。
參看圖17C，第一作用圖案412及第二作用圖案415分別形成於基板403之第一區域A及第二區域B中。藉由將第一遮罩410、第二遮罩413及間隔物460用作蝕刻遮罩來蝕刻半導體層之下部部分而形成第一作用圖案412及第二作用圖案415。第一作用圖案412之下部部分可具有實質上小於其上部部分之寬度的寬度。第二作用圖案415之下部部分可具有實質上與其上部部分之寬度相同的寬度。亦即，可能在第一作用圖案412之下部部分與上部部分之間出現梯級。
藉由在用於形成第一作用圖案412及第二作用圖案415之蝕刻製程中部分地蝕刻第一初步雜質區域417而在第一作用圖案412之中心部分處形成第一雜質區域418。第一雜質區域418可充當具有在實質上垂直於基板403之方向上所產生之通道的第一電晶體之源極/汲極區域。
藉由將第一遮罩410及第二遮罩413用作蝕刻遮罩來圖案化佈線層407，第一佈線408被提供於第一作用圖案412之下且第二佈線409被提供於第二作用圖案415之下。第一佈線408可具有與第一作用圖案412之下部部分之寬度實質上相同的寬度。第一佈線408可具有相對低的電阻以充當電連接至第一雜質區域418之內埋位元線。因此，具有第一佈線408之半導體裝置之電阻可減小。此外，第二佈線409可具有與第二作用圖案415之下部部分之寬度實質上相同的寬度。第二佈線409可充當基板403之第二區域B中的連接佈線。
現參看圖17C，第一初步絕緣間層463形成於基板403之第一區域A及第二區域B中。第一初步絕緣間層463可覆蓋第一作用圖案412及第二作用圖案415。可使用諸如氧化矽之氧化物來形成第一初步絕緣間層463。
參看圖17D，藉由部分地移除第一初步絕緣間層463而在基板403之上形成第一絕緣間層416。第一絕緣間層416可有效地填充位於基板403之第一區域A中的第一作用圖案412之下部部分之間的間隙。第一絕緣間層416可曝露位於基板403之第二區域B中的第二作用圖案415之上方表面。舉例而言，第一絕緣間層416可覆蓋第一作用圖案412之下部部分，且可曝露第一作用圖案412之上部部分。此外，可用第一絕緣間層416來覆蓋第一雜質區域418。因此，第一絕緣間層416之上方表面可具有定位於基板403之第一區域A中的第一作用圖案412之下部部分與第一作用圖案412之上部部分之間的上方表面。同時，第一絕緣間層416可曝露在位於基板403之第二區域B中的第二作用圖案415上的第二遮罩413。亦即，第一絕緣間層416之上方表面及第二遮罩413之上方表面可定位於基板403之第二區域B中之實質上相同的平面上。
第一閘極絕緣層421形成於藉由第一絕緣間層416而曝露之第一作用圖案412之上方側壁上。第一閘極絕緣層421可使第一作用圖案412與在隨後製程中形成之第一閘電極424電絕緣。第一閘極絕緣層421可封閉第一作用圖案412之上方側壁。可使用氧化矽及/或金屬氧化物來形成第一閘極絕緣層421。
導電層(未說明)形成於第一絕緣間層416上以覆蓋第一作用圖案412。可使用摻雜有雜質之多晶矽、金屬及/或金屬化合物來形成導電層。第三遮罩(未說明)形成於該導電層上，且接著將第三遮罩用作蝕刻遮罩來部分地蝕刻該導電層。因此，第一閘電極424提供於第一絕緣間層416上。第一閘電極424可封閉第一作用圖案412之上方側壁。另外，第一閘電極424可具有實質上低於第一作用圖案412之高度的高度。因此，第一作用圖案412之上部部分可部分地曝露於第一閘電極424之上。
藉由移除位於基板403之第一區域A中的第一遮罩411來曝露第一作用圖案412之上方表面。此處，可不移除位於基板403之第二區域B中的第二遮罩413。
藉由將第二雜質植入至曝露之第一作用圖案412之上部部分中而在第一作用圖案412之上部部分處形成第二雜質區域427。第二雜質區域427可充當第一電晶體之其他源極/汲極區域。舉例而言，第二雜質可包括P型雜質或N型雜質。第二雜質區域427之第二雜質可與第一雜質區域418中之第一雜質實質上相同或實質上類似。
當形成第二雜質區域427時，包括第一作用圖案412、第一閘極絕緣層421、閘電極424、第一雜質區域418及第二雜質區域427之第一電晶體提供於基板403之第一區域A中。該第一電晶體可包括分別定位成鄰近於第一閘電極424之下部部分及上部部分的第一雜質區域418及第二雜質區域427。
在藉由移除位於基板403之第二區域B中的第二遮罩413而曝露第二作用圖案415之後，第二閘極絕緣層430、第二閘電極433及閘極遮罩436依次形成於曝露之第二作用圖案415上。可使用氧化矽及/或金屬氧化物來形成第二閘極絕緣層430，且可使用摻雜有雜質之多晶矽、金屬及/或金屬化合物來形成第二閘電極433。此外，可使用相對於第一絕緣間層416及第二作用圖案415具有蝕刻選擇性的材料(諸如氮化矽、氮氧化矽等)來形成閘極遮罩436。
參看圖17D，閘極間隔物439形成於閘極遮罩436及第二閘電極433之側壁上。可使用諸如氮化矽之氮化物或如氮氧化矽之氮氧化物來形成閘極間隔物439。
藉由將第二閘電極433及閘極間隔物439用作植入遮罩將第三雜質植入至第二作用圖案415之鄰近於第二閘電極433之部分中而在第二作用圖案415之該等部分處形成第三雜質區域442及第四雜質區域445。可鄰近於第二閘電極433之兩側而分別形成第三雜質區域442及第四雜質區域445。因此，具有第二閘極絕緣層430、第二閘電極433及第三雜質區域442與第四雜質區域445之第二電晶體形成於基板403之第二區域B中。
在第二絕緣間層440形成於第一絕緣間層416上之後，蝕刻終止層448及犧牲層466依次形成於第二絕緣間層440上。部分地蝕刻犧牲層466、蝕刻終止層448及第二絕緣間層440，使得形成穿過犧牲層466、蝕刻終止層448及第二絕緣間層440之開口468。開口468曝露形成於第一作用圖案412上之第二雜質區域427。根據發明性概念之各種實例實施例，用於形成蝕刻終止層448、犧牲層466及開口468之製程可與上文所描述之製程實質上相同或實質上類似。
形成第一導電圖案(未說明)及第二導電圖案(未說明)以填充開口468。第三導電圖案形成於第二導電圖案上，藉此提供具有與參看圖16所描述之電極結構實質上相同或實質上類似之構造的電極結構。
依次形成介電層及上方電極以覆蓋電極結構，且因此包括電容器之半導體裝置形成於基板403上。
根據發明性概念之實例實施例，在無額外光微影製程之情況下電容器可具有一包括金屬圖案及金屬氧化物圖案之電極結構。因此，具有該電極結構之電容器可經由簡化製程確保高整合度，同時減少用於包括電容器之半導體裝置的製造成本及時間。舉例而言，包括金屬之第一導電圖案可與包括金屬氧化物之第二導電圖案一體式形成，使得當電極結構及/或電容器具有相當高之縱橫比時電極結構及電容器中之每一者可具有增強之結構穩定性。另外，包括電極結構之電容器可具有極其有效之面積，此係因為包括各種導電材料之第三導電圖案可另外提供於第二導電圖案上。因此，電容器及/或半導體裝置可具有極大地改良之儲存容量及整合度。此外，可恰當地調整電極結構之第二導電圖案的電阻，使得電容器及半導體裝置可確保所要之電氣特性。
圖18為說明根據發明性概念之實例實施例之具有記憶體裝置之記憶體系統的方塊圖，該記憶體裝置包括具有電極結構之電容器。
參看圖18，在記憶體系統500中，記憶體裝置510可電連接至中央處理單元(CPU)520。記憶體系統500可包括個人電腦、個人數位助理(PDA)裝置等。記憶體裝置510可直接連接至CPU 520，或經由匯流排間接地連接至CPU 520。
記憶體裝置510可包括一包括根據發明性概念之上述實例實施例之電極結構的電容器。因此，記憶體裝置510可具有高儲存容量及改良之電氣特性，且包括記憶體裝置510之記憶體系統500可具有改良之效能。
圖19為說明根據發明性概念之實例實施例之具有記憶體裝置之記憶體系統的方塊圖，該記憶體裝置包括具有電極結構之電容器。
參看圖19，記憶體系統550可包括攜帶型電子裝置。舉例而言，記憶體系統550可為攜帶型媒體播放器(PMP)、無線通信裝置、MP3播放器、電子辭典等。記憶體系統550可具有半導體記憶體裝置555、記憶體控制器560、編碼器/解碼器(EDC)565、顯示部件570及介面575。記憶體裝置555可包括根據發明性概念之上述實例實施例之電極結構。
EDC 565可經由記憶體控制器560而將諸如音訊資料及/或視訊資料之資料儲存至記憶體裝置555中。另外，可由EDC 565經由記憶體控制器560而自記憶體裝置555輸出資料。或者，可將資料自EDC 565直接儲存至記憶體裝置555中，且資料可直接自記憶體裝置555輸出至EDC 565中。
EDC 565可編碼待儲存於記憶體裝置555中之資料。舉例而言，EDC 565可執行編碼以用於將音訊資料及/或視訊資料儲存至PMP或MP3播放器之記憶體裝置555中。此外，EDC 565可執行MPEG編碼以用於將視訊資料儲存於記憶體裝置555中。EDC 565可包括多個編碼器以取決於資料之格式來編碼不同類型之資料。舉例而言，EDC 565可包括一用於編碼音訊資料之MP3編碼器及一用於編碼視訊資料之MPEG編碼器。
EDC 565亦可解碼自記憶體裝置555輸出之資料。舉例而言，EDC 565可解碼來自記憶體裝置555之MP3音訊資料。此外，EDC 565可解碼來自記憶體裝置555之MPEG視訊資料。EDC 565可包括多個解碼器以取決於資料之格式來解碼不同類型之資料。舉例而言，EDC 565可包括一用於音訊資料之MP3解碼器及一用於視訊資料之MPEG解碼器。
EDC 565可包括一用於音訊資料之MP3解碼器及一用於視訊資料之MPEG解碼器。或者，EDC 565可僅包括一用於音訊資料及/或視訊資料之解碼器。舉例而言，經編碼之音訊/視訊資料可輸入至EDC 565，且接著EDC 565可解碼輸入資料且將經解碼之資料傳送至記憶體控制器560及/或記憶體裝置555。
EDC 565可接收經編碼之音訊/視訊資料或正經由介面575而被編碼之音訊/視訊資料。介面575可適用標準輸入裝置(例如，火線(Fire Wire)或USB)。亦即，介面575可包括火線介面、USB介面或其類似者。資料可藉助於介面575而自記憶體裝置555輸出。
顯示部件570可向最終使用者顯示自記憶體裝置555輸出且由EDC 565解碼的資料。舉例而言，顯示部件570可為音訊揚聲器或顯示螢幕。
根據發明性概念之實例實施例之記憶體裝置555可高度整合且可具有高儲存容量，同時提供極佳之電氣特性。因此，包括記憶體裝置555之記憶體系統550可具有改良之效能。
上文說明發明性概念之實例實施例且不應解釋為限制發明性概念之實例實施例。儘管已描述發明性概念之數個實例實施例，但熟習此項技術者將易瞭解，在不實質上背離本發明性概念之新穎教示及優勢的情況下，在發明性概念之實例實施例中許多修改係可能的。因此，所有此等修改均意欲包括於如申請專利範圍中所界定之本發明性概念之範疇內。在申請專利範圍中，構件附加功能語句(means-plus-function clause)意欲涵蓋本文中描述為執行所述功能之結構，且不僅涵蓋結構等效物而且亦涵蓋等效結構。因此，應理解，上文說明發明性概念之各種實例實施例且將不應解釋為限於所揭示之發明性概念之特定實例實施例，且發明性概念之所揭示之實例實施例以及發明性概念之其他實例實施例的修改意欲包括於附加申請專利範圍之範疇內。
1．．．物件
3．．．初步絕緣層
4．．．開口
5．．．絕緣層
7．．．初步第一導電圖案
10．．．第一導電圖案
15．．．第二導電圖案
18．．．介電層
20．．．介電層圖案
23．．．上方電極層
25．．．上方電極
40．．．電容器
50．．．物件
53．．．初步絕緣層
55．．．絕緣層
58．．．初步第一導電圖案
60．．．第一導電圖案
65．．．第二導電圖案
70．．．介電層圖案
75．．．上方電極
80．．．犧牲層
83．．．第二開口
85．．．第一犧牲圖案
88．．．第二犧牲圖案
90．．．第三開口
95．．．電容器
100．．．基板
105．．．絕緣層
110．．．蝕刻終止層
113．．．初步第一導電圖案
115．．．第一導電圖案
116．．．第一導電圖案
117．．．第一犧牲層
118．．．第一犧牲圖案
120．．．第二導電圖案
121．．．第二導電圖案
123．．．第一犧牲層
124．．．第二開口
125．．．第三導電圖案
126．．．第三導電圖案
128．．．第二犧牲層
129．．．支撐層
130．．．支撐部件
133．．．第二遮罩
134．．．第二犧牲圖案
135．．．第二開口
137．．．第二導電層
140．．．第三犧牲層
143．．．第四開口
146．．．導電層
150．．．介電層
160．．．上方電極
200．．．基板
205．．．絕緣層
210．．．蝕刻終止層
215．．．第一導電圖案
218．．．第一犧牲層
220．．．第二導電圖案
221．．．犧牲導電圖案
223．．．第二犧牲層
225．．．第三導電圖案
230．．．支撐部件
233．．．遮罩
235．．．第一開口
237．．．導電層
238．．．第二開口
250．．．介電層
260．．．上方電極
300．．．基板
305．．．絕緣層
310．．．蝕刻終止層
315．．．第一導電圖案
318．．．第一犧牲層
320．．．第二導電圖案
323．．．第二犧牲層
325．．．第三導電圖案
330．．．支撐部件
333．．．遮罩
338．．．導電層
340．．．介電層
345．．．上方電極
350．．．基板
353．．．隔離層
355．．．閘極絕緣層圖案
358．．．閘電極
360．．．閘極遮罩
363．．．閘極結構
365．．．閘極間隔物
368．．．第一雜質區域
370．．．第二雜質區域
371．．．第一絕緣間層
372．．．第一開口
373．．．第一插塞
374．．．第二開口
375．．．第二插塞
380．．．第二絕緣間層
383．．．第三絕緣間層
385．．．蝕刻終止層
388．．．初步第一導電圖案
390．．．第一導電圖案
395．．．第二導電圖案
400．．．第三導電圖案
401．．．介電層
402．．．上方電極
403．．．基板
406．．．下絕緣層
407．．．佈線層
408．．．第一佈線
409．．．第二佈線
410．．．第一遮罩
411．．．第一初步作用圖案
412．．．第一作用圖案
413．．．第二遮罩
414．．．第二初步作用圖案
415．．．第二作用圖案
416．．．第一絕緣間層
417．．．第一初步雜質區域
418．．．第一雜質區域
421．．．第一閘極絕緣層
424．．．第一閘電極
427．．．第二雜質區域
430．．．第二閘極絕緣層
433．．．第二閘電極
436．．．閘極遮罩
439．．．閘極間隔物
440．．．第二絕緣間層
442．．．第三雜質區域
445．．．第四雜質區域
448．．．蝕刻終止層
451．．．第一導電圖案
454．．．第二導電圖案
457．．．第三導電圖案
460．．．介電層/間隔物
463．．．第一初步絕緣間層
466．．．犧牲層
468．．．開口
470．．．上方電極
500．．．記憶體系統
510．．．記憶體裝置
520．．．中央處理單元(CPU)
550．．．記憶體系統
555．．．記憶體裝置
560．．．記憶體控制器
565．．．編碼器/解碼器(EDC)
570．．．顯示部件
575．．．介面
A．．．第一區域
B．．．第二區域
圖1為說明根據發明性概念之實例實施例之具有電極結構之電容器的橫截面圖；
圖2A至圖2D為說明根據發明性概念之實例實施例之製造具有電極結構之電容器之方法的橫截面圖；
圖3為說明根據發明性概念之實例實施例之藉由改變氧化製程之製程條件而獲得的第二導電圖案之厚度的圖表；
圖4為說明根據發明性概念之實例實施例之包括電極結構之電容器的橫截面圖；
圖5A至圖5D為說明根據發明性概念之實例實施例之製造具有電極結構之電容器之方法的橫截面圖；
圖6為說明根據發明性概念之實例實施例之具有電極結構之電容器的橫截面圖；
圖7A至圖7E為說明根據發明性概念之實例實施例之製造具有電極結構之電容器之方法的橫截面圖；
圖8為說明根據發明性概念之實例實施例之包括電極結構之電容器的橫截面圖；
圖9A至圖9C為說明根據發明性概念之實例實施例之製造包括電極結構之電容器之方法的橫截面圖；
圖10為說明根據發明性概念之實例實施例之包括電極結構之電容器的橫截面圖；
圖11A至圖11B為說明根據發明性概念之實例實施例之製造包括電極結構之電容器之方法的橫截面圖；
圖12為說明根據發明性概念之實例實施例之包括電極結構之電容器的橫截面圖；
圖13為說明根據發明性概念之實例實施例之製造包括電極結構之電容器之方法的橫截面圖；
圖14為說明根據發明性概念之實例實施例之包括電極結構之半導體裝置的橫截面圖；
圖15A至圖15C為說明根據發明性概念之實例實施例之製造包括電極結構之半導體裝置之方法的橫截面圖；
圖16為說明根據發明性概念之實例實施例之包括電極結構之半導體裝置的橫截面圖；
圖17A至圖17D為說明根據發明性概念之實例實施例之製造包括電極結構之半導體裝置之方法的橫截面圖；
圖18為說明根據發明性概念之實例實施例之具有記憶體裝置之記憶體系統的方塊圖，該記憶體裝置包括一具有電極結構之電容器；及
圖19為說明根據發明性概念之實例實施例之具有記憶體裝置之記憶體系統的方塊圖，該記憶體裝置包括一具有電極結構之電容器。
100．．．基板
105．．．絕緣層
110．．．蝕刻終止層
115．．．第一導電圖案
120．．．第二導電圖案
125．．．第三導電圖案
130．．．支撐部件
150．．．介電層
160．．．上方電極
Claims (35)
- 一種電容器，其包含：一物件，其包括一具有一開口之絕緣層；一電極結構，其具有一包括金屬之第一導電圖案及一包括自該第一導電圖案產生之金屬氧化物的第二導電圖案，該第一導電圖案填充該開口且突出超過該絕緣層，且該第二導電圖案自該第一導電圖案延伸；一介電層，其直接安置於該第一導電圖案與該第二導電圖案兩者之上，該介電層至少部分地直接接觸該第二導電圖案之上表面；及一上方電極，其安置於該介電層上，其中該介電層安置於該第二導電圖案與該上方電極之間。
- 如請求項1之電容器，其中該第一導電圖案包含鎢、釕及/或銦，且該第二導電圖案包含氧化鎢、氧化釕及/或氧化銦。
- 如請求項1之電容器，其中該第二導電圖案與該第一導電圖案一體式形成。
- 如請求項1之電容器，其中該第一導電圖案的一橫截面與該第二導電圖案之一橫截面相同。
- 如請求項1之電容器，其中該第一導電圖案具有一凸出上方表面。
- 如請求項1之電容器，其中該第二導電圖案在一垂直於該物件之方向上自該第一導電圖案之一上方周邊部分延 伸。
- 如請求項6之電容器，其中該第一導電圖案具有一凹入上方表面。
- 如請求項6之電容器，其中該第二導電圖案具有一圓柱體形狀、一橢圓柱體形狀或一多邊柱體形狀。
- 如請求項6之電容器，其中該第二導電圖案之一下部部分係部分地內埋於該第一導電圖案中。
- 一種電容器，其包含：一基板，其具有一絕緣層；一電極結構，其具有一包括金屬之第一導電圖案、一包括金屬氧化物之第二導電圖案及一安置於該第二導電圖案上之第三導電圖案，該第一導電圖案係內埋於該絕緣層中，且該第二導電圖案自該第一導電圖案延伸；一介電層，其直接安置於該第二導電圖案及該第三導電圖案兩者之上，該介電層至少部分地直接接觸該第二導電圖案之上表面；及一上方電極，其安置於該介電層上，其中該介電層安置於該第二導電圖案與該上方電極之間。
- 如請求項10之電容器，其中該第一導電圖案的一橫截面與該第二導電圖案之一橫截面相同。
- 如請求項10之電容器，其中該第三導電圖案具有一圓柱形狀、一橢圓柱形狀、一多邊柱形狀、一圓柱體形狀、一橢圓柱體形狀或一多邊柱體形狀。
- 如請求項12之電容器，其中該第三導電圖案之一上部部分的一寬度大於該第三導電圖案之一下部部分之寬度。
- 如請求項13之電容器，其中該第三導電圖案之該下部部分之該寬度不大於該第二導電圖案之一寬度。
- 如請求項10之電容器，其中該第三導電圖案包含一與該第一導電圖案中之該金屬之一類型相同類型的金屬。
- 如請求項10之電容器，其中該第三導電圖案包含金屬、金屬化合物及/或多晶矽。
- 如請求項10之電容器，其進一步包含一安置於該第三導電圖案之鄰近元件之間的支撐部件。
- 一種電容器，其包含：一基板，其具有一絕緣層；一電極結構，其具有一包括金屬之第一導電圖案、一安置於該第一導電圖案上之第二導電圖案及一自該第二導電圖案延伸之第三導電圖案，該第一導電圖案係內埋於該絕緣層中，且該第三導電圖案與該第二導電圖案一體式形成；一介電層，其直接安置於該第二導電圖案及該第三導電圖案兩者之上，該介電層至少部分地直接接觸該第二導電圖案之上表面；及一上方電極，其安置於該介電層上，其中該介電層安置於該第二導電圖案與該上方電極之間。
- 如請求項18之電容器，其中該第二導電圖案及該第三導 電圖案中之每一者包含一與該第一導電圖案中之該金屬之一類型相同類型的金屬。
- 如請求項18之電容器，其中該第二導電圖案及該第三導電圖案中之每一者具有一圓柱體形狀、一橢圓柱體形狀或一多邊柱體形狀。
- 一種半導體裝置，其包含：一基板，其具有一雜質區域；一開關裝置，其安置於該基板上；一電極結構，其具有一包括金屬之第一導電圖案、一包括金屬氧化物之第二導電圖案及一安置於該第二導電圖案上之第三導電圖案，該第一導電圖案係電連接至該雜質區域，且該第二導電圖案係自該第一導電圖案產生，其中該第三導電圖案之下部部分的寬度不大於該第二導電圖案的一寬度；一介電層，其安置於該電極結構上；及一上方電極，其安置於該介電層上。
- 如請求項21之半導體裝置，其中該開關裝置包括具有一在一平行於該基板之方向上形成之通道的一電晶體或具有一在一垂直於該基板之方向上形成之通道的一電晶體。
- 一種半導體裝置，其包含：一基板，其具有一雜質區域；一電晶體，其安置於該基板上；一電極結構，其具有一第一導電圖案、一第二導電圖 案及一自該第二導電圖案延伸之第三導電圖案，該第一導電圖案係電連接至該雜質區域，該第二導電圖案係安置於該第一導電圖案上，且該第三導電圖案係與該第二導電圖案一體式形成；一介電層，其覆蓋該電極結構，該介電層接觸該第二導電圖與該第三導電圖案，該介電層至少部分地直接接觸該第二導電圖案之上表面；及一上方電極，其安置於該介電層上，其中該介電層安置於該第二導電圖案與該上方電極之間。
- 一種製造一電容器之方法，其包含：在一物件上形成一具有一第一開口之初步絕緣層；形成一包括金屬之初步第一導電圖案以填充該第一開口；在自該初步第一導電圖案形成一第一導電圖案之同時，形成一突出超過該初步絕緣層且包括自該初步第一導電圖案產生之金屬氧化物的第二導電圖案；藉由部分地移除該初步絕緣層來曝露該第一導電圖案之一上部部分；在該第一導電圖案及該第二導電圖案上形成一介電層；及在該介電上形成一上方電極。
- 如請求項24之方法，其進一步包含調整該第二導電圖案之一電阻。
- 如請求項25之方法，其中調整該第二導電圖案之該電阻包括在一包括氫氣或氨氣之氣氛下執行一還原製程。
- 如請求項24之方法，其中形成該第一導電圖案及該第二導電圖案包括使該初步第一導電圖案氧化。
- 如請求項27之方法，其中使該初步第一導電圖案氧化包括一熱氧化製程或一電漿氧化製程。
- 如請求項24之方法，其進一步包含：在形成該第二導電圖案之前在該初步絕緣層上形成一具有一第二開口之犧牲層；在該第二開口之一側壁上形成一第一犧牲圖案；形成一第二犧牲圖案以填充該第二開口；藉由移除該第一犧牲圖案而形成一第三開口，該第三開口曝露該初步第一導電圖案；及在該第三開口中形成該第二導電圖案。
- 一種製造一電容器之方法，其包含：在一基板上形成一絕緣層；形成一包括內埋於該絕緣層中之金屬的第一導電圖案；形成一包括自該第一導電圖案產生之金屬氧化物的第二導電圖案；在該第二導電圖案上形成一第三導電圖案；在該第二導電圖案及該第三導電圖案兩者之上直接形成一介電層，該介電層至少部分地直接接觸該第二導電圖案之上表面；及 在該介電層上形成一上方電極，其中該介電層安置於該第二導電圖案與該上方電極之間。
- 如請求項30之方法，其中形成該第三導電圖案進一步包含在該等第三導電圖案之鄰近元件之間形成一支撐部件。
- 如請求項30之方法，其進一步包含：在形成該第二導電圖案之前在該絕緣層上形成一第一犧牲層；在該第一犧牲層上形成一第二犧牲層以覆蓋該第二導電圖案；藉由蝕刻該第二犧牲層而形成一開口，該開口曝露該第二導電圖案；及在該第二導電圖案及該開口之一側壁上形成一第三導電圖案。
- 如請求項30之方法，其進一步包含：在該第一導電圖案及該絕緣層上形成一犧牲層；藉由蝕刻該犧牲層而形成一第一開口，該第一開口曝露該第一導電圖案；在該第一開口之一側壁上形成一第一犧牲圖案；形成一第二犧牲圖案以填充該第一開口；藉由移除該第一犧牲圖案而形成一第二開口，該第二開口部分地曝露該第一導電圖案；及形成該第二導電圖案以填充該第二開口。
- 一種製造一電容器之方法，其包含：在一基板上形成一絕緣層；形成一包括內埋於該絕緣層中之金屬的第一導電圖案；形成一包括自該第一導電圖案產生之金屬氧化物的犧牲導電圖案；藉由移除該犧牲導電圖案來曝露該第一導電圖案；在該第一導電圖案上形成一第二導電圖案；在該第二導電圖案上形成一第三導電圖案；在該第二導電圖案及該第三導電圖案上形成一介電層；及在該介電層上形成一上方電極。
- 如請求項34之方法，其進一步包含：形成一犧牲層以覆蓋該犧牲導電圖案；藉由蝕刻該犧牲層而形成一第一開口，該第一開口曝露該犧牲導電圖案；藉由移除該犧牲導電圖案而形成一曝露該第一導電圖案之第二開口，該第二開口與該第一開口連接；在該第一導電圖案及該第二開口之一側壁上形成一第二導電圖案；及在該第一開口之一側壁上形成一第三導電圖案，該第三導電圖案自該第二導電圖案延伸。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100017134A KR101583516B1 (ko) | 2010-02-25 | 2010-02-25 | 전극 구조체를 구비하는 캐패시터, 이의 제조 방법 및 전극 구조체를 포함하는 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201140852A TW201140852A (en) | 2011-11-16 |
| TWI590470B true TWI590470B (zh) | 2017-07-01 |
Family
ID=44475776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100104675A TWI590470B (zh) | 2010-02-25 | 2011-02-11 | 具有電極結構之電容器，製造具有電極結構之電容器及具有電極結構之半導體裝置的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8580648B2 (zh) |
| JP (1) | JP5702183B2 (zh) |
| KR (1) | KR101583516B1 (zh) |
| TW (1) | TWI590470B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9202822B2 (en) | 2010-12-17 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101877878B1 (ko) | 2012-06-11 | 2018-07-13 | 에스케이하이닉스 주식회사 | 복층의 스토리지노드를 구비한 반도체장치 및 그 제조 방법 |
| KR20140108026A (ko) * | 2013-02-28 | 2014-09-05 | 삼성디스플레이 주식회사 | 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법 |
| KR20150044646A (ko) * | 2013-10-17 | 2015-04-27 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102179169B1 (ko) * | 2014-09-02 | 2020-11-18 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조방법 |
| US9685368B2 (en) | 2015-06-26 | 2017-06-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure having an etch stop layer over conductive lines |
| KR102449613B1 (ko) * | 2016-01-06 | 2022-10-04 | 삼성전자주식회사 | 커패시터 |
| TW201833991A (zh) * | 2016-11-08 | 2018-09-16 | 美商應用材料股份有限公司 | 自對準圖案化之方法 |
| KR101963285B1 (ko) * | 2017-04-26 | 2019-03-28 | 삼성전기주식회사 | 커패시터 및 이를 포함하는 실장기판 |
| KR102609518B1 (ko) | 2018-09-21 | 2023-12-05 | 삼성전자주식회사 | 반도체 소자 형성 방법 |
| US11233058B2 (en) * | 2018-12-19 | 2022-01-25 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor device and method for fabricating the same |
| KR20210111016A (ko) | 2020-03-02 | 2021-09-10 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
| KR102622419B1 (ko) | 2020-06-03 | 2024-01-08 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US11264389B2 (en) * | 2020-06-03 | 2022-03-01 | Nanya Technology Corporation | Stack capacitor structure and method for forming the same |
| CN115568208A (zh) * | 2021-07-02 | 2023-01-03 | 长鑫存储技术有限公司 | 一种半导体结构的制作方法及半导体结构 |
| TWI826174B (zh) * | 2022-05-11 | 2023-12-11 | 南亞科技股份有限公司 | 半導體元件的製備方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555514A (ja) * | 1991-08-28 | 1993-03-05 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2751906B2 (ja) * | 1996-01-17 | 1998-05-18 | 日本電気株式会社 | 容量素子の形成方法 |
| JP2000012796A (ja) * | 1998-06-19 | 2000-01-14 | Hitachi Ltd | 半導体装置ならびにその製造方法および製造装置 |
| JP4956355B2 (ja) | 1998-08-07 | 2012-06-20 | 株式会社東芝 | 半導体装置の製造方法 |
| US6323081B1 (en) * | 1998-09-03 | 2001-11-27 | Micron Technology, Inc. | Diffusion barrier layers and methods of forming same |
| US6780758B1 (en) * | 1998-09-03 | 2004-08-24 | Micron Technology, Inc. | Method of establishing electrical contact between a semiconductor substrate and a semiconductor device |
| US6365453B1 (en) * | 1999-06-16 | 2002-04-02 | Micron Technology, Inc. | Method and structure for reducing contact aspect ratios |
| JP2001189435A (ja) * | 1999-10-18 | 2001-07-10 | Sony Corp | スタックキャパシタ及びその製造方法 |
| US6617248B1 (en) * | 2000-11-10 | 2003-09-09 | Micron Technology, Inc. | Method for forming a ruthenium metal layer |
| US6730561B2 (en) * | 2001-06-06 | 2004-05-04 | Applied Materials, Inc. | Method of forming a cup capacitor |
| KR100438781B1 (ko) * | 2001-12-05 | 2004-07-05 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조방법 |
| US6576941B1 (en) | 2002-02-20 | 2003-06-10 | Samsung Electronics Co., Ltd. | Ferroelectric capacitors on protruding portions of conductive plugs having a smaller cross-sectional size than base portions thereof |
| JP2004152864A (ja) * | 2002-10-29 | 2004-05-27 | Renesas Technology Corp | 半導体装置 |
| JP4290421B2 (ja) * | 2002-12-27 | 2009-07-08 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US7247537B2 (en) * | 2003-08-18 | 2007-07-24 | Samsung Electronics Co., Ltd. | Semiconductor device including an improved capacitor and method for manufacturing the same |
| KR101075528B1 (ko) | 2004-06-30 | 2011-10-20 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
| KR100614803B1 (ko) * | 2004-10-26 | 2006-08-22 | 삼성전자주식회사 | 커패시터 제조 방법 |
| KR100681274B1 (ko) * | 2004-11-25 | 2007-02-09 | 삼성전자주식회사 | 커패시터 및 그 제조 방법 |
| KR100712502B1 (ko) * | 2004-11-30 | 2007-05-02 | 삼성전자주식회사 | 금속-유전막-금속 캐패시터 및 그 제조방법 |
| KR100734144B1 (ko) | 2004-12-30 | 2007-06-29 | 동부일렉트로닉스 주식회사 | Ｍｉｍ 커패시터 형성 방법 |
| JP4400626B2 (ja) * | 2007-01-31 | 2010-01-20 | エルピーダメモリ株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2010
- 2010-02-25 KR KR1020100017134A patent/KR101583516B1/ko active IP Right Grant
-
2011
- 2011-02-11 TW TW100104675A patent/TWI590470B/zh active
- 2011-02-18 JP JP2011033172A patent/JP5702183B2/ja active Active
- 2011-02-25 US US13/035,342 patent/US8580648B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8580648B2 (en) | 2013-11-12 |
| JP5702183B2 (ja) | 2015-04-15 |
| TW201140852A (en) | 2011-11-16 |
| KR20110097334A (ko) | 2011-08-31 |
| US20110204427A1 (en) | 2011-08-25 |
| JP2011176313A (ja) | 2011-09-08 |
| KR101583516B1 (ko) | 2016-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI590470B (zh) | 具有電極結構之電容器，製造具有電極結構之電容器及具有電極結構之半導體裝置的方法 | |
| US8168521B2 (en) | Methods of manufacturing semiconductor devices having low resistance buried gate structures | |
| US9257437B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8119476B2 (en) | Methods of forming integrated circuit capacitors having sidewall supports and capacitors formed thereby | |
| US7741222B2 (en) | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture | |
| US8288289B2 (en) | Method of fabricating semiconductor device | |
| US8557662B2 (en) | Method for fabricating side contact in semiconductor device using double trench process | |
| US9548348B2 (en) | Methods of fabricating an F-RAM | |
| US9190272B1 (en) | Semiconductor device and method of fabricating the same | |
| US9646976B2 (en) | Ferroelectric random-access memory with pre-patterned oxygen barrier | |
| US8617950B2 (en) | Method of forming a capacitor and method of manufacturing a semiconductor device using the same | |
| US20060263971A1 (en) | Semiconductor device and method thereof | |
| US20100055856A1 (en) | Method of forming oxide layer, and method of manufacturing semiconductor device | |
| US10079240B2 (en) | Ferroelectric random-access memory on pre-patterned bottom electrode and oxidation barrier | |
| US20120326267A1 (en) | Composite isolation layer structures for semiconductor devices and methods of manufacturing the same | |
| KR101651404B1 (ko) | 커패시터의 제조 방법 | |
| US7332427B2 (en) | Method of forming an interconnection line in a semiconductor device | |
| US20070007656A1 (en) | Semiconductor device and methods thereof | |
| KR101650018B1 (ko) | 매립 배선을 구비하는 기판 구조체, 이의 제조 방법, 이를 포함하는 반도체 장치 및 그 제조 방법 | |
| JP2014053361A (ja) | 半導体装置の製造方法 | |
| US9287161B2 (en) | Method of forming wirings | |
| TWI641096B (zh) | 接觸開口結構與製作方法及其應用 | |
| TW202425071A (zh) | 半導體裝置的製造方法 | |
| KR20120093806A (ko) | 반도체 소자 및 그 제조 방법 |