TWI581233B - Low power source drive circuit - Google Patents
Low power source drive circuit Download PDFInfo
- Publication number
- TWI581233B TWI581233B TW105109362A TW105109362A TWI581233B TW I581233 B TWI581233 B TW I581233B TW 105109362 A TW105109362 A TW 105109362A TW 105109362 A TW105109362 A TW 105109362A TW I581233 B TWI581233 B TW I581233B
- Authority
- TW
- Taiwan
- Prior art keywords
- switch
- control signal
- current
- pull
- output stage
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本發明是有關於一種源極驅動電路,特別是指一種低功率源極驅動電路。
近年來,隨著資訊產品市場興起,液晶顯示器由於外型輕薄、耗電量低、無輻射污染、且能與半導體製程技術相容等優點,於電腦系統、行動裝置等產業被廣泛應用。液晶顯示器是利用源極驅動晶片和閘極驅動晶片來驅動面板上的像素以顯示影像,一般而言,源極驅動晶片消耗較多功率,而且隨著液晶顯示器的解析度不斷提高,意味著需要越來越多顆的源極驅動晶片,而這方面的需求與系統設計工程師節省系統用電的目標互相衝突。
參閱圖1、圖2與圖3,現有的源極驅動晶片利用AB類CMOS放大器作為輸出級的電路架構,圖1表示源極驅動晶片輸出級之放大器對一負載電容100充電的操作,此時當控制信號=1(反相控制信號=0)的時候,開關導通且反相開關不導通,放大器的上拉(Pull up)電流如圖3所示,為4I加上流向該負載電容100的充
電電流。另外,圖2表示輸出級之放大器使該負載電容100放電時的操作,當控制信號=1(反相控制信號=0)的時候,放大器的下拉(Pull down)電流如圖3所示,為4I加上來自該負載電容100的放電電流。而在圖1及圖2所示之充電和放電操作中,當控制信號=0(反相控制信號=1)的時候,開關不導通且反相開關導通,放大器的上拉及下拉電流均為0,以達到降低功率消耗的效果。目前圖1所示的源極驅動晶片之輸出級電路其低功率消耗已經到達設計上的瓶頸,因此,如何有效再降低單顆源級驅動晶片的功耗,便成為相關業者所待突破的課題。
因此,本發明之目的,即在提供一種低功率源極驅動電路。
於是,本發明低功率源極驅動電路,電連接一負載,且包含一第一輸出級,及一第二輸出級。
該第一輸出級受控制以決定是否產生一第一上拉電流。
該第二輸出級受控制以決定是否產生一第二上拉電流。
當在一第一充電時段時,該第一輸出級產生該第一上拉電流且該第二輸出級產生該第二上拉電流,且該第一及第二上拉電流的一部份作為一充電電流對該負載充電。
當在一第二充電時段時,該第二輸出級不產生該第二上拉電流,而該第一輸出級產生該第一上拉電流,且該第一上拉電流的一部份作為該充電電流對該負載充電。
本發明之功效在於:該低功率源極驅動電路藉由兩段式的輸出級設計,於該第一充電時段時,該第一與該第二輸出級共同對該負載充電,而於該第二充電時段時,只由該第一輸出級對該負載充電,能夠有效降低充電電流而達到省電的效果。
100‧‧‧負載電容
200‧‧‧負載電容
1‧‧‧第一輸出級
11‧‧‧第一開關單元
111‧‧‧第一開關
112‧‧‧第二開關
113‧‧‧第一反相開關
114‧‧‧第二反相開關
12‧‧‧第一緩衝單元
121‧‧‧第一電晶體
122‧‧‧第二電晶體
2‧‧‧第二輸出級
21‧‧‧第二開關單元
211‧‧‧第三開關
212‧‧‧第四開關
213‧‧‧第三反相開關
214‧‧‧第四反相開關
22‧‧‧第二緩衝單元
221‧‧‧第三電晶體
222‧‧‧第四電晶體
3‧‧‧運算電路
Vo‧‧‧輸出電壓
Vo’‧‧‧輸出電壓
本發明之其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:圖1是一方塊圖,說明一種現有的源極驅動電路對一負載電容充電的操作;圖2是一方塊圖,說明一種現有的源極驅動電路使該負載電容放電的操作;圖3是一波形圖,說明圖1及圖2所示的源極驅動電路的操作;
圖4是一方塊圖,說明本發明低功率源極驅動電路對一負載電容充電的一實施例;圖5是一方塊圖,說明本發明低功率源極驅動電路使該負載電容放電的一實施例;及圖6是一波形圖,說明圖4及圖5所示的該實施例的操作。
參閱圖4,本發明低功率源極驅動電路,電連接一負載,且包含一第一輸出級1、一第二輸出級2、一運算電路3及一控制電路(圖未示出)。在本實施例中,該負載為一負載電容200。
該控制電路(圖未示出)產生一第一控制信號、一第一反相控制信號、一第二控制信號及一第二反相控制信號,該第一控制信號的相位反相於該第一反相控制信號的相位,該第二控制信號的相位反相於該第二反相控制信號的相位。
該運算電路3接收一第一工作偏壓及一第二工作偏壓,且產生一第一致能電壓及一第二致能電壓。該第二工作偏壓是一地電壓。該第一工作偏壓的準位大於該第一致能電壓的準位至少一臨界電壓(threshold voltage),該第一致能電壓的準位大於該第二致能電壓,該第二致能電壓的準位大於該第二工作偏壓至少一臨界電壓。該運算電路3可根據一液晶顯示器每隔一預定時間更
新一畫面,而更新該第一與該第二致能電壓一次,使該低功率源極驅動電路根據所接收的第一與該第二致能電壓,來驅動該負載電容200處於一充電操作與一放電操作的其中一者。舉例來說,該液晶顯示器的畫面更新率(frame rate)為一秒顯示60幀畫面,也就是每間隔六十分之一秒顯示一畫面時,則該運算電路3每間隔六十分之一秒更新一次該第一與該第二致能電壓,該低功率源極驅動電路即據以驅動該負載電容200,使該負載電容200因應該畫面為黑、白或棋盤格等,而處於該充電操作與該放電操作的其中之一。
該第一輸出級1受控制以決定是否產生一第一上拉(Pull up)電流對該負載電容200充電,而拉升該負載電容200的電壓準位,且包括一第一開關單元11,及一第一緩衝單元12。
該第一開關單元11受控制以輸出一指示致能或去能的第一充電控制信號。在本例中,該第一開關單元11包括一第一開關111、一第二開關112、一第一反相開關113,及一第二反相開關114。其中,有關該第一充電控制信號的說明容後再述。
該第一開關111具有一用於接收該運算電路3的該第一致能電壓的第一端、一第二端,及一用於接收該第一控制信號的控制端,且該第一開關111根據該第一控制信號切換於導通與不導通
間。例如,當該第一控制信號為邏輯1時,該第一開關111導通;當該第一控制信號為邏輯0時,該第一開關111不導通。
該第二開關112具有一用於接收該運算電路3的該第二致能電壓的第一端、一第二端,及一用於接收該第一控制信號的控制端,且該第二開關112根據該第一控制信號切換於導通與不導通間。例如,當該第一控制信號為邏輯1時,該第二開關112導通;當該第一控制信號為邏輯0時,該第二開關112不導通。
該第一反相開關113具有一用於接收該第一工作偏壓的第一端、一電連接該第一開關111的第二端的第二端,及一用於接收該第一反相控制信號的控制端,且該第一反相開關113根據該第一反相控制信號切換於導通與不導通間。要注意的是,當該第一控制信號為邏輯1時,該第一反相控制信號為邏輯0,該第一反相開關113不導通;當該第一控制信號為邏輯0時,該第一反相控制信號為邏輯1,該第一反相開關113導通。
該第二反相開關114具有一用於接收該第二工作偏壓的第一端、一電連接該第二開關112的第二端的第二端,及一用於接收該第一反相控制信號的控制端,且該第二反相開關114根據該第一反相控制信號切換於導通與不導通間。例如,當該第一反相控
制信號為邏輯0,該第二反相開關114不導通;當該第一反相控制信號為邏輯1,該第二反相開關114導通。
因此,當該第一開關111及該第二開關112導通時,該第一反相開關113及該第二反相開關114不導通,此時,由該第一開關111的第二端輸出該第一致能電壓,且由該第二開關112的第二端輸出該第二致能電壓,以形成該指示致能的第一充電控制信號。而當該第一反相開關113及該第二反相開關114導通時,該第一開關111及該第二開關112不導通,此時,由該第一反相開關113的第二端輸出該第一工作偏壓,由該第二反相開關114的第二端輸出該第二工作偏壓,以形成該指示去能的第一充電控制信號。
該第一緩衝單元12電連接該負載電容200與該第一開關單元11間,該第一緩衝單元12根據該第一充電控制信號指示致能或去能而對應地產生或不產生該第一上拉電流。在本例中,該第一緩衝單元12包括一第一電晶體121,及一第二電晶體122。以下逐一說明該第一緩衝單元12的各細部元件。
該第一電晶體121具有一電連接該第一開關111的第二端與該第一反相開關113的第二端的控制端、一用於接收該第一工作偏壓的第一端,及一電連接該負載電容200的第二端。在本實施例中,該第一電晶體121是一P型金屬氧化物半導體場效電晶體
(以下簡稱PMOS),且該控制端是其閘極、該第一端是其源極、該第二端是其汲極。
該第二電晶體122具有一電連接該第二開關112的第二端與該第二反相開關114的第二端的控制端、一用於接收該第二工作偏壓的第一端,及一電連接該負載電容200的第二端。在本實施例中,該第二電晶體122是一N型金屬氧化物半導體場效電晶體(以下簡稱NMOS),且該控制端是其閘極、該第一端是其源極、該第二端是其汲極。
當該第一電晶體121的控制端接收來自該第一開關111的第一致能電壓,且當該第二電晶體122的控制端接收來自該第二開關112的第二致能電壓時,由該第一電晶體121的第二端輸出該第一上拉電流。而當該第一電晶體121的控制端接收來自該第一開關111的第一工作偏壓,且當該第二電晶體122的控制端接收來自該第二開關112的第二工作偏壓時,該第一電晶體121的第二端則不輸出該第一上拉電流。
該第二輸出級2受控制以決定是否產生一第二上拉電流對該負載電容200充電,且包括一第二開關單元21,及一第二緩衝單元22。
該第二開關單元21受控制以輸出一指示致能或去能的第二充電控制信號。在本例中,該第二開關單元21包括一第三開關211、一第四開關212、一第三反相開關213,及一第四反相開關214。以下逐一說明該第二開關單元21的各細部元件。其中,有關該第二充電控制信號的說明容後再述。
該第三開關211具有一電連接該第一開關111的第二端以接收該第一致能電壓的第一端、一第二端,及一用於接收該第二控制信號的控制端,且該第三開關211根據該第二控制信號切換於導通與不導通間。例如,當該第二控制信號為邏輯1時,該第三開關211導通;當該第二控制信號為邏輯0時,該第三開關211不導通。
該第四開關212具有一電連接該第二開關112的第二端以接收該第二致能電壓的第一端、一第二端,及一用於接收該第二控制信號的控制端,且該第四開關212根據該第二控制信號切換於導通與不導通間。例如,當該第二控制信號為邏輯1時,該第四開關212導通;當該第二控制信號為邏輯0時,該第四開關212不導通。
該第三反相開關213具有一用於接收該第一工作偏壓的第一端、一電連接該第三開關212的第二端的第二端,及一用於
接收該第二反相控制信號的控制端,且該第三反相開關213根據該第二反相控制信號切換於導通與不導通間。要注意的是,當該第二控制信號為邏輯1時,該第二反相控制信號為邏輯0,該第三反相開關213不導通;當該第二控制信號為邏輯0時,該第二反相控制信號為邏輯1,該第三反相開關213導通。
該第四反相開關214具有一用於接收該第二工作偏壓的第一端、一電連接該第四開關212的第二端的第二端,及一用於接收該第二反相控制信號的控制端,且該第四反相開關214根據該第二反相控制信號切換於導通與不導通間。例如,當該第二反相控制信號為邏輯0,該第四反相開關214不導通;當該第二反相控制信號為邏輯1,該第四反相開關214導通。
因此,當該第三開關211及該第四開關212導通時,該第三反相開關213及該第四反相開關214不導通,此時,由該第三開關211的第二端輸出該第一致能電壓,且由該第四開關212的第二端輸出該第二致能電壓,以形成該指示致能的第二充電控制信號。而當該第三反相開關213及第四反相開關214導通時,該第三開關211及該第四開關212不導通,此時,由該第三反相開關213的第二端輸出該第一工作偏壓,由該第四反相開關214的第二端輸出該第二工作偏壓,以形成該指示去能的第二充電控制信號。
該第二緩衝單元22電連接該負載電容200與該第二開關單元21間,該第二緩衝單元22根據該第二充電控制信號指示致能或去能而對應地產生或不產生該第二上拉電流。在本例中,該第二緩衝單元22包括一第三電晶體221,及一第四電晶體222。以下逐一說明該第二緩衝單元22的各細部元件。
第三電晶體221具有一電連接該第三開關211的第二端與該第三反相開關213的第二端的控制端、一用於接收該第一工作偏壓的第一端,及一電連接該負載電容200的第二端。
該第四電晶體222具有一電連接該第四開關212的第二端與該第四反相開關214的第二端的控制端、一用於接收該第二工作偏壓的第一端,及一電連接該負載電容200的第二端。
當該第三電晶體221的控制端接收來自該第三開關211的第一致能電壓,且當該第四電晶體222的控制端接收來自該第四開關212的第二致能電壓時,由該第三電晶體221的第二端輸出該第二上拉電流。而當該第三電晶體221的控制端接收來自該第三開關211的第一工作偏壓,且當該第四電晶體222的控制端接收來自該第四開關212的第二工作偏壓,而該第三電晶體221的第二端則不輸出該第二上拉電流。
參閱圖4並配合圖6,在本實施例中,當在一相關於該負載電容200處於該暫態的充電操作的第一充電時段時,該第一開關單元11與該第二開關單元21受控制輸出該指示致能的第二充電控制信號,以致於該第一輸出級1產生該第一上拉電流且該第二輸出級2產生該第二上拉電流,其中該第一上拉電流一部分流向該負載電容200,一部分流向該第二電晶體122,該第二上拉電流一部份流向該負載電容200,一部分流向該第四電晶體222,而該第一及第二上拉電流中共同流向該負載電容200的部份即作為一充電電流(如圖6中斜線部分)對該負載電容200充電。而當在一相關於該負載電容200處於該穩態的充電操作的第二充電時段時,該第二開關單元21受控制輸出該指示去能的第二充電控制信號,以致於該第二輸出級2不產生該第二上拉電流,而該第一輸出級1產生該第一上拉電流,且該第一上拉電流的一部份作為該充電電流對該負載電容200充電,一部份流向該第二電晶體122。
具體的實現方式及相關元件作動進一步說明如下:當在該第一充電時段時,該第一控制信號為邏輯1(該第一反相控制信號為邏輯0),該第二控制信號為邏輯1(該第二反相控制信號為邏輯0),此時,該第一開關單元11的該第一開關111及該第二開關112皆導通(該第一反相開關113與該第二反相開關114皆不導
通),且該第二開關單元21的該第三開關211及該第四開關212皆導通(該第三反相開關213與該第四反相開關214皆不導通),此時,該第一電晶體121的控制端所接收為該第一致能電壓,該第二電晶體122的控制端所接收為該第二致能電壓,該第三電晶體221的控制端所接收為該第一致能電壓,且該第四電晶體222的控制端所接收為該第二致能電壓。
如此,在該第一充電時段,該第一電晶體121、該第二電晶體122、該第三電晶體221及該第四電晶體222皆被致能,其中,該第一電晶體121的第一端對應地產生該第一上拉電流、並經由該第一電晶體121的第二端輸出,一部份作為該充電電流流向該負載電容200,另一部分流向該第二電晶體122的第二端。該第三電晶體221的第一端對應地產生該第二上拉電流並經由該第三電晶體221的第二端輸出,一部份作為該充電電流流向該負載電容200,另一部份作為一第二下拉電流流向該第四電晶體222的第二端。故,如圖6所示,在該負載電容200充電斜率陡峭而需要急遽電流的該第一充電時段,該第一輸出級1與該第二輸出級2分別輸出該第一上拉電流與該第二上拉電流的一部份作為該充電電流同時對該負載電容200充電,且4I為該第一及第二輸出級1、2的由
PMOS流向NMOS的電流值加總,而I為只有該第一輸出級1的由PMOS流向NMOS的電流值。
當在該第二充電時段時,該第一控制信號為邏輯1(該第一反相控制信號為邏輯0),該第二控制信號為邏輯0(該第二反相控制信號為邏輯1),此時,該第一開關單元11的該第一開關111及該第二開關112皆導通(該第一反相開關113與該第二反相開關114皆不導通),且該第二開關單元21的該第三反相開關213及該第四反相開關214皆導通(該第三開關211與該第四開關212皆不導通),此時,該第一電晶體121的控制端所接收為該第一致能電壓,該第二電晶體122的控制端所接收為該第二致能電壓,該第三電晶體221的控制端所接收為該第一工作偏壓,且該第四電晶體222的控制端所接收為該第二工作偏壓。如此,在該第二充電時段,只有該第一電晶體121與該第二電晶體122被致能,該第三電晶體221與該第四電晶體222皆被去能,因此,在該負載電容200充電斜率緩和而達到穩態充電的該第二充電時段,該第二輸出級2被關閉,只有該第一輸出級1對該負載電容200充電,而藉此達到省電之效。
進一步地,本發明低功率源極驅動電路可藉由控制該第一輸出級1的第一電晶體121相對於該第二電晶體122的一第一並聯個數比,小於該第二輸出級2的該第三電晶體221相對於該第
四電晶體222的一第二並聯個數比,進一步控制在該第二充電時段時,該第一上拉電流與該第二上拉電流分別占該第一輸出級1與該第二輸出級2之總輸出電流的比例。舉例來說,藉由設計該第一並聯個數比為2:1,且該第二並聯個數比為6:3時,即可使該第一上拉電流占該第一輸出級1與該第二輸出級2之總輸出電流的大約四分之一,該第二上拉電流占大約四分之三,因此如圖6所示,在該第二充電時段,只有該第一輸出級11產生該第一上拉電流,因此僅剩下約四分之一的電流消耗,也就是說,該源極驅動電路的驅動力只需25%,如此,能夠有效地降低源極驅動電路的電流超過50%。
參閱圖5並配合圖6,另外要說明的是,當在一相關於該負載電容200處於該暫態的放電操作的第一放電時段時,該第一輸出級1產生該第一下拉(Pull down)電流且該第二輸出級2產生該第二下拉電流,其中該第一下拉電流一部分來自該第一電晶體121,另一部份來自該負載電容200,而該第二下拉電流一部分來自該第三電晶體221,另一部份來自該負載電容200,而該第一及第二下拉電流中共同來自該負載電容200的部份即為該負載電容200的一放電電流(如圖6中斜線部分)。而當在一相關於該負載電容200處於該穩態的放電操作的第二放電時段時,該第二輸出級2不產生該第二下拉電流,而該第一輸出級1產生該第一下拉電流,
且該第一下拉電流的一部份來自該第一電晶體121,另一部份為來自該負載電容200的放電電流。因此,當在該第一放電時段時,該第一控制信號的邏輯值為1,該第二控制信號的邏輯值為0,該第一輸出級1的該第一開關單元11與該第二輸出級2的該第二開關單元21皆被致能,該第一輸出級1的該第一下拉電流與該第二輸出級2的該第二下拉電流分別有一部份作為該放電電流使該負載電容200放電,且4I為該第一及第二輸出級1、2的由PMOS流向NMOS的電流值加總。當在該第二放電時段時,該第二輸出級2的該第二開關單元21被去能而不產生該第二下拉電流,而該第一輸出級1產生該第一下拉電流,而I即表示只有該第一輸出級1的由PMOS流向NMOS的電流值。故,如圖6所示,在該第二放電時段,大約僅占該第一輸出級1與該第二輸出級2之總輸出電流四分之一的電流消耗,也就是說,該源極驅動電路的驅動力也只需25%,如此,能夠有效地降低源極驅動電路的電流超過50%。
綜上所述,本發明低功率源極驅動電路,藉由兩段式的輸出級設計,於該第一充(放)電時段時,該第一輸出級1與該第二輸出級2共同對該負載電容200充(放)電,而於該第二充(放)電時段時,只由該第一輸出級1對該負載電容200充(放)電,能
夠有效降低該第一輸出級1與該第二輸出級2的驅動力而達到省電的效果,故確實能達成本發明之目的。
惟以上所述者,僅為本發明之實施例而已,當不能以此限定本發明實施之範圍,凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
200‧‧‧負載電容
1‧‧‧第一輸出級
11‧‧‧第一開關單元
111‧‧‧第一開關
112‧‧‧第二開關
113‧‧‧第一反相開關
114‧‧‧第二反相開關
12‧‧‧第一緩衝單元
121‧‧‧第一電晶體
122‧‧‧第二電晶體
2‧‧‧第二輸出級
21‧‧‧第二開關單元
211‧‧‧第三開關
212‧‧‧第四開關
213‧‧‧第三反相開關
214‧‧‧第四反相開關
22‧‧‧第二緩衝單元
221‧‧‧第三電晶體
222‧‧‧第四電晶體
3‧‧‧運算電路
Vo’‧‧‧輸出電壓
Claims (7)
- 一種低功率源極驅動電路,電連接一負載,且包含:一第一輸出級,受控制以決定是否產生一第一上拉電流;及一第二輸出級,受控制以決定是否產生一第二上拉電流;當在一第一充電時段時,該第一輸出級產生該第一上拉電流且該第二輸出級產生該第二上拉電流,且該第一及第二上拉電流的一部份作為一充電電流對該負載充電;當在一第二充電時段時,該第二輸出級不產生該第二上拉電流,而該第一輸出級產生該第一上拉電流,且該第一上拉電流的一部份作為該充電電流對該負載充電;該第一輸出級包括一第一開關單元及一第一緩衝單元,該第一開關單元受控制以輸出一指示致能或去能的第一充電控制信號,該第一緩衝單元電連接該負載與該第一開關單元間,該第一緩衝單元根據該第一充電控制信號指示致能或去能而對應地產生或不產生該第一上拉電流,該第一輸出級的該第一開關單元包括:一第一開關,具有一用於接收一第一致能電壓的第一端、一第二端,及一用於接收一第一控制信號的控制端,且根據該第一控制信號切換於導通與不導通間;一第二開關,具有一用於接收一第二致能電壓的第一端、一第二端,及一用於接收該第一控制信號的控制端,且根據該第一控制信號切換於導通與不導通間; 一第一反相開關,具有一用於接收一第一工作偏壓的第一端、一電連接該第一開關的第二端的第二端,及一用於接收一第一反相控制信號的控制端,且根據該第一反相控制信號切換於導通與不導通間;及一第二反相開關,具有一用於接收一第二工作偏壓的第一端、一電連接該第二開關的第二端的第二端,及一用於接收該第一反相控制信號的控制端,且根據該第一反相控制信號切換於導通與不導通間;當該第一及第二開關導通,由該第一開關的第二端輸出該第一致能電壓,而該第二開關的第二端輸出該第二致能電壓,以形成該指示致能的第一充電控制信號;當該第一及第二反相開關導通時,且由該第一反相開關的第二端輸出該第一工作偏壓,由該第二反相開關的第二端輸出該第二工作偏壓,以形成該指示去能的第一充電控制信號;其中,該第一反相控制信號的相位反相於該第一控制信號的相位。
- 如請求項1所述的低功率源極驅動電路,其中,該第一輸出級的該第一緩衝單元包括一第一電晶體,具有一電連接該第一開關的第二端與該第一反相開關的第二端的控制端、一用於接收該第一工作偏壓的第一端,及一電連接該負載的第二端,及 一第二電晶體,具有一電連接該第二開關的第二端與該第二反相開關的第二端的控制端、一用於接收該第二工作偏壓的第一端,及一電連接該負載的第二端;當該第一電晶體的控制端接收來自該第一開關的第一致能電壓,且當該第二電晶體的控制端接收來自該第二開關的第二致能電壓時,由該第一電晶體的第二端輸出該第一上拉電流;當該第一電晶體的控制端接收來自該第一開關的第一工作偏壓,且當該第二電晶體的控制端接收來自該第二開關的第二工作偏壓時,該第一電晶體的第二端則不輸出該第一上拉電流。
- 如請求項1所述的低功率源極驅動電路,其中,該第二輸出級包括一第二開關單元,受控制以輸出一指示致能或去能的第二充電控制信號,及一第二緩衝單元,電連接該負載與該第二開關單元間,該第二緩衝單元根據該第二充電控制信號指示致能或去能而對應地產生或不產生該第二上拉電流;當在該第一充電時段時,該第二開關單元受控制輸出該指示致能的第二充電控制信號;當在該第二充電時段時,該第二開關單元受控制輸出該指示去能的第二充電控制信號。
- 如請求項3所述的低功率源極驅動電路,其中,該第二輸出級的該第二開關單元包括 一第三開關,具有一用於接收一第一致能電壓的第一端、一第二端,及一用於接收一第二控制信號的控制端,且根據該第二控制信號切換於導通與不導通間,及一第四開關,具有一用於接收一第二致能電壓的第一端、一第二端,及一用於接收該第二控制信號的控制端,且根據該第二控制信號切換於導通與不導通間;當在該第一充電時段時,該第三及第四開關導通,由該第三開關的第二端輸出該第一致能電壓,且由該第四開關的第二端輸出該第二致能電壓,以形成該指示致能的第二充電控制信號。
- 如請求項4所述的低功率源極驅動電路,其中,該第二輸出級的該第二開關單元還包括一第三反相開關,具有一用於接收一第一工作偏壓的第一端、一電連接該第三開關的第二端的第二端,及一用於接收一第二反相控制信號的控制端,且根據該第二反相控制信號切換於導通與不導通間,及一第四反相開關,具有一用於接收一第二工作偏壓的第一端、一電連接該第四開關的第二端的第二端,及一用於接收該第二反相控制信號的控制端,且根據該第二反相控制信號切換於導通與不導通間;當在該第二充電時段時,該第三及第四反相開關導通,由該第三反相開關的第二端輸出該第一工作偏壓,且由該第四反相開關的第二端輸出該第二工作偏壓,以形成該指示去能的第二充電控制信號; 其中,該第二反相控制信號的相位反相於該第二控制信號的相位。
- 如請求項5所述的低功率源極驅動電路,其中,該第二輸出級的該第二緩衝單元包括一第三電晶體,具有一電連接該第三開關的第二端與該第三反相開關的第二端的控制端、一用於接收該第一工作偏壓的第一端,及一電連接該負載的第二端,及一第四電晶體,具有一電連接該第四開關的第二端與該第四反相開關的第二端的控制端、一用於接收該第二工作偏壓的第一端,及一電連接該負載的第二端;當在該第一充電時段時,該第三電晶體的控制端接收來自該第三開關的第一致能電壓,該第四電晶體的控制端接收來自該第四開關的第二致能電壓,且由該第三電晶體的第二端輸出該第二上拉電流;當在該第二充電時段時,該第三電晶體的控制端接收來自該第三開關的第一工作偏壓,該第四電晶體的控制端接收來自該第四開關的第二工作偏壓,而該第三電晶體的第二端則不輸出該第二上拉電流。
- 如請求項1所述的低功率源極驅動電路,其中,該第一輸出級還受控制以決定是否產生一第一下拉電流,該第二輸出級還受控制以決定是否一第二下拉電流;當在一第一放電時段時,該第一輸出級產生該第一下拉電流且該第二輸出級產生該第二下拉電流,且該第一及第二下拉電流的一部份作為一放電電流使該負載放電; 當在一第二放電時段時,該第二輸出級不產生該第二下拉電流,而該第一輸出級產生該第一下拉電流,且該第一下拉電流的一部份作為該放電電流使該負載放電。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105109362A TWI581233B (zh) | 2016-03-25 | 2016-03-25 | Low power source drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105109362A TWI581233B (zh) | 2016-03-25 | 2016-03-25 | Low power source drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI581233B true TWI581233B (zh) | 2017-05-01 |
TW201734988A TW201734988A (zh) | 2017-10-01 |
Family
ID=59367711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105109362A TWI581233B (zh) | 2016-03-25 | 2016-03-25 | Low power source drive circuit |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI581233B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101192378A (zh) * | 2006-11-22 | 2008-06-04 | 硕颉科技股份有限公司 | 可调整输出级的驱动能力的*** |
CN101656534A (zh) * | 2008-08-20 | 2010-02-24 | 旭曜科技股份有限公司 | 输出级电路及运算放大器 |
TW201029325A (en) * | 2009-01-22 | 2010-08-01 | Himax Tech Ltd | Output buffering circuit, amplifier device, and display device with reduced power consumption |
WO2015140665A1 (en) * | 2014-03-19 | 2015-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2016
- 2016-03-25 TW TW105109362A patent/TWI581233B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101192378A (zh) * | 2006-11-22 | 2008-06-04 | 硕颉科技股份有限公司 | 可调整输出级的驱动能力的*** |
CN101656534A (zh) * | 2008-08-20 | 2010-02-24 | 旭曜科技股份有限公司 | 输出级电路及运算放大器 |
TW201029325A (en) * | 2009-01-22 | 2010-08-01 | Himax Tech Ltd | Output buffering circuit, amplifier device, and display device with reduced power consumption |
WO2015140665A1 (en) * | 2014-03-19 | 2015-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW201734988A (zh) | 2017-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100361377C (zh) | 用于脉冲频率调制控制电荷泵的突流限制电路 | |
KR101387266B1 (ko) | 레벨 쉬프트 디바이스 | |
EA034004B1 (ru) | Схема goa двунаправленной развертки | |
CN107610632B (zh) | 显示驱动电路、电源管理装置、显示设备及其驱动方法 | |
US20110134710A1 (en) | Level shift circuit | |
US20150303925A1 (en) | Output Buffer, Gate Electrode Driving Circuit and Method for Controlling the Same | |
TWI693774B (zh) | 電源切換電路 | |
TWI420497B (zh) | 液晶顯示面板及其電源關閉控制電路 | |
US8169209B2 (en) | Output driving circuit capable of reducing EMI effect | |
TWI515709B (zh) | 顯示器及其放電控制電路 | |
CN111696462A (zh) | 输出缓冲器及其操作方法 | |
CN212514874U (zh) | 功率半导体器件驱动电源短路检测电路 | |
TWI581233B (zh) | Low power source drive circuit | |
JP3036482B2 (ja) | 出力バッファ回路 | |
CN115225078B (zh) | 电平检测电路和电平转换电路 | |
JP2012244215A (ja) | 半導体集積回路 | |
US11621550B2 (en) | Overcurrent protection circuit, overcurrent protection method, clock signal generation circuit and display device | |
US11770120B2 (en) | Bootstrap circuit supporting fast charging and discharging and chip | |
JP2009124689A (ja) | レベルシフタ、表示画面駆動回路及び映像表示系統 | |
CN210156919U (zh) | 芯片及静电放电保护电路 | |
CN100581061C (zh) | 低电压互补金属氧化物半导体制作的三态缓冲器 | |
CN106249453B (zh) | 一种低功率源极驱动电路 | |
CN100492910C (zh) | 利用基极偏压的电平转换器 | |
CN112421592A (zh) | 芯片及静电放电保护电路 | |
CN206057737U (zh) | 一种低功率源极驱动电路 |